KR102504334B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102504334B1
KR102504334B1 KR1020160064930A KR20160064930A KR102504334B1 KR 102504334 B1 KR102504334 B1 KR 102504334B1 KR 1020160064930 A KR1020160064930 A KR 1020160064930A KR 20160064930 A KR20160064930 A KR 20160064930A KR 102504334 B1 KR102504334 B1 KR 102504334B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
semiconductor layer
type semiconductor
layer
Prior art date
Application number
KR1020160064930A
Other languages
Korean (ko)
Other versions
KR20170133746A (en
Inventor
박선우
김청송
문지형
송준오
이상열
한명호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160064930A priority Critical patent/KR102504334B1/en
Publication of KR20170133746A publication Critical patent/KR20170133746A/en
Priority to KR1020230022381A priority patent/KR20230031858A/en
Application granted granted Critical
Publication of KR102504334B1 publication Critical patent/KR102504334B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H01L33/285Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 제2 도전형 반도체층 아래에 배치되는 절연층, 상기 절연층 아래에 서로 이격하여 배치되는 제1 전극 패드 및 제2 전극 패드, 상기 발광 구조물 및 상기 절연층을 관통하고, 상기 제1 전극 패드에 연결되는 제1 전극, 및 상기 제1 전극과 상기 발광 구조물 사이에 배치되는 패시베이션층을 포함하며, 상기 제1 전극은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉한다.An embodiment is a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, the second conductivity type semiconductor An insulating layer disposed under the insulating layer, a first electrode pad and a second electrode pad disposed apart from each other under the insulating layer, and a first electrode penetrating the light emitting structure and the insulating layer and connected to the first electrode pad. and a passivation layer disposed between the first electrode and the light emitting structure, wherein the first electrode passes through the passivation layer and contacts the first conductivity type semiconductor layer.

Description

발광 소자{LIGHT EMITTING DEVICE}Light emitting device {LIGHT EMITTING DEVICE}

실시 예는 발광 소자에 관한 것이다.The embodiment relates to a light emitting device.

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light Emitting Diode (LED) is a type of semiconductor device used as a light source or to transmit and receive signals by converting electricity into infrared rays or light using the characteristics of compound semiconductors.

Ⅲ-Ⅴ족 질화물 반도체(Group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.Group III-V nitride semiconductors are in the limelight as a key material for light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명 기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since these light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting fixtures such as incandescent and fluorescent lamps, they have excellent eco-friendliness, and have advantages such as long lifespan and low power consumption, so they are superior to existing light sources. are replacing them

실시 예는 전극 패드의 파손을 방지하고, 칩 두께를 줄일 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device capable of preventing damage to electrode pads and reducing chip thickness.

실시 예에 따른 발광 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 아래에 배치되는 절연층; 상기 절연층 아래에 서로 이격하여 배치되는 제1 전극 패드 및 제2 전극 패드; 상기 발광 구조물 및 상기 절연층을 관통하고, 상기 제1 전극 패드에 연결되는 제1 전극; 및 상기 제1 전극과 상기 발광 구조물 사이에 배치되는 패시베이션층을 포함하며, 상기 제1 전극은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; an insulating layer disposed under the second conductivity type semiconductor layer; a first electrode pad and a second electrode pad spaced apart from each other under the insulating layer; a first electrode passing through the light emitting structure and the insulating layer and connected to the first electrode pad; and a passivation layer disposed between the first electrode and the light emitting structure, wherein the first electrode penetrates the passivation layer and contacts the first conductivity type semiconductor layer.

상기 제1 전극은 상기 제1 도전형 반도체층 상에 배치되는 상부 전극; 상기 상부 전극과 연결되고, 상기 발광 구조물 및 상기 절연층을 관통하여 상기 제1 전극 패드에 연결되는 관통 전극; 및 상기 관통 전극과 이격하고, 상기 제1 도전형 반도체층과 접촉하는 접촉 전극을 포함할 수 있다.The first electrode may include an upper electrode disposed on the first conductivity type semiconductor layer; a penetration electrode connected to the upper electrode and connected to the first electrode pad through the light emitting structure and the insulating layer; and a contact electrode spaced apart from the through electrode and contacting the first conductivity type semiconductor layer.

상기 패시베이션층은 상기 관통 전극에 의하여 관통된 상기 발광 구조물의 부분과 상기 관통 전극 사이에 배치되는 제1 패시베이션층; 및 상기 상부 전극과 상기 제1 도전형 반도체층 사이에 배치되는 제2 패시베이션층을 포함하며, 상기 접촉 전극은 상기 제2 패시베이션층을 관통하여 상기 제1 도전형 반도체층과 접촉할 수 있다.The passivation layer may include a first passivation layer disposed between a portion of the light emitting structure penetrated by the through electrode and the through electrode; and a second passivation layer disposed between the upper electrode and the first conductivity type semiconductor layer, wherein the contact electrode may pass through the second passivation layer and contact the first conductivity type semiconductor layer.

상기 발광 소자는 상기 제2 도전형 반도체층과 상기 제2 전극 패드 사이에 배치되는 제2 전극을 더 포함할 수 있다.The light emitting device may further include a second electrode disposed between the second conductivity type semiconductor layer and the second electrode pad.

상기 절연층은 상기 제2 도전형 반도체층 아래에 배치되고, 상기 제2 전극을 노출하는 제1 절연층; 및 상기 발광 구조물의 측면에 배치되는 제2 절연층을 포함할 수 있다.The insulating layer may include a first insulating layer disposed under the second conductivity-type semiconductor layer and exposing the second electrode; And it may include a second insulating layer disposed on the side of the light emitting structure.

상기 제2 전극 패드는 상기 제2 도전형 반도체층에서 상기 제1 도전형 반도체층으로 향하는 방향으로 볼록하게 절곡된 구조를 가질 수 있다.The second electrode pad may have a structure that is convexly bent in a direction from the second conductivity type semiconductor layer toward the first conductivity type semiconductor layer.

상기 관통 전극의 직경은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층을 향하는 방향으로 진행할수록 점차 감소할 수 있다.A diameter of the through electrode may gradually decrease as it progresses from the first conductivity type semiconductor layer toward the second conductivity type semiconductor layer.

상기 접촉 전극은 상기 관통 전극 주위를 감싸는 링 형상일 수 있다.The contact electrode may have a ring shape surrounding the through electrode.

상기 접촉 전극은 상기 관통 전극 주위에 서로 이격하여 배치되는 복수의 접촉 전극들을 포함할 수 있다.The contact electrode may include a plurality of contact electrodes spaced apart from each other around the through electrode.

상기 관통 전극은 상기 제1 전극 패드와 수직 방향으로 서로 오버랩될 수 있다.The through electrode may overlap the first electrode pad in a vertical direction.

다른 실시 예에 따른 발광 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 발광 구조물의 측면 및 상기 제2 도전형 반도체층 아래에 배치되는 절연층; 상기 절연층 아래에 서로 이격하여 배치되는 제1 전극 패드 및 제2 전극 패드; 상기 제1 도전형 반도체층 상에 배치되는 패시베이션층; 및 상기 패시베이션층 및 상기 발광 구조물의 측면에 배치되는 절연층 상에 배치되고, 일단이 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉하고, 타단이 상기 제1 전극 패드에 접촉하는 제1 전극을 포함한다.A light emitting device according to another embodiment includes a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; an insulating layer disposed on a side surface of the light emitting structure and under the second conductive semiconductor layer; a first electrode pad and a second electrode pad spaced apart from each other under the insulating layer; a passivation layer disposed on the first conductivity type semiconductor layer; and a second end disposed on an insulating layer disposed on side surfaces of the passivation layer and the light emitting structure, one end penetrating the passivation layer and contacting the first conductive semiconductor layer, and the other end contacting the first electrode pad. Contains 1 electrode.

상기 제1 전극은 상기 패시베이션층 상에 배치되는 상부 전극; 상기 상부 전극과 연결되고, 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉하는 접촉 전극; 및 상기 상기 발광 구조물의 측면에 배치되는 절연층 상에 배치되고, 상기 상부 전극과 상기 제1 전극 패드를 연결하는 연결 전극을 포함할 수 있다.The first electrode may include an upper electrode disposed on the passivation layer; a contact electrode connected to the upper electrode and passing through the passivation layer to contact the first conductivity type semiconductor layer; and a connection electrode disposed on an insulating layer disposed on a side surface of the light emitting structure and connecting the upper electrode and the first electrode pad.

상기 상부 전극은 상기 발광 구조물의 가장 자리와 수직 방향으로 오버랩되도록 배치될 수 있다.The upper electrode may be disposed to overlap an edge of the light emitting structure in a vertical direction.

상기 상부 전극은 상기 제1 전극 패드와 수직 방향으로 오버랩될 수 있다.The upper electrode may overlap the first electrode pad in a vertical direction.

실시 예에 따른 디스플레이 장치는 제1 배선 전극 및 제2 배선 전극을 포함하는 기판; 및 상기 기판 상에 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며, 상기 복수의 발광 소자들은 적색광을 발생하는 제1 발광 소자, 녹색광을 발생하는 제2 발광 소자, 및 청색광을 발생하는 제2 발광 소자를 포함하며, 상기 복수의 발광 소자들 각각은 실시 예들 중 어느 하나이고, 상기 복수의 발광 소자들 각각의 제1 전극 패드는 상기 제1 배선 전극에 본딩되고, 상기 복수의 발광 소자들 각각의 제2 전극 패드는 상기 제2 배선 전극에 본딩된다.A display device according to an embodiment includes a substrate including a first wiring electrode and a second wiring electrode; and a plurality of light emitting elements disposed on the substrate in a matrix form, wherein the plurality of light emitting elements include a first light emitting element generating red light, a second light emitting element generating green light, and a second light emitting element generating blue light. device, wherein each of the plurality of light emitting elements is any one of the embodiments, a first electrode pad of each of the plurality of light emitting elements is bonded to the first wire electrode, and each of the plurality of light emitting elements A second electrode pad is bonded to the second wire electrode.

실시 예는 전극 패드의 파손을 방지하고, 칩 두께를 줄일 수 있다.The embodiment can prevent damage to electrode pads and reduce chip thickness.

도 1은 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 3은 도 1 및 도 2에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 4는 도 1 및 도 2에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 5a는 도 3에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 5b는 도 3에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 7a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 7b는 도 7a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 8a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 8b는 도 8a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 9는 도 8a 및 도 8b에 도시된 발광 소자의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.
도 10a 내지 도 10j는 도 6에 도시된 발광 소자를 제조하는 방법을 나타내는 공정도이다.
도 11은 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 12는 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 13은 도 12에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.
1 shows an upper plan view of a light emitting device according to an embodiment.
FIG. 2 shows a bottom plan view of the light emitting device shown in FIG. 1 .
FIG. 3 shows a cross-sectional view of the light emitting device shown in FIGS. 1 and 2 in an AB direction.
4 is a cross-sectional view of the light emitting device shown in FIGS. 1 and 2 in the CD direction.
5A shows an embodiment of the first electrode shown in FIG. 3 .
FIG. 5B shows another embodiment of the first electrode shown in FIG. 3 .
6 shows a cross-sectional view of a light emitting device according to another embodiment.
7A is an upper plan view of a light emitting device according to another embodiment.
FIG. 7B is a bottom plan view of the light emitting device shown in FIG. 7A.
8A is an upper plan view of a light emitting device according to another embodiment.
FIG. 8B is a bottom plan view of the light emitting device shown in FIG. 8A.
9 is a cross-sectional view taken along line I-II of the light emitting device shown in FIGS. 8A and 8B.
10A to 10J are process charts illustrating a method of manufacturing the light emitting device shown in FIG. 6 .
11 is a cross-sectional view of a lighting device according to an embodiment.
12 is a plan view of a display device according to an embodiment.
FIG. 13 is a cross-sectional view of the display device shown in FIG. 12 in an AA′ direction according to an exemplary embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.Hereinafter, embodiments will be clearly revealed through the accompanying drawings and description of the embodiments. In the description of the embodiment, each layer (film), region, pattern or structure is “on” or “under” the substrate, each layer (film), region, pad or pattern. In the case where it is described as being formed in, "up / on" and "under / under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criterion for the upper/upper or lower/lower of each layer will be described based on the drawings. Also, like reference numerals denote like elements throughout the description of the drawings.

도 1은 실시 예에 따른 발광 소자(100)의 상측 평면도를 나타내고,도 2는 도 1에 도시된 발광 소자(100)의 하측 평면도를 나타내고, 도 3은 도 1 및 도 2에 도시된 발광 소자(100)의 AB 방향의 단면도를 나타내고, 도 4는 도 1 및 도 2에 도시된 발광 소자(100)의 CD 방향의 단면도를 나타낸다.1 shows an upper plan view of a light emitting device 100 according to an embodiment, FIG. 2 shows a lower plan view of the light emitting device 100 shown in FIG. 1, and FIG. 3 shows the light emitting device shown in FIGS. 1 and 2 100 shows a cross-sectional view in the AB direction, and FIG. 4 shows a cross-sectional view in the CD direction of the light emitting element 100 shown in FIGS. 1 and 2 .

도 1 내지 도 4를 참조하면, 발광 소자(100)는 발광 구조물(110), 패시베이션층(passivation layer, 120), 제1 전극(130), 제1 전극 패드(135), 제2 전극(140), 제2 전극 패드(145), 및 절연층(insulation layer, 150)을 포함한다.1 to 4, the light emitting device 100 includes a light emitting structure 110, a passivation layer 120, a first electrode 130, a first electrode pad 135, and a second electrode 140. ), a second electrode pad 145, and an insulation layer 150.

발광 구조물(110)은 제1 도전형 반도체층(112), 제2 도전형 반도체층(116), 및 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116) 사이에 배치되는 활성층(114)을 포함한다. 예컨대, 발광 구조물(110)은 위에서 아래로 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)이 순차적으로 배치되는 구조일 수 있다.The light emitting structure 110 is disposed between the first conductivity type semiconductor layer 112, the second conductivity type semiconductor layer 116, and the first conductivity type semiconductor layer 112 and the second conductivity type semiconductor layer 116. Active layer 114 is included. For example, the light emitting structure 110 may have a structure in which a first conductivity type semiconductor layer 112, an active layer 114, and a second conductivity type semiconductor layer 116 are sequentially disposed from top to bottom.

예컨대, 발광 구조물(110)의 직경은 제1 도전형 반도체층(112)에서 제2 도전형 반도체층(116) 방향으로 갈수록 감소할 수 있으며, 발광 구조물(110)의 측면은 역경사면을 가질 수 있으나, 이에 한정되는 것은 아니다.For example, the diameter of the light emitting structure 110 may decrease from the first conductivity type semiconductor layer 112 toward the second conductivity type semiconductor layer 116, and the side of the light emitting structure 110 may have a reverse inclined surface. However, it is not limited thereto.

투광성 기판 또는 지지 기판을 구비하는 일반적인 발광 소자와 달리, 실시 예에 따른 발광 소자(100)는 투광성 기판 또는 지지 기판을 구비하지 않는다. 이로 인하여 발광 소자의 칩 사이즈(예컨대, 직경), 또는 부피가 줄어들기 때문에, 실시 예에 따른 발광 소자가 사용되는 애플리케이션, 예컨대, 디스플레이 장치 등의 두께, 또는 사이즈를 줄일 수 있다.Unlike general light-emitting devices having a light-transmitting substrate or supporting substrate, the light-emitting device 100 according to the embodiment does not include a light-transmitting substrate or supporting substrate. As a result, since the chip size (eg, diameter) or volume of the light emitting element is reduced, the thickness or size of an application in which the light emitting element according to the embodiment is used, for example, a display device, can be reduced.

제1 도전형 반도체층(112)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.The first conductivity type semiconductor layer 112 may be a semiconductor compound of group 3-5 or group 2-6, and may be doped with a first conductivity type dopant.

예컨대, 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.For example, the first conductivity-type semiconductor layer 112 is a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) and may be doped with an n-type dopant (eg, Si, Ge, Se, Te, etc.).

광 추출을 높이기 위하여 제1 도전형 반도체층(112)의 상면에는 광 추출 구조, 예컨대, 요철(112a)이 형성될 수 있다.In order to increase light extraction, a light extraction structure, for example, a concavo-convex 112a may be formed on the upper surface of the first conductivity type semiconductor layer 112 .

활성층(114)은 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 114 emits light by energy generated during recombination of electrons and holes provided from the first conductivity type semiconductor layer 112 and the second conductivity type semiconductor layer 116. can create

활성층(114)은 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다.The active layer 114 may be a compound semiconductor of group 3-5 or group 2-6, and may have a single well structure, a multi-well structure, a quantum-wire structure, a quantum dot, or a quantum disk. (Quantum Disk) structure.

활성층(114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(114)이 양자우물구조인 경우, 활성층(114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.The active layer 114 may have a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). When the active layer 114 has a quantum well structure, the active layer 114 has a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) A well layer (not shown) and a barrier layer (not shown) having a composition formula of In a Al b Ga 1 -a- b N (0≤a≤1, 0≤b≤1, 0≤a+b≤1) ) may be included.

활성층(114)의 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 낮을 수 있다. 우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있다.An energy band gap of the well layer of the active layer 114 may be lower than that of the barrier layer. The well layer and the barrier layer may be alternately stacked at least once.

제2 도전형 반도체층(116)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.The second conductivity type semiconductor layer 116 may be a semiconductor compound of group 3-5 or group 2-6, and may be doped with a second conductivity type dopant.

예컨대, 제2 도전형 반도체층(116)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.For example, the second conductivity-type semiconductor layer 116 is a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) and a p-type dopant (eg Mg, Zn, Ca, Sr, Ba) may be doped.

예컨대, 발광 구조물(110)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있으나, 이에 한정되는 것은 아니며, 다양한 파장대의 가시 광선을 발생하거나 또는 자외선을 발생할 수도 있다.For example, the light emitting structure 110 may generate any one of red light, green light, or blue light, but is not limited thereto, and may generate visible light or ultraviolet light of various wavelengths.

예컨대, 적색광을 발생하는 발광 구조물(110)의 제1 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대, AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있으며, n형 도펀트를 포함할 수 있다.For example, the first conductivity type semiconductor layer of the light emitting structure 110 generating red light is In x Al y Ga 1-xy P (0≤x≤1, 0≤y≤1, 0≤x+y≤1) or A semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), such as AlGaP, InGaP, AlInGaP, InP, GaN , InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, and GaP may be formed of any one or more, and may include an n-type dopant.

또한 예컨대, 적색광을 발생하는 발광 구조물(110)의 활성층은 GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. Also, for example, the active layer of the light emitting structure 110 generating red light is GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs It may be formed in any one or more pair structures, but is not limited thereto.

또한 적색광을 발생하는 발광 구조물의 활성층의 양자 우물층의 조성은 (AlpGa1-p)qIn1-qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 양자 장벽층의 조성은 (Alp1Ga1 - p1)q1In1 - q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다.In addition, the composition of the quantum well layer of the active layer of the light emitting structure generating red light may be (Al p Ga 1-p ) q In 1-q P layer (however, 0≤p≤1, 0≤q≤1), The composition of the quantum barrier layer may be (Al p1 Ga 1 - p1 ) q1 In 1 - q1 P layer (where 0≤p1≤1 and 0≤q1≤1), but is not limited thereto.

또한 예컨대, 적색광을 발생하는 발광 구조물의 제2 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있으며, p형 도펀트를 포함할 수 있다.Also, for example, the second conductivity-type semiconductor layer of the light emitting structure generating red light is In x Al y Ga 1-xy P (0≤x≤1, 0≤y≤1, 0≤x+y≤1) or In x It may be formed of a semiconductor material having a composition formula of Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), and may include a p-type dopant. .

도 3 및 도 4에는 도시되지 않았지만, 제1 도전형 반도체층(112)으로부터 활성층(114)으로 주입되는 전자가 제2 도전형 반도체층(116)으로 넘어가는 것을 방지하여 발광 효율을 높이기 위하여, 발광 구조물(110)은 활성층(114)과 제2 도전형 반도체층(116) 사이에 배치되는 전자 차단층을 더 구비할 수 있다. 이때 전자 차단층의 에너지 밴드 갭은 활성층(114)의 장벽층의 에너지 밴드 갭보다 크다.Although not shown in FIGS. 3 and 4 , in order to prevent electrons injected into the active layer 114 from the first conductivity type semiconductor layer 112 from passing over to the second conductivity type semiconductor layer 116 to increase luminous efficiency, The light emitting structure 110 may further include an electron blocking layer disposed between the active layer 114 and the second conductive semiconductor layer 116 . In this case, the energy band gap of the electron blocking layer is larger than that of the barrier layer of the active layer 114 .

제1 전극(130)은 발광 구조물(110), 및 발광 구조물(110) 아래에 배치되는 절연층(150)을 관통한다.The first electrode 130 penetrates the light emitting structure 110 and the insulating layer 150 disposed under the light emitting structure 110 .

제1 전극(130)은 발광 구조물(110)의 일면, 예컨대, 상면 상에 위치하며, 발광 구조물(110)을 관통 또는 통과하여 발광 구조물(110)의 다른 일면, 예컨대, 하면으로 노출된다.The first electrode 130 is positioned on one surface, for example, the upper surface of the light emitting structure 110, and penetrates or passes through the light emitting structure 110 and is exposed to the other surface, for example, the lower surface of the light emitting structure 110.

발광 구조물(110)은 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 관통하는 제1 관통 홀(301)을 포함할 수 있으며, 제1 전극(130)의 일부는 제1 관통 홀(301) 내에 배치될 수 있다.The light emitting structure 110 may include a first through hole 301 penetrating the first conductivity type semiconductor layer 112, the active layer 114, and the second conductivity type semiconductor layer 116, and the first electrode A portion of 130 may be disposed within the first through hole 301 .

제1 전극(130)의 일단은 제1 도전형 반도체층(112)과 접촉한다.One end of the first electrode 130 contacts the first conductivity type semiconductor layer 112 .

발광 구조물(110)을 관통 또는 통과한 제1 전극(130)의 타단은 발광 구조물(110)의 다른 일면으로 노출되고, 제1 전극 패드(135)에 연결된다.The other end of the first electrode 130 passing through or through the light emitting structure 110 is exposed to the other surface of the light emitting structure 110 and is connected to the first electrode pad 135 .

예컨대, 제1 전극(130)은 제1 도전형 반도체층(112)의 상면에 배치되며, 발광 구조물(110)을 관통 또는 통과하여 제2 도전형 반도체층(116)의 하면으로 노출될 수 있고, 제1 전극(130)의 일단은 제1 도전형 반도체층(112)의 상면과 접촉할 수 있고, 제1 전극(130)의 타단은 제2 도전형 반도체층(116)의 하면으로 노출될 수 있다.For example, the first electrode 130 is disposed on the upper surface of the first conductivity type semiconductor layer 112 and may be exposed to the lower surface of the second conductivity type semiconductor layer 116 by penetrating or passing through the light emitting structure 110, , One end of the first electrode 130 may contact the top surface of the first conductivity type semiconductor layer 112, and the other end of the first electrode 130 may be exposed to the bottom surface of the second conductivity type semiconductor layer 116. can

패시베이션층(120)은 발광 구조물(110)을 관통하는 제1 전극(130)의 일 부분과 제1 관통홀(301)의 내측면 사이에 배치되며, 제1 전극(130)과 발광 구조물(110)의 제1 관통홀(301)의 내측면의 전기적인 접촉을 방지하여, 양자를 절연시키는 역할을 한다.The passivation layer 120 is disposed between a portion of the first electrode 130 penetrating the light emitting structure 110 and an inner surface of the first through hole 301, and the first electrode 130 and the light emitting structure 110 ) prevents electrical contact of the inner surface of the first through hole 301, and serves to insulate both.

예컨대, 제1 전극(130)은 관통 전극(132), 상부 전극(134), 및 접촉 전극(136)을 포함한다.For example, the first electrode 130 includes a through electrode 132 , an upper electrode 134 , and a contact electrode 136 .

관통 전극(132)은 발광 구조물(110)의 제1 관통홀(301) 내에 배치되며, 발광 구조물(110)을 관통 또는 통과한다. 관통 전극(132)의 일단은 상부 전극(134)의 하면과 연결 또는 접촉하고, 관통 전극(132)의 타단은 제1 전극 패드(135)와 연결 또는 접촉될 수 있다.The penetration electrode 132 is disposed in the first through hole 301 of the light emitting structure 110 and penetrates or passes through the light emitting structure 110 . One end of the through electrode 132 may be connected to or in contact with the lower surface of the upper electrode 134 , and the other end of the through electrode 132 may be connected to or in contact with the first electrode pad 135 .

관통 전극(132)의 직경은 제1 도전형 반도체층(112)에서 제2 도전형 반도체층(116)을 향하는 방향으로 진행할수록 점차 감소할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서 관통 전극(132)의 직경은 증가하거나 또는 일정할 수도 있다.The diameter of the through electrode 132 may gradually decrease as it progresses from the first conductivity type semiconductor layer 112 to the second conductivity type semiconductor layer 116, but is not limited thereto. The diameter of the electrode 132 may increase or may be constant.

도 3에서는 하나의 제1 관통홀(301), 하나의 관통 전극(132), 및 하나의 제1 전극 패드(135)를 예시하나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 2개 이상의 관통홀들, 이에 대응하는 관통 전극들, 및 제1 전극 패드들을 구비할 수 있다. 이 경우 제1 관통홀들은 서로 이격할 수 있고, 관통 전극들은 서로 이격할 수 있다. 또한 제1 전극 패드들은 서로 이격하거나 서로 연결될 수도 있다.3 illustrates one first through hole 301, one through electrode 132, and one first electrode pad 135, but is not limited thereto, and in another embodiment, two or more through holes are provided. , through electrodes corresponding thereto, and first electrode pads. In this case, the first through holes may be spaced apart from each other, and the through electrodes may be spaced apart from each other. Also, the first electrode pads may be spaced apart from each other or connected to each other.

상부 전극(134)은 관통 전극(132) 및 관통 전극(132)에 인접하여 위치하는 제1 도전형 반도체층(112)의 상면 상에 배치된다. 상부 전극(134)의 하면은 관통 전극(132)의 일단과 연결 또는 접촉한다.The upper electrode 134 is disposed on the top surface of the through electrode 132 and the first conductivity type semiconductor layer 112 positioned adjacent to the through electrode 132 . The lower surface of the upper electrode 134 is connected to or in contact with one end of the through electrode 132 .

접촉 전극(136)은 일단이 상부 전극(134)과 연결되고, 타단이 제1 도전형 반도체층(112)의 상면과 접촉된다.One end of the contact electrode 136 is connected to the upper electrode 134 and the other end is in contact with the top surface of the first conductivity type semiconductor layer 112 .

예컨대, 접촉 전극(136)은 상부 전극(134)의 하면에서 제1 도전형 반도체층(112)의 상면 방향으로 연장될 수 있고, 제1 도전형 반도체층(112)의 상면과 오믹 접촉할 수 있다.For example, the contact electrode 136 may extend from the bottom surface of the upper electrode 134 toward the top surface of the first conductivity type semiconductor layer 112 and may make ohmic contact with the top surface of the first conductivity type semiconductor layer 112 . there is.

패시베이션층(120)은 제1 관통홀(301)의 측면과 관통 전극(132) 사이에 배치되는 제1 패시베이션층(122)을 포함할 수 있다. 즉 제1 패시베이션층(122)은 관통 전극(132)에 의하여 관통된 발광 구조물(110)의 부분과 관통 전극(132) 사이에 배치될 수 있다.The passivation layer 120 may include a first passivation layer 122 disposed between the side surface of the first through hole 301 and the through electrode 132 . That is, the first passivation layer 122 may be disposed between the through electrode 132 and the portion of the light emitting structure 110 penetrated by the through electrode 132 .

또한 패시베이션층(120)은 상부 전극(134)과 제1 도전형 반도체층(112)의 상면 사이에 배치되는 제2 패시베이션층(124)을 더 포함할 수도 있다.In addition, the passivation layer 120 may further include a second passivation layer 124 disposed between the upper electrode 134 and the top surface of the first conductivity type semiconductor layer 112 .

예컨대, 제2 베시베이션층(124)은 제1 도전형 반도체층(112)의 상면에 배치될 수 있고, 상부 전극(134)은 제2 베시베이션층(124) 상에 배치될 수 있으며, 접촉 전극(136)은 제2 패시베이션층(124)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉하도록 확장될 수 있다.For example, the second vesivation layer 124 may be disposed on the upper surface of the first conductivity-type semiconductor layer 112, and the upper electrode 134 may be disposed on the second vesivation layer 124, and contact The electrode 136 may penetrate the second passivation layer 124 and extend to contact the top surface of the first conductivity type semiconductor layer 112 .

예컨대, 접촉 전극(136)은 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분으로부터 이격되어 위치할 수 있으며, 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분 및 접촉 전극(136) 사이에는 제2 패시베이션층(124)이 위치할 수 있다.For example, the contact electrode 136 may be spaced apart from a portion where the through electrode 132 and the upper electrode 134 are in contact or connected, and a portion where the through electrode 132 and the upper electrode 134 are in contact or connected. And the second passivation layer 124 may be positioned between the contact electrode 136 .

제2 패시베이션층(124)에 의하여 접촉 전극(136)은 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분으로부터 이격하여 위치하기 때문에, 관통 전극(132)을 통하여 유입되는 전류를 발광 구조물(110)에 분산시켜 제공할 수 있다. 따라서 제2 패시베이션(124)은 전류를 분산시켜 발광 구조물(110)에 제공하는 역할을 할 수 있다.Since the contact electrode 136 is spaced apart from a portion where the through electrode 132 and the upper electrode 134 are in contact or connected by the second passivation layer 124, current flowing through the through electrode 132 is reduced. It may be provided by being dispersed in the light emitting structure 110 . Accordingly, the second passivation layer 124 may serve to distribute the current and provide it to the light emitting structure 110 .

도 3에서 제2 패시베이션층(124)은 제1 도전형 반도체층(112)의 상면의 일 부분을 노출할 수 있다.In FIG. 3 , the second passivation layer 124 may expose a portion of the top surface of the first conductivity type semiconductor layer 112 .

패시베이션층(120)은 투광성의 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3로 이루어질 수 있다.The passivation layer 120 may be formed of a light-transmitting insulating material such as SiO 2 , SiOx, Si 3 N 4 , TiO 2 , SiNx, SiO x N y , or Al 2 O 3 .

도 5a는 도 3에 도시된 제1 전극(130)의 일 실시 예를 나타낸다.FIG. 5A shows an example of the first electrode 130 shown in FIG. 3 .

도 5a를 참조하면, 제1 전극(130)은 관통 전극(132), 상부 전극(134), 및 관통 전극(132) 주위를 감싸는 링 형상의 접촉 전극(136)을 포함할 수 있다. 예컨대, 접촉 전극(136)은 원형의 링 형상일 수 있으나, 이에 한정되는 것은 아니며, 다각형 또는 타원형일 수도 있다.Referring to FIG. 5A , the first electrode 130 may include a through electrode 132 , an upper electrode 134 , and a ring-shaped contact electrode 136 surrounding the through electrode 132 . For example, the contact electrode 136 may have a circular ring shape, but is not limited thereto, and may also have a polygonal or elliptical shape.

도 5b는 도 3에 도시된 제1 전극(130)의 다른 실시 예(130a)를 나타낸다.FIG. 5B shows another embodiment 130a of the first electrode 130 shown in FIG. 3 .

도 5b를 참조하면, 제1 전극(130a)은 관통 전극(132), 상부 전극(134), 및 관통 전극(132) 주위에 서로 이격하여 배치되는 복수의 접촉 전극들(136-1 내지 136-4)을 포함할 수 있다.Referring to FIG. 5B , the first electrode 130a includes the through electrode 132 , the upper electrode 134 , and a plurality of contact electrodes 136 - 1 to 136 - disposed spaced apart from each other around the through electrode 132 . 4) may be included.

복수의 접촉 전극들(136-1 내지 136-4) 각각은 상부 전극(134)의 하면에 접촉 또는 연결되며, 제2 패시베이션층(124)을 관통하여 제1 도전형 반도체층(112)의 상면에 접촉될 수 있다. 예컨대, 복수의 접촉 전극들(136-1 내지 136-4) 각각의 형상은 원형일 수 있으나, 이에 한정하는 것은 아니며, 다각형 또는 타원형일 수도 있다.Each of the plurality of contact electrodes 136-1 to 136-4 contacts or is connected to the lower surface of the upper electrode 134 and penetrates the second passivation layer 124 to form the upper surface of the first conductivity type semiconductor layer 112. can be contacted. For example, each of the plurality of contact electrodes 136-1 to 136-4 may have a circular shape, but is not limited thereto, and may also have a polygonal or elliptical shape.

제1 전극 패드(135)는 발광 구조물(110) 아래에 배치되며, 제1 전극(130)의 관통 전극(132)의 타단과 연결 또는 접촉된다.The first electrode pad 135 is disposed under the light emitting structure 110 and connected to or in contact with the other end of the through electrode 132 of the first electrode 130 .

예컨대, 제1 전극 패드(135)는 관통 전극(132)에 인접하여 위치하는 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다. 예컨대, 제1 전극 패드(135)의 중앙은 관통 전극(132)의 중앙에 정렬될 수 있으나, 이에 한정되는 것은 아니다.For example, the first electrode pad 135 may be disposed on the lower surface of the second conductive semiconductor layer 116 positioned adjacent to the through electrode 132 . For example, the center of the first electrode pad 135 may be aligned with the center of the through electrode 132, but is not limited thereto.

본딩(bonding)을 위하여 제1 전극 패드(135)의 두께는 제1 전극(130)의 상부 전극(134)의 두께보다 두꺼울 수 있으나, 이에 한정되는 것은 아니다.For bonding, the thickness of the first electrode pad 135 may be thicker than the thickness of the upper electrode 134 of the first electrode 130, but is not limited thereto.

도 2에 도시된 바와 같이, 제1 전극 패드(135)의 평면 형상은 원형이나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 타원형 또는 다각형 형상일 수도 있다.As shown in FIG. 2 , the planar shape of the first electrode pad 135 is circular, but is not limited thereto, and may be elliptical or polygonal in other embodiments.

제2 전극(140)은 발광 구조물(110) 아래에 배치되며, 제2 도전형 반도체층(116)과 접촉한다. 예컨대, 제2 전극(140)은 발광 구조물(110)의 하면, 예컨대, 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다.The second electrode 140 is disposed under the light emitting structure 110 and contacts the second conductive semiconductor layer 116 . For example, the second electrode 140 may be disposed on the lower surface of the light emitting structure 110 , for example, on the lower surface of the second conductive semiconductor layer 116 .

제2 전극(140)은 제2 도전형 반도체층(116)과 제2 전극 패드(145) 사이에 배치되며, 제2 전극(140)과 제2 도전형 반도체층(116)은 오믹 접촉될 수 있다.The second electrode 140 is disposed between the second conductivity type semiconductor layer 116 and the second electrode pad 145, and the second electrode 140 and the second conductivity type semiconductor layer 116 may be in ohmic contact. there is.

제2 전극(140)은 제2 도전형 반도체층(116)의 하면으로부터 노출되는 관통 전극(132)의 타단으로부터 이격하는 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다.The second electrode 140 may be disposed on the lower surface of the second conductive semiconductor layer 116 spaced apart from the other end of the through electrode 132 exposed from the lower surface of the second conductive semiconductor layer 116 .

예컨대, 제2 전극(140)은 제2 도전형 반도체층(116)의 하면으로부터 노출되는 관통 전극(132)의 타단을 감싸도록 배치될 수 있다.For example, the second electrode 140 may be disposed to surround the other end of the through electrode 132 exposed from the lower surface of the second conductivity type semiconductor layer 116 .

제1 전극(130)은 제1 도전형 반도체층(112)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. 예컨대, 제1 전극(130)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있으며, 단층 또는 복수의 층들로 이루어질 수 있다.The first electrode 130 may include an ohmic contact layer for ohmic contact with the first conductivity-type semiconductor layer 112 and a reflective layer. For example, the first electrode 130 may be formed of Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti, or an alloy including at least one of these, and may include a single layer or a plurality of layers. can be made with

제2 전극(140)은 제2 도전형 반도체층(116)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. The second electrode 140 may include an ohmic contact layer for ohmic contact with the second conductivity-type semiconductor layer 116 and a reflective layer.

예컨대, 제2 전극(140)의 오믹 접촉층은 ITO와 같은 투명 전도성 산화물, 또는 Ni, Cr일 수 있다. 예컨대, 제2 전극(140)의 반사층은 Ag, Al, 또는 Rh를 포함하거나, 또는 Ag, Al, 또는 Rh를 포함하는 합금이거나 또는 Cu, Re, Bi, Al, Zn, W, Sn, In, 또는 Ni 중 선택된 적어도 하나와 은(Ag)과의 합금일 수 있다.For example, the ohmic contact layer of the second electrode 140 may be a transparent conductive oxide such as ITO, or Ni or Cr. For example, the reflective layer of the second electrode 140 includes Ag, Al, or Rh, or an alloy containing Ag, Al, or Rh, or Cu, Re, Bi, Al, Zn, W, Sn, In, Alternatively, it may be an alloy of at least one selected from Ni and silver (Ag).

또한 제2 전극(140)은 확산 방지층, 또는 본딩층 중 적어도 하나를 더 포함할 수 있다. 예컨대, 제2 전극(140)은 Ni, Cr, Ti, Pd, Pt, W, Co, 또는 Cu 중 적어도 하나를 포함하는 확산 방지층을 더 포함할 수 있다. 또한 예컨대, 제2 전극(140)은 금(Au), 은(Ag), 또는 Au 함금으로 이루어지는 본딩층을 더 포함할 수 있다.In addition, the second electrode 140 may further include at least one of a diffusion barrier layer and a bonding layer. For example, the second electrode 140 may further include a diffusion barrier layer including at least one of Ni, Cr, Ti, Pd, Pt, W, Co, or Cu. Also, for example, the second electrode 140 may further include a bonding layer made of gold (Au), silver (Ag), or an Au alloy.

제1 및 제2 전극 패드들(135, 145) 각각은 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 본딩되는 부분으로 전기적 통전을 유지할 수 있는 전도성 금속일 수 있다. 예컨대, 제1 및 제2 전극 패드들(135, 145) 각각은 Au, Ni, Cu, 또는 Al 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있고, 단층 또는 복수의 층으로 형성될 수 있다.Each of the first and second electrode pads 135 and 145 is a portion bonded to a package body, a submount, or a substrate, and may be a conductive metal capable of maintaining electrical conduction. For example, each of the first and second electrode pads 135 and 145 may include at least one of Au, Ni, Cu, and Al, or may be made of an alloy including at least one of these, and may be formed of a single layer or a plurality of layers. It can be formed in layers.

또한 예컨대, 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 작은 사이즈(예컨대, 100 마이크로 미만의 직경)를 갖는 발광 소자의 자기 정렬(self-assembly)을 위하여 제1 및 제2 전극 패드들(135, 145) 각각은 Co, Ni, 또는 Fe 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.In addition, for example, for self-assembly of a light emitting device having a small size (eg, a diameter of less than 100 microns) when bonding with a package body, a submount, or a substrate, a first step And each of the second electrode pads 135 and 145 may include at least one of Co, Ni, and Fe, or may be made of an alloy including at least one of these.

절연층(150)은 발광 구조물(110)의 측면 또는 하면 중 적어도 하나에 배치된다.The insulating layer 150 is disposed on at least one of the side surface or bottom surface of the light emitting structure 110 .

절연층(150)은 제2 도전형 반도체층(116) 아래에 배치될 수 있다. 예컨대, 절연층(150)은 제2 도전형 반도체층(116)의 하면에 배치되는 제1 절연층(152)을 포함할 수 있다. The insulating layer 150 may be disposed under the second conductivity type semiconductor layer 116 . For example, the insulating layer 150 may include a first insulating layer 152 disposed on the lower surface of the second conductive semiconductor layer 116 .

예컨대, 제1 절연층(152)은 제2 전극(140)이 배치되는 영역을 제외한 제2 도전형 반도체층(116)의 하면의 나머지 영역에 배치될 수 있다. 또한 예컨대, 제1 절연층(152)은 제2 도전형 반도체층(116)의 하면에 배치되는 제2 전극(140)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(140)의 하면의 일부 영역을 노출할 수 있다.For example, the first insulating layer 152 may be disposed on the remaining area of the lower surface of the second conductive semiconductor layer 116 excluding the area where the second electrode 140 is disposed. Also, for example, the first insulating layer 152 may be disposed on an edge region of the lower surface of the second electrode 140 disposed on the lower surface of the second conductive semiconductor layer 116, and may be disposed on the lower surface of the second electrode 140. A part of the lower surface may be exposed.

제1 전극 패드(135) 및 제2 전극 패드(145)는 제1 절연층(152) 아래에 서로 이격하여 배치될 수 있다.The first electrode pad 135 and the second electrode pad 145 may be spaced apart from each other under the first insulating layer 152 .

제1 절연층(152)은 제2 도전형 반도체층(116)의 하면과 제1 전극 패드(135) 사이에 배치될 수 있으며, 제2 도전형 반도체층(116)과 제1 전극 패드(135) 간의 전기적 접촉을 방지할 수 있다.The first insulating layer 152 may be disposed between the lower surface of the second conductive semiconductor layer 116 and the first electrode pad 135, and may be disposed between the second conductive semiconductor layer 116 and the first electrode pad 135. ) can prevent electrical contact between them.

또한 제1 절연층(152)은 제1 전극 패드(135)와 제2 전극 패드(145) 사이에 배치될 수 있으며, 제1 전극 패드(135)와 제2 전극 패드(145) 사이의 전기적 접촉을 방지할 수 있다.In addition, the first insulating layer 152 may be disposed between the first electrode pad 135 and the second electrode pad 145, and electrical contact between the first electrode pad 135 and the second electrode pad 145 is achieved. can prevent

패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 다이 본딩(die bonding)을 하기 위하여, 제1 전극 패드(135)의 하면과 제2 전극 패드(146)의 하면은 동일 평면 상에 위치할 수 있다.To perform die bonding with a package body, submount, or substrate, the lower surface of the first electrode pad 135 and the lower surface of the second electrode pad 146 are on the same plane. can be located in

제1 전극 패드(135)는 관통 전극(132)과 수직 방향으로 정렬되거나 오버랩되도록 제1 절연층(152) 아래에 배치될 수 있으며, 관통 전극(132)은 제1 절연층(152)을 관통 또는 통과하여 제1 전극 패드(135)와 연결 또는 접촉될 수 있다. 여기서 수직 방향은 발광 구조물(110)의 제2 도전형 반도체층(116)에서 제1 도전형 반도체층(112)으로 향하는 방향일 수 있다.The first electrode pad 135 may be disposed under the first insulating layer 152 so as to be vertically aligned with or overlap the through electrode 132, and the through electrode 132 penetrates the first insulating layer 152. Alternatively, it may pass through and be connected or contacted with the first electrode pad 135 . Here, the vertical direction may be a direction from the second conductivity type semiconductor layer 116 of the light emitting structure 110 to the first conductivity type semiconductor layer 112 .

제2 전극 패드(145)는 제1 절연층(152)에 의하여 노출되는 제2 전극(140)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(140)의 노출되는 부분과 연결 또는 접촉될 수 있다.The second electrode pad 145 may be disposed under a partial region of the lower surface of the second electrode 140 exposed by the first insulating layer 152, and is connected to or connected to the exposed portion of the second electrode 140. can be contacted.

예컨대, 제1 절연층(152)은 제2 전극 패드(145)의 측면의 상측 일부만을 감쌀 수 있다. 그리고 제2 전극 패드(145)의 가장 자리가 제1 절연층(152)의 하면과 접할 수 있고, 제1 절연층(152)의 하면 아래에 위치하도록 수평 방향으로 확장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.For example, the first insulating layer 152 may cover only an upper part of the side surface of the second electrode pad 145 . In addition, the edge of the second electrode pad 145 may contact the lower surface of the first insulating layer 152 and may have a structure extending in the horizontal direction to be positioned under the lower surface of the first insulating layer 152, It is not limited to this.

예컨대, 제2 전극 패드(145)는 제2 도전형 반도체층(116)에서 제1 도전형 반도체층(112)으로 향하는 방향으로 볼록하게 절곡된 구조일 수 있으나, 이에 한정되는 것은 아니다.For example, the second electrode pad 145 may have a structure that is convexly bent in a direction from the second conductivity type semiconductor layer 116 toward the first conductivity type semiconductor layer 112, but is not limited thereto.

다른 실시 예에서는 제1 절연층(152)이 제2 전극 패드(145)의 측면을 전부 감싸고, 제1 절연층의 하면, 제1 전극 패드(135)의 하면, 및 제2 전극 패드(146)의 하면은 동일 평면 상에 위치할 수도 있다.In another embodiment, the first insulating layer 152 completely covers the side surface of the second electrode pad 145, and the lower surface of the first insulating layer, the lower surface of the first electrode pad 135, and the second electrode pad 146 The lower surface of may be located on the same plane.

절연층(150)은 발광 구조물(110)의 측면에 배치되는 제2 절연층(154)을 더 포함할 수 있다. 예컨대, 제2 절연층(154)은 제1 도전형 반도체층(112)의 측면, 활성층(114)의 측면, 및 제2 도전형 반도체층(116)의 측면에 배치될 수 있다.The insulating layer 150 may further include a second insulating layer 154 disposed on a side surface of the light emitting structure 110 . For example, the second insulating layer 154 may be disposed on a side surface of the first conductivity type semiconductor layer 112 , a side surface of the active layer 114 , and a side surface of the second conductivity type semiconductor layer 116 .

예컨대, 제2 절연층(154)의 일단은 제1 도전형 반도체층(112)의 상면의 가장 자리까지 확장되어 패시베이션층(1120)과 연결 또는 접촉될 수 있고, 제2 절연층(154)의 타단은 제1 절연층(152)과 연결 또는 접촉될 수 있다.For example, one end of the second insulating layer 154 may extend to the edge of the upper surface of the first conductive semiconductor layer 112 and be connected or contacted with the passivation layer 1120, and the The other end may be connected to or in contact with the first insulating layer 152 .

절연층(150)은 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3 중 적어도 하나를 포함할 수 있다.The insulating layer 150 may be formed of an insulating material such as SiO 2 , SiOx, Si 3 N 4 , TiO 2 , SiNx, SiO x N y , or Al 2 O 3 may include at least one of them.

절연층(150)은 굴절률이 서로 다른 적어도 두 개의 층을 적어도 1회 이상 교대로 적층한 복층 구조를 가지는 분산 브래그 반사층(Distributed Bragg Reflective layer)일 수 있다.The insulating layer 150 may be a distributed Bragg reflective layer having a multilayer structure in which at least two layers having different refractive indices are alternately stacked at least once.

절연층(150)은 제1 굴절률을 갖는 제1층, 및 제1 굴절률보다 작은 제2 굴절률을 갖는 제2층이 교대로 1회 이상 적층된 구조일 수 있다.The insulating layer 150 may have a structure in which a first layer having a first refractive index and a second layer having a second refractive index smaller than the first refractive index are alternately stacked one or more times.

예컨대, 절연층(150)은 TiO2층/SiO2층이 1회 이상 적층된 구조일 수 있고, 제1층 및 제2층 각각의 두께는 λ/4일 수 있고, λ은 발광 구조물(110)에서 발생하는 광의 파장을 의미할 수 있다.For example, the insulating layer 150 may have a structure in which a TiO 2 layer/SiO 2 layer is stacked one or more times, and each of the first layer and the second layer may have a thickness of λ/4, and λ is the light emitting structure 110 ) may mean the wavelength of light generated from

도 6은 다른 실시 예에 따른 발광 소자(100-1)의 단면도를 나타낸다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.6 shows a cross-sectional view of a light emitting device 100-1 according to another embodiment. The same reference numerals as those in FIG. 3 denote the same configurations, and descriptions of the same configurations are simplified or omitted.

도 3의 패시베이션층(120)은 제1 도전형 반도체층(112)의 상면의 일부를 노출한다. 반면에, 도 6의 발광 소자(100-1)의 패시베이션층(120-1)은 접촉 전극(136)과 접촉되기 위하여 노출되는 제1 도전형 반도체층(112)의 상면의 일 부분을 제외하고는, 제1 도전형 반도체층(112)의 상면을 노출하지 않을 수 있다.The passivation layer 120 of FIG. 3 exposes a portion of the upper surface of the first conductivity type semiconductor layer 112 . On the other hand, the passivation layer 120-1 of the light emitting device 100-1 of FIG. 6 except for a portion of the upper surface of the first conductivity type semiconductor layer 112 exposed to come into contact with the contact electrode 136. may not expose the upper surface of the first conductivity type semiconductor layer 112 .

예컨대, 제2 패시베이션층(124a)은 접촉 전극(136)과 접촉되는 제1 도전형 반도체층(112)의 상면의 일 부분을 제외하고는, 제1 도전형 반도체층(112)의 상면을 노출하지 않으며, 제1 도전형 반도체층(112)의 상면을 전부 덮을 수 있고, 제2 절연층(154)과 연결 또는 접촉될 수 있다.For example, the second passivation layer 124a exposes the top surface of the first conductivity type semiconductor layer 112 except for a portion of the top surface of the first conductivity type semiconductor layer 112 that is in contact with the contact electrode 136 . Otherwise, the entire top surface of the first conductivity type semiconductor layer 112 may be covered, and the second insulating layer 154 may be connected or contacted.

도 7a는 다른 실시 예에 따른 발광 소자(100-2)의 상측 평면도를 나타내고, 도 7b는 도 7a에 도시된 발광 소자(100-2)의 하측 평면도를 나타낸다. 도 7a 및 도 7b는 도 6의 제2 패시베이션층(124a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(100)에도 동일하게 적용될 수 있다.FIG. 7A shows a top plan view of a light emitting device 100-2 according to another embodiment, and FIG. 7B shows a bottom plan view of the light emitting device 100-2 shown in FIG. 7A. 7A and 7B may be examples including the second passivation layer 124a of FIG. 6 , but are not limited thereto, and may be equally applied to the light emitting device 100 shown in FIG. 3 .

도 3, 및 도 6에서는 제1 전극(130)이 발광 구조물(110)의 상면의 중앙과 하면의 중앙에 정렬되도록 위치하는 반면에, 도 7a 및 도 7b에 도시된 실시 예의 제1 전극(130b)은 발광 구조물(110)의 측면들 중 어느 일 측면에 인접하여 위치할 수 있다.3 and 6, the first electrode 130 is positioned so as to be aligned with the center of the upper and lower surfaces of the light emitting structure 110, while the first electrode 130b of the embodiment shown in FIGS. 7a and 7b ) May be located adjacent to any one side of the side of the light emitting structure (110).

도 3 및 도 6에서의 제1 전극(130)의 배치가 도 7a 및 도 7b의 제1 전극(130b)의 배치에 비하여, 전류 분산 효율을 향상시킬 수 있지만, 제1 전극과 본딩되는 패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층의 배치 및 구조에 따라서 제1 전극은 다양한 위치에 배치될 수 있다.Although the arrangement of the first electrode 130 in FIGS. 3 and 6 can improve current dissipation efficiency compared to the arrangement of the first electrode 130b in FIGS. 7A and 7B , the package body bonded to the first electrode The first electrode may be disposed in various positions according to the arrangement and structure of a package body, a submount, or a conductive layer of a substrate.

예컨대, 발광 구조물(110)은 서로 마주보는 제1 및 제2 측면들(110-1, 110-2)과 서로 마주보는 제3 및 제4 측면들(110-3, 110-4)을 포함할 수 있으며, 제1 전극(130b)은 제1 측면(110-1)보다 제2 측면(110-2)에 더 인접하여 위치할 수 있다.For example, the light emitting structure 110 may include first and second side surfaces 110-1 and 110-2 facing each other and third and fourth side surfaces 110-3 and 110-4 facing each other. and the first electrode 130b may be positioned closer to the second side surface 110-2 than the first side surface 110-1.

제1 측면(110-1)과 제1 전극(130b)의 관통 전극(132) 간의 최단 거리는 제2 측면(110-2)과 관통 전극(132) 간의 최단 거리와 다를 수 있다. 예컨대, 제1 측면(110-1)과 제1 전극(130b)의 관통 전극(132) 간의 최단 거리는 제2 측면(110-2)과 관통 전극(132) 간의 최단 거리보다 클 수 있다The shortest distance between the first side surface 110-1 and the through electrode 132 of the first electrode 130b may be different from the shortest distance between the second side surface 110-2 and the through electrode 132. For example, the shortest distance between the first side surface 110-1 and the through electrode 132 of the first electrode 130b may be greater than the shortest distance between the second side surface 110-2 and the through electrode 132.

제1 및 제2 측면들(110-1, 110-2)은 단측면일 수 있고, 제3 및 제4 측면들(110-3,110-4)은 장측면일 수 있다. 예컨대, 제1 및 제2 측면들(110-1, 110-2) 각각의 수평 방향의 길이는 제3 및 제4 측면들(110-3,110-4) 각각의 수평 방향의 길이보다 짧을 수 있다.The first and second side surfaces 110 - 1 and 110 - 2 may be short side surfaces, and the third and fourth side surfaces 110 - 3 and 110 - 4 may be long side surfaces. For example, the horizontal length of each of the first and second side surfaces 110-1 and 110-2 may be shorter than the horizontal length of each of the third and fourth side surfaces 110-3 and 110-4.

또한 예컨대, 제3 측면(110-3)으로부터 제1 전극(130b), 예컨대, 관통 전극(132)까지의 최단 거리는 제4 측면(110-4)으로부터 제1 전극(130b), 예컨대, 관통 전극(132)까지의 최단 거리와 동일할 수 있다.Also, for example, the shortest distance from the third side surface 110-3 to the first electrode 130b, for example, through electrode 132, is from the fourth side surface 110-4 to the first electrode 130b, such as through electrode 132. It may be equal to the shortest distance to (132).

도 3, 도 6, 도 7a 및 도 7b에 도시된 발광 소자(100, 100-1, 100-2)는 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만일 수 있다. 이와 같이 직경이 100 마이크로 미만인 발광 소자는 와이어 본딩을 위한 본딩 패드의 형성이 용이하지 않다. 실시 예에 따른 발광 소자는 발광 구조물(110) 및 절연층(150)을 모두 관통하는 제1 전극(130)을 구비함으로써, 적은 사이즈의 면적을 갖는 발광 구조물(110)의 동일 측에 플립 칩 본딩 또는 다이 본딩을 위한 제1 전극 패드(예컨대, n형 전극 패드) 및 제2 전극 패드(예컨대, p형 전극 패드)를 용이하게 구현할 수 있다.The light emitting devices 100, 100-1, and 100-2 shown in FIGS. 3, 6, 7A, and 7B may have a chip size (eg, a maximum diameter of the chip) of less than 100 micrometers. As such, it is not easy to form bonding pads for wire bonding of light emitting devices having a diameter of less than 100 microns. The light emitting device according to the embodiment is provided with the first electrode 130 penetrating both the light emitting structure 110 and the insulating layer 150, thereby flip-chip bonding on the same side of the light emitting structure 110 having a small area. Alternatively, a first electrode pad (eg, n-type electrode pad) and a second electrode pad (eg, p-type electrode pad) for die bonding may be easily implemented.

도 8a는 또 다른 실시 예에 따른 발광 소자(100-3)의 상측 평면도를 나타내고, 도 8b는 도 8a에 도시된 발광 소자(100-3)의 하측 평면도를 나타내고, 도 9는 도 8a 및 도 8b에 도시된 발광 소자(100-3)의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.8A shows an upper plan view of a light emitting device 100-3 according to another embodiment, FIG. 8B shows a lower plan view of the light emitting device 100-3 shown in FIG. 8A, and FIG. 9 shows FIGS. 8A and 8A. I-II cross-sectional views of the light emitting device 100-3 shown in FIG. 8B are shown.

도 8a, 도 8b, 및 도 9를 참조하면, 발광 소자(100-3)는 발광 구조물(110'), 패시베이션층(124a), 제1 전극(130-1), 제1 전극 패드(135'), 제2 전극(140a), 제2 전극 패드(145'), 및 절연층(150a)을 포함한다.Referring to FIGS. 8A, 8B, and 9 , the light emitting element 100-3 includes a light emitting structure 110', a passivation layer 124a, a first electrode 130-1, and a first electrode pad 135'. ), a second electrode 140a, a second electrode pad 145', and an insulating layer 150a.

발광 구조물(110')은 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 포함하지만, 도 3에 도시된 발광 구조물(110)과 달리 제1 관통홀(301)을 구비하지 않는다. 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)에 대해서는 도 1 내지 도 3의 설명이 동일하게 적용될 수 있다.The light emitting structure 110' includes a first conductivity type semiconductor layer 112, an active layer 114, and a second conductivity type semiconductor layer 116, but unlike the light emitting structure 110 shown in FIG. 3, the first It does not have a through hole 301. Descriptions of FIGS. 1 to 3 may be equally applied to the first conductivity type semiconductor layer 112 , the active layer 114 , and the second conductivity type semiconductor layer 116 .

제2 전극(140a)은 제2 도전형 반도체층(116)의 하면 상에 배치되며, 제2 도전형 반도체층(116)과 오믹 접촉할 수 있다. 제2 전극(140a)의 재질에 대해서는 제2 전극(140)에 대한 설명이 동일하게 적용될 수 있다.The second electrode 140a is disposed on the lower surface of the second conductivity type semiconductor layer 116 and may make ohmic contact with the second conductivity type semiconductor layer 116 . The description of the second electrode 140 may be equally applied to the material of the second electrode 140a.

절연층(150a)은 발광 구조물(110')의 측면 및 하면에 배치된다. 예컨대, 절연층(150a)은 제2 도전형 반도체층(116)의 하면에 배치되는 제1 절연층(152a), 및 발광 구조물(110')의 측면에 배치되는 제2 절연층(154a)을 포함할 수 있다.The insulating layer 150a is disposed on the side and bottom surfaces of the light emitting structure 110'. For example, the insulating layer 150a includes the first insulating layer 152a disposed on the lower surface of the second conductive semiconductor layer 116 and the second insulating layer 154a disposed on the side surface of the light emitting structure 110'. can include

예컨대, 제1 절연층(150a)은 제2 도전형 반도체층(116)의 하면에 배치되는 제2 전극(140a)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(140a)의 하면의 일부 영역을 노출할 수 있다.For example, the first insulating layer 150a may be disposed on an edge region of the lower surface of the second electrode 140a disposed on the lower surface of the second conductive semiconductor layer 116, and may be disposed on the lower surface of the second electrode 140a. Some areas of the can be exposed.

도 3의 제1 절연층(152)에 대한 설명은 도 9의 제1 절연층(152a)에 적용될 수 있으며, 도 3의 제2 절연층(154)에 대한 설명이 도 9의 제2 절연층(154)에 적용될 수 있다.Description of the first insulating layer 152 of FIG. 3 may be applied to the first insulating layer 152a of FIG. 9 , and description of the second insulating layer 154 of FIG. 3 may be applied to the second insulating layer 152 of FIG. 9 . (154).

제2 전극 패드(145')는 제1 절연층(152a)에 의하여 노출되는 제2 전극(140a)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(140a)의 노출되는 부분과 연결 또는 접촉될 수 있다.The second electrode pad 145' may be disposed below a portion of the lower surface of the second electrode 140a exposed by the first insulating layer 152a, and is connected to the exposed portion of the second electrode 140a. or can be contacted.

제1 전극 패드(135')는 제1 절연층(152a) 아래에 배치되며, 제1 절연층(152a)에 의하여 제2 도전형 반도체층(116)과 전기적 접촉이 방지될 수 있다.The first electrode pad 135' is disposed under the first insulating layer 152a, and electrical contact with the second conductive semiconductor layer 116 can be prevented by the first insulating layer 152a.

예컨대, 제1 전극(130-1)과의 연결을 용이하게 하기 위하여 제1 전극 패드(135')는 제1 절연층(152a)과 제2 절연층(154a)이 만나는 부분에 인접하거나 또는 접하도록 위치할 수 있다.For example, in order to facilitate connection with the first electrode 130-1, the first electrode pad 135' is adjacent to or in contact with a portion where the first insulating layer 152a and the second insulating layer 154a meet. can be positioned to do so.

제1 전극 패드(135)에 대한 설명이 도 9에 도시된 바에 따라 제1 전극 패드(135')에 적용될 수 있다.The description of the first electrode pad 135 may be applied to the first electrode pad 135' as shown in FIG. 9 .

패시베이션층(124a)은 제1 도전형 반도체층(112)의 상면에 배치된다.The passivation layer 124a is disposed on the top surface of the first conductivity type semiconductor layer 112 .

제1 전극(130-1)은 패시베이션층(124a) 및 제2 절연층(154a) 상에 배치된다.The first electrode 130-1 is disposed on the passivation layer 124a and the second insulating layer 154a.

제1 전극(130-1)의 일단은 패시베이션층(124a)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉될 수 있고, 타단은 제1 전극 패드(135')에 연결 또는 접촉될 수 있다.One end of the first electrode 130-1 may pass through the passivation layer 124a and contact the upper surface of the first conductive semiconductor layer 112, and the other end may be connected to or contact the first electrode pad 135'. It can be.

예컨대, 제1 전극(130-1)은 패시베이션층(124a) 상에 배치되는 상부 전극(134a), 패시베이션층(124a)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉하도록 상부 전극(134a)의 하면으로부터 연장되는 접촉 전극(136a), 및 제2 절연층(154a) 상에 배치되고 상부 전극(134a)과 제1 전극 패드(135')를 연결하는 연결 전극(132a)을 포함한다.For example, the first electrode 130-1 is an upper electrode 134a disposed on the passivation layer 124a, and the upper electrode penetrates the passivation layer 124a to contact the top surface of the first conductivity type semiconductor layer 112. A contact electrode 136a extending from the lower surface of 134a, and a connection electrode 132a disposed on the second insulating layer 154a and connecting the upper electrode 134a and the first electrode pad 135'. do.

상부 전극(134a)은 발광 구조물(110)의 가장 자리와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다. 또한 상부 전극(134a)은 제1 전극 패드(135')와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다.The upper electrode 134a may be aligned or overlapped with the edge of the light emitting structure 110 in a vertical direction. Also, the upper electrode 134a may be vertically aligned with or overlap the first electrode pad 135'.

예컨대, 접촉 전극(135a)은 제1 전극 패드(135')와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다. 수직 방향으로 접촉 전극(135a)과 제1 전극 패드(135')를 오버랩되도록 배치시킴으로써, 발광 소자(100)의 수평 방향으로의 직경을 감소시킬 수 있고, 발광 소자(100)의 사이즈를 감소시킬 수 있다.For example, the contact electrode 135a may be vertically aligned with or overlap the first electrode pad 135'. By arranging the contact electrode 135a and the first electrode pad 135' to overlap in the vertical direction, the diameter of the light emitting element 100 in the horizontal direction can be reduced, and the size of the light emitting element 100 can be reduced. can

도 3에서는 발광 구조물(110)을 관통하는 관통 전극(132)에 의하여 상부 전극(134)과 제1 전극 패드(135)가 연결되지만, 도 9에서는 발광 구조물(110')을 관통하지 않고, 발광 구조물(110')의 측면에 배치된 제2 절연층(154a) 상에 배치되는 연결 전극(132a)에 의하여 상부 전극(134a)과 제1 전극 패드(135')가 연결될 수 있다.In FIG. 3, the upper electrode 134 and the first electrode pad 135 are connected by the through electrode 132 penetrating the light emitting structure 110, but in FIG. The upper electrode 134a and the first electrode pad 135' may be connected by the connection electrode 132a disposed on the second insulating layer 154a disposed on the side surface of the structure 110'.

도 9의 제1 전극(130-1)은 발광 구조물(110')의 측면에 배치된 제2 절연층(154a) 상에 배치되는 연결 전극(132a)에 의하여 상부 전극(134a)과 제1 전극 패드(135')가 연결되기 때문에, 도 9에 도시된 실시 예는 발광 면적을 증가시킬 수 있고, 광 추출 효율을 향상시킬 수 있다.The first electrode 130-1 of FIG. 9 includes the upper electrode 134a and the first electrode by the connection electrode 132a disposed on the second insulating layer 154a disposed on the side surface of the light emitting structure 110'. Since the pad 135' is connected, the embodiment shown in FIG. 9 can increase a light emitting area and improve light extraction efficiency.

도 10a 내지 도 10i는 도 6에 도시된 발광 소자(100-1)를 제조하는 방법을 나타내는 공정도이다.10A to 10I are process charts showing a method of manufacturing the light emitting device 100-1 shown in FIG.

도 10a를 참조하면, 성장 기판(410) 상에 발광 구조물(110)을 형성한다.Referring to FIG. 10A , a light emitting structure 110 is formed on a growth substrate 410 .

예컨대, 성장 기판(410) 상에 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)를 순차적으로 형성할 수 있다. 개별 칩을 구분하기 위하여 발광 구조물(110)에 대한 아이솔레이션(isolation) 식각 공정에 의하여 발광 구조물(1110)의 측면은 성장 기판(1410)에 대하여 기울어진 경사면이 될 수 있다.For example, the first conductivity type semiconductor layer 112 , the active layer 114 , and the second conductivity type semiconductor layer 116 may be sequentially formed on the growth substrate 410 . In order to distinguish individual chips, a side surface of the light emitting structure 1110 may be an inclined surface with respect to the growth substrate 1410 by an isolation etching process for the light emitting structure 110 .

도 10a에는 도시되지 않았지만, 발광 구조물(110)과 성장 기판(410) 간의 격자 상수의 차이에 의한 스트레스를 완화하기 위하여 성장 기판(410)과 발광 구조물(110) 사이에 버퍼층(buffer layer) 또는 언도프드 반도체층(undoped-semiconductor layer), 예컨대, 언도프드 GaN층을 더 형성할 수도 있다.Although not shown in FIG. 10A , a buffer layer or a buffer layer is formed between the growth substrate 410 and the light emitting structure 110 in order to relieve stress caused by a difference in lattice constant between the light emitting structure 110 and the growth substrate 410 . An undoped-semiconductor layer, for example, an undoped GaN layer may be further formed.

여기서 언도프드 GaN은 Unintentionally doped(의도하지 않은 언도프드) GaN(이하, "UID GaN"이라 칭한다), 특히 n-형의 UID GaN으로 성장될 있다. 예컨대, GaN의 성장 공정에서 n-형 도펀트를 공급하지 않는 영역에서도 N(나트륨)이 결핍된 N-vacancy가 발생할 수 있고, N-vacancy가 많아지면 잉여 전자의 농도가 커져서, UID GaN의 제조 공정에서 의도하지 않았더라고 UID GaN은 n-형 도펀트로 도핑된 것과 유사한 전기적인 특성을 나타낼 수도 있다.Herein, the undoped GaN may be grown into Unintentionally doped GaN (hereinafter referred to as "UID GaN"), particularly n-type UID GaN. For example, in the GaN growth process, even in a region where n-type dopant is not supplied, N-vacancy in which N (sodium) is deficient may occur. Although not intended in, UID GaN may exhibit electrical properties similar to those doped with an n-type dopant.

성장 기판(410)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 예컨대, 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 질화물 반도체 기판 중 어느 하나, 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The growth substrate 410 is a substrate suitable for growing a nitride semiconductor single crystal, for example, any one of a sapphire substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, and a nitride semiconductor substrate, or GaN, InGaN, AlGaN, and AlInGaN. At least one of them may be a laminated template substrate.

다음으로 도 10b를 참조하면, 발광 구조물(110)의 제2 도전형 반도체층(116) 상에 제2 전극(140)을 형성한다. 예컨대, 제2 도전형 반도체층(116) 상에 제2 전극(140) 형성을 위한 전도성 물질을 형성한 후에 포토리쏘그라피 공정 및 식각 공정을 통하여 전도성 물질을 패턴화함으로써, 제2 전극(140)을 형성할 수 있다.Next, referring to FIG. 10B , a second electrode 140 is formed on the second conductive semiconductor layer 116 of the light emitting structure 110 . For example, by forming a conductive material for forming the second electrode 140 on the second conductive semiconductor layer 116 and then patterning the conductive material through a photolithography process and an etching process, the second electrode 140 can form

다음으로 도 10c를 참조하면, 발광 구조물(110)의 측면 및 제2 도전형 반도체층(116) 상에 절연 물질을 증착하여 절연층(150)을 형성한다. 예컨대, 절연층(150)은 제2 전극(140)의 상면의 일 영역을 노출하도록 형성될 수 있다.Next, referring to FIG. 10C , an insulating material is deposited on the side surface of the light emitting structure 110 and the second conductive semiconductor layer 116 to form the insulating layer 150 . For example, the insulating layer 150 may be formed to expose a region of the upper surface of the second electrode 140 .

다음으로 도 10d를 참조하면, 절연층(150) 상에 제1 전극 패드(135)를 형성하고, 노출되는 제2 전극(140)의 상면의 일 영역 상에 제2 전극 패드(145)를 형성한다.Next, referring to FIG. 10D , a first electrode pad 135 is formed on the insulating layer 150, and a second electrode pad 145 is formed on a region of the exposed upper surface of the second electrode 140. do.

예컨대, 절연층(150) 및 제2 전극(140)이 형성된 제2 도전형 반도체층(116) 상에 전도성 물질을 증착한 후에 증착된 전도성 물질을 패터닝함으로써, 절연층(150) 상에 제1 전극 패드(135)를 형성함과 동시에 제2 전극(140)과 접촉되는 제2 전극 패드(145)를 형성할 수 있다. 예컨대, 전기적으로 분리되도록 제1 전극 패드(135)와 제2 전극 패드(145)는 서로 이격되도록 형성될 수 있다.For example, by depositing a conductive material on the second conductive semiconductor layer 116 on which the insulating layer 150 and the second electrode 140 are formed, and then patterning the deposited conductive material, the first conductive material is formed on the insulating layer 150. At the same time as forming the electrode pad 135 , the second electrode pad 145 contacting the second electrode 140 may be formed. For example, the first electrode pad 135 and the second electrode pad 145 may be formed to be spaced apart from each other so as to be electrically separated.

다음으로 도 10e를 참조하면, 임시 기판(Temporary Substrate, 420), 및 임시 기판(420) 상에 형성되는 희생층(430)을 포함하는 지지 기판(401)을 준비한다.Next, referring to FIG. 10E , a support substrate 401 including a temporary substrate 420 and a sacrificial layer 430 formed on the temporary substrate 420 is prepared.

실리콘 등과 같은 접착 부재(미도시)에 의하여 제1 및 제2 전극 패드들(135, 145)을 희생층(430)에 본딩시킨다. 그리고 제1 및 제2 전극 패드들(135, 145)이 희생층(430)에 본딩된 상태에서, 레이저 리프트 오프(Laser Lift Off, LLO) 공정에 의하여 성장 기판(410)을 제거한다. 도 10e 이후에서는 도 10d에 도시된 발광 구조물(110)을 180° 회전하여 도시한다.The first and second electrode pads 135 and 145 are bonded to the sacrificial layer 430 by an adhesive member (not shown) such as silicon. Then, in a state where the first and second electrode pads 135 and 145 are bonded to the sacrificial layer 430 , the growth substrate 410 is removed by a laser lift off (LLO) process. After FIG. 10E, the light emitting structure 110 shown in FIG. 10D is shown rotated by 180°.

제1 전극 패드와 제2 전극 패드가 발광 구조물의 반대 측에 배치되는 일반적인 수직형 발광 소자에서는 제2 전극 패드만이 지지 기판과 본딩된 상태에서 LLO 공정이 이루어지기 때문에, LLO 공정에 의하여 제2 전극 패드가 손상을 받거나 파손될 수 있다.In a general vertical light emitting device in which the first electrode pad and the second electrode pad are disposed on opposite sides of the light emitting structure, since the LLO process is performed while only the second electrode pad is bonded to the support substrate, the second electrode pad is bonded to the support substrate by the LLO process. Electrode pads may be damaged or broken.

반면에 실시 예는 제1 및 제2 전극 패드들 모두가 발광 구조물(110)의 동일측에 배치되고, LLO 공정 이전에 제1 및 전극 패드들(135, 145)은 희생층(430)에 본딩되기 때문에, 발광 구조물(110)과 지지 기판(401)이 안정적으로 본딩된 상태에서 LLO 공정에 의하여 성장 기판(410)이 제거될 수 있고, 이로 인하여 LLO 공정에 기인한 제2 전극 패드(145)의 파손을 방지할 수 있다.On the other hand, in the embodiment, both the first and second electrode pads are disposed on the same side of the light emitting structure 110, and the first and electrode pads 135 and 145 are bonded to the sacrificial layer 430 before the LLO process. Therefore, the growth substrate 410 can be removed by the LLO process in a state in which the light emitting structure 110 and the support substrate 401 are stably bonded, and thereby the second electrode pad 145 due to the LLO process damage can be prevented.

다음으로 도 10f를 참조하면, 발광 구조물(110)과 성장 기판(410) 사이에 형성되었던 버퍼층 또는 언도프드 반도체층을 식각 등을 통하여 제거한다. 그리고 성장 기판(410)의 제거에 의하여 노출되는 제1 도전형 반도체층(112)의 표면에 식각 등을 통하여 광 추출 구조(112a)를 형성한다.Next, referring to FIG. 10F , the buffer layer or the undoped semiconductor layer formed between the light emitting structure 110 and the growth substrate 410 is removed through etching or the like. Then, the light extracting structure 112a is formed on the surface of the first conductivity-type semiconductor layer 112 exposed by the removal of the growth substrate 410 through etching or the like.

다음으로 도 10g를 참조하면, 식각 등을 통하여 발광 구조물(110) 및 절연층(150), 예컨대, 제1 절연층(152, 도 6 참조)을 관통하는 제1 관통홀(301)를 형성한다. 제1 관통홀(301)은 제1 전극 패드(135)의 상면을 노출할 수 있다.Next, referring to FIG. 10G, a first through hole 301 penetrating the light emitting structure 110 and the insulating layer 150, for example, the first insulating layer 152 (see FIG. 6) is formed through etching. . The first through hole 301 may expose an upper surface of the first electrode pad 135 .

다음으로 도 10h를 참조하면, 성장 기판(410)의 제거에 의하여 노출되는 제1 도전형 반도체층(112)의 표면, 및 제1 관통홀(301)의 측면에 투광성 절연 물질을 증착하여 패시베이션층(120)을 형성한다. 예컨대, 성장 기판(410)의 제거에 의하여 노출되는 제1 도전형 반도체층(112)의 표면에 제2 패시베이션층(124a, 도 6 참조)을 형성함과 동시에 제1 관통홀(301)의 측면에 제1 패시베이션층(122, 도 6 참조)을 형성할 수 있다. Next, referring to FIG. 10H , a passivation layer is formed by depositing a light-transmitting insulating material on the surface of the first conductivity-type semiconductor layer 112 exposed by the removal of the growth substrate 410 and on the side surfaces of the first through hole 301 . (120). For example, the second passivation layer 124a (see FIG. 6) is formed on the surface of the first conductivity-type semiconductor layer 112 exposed by the removal of the growth substrate 410, and at the same time, the side surface of the first through hole 301 is formed. A first passivation layer 122 (see FIG. 6) may be formed on the surface.

그리고 제2 패시베이션층(124a)을 식각하여, 성장 기판(410)의 제거에 의하여 노출되는 제1 도전형 반도체층(112)의 표면의 일부를 노출하는 제2 관통홀(302)을 형성한다.Then, the second passivation layer 124a is etched to form a second through hole 302 exposing a portion of the surface of the first conductivity type semiconductor layer 112 exposed by the removal of the growth substrate 410 .

도 3에 도시된 바와 같이 제1 도전형 반도체층(112)의 표면을 노출하도록 제2 패시베이션층(124a)을 패터닝함에 의하여, 도 3에 도시된 실시 예가 구현될 수 있다.As shown in FIG. 3 , the embodiment shown in FIG. 3 may be implemented by patterning the second passivation layer 124a to expose the surface of the first conductivity type semiconductor layer 112 .

다음으로 도 10i를 참조하면, 제1 관통홀(301), 및 제2 관통홀(302)을 채우도록 도전성 물질을 제1 및 제2 패시베이션층들(122, 124a) 상에 증착하고, 증착된 도전성 물질을 패터닝함으로써, 제1 전극(130)을 형성할 수 있다. 이때 제1 관통홀(301)에 채워진 도전성 물질은 제1 전극 패드(135)와 접촉할 수 있고, 제2 관통홀(302)에 채워진 도전성 물질은 제1 도전형 반도체층의 표면과 접촉할 수 있다.Next, referring to FIG. 10I, a conductive material is deposited on the first and second passivation layers 122 and 124a to fill the first through hole 301 and the second through hole 302, and the deposited The first electrode 130 may be formed by patterning a conductive material. At this time, the conductive material filled in the first through hole 301 may contact the first electrode pad 135, and the conductive material filled in the second through hole 302 may contact the surface of the first conductivity type semiconductor layer. there is.

다음으로 도 10j를 참조하면, 화학적 식각을 이용하여 희생층(430)을 제거함으로써, 임시 기판(420)을 제거하여, 실시 예에 따른 발광 소자(100-1)를 얻을 수 있다.Next, referring to FIG. 10J , the temporary substrate 420 may be removed by removing the sacrificial layer 430 using chemical etching, thereby obtaining the light emitting device 100-1 according to the embodiment.

도 11은 실시 예에 따른 조명 장치(200)의 단면도를 나타낸다.11 is a cross-sectional view of a lighting device 200 according to an embodiment.

도 11을 참조하면, 조명 장치(200)는 기판(510), 몸체(520), 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5), 및 투광성 부재(540)를 포함한다.Referring to FIG. 11 , the lighting device 200 includes a substrate 510, a body 520, at least one light emitting device (eg, 530-1 to 530-5), and a light transmitting member 540.

기판(510)은 제1 및 제2 배선층들(512,514), 및 절연층(515)을 포함하는 인쇄회로기판일 수 있다. 예컨대, 기판(510)은 연성회로기판일 수 있다.The substrate 510 may be a printed circuit board including first and second wiring layers 512 and 514 and an insulating layer 515 . For example, the substrate 510 may be a flexible circuit board.

제1 및 제2 배선층들(512, 514)은 기판(510) 상에 서로 이격하여 배치될 수 있으며, 절연층(515)은 제1 및 제2 배선층들(512, 514) 사이의 기판(510)의 상면 상에 배치되어 제1 및 제2 배선층들(512, 514) 간을 전기적으로 절연시킬 수 있다. 또는 다른 실시 예에서는 절연층(515)은 생략될 수도 있다.The first and second wiring layers 512 and 514 may be disposed spaced apart from each other on the substrate 510, and the insulating layer 515 may be formed between the first and second wiring layers 512 and 514 on the substrate 510. ) to electrically insulate between the first and second wiring layers 512 and 514. Alternatively, in another embodiment, the insulating layer 515 may be omitted.

적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 기판(510) 상에 배치되며, 제1 및 제2 배선층들(512,514)과 전기적으로 연결된다. 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 상술한 실시 예에 따른 발광 소자들(100, 100-1 내지 100-3) 중 어느 하나일 수 있다.At least one light emitting element (eg, 530-1 to 530-5) is disposed on the substrate 510 and electrically connected to the first and second wiring layers 512 and 514. At least one light emitting device (eg, 530-1 to 530-5) may be any one of the light emitting devices 100 and 100-1 to 100-3 according to the above-described embodiment.

몸체(520)는 기판(510) 상에 배치되며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)로부터 조사되는 빛을 반사시킨다.The body 520 is disposed on the substrate 510 and reflects light emitted from at least one light emitting device (eg, 530-1 to 530-5).

예컨대, 몸체(520)는 캐비티를 가지며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 캐비티 내에 배치될 수 있다. For example, the body 520 may have a cavity, and at least one light emitting device (eg, 530-1 to 530-5) may be disposed in the cavity.

예컨대, 몸체(520)는 발광 소자들의 개수에 대응하는 수의 캐비티들을 포함할 수 있으며, 캐비티들 각각에는 발광 소자들 중 대응하는 어느 하나가 배치될 수 있다.For example, the body 520 may include a number of cavities corresponding to the number of light emitting elements, and a corresponding one of the light emitting elements may be disposed in each of the cavities.

또한 몸체(520)는 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)의 주위를 감싸는 격벽(520a)을 가질 수 있다. 격벽(520)의 측면은 기판(510)의 상부면에 대하여 기울어진 경사면일 수 있으며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)로부터 조사되는 빛을 반사시킬 수 있다.In addition, the body 520 may have a barrier rib 520a surrounding at least one light emitting element (eg, 530-1 to 530-5). A side surface of the barrier rib 520 may be an inclined surface inclined with respect to the upper surface of the substrate 510 and may reflect light emitted from at least one light emitting device (eg, 530-1 to 530-5).

도 11에서 발광 소자의 수는 5개이나, 이에 한정되는 것은 아니다. 조명 장치(200)가 복수 개의 발광 소자들을 구비할 경우, 조명 장치는 발광 모듈로 구현될 수 있다.In FIG. 11, the number of light emitting devices is 5, but is not limited thereto. When the lighting device 200 includes a plurality of light emitting devices, the lighting device may be implemented as a light emitting module.

또한 예컨대, 다른 실시 예에서 발광 소자의 수는 1개일 수 있으며, 몸체(520)는 발광 소자가 배치되는 1개의 캐비티를 가질 수 있으며, 실시 예에 따른 조명 장치(100)는 발광 소자 패키지 형태로 구현될 수 있다.Also, for example, in another embodiment, the number of light emitting devices may be one, the body 520 may have one cavity in which the light emitting device is disposed, and the lighting device 100 according to the embodiment may be in the form of a light emitting device package. can be implemented

또한 예컨대, 조명 장치(200)가 복수 개의 발광 소자들을 구비하고, 복수 개의 발광 소자들이 청색광, 적색광, 또는 녹색광을 발생하는 경우에는, 이미지를 표현하는 디스플레이 장치의 광원으로 구현될 수도 있다.Also, for example, when the lighting device 200 includes a plurality of light emitting elements and the plurality of light emitting elements emit blue light, red light, or green light, it may be implemented as a light source of a display device that displays an image.

실시 예에 따른 발광 소자들은 두께를 줄일 수 있기 때문에, 이를 포함하는 디스플레이 장치는 크기 예컨대, 두께를 줄일 수 있다.Since the thickness of the light emitting elements according to the embodiment can be reduced, the display device including the light emitting elements can be reduced in size, for example, in thickness.

일반적인 수평형 발광 소자는 성장 기판(예컨대, 사파이어 기판)을 포함하지만, 실시 예의 발광 소자들(예컨대, 530-1 내지 530-5)은 성장 기판을 포함하지 않아 두께를 줄일 수 있다.A general horizontal type light emitting device includes a growth substrate (eg, a sapphire substrate), but the light emitting devices (eg, 530-1 to 530-5) of the embodiment do not include a growth substrate, so the thickness can be reduced.

일반적인 수직형 발광 소자는 제1 전극 패드와 제2 전극 패드가 발광 구조물의 서로 반대 측에 배치되는 반면에, 실시 예의 발광 소자들(예컨대, 530-1 내지 530-5)은 제1 및 제2 전극 패드들(135,145)이 발광 구조물의 동일 측에 위치하기 때문에 두께를 줄일 수 있다.While a typical vertical light emitting device has a first electrode pad and a second electrode pad disposed on opposite sides of the light emitting structure, the light emitting devices (eg, 530-1 to 530-5) of the embodiment have first and second electrode pads. Since the electrode pads 135 and 145 are located on the same side of the light emitting structure, the thickness can be reduced.

투광성 부재(540)는 발광 소자(530-2 내지 530-5)를 감싸도록 몸체(520)의 캐비티 내에 배치된다. 투광성 부재(540)는 외부의 충격에 의한 발광 소자의 파손을 방지할 수 있고, 습기로 인한 발광 소자(530-2 내지 530-5)의 변색을 방지할 수 있다. 다른 실시 예에서는 투광성 부재(540)가 생략될 수도 있다.The light transmitting member 540 is disposed in the cavity of the body 520 to surround the light emitting devices 530-2 to 530-5. The light-transmitting member 540 may prevent damage to the light emitting device due to external impact and may prevent discoloration of the light emitting devices 530-2 to 530-5 due to moisture. In other embodiments, the light transmitting member 540 may be omitted.

도 12는 실시 예에 따른 디스플레이 장치(3000)의 평면도를 나타내고, 도 13은 도 12에 도시된 디스플레이 장치(3000)의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.FIG. 12 is a plan view of a display device 3000 according to an embodiment, and FIG. 13 is a cross-sectional view of the display device 3000 shown in FIG. 12 in an AA′ direction according to an embodiment.

도 12의 디스플레이 장치(3000)에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터, 디지털 방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Miltimedia Player), 네비게이션, 슬레이트 피시(Slate PC), 테블릿(Tablet) PC, 디지털 TV, 및 데스크탑 컴퓨터 등이 포함될 수 있으며, 평판 디스플레이 또는 플렉서블 디스플레이(flexible display)로 구현될 수도 있다. 또한 디스플레이 장치(3000)는 디스플레이 패널로 구현될 수 있다.The display device 3000 of FIG. 12 includes a mobile phone, a smart phone, a notebook computer, a digital broadcasting terminal, a PDA (Personal Digital Assistants), a PMP (Portable Miltimedia Player), a navigation device, a slate PC, and a tablet. (Tablet) PCs, digital TVs, and desktop computers may be included, and may be implemented as a flat panel display or a flexible display. Also, the display device 3000 may be implemented as a display panel.

디스플레이 장치(3000)에 의해 표현되는 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 제어됨으로써 구현될 수 있다. 이때 단위 화소는 R(Red), G(Green), B(Blue)의 조합에 의하여 형성되는 하나의 색을 구현하기 위한 최소 단위일 수 있다. 상술한 실시 예에 따른 발광 소자는 디스플레이 장치(3000)의 단위 화소의 역할을 할 수 있다.Visual information expressed by the display device 3000 may be implemented by controlling light emission of sub-pixels arranged in a matrix form. In this case, the unit pixel may be a minimum unit for realizing one color formed by a combination of R (Red), G (Green), and B (Blue). The light emitting device according to the above-described embodiment may serve as a unit pixel of the display device 3000 .

도 12 및 도 13을 참조하면, 디스플레이 장치(3000)는 기판(3100), 제1 배선 전극(3112a), 제2 배선 전극(3114a), 격벽(3520a)을 갖는 몸체(3520a), 및 복수의 발광 소자들(예컨대, 3530-1' 내지 3530-5')을 포함하는 매트릭스 형태의 단위 화소 어레이(P11 내지 Pnm, n,m>1인 자연수), 및 투광성 부재(3540)를 포함할 수 있다.12 and 13, a display device 3000 includes a substrate 3100, a first wire electrode 3112a, a second wire electrode 3114a, a body 3520a having a barrier rib 3520a, and a plurality of It may include a matrix-type unit pixel array (P11 to Pnm, where n, m is a natural number > 1) including light emitting devices (eg, 3530-1' to 3530-5'), and a light transmitting member 3540. .

기판(3100)은 플렉서블 기판일 수 있다. 예컨대, 기판(3100)은 유리나 폴리이미드(Polyimide)를 포함할 수 있으며, 절연성을 위하여 절연 재질, 예컨대, PEN(Polyethylene Naphthalate), 또는 PET(Polyethylene Terephthalate) 등을 포함할 수 있다. 기판(3100)은 투광성일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 불투광성일 수도 있다.The substrate 3100 may be a flexible substrate. For example, the substrate 3100 may include glass or polyimide, and may include an insulating material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET) for insulation. The substrate 3100 may be transmissive, but is not limited thereto, and may be opaque in other embodiments.

복수의 발광 소자들(예컨대, 3530-1' 내지 3530-5')은 기판(3100) 상에 m×n 매트릭스 형태로 배치될 수 있다. 도 13에는 5개의 발광 소자만을 도시하나, 디스플레이 장치(3000)의 발광 소자들의 수는 m×n 매트릭스에 포함된 개수일 수 있다.A plurality of light emitting devices (eg, 3530-1' to 3530-5') may be disposed on the substrate 3100 in an m×n matrix form. 13 shows only five light emitting elements, but the number of light emitting elements of the display device 3000 may be the number included in the m×n matrix.

격벽(3520a)은 복수의 발광 소자들(예컨대, 3530-1' 내지 3530-5') 사이에 배치되며, 디스플레이 장치(3000)의 목적에 따라 콘트라스트(contrast)를 높이기 위하여 블랙(Black) 절연체를 포함하거나 또는 반사성을 높이기 위하여 화이트(white) 절연체를 포함할 수 있다. The barrier rib 3520a is disposed between the plurality of light emitting elements (eg, 3530-1' to 3530-5'), and a black insulator is used to increase contrast according to the purpose of the display device 3000. or may include a white insulator to increase reflectivity.

도 11의 격벽(520a), 몸체(520), 투광성 부재(540)에 대한 설명이 격벽(3520a), 몸체(3520), 투광성 부재(3540)에 적용될 수 있다.Description of the barrier rib 520a, the body 520, and the light-transmitting member 540 of FIG. 11 may be applied to the barrier rib 3520a, the body 3520, and the light-transmitting member 3540.

발광 소자들(예컨대, 3530-1' 내지 3530-5') 각각은 도 3, 도 6, 도 7a, 도 8a, 및 도 9에 도시된 실시 예들 중 어느 하나일 수 있다.Each of the light emitting devices (eg, 3530-1' to 3530-5') may be any one of the embodiments shown in FIGS. 3, 6, 7a, 8a, and 9 .

제1 배선 전극(3112a)은 기판(3100)의 하면에 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1' 내지 3530-5') 각각의 제1 전극 패드(135)와 본딩될 수 있고, 제2 배선 전극(3114a)은 기판(3100)을 관통하여 제2 전극 패드(145)와 본딩될 수 있다.The first wiring electrode 3112a is disposed on the lower surface of the substrate 3100 and penetrates the substrate 3100 to form first electrode pads 135 of each of the light emitting elements (eg, 3530-1' to 3530-5'). and the second wire electrode 3114a may pass through the substrate 3100 and be bonded to the second electrode pad 145 .

제1 및 제2 배선 전극들(3112a,3114a) 각각은 기판(3100)의 하면으로부터 노출될 수 있으나, 이에 한정되는 것은 아니다. 또한 도 13에서는 제1 및 제2 배선 전극들(3112a,3114a)이 기판(3100)을 관통하지만, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1 및 제2 배선 전극들(3112a,3114a)은 기판(3100)을 관통하지 않고, 기판(3100) 상에 위치할 수도 있다.Each of the first and second wire electrodes 3112a and 3114a may be exposed from the lower surface of the substrate 3100, but is not limited thereto. 13, the first and second wire electrodes 3112a and 3114a pass through the substrate 3100, but is not limited thereto, and in another embodiment, the first and second wire electrodes 3112a and 3114a It may be positioned on the substrate 3100 without penetrating the substrate 3100 .

도 12 및 도 13에는 도시되지 않았지만, 제1 및 제2 배선 전극들(3112a,3114a)의 전기적인 단락을 방지하기 위하여 실시 예는 제1 및 제 배선 전극들(3112a,3114a) 사이의 기판(3100) 하면 상에 절연층을 더 구비할 수 있다.Although not shown in FIGS. 12 and 13, in order to prevent an electrical short between the first and second wire electrodes 3112a and 3114a, an embodiment is a substrate between the first and second wire electrodes 3112a and 3114a ( 3100) an insulating layer may be further provided on the lower surface.

발광 소자들(예컨대, 3530-1' 내지 3530-5') 각각은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자, 및 녹색광을 발생하는 발광 소자를 포함할 수 있으며, 행 방향 및 열 방향 각각으로 적색광을 발생하는 발광 소자, 녹색광을 발생하는 발광 소자, 및 청색광을 발생하는 발광 소자가 순차적으로 반복하여 배치될 수 있다. 이때 적색광, 녹색광, 청색광을 발생하는 발광 소자들, 예컨대, 단위 화소들이 하나의 이미지 화소(image pixel)을 이룰 수 있다.Each of the light emitting elements (eg, 3530-1' to 3530-5') may include a light emitting element emitting blue light, a light emitting element emitting red light, and a light emitting element emitting green light, and may be configured in a row direction and a column direction. A light emitting element emitting red light, a light emitting element emitting green light, and a light emitting element emitting blue light may be sequentially and repeatedly disposed. In this case, light emitting devices that emit red light, green light, and blue light, for example, unit pixels may form one image pixel.

단위 화소 어레이에서 적색광을 발생하는 발광 소자의 발광 영역(이하 "적색 발광 영역"이라 함)의 면적, 녹색광을 발생하는 발광 소자의 발광 영역(이하 "녹색 발광 영역"이라 함)의 면적, 및 청색광을 발생하는 발광 소자의 발광 영역(이하 "청색 발광 영역"이라 함)의 면적은 서로 다를 수 있다. 예컨대, 발광 효율이 상대적으로 낮은 녹색 발광 영역의 면적과 적색 발광 영역의 면적이 청색 발광 영역의 면적보다 클 수 있다.In the unit pixel array, the area of the light emitting region of the light emitting element emitting red light (hereinafter referred to as “red light emitting region”), the area of the light emitting region of the light emitting element emitting green light (hereinafter referred to as “green light emitting region”), and blue light Areas of light emitting regions (hereinafter, referred to as “blue light emitting regions”) of light emitting elements generating light may be different from each other. For example, the areas of the green light emitting region and the red light emitting region having relatively low luminous efficiency may be larger than those of the blue light emitting region.

예컨대, 녹색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 4배일 수 있고, 적색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 3 배일 수 있다.For example, the area of the green light emitting region may be 1 to 4 times the area of the blue light emitting region, and the area of the red light emitting region may be 1 to 3 times the area of the blue light emitting region.

또한 예컨대, 다른 실시 예에서는 적색 발광 영역 및 녹색 발광 영역의 면적은 서로 동일할 수도 있다.Also, for example, in another embodiment, the areas of the red light emitting region and the green light emitting region may be equal to each other.

예컨대, 청색 발광 영역의 면적, 적색 발광 영역의 면적, 녹색 발광 영역의 면적의 비율은 1:2:3 또는 1:3:3일 수 있으나, 이에 한정되는 것은 아니다.For example, the ratio of the area of the blue light emitting region, the area of the red light emitting region, and the area of the green light emitting region may be 1:2:3 or 1:3:3, but is not limited thereto.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified with respect to other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to these combinations and variations should be construed as being included in the scope of the present invention.

110: 발광 구조물 120: 패시베이션층
130: 제1 전극 135: 제1 전극 패드
140: 제2 전극 145: 제2 전극 패드
150: 절연층.
110: light emitting structure 120: passivation layer
130: first electrode 135: first electrode pad
140: second electrode 145: second electrode pad
150: insulating layer.

Claims (15)

제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제2 도전형 반도체층 아래에 배치되는 제1 절연층;
상기 제1 절연층 아래에 서로 이격하여 배치되는 제1 전극 패드 및 제2 전극 패드;
상기 제1 도전형 반도체층 상에 배치되는 상부 전극 및 상기 제1 도전형 반도체층, 상기 활성층, 상기 제2 도전형 반도체층, 및 상기 제1 절연층을 관통하여 상기 상부 전극과 상기 제1 전극 패드를 서로 연결하는 관통 전극을 포함하는 제1 전극;
상기 제2 도전형 반도체층 상에 배치되고 상기 제2 전극 패드와 연결되는 제2 전극;
상기 관통 전극과 상기 발광 구조물 사이에 배치되는 제1 패시베이션층; 및
상기 상부 전극과 상기 제1 도전형 반도체층 사이에 배치되는 제2 패시베이션층을 포함하고,
상기 제1 전극은 상기 제2 패시베이션층을 관통하고 일단이 상기 상부 전극과 연결되고 타단이 상기 제1 도전형 반도체층과 접촉하는 접촉 전극을 포함하고,
상기 접촉 전극은 상기 관통 전극과 이격되어 배치되는 발광 소자.
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first insulating layer disposed under the second conductivity type semiconductor layer;
a first electrode pad and a second electrode pad disposed to be spaced apart from each other under the first insulating layer;
An upper electrode disposed on the first conductivity-type semiconductor layer and the upper electrode and the first electrode passing through the first conductivity-type semiconductor layer, the active layer, the second conductivity-type semiconductor layer, and the first insulating layer a first electrode including a penetration electrode connecting the pads to each other;
a second electrode disposed on the second conductivity type semiconductor layer and connected to the second electrode pad;
a first passivation layer disposed between the through electrode and the light emitting structure; and
A second passivation layer disposed between the upper electrode and the first conductivity-type semiconductor layer;
The first electrode includes a contact electrode passing through the second passivation layer, one end connected to the upper electrode and the other end in contact with the first conductivity type semiconductor layer,
The contact electrode is a light emitting element disposed spaced apart from the through electrode.
제1항에 있어서,
상기 관통 전극과 상기 접촉 전극은 수직 방향으로 오버랩되지 않는 발광 소자.
According to claim 1,
The through-electrode and the contact electrode do not overlap in a vertical direction.
제1항에 있어서,
상기 제2 전극은 상기 제2 도전형 반도체층의 하면으로부터 노출되는 상기 관통 전극을 감싸도록 배치되는 발광 소자.
According to claim 1,
The second electrode is disposed to surround the through electrode exposed from the lower surface of the second conductivity type semiconductor layer.
제1항에 있어서,
상기 접촉 전극은 상기 제1 전극 패드와 수직 방향으로 오버랩되는 발광 소자.
According to claim 1,
The contact electrode overlaps the first electrode pad in a vertical direction.
제1항에 있어서,
상기 발광 구조물의 측면에 배치되는 제2 절연층을 포함하는 발광 소자.
According to claim 1,
Light emitting device comprising a second insulating layer disposed on the side of the light emitting structure.
제1항에 있어서,
상기 제2 전극 패드는 상기 제2 도전형 반도체층에서 상기 제1 도전형 반도체층으로 향하는 방향으로 볼록하게 절곡된 구조를 갖는 발광 소자.
According to claim 1,
The second electrode pad has a structure that is convexly bent in a direction from the second conductivity-type semiconductor layer toward the first conductivity-type semiconductor layer.
제1항에 있어서,
상기 관통 전극의 직경은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층을 향하는 방향으로 진행할수록 점차 감소하는 발광 소자.
According to claim 1,
The light emitting element of claim 1 , wherein a diameter of the through electrode gradually decreases as it progresses in a direction from the first conductivity type semiconductor layer to the second conductivity type semiconductor layer.
제1항에 있어서,
상기 접촉 전극은 상기 관통 전극 주위를 감싸는 링 형상인 발광 소자.
According to claim 1,
The contact electrode has a ring shape surrounding the through electrode.
제1항에 있어서, 상기 접촉 전극은,
상기 관통 전극 주위에 서로 이격하여 배치되는 복수의 접촉 전극들을 포함하는 발광 소자.
The method of claim 1, wherein the contact electrode,
A light emitting device including a plurality of contact electrodes disposed spaced apart from each other around the through electrode.
제1항에 있어서,
상기 관통 전극은 상기 제1 전극 패드와 수직 방향으로 서로 오버랩되는 발광 소자.
According to claim 1,
The through-electrode overlaps with the first electrode pad in a vertical direction.
제1 배선 전극 및 제2 배선 전극을 포함하는 기판; 및
상기 기판 상에 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며,
상기 복수의 발광 소자들은 적색광을 발생하는 제1 발광 소자, 녹색광을 발생하는 제2 발광 소자, 및 청색광을 발생하는 제2 발광 소자를 포함하며,
상기 복수의 발광 소자들 각각은 청구항 제1항 내지 제10항 중 어느 한 항에 기재된 발광 소자이고,
상기 복수의 발광 소자들 각각의 제1 전극 패드는 상기 제1 배선 전극에 본딩되고, 상기 복수의 발광 소자들 각각의 제2 전극 패드는 상기 제2 배선 전극에 본딩되는 디스플레이 장치.
a substrate including a first wiring electrode and a second wiring electrode; and
It includes a plurality of light emitting elements arranged in a matrix form on the substrate,
The plurality of light emitting elements include a first light emitting element generating red light, a second light emitting element generating green light, and a second light emitting element generating blue light,
Each of the plurality of light emitting elements is a light emitting element according to any one of claims 1 to 10,
A first electrode pad of each of the plurality of light emitting elements is bonded to the first wire electrode, and a second electrode pad of each of the plurality of light emitting elements is bonded to the second wire electrode.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020160064930A 2016-05-26 2016-05-26 Light emitting device KR102504334B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160064930A KR102504334B1 (en) 2016-05-26 2016-05-26 Light emitting device
KR1020230022381A KR20230031858A (en) 2016-05-26 2023-02-20 Light emitting device, illumination apparatus, and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160064930A KR102504334B1 (en) 2016-05-26 2016-05-26 Light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230022381A Division KR20230031858A (en) 2016-05-26 2023-02-20 Light emitting device, illumination apparatus, and display device including the same

Publications (2)

Publication Number Publication Date
KR20170133746A KR20170133746A (en) 2017-12-06
KR102504334B1 true KR102504334B1 (en) 2023-02-28

Family

ID=60922510

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160064930A KR102504334B1 (en) 2016-05-26 2016-05-26 Light emitting device
KR1020230022381A KR20230031858A (en) 2016-05-26 2023-02-20 Light emitting device, illumination apparatus, and display device including the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230022381A KR20230031858A (en) 2016-05-26 2023-02-20 Light emitting device, illumination apparatus, and display device including the same

Country Status (1)

Country Link
KR (2) KR102504334B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102675378B1 (en) * 2024-01-30 2024-06-14 (주)더서울테크 LED Module With Improved Contrast For LED Sign Board And LED Sign Board Thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157496A (en) * 2012-01-31 2013-08-15 Sony Corp Light-emitting element, method of manufacturing the same, and light-emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029570A (en) * 2014-09-05 2016-03-15 서울바이오시스 주식회사 Light emitting diode and method of fabricating the same
KR101649657B1 (en) * 2014-10-07 2016-08-30 엘지전자 주식회사 Semiconductor devices and methods of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157496A (en) * 2012-01-31 2013-08-15 Sony Corp Light-emitting element, method of manufacturing the same, and light-emitting device

Also Published As

Publication number Publication date
KR20170133746A (en) 2017-12-06
KR20230031858A (en) 2023-03-07

Similar Documents

Publication Publication Date Title
US20210083155A1 (en) Wafer-level light emitting diode package and method of fabricating the same
EP3036969B1 (en) Display device using semiconductor light emitting device
EP3036970B1 (en) Display device using semiconductor light emitting device
KR102566498B1 (en) Light emitting device
KR102075655B1 (en) Light emitting device and light emitting device package
KR101978968B1 (en) Semiconductor light emitting device and light emitting apparatus
KR101150861B1 (en) Light emitting diode having multi-cell structure and its manufacturing method
KR102588170B1 (en) Semiconductor light emitting device having a reflector layer of multilayer structure
CN103094300A (en) Light emitting device
KR20150139194A (en) Light emitting diode and method of fabricating the same
US8637893B2 (en) Light emitting device package, method of manufacturing the same, and lighting system
JP2013046050A (en) Light-emitting element and light-emitting element package
KR102566499B1 (en) Light emitting device
KR102477250B1 (en) Light emitting device
KR20230031858A (en) Light emitting device, illumination apparatus, and display device including the same
TWI591849B (en) Semiconductor light emitting structure and semiconductor package structure thereof
US11688840B2 (en) Light emitting device and led display apparatus having the same
JP2012080104A (en) Semiconductor light-emitting element and manufacturing method therefor
US20230135799A1 (en) Light-emitting device
US10276632B2 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
CN114068775B (en) Flip LED chip, LED packaging module and display device
KR20210057299A (en) Semiconductor light emitting and Package for semiconductor light emitting
KR20120016831A (en) Semiconductor light emitting diode and method of manufacturing thereof
CN117673111A (en) Display device
KR20220112157A (en) Light emitting device and display apparatus including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant