KR102464070B1 - 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치 - Google Patents

정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치 Download PDF

Info

Publication number
KR102464070B1
KR102464070B1 KR1020160125526A KR20160125526A KR102464070B1 KR 102464070 B1 KR102464070 B1 KR 102464070B1 KR 1020160125526 A KR1020160125526 A KR 1020160125526A KR 20160125526 A KR20160125526 A KR 20160125526A KR 102464070 B1 KR102464070 B1 KR 102464070B1
Authority
KR
South Korea
Prior art keywords
pair
electrodes
dielectric substrate
varistor
protection device
Prior art date
Application number
KR1020160125526A
Other languages
English (en)
Other versions
KR20180035441A (ko
Inventor
박규환
유준서
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020160125526A priority Critical patent/KR102464070B1/ko
Priority to PCT/KR2017/010704 priority patent/WO2018062839A1/ko
Publication of KR20180035441A publication Critical patent/KR20180035441A/ko
Application granted granted Critical
Publication of KR102464070B1 publication Critical patent/KR102464070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/06—Electrostatic or electromagnetic shielding arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • H01C1/03—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath with powdered insulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/16—Resistor networks not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
    • H01C17/06546—Oxides of zinc or cadmium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06553—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of a combination of metals and oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치가 제공된다. 본 발명의 일 실시예에 따른 정전기보호소자는 한 쌍의 하면전극, 한 쌍의 상면전극, 복수의 커패시터전극, 및 전극들의 쌍 각각을 연결하는 한 쌍의 연결부를 포함하는 유전체기판; 유전체기판과 병렬 연결되도록 유전체기판의 상면전극에 적층 결합되며 단일부품으로 이루어진 바리스터; 및 유전체기판의 상면 및 바리스터를 몰딩하는 몰딩부를 포함한다. 이에 의하면, 정전기에 대한 내성을 강화하고 커패시턴스 용량을 동시에 향상시키므로, 제품의 신뢰성을 향상시킬 수 있고, 제조공정을 단순화하고 다양한 용량에 따른 라인업이 용이하여 제조효율을 향상시키고 제조단가를 감소시킬 수 있으며, 바리스터 부품의 온도특성을 보완하여 전체 패키지의 온도특성을 안정화시킬 수 있으므로 제품의 신뢰성을 향상시킬 수 있다.

Description

정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치{ESD protection device and method thereof and mobile electronic device with the same}
본 발명은 스마트폰 등과 같은 전자장치용 정전기보호소자에 관한 것으로, 더욱 상세하게는 정전기(ESD)에 대한 내성, 온도특성, 및 커패시턴스 용량을 동시에 향상시킬 수 있는 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치에 관한 것이다.
최근의 휴대용 전자장치는 심미성과 견고함을 향상시키기 위해 메탈 재질의 하우징의 채택이 증가하고 있는 추세이다.
그러나, 이러한 메탈 재질의 하우징은 재질의 특성상 전기전도도가 우수하기 때문에, 특정 소자를 통하여 또는 부위에 따라 외장 하우징과 내장 회로부 사이에 전기적 경로가 형성될 수 있다. 특히, 메탈 하우징과 회로부가 루프를 형성함에 따라, 외부의 노출면적이 큰 메탈 하우징과 같은 전도체를 통하여 순간적으로 높은 전압을 갖는 정전기가 유입되는 경우, IC 등의 회로부를 파손시킬 수 있기 때문에 이 대한 대책이 요구되고 있다.
더욱이, 이러한 정전기가 그 특성상 평면보다는 뾰족한 형상의 첨단부로 더 잘 유입되기 때문에, 이러한 부분에 대해서는 정전기의 내성을 더 강화시킬 필요성이 있다.
한편, 이러한 휴대용 전자장치는 통신 기능을 필수적으로 수반하기 때문에 통신신호를 감쇄 없이 안정적으로 처리하기 위해서는 고용량의 커패시턴스가 요구되며, 특히, 회로기판 상에서 배치되는 위치에 따라 다양한 커패시턴스가 요구되고 있다.
이러한 실정에서, 정전기보호소자로서 바리스터를 이용하는 경우, 정전기에 대한 내성을 강화할 수 있으나, 고용량의 커패시턴스를 달성하기 용이하지 않으며, 더욱이, 바리스터 재료의 특성상 온도변화율이 높기 때문에 다른 재료 또는 부품과 조합하여 사용하는 경우 전체 온도특성의 열화를 초래한다.
따라서, 휴대용 전자장치에서 정전기 유입이 용이한 위치별로 정전기 내성을 강화시키는 동시에 다양한 고용량 커패시턴스를 구현하고, 이와 함께 온도 안정화를 위한 대책이 시급한 실정이다.
KR 10-0684334 B1 (2007.02.12 등록)
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 정전기 보호기능과 커패시터 기능을 별도로 구비하여 단일 패키지화함으로써 정전기에 대한 내성, 온도특성, 및 커패시턴스 용량을 동시에 향상시킬 수 있는 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치를 제공하는데 그 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 한 쌍의 하면전극, 한 쌍의 상면전극, 복수의 커패시터전극, 및 상기 전극들의 쌍 각각을 연결하는 한 쌍의 연결부를 포함하는 유전체기판; 상기 유전체기판과 병렬 연결되도록 상기 유전체기판의 상면전극에 적층 결합되며 단일부품으로 이루어진 바리스터; 및 상기 유전체기판의 상면 및 상기 바리스터를 몰딩하는 몰딩부를 포함하는 정전기보호소자를 제공한다.
본 발명의 바림직한 실시예에 의하면, 상기 바리스터는 동일 평면 상에서 일정 간격으로 이격 배치되는 한 쌍의 내부전극을 포함할 수 있다.
또한, 상기 몰딩부는 에폭시로 이루어질 수 있다.
또한, 상기 바리스터는 플립칩 형태로 상기 유전체기판에 적층 결합될 수 있다.
또한, 상기 바리스터는 솔더링에 의해 상기 유전체기판에 적층 결합될 수 있다.
또한, 상기 한 쌍의 상면전극 사이의 간격(a)은 상기 한 쌍의 하면전극 사이의 간격(b)보다 작을 수 있다.
또한, 상기 한 쌍의 상면전극 및 상기 바리스터의 하면에 의해 형성되는 공간은 방전물질이 충진될 수 있다.
또한, 상기 방전물질은 금속입자를 포함하는 비전도성 물질 또는 반도체 물질로 이루어질 수 있다.
또한, 상기 한 쌍의 연결부는 상기 유전체기판에 관통 형성되는 도전성비아일 수 있다.
또한, 상기 한 쌍의 연결부는 상기 유전체기판의 양측면에 형성될 수 있다.
또한, 상기 상면전극과 전기적으로 연결되지 않은 이웃하는 커패시터전극 사이의 간격(d2)은 상기 커패시터전극 사이의 간격(d3)보다 클 수 있다.
또한, 상기 커패시터전극과 전기적으로 연결되지 않은 연결부 사이의 간격(d4)은 상기 커패시터전극 사이의 간격(d3)보다 클 수 있다.
또한, 상기 유전체기판은 COG 타입일 수 있다.
또한, 상기 유전체기판은 세라믹재료로 이루어질 수 있다.
또한, 상기 세라믹재료는 금속계 산화 화합물이며, 상기 금속계 산화 화합물은 Er2O3, Dy2O3, Ho2O3, V2O5, CoO, MoO3, SnO2, BaTiO3, 및 Nd2O3 중 선택된 1종 이상을 포함할 수 있다.
또한, 상기 바리스터는 ZnO, SrTiO3, BaTiO3, SiC 중 하나 이상을 포함하는 반도성 재료, 또는 Pr 및 Bi 계 재료 중 어느 하나로 이루어질 수 있다.
한편, 본 발명은 도전성 케이스에서 외측으로 돌출 형성되는 첨단부를 포함하는 전도체; 회로부; 및 상기 전도체와 회로부를 전기적으로 연결하는 정전기보호소자를 포함하는 휴대용 전자장치를 제공한다. 여기서, 상기 정전기보호소자는 상술한 바와 같은 구조 및 특성을 갖는 다양한 실시예의 정전기보호소자가 바람직하게 이용될 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 전도체는 사이드 키를 포함할 수 있다.
또한, 상기 첨단부는 외부 기기와 연결을 위한 커넥터의 삽입구의 일단을 포함할 수 있다.
한편, 본 발명은 대면적 유전체기판에 단위 구역별로 복수의 커패시터전극, 한 쌍의 상면전극, 한 쌍의 하면전극, 및 상기 전극들의 쌍 각각을 한 쌍의 연결부를 형성하는 단계; 상기 상면전극에 단일부품으로 이루어진 바리스터를 플립칩 형태로 솔더링하여 적층 결합하는 단계; 상기 유전체기판의 상면 및 상기 바리스터를 에폭시필름으로 몰딩하는 단계; 및 상기 단위 구역별로 절단하는 단계를 포함하는 정전기보호소자의 제조 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 정전기보호소자의 제조 방법은 상기 형성하는 단계 이후에, 상기 한 쌍의 상면전극 사이의 공간에 방전물질을 충진하는 단계를 더 포함할 수 있다.
또한, 상기 정전기보호소자의 제조 방법은 상기 결합하는 단계 이후에, 상기 한 쌍의 상면전극 및 상기 바리스터의 하면에 의해 형성되는 공간을 방전물질로 충진하는 단계를 더 포함할 수 있다.
또한, 상기 몰딩하는 단계는 에폭시필름을 상기 유전체기판 및 상기 바리스터의 상측에 배치하여 경화할 수 있다.
또한, 상기 형성하는 단계는 상기 한 쌍의 상면전극 사이의 간격(a)이 상기 한 쌍의 하면전극 사이의 간격(b)보다 작게 되도록 상기 상면전극 및 상기 하면전극을 형성할 수 있다.
본 발명에 의하면, 정전기 보호기능과 커패시터 기능을 별도로 구비하고 단일 패키지화함으로써, 정전기에 대한 내성을 강화하고 커패시턴스 용량을 동시에 향상시키므로, 제품의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 정전기 보호기능과 커패시터 기능을 별도로 바리스터 단일부품과 유전체기판 형태로 구비하고 단일 패키지화함으로써, 제조공정을 단순화하고 다양한 용량에 따른 라인업이 용이하여 제조효율을 향상시키고 제조단가를 감소시킬 수 있다.
또한, 본 발명은 COG 타입의 유전체기판을 사용하여 커패시턴스를 구현함으로써, 정전기 보호기능의 온도특성을 보완하여 전체 패키지의 온도특성을 안정화시킬 수 있으므로 제품의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 유전체기판을 이용함으로써, 커패시턴스의 구현시 설계 자유도가 증가하므로, 다양한 용량의 라인업이 가능하여 별도의 공정 변경 없이도 고객사의 요구에 신속히 대응할 수 있다.
또한, 본 발명은 바리스터 단일부품과 유전체기판을 몰딩하여 단일 패키지화함으로써, 바리스터 단일부품 및 유전체기판을 보호하는 동시에 전체 칩 사이즈의 크기를 일정하게 규격화할 수 있고, 제조공정 상에서 픽업성을 향상시킬 수 있으므로, 정전기보호소자의 픽업을 위한 별도의 노력이 필요없어 제조효율을 더욱 향상시킬 수 있다.
또한, 본 발명은 대면적 유전체기판을 이용하고 에폭시필름을 경화시켜 몰딩함으로써, 대량생산이 용이하므로, 폐기되는 원자재를 감소시켜 제조비용을 더욱 감소시키고 환경 개선에 이바지할 수 있다.
또한, 본 발명은 바리스터를 단층으로 구성함으로써, 커패시턴스를 형성하기 위한 공간을 충분히 확보하여 고용량의 커패시턴스를 구현하기 용이하거나, 상대적으로 체적이 큰 유전체기판을 이용하면서도 칩 사이즈를 일정하게 규격화할 수 있다.
또한, 본 발명은 유전체기판의 상면전극 사이의 간격을 하면전극 사이의 간격에 비하여 작게 형성함으로써, 상면전극 사이의 공간을 통한 정전기 방전이 가능하여 정전기의 방전 경로가 부가되어 정전기에 대한 내성을 더욱 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 정전기보호소자를 나타낸 단면도,
도 2는 도 1에서 몰딩부를 제거한 상태의 분해 사시도,
도 3은 본 발명의 일 실시예에 따른 정전기보호소자에서 기판의 상면전극 사이의 간격과 하면전극 사이의 간격의 관계를 나타내는 단면도,
도 4는 본 발명의 일 실시예에 따른 정전기보호소자에서 유전체기판의 일례를 나타낸 단면도,
도 5는 본 발명의 일 실시예에 따른 정전기보호소자에서 유전체기판의 다른 예를 나타낸 단면도,
도 6은 본 발명의 일 실시예에 따른 정전기보호소자에서 바리스터를 나타낸 단면도,
도 7은 본 발명의 일 실시예에 따른 정전기보호소자를 나타낸 단면도,
도 8은 본 발명의 일 실시예에 따른 정전기보호소자의 제조 방법을 나타낸 순서도,
도 9 내지 도 12는 본 발명의 일 실시예에 따른 정전기보호소자의 제조 방법에 따른 각 단계를 나타낸 단면도, 그리고,
도 13은 바리스터와 유전체의 온도변화율을 나타낸 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.
본 발명의 일 실시예에 따른 정전기보호소자(100)는 도 1, 도 4 및 도 7에 도시된 바와 같이, 유전체기판(110), 바리스터(120) 및 몰딩부(130)를 포함한다.
유전체기판(110)은 도 4에 도시된 바와 같이, 한 쌍의 하면전극(111a,111b), 한 쌍의 상면전극(112a,112b), 복수의 커패시터전극(113a,113b), 및 한 쌍의 연결부(114a,114b)를 포함한다.
한 쌍의 하면전극(111a,111b)은 정전기보호소자(100)를 회로기판에 실장하기 위한 것으로서, 유전체기판(110)의 하면 양측에 형성될 수 있다.
한 쌍의 상면전극(112a,112b)은 바리스터(120)와 병렬로 연결하기 위한 것으로서, 유전체기판(110)의 상면 양측에 형성될 수 있다. 이때, 도 2에 도시된 바와 같이, 한 쌍의 상면전극(112a,112b) 사이에 공간(101)이 형성될 수 있다. 이러한 공간(101)은 한 쌍의 상면전극(112a,112b)을 통한 정전기(ESD)의 방전 경로를 형성할 수 있다.
즉, 한 쌍의 상면전극(112a,112b) 사이의 공간(101)을 통한 정전기 방전이 가능하여 바리스터(120)와 별도로 정전기의 방전 경로가 부가되어 정전기에 대한 내성을 더욱 향상시킬 수 있다.
이때, 도 3에 도시된 바와 같이, 한 쌍의 상면전극(112a,112b) 사이의 간격(a)은 한 쌍의 하면전극(111a,111b) 사이의 간격(b)보다 작을 수 있다. 이에 의해, 외부에서 유입되는 정전기는 한 쌍의 하면전극(111a,111b)을 통하여 방전되기 전에 한 쌍의 상면전극(112a,112b)만을 통하여 방전될 수 있다.
복수의 커패시터전극(113a,113b)은 유전체기판(110)을 이루는 복수의 시트층(110a) 상에 각각 형성될 수 있다.
이러한 커패시터전극(113a,113b)은 한 쌍의 연결부(114a,114b)를 통하여 한 쌍의 상면전극(112a,112b) 및 한 쌍의 하면전극(111a,111b)에 각각 연결될 수 있다. 즉, 일측의 커패시터전극(113a)은 연결부(114a)를 통하여 상면전극(112a) 및 하면전극(111a)에 각각 연결되고, 타측의 커패시터전극(113b)은 연결부(114b)를 통하여 상면전극(112b) 및 하면전극(111b)에 각각 연결될 수 있다.
이때, 도 7에 도시된 바와 같이, 한 쌍의 상면전극(112a,112b)과 전기적으로 연결되지 않은 이웃하는 커패시터전극(113a,113b) 사이의 간격, 일례로, 상면전극(112b)과 최상위의 커패시터전극(113a) 사이의 간격(d2)은 커패시터전극(113a,113b) 사이의 간격(d3)보다 크게 형성될 수 있다.
또한, 커패시터전극(113a,113b)과 전기적으로 연결되지 않은 연결부(114a,114b) 사이의 간격, 일례로, 최상위 커패시터전극(113a)과 연결부(114b) 사이의 간격(d4)은 커패시터전극(113a,113b) 사이의 간격(d3)보다 크게 형성될 수 있다.
상기 한 쌍의 연결부(114a,114b)는 유전체기판(110)에 관통 형성되는 도전성비아(114a,114b)일 수 있다. 여기서, 한 쌍의 도전성비아(114a,114b)는 유전체기판(110)을 관통하는 관통홀을 형성한 후 도전성물질로 충진되어 형성될 수 있다. 이러한 한 쌍의 도전성비아(114a,114b)에 의해 유전체기판(110)은 바리스터(120)와 병렬로 연결될 수 있다.
여기서, 한 쌍의 도전성비아(114a,114b)는 유전체기판(110)의 내부에 형성되기 때문에, 커패시터전극(113a,113b)의 길이(L1)가 감소하여 그에 따른 용량이 제한되므로 이를 극복하기 위해 유전체기판(110)의 양측면에 한 쌍의 측면전극(114a',114b')이 구비될 수 있다.
일례로, 도 4에 도시된 바와 같이, 커패시터전극(113a,113b)의 각각의 길이(L1)가 한 쌍의 도전성비아(114a,114b) 사이로 제한되므로 커패시터를 이루는 면적이 감소하고, 이에 따라 커패시턴스의 용량이 제한된다.
커패시턴스의 용량을 증가시키기 위해, 도 5에 도시된 바와 같이, 유전체기판(110')은 상기 한 쌍의 연결부가 유전체기판(110')의 양측면에 형성될 수 있다. 즉, 상기 한 쌍의 연결부는 한 쌍의 측면전극(114a',114b')일 수 있다.
여기서, 한 쌍의 측면전극(114a',114b')은 유전체기판(110)의 측면 일부를 드릴 가공 또는 펀칭 가공하여 반구형 홈을 형성하고, 도전성물질을 형성된 홈의 표면에 도포하거나 홈 내부에 충진하여 형성될 수 있다.
이때, 한 쌍의 측면전극(114a',114b')에 각각 연결되는 커패시터전극(113a',113b')의 길이(L2)는 도 4에 비하여 증가하기 때문에, 커패시터를 이루는 면적이 증가하여 커패시턴스를 증가시킬 수 있다.
이러한 유전체기판(110)은 COG 타입의 유전체기판일 수 있다. 여기서, COG 특성은 EIA(Electrical Industries Association)에서 규정하는 바와 같이 -55∼125℃의 사용온도 범위 내에서 0±30ppm/℃의 온도계수를 만족한다. 따라서, 이러한 COG 타입의 유전체기판(110)은 온도변화율이 매우 작기 때문에, 온도변화율이 큰 바리스터(120)에 대한 온도보상 기능을 제공할 수 있다.
즉, 바리스터(120)는 재료의 특성상 온도변화율이 크기 때문에, 빈번한 사용에 따른 온도의 변화가 극심한 휴대용 전자장치에 사용되는 경우, 다른 부품에 영향을 미칠 수 있으므로, COG 타입의 유전체기판(110)에 의해 바리스터(120)의 온도변화에 따른 특성 열화를 보상할 수 있다.
한편, 바리스터 재료와 유전체의 온도변화율을 비교하여 보면(도 13 참조), 전체 온도 범위에서 유전체는 1% 미만의 온도변화율을 갖는 반면, 바리스터 재료는 온도에 따라 변화율이 크게 변화하는 것을 알 수 있다. 특히, 바리스터 재료는 5%이상의 변화율이 발생하는 경우도 있기 때문에, 신호특성상 커패시턴스 값이 5% 이내로 관리되어야 하는 경우에는 오차 범위 내에서 커패시턴스를 구현하기 곤란하므로, 커패시턴스는 유전체를 이용하여 구현하는 것이 바람직하다.
이때, 유전체만으로 ESD 보호기능을 구현하는 경우, 선형적인 ESD 보호기능을 제공하기 어려운 점이 있다.
따라서, 본 발명의 일 실시예에 따른 정전기보호소자(100)는 ESD 기능을 제공하는 동시에 온도특성을 개선하고, 단일 칩에 의한 규격화를 위해 ESD 보호 기능은 바리스터 재료로 구현하고, 커패시턴스는 유전체로 구현한다.
이와 같이, COG 타입의 유전체기판(110)을 사용하여 고용량 커패시턴스를 구현함으로써, 온도변화율이 높은 바리스터(120)의 온도특성을 보완하여 전체 패키지의 온도특성을 안정화시킬 수 있으므로 제품의 신뢰성을 향상시킬 수 있다.
아울러, 유전체기판(110)에 의해 고용량 커패시턴스를 구현함으로써, 온도변화율이 큰 바리스터(120)와 독립적으로 커패시턴스를 구현할 수 있어 커패시턴스에 대한 설계 자유도가 증가하므로, 별도의 공정 변경 없이도 다양한 용량의 라인업이 가능하여 고객사의 요구에 신속히 대응할 수 있다.
이러한 유전체기판(110)은 복수의 시트층(110a)이 적층된 것일 수 있다(도 4 및 도 5 참조). 여기서, 복수의 시트층 각각은 유전율을 갖는 절연체로 이루어질 수 있으며, 세라믹 재료로 이루어질 수 있다. 일례로, 상기 세라믹 재료는 Er2O3, Dy2O3, Ho2O3, V2O5, CoO, MoO3, SnO2, BaTiO3, 및 Nd2O3 중 선택된 1종 이상을 포함하는 금속계 산화 화합물로 이루어질 수 있다.
바리스터(120)는 유전체기판(110)과 병렬 연결되도록 유전체기판(110)의 한 쌍의 상면전극(112a,112b)에 적층 결합된다. 이러한 바리스터(120)는 단일부품으로 이루어지며, 정전기 보호기능을 가지며, 외부로부터 유입된 정전기를 통과시킨다.
일례로, 바리스터(120)는 도 6에 도시된 바와 같이, 한 쌍의 외부전극(121a,121b) 및 한 쌍의 내부전극(122a,122b)을 포함한다.
한 쌍의 외부전극(121a,121b)은 바리스터(120)의 양측면에 구비되며, 솔더링을 통하여 유전체기판(110)의 한 쌍의 상면전극(112a,112b)에 결합될 수 있다.
한 쌍의 내부전극(122a,122b)은 한 쌍의 외부전극(121a,121b)의 각각에 연결되며, 동일 평면 상에서 일정 간격으로 이격 배치될 수 있다.
여기서, 정전기보호소자(100)는 별도의 유전체기판(110)으로 커패시터 기능을 구비하므로, 바리스터(120)에 의해 커패시턴스를 구현할 필요가 없으며, 더욱이, 바리스터(120)가 온도변화율이 높기 때문에, 그 내부에 커패시턴스를 형성하면 온도에 따라 커패시턴스가 변경되므로, 오히려 전체 패키지의 커패시턴스에 악영향을 미치므로, 가급적 커패시턴스를 형성하는 적층 구조를 배제하여 동일 평면 상에 전극을 배치하는 것이 바람직하다.
이에 의해, 바리스터(120)의 두께를 박형화할 수 있다. 따라서, 유전체기판(110)에 적층된 상태에서도 정전기보호소자(100)의 전체 두께의 증가를 방지하여 일정한 칩 사이즈로 규격화하는 것이 용이할 수 있다.
즉, 바리스터(120)의 박형화에 따라 일정한 규격의 칩 사이즈 내에서 커패시턴스를 형성하기 위한 공간이 상대적으로 증가하기 때문에 충분한 공간을 확보하여 고용량의 커패시턴스를 구현하기 용이하고, 또한, 상대적으로 체적이 큰 유전체기판(110)을 이용하여 고용량 커패시터를 구현하면서도, 전체 칩 사이즈를 일정하게 규격화할 수 있다.
이러한 바리스터(120)는 몸체(120a)가 바리스터 물질로 이루어지며, 일례로, ZnO, SrTiO3, BaTiO3, SiC 중 하나 이상을 포함하는 반도성 재료, 또는 Pr 및 Bi 계 재료 중 어느 하나로 이루어질 수 있다. 여기서, 바리스터(120)는 한 쌍의 내부전극(122a,122b) 사이의 간격(d1) 및 바리스터 물질의 입경이 항복전압(Vbr)을 만족할 수 있도록 형성될 수 있다.
아울러, 바리스터(120)는 유전체기판(110)의 한 쌍의 상면전극(112a,112b)에 플립칩 형태로 적층 결합될 수 있다. 이때, 바리스터(120)는 솔더링에 의해 유전체기판(110)에 적층 결합될 수 있다.
한편, 한 쌍의 상면전극(112a,112b) 사이의 공간(101)에 의한 방전 기능을 향상시키기 위해, 한 쌍의 상면전극(112a,112b) 및 바리스터(120)의 하면에 의해 형성되는 공간(101)은 그 일부 또는 전부에 방전물질이 충진될 수 있다.
여기서, 상기 방전물질은 유전율이 낮고 전도도가 없으며, 과전압 인가시 쇼트(short)가 없어야 한다. 이를 위해, 상기 방전물질은 금속입자를 포함하는 비전도성 물질로 이루어질 수 있으며, SiC 또는 실리콘 계열의 성분을 포함하는 반도체 물질로 이루어질 수 있다.
몰딩부(130)는 유전체기판(110) 및 바리스터(120)를 몰딩부재에 의해 몰딩한다. 즉, 몰딩부(130)는 유전체기판(110)의 상면 및 바리스터(120)를 덮도록 몰딩한다. 일례로, 상기 몰딩부재는 에폭시로 이루어질 수 있다. 여기서, 몰딩부(130)는 에폭시필름을 경화시켜 형성될 수 있다.
이러한 몰딩부(130)에 의해 유전체기판(110)과 바리스터(120)를 몰딩하여 단일 패키지화함으로써, 유전체기판(110) 및 바리스터(120)를 보호하는 동시에 다양한 용량 및 특성의 바리스터(120) 단일부품을 이용하는 경우에도 전체 칩 사이즈를 일정하게 규격화할 수 있다. 이에 의해, 제조 공정 상에서 픽업성을 향상시킬 수 있으므로, 정전기보호소자(100)의 픽업을 위한 별도의 노력이 필요없어 제조효율을 더욱 향상시킬 수 있다.
이와 같이, 유전체기판(110)과 단일부품의 바리스터(120)를 단일 패키지화함으로써, 유전체기판(110)과 바리스터(120)가 상이한 재료에 의해 서로 영향을 받지 않고 독립적으로 구비될 수 있으므로 정전기에 대한 내성을 강화하고 커패시턴스의 용량을 동시에 향상시키므로 제품의 신뢰성을 향상시킬 수 있다.
특히, 바리스터(120)와의 영향이 배제되어 유전체기판(110) 내에 적층 형성되는 커패시터전극들(113a,113b)의 간격을 보다 조밀하게 형성할 수 있어 커패시터전극의 적층 수를 증가시켜 고용량의 커패시턴스의 구현이 용이할 수 있다.
이와 같은 정전기보호소자(100)는 휴대용 전자 장치에서, 외장 메탈케이스와 같은 전도체와 회로부 사이를 전기적으로 연결하도록 배치될 수 있다. 이때, 정전기보호소자(100)는 회로부의 접지에 직접 연결되어 유입되는 정전기를 회로부로 전달하지 않고 접지로 바이패스시킬 수 있다.
선택적으로, 정전기보호소자(100)가 회로부의 접지에 직접 연결되지 않은 경우, 즉, 전도체와 회로부를 전기적으로 연결하여 정전기를 통과시키기만 하는 경우, 휴대용 전자장치는 정전기를 접지로 바이패스하기 위한 별도의 보호소자를 구비할 수 있다. 이러한 보호소자는 써프레서 또는 바리스터일 수 있다.
여기서, 상기 휴대용 전자장치는 휴대가 가능하고 운반이 용이한 휴대용 전자기기의 형태일 수 있다. 일례로, 상기 휴대용 전자장치는 스마트폰, 셀룰러폰 등과 같은 휴대단말기일 수 있으며, 스마트 워치, 디지털 카메라, DMB, 전자책, 넷북, 태블릿 PC, 휴대용 컴퓨터 등일 수 있다. 이러한 전자장치들은 외부기기와의 통신을 위한 안테나 구조들을 포함하는 임의의 적절한 전자 컴포넌트들을 구비할 수 있다. 더불어, 와이파이(WiFi) 및 블루투스와 같은 근거리 네트워크 통신을 사용하는 기기일 수 있다.
이때, 상기 전도체는 도전성 케이스에서 외측으로 돌출 형성되는 첨단부를 포함할 수 있다. 일례로, 상기 전도체는 사이드 키를 포함할 수 있다. 아울러, 상기 첨단부는 외부 기기와 연결을 위한 커넥터의 삽입구, 일례로, 이어폰, 충전 케이블, 데이터 케이블 등이 삽입되는 커넥터의 삽입구의 일단을 포함할 수 있다.
즉, 본 발명의 실시예에 따른 정전기보호소자(100)는 정전기의 유입 가능성이 높은 외부로 돌출된 부분이나 뾰족한 형상을 갖는 부분과 회로부를 연결하기는 경우, 정전기(ESD)에 대한 내성, 온도특성, 및 커패시턴스 용량을 동시에 향상시킬 수 있다.
이하, 도 8 내지 도 12를 참조하여 본 발명의 실시예에 따른 정전기보호소자의 제조 방법을 설명한다.
도 8에 도시된 바와 같이, 본 발명의 정전기보호소자의 제조 방법(800)은 유전체기판(110)에 커패시터전극(113a,113b) 및 외부 전극을 형성하는 단계(S810), 유전체기판(110)에 바리스터(120) 부품을 적층하는 단계(S820), 몰딩용 필름에 의해 몰딩하는 단계(S830 및 S840), 및 단위소자로 절단하는 단계(S850)를 포함한다.
보다 상세하게는, 먼저, 도 9에 도시된 바와 같이, 대면적 유전체기판(110a)에 단위 구역별로 한 쌍의 하면전극(111a,111b), 한 쌍의 상면전극(112a,112b), 복수의 커패시터전극(113a,113b), 및 상기 전극들의 쌍 각각을 연결하는 한 쌍의 연결부(114a, 114b)를 형성한다(단계 S810).
여기서, 대면적 유전체기판(110)은 커패시터전극(113a,113b) 각각이 형성된 복수의 시트층을 적층하여 형성할 수 있다.
이때, 한 쌍의 상면전극(112a,112b) 사이의 간격이 한 쌍의 하면전극(111a,111b) 사이의 간격보다 작게 되도록 대면적 유전체기판(110a)의 하면에 한 쌍의 하면전극(111a,111b)을 형성하고, 대면적 유전체기판(110a)의 상면에 한 쌍의 상면전극(112a,112b)을 형성할 수 있다.
여기서, 한 쌍의 연결부(114a,114b)는 도전성비아나 측면전극일 수 있다. 이때, 한 쌍의 도전성비아(114a,114b)는 대면적 유전체기판(110a)에서 단위 구역 내에 관통홀을 형성한 후 관통홀에 도전성물질을 충진하여 형성될 수 있다.
또한, 한 쌍의 측면전극(114a',114b')은 대면적 유전체기판(110a)에서 단위 구역의 경계면, 즉, 절단면(c) 상에 관통홀을 형성한 후에 관통홀에 도전성물질을 충진하거나 관통홀의 내벽에 도전성물질을 도포하여 형성될 수 있다.
다음으로, 도 10에 도시된 바와 같이, 한 쌍의 상면전극(112a,112b)에 바리스터(120)를 플립칩 형태로 솔더링하여 적층 결합한다(단계 S820). 여기서, 바리스터(120)는 단일부품으로서 사전 제작되거나 기존의 제품일 수 있다.
이때, 바리스터(120)의 한 쌍의 외부전극(121a,121b)이 대면적 유전체기판(110a)의 한 쌍의 상면전극(112a,112b)에 각각 결합되도록 적층결합할 수 있다. 이에 의해, 대면적 유전체기판(110a)의 단위 구역별로 바리스터(120)가 유전체기판(110)과 병렬로 연결될 수 있다.
다음으로, 도 11에 도시된 바와 같이, 몰딩용 필름(130a)을 대면적 유전체기판(110a)의 상면 및 바리스터(120)의 상측에 배치한다(단계 S830). 이때, 몰딩용 필름(130a)은 대면적 유전체기판(110a)의 크기에 동일한 크기의 대면적 필름일 수 있다. 여기서, 몰딩용 필름(130a)은 에폭시필름일 수 있다.
이와 같이 배치된 상태에서 에폭시필름(130a)을 대면적 유전체기판(110a)의 상면 및 바리스터(120)를 덮도록 열융착하여 경화시킬 수 있다(단계 S840). 이때, 에폭시필름(130a)이 용해되어 도 12에 도시된 바와 같이, 대면적 유전체기판(110a)의 상면 및 바리스터(120)를 에폭시로 몰딩할 수 있다.
이에 의해, 대량생산이 용이하므로, 폐기되는 원자재를 감소시켜 제조비용을 더욱 감소시키고 환경 개선에 이바지할 수 있다.
이와 같이 몰딩이 완료된 후, 경계선(c)을 따라 단위 구역별로 절단한다. 이에 의해 단위 구역별로 정전기보호소자(100)가 제조될 수 있다. 이때, 대면적 유전체기판(110a)의 경계선(c)에서 관통홀에 의해 전극이 형성된 경우, 경계선(c)의 절단면을 따라 한 쌍의 측면전극(114a',114b')이 외부로 노출될 수 있다.
한편, 한 쌍의 상면전극(112a,112b) 사이의 공간(101)에 대한 방전 특성을 향상시키기 위해 공간(101)에 방전물질을 형성할 수 있다.
일례로, 도 9에서와 같이, 한 쌍의 상면전극(112a,112b)을 형성한 후, 한 쌍의 상면전극(112a,112b) 사이의 공간(101)에 방전물질을 충진할 수 있다.
대안적으로, 도 10에서와 같이, 바리스터(120)를 대면적 유전체기판(110a)에 적층 결합한 후, 한 쌍의 상면전극(112a,112b) 및 바리스터(120)의 하면에 의해 형성되는 공간(101) 방전물질로 충진할 수 있다.
여기서, 상기 방전물질은 유전율이 낮고 전도도가 없으며, 과전압 인가시 쇼트(short)가 없어야 한다. 이를 위해, 상기 방전물질은 금속입자를 포함하는 비전도성 물질로 이루어질 수 있으며, SiC 또는 실리콘 계열의 성분을 포함하는 반도체 물질로 이루어질 수 있다.
이와 같이, 유전체기판(110)과 단일부품의 바리스터(120)를 별도로 구비하여 단일 패키지화함으로써, 실질적으로 기판 형성 공정과 패키지 공정만을 이용하여 제조공정을 단순화할 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
100 : 정전기보호소자 101 : 공간
110,110' : 유전체기판 110a : 대면적 유전체기판
111a,111b : 하면전극 112a,112b : 상면전극
113a,113b,113a',113b' : 커패시터전극
114a,114b : 도전성비아 114a',114b' : 측면전극
120 : 바리스터 121a,121b : 외부전극
122a,122b : 내부전극 130 : 몰딩부
130a ; 에폭시필름

Claims (24)

  1. 한 쌍의 하면전극, 한 쌍의 상면전극, 복수의 커패시터전극, 및 상기 하면전극의 쌍과 상기 상면전극의 쌍을 각각 연결하는 한 쌍의 연결부를 포함하는 유전체기판;
    상기 유전체기판과 병렬 연결되도록 상기 유전체기판의 상면전극에 적층 결합되며 단일부품으로 이루어진 바리스터; 및
    상기 유전체기판의 상면 및 상기 바리스터를 몰딩하는 몰딩부;를 포함하며,
    상기 한 쌍의 상면전극 및 상기 바리스터의 하면에 의해 형성되는 공간은 방전물질이 충진되는 정전기보호소자.
  2. 제1항에 있어서,
    상기 바리스터는 동일 평면 상에서 일정 간격으로 이격 배치되는 한 쌍의 내부전극을 포함하는 정전기보호소자.
  3. 제1항에 있어서,
    상기 바리스터는 플립칩 형태로 상기 유전체기판에 적층 결합되는 정전기보호소자.
  4. 제3항에 있어서,
    상기 바리스터는 솔더링에 의해 상기 유전체기판에 적층 결합되는 정전기보호소자.
  5. 제1항에 있어서,
    상기 한 쌍의 상면전극 사이의 간격(a)은 상기 한 쌍의 하면전극 사이의 간격(b)보다 작은 정전기보호소자.
  6. 삭제
  7. 제1항에 있어서,
    상기 방전물질은 금속입자를 포함하는 비전도성 물질 또는 반도체 물질로 이루어지는 정전기보호소자.
  8. 제1항에 있어서,
    상기 한 쌍의 연결부는 상기 유전체기판에 관통 형성되는 도전성비아인 정전기보호소자.
  9. 제1항에 있어서,
    상기 한 쌍의 연결부는 상기 유전체기판의 양측면에 형성되는 정전기보호소자.
  10. 제1항에 있어서,
    상기 상면전극과 전기적으로 연결되지 않은 이웃하는 커패시터전극 사이의 간격(d2)은 상기 커패시터전극 사이의 간격(d3)보다 큰 정전기보호소자.
  11. 제1항에 있어서,
    상기 커패시터전극과 전기적으로 연결되지 않은 연결부 사이의 간격(d4)은 상기 커패시터전극 사이의 간격(d3)보다 큰 정전기보호소자.
  12. 제1항에 있어서,
    상기 유전체기판은 COG 타입인 정전기보호소자.
  13. 제1항에 있어서,
    상기 유전체기판은 세라믹재료로 이루어지는 정전기보호소자.
  14. 도전성 케이스에서 외측으로 돌출 형성되는 첨단부를 포함하는 전도체;
    회로부; 및
    상기 전도체와 회로부를 전기적으로 연결하는 청구항 1 내지 청구항 5 및 청구항 7 내지 청구항 13 중 어느 한 항에 기재된 정전기보호소자를 포함하는 휴대용 전자장치.
  15. 복수의 커패시터전극, 한 쌍의 상면전극, 한 쌍의 하면전극, 및 상기 하면전극의 쌍과 상기 상면전극의 쌍을 각각 연결하는 한 쌍의 연결부를, 대면적 유전체기판에 단위 구역별로 형성하는 단계;
    상기 상면전극에 단일부품으로 이루어진 바리스터를 플립칩 형태로 솔더링하여 적층 결합하는 단계;
    상기 유전체기판의 상면 및 상기 바리스터를 에폭시필름으로 몰딩하는 단계; 및
    상기 단위 구역별로 절단하는 단계;를 포함하며,
    상기 한 쌍의 상면전극 및 상기 바리스터의 하면에 의해 형성되는 공간은 방전물질이 충진되는 정전기보호소자의 제조 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020160125526A 2016-09-29 2016-09-29 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치 KR102464070B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160125526A KR102464070B1 (ko) 2016-09-29 2016-09-29 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치
PCT/KR2017/010704 WO2018062839A1 (ko) 2016-09-29 2017-09-27 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160125526A KR102464070B1 (ko) 2016-09-29 2016-09-29 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치

Publications (2)

Publication Number Publication Date
KR20180035441A KR20180035441A (ko) 2018-04-06
KR102464070B1 true KR102464070B1 (ko) 2022-11-07

Family

ID=61973513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160125526A KR102464070B1 (ko) 2016-09-29 2016-09-29 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치

Country Status (1)

Country Link
KR (1) KR102464070B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100931402B1 (ko) * 2008-01-14 2009-12-11 조인셋 주식회사 표면 실장용 세라믹 전자부품 및 그 제조 방법
WO2016096870A1 (de) * 2014-12-16 2016-06-23 Epcos Ag Verzugsarme keramische trägerplatte und verfahren zur herstellung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684334B1 (ko) 2005-10-31 2007-02-20 (주) 래트론 이종소재를 이용한 다련 바리스터-노이즈 필터 복합 소자
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101608226B1 (ko) * 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100931402B1 (ko) * 2008-01-14 2009-12-11 조인셋 주식회사 표면 실장용 세라믹 전자부품 및 그 제조 방법
WO2016096870A1 (de) * 2014-12-16 2016-06-23 Epcos Ag Verzugsarme keramische trägerplatte und verfahren zur herstellung

Also Published As

Publication number Publication date
KR20180035441A (ko) 2018-04-06

Similar Documents

Publication Publication Date Title
KR101558023B1 (ko) 적층 세라믹 커패시터
KR101412784B1 (ko) 적층 세라믹 커패시터
US10170242B2 (en) Composite electronic component, method of manufacturing the same, board for mounting thereof, and packaging unit thereof
KR101412950B1 (ko) 적층 세라믹 커패시터
KR101525645B1 (ko) 적층 세라믹 커패시터
KR101548774B1 (ko) 적층 세라믹 커패시터
US20140347776A1 (en) Package module of battery protection circuit
US9787111B2 (en) Battery protection module package
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US20150294791A1 (en) Ceramic interposer capacitor
KR102127809B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US20160064973A1 (en) Battery protection circuit package
KR20180035440A (ko) 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치
US11177070B2 (en) Electric shock protection device, method for manufacturing same, and portable electronic device having same
KR102464070B1 (ko) 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치
KR102475369B1 (ko) 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치
KR102127810B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR102388189B1 (ko) 커패시터 복합소자 및 이를 구비한 휴대용 전자장치
KR102379253B1 (ko) 커패시터 복합소자, 및 그 제조 방법
KR102202471B1 (ko) 복합 전자 부품 및 그 실장 기판
US11094777B2 (en) Functional contactor
KR101872596B1 (ko) 복합 전자부품
KR102189802B1 (ko) 복합 전자 부품 및 그 실장 기판
KR101525740B1 (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant