KR102455763B1 - Optical Image Sensor Integrated type Display Device - Google Patents
Optical Image Sensor Integrated type Display Device Download PDFInfo
- Publication number
- KR102455763B1 KR102455763B1 KR1020170115474A KR20170115474A KR102455763B1 KR 102455763 B1 KR102455763 B1 KR 102455763B1 KR 1020170115474 A KR1020170115474 A KR 1020170115474A KR 20170115474 A KR20170115474 A KR 20170115474A KR 102455763 B1 KR102455763 B1 KR 102455763B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- layer
- disposed
- display panel
- contact hole
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 47
- 230000000903 blocking effect Effects 0.000 claims abstract description 97
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 397
- 239000010409 thin film Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 23
- 239000011651 chromium Substances 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005538 encapsulation Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 229910003320 CeOx Inorganic materials 0.000 claims description 7
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 7
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000000049 pigment Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 39
- 239000011229 interlayer Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000011368 organic material Substances 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 230000000694 effects Effects 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 229910010272 inorganic material Inorganic materials 0.000 description 12
- 239000011147 inorganic material Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229910004205 SiNX Inorganic materials 0.000 description 8
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000000149 penetrating effect Effects 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910007717 ZnSnO Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000000116 mitigating effect Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 4
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229930192474 thiophene Natural products 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
Abstract
본 발명은 부피가 큰 광학기구 등의 복잡한 구조 없이 객체의 이미지를 정확하게 센싱할 수 있는 표시장치를 제공하기 위한 것으로, 데이터를 표시하는 표시패널; 상기 표시패널의 제 1 면에 배치되는 커버 윈도우; 상기 커버 윈도우에 광을 조사하는 광원; 및 상기 표시패널의 제 1 면과 반대쪽 제 2 면에 배치되고, 상기 광원으로부터 조사되어 상기 커버 윈도우 표면으로부터 반사된 광을 받는 수광소자를 포함하며, 상기 표시패널은, 상기 광원과 상기 수광소자 사이에 배치되고, 상기 광원에서 출사되고 상기 커버 윈도우에서 반사된 광을 통과시켜 상기 수광소자로 유도하는 핀홀을 구비하는 차광층을 포함한다.The present invention is to provide a display device capable of accurately sensing an image of an object without a complex structure such as a bulky optical device, comprising: a display panel for displaying data; a cover window disposed on a first surface of the display panel; a light source irradiating light to the cover window; and a light receiving element disposed on a second surface opposite to the first surface of the display panel and receiving light irradiated from the light source and reflected from a surface of the cover window, wherein the display panel is disposed between the light source and the light receiving element and a light blocking layer having a pinhole which is disposed in the light source and passes the light emitted from the light source and reflected from the cover window to the light receiving element.
Description
본 발명은 표시장치에 관한 것으로, 특히 객체(object)의 이미지를 센싱할 수 있는 광학 이미지 센서 일체형 표시장치에 관한 것이다.The present invention relates to a display device, and more particularly, to an optical image sensor integrated display device capable of sensing an image of an object.
정보통신 기술의 발달에 따라 노트북 컴퓨터, 태블릿 피시(Tablet PC), 스마트폰(Smart Phone), 개인 휴대용 정보 단말기(PeREonal Digital Assistant), 현금 자동 입출금기(Automated Teller Machine), 검색 안내 시스템 등과 같은 다양한 용도의 정보통신 기반 시스템(Information and Communication Based System)이 개발되어 왔다. 이들 시스템에는 통상적으로 개인 사생활과 관련된 개인정보는 물론 영업정보나 영업기밀 등과 같이 비밀을 요하는 많은 데이터가 저장되어 있기 때문에, 이들 데이터를 보호하기 위해서는 보안을 강화해야 할 필요성이 있다.With the development of information and communication technology, various uses such as notebook computers, tablet PCs, smart phones, personal portable information terminals (PeREonal Digital Assistant), automated teller machines, search guidance systems, etc. Information and Communication Based System of the has been developed. Since many data requiring confidentiality such as business information or trade secrets as well as personal information related to personal privacy are usually stored in these systems, there is a need to strengthen security in order to protect these data.
이를 위해 사용자의 생체 정보를 인식할 수 있는 이미지 센서를 이용하여, 보안성을 강화하는 방법이 제안된 바 있다. 예를 들어, 사용자의 손가락의 지문을 이용하여 시스템의 등록이나 인증을 수행함으로써 보안성을 강화할 수 있는 이미지 센서가 알려져 있다. 이러한 이미지 센서의 일종으로 광학식 지문 센서(Optical Fingerprint Sensor)가 널리 알려져 있다.To this end, a method for enhancing security by using an image sensor capable of recognizing the user's biometric information has been proposed. For example, an image sensor capable of enhancing security by performing system registration or authentication using a fingerprint of a user's finger is known. An optical fingerprint sensor is widely known as a kind of such an image sensor.
광학식 지문 센서(Optical Fingerprint Sensor)는 LED(Light Emitting Diode) 등의 광원을 이용하여 빛을 조사하고, 지문의 융선(ridge)에 의해 반사된 빛을 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서를 통해 감지하는 원리를 이용한 것이다. 광학식 지문 센서는 LED를 이용해서 스캔을 해야 하기 때문에 스캔을 위한 부가 장비가 필요하다. 이러한 부가장비는 광학식 지문센서의 크기를 증가시키므로 표시 장치와 결합하는 등 다양한 응용에는 한계가 있다.An optical fingerprint sensor uses a light source such as an LED (Light Emitting Diode) to irradiate light and detects the light reflected by the ridge of the fingerprint through a CMOS (Complementary Metal Oxide Semiconductor) image sensor. It uses the principle of Since the optical fingerprint sensor needs to be scanned using LEDs, additional equipment for scanning is required. Since these additional devices increase the size of the optical fingerprint sensor, there is a limit to various applications such as combining with a display device.
종래의 광학식 지문센서로는 2006년 7월 26일자로 등록된 "지문인식 센서를 구비한 영상 표시장치"란 명칭의 대한민국 등록특허 제10-0608171호와, 2016년 4월 21일자로 공개된 "지문 인식 소자를 포함한 표시장치"란 명칭의 대한민국 공개 특허공보 제10-2016-0043216호가 알려져 있다.As a conventional optical fingerprint sensor, Republic of Korea Patent No. 10-0608171 entitled "Image display device with fingerprint recognition sensor" registered on July 26, 2006, and "published on April 21, 2016" Korean Patent Application Laid-Open No. 10-2016-0043216 entitled "Display Device Including Fingerprint Recognition Device" is known.
상기 대한민국 공개 특허공보에 기재된 표시장치는, 표시장치의 표시 영역을 터치 영역 및 지문 인식 영역으로 동시에 사용할 수 있도록 구성하고 있다는 점에서 편리하다. 그러나, 이 표시장치의 광학식 지문센서는 화면 밖의 베젤(bezel) 영역에 배치되므로 필연적으로 베젤 영역이 증가하고, 지문 센서를 배치하기 위해 표시패널의 전체 두께가 두껍게 변경되어야 하는 문제점이 있었다. The display device described in the Republic of Korea Patent Publication is convenient in that the display area of the display device is configured to be used as a touch area and a fingerprint recognition area at the same time. However, since the optical fingerprint sensor of this display device is disposed in a bezel area outside the screen, the bezel area inevitably increases, and the entire thickness of the display panel must be changed to be thick in order to place the fingerprint sensor.
본 발명의 목적은 부피가 큰 광학기구 등의 복잡한 구조 없이 미세한 생체정보를 갖는 객체(object)를 정확하게 인식할 수 있는 광학 이미지 센서 일체형 표시장치를 제공하기 위한 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide an optical image sensor-integrated display device capable of accurately recognizing an object having minute biometric information without a complex structure such as a bulky optical device.
상기 목적을 달성하기 위한 본 발명에 따르는 광학 이미지 센서 일체형 표시장치는 데이터를 표시하는 표시패널; 상기 표시패널의 제 1 면에 배치되는 커버 윈도우; 상기 커버 윈도우에 광을 조사하는 광원; 및 상기 표시패널의 제 1 면과 반대쪽 제 2 면에 배치되고, 상기 광원으로부터 조사되어 상기 커버 윈도우 표면으로부터 반사된 광을 받는 수광소자를 포함하며, 상기 표시패널은, 상기 광원과 상기 수광소자 사이에 배치되고, 상기 광원에서 출사되고 상기 커버 윈도우에서 반사된 광을 통과시켜 상기 수광소자로 유도하는 핀홀을 구비하는 차광층을 포함한다.An optical image sensor integrated display device according to the present invention for achieving the above object includes a display panel for displaying data; a cover window disposed on a first surface of the display panel; a light source irradiating light to the cover window; and a light receiving element disposed on a second surface opposite to the first surface of the display panel and receiving light irradiated from the light source and reflected from a surface of the cover window, wherein the display panel is disposed between the light source and the light receiving element and a light blocking layer having a pinhole which is disposed in the light source and passes the light emitted from the light source and reflected from the cover window to the light receiving element.
상기 구성에서, 상기 핀홀과 상기 수광소자 사이는 광 투과영역으로 형성된다.In the above configuration, a light transmitting region is formed between the pinhole and the light receiving element.
또한, 상기 광원은 상기 표시패널 내의 상기 차광층과 상기 제 1 면 사이에 배치되고, 스스로 빛을 발하는 자기 발광형일 수 있다.In addition, the light source may be of a self-emission type that is disposed between the light blocking layer and the first surface in the display panel and emits light by itself.
이와 달리, 상기 광원은 상기 표시패널의 일측면에서 상기 표시패널의 제 1 면과 대향하는 상기 커버 윈도우의 면에 배치되어, 상기 커버 윈도우 내로 적외선 광을 출사하는 것일 수 있다.Alternatively, the light source may be disposed on a surface of the cover window opposite to the first surface of the display panel from one side of the display panel to emit infrared light into the cover window.
또한, 상기 표시패널은, 기판 상에 배치되는 박막 트랜지스터; 상기 박막 트랜지스터를 커버하며, 상기 박막 트랜지스터의 소스전극과 드레인 전극을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 갖는 평탄화층; 상기 소스전극과 상기 드레인 전극을 커버하며, 상기 드레인 전극을 노출시키는 제 3 콘택홀을 갖는 오버코트층; 상기 오버코트층 상에 배치되며, 상기 제 3 콘택홀을 통해 노출되는 상기 드레인 전극에 접속되는 애노드 전극; 상기 애노드 전극의 일부를 노출시키는 개구부와, 상기 오버코트층의 일부 영역을 노출시키는 상기 핀홀을 갖는 상기 차광층; 상기 개구부를 통해 노출된 애노드 전극 상에 배치되는 발광스택; 상기 발광스택을 커버하도록 상기 뱅크층 상에 배치되는 캐소드 전극; 및 상기 캐소드 전극을 커버하도록 배치되는 인캡슐레이션층을 더 포함할 수 있다.In addition, the display panel may include a thin film transistor disposed on a substrate; a planarization layer covering the thin film transistor and having a first contact hole and a second contact hole exposing a source electrode and a drain electrode of the thin film transistor, respectively; an overcoat layer covering the source electrode and the drain electrode and having a third contact hole exposing the drain electrode; an anode electrode disposed on the overcoat layer and connected to the drain electrode exposed through the third contact hole; the light blocking layer having an opening exposing a portion of the anode electrode and the pinhole exposing a portion of the overcoat layer; a light emitting stack disposed on the anode electrode exposed through the opening; a cathode electrode disposed on the bank layer to cover the light emitting stack; and an encapsulation layer disposed to cover the cathode electrode.
또한, 상기 구성에서 차광층은 카본이나 흑색안료가 첨가된 수지로 이루어질 수 있다. In addition, in the above configuration, the light-shielding layer may be made of carbon or a resin to which a black pigment is added.
또한, 상기 표시패널은, 기판 상에 배치되는 박막 트랜지스터; 상기 박막 트랜지스터를 커버하며, 상기 박막 트랜지스터의 소스전극과 드레인 전극을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 갖는 평탄화층; 상기 소스전극과 상기 드레인 전극을 커버하며, 상기 드레인 전극을 노출시키는 제 3 콘택홀을 갖는 오버코트층; 상기 오버코트층 상에 배치되며, 상기 제 3 콘택홀과 중첩되는 위치에서 상기 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 오버코트층의 일부를 노출시키는 상기 핀홀을 갖는 상기 차광층; 상기 차광층 상에 배치되며, 상기 제 3 콘택홀 및 상기 드레인 콘택홀과 중첩되는 위치에서 상기 드레인 전극을 노출시키는 제 4 콘택홀을 갖는 보호층; 상기 보호층 상에 배치되어 상기 제 3 콘택홀, 상기 드레인 콘택홀 및 상기 제 4 콘택홀을 통해 노출된 드레인 전극에 접속되는 애노드 전극; 상기 보호층 상에 배치되어 상기 애노드 전극의 일부를 노출시키는 개구부를 갖는 뱅크층; 상기 개구부를 통해 노출된 애노드 전극 상에 배치되는 발광스택; 상기 발광스택을 커버하도록 상기 뱅크층 상에 배치되는 캐소드 전극; 및 상기 캐소드 전극을 커버하도록 배치되는 인캡슐레이션층을 더 포함할 수 있다.In addition, the display panel may include a thin film transistor disposed on a substrate; a planarization layer covering the thin film transistor and having a first contact hole and a second contact hole exposing a source electrode and a drain electrode of the thin film transistor, respectively; an overcoat layer covering the source electrode and the drain electrode and having a third contact hole exposing the drain electrode; the light blocking layer disposed on the overcoat layer and having a drain contact hole exposing the drain electrode at a position overlapping the third contact hole and the pinhole exposing a portion of the overcoat layer; a protective layer disposed on the light blocking layer and having a fourth contact hole exposing the drain electrode at a position overlapping the third contact hole and the drain contact hole; an anode electrode disposed on the passivation layer and connected to a drain electrode exposed through the third contact hole, the drain contact hole, and the fourth contact hole; a bank layer disposed on the protective layer and having an opening exposing a portion of the anode electrode; a light emitting stack disposed on the anode electrode exposed through the opening; a cathode electrode disposed on the bank layer to cover the light emitting stack; and an encapsulation layer disposed to cover the cathode electrode.
또한, 차광층의 드레인 콘택홀의 직경은 상기 제 3 콘택홀의 직경보다 크며, 상기 보호층은 상기 애노드 전극과 상기 차광층을 절연시킬 수 있다.In addition, a diameter of the drain contact hole of the light blocking layer may be greater than a diameter of the third contact hole, and the protective layer may insulate the anode electrode from the light blocking layer.
상기 구성에서 차광층은 크롬(Cr)이나 크롬 산화물(CeOx)을 포함하는 광 차단물질 또는 카본이나 흑색안료가 첨가된 수지로 이루어질 수 있다.In the above configuration, the light blocking layer may be formed of a light blocking material including chromium (Cr) or chromium oxide (CeOx), or a resin to which carbon or black pigment is added.
또한, 상기 차광층은 상기 게이트 전극, 상기 소스전극, 상기 드레인 전극과 중첩되는 위치에서 개구부를 가질 수 있다. In addition, the light blocking layer may have an opening at a position overlapping the gate electrode, the source electrode, and the drain electrode.
또한, 상기 표시패널은, 기판 상에 배치되는 박막 트랜지스터; 상기 박막 트랜지스터를 커버하며, 상기 박막 트랜지스터의 소스전극과 드레인 전극을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 갖는 평탄화층; 상기 소스전극과 상기 드레인 전극을 커버하며, 상기 드레인 전극을 노출시키는 제 3 콘택홀을 갖는 오버코트층; 상기 오버코트층 상에 배치되며, 상기 오버코트층의 일부를 노출시키는 상기 핀홀을 구비하고, 상기 제 3 콘택홀을 통해 노출된 상기 드레인 전극에 접속되는 상기 차광층; 상기 차광층 상에 배치되며, 상기 제 3 콘택홀과 중첩되는 위치에서 상기 차광층을 노출시키는 제 4 콘택홀을 갖는 보호층; 상기 보호층 상에 배치되어 상기 제 4 콘택홀을 통해 노출된 상기 차광층에 접속되는 애노드 전극; 상기 보호층 상에 배치되어 상기 애노드 전극의 일부를 노출시키는 개구부를 갖는 뱅크층; 상기 개구부를 통해 노출된 애노드 전극 상에 배치되는 발광스택; 상기 발광스택을 커버하도록 상기 뱅크층 상에 배치되는 캐소드 전극; 및 상기 캐소드 전극을 커버하도록 배치되는 인캡슐레이션층을 더 포함할 수 있다.In addition, the display panel may include a thin film transistor disposed on a substrate; a planarization layer covering the thin film transistor and having a first contact hole and a second contact hole exposing a source electrode and a drain electrode of the thin film transistor, respectively; an overcoat layer covering the source electrode and the drain electrode and having a third contact hole exposing the drain electrode; the light blocking layer disposed on the overcoat layer, the light blocking layer having the pinhole exposing a portion of the overcoat layer and connected to the drain electrode exposed through the third contact hole; a protective layer disposed on the light blocking layer and having a fourth contact hole exposing the light blocking layer at a position overlapping the third contact hole; an anode electrode disposed on the passivation layer and connected to the light blocking layer exposed through the fourth contact hole; a bank layer disposed on the protective layer and having an opening exposing a portion of the anode electrode; a light emitting stack disposed on the anode electrode exposed through the opening; a cathode electrode disposed on the bank layer to cover the light emitting stack; and an encapsulation layer disposed to cover the cathode electrode.
상기 구성에서 차광층은 크롬(Cr) 또는 크롬 산화물(CeOx)을 포함하는 광 차단물질로 이루어질 수 있다.In the above configuration, the light blocking layer may be made of a light blocking material including chromium (Cr) or chromium oxide (CeOx).
또한, 차광층은 1화소부에서 애노드 전극(AN)에 전기적으로 접속된 제 1 영역과, 제 1 영역으로부터 이격되어 애노드 전극(AN)과 전기적으로 절연된 제 2 영역을 포함하는 광학 이미지 센서 일체형 표시장치.In addition, the light blocking layer includes a first region electrically connected to the anode electrode AN in one pixel portion, and a second region spaced apart from the first region and electrically insulated from the anode electrode AN. display device.
본 발명에 따르는 광학 이미지 센서 일체형 표시장치에 의하면, 표시패널 내부에 핀홀들을 갖는 차광층을 배치하고, 자발광 및/또는 외부 광원을 이용하여 미세한 생체정보를 갖는 객체의 이미지를 센싱할 수 있기 때문에 부피가 큰 광학기구 등의 복잡한 구조 없이 객체의 이미지를 정확하게 인식할 수 효과를 얻을 수 있다.According to the optical image sensor integrated display device according to the present invention, a light blocking layer having pinholes is disposed inside the display panel, and an image of an object having fine biometric information can be sensed using self-luminescence and/or an external light source. It is possible to obtain the effect of accurately recognizing the image of an object without complex structures such as bulky optical instruments.
도 1은 본 발명의 제 1 실시예에 따르는 광학 이미지 센서 일체형 표시장치의 이미지 센싱원리를 개략적으로 도시한 단면도,
도 2는 본 발명의 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치의 이미지 센싱원리를 개략적으로 도시한 단면도,
도 3은 본 발명의 제 1 및 제 2 실시예들에 따르는 광학 이미지 센서 일체형 표시장치의 발광 영역들과 핀홀 영역들을 개략적으로 도시한 평면도,
도 4는 도 3에 도시된 핀홀 영역들을 정의하는 차광층을 도시한 평면도,
도 5는 도 1 및 도 2에 도시된 표시패널의 1화소부의 일부 영역을 구체적으로 도시한 제 1 예의 단면도,
도 6은 도 1 및 도 2에 도시된 표시패널의 1화소부의 일부 영역을 구체적으로 도시한 제 2 예의 단면도,
도 7은 도 1 및 도 2에 도시된 표시패널의 1화소부의 일부 영역을 구체적으로 도시한 제 3 예의 단면도,
도 8은 도 1 및 도 2에 도시된 표시패널의 1화소부를 1화소부의 일부 영역을 구체적으로 도시한 제 4 예의 단면도. 1 is a cross-sectional view schematically illustrating an image sensing principle of an optical image sensor integrated display device according to a first embodiment of the present invention;
2 is a cross-sectional view schematically illustrating an image sensing principle of an optical image sensor integrated display device according to a second embodiment of the present invention;
3 is a plan view schematically illustrating light emitting regions and pinhole regions of an optical image sensor integrated display device according to first and second embodiments of the present invention;
4 is a plan view showing a light blocking layer defining the pinhole regions shown in FIG. 3;
5 is a cross-sectional view of a first example specifically illustrating a partial region of one pixel portion of the display panel shown in FIGS. 1 and 2 ;
6 is a cross-sectional view of a second example specifically illustrating a partial region of one pixel portion of the display panel shown in FIGS. 1 and 2 ;
7 is a cross-sectional view of a third example specifically illustrating a partial region of one pixel portion of the display panel shown in FIGS. 1 and 2 ;
FIG. 8 is a cross-sectional view of a fourth example specifically illustrating a partial region of a one-pixel portion of the display panel shown in FIGS. 1 and 2;
이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예들에 대해 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals refer to substantially identical elements throughout. In the following description, if it is determined that a detailed description of a known technology or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In addition, the component names used in the following description may be selected in consideration of the ease of writing the specification, and may be different from the component names of the actual product.
이하, 도 1을 참조하여, 본 발명의 제 1 실시예에 따르는 광학 이미지 센서 일체형 표시장치에 대해 설명하기로 한다.Hereinafter, an optical image sensor integrated display device according to a first embodiment of the present invention will be described with reference to FIG. 1 .
도 1은 본 발명의 제 1 실시예에 따르는 광학 이미지 센서 일체형 표시장치의 이미지 센싱원리를 개략적으로 도시한 단면도이다. 1 is a cross-sectional view schematically illustrating an image sensing principle of an optical image sensor integrated display device according to a first embodiment of the present invention.
도 1을 참조하면, 본 발명의 제 1 실시예에 따르는 광학 이미지 센서 일체형 표시장치는 표시패널(DP), 표시패널(DP)의 표시면(즉, 데이터가 표시되는 면)측에 배치되어 접착층(AD)에 의해 표시패널(DP)에 부착되는 커버 윈도우(CW), 표시패널(DP)의 표시면 반대측 이면에 배치되는 수광소자(RE)를 포함한다. Referring to FIG. 1 , an optical image sensor integrated display device according to a first embodiment of the present invention is disposed on the display panel DP and the display surface (that is, the data display surface) side of the display panel DP to have an adhesive layer A cover window CW attached to the display panel DP by AD, and a light receiving element RE disposed on a rear surface opposite to the display surface of the display panel DP.
표시패널(DP)은 문자, 도형, 정지화상, 동영상 등의 데이터를 표시하기 위한 표시소자들을 포함한다. 표시패널(DP)로는 플렉서블한 반투명 기판을 이용한 전계발광 표시장치의 표시패널이 이용될 수 있다. 표시패널(DP)의 표시소자는 표시패널(DP)의 컬러를 구현하기 위해 매트릭스 타입으로 배치되는 화소영역들에 각각 배치되는 복수의 발광부(LE)를 포함한다. 표시패널(DP)은 또한 복수의 발광부들(LE) 하측에 배치되어 광이 투과되는 복수의 핀홀들(PH)을 구비하는 차광층(LSL)을 포함한다. The display panel DP includes display elements for displaying data such as characters, figures, still images, and moving pictures. As the display panel DP, a display panel of an electroluminescent display using a flexible translucent substrate may be used. The display element of the display panel DP includes a plurality of light emitting units LE respectively arranged in pixel areas arranged in a matrix type to realize the color of the display panel DP. The display panel DP also includes a light blocking layer LSL disposed under the plurality of light emitting units LE and including a plurality of pinholes PH through which light is transmitted.
복수의 발광부들(LE)로는 유기 전계발광 표시장치에 이용되는 유기 발광 다이오드(Organic Light Emitting Diode)가 바람직하나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 표시패널 내에서 스스로 빛을 낼 수 있는 자기 발광형 발광부라면 어느 것이라도 좋다.As the plurality of light emitting units LE, an organic light emitting diode used in an organic light emitting display device is preferable, but the present invention is not limited thereto. For example, any self-emission type light emitting part capable of emitting light by itself in the display panel may be used.
차광층(LSL)은 표시패널(DP)의 표면 외부로부터의 광과 발광부들(LE)로부터 출사된 광이 표시패널(DP) 이면에 배치된 수광소자(RE)에 도달하는 것을 차단하는 광 차단층이이다. 차광층(LSL)은 복수의 발광부들(LE)이 배치된 영역을 피하여 배치되며, 서로 소정 거리 이격되어 있는 복수의 핀홀들(PH)을 포함한다. 복수의 핀홀들(PH)은 복수의 발광부들(LE)로부터 조사된 광이 커버 윈도우(CW)에 터치 또는 근접한 객체(F)에 의해 반사될 때 그 반사된 광을 투과시켜 수광소자(RE)에 도달하도록 하는 일종의 스루홀(through hole)이다. 차광층(LSL)은 표시패널 이면으로 광광을 차단시키는 물질이라면 어떠한 것이라도 이용될 수 있다. 차광층(LSL)에 대해서는 도 5 내지 도 8의 예에서 보다 구체적으로 설명하기로 한다. The light blocking layer LSL blocks light from outside the surface of the display panel DP and the light emitted from the light emitting units LE from reaching the light receiving element RE disposed on the rear surface of the display panel DP. is the layer The light blocking layer LSL is disposed avoiding the area where the plurality of light emitting units LE are disposed, and includes a plurality of pinholes PH spaced apart from each other by a predetermined distance. The plurality of pinholes PH transmit the reflected light when the light irradiated from the plurality of light emitting units LE is reflected by an object F touching or close to the cover window CW to transmit the light receiving element RE. It is a kind of through hole that allows to reach . As the light blocking layer LSL, any material that blocks light to the back surface of the display panel may be used. The light blocking layer LSL will be described in more detail with reference to the examples of FIGS. 5 to 8 .
커버 윈도우(CW)는 정보입력을 위해 객체(object)(F)가 접촉 또는 근접할 수 있도록 객체(F)와 가장 근접한 곳에 위치한 표시패널(DP) 상의 최상위에 존재하는 물체이다. 이하에서는 커버 윈도우(CW)의 표면에 접촉하는 객체(F)로서 지문정보를 갖는 손가락을 예로 들어 설명하지만, 객체가 이에 한정되는 것은 아니다. 객체(F)는 골(V)과 융선(R)이 포함된 요철을 가진 것이라면 어느 것이라도 가능하다. 예를 들어, 객체(F)는 요철(즉, 골과 융선)을 갖는 손가락의 지문 등 생체정보를 포함하는 인체의 일부분일 수 있다.The cover window CW is an object that exists at the top of the display panel DP positioned closest to the object F so that the object F can be contacted or approached for information input. Hereinafter, a finger having fingerprint information will be exemplified as the object F in contact with the surface of the cover window CW, but the object is not limited thereto. The object (F) can be any as long as it has irregularities including valleys (V) and ridges (R). For example, the object F may be a part of the human body including biometric information, such as a fingerprint of a finger having irregularities (ie, bones and ridges).
수광소자(RE)는 객체(F)에 의해 반사되어 차광층(LSL)의 핀홀들(PH)을 투과한 광을 센싱한 후 이미지 센싱 IC(도시생략)에 광학정보를 송신한다. 이미지 센싱 IC는 수광소자(RE)에 의해 수신된 광학 정보, 즉 손가락(F)의 융선(R)과 골(V)에 기초하여 수광소자(RE)로부터 흘러오는 광 전류의 크기를 이용하여 객체의 이미지를 재구성할 수 있다. The light receiving element RE senses light reflected by the object F and transmitted through the pinholes PH of the light blocking layer LSL, and then transmits optical information to an image sensing IC (not shown). The image sensing IC uses the optical information received by the light receiving element RE, that is, the magnitude of the photocurrent flowing from the light receiving element RE based on the ridges R and V of the finger F, to the object image can be reconstructed.
다음으로, 도 1을 참조하여 본 발명의 제 1 실시예에 따르는 광학 이미지 센서 일체형 표시장치를 이용하여 객체(F)의 이미지를 센싱하는 원리에 대해 설명하기로 한다. 설명의 이해를 돕기 위해 객체(F)는 손가락의 지문을 예로 들어 설명한다.Next, a principle of sensing an image of an object F using the optical image sensor integrated display device according to the first embodiment of the present invention will be described with reference to FIG. 1 . In order to help the understanding of the description, the object F is described by taking the fingerprint of the finger as an example.
표시패널(DP)이 동작하여 발광부들(LE)이 광을 출사하고, 손가락이 표시패널(DP) 상부의 커버 윈도우(CW)에 접촉하면, 발광부(LE)로부터 출사된 광의 일부는 손가락의 융선(R)에 의해 반사된다. 손가락의 융선(R)과 골(V)은 완만한 곡선 형태로 이어지므로 융선(R)과 골(V) 사이에 위치에 따라 반사되는 광량에도 변화가 발생한다. 도 1의 실시예에서는 광의 출사방향과 반사방향이 하나의 라인으로 도시되어 있지만, 실질적으로 발광부(LE)로부터의 광은 커버 윈도우(CW) 표면의 다양한 지점을 지향하여 출사되며, 손가락의 융선(R)에 의해 반사된다. When the display panel DP operates so that the light emitting units LE emit light and a finger contacts the cover window CW on the upper portion of the display panel DP, a portion of the light emitted from the light emitting unit LE is It is reflected by the ridge R. Since the ridges (R) and valleys (V) of the fingers are connected in a gentle curved shape, the amount of reflected light also occurs depending on the location between the ridges (R) and the valleys (V). In the embodiment of FIG. 1 , the light emission direction and the reflection direction are shown as a single line, but actually the light from the light emitting unit LE is emitted toward various points on the surface of the cover window CW, and the ridge of the finger (R) is reflected by
이하, 도 1을 참조하여 광의 진행방향에 대해 보다 구체적으로 설명하기로 한다. 도 1에 도시된 실시예에서, 커버 윈도우(CW)의 굴절률은 손가락(F)의 굴절률과 유사한 굴절률을 갖는다. 발광부(LE)로부터 출사된 광이 커버 윈도우(CW)의 상부 표면에서 전반사 조건을 충족시키면, 손가락의 융선(R)에 도달한 광은 대부분 흡수되고, 골(V)에 도달한 광은 대부분 전반사되어 커버 윈도우(CW)의 내부를 따라 계속 진행하게 된다. 그러나, 발광부(LE)로부터 출사된 광이 커버 윈도우(CW)에서 전반사 조건을 충족시키지 못하면, 손가락(F)의 융선(R)에 도달한 광은 대부분 굴절 반사되고, 골(V)에 도달한 광은 대부분 흡수된다. 따라서, 손가락의 융선(R)과 골(V)에 도달한 광 중 일부는 차광층(LSL)의 핀홀들(PH)을 통해 표시패널(DP) 외부로 출사되어 수광소자(RE)에 집광된다. 결국, 손가락(F)의 골(V)과 융선(R)에 의해 반사되어 수광소자(RE)에 집광되는 광량은 골(V)과 융선(R)의 위치에 따라 달라지게 된다. 따라서, 수광소자(RE)에는 상이한 광량에 따라 다른 값을 갖는 광 전류가 흐르게 되므로, 수광소자(RE)로부터 광학 정보를 수신한 이미지 센싱 IC(도시생략)는 수광소자(RE)로부터 흘러오는 광 전류의 크기에 기초하여 지문의 이미지를 재구성할 수 있게 된다.Hereinafter, the traveling direction of light will be described in more detail with reference to FIG. 1 . In the embodiment shown in FIG. 1 , the refractive index of the cover window CW has a refractive index similar to that of the finger F. As shown in FIG. When the light emitted from the light emitting part LE satisfies the total reflection condition on the upper surface of the cover window CW, most of the light reaching the ridge R of the finger is absorbed, and the light reaching the valley V is mostly The total reflection continues along the inside of the cover window CW. However, if the light emitted from the light emitting unit LE does not satisfy the total reflection condition in the cover window CW, most of the light reaching the ridge R of the finger F is refracted and reflected and reaches the valley V One light is mostly absorbed. Accordingly, some of the light reaching the ridge R and the trough V of the finger is emitted to the outside of the display panel DP through the pinholes PH of the light blocking layer LSL and is focused on the light receiving element RE. . As a result, the amount of light reflected by the valley V and the ridge R of the finger F and focused on the light receiving element RE varies depending on the positions of the valley V and the ridge R. Accordingly, since photocurrents having different values according to different amounts of light flow through the light receiving element RE, the image sensing IC (not shown) that has received optical information from the light receiving element RE receives the light flowing from the light receiving element RE. It is possible to reconstruct the image of the fingerprint based on the magnitude of the current.
본 발명의 제 1 실시예에 따르는 광학 이미지 센서 일체형 표시장치에 의하면, 표시패널(DP)의 내부에 핀홀들(PH)을 갖는 차광층(LSL)을 배치하여 광의 투과율을 극대화할 수 있으므로, 커버 윈도우(CW) 상의 객체(F)의 골(V)과 융선(R)에서 반사된 광이 골(V)과 융선(R) 사이의 위치에 따라 서로 다른 크기를 갖는 것을 이용하여 객체의 이미지를 선명하게 인식할 수 있는 효과를 얻을 수 있다.According to the optical image sensor integrated display device according to the first embodiment of the present invention, the light transmittance can be maximized by disposing the light blocking layer LSL having the pinholes PH inside the display panel DP, so that the cover The image of the object is created using the fact that the light reflected from the valley (V) and the ridge (R) of the object (F) on the window (CW) has different sizes depending on the position between the valley (V) and the ridge (R). A clear recognizable effect can be obtained.
다음으로, 도 2를 참조하여, 본 발명의 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치에 대해 설명하기로 한다.Next, an optical image sensor integrated display device according to a second embodiment of the present invention will be described with reference to FIG. 2 .
도 2는 본 발명의 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치의 이미지 센싱원리를 개략적으로 도시한 단면도이다.2 is a cross-sectional view schematically illustrating an image sensing principle of an optical image sensor integrated display device according to a second embodiment of the present invention.
도 2를 참조하면, 본 발명의 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치는 표시패널(DP), 표시패널(DP)의 표시면(즉, 데이터가 표시되는 면)측에 배치되어 접착층(AD)에 의해 표시패널(DP)에 부착되는 커버 윈도우(CW), 표시패널(DP)의 일측면에서 커버 윈도우(CW)의 하면에 배치되어 광을 출사하는 광원(LS), 표시패널(DP)의 표시면 반대측 이면에 배치되는 수광소자(RE)를 포함한다. Referring to FIG. 2 , the optical image sensor integrated display device according to the second embodiment of the present invention is disposed on the display panel DP and the display surface (ie, data display surface) side of the display panel DP to have an adhesive layer The cover window CW attached to the display panel DP by AD, the light source LS disposed on the lower surface of the cover window CW from one side of the display panel DP and emitting light, the display panel ( and a light receiving element RE disposed on a rear surface opposite to the display surface of the DP.
표시패널(DP)은 문자, 도형, 정지화상, 동영상 등의 데이터를 표시하기 위한 표시소자들을 포함한다. 표시패널(DP)로는 플렉서블한 반투명 기판을 이용한 전계발광 표시장치의 표시패널이 이용될 수 있다. 표시패널(DP)의 표시소자는 표시패널(DP)의 컬러를 구현하기 위해 매트릭스 타입으로 배치되는 화소영역들에 각각 배치되는 복수의 발광부(LE)를 포함한다. 표시패널(DP)은 또한 복수의 발광부들(LE) 하측에 배치되어 광이 투과되는 복수의 핀홀들(PH)을 구비하는 차광층(LSL)을 포함한다. The display panel DP includes display elements for displaying data such as characters, figures, still images, and moving pictures. As the display panel DP, a display panel of an electroluminescent display using a flexible translucent substrate may be used. The display element of the display panel DP includes a plurality of light emitting units LE respectively arranged in pixel areas arranged in a matrix type to realize the color of the display panel DP. The display panel DP also includes a light blocking layer LSL disposed under the plurality of light emitting units LE and including a plurality of pinholes PH through which light is transmitted.
복수의 발광부들(LE)로는 유기 전계발광 표시장치에 이용되는 유기 발광 다이오드(Organic Light Emitting Diode)가 바람직하나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 표시패널 내에서 스스로 빛을 낼 수 있는 자기 발광형 발광부라면 어느 것이라도 좋다.As the plurality of light emitting units LE, an organic light emitting diode used in an organic light emitting display device is preferable, but the present invention is not limited thereto. For example, any self-emission type light emitting part capable of emitting light by itself in the display panel may be used.
차광층(LSL)은 표시패널(DP)의 표면 외부로부터의 광과 발광부들(LE)로부터 출사된 광이 표시패널(DP) 이면에 배치된 수광소자(RE)에 도달하는 것을 차단하는 광 차단층이이다. 차광층(LSL)은 복수의 발광부들(LE)이 배치된 영역을 피하여 배치되며, 서로 소정 거리 이격되어 있는 복수의 핀홀들(PH)을 포함한다. 복수의 핀홀들(PH)은 복수의 발광부들(LE)로부터 조사된 광이 커버 윈도우(CW)에 터치 또는 근접한 객체(F)에 의해 반사될 때 그 반사된 광을 투과시켜 수광소자(RE)에 도달하도록 하는 일종의 스루홀(through hole)이다. 차광층(LSL)은 광을 차단시키는 물질이라면 어떠한 것이라도 이용될 수 있다. 차광층(LSL)에 대해서는 도 5 내지 도 8의 예에서 보다 구체적으로 설명하기로 한다. The light blocking layer LSL blocks light from outside the surface of the display panel DP and the light emitted from the light emitting units LE from reaching the light receiving element RE disposed on the rear surface of the display panel DP. is the layer The light blocking layer LSL is disposed avoiding the area where the plurality of light emitting units LE are disposed, and includes a plurality of pinholes PH spaced apart from each other by a predetermined distance. The plurality of pinholes PH transmit the reflected light when the light irradiated from the plurality of light emitting units LE is reflected by an object F touching or close to the cover window CW to transmit the light receiving element RE. It is a kind of through hole that allows to reach . As the light blocking layer LSL, any material that blocks light may be used. The light blocking layer LSL will be described in more detail with reference to the examples of FIGS. 5 to 8 .
커버 윈도우(CW)는 정보입력을 위해 객체(object)(F)가 접촉 또는 근접할 수 있도록 객체(F)와 가장 근접한 곳에 위치한 표시패널(DP) 상의 최상위에 존재하는 물체이다. 이하에서는 커버 윈도우(CW)의 표면에 접촉하는 객체로서 지문정보를 갖는 손가락을 예로 들어 설명하지만, 객체가 이에 한정되는 것은 아니다. 객체(F)는 골(V)과 융선(R)이 포함된 요철을 가진 것이라면 어느 것이라도 가능하다. 예를 들어, 객체(F)는 요철(즉, 골과 융선)을 갖는 손가락의 지문 등 생체정보를 포함하는 인체의 일부분일 수 있다.The cover window CW is an object that exists at the top of the display panel DP positioned closest to the object F so that the object F can be contacted or approached for information input. Hereinafter, a finger having fingerprint information as an object in contact with the surface of the cover window CW will be described as an example, but the object is not limited thereto. The object (F) can be any as long as it has irregularities including valleys (V) and ridges (R). For example, the object F may be a part of the human body including biometric information, such as a fingerprint of a finger having irregularities (ie, bones and ridges).
광원(LS)은 표시패널(DP)의 측면에서 커버 윈도우(CW)의 이면에 배치되어 표시패널(DP)과 중첩되는 커버 윈도우(CW)의 내부를 향해 광을 조사한다. 광원(LS)으로서는 광원(LS)으로부터 출사된 광이 시인되지 않도록 눈에 보이지 않는 적외선(infrared rays) 광원을 이용하는 것이 바람직하다. The light source LS is disposed on the rear surface of the cover window CW from the side surface of the display panel DP and radiates light toward the inside of the cover window CW overlapping the display panel DP. As the light source LS, it is preferable to use an invisible infrared rays light source so that the light emitted from the light source LS is not visually recognized.
수광소자(RE)는 객체(F)에 의해 반사되어 차광층(LSL)의 핀홀들(PH)을 투과한 광을 센싱한 후 이미지 센싱 IC(도시생략)에 광학정보를 송신한다. 이미지 센싱 IC는 수광소자(RE)에 의해 수신된 광학 정보, 즉 손가락(F)의 융선(R)과 골(V)에 기초하여 수광소자(RE)로부터 흘러오는 광 전류의 크기를 이용하여 객체의 이미지를 재구성할 수 있다.The light receiving element RE senses light reflected by the object F and transmitted through the pinholes PH of the light blocking layer LSL, and then transmits optical information to an image sensing IC (not shown). The image sensing IC uses the optical information received by the light receiving element RE, that is, the magnitude of the photocurrent flowing from the light receiving element RE based on the ridges R and V of the finger F, to the object image can be reconstructed.
다음으로, 도 2를 참조하여 본 발명의 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치를 이용하여 객체(F)의 이미지를 센싱하는 원리에 대해 설명하기로 한다. 설명의 이해를 돕기 위해 객체(F)는 손가락의 지문을 예로 들어 설명한다.Next, a principle of sensing the image of the object F using the optical image sensor integrated display device according to the second embodiment of the present invention will be described with reference to FIG. 2 . In order to help the understanding of the description, the object F is described by taking the fingerprint of the finger as an example.
표시패널(DP)의 동작에 따라 발광부들(LE)의 광과 광원(LS)으로부터 적외선 광이 커버 윈도우(CW) 내로 입사하고, 손가락(F)이 표시패널(DP) 상부의 커버 윈도우(CW)에 접촉하면, 발광부(LE)로부터 출사된 광과 광원(LS)으로부터 출사된 광의 일부는 손가락의 융선(R)에 의해 반사된다. 손가락의 융선(R)과 골(V)은 완만한 곡선 형태로 이어지므로 융선(R)과 골(V) 사이에 위치에 따라 반사되는 광량에도 변화가 발생한다. 도 2의 실시예에서는 광원(LS)으로부터 광의 출사방향과 반사방향이 하나의 라인으로 도시되어 있지만, 실질적으로 광원(LS)으로부터 광뿐만 아니라 발광부(LE)로부터의 광 또한 커버 윈도우(CW) 표면의 다양한 지점을 지향하여 출사되며 손가락의 융선(R)에 의해 반사된다. In accordance with the operation of the display panel DP, the light from the light emitting units LE and the infrared light from the light source LS are incident into the cover window CW, and the finger F moves the cover window CW above the display panel DP. ), part of the light emitted from the light emitting unit LE and the light emitted from the light source LS is reflected by the ridge R of the finger. Since the ridges (R) and valleys (V) of the fingers are connected in a gentle curved shape, the amount of reflected light also occurs depending on the location between the ridges (R) and the valleys (V). In the embodiment of FIG. 2 , the emission direction and the reflection direction of the light from the light source LS are shown as one line, but substantially not only the light from the light source LS but also the light from the light emitting unit LE is covered by the cover window CW It is emitted toward various points on the surface and is reflected by the ridge (R) of the finger.
이하, 도 2를 참조하여 광의 진행방향에 대해 보다 구체적으로 설명하기로 한다. 도 2에 도시된 실시예에서, 커버 윈도우(CW)의 굴절률은 손가락(F)의 굴절률과 유사한 굴절률을 갖는다. 발광부(LE)로부터 출사된 광과 광원(LS)으로부터 출사된 광은 커버 윈도우(CW)의 상부 표면에서 전반사 조건을 충족시키면, 손가락의 융선(R)에 도달한 광은 대부분 흡수되고, 골(V)에 도달한 광은 대부분 전반사되어 커버 윈도우(CW)의 내부를 따라 계속 진행하게 된다. 그러나, 발광부(LE)와 광원(LS)으로부터 출사된 광이 커버 윈도우(CW)에서 전반사 조건을 충족시키지 못하면, 손가락(F)의 융선(R)에 도달한 광은 대부분 굴절 반사되고, 골(V)에 도달한 광은 대부분 흡수된다. 따라서, 손가락의 융선(R)과 골(V)에 도달한 광 중 일부는 차광층(LSL)의 핀홀들(PH)을 통해 표시패널(DP) 외부로 출사되어 수광소자(RE)에 집광된다. 결국, 손가락(F)의 골(V)과 융선(R)에 의해 반사되어 수광소자(RE)에 집광되는 광량은 골(V)과 융선(R)의 위치에 따라 달라지게 된다. 즉, 골(V)에 가까워 질수록 반사되는 광량은 적고, 융선(R)에 가까워 질수록 반사되는 광량은 많아진다. 따라서, 수광소자(RE)에는 골(V)과 융선(R) 사이의 위치에 따라 서로 다른 값을 갖는 광 전류가 흐르게 되므로, 수광소자(RE)로부터 광학 정보를 수신한 이미지 센싱 IC(도시생략)는 수광소자(RE)로부터 흘러오는 광 전류의 크기에 기초하여 지문의 이미지를 재구성할 수 있게 된다.Hereinafter, the traveling direction of light will be described in more detail with reference to FIG. 2 . In the embodiment shown in FIG. 2 , the refractive index of the cover window CW has a refractive index similar to that of the finger F. As shown in FIG. When the light emitted from the light emitting unit LE and the light emitted from the light source LS satisfy the total reflection condition on the upper surface of the cover window CW, most of the light reaching the ridge R of the finger is absorbed, and the Most of the light reaching (V) is totally reflected and continues to travel along the inside of the cover window CW. However, if the light emitted from the light emitting part LE and the light source LS does not satisfy the total reflection condition in the cover window CW, most of the light reaching the ridge R of the finger F is refracted and reflected, and the Most of the light reaching (V) is absorbed. Accordingly, some of the light reaching the ridge R and the trough V of the finger is emitted to the outside of the display panel DP through the pinholes PH of the light blocking layer LSL and is focused on the light receiving element RE. . As a result, the amount of light reflected by the valley V and the ridge R of the finger F and focused on the light receiving element RE varies depending on the positions of the valley V and the ridge R. That is, as it approaches the valley V, the amount of reflected light is small, and as it approaches the ridge R, the amount of reflected light increases. Accordingly, photocurrents having different values according to positions between the valleys V and the ridges R flow through the light receiving element RE, so the image sensing IC (not shown) that receives optical information from the light receiving element RE ) can reconstruct the image of the fingerprint based on the magnitude of the photocurrent flowing from the light receiving element RE.
본 발명의 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치에 의하면, 표시패널(DP)의 내부에 핀홀들(PH)을 갖는 차광층(LSL)을 배치하여 광의 투과율을 극대화할 수 있으므로, 커버 윈도우(CW) 상의 객체(F)의 골(V)과 융선(R)에서 반사된 광이 골(V)과 융선(R) 사이의 위치에 따라 서로 다른 크기를 갖는 것을 이용하여 객체의 이미지를 선명하게 인식할 수 있는 효과를 얻을 수 있다. According to the optical image sensor integrated display device according to the second embodiment of the present invention, the light transmittance can be maximized by disposing the light blocking layer LSL having the pinholes PH inside the display panel DP, so that the cover The image of the object is created using the fact that the light reflected from the valley (V) and the ridge (R) of the object (F) on the window (CW) has different sizes depending on the position between the valley (V) and the ridge (R). A clear recognizable effect can be obtained.
또한, 본 발명의 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치는 내부 발광부뿐 아니라 외부 광원을 이용하여 객체로부터 반사된 더 많은 광을 집광할 수 있으므로 제 1 실시예에 비하여 더욱 선명한 객체의 이미지를 구현할 수 있는 효과를 얻을 수 있다. In addition, the optical image sensor integrated display device according to the second embodiment of the present invention can collect more light reflected from the object using the external light source as well as the internal light emitting unit, so that the object is clearer than that of the first embodiment. An effect that can implement an image can be obtained.
본 발명의 제 1 및 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치에서 차광층은 표시패널의 소자와는 관계없이 독립적인 소자로서 이용될 수도 있고, 전계발광 표시장치의 뱅크층으로 구현될 수도 있다. 도 5의 예는 전계발광 표시장치의 뱅크층이 차광층으로 이용된 경우의 예이고, 도 6 내지 도 8의 예는 독립적인 차광층이 이용된 경우의 예이다. 이하의 설명에서 차광층은 독립적인 차광층은 물론 필요에 따라 뱅크층을 포함하는 의미로 이용될 수 있다. In the optical image sensor integrated display device according to the first and second embodiments of the present invention, the light blocking layer may be used as an independent device regardless of the device of the display panel, or may be implemented as a bank layer of the electroluminescent display device. have. The example of FIG. 5 is an example in which the bank layer of the electroluminescent display device is used as a light blocking layer, and the examples of FIGS. 6 to 8 are examples in which an independent light blocking layer is used. In the following description, the light blocking layer may be used as an independent light blocking layer as well as a bank layer if necessary.
다음으로 도 3 및 도 4를 참고하여 본 발명의 제 1 및 제 2 실시예들에 따르는 광학 이미지 센서 일체형 표시장치의 발광 영역들과 핀홀 영역들의 상관 관계에 대해 설명하기로 한다. Next, a correlation between the light emitting regions and the pinhole regions of the optical image sensor integrated display device according to the first and second embodiments of the present invention will be described with reference to FIGS. 3 and 4 .
도 3은 본 발명의 제 1 및 제 2 실시예들에 따르는 광학 이미지 센서 일체형 표시장치의 발광 영역들과 핀홀 영역들을 개략적으로 도시한 평면도이고, 도 4는 도 3에 도시된 핀홀 영역들을 정의하는 차광층을 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating light emitting regions and pinhole regions of an optical image sensor integrated display device according to first and second embodiments of the present invention, and FIG. 4 is a plan view defining the pinhole regions shown in FIG. It is a plan view schematically showing the light-shielding layer.
도 3 및 도 4를 참조하면, 발광 영역(LA)은 표시장치의 화소영역마다 할당되며, 표시패널(DP) 내에서 매트릭스 형태로 배열되는 화소 어레이를 구성한다. 핀홀 영역(PA)은 발광 영역(LA) 사이에서 발광 영역(LA)과 중첩되지 않도록 배치된다. 핀홀 영역(PA)은 도 4에 도시된 바와 같이 차광층(LSL)에 형성되는 핀홀(PH)에 의해 정의된다. 핀홀(PH)은 발광 영역(LA)보다 작게 형성되며, 발광 영역(LA) 수개 또는 수십개당 하나의 비율로 배치된다. 핀홀 영역(PA)과 중첩되는 하부는 광을 투과하여야 하므로, 표시소자의 금속배선이나, 박막 트랜지스터의 금속전극, 스토리지 캐패시터의 금속전극 등 어느 것도 존재해서는 안된다. 즉, 핀홀 영역(PA)과 수광소자(RE) 사이에는 광의 진행이 방해 받지 않도록 투과영역이어야 한다. 3 and 4 , the emission area LA is allocated to each pixel area of the display device, and constitutes a pixel array arranged in a matrix form in the display panel DP. The pinhole area PA is disposed between the light-emitting areas LA so as not to overlap the light-emitting area LA. The pinhole area PA is defined by the pinhole PH formed in the light blocking layer LSL as shown in FIG. 4 . The pinhole PH is formed to be smaller than the light emitting area LA, and is disposed at a ratio of one per several or tens of light emitting areas LA. Since the lower portion overlapping the pinhole area PA should transmit light, there should be no metal wiring of the display device, the metal electrode of the thin film transistor, or the metal electrode of the storage capacitor. That is, a transmission area should be formed between the pinhole area PA and the light receiving element RE so that the propagation of light is not disturbed.
도 3 및 도 4에서 차광층은 핀홀(PH)만을 구비하는 것으로 도시 및 설명되어 있으나, 필요에 따라 다른 개구부를 구비할 수 있다. 이러한 예에 대해서는 도 5 내지 도 8에 상세히 설명된다. Although the light blocking layer is illustrated and described as having only the pinhole PH in FIGS. 3 and 4 , other openings may be provided as needed. This example is described in detail in FIGS. 5 to 8 .
이하, 본 발명의 제 1 및 제 2 실시예들에 따르는 광학 이미지 센서 일체형 표시장치가 유기 전계발광 표시장치에 적용되는 예에 대해 도 5 내지 도 8을 참조하여 설명하기로 한다.Hereinafter, an example in which the optical image sensor integrated display device according to the first and second embodiments of the present invention is applied to an organic light emitting display device will be described with reference to FIGS. 5 to 8 .
도 5는 도 1 및 도 2에 도시된 표시패널의 1화소부의 일부 영역을 구체적으로 도시한 제 1 예의 단면도이다. 도 6은 도 1 및 도 2에 도시된 표시패널의 1화소부의 일부 영역을 구체적으로 도시한 제 2 예의 단면도이다. 도 7은 도 1 및 도 2에 도시된 표시패널의 1화소부의 일부 영역을 구체적으로 도시한 제 3 예의 단면도이다. 도 8은 도 1 및 도 2에 도시된 표시패널의 1화소부를 1화소부의 일부 영역을 구체적으로 도시한 제 4 예의 단면도 이다.FIG. 5 is a cross-sectional view of a first example specifically illustrating a partial region of one pixel portion of the display panel shown in FIGS. 1 and 2 . 6 is a cross-sectional view of a second example specifically illustrating a partial region of one pixel portion of the display panel shown in FIGS. 1 and 2 . 7 is a cross-sectional view of a third example specifically illustrating a partial region of one pixel portion of the display panel shown in FIGS. 1 and 2 . FIG. 8 is a cross-sectional view of a fourth example specifically illustrating a partial region of one pixel portion of the display panel shown in FIGS. 1 and 2 .
도 5를 참조하면, 본 발명의 제 1 및 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치의 표시패널에 있어서, 기판(SUB) 상에는 단층 또는 다층구조의 버퍼층(BUF)이 배치될 수 있다. 기판(SUB)은 플렉서블한 반투명 물질로 형성될 수 있다. 버퍼층(BUF)은 기판(SUB)이 폴리이미드와 같은 물질로 형성될 경우, 후속 공정에서 손상되는 것을 방지하기 위해 무기물질 및 유기물질 중의 어느 하나로 형성될 수 있다. 무기물질은 실리콘 질화물 및 실리콘 산화물 중의 어느 하나를 포함하고, 유기물질은 포토 아크릴을 포함할 수 있다. 버퍼층(BUF)은 생략될 수도 있다. Referring to FIG. 5 , in the display panel of the optical image sensor integrated display device according to the first and second embodiments of the present invention, a buffer layer BUF having a single-layer or multi-layer structure may be disposed on a substrate SUB. The substrate SUB may be formed of a flexible translucent material. When the substrate SUB is formed of a material such as polyimide, the buffer layer BUF may be formed of any one of an inorganic material and an organic material to prevent damage in a subsequent process. The inorganic material may include any one of silicon nitride and silicon oxide, and the organic material may include photoacrylic. The buffer layer BUF may be omitted.
버퍼층(BUF) 상에는 반도체층(A)이 배치된다. 반도체층(A)은 비정질 실리콘을 이용하거나, 비정질 실리콘을 결정화한 다결정 실리콘을 이용하여 형성될 수도 있다. 이와 달리, 반도체층(A)은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 또는 아연 주석 산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다. 또한, 반도체층(A)은 멜로시아닌, 프탈로시아닌, 펜타센, 티오펜폴리머 등의 저분자계 또는 고분자계 유기물로 이루어질 수도 있다. A semiconductor layer A is disposed on the buffer layer BUF. The semiconductor layer (A) may be formed using amorphous silicon or polycrystalline silicon obtained by crystallizing amorphous silicon. Alternatively, the semiconductor layer A may be formed of any one of zinc oxide (ZnO), indium zinc oxide (InZnO), indium gallium zinc oxide (InGaZnO), or zinc tin oxide (ZnSnO). In addition, the semiconductor layer (A) may be formed of a low molecular weight or high molecular weight organic material such as melocyanine, phthalocyanine, pentacene, or thiophene polymer.
반도체층(A)이 배치된 버퍼층(BUF) 상에는 반도체층(A)을 커버하도록 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다. A gate insulating layer GI is disposed on the buffer layer BUF on which the semiconductor layer A is disposed so as to cover the semiconductor layer A. The gate insulating layer GI may be formed of a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a double layer thereof.
게이트 절연막(GI)상에는 반도체층(A)과 적어도 일부 영역이 중첩되도록 박막 트랜지스터의 게이트 전극(G)과, 게이트 전극(GE)에 연결되는 게이트 라인(도시 생략)이 배치된다. 게이트 전극(G) 및 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나, 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.A gate electrode G of the thin film transistor and a gate line (not shown) connected to the gate electrode GE are disposed on the gate insulating layer GI to overlap the semiconductor layer A with at least a partial region. The gate electrode G and the gate line may be any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and copper (Cu). , or an alloy thereof, and may consist of a single layer or multiple layers.
게이트 전극(G) 및 게이트 라인이 배치된 게이트 절연막(GI) 상에는 게이트 전극(G) 및 게이트 라인을 커버하도록 층간 절연막(INT) 및 평탄화층(PL)이 순차적으로 배치된다. 평탄화층(PL)은 하부 구조의 단차를 완화시키면서 하부 구조를 보호하기 위한 것이다. 층간 절연막(INT) 및 평탄화층(PL) 중 어느 하나는 생략될 수도 있다. An interlayer insulating layer INT and a planarization layer PL are sequentially disposed on the gate insulating layer GI on which the gate electrode G and the gate line are disposed to cover the gate electrode G and the gate line. The planarization layer PL is used to protect the lower structure while reducing the step difference of the lower structure. Any one of the interlayer insulating layer INT and the planarization layer PL may be omitted.
평탄화층(PL) 상에는 박막 트랜지스터의 소스전극(S) 및 드레인 전극(DE)과 소스전극(S)에 연결되는 데이터 라인(도시 생략) 등이 배치된다. 소스전극(S)은 층간 절연막(INT)과 평탄화층(PL)을 관통하는 제 1 콘택홀(CH1)을 통해 노출되는 반도체층(A)의 제 1 영역(A1)에 접속되고, 드레인 전극(DE)은 층간 절연막(INT)과 평탄화층(PL)을 관통하는 제 2 콘택홀(CH2)을 통해 노출되는 반도체층(A)의 제 2 영역(A2)에 접속된다. 층간 절연막(INT) 및 평탄화층(PL)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.A data line (not shown) connected to the source electrode S and the drain electrode DE of the thin film transistor and the source electrode S is disposed on the planarization layer PL. The source electrode S is connected to the first region A1 of the semiconductor layer A exposed through the first contact hole CH1 penetrating the interlayer insulating layer INT and the planarization layer PL, and the drain electrode ( DE) is connected to the second region A2 of the semiconductor layer A exposed through the second contact hole CH2 penetrating the interlayer insulating layer INT and the planarization layer PL. The interlayer insulating layer INT and the planarization layer PL may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).
평탄화층(PL) 상에는 소스전극(S), 드레인 전극(DE) 및 데이터 라인을 커버하도록 오버코트층(OC)이 배치된다. 오버코트층(OC)은 평탄화층(PL) 상의 소스전극(S) 및 드레인 전극(DE)과 데이터 라인으로 인한 하부 구조의 단차를 더욱 완화시키면서 하부 구조를 추가적으로 보호하는 평탄화층일 수 있다. 오버코트층(OC)은 실록산계 유기물로 이루어질 수 있다. 오버코트층(OC)은 드레인 전극을 노출시키는 제 3 콘택홀(CH3)을 포함한다. An overcoat layer OC is disposed on the planarization layer PL to cover the source electrode S, the drain electrode DE, and the data line. The overcoat layer OC may be a planarization layer that additionally protects the lower structure while further mitigating a step difference between the source electrode S and the drain electrode DE and the data line on the planarization layer PL. The overcoat layer OC may be formed of a siloxane-based organic material. The overcoat layer OC includes a third contact hole CH3 exposing the drain electrode.
오버코트층(OC) 상에는 드레인 전극(DE)에 접속되도록 애노드 전극(AN)이 배치된다.The anode electrode AN is disposed on the overcoat layer OC to be connected to the drain electrode DE.
오버코트층(OC) 상에는 애노드 전극(AN)을 노출시키는 개구부(OP)와 오버코트층(OC)을 노출시키는 핀홀(PH)을 구비하는 뱅크층(BL)이 배치된다. 뱅크층(BL)의 개구부(OP)는 발광영역(LA)을 정의하는 영역으로 핀홀(PH)보다 수배 또는 수십배의 크기로 형성될 수 있다. 뱅크층(BL)은 광을 투과하지 않으면서 반사가 적은 물질을 이용하여 형성되는 것이 바람직하다. 예를 들어, 뱅크층(BL)을 구성하는 재료로는 카본이나 흑색안료가 첨가된 수지를 이용하여 형성할 수 있다. A bank layer BL having an opening OP exposing the anode electrode AN and a pinhole PH exposing the overcoat layer OC is disposed on the overcoat layer OC. The opening OP of the bank layer BL is an area defining the light emitting area LA and may be formed several times or several tens of times larger than the pinhole PH. The bank layer BL is preferably formed using a material that does not transmit light and has low reflection. For example, as a material constituting the bank layer BL, it may be formed using carbon or a resin to which a black pigment is added.
뱅크층(BL)의 발광영역을 통해 노출된 애노드 전극(AN) 상에는 발광스택(LES)과 캐소드 전극(CA)이 순차적으로 배치된다. 발광 스택(LES)은 애노드 전극(AN) 상에 정공 관련층, 유기발광층, 전자 관련층의 순으로 또는 역순으로 적층되어 형성될 수 있다. The light emitting stack LES and the cathode electrode CA are sequentially disposed on the anode electrode AN exposed through the light emitting region of the bank layer BL. The light-emitting stack LES may be formed by stacking a hole-related layer, an organic light-emitting layer, and an electron-related layer on the anode electrode AN in the order or in the reverse order.
보호층(PAS) 상에는 캐소드 전극(CA)과 뱅크층(BL)을 커버하도록 봉지층(ENC)이 배치될 수 있다. 봉지층(ENC)은 외부로부터의 수분이나 산소가 봉지층(ENC) 내부에 위치한 발광 스택(LES)으로 침투되는 것을 최소화하기 위한 것으로 무기물층과 유기물층이 번갈아 배치되는 다층 구조로 형성될 수 있다. An encapsulation layer ENC may be disposed on the passivation layer PAS to cover the cathode electrode CA and the bank layer BL. The encapsulation layer ENC is to minimize penetration of moisture or oxygen from the outside into the light emitting stack LES located inside the encapsulation layer ENC, and may be formed in a multi-layered structure in which inorganic material layers and organic material layers are alternately disposed.
도 5의 실시예에 도시된 바와 같이, 핀홀(PH)이 형성된 핀홀 영역의 하부구조는 빛의 투과할 수 있는 투과영역(TA)으로 되기 때문에, 객체(F)에 의해 반사된 광이 표시패널(DP) 하부에 배치된 수광소자(RE)에 용이하게 집광될 수 있게 된다. 따라서, 표시패널(DP)의 내부에 핀홀들(PH)을 갖는 뱅크층(BL)에 의해 광의 투과율을 극대화할 수 있으므로, 커버 윈도우(CW) 상의 객체(F)의 이미지를 선명하게 인식할 수 있는 효과를 얻을 수 있다.As shown in the embodiment of FIG. 5 , since the lower structure of the pinhole area in which the pinhole PH is formed becomes the light transmitting area TA, the light reflected by the object F is transmitted through the display panel. It is possible to easily collect light on the light receiving element RE disposed under the DP. Accordingly, since the transmittance of light can be maximized by the bank layer BL having the pinholes PH inside the display panel DP, the image of the object F on the cover window CW can be clearly recognized. effect can be obtained.
또한, 기존의 뱅크층에 핀홀을 형성하고, 뱅크층을 카본이나 흑색안료가 첨가된 수지를 이용하여 형성함으로써 추가적인 층을 형성할 필요가 없으므로, 공정수를 증가시킬 필요가 없고 층수의 증가에 따른 개구율 저하와 부하의 증가와 같은 부작용을 방지할 수 있다. In addition, since there is no need to form an additional layer by forming a pinhole in the existing bank layer and forming the bank layer using a resin to which carbon or black pigment is added, there is no need to increase the number of steps and Side effects such as a decrease in the aperture ratio and an increase in load can be prevented.
도 6을 참조하면, 본 발명의 제 1 및 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치의 표시패널에 있어서, 기판(SUB) 상에는 단층 또는 다층구조의 버퍼층(BUF)이 배치될 수 있다. 기판(SUB)은 플렉서블한 반투명 물질로 형성될 수 있다. 버퍼층(BUF)은 기판(SUB)이 폴리이미드(PI)와 같은 플렉서블한 연성물질로 형성될 경우, 후속 공정에서 손상되는 것을 방지하기 위해 무기물질 및 유기물질 중의 어느 하나로 형성될 수 있다. 무기물질은 실리콘 질화물 및 실리콘 산화물 중의 어느 하나를 포함하고, 유기물질은 포토 아크릴을 포함할 수 있다. 버퍼층(BUF)은 생략될 수도 있다.Referring to FIG. 6 , in the display panel of the optical image sensor integrated display device according to the first and second embodiments of the present invention, a buffer layer BUF having a single-layer or multi-layer structure may be disposed on a substrate SUB. The substrate SUB may be formed of a flexible translucent material. When the substrate SUB is formed of a flexible and soft material such as polyimide PI, the buffer layer BUF may be formed of any one of an inorganic material and an organic material to prevent damage in a subsequent process. The inorganic material may include any one of silicon nitride and silicon oxide, and the organic material may include photoacrylic. The buffer layer BUF may be omitted.
버퍼층(BUF) 상에는 반도체층(A)이 배치된다. 반도체층(A)은 비정질 실리콘을 이용하거나, 비정질 실리콘을 결정화한 다결정 실리콘을 이용하여 형성될 수도 있다. 이와 달리, 반도체층(A)은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 또는 아연 주석 산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다. 또한, 반도체층(A)은 멜로시아닌, 프탈로시아닌, 펜타센, 티오펜폴리머 등의 저분자계 또는 고분자계 유기물로 이루어질 수도 있다. A semiconductor layer A is disposed on the buffer layer BUF. The semiconductor layer (A) may be formed using amorphous silicon or polycrystalline silicon obtained by crystallizing amorphous silicon. Alternatively, the semiconductor layer A may be formed of any one of zinc oxide (ZnO), indium zinc oxide (InZnO), indium gallium zinc oxide (InGaZnO), or zinc tin oxide (ZnSnO). In addition, the semiconductor layer (A) may be formed of a low molecular weight or high molecular weight organic material such as melocyanine, phthalocyanine, pentacene, or thiophene polymer.
반도체층(A)이 배치된 버퍼층(BUF) 상에는 반도체층(A)을 커버하도록 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다. A gate insulating layer GI is disposed on the buffer layer BUF on which the semiconductor layer A is disposed so as to cover the semiconductor layer A. The gate insulating layer GI may be formed of a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a double layer thereof.
게이트 절연막(GI)상에는 반도체층(A)과 적어도 일부 영역이 중첩되도록 박막 트랜지스터의 게이트 전극(G)과, 게이트 전극(GE)에 연결되는 게이트 라인(도시 생략)이 배치된다. 게이트 전극(G) 및 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나, 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.A gate electrode G of the thin film transistor and a gate line (not shown) connected to the gate electrode GE are disposed on the gate insulating layer GI to overlap the semiconductor layer A with at least a partial region. The gate electrode G and the gate line may be any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and copper (Cu). , or an alloy thereof, and may consist of a single layer or multiple layers.
게이트 전극(G) 및 게이트 라인이 배치된 게이트 절연막(GI) 상에는 게이트 전극(G) 및 게이트 라인을 커버하도록 층간 절연막(INT) 및 평탄화층(PL)이 순차적으로 배치된다. 평탄화층(PL)은 하부 구조의 단차를 완화시키면서 하부 구조를 보호하기 위한 것이다. 층간 절연막(INT) 및 평탄화층(PL) 중 어느 하나는 생략될 수도 있다. An interlayer insulating layer INT and a planarization layer PL are sequentially disposed on the gate insulating layer GI on which the gate electrode G and the gate line are disposed to cover the gate electrode G and the gate line. The planarization layer PL is used to protect the lower structure while reducing the step difference of the lower structure. Any one of the interlayer insulating layer INT and the planarization layer PL may be omitted.
평탄화층(PL) 상에는 박막 트랜지스터의 소스전극(S) 및 드레인 전극(DE)과 소스전극(S)에 연결되는 데이터 라인(도시 생략)이 배치된다. 소스전극(S)은 층간 절연막(INT)과 평탄화층(PL)을 관통하는 제 1 콘택홀(CH1)을 통해 노출되는 반도체층(A)의 제 1 영역(A1)에 접속되고, 드레인 전극(DE)은 층간 절연막(INT)과 평탄화층(PL)을 관통하는 제 2 콘택홀(CH2)을 통해 노출되는 반도체층(A)의 제 2 영역(A2)에 접속된다. 층간 절연막(INT) 및 평탄화층(PL)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.A data line (not shown) connected to the source electrode S and the drain electrode DE of the thin film transistor and the source electrode S is disposed on the planarization layer PL. The source electrode S is connected to the first region A1 of the semiconductor layer A exposed through the first contact hole CH1 penetrating the interlayer insulating layer INT and the planarization layer PL, and the drain electrode ( DE) is connected to the second region A2 of the semiconductor layer A exposed through the second contact hole CH2 penetrating the interlayer insulating layer INT and the planarization layer PL. The interlayer insulating layer INT and the planarization layer PL may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).
평탄화층(PL) 상에는 소스전극(S), 드레인 전극(DE) 및 데이터 라인을 커버하도록 오버코트층(OC)이 배치된다. 오버코트층(OC)은 평탄화층(PL) 상의 소스전극(S) 및 드레인 전극(DE)과 데이터 라인으로 인한 하부 구조의 단차를 더욱 완화시키면서 하부 구조를 추가적으로 보호하는 평탄화층일 수 있다. 오버코트층(OC)은 실록산계 유기물로 이루어질 수 있다. An overcoat layer OC is disposed on the planarization layer PL to cover the source electrode S, the drain electrode DE, and the data line. The overcoat layer OC may be a planarization layer that additionally protects the lower structure while further mitigating a step difference between the source electrode S and the drain electrode DE and the data line on the planarization layer PL. The overcoat layer OC may be formed of a siloxane-based organic material.
오버코트층(OC) 상에는 차광층(LSL)이 배치된다. 차광층(LSL)은 오버코트층(OC)을 노출시키는 핀홀(PH)과, 드레인 전극(DE)을 노출시키도록 오버코트층(OC)의 제 3 콘택홀(CH3)과 중첩되는 드레인 콘택홀(DH)을 포함한다. 차광층(LSL)의 드레인 콘택홀(DH)은 제 3 콘택홀(CH3)보다 크게 형성된다. 차광층(LSL)은 광을 투과하지 않으면서 반사가 적은 물질을 이용하여 형성될 수 있다. 차광층(LSL)은 광, 특히 적외선 광을 투과하지 않으면서 반사가 적은 물질을 이용하여 형성되는 것이 바람직하다. 예를 들어, 차광층(LSL)을 구성하는 재료로는 크롬(Cr), 크롬 산화물(CeOx)과 같은 금속층, 또는 카본이나 흑색안료가 첨가된 수지를 이용하여 형성할 수 있다. A light blocking layer LSL is disposed on the overcoat layer OC. The light blocking layer LSL has a pinhole PH exposing the overcoat layer OC and a drain contact hole DH overlapping the third contact hole CH3 of the overcoat layer OC to expose the drain electrode DE. ) is included. The drain contact hole DH of the light blocking layer LSL is formed to be larger than the third contact hole CH3. The light blocking layer LSL may be formed using a material that does not transmit light and has low reflection. The light blocking layer LSL is preferably formed using a material that does not transmit light, particularly infrared light, and has little reflection. For example, as a material constituting the light blocking layer LSL, a metal layer such as chromium (Cr) or chromium oxide (CeOx), or a resin to which carbon or black pigment is added may be used.
차광층(LSL) 상에는 보호층(PAS)이 배치된다. 보호층(PAS)은 드레인 전극(DE)을 노출시키는 제 3 콘택홀(CH3) 및 드레인 콘택홀(DH)과 중첩되는 제 4 콘택홀(CH4)을 포함한다. 드레인 콘택홀(DH)의 직경은 제 3 콘택홀(CH3)의 직경보다 크게 형성되고, 제 4 콘택홀(CH4)의 직경은 드레인 콘택홀(DH)의 직경 보다 작게 형성된다. A passivation layer PAS is disposed on the light blocking layer LSL. The passivation layer PAS includes a third contact hole CH3 exposing the drain electrode DE and a fourth contact hole CH4 overlapping the drain contact hole DH. The diameter of the drain contact hole DH is formed to be larger than the diameter of the third contact hole CH3 , and the diameter of the fourth contact hole CH4 is formed to be smaller than the diameter of the drain contact hole DH.
보호층(PAS) 상에는 제 3 콘택홀(CH3), 드레인 콘택홀(DH) 및 제 4 콘택홀(CH4)을 통해 노출되는 드레인 전극(DE)에 접속되도록 애노드 전극(AN)이 배치된다. 보호층(PAS)의 제 4 콘택홀(CH4)의 직경은 차광층(LSL)의 드레인 콘택홀(DH)의 직경보다 작게 형성되므로, 애노드 전극(AN)은 차광층(LSL)과는 접촉하지 않고 박막 트랜지스터의 드레인 전극(DE)과만 접촉한다. The anode electrode AN is disposed on the passivation layer PAS to be connected to the drain electrode DE exposed through the third contact hole CH3 , the drain contact hole DH, and the fourth contact hole CH4 . Since the diameter of the fourth contact hole CH4 of the passivation layer PAS is smaller than the diameter of the drain contact hole DH of the light blocking layer LSL, the anode electrode AN does not contact the light blocking layer LSL. and only in contact with the drain electrode DE of the thin film transistor.
보호층(PAS) 상에는 애노드 전극(AN)을 노출시키는 개구부(OP)를 갖는 뱅크층(BL)이 형성된다. 뱅크층(BN)의 개구부(OP)는 발광영역(LA)을 정의하는 영역이다. 뱅크층(BL)의 발광영역을 통해 노출된 애노드 전극(AN) 상에는 발광스택(LES)과 캐소드 전극(CA)이 순차적으로 배치된다. 발광 스택(LES)은 애노드 전극(AN) 상에 정공 관련층, 유기발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성될 수 있다. A bank layer BL having an opening OP exposing the anode electrode AN is formed on the passivation layer PAS. The opening OP of the bank layer BN is an area defining the emission area LA. The light emitting stack LES and the cathode electrode CA are sequentially disposed on the anode electrode AN exposed through the light emitting region of the bank layer BL. The light-emitting stack LES may be formed by stacking a hole-related layer, an organic light-emitting layer, and an electron-related layer on the anode electrode AN in the order or in the reverse order.
보호층(PAS) 상에는 캐소드 전극(CA)과 뱅크층(BL)을 커버하도록 봉지층(ENC)이 배치될 수 있다. 봉지층(ENC)은 외부로부터의 수분이나 산소가 봉지층(ENC) 내부에 위치한 발광 스택(LES)으로 침투되는 것을 최소화하기 위한 것으로 무기물층과 유기물층이 번갈아 배치되는 다층 구조로 형성될 수 있다. An encapsulation layer ENC may be disposed on the passivation layer PAS to cover the cathode electrode CA and the bank layer BL. The encapsulation layer ENC is to minimize penetration of moisture or oxygen from the outside into the light emitting stack LES located inside the encapsulation layer ENC, and may be formed in a multi-layered structure in which inorganic material layers and organic material layers are alternately disposed.
도 6의 실시예에 도시된 바와 같이, 핀홀(PH)이 형성된 핀홀 영역의 하부구조는 빛의 투과영역(TA)으로 되기 때문에, 객체(F)에 의해 반사된 광이 표시패널(DP) 하부에 배치된 수광소자(RE)에 용이하게 집광될 수 있게 된다. 따라서, 표시패널(DP)의 내부에 핀홀들(PH)을 갖는 차광층(LSL)을 배치하여 광의 투과율을 극대화할 수 있으므로, 커버 윈도우(CW) 상의 객체(F)의 이미지를 선명하게 인식할 수 있는 효과를 얻을 수 있다.As shown in the embodiment of FIG. 6 , since the lower structure of the pinhole area in which the pinhole PH is formed becomes the light transmission area TA, the light reflected by the object F is transmitted to the lower part of the display panel DP. It is possible to easily collect the light on the light receiving element (RE) disposed in the. Accordingly, the light transmittance can be maximized by disposing the light blocking layer LSL having the pinholes PH inside the display panel DP, so that the image of the object F on the cover window CW can be clearly recognized. possible effects can be obtained.
또한, 차광층(LSL)을 구성하는 재료로 크롬(Cr), 크롬 산화물(CeOx)과 같은 금속층을 이용함으로써 적외선 광을 효과적으로 차단할 수 있을 뿐 아니라 태양 광과 같은 외부 광 차단도 효율적으로 차단할 수 있으므로 핀홀 효과를 극대화시켜 객체의 이미지 센싱 해상도를 높일 수 있는 효과를 얻을 수 있다. In addition, by using a metal layer such as chromium (Cr) or chromium oxide (CeOx) as a material constituting the light blocking layer (LSL), it is possible to effectively block infrared light as well as block external light such as sunlight. By maximizing the pinhole effect, it is possible to obtain the effect of increasing the image sensing resolution of an object.
도 7을 참조하면, 본 발명의 제 1 및 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치의 표시패널에 있어서, 기판(SUB) 상에는 단층 또는 다층구조의 버퍼층(BUF)이 배치될 수 있다. 기판(SUB)은 플렉서블한 반투명 물질로 형성될 수 있다. 버퍼층(BUF)은 기판(SUB)이 폴리이미드와 같은 물질로 형성될 경우, 후속 공정에서 손상되는 것을 방지하기 위해 무기물질 및 유기물질 중의 어느 하나로 형성될 수 있다. 무기물질은 실리콘 질화물 및 실리콘 산화물 중의 어느 하나를 포함하고, 유기물질은 포토 아크릴을 포함할 수 있다. 버퍼층(BUF)은 생략될 수도 있다. Referring to FIG. 7 , in the display panel of the optical image sensor integrated display device according to the first and second embodiments of the present invention, a buffer layer BUF having a single-layer or multi-layer structure may be disposed on a substrate SUB. The substrate SUB may be formed of a flexible translucent material. When the substrate SUB is formed of a material such as polyimide, the buffer layer BUF may be formed of any one of an inorganic material and an organic material to prevent damage in a subsequent process. The inorganic material may include any one of silicon nitride and silicon oxide, and the organic material may include photoacrylic. The buffer layer BUF may be omitted.
버퍼층(BUF) 상에는 반도체층(A)이 배치된다. 반도체층(A)은 비정질 실리콘을 이용하거나, 비정질 실리콘을 결정화한 다결정 실리콘을 이용하여 형성될 수도 있다. 이와 달리, 반도체층(A)은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 또는 아연 주석 산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다. 또한, 반도체층(A)은 멜로시아닌, 프탈로시아닌, 펜타센, 티오펜폴리머 등의 저분자계 또는 고분자계 유기물로 이루어질 수도 있다. A semiconductor layer A is disposed on the buffer layer BUF. The semiconductor layer (A) may be formed using amorphous silicon or polycrystalline silicon obtained by crystallizing amorphous silicon. Alternatively, the semiconductor layer A may be formed of any one of zinc oxide (ZnO), indium zinc oxide (InZnO), indium gallium zinc oxide (InGaZnO), or zinc tin oxide (ZnSnO). In addition, the semiconductor layer (A) may be formed of a low molecular weight or high molecular weight organic material such as melocyanine, phthalocyanine, pentacene, or thiophene polymer.
반도체층(A)이 배치된 버퍼층(BUF) 상에는 반도체층(A)을 커버하도록 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다. A gate insulating layer GI is disposed on the buffer layer BUF on which the semiconductor layer A is disposed so as to cover the semiconductor layer A. The gate insulating layer GI may be formed of a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a double layer thereof.
게이트 절연막(GI)상에는 반도체층(A)과 적어도 일부 영역이 중첩되도록 박막 트랜지스터의 게이트 전극(G)과, 게이트 전극과 연결되는 게이트 라인(도시 생략)이 배치된다. 게이트 전극(G) 및 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나, 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.A gate electrode G of the thin film transistor and a gate line (not shown) connected to the gate electrode are disposed on the gate insulating layer GI to overlap the semiconductor layer A with at least a partial region. The gate electrode G and the gate line may be any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and copper (Cu). , or an alloy thereof, and may consist of a single layer or multiple layers.
게이트 전극(G) 및 게이트 라인이 배치된 게이트 절연막(GI) 상에는 게이트 전극(G) 및 게이트 라인을 커버하도록 층간 절연막(INT) 및 평탄화층(PL)이 순차적으로 배치된다. 평탄화층(PL)은 하부 구조의 단차를 완화시키면서 하부 구조를 보호하기 위한 것이다. 층간 절연막(INT) 및 평탄화층(PL) 중 어느 하나는 생략될 수도 있다. An interlayer insulating layer INT and a planarization layer PL are sequentially disposed on the gate insulating layer GI on which the gate electrode G and the gate line are disposed to cover the gate electrode G and the gate line. The planarization layer PL is used to protect the lower structure while reducing the step difference of the lower structure. Any one of the interlayer insulating layer INT and the planarization layer PL may be omitted.
평탄화층(PL) 상에는 박막 트랜지스터의 소스전극(S) 및 드레인 전극(DE)과 소스전극(S)에 연결되는 데이터 라인(도시 생략)이 배치된다. 소스전극(S)은 층간 절연막(INT)과 평탄화층(PL)을 관통하는 제 1 콘택홀(CH1)을 통해 노출되는 반도체층(A)의 제 1 영역(A1)에 접속되고, 드레인 전극(DE)은 층간 절연막(INT)과 평탄화층(PL)을 관통하는 제 2 콘택홀(CH2)을 통해 노출되는 반도체층(A)의 제 2 영역(A2)에 접속된다. 층간 절연막(INT) 및 평탄화층(PL)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.A data line (not shown) connected to the source electrode S and the drain electrode DE of the thin film transistor and the source electrode S is disposed on the planarization layer PL. The source electrode S is connected to the first region A1 of the semiconductor layer A exposed through the first contact hole CH1 penetrating the interlayer insulating layer INT and the planarization layer PL, and the drain electrode ( DE) is connected to the second region A2 of the semiconductor layer A exposed through the second contact hole CH2 penetrating the interlayer insulating layer INT and the planarization layer PL. The interlayer insulating layer INT and the planarization layer PL may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).
평탄화층(PL) 상에는 소스전극(S), 드레인 전극(DE) 및 데이터 라인을 커버하도록 오버코트층(OC)이 배치된다. 오버코트층(OC)은 평탄화층(PL) 상의 소스전극(S) 및 드레인 전극(DE)과 데이터 라인으로 인한 하부 구조의 단차를 더욱 완화시키면서 하부 구조를 추가적으로 보호하는 평탄화층일 수 있다. 오버코트층(OC)은 실록산계 유기물로 이루어질 수 있다. An overcoat layer OC is disposed on the planarization layer PL to cover the source electrode S, the drain electrode DE, and the data line. The overcoat layer OC may be a planarization layer that additionally protects the lower structure while further mitigating a step difference between the source electrode S and the drain electrode DE and the data line on the planarization layer PL. The overcoat layer OC may be formed of a siloxane-based organic material.
오버코트층(OC) 상에는 차광층(LSL)이 배치된다. 차광층(LSL)은 오버코트층(OC)을 노출시키는 핀홀(PH)을 포함한다. 차광층(LSL)은 오버코트층(OC)의 제 3 콘택홀(CH3) 내에서 드레인 전극(DE)과 접촉하도록 배치된다. 차광층(LSL)은 광, 특히 적외선 광을 투과하지 않으면서 반사가 적은 물질을 이용하여 형성되는 것이 바람직하다. 예를 들어, 차광층(LSL)을 구성하는 재료로는 크롬(Cr), 크롬 산화물(CeOx)과 같은 금속이 이용될 수 있다. A light blocking layer LSL is disposed on the overcoat layer OC. The light blocking layer LSL includes a pinhole PH exposing the overcoat layer OC. The light blocking layer LSL is disposed to contact the drain electrode DE in the third contact hole CH3 of the overcoat layer OC. The light blocking layer LSL is preferably formed using a material that does not transmit light, particularly infrared light, and has little reflection. For example, a metal such as chromium (Cr) or chromium oxide (CeOx) may be used as a material constituting the light blocking layer LSL.
차광층(LSL) 상에는 보호층(PAS)이 배치된다. 보호층(PAS)은 드레인 전극(DE)을 노출시키는 제 3 콘택홀(CH3), 및 제 3 콘택홀(CH3)과 중첩되어 차광층(LSL)을 노출시키는 제 4 콘택홀(CH4)을 포함한다. A passivation layer PAS is disposed on the light blocking layer LSL. The passivation layer PAS includes a third contact hole CH3 exposing the drain electrode DE, and a fourth contact hole CH4 overlapping the third contact hole CH3 to expose the light blocking layer LSL. do.
보호층(PAS) 상에는 제 4 콘택홀(CH4)을 통해 노출되는 차광층(LSL)에 접속되도록 애노드 전극(AN)이 배치된다. 애노드 전극(AN)은 제 3 콘택홀(CH3) 내에서 차광층(LSL)을 통해 드레인 전극(DE)에 접속된다.The anode electrode AN is disposed on the passivation layer PAS to be connected to the light blocking layer LSL exposed through the fourth contact hole CH4 . The anode electrode AN is connected to the drain electrode DE through the light blocking layer LSL in the third contact hole CH3.
보호층(PAS) 상에는 애노드 전극(AN)을 노출시키는 개구부(OL)를 갖는 뱅크층(BL)이 형성된다. 뱅크층(BN)의 개구부는 발광영역(LA)을 정의하는 영역이다. 뱅크층(BL)의 발광영역을 통해 노출된 애노드 전극(AN) 상에는 발광스택(LES)과 캐소드 전극(CA)이 순차적으로 배치된다. 발광 스택(LES)은 애노드 전극(AN) 상에 정공 관련층, 유기발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성될 수 있다. A bank layer BL having an opening OL exposing the anode electrode AN is formed on the passivation layer PAS. The opening of the bank layer BN is an area defining the light emitting area LA. The light emitting stack LES and the cathode electrode CA are sequentially disposed on the anode electrode AN exposed through the light emitting region of the bank layer BL. The light-emitting stack LES may be formed by stacking a hole-related layer, an organic light-emitting layer, and an electron-related layer on the anode electrode AN in the order or in the reverse order.
보호층(PAS) 상에는 캐소드 전극(CA)과 뱅크층(BL)을 커버하도록 봉지층(ENC)이 배치될 수 있다. 봉지층(ENC)은 외부로부터의 수분이나 산소가 봉지층(ENC) 내부에 위치한 발광 스택(LES)으로 침투되는 것을 최소화하기 위한 것으로 무기물층과 유기물층이 번갈아 배치되는 다층 구조로 형성될 수 있다. An encapsulation layer ENC may be disposed on the passivation layer PAS to cover the cathode electrode CA and the bank layer BL. The encapsulation layer ENC is to minimize penetration of moisture or oxygen from the outside into the light emitting stack LES located inside the encapsulation layer ENC, and may be formed in a multi-layered structure in which inorganic material layers and organic material layers are alternately disposed.
도 7의 실시예에 도시된 바와 같이, 핀홀(PH)이 형성된 핀홀 영역의 하부구조는 빛의 투과영역(TA)으로 되기 때문에, 객체(F)에 의해 반사된 광이 표시패널(DP) 하부에 배치된 수광소자(RE)에 용이하게 집광될 수 있게 된다. 따라서, 표시패널(DP)의 내부에 핀홀들(PH)을 갖는 차광층(LSL)을 배치하여 광의 투과율을 극대화할 수 있으므로, 커버 윈도우(CW) 상의 객체(F)의 이미지를 선명하게 인식할 수 있는 효과를 얻을 수 있다.As shown in the embodiment of FIG. 7 , since the lower structure of the pinhole area in which the pinhole PH is formed becomes the light transmission area TA, the light reflected by the object F is transmitted under the display panel DP. It is possible to easily collect the light on the light receiving element (RE) disposed in the. Accordingly, the light transmittance can be maximized by disposing the light blocking layer LSL having the pinholes PH inside the display panel DP, so that the image of the object F on the cover window CW can be clearly recognized. possible effects can be obtained.
또한, 차광층(LSL)이 제 3 콘택홀(CH3) 내에서 박막 트랜지스터의 드레인 전극(DE) 상에 배치되므로, 후속 에칭 공정에서 소스 전극(SE) 및 드레인 전극(DE)의 손상을 방지할 수 있는 효과를 얻을 수 있다. In addition, since the light blocking layer LSL is disposed on the drain electrode DE of the thin film transistor in the third contact hole CH3 , it is possible to prevent damage to the source electrode SE and the drain electrode DE in a subsequent etching process. possible effects can be obtained.
도 8을 참조하면, 본 발명의 제 1 및 제 2 실시예에 따르는 광학 이미지 센서 일체형 표시장치의 표시패널에 있어서, 기판(SUB) 상에는 단층 또는 다층구조의 버퍼층(BUF)이 배치될 수 있다. 기판(SUB)은 플렉서블한 반투명 물질로 형성될 수 있다. 버퍼층(BUF)은 기판(SUB)이 폴리이미드와 같은 물질로 형성될 경우, 후속 공정에서 손상되는 것을 방지하기 위해 무기물질 및 유기물질 중의 어느 하나로 형성될 수 있다. 무기물질은 실리콘 질화물 및 실리콘 산화물 중의 어느 하나를 포함하고, 유기물질은 포토 아크릴을 포함할 수 있다. 버퍼층(BUF)은 생략될 수도 있다.Referring to FIG. 8 , in the display panel of the optical image sensor integrated display device according to the first and second embodiments of the present invention, a buffer layer BUF having a single-layer or multi-layer structure may be disposed on a substrate SUB. The substrate SUB may be formed of a flexible translucent material. When the substrate SUB is formed of a material such as polyimide, the buffer layer BUF may be formed of any one of an inorganic material and an organic material to prevent damage in a subsequent process. The inorganic material may include any one of silicon nitride and silicon oxide, and the organic material may include photoacrylic. The buffer layer BUF may be omitted.
버퍼층(BUF) 상에는 반도체층(A)이 배치된다. 반도체층(A)은 비정질 실리콘을 이용하거나, 비정질 실리콘을 결정화한 다결정 실리콘을 이용하여 형성될 수도 있다. 이와 달리, 반도체층(A)은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 또는 아연 주석 산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다. 또한, 반도체층(A)은 멜로시아닌, 프탈로시아닌, 펜타센, 티오펜폴리머 등의 저분자계 또는 고분자계 유기물로 이루어질 수도 있다. A semiconductor layer A is disposed on the buffer layer BUF. The semiconductor layer (A) may be formed using amorphous silicon or polycrystalline silicon obtained by crystallizing amorphous silicon. Alternatively, the semiconductor layer A may be formed of any one of zinc oxide (ZnO), indium zinc oxide (InZnO), indium gallium zinc oxide (InGaZnO), or zinc tin oxide (ZnSnO). In addition, the semiconductor layer (A) may be formed of a low molecular weight or high molecular weight organic material such as melocyanine, phthalocyanine, pentacene, or thiophene polymer.
반도체층(A)이 배치된 버퍼층(BUF) 상에는 반도체층(A)을 커버하도록 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다. A gate insulating layer GI is disposed on the buffer layer BUF on which the semiconductor layer A is disposed so as to cover the semiconductor layer A. The gate insulating layer GI may be formed of a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a double layer thereof.
게이트 절연막(GI)상에는 반도체층(A)과 적어도 일부 영역이 중첩되도록 박막 트랜지스터의 게이트 전극(G)과, 게이트 전극과 연결되는 게이트 라인(도시 생략)이 배치된다. 게이트 전극(G) 및 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나, 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.A gate electrode G of the thin film transistor and a gate line (not shown) connected to the gate electrode are disposed on the gate insulating layer GI to overlap the semiconductor layer A with at least a partial region. The gate electrode G and the gate line may be any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and copper (Cu). , or an alloy thereof, and may consist of a single layer or multiple layers.
게이트 전극(G) 및 게이트 라인이 배치된 게이트 절연막(GI) 상에는 게이트 전극(G) 및 게이트 라인을 커버하도록 층간 절연막(INT) 및 평탄화층(PL)이 순차적으로 배치된다. 평탄화층(PL)은 하부 구조의 단차를 완화시키면서 하부 구조를 보호하기 위한 것이다. 층간 절연막(INT) 및 평탄화층(PL) 중 어느 하나는 생략될 수도 있다. An interlayer insulating layer INT and a planarization layer PL are sequentially disposed on the gate insulating layer GI on which the gate electrode G and the gate line are disposed to cover the gate electrode G and the gate line. The planarization layer PL is used to protect the lower structure while reducing the step difference of the lower structure. Any one of the interlayer insulating layer INT and the planarization layer PL may be omitted.
평탄화층(PL) 상에는 박막 트랜지스터의 소스전극(S) 및 드레인 전극(DE)과 소스전극(S)에 연결되는 데이터 라인(도시 생략)이 배치된다. 소스전극(S)은 층간 절연막(INT)과 평탄화층(PL)을 관통하는 제 1 콘택홀(CH1)을 통해 노출되는 반도체층(A)의 제 1 영역(A1)에 접속되고, 드레인 전극(DE)은 층간 절연막(INT)과 평탄화층(PL)을 관통하는 제 2 콘택홀(CH2)을 통해 노출되는 반도체층(A)의 제 2 영역(A2)에 접속된다. 층간 절연막(INT) 및 평탄화층(PL)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.A data line (not shown) connected to the source electrode S and the drain electrode DE of the thin film transistor and the source electrode S is disposed on the planarization layer PL. The source electrode S is connected to the first region A1 of the semiconductor layer A exposed through the first contact hole CH1 penetrating the interlayer insulating layer INT and the planarization layer PL, and the drain electrode ( DE) is connected to the second region A2 of the semiconductor layer A exposed through the second contact hole CH2 penetrating the interlayer insulating layer INT and the planarization layer PL. The interlayer insulating layer INT and the planarization layer PL may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).
평탄화층(PL) 상에는 소스전극(S), 드레인 전극(DE) 및 데이터 라인을 커버하도록 오버코트층(OC)이 배치된다. 오버코트층(OC)은 평탄화층(PL) 상의 소스전극(S) 및 드레인 전극(DE)과 데이터 라인으로 인한 하부 구조의 단차를 더욱 완화시키면서 하부 구조를 추가적으로 보호하는 평탄화층일 수 있다. 오버코트층(OC)은 실록산계 유기물로 이루어질 수 있다.An overcoat layer OC is disposed on the planarization layer PL to cover the source electrode S, the drain electrode DE, and the data line. The overcoat layer OC may be a planarization layer that additionally protects the lower structure while further mitigating a step difference between the source electrode S and the drain electrode DE and the data line on the planarization layer PL. The overcoat layer OC may be formed of a siloxane-based organic material.
오버코트층(OC) 상에는 차광층(LSL)이 배치된다. 차광층(LSL)은 오버코트층(OC)을 노출시키는 복수의 제 1 개구부들(OP1)과 핀홀들(PH)을 포함한다. 차광층(LSL)은 광을 투과하지 않으면서 반사가 적은 물질을 이용하여 형성될 수 있다. 차광층(LSL)은 광, 특히 적외선 광을 투과하지 않으면서 반사가 적은 물질을 이용하여 형성되는 것이 바람직하다. 예를 들어, 차광층(LSL)을 구성하는 재료로는 크롬(Cr), 크롬 산화물(CeOx)과 같은 금속이 이용될 수 있다. A light blocking layer LSL is disposed on the overcoat layer OC. The light blocking layer LSL includes a plurality of first openings OP1 exposing the overcoat layer OC and the pinholes PH. The light blocking layer LSL may be formed using a material that does not transmit light and has low reflection. The light blocking layer LSL is preferably formed using a material that does not transmit light, particularly infrared light, and has little reflection. For example, a metal such as chromium (Cr) or chromium oxide (CeOx) may be used as a material constituting the light blocking layer LSL.
차광층(LSL) 상에는 보호층(PAS)이 배치된다. 보호층(PAS)은 드레인 전극(DE)을 노출시키는 제 3 콘택홀(CH3) 및 개구부(OP)와 중첩되는 제 4 콘택홀(CH4)을 포함한다. 드레인 전극(DE)을 노출시키는 개구부(OP)의 직경은 제 3 콘택홀(CH3)의 직경보다 크게 형성되고, 제 4 콘택홀(CH4)의 직경은 드레인 전극(DE)을 노출시키는 개구부(OP)의 직경보다 작게 형성된다. A passivation layer PAS is disposed on the light blocking layer LSL. The passivation layer PAS includes a third contact hole CH3 exposing the drain electrode DE and a fourth contact hole CH4 overlapping the opening OP. The diameter of the opening OP exposing the drain electrode DE is larger than the diameter of the third contact hole CH3, and the diameter of the fourth contact hole CH4 is the opening OP exposing the drain electrode DE. ) is smaller than the diameter of
보호층(PAS) 상에는 제 3 콘택홀(CH3), 드레인 전극(DE)을 노출시키는 개구부(OP) 및 제 4 콘택홀(CH4)을 통해 노출되는 드레인 전극(DE)에 접속되도록 애노드 전극(AN)이 배치된다. 보호층(PAS)의 제 4 콘택홀(CH4)의 직경은 차광층(LSL)의 드레인 전극(DE)을 노출시키는 개구부(OP)의 직경보다 작게 형성되므로, 애노드 전극(AN)은 차광층(LSL)과는 접촉하지 않고 박막 트랜지스터의 드레인 전극(DE)과만 접촉한다. On the passivation layer PAS, the anode electrode AN is connected to the third contact hole CH3, the opening OP exposing the drain electrode DE, and the drain electrode DE exposed through the fourth contact hole CH4. ) is placed. Since the diameter of the fourth contact hole CH4 of the passivation layer PAS is smaller than the diameter of the opening OP exposing the drain electrode DE of the light blocking layer LSL, the anode electrode AN is formed with the light blocking layer ( LSL) and only the drain electrode DE of the thin film transistor.
보호층(PAS) 상에는 애노드 전극(AN)을 노출시키는 제 2 개구부(OP2)를 갖는 뱅크층(BL)이 형성된다. 뱅크층(BN)의 제 2 개구부(OP2)는 발광영역(LA)을 정의하는 영역이다. 뱅크층(BL)의 발광영역을 통해 노출된 애노드 전극(AN) 상에는 발광스택(LES)과 캐소드 전극(CA)이 순차적으로 배치된다. 발광 스택(LES)은 애노드 전극(AN) 상에 정공 관련층, 유기발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성될 수 있다. A bank layer BL having a second opening OP2 exposing the anode electrode AN is formed on the passivation layer PAS. The second opening OP2 of the bank layer BN is an area defining the emission area LA. The light emitting stack LES and the cathode electrode CA are sequentially disposed on the anode electrode AN exposed through the light emitting region of the bank layer BL. The light-emitting stack LES may be formed by stacking a hole-related layer, an organic light-emitting layer, and an electron-related layer on the anode electrode AN in the order or in the reverse order.
보호층(PAS) 상에는 캐소드 전극(CA)과 뱅크층(BL)을 커버하도록 봉지층(ENC)이 배치될 수 있다. 봉지층(ENC)은 외부로부터의 수분이나 산소가 봉지층(ENC) 내부에 위치한 발광 스택(LES)으로 침투되는 것을 최소화하기 위한 것으로 무기물층과 유기물층이 번갈아 배치되는 다층 구조로 형성될 수 있다.An encapsulation layer ENC may be disposed on the passivation layer PAS to cover the cathode electrode CA and the bank layer BL. The encapsulation layer ENC is to minimize penetration of moisture or oxygen from the outside into the light emitting stack LES located inside the encapsulation layer ENC, and may be formed in a multi-layered structure in which inorganic material layers and organic material layers are alternately disposed.
도 8의 실시예에 도시된 바와 같이, 핀홀(PH)이 형성된 핀홀 영역의 하부구조는 빛의 투과영역(TA)으로 되기 때문에, 객체(F)에 의해 반사된 광이 표시패널(DP) 하부에 배치된 수광소자(RE)에 용이하게 집광될 수 있게 된다. 따라서, 표시패널(DP)의 내부에 핀홀들(PH)을 갖는 차광층(LSL)을 배치하여 광의 투과율을 극대화할 수 있으므로, 커버 윈도우(CW) 상의 객체(F)의 이미지를 선명하게 인식할 수 있는 효과를 얻을 수 있다.As shown in the embodiment of FIG. 8 , since the lower structure of the pinhole area in which the pinhole PH is formed becomes the light transmission area TA, the light reflected by the object F is transmitted under the display panel DP. It is possible to easily collect the light on the light receiving element (RE) disposed in the. Accordingly, the light transmittance can be maximized by disposing the light blocking layer LSL having the pinholes PH inside the display panel DP, so that the image of the object F on the cover window CW can be clearly recognized. possible effects can be obtained.
또한, 차광층(LSL)이 데이터 라인, 게이트 라인, 소스전극, 드레인 전극 등과 같은 금속층과 중첩되는 영역에 제 1 개구부들(OP1)을 구비하기 때문에 금속 물질로 형성되는 차광층(LSL)으로 인한 기생 정전용량을 최소화할 수 있는 효과를 얻을 수 있다. In addition, since the light blocking layer LSL has the first openings OP1 in a region overlapping a metal layer such as a data line, a gate line, a source electrode, and a drain electrode, the light blocking layer LSL formed of a metal material It is possible to obtain the effect of minimizing the parasitic capacitance.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. Those skilled in the art through the above description will be able to make various changes and modifications without departing from the technical spirit of the present invention.
예를 들어, 본 발명의 도 5 내지 도 8의 예에서 박막 트랜지스터는 게이트 전극이 반도체층보다 상측에 배치되는 게이트 탑(gate top) 방식인 박막 트랜지스터를 예로 들고 있으나, 게이트 전극이 반도체층보다 하측에 배치되는 게이트 버텀(gate bottom) 방식의 박막 트랜지스터를 이용할 수도 있다. For example, in the examples of FIGS. 5 to 8 of the present invention, the thin film transistor is a gate top type thin film transistor in which the gate electrode is disposed above the semiconductor layer, but the gate electrode is located below the semiconductor layer. It is also possible to use a thin film transistor of a gate bottom type disposed in the
또한, 도 7의 실시예에서 차광층(LSL)은 1화소부에 대응하는 영역에서 오버코트층(OC)에 배치되어 애노드 전극(AN)에 연결되는 예를 보여주고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 차광층(LSL)은 1화소부에서 애노드 전극(AN)에 전기적으로 접속된 제 1 영역과, 제 1 영역으로부터 이격되어 애노드 전극(AN)과 전기적으로 절연된 제 2 영역을 포함하도록 구성될 수도 있다. 차광층(LSL)을 이와 같이 구성하면, 제 2 영역이 전기적으로 절연된 플로팅 상태로 되므로 1화소부에서 전체 차광층이 애노드 전극에 연결되는 경우보다 기생 정전용량을 줄일 수 있는 효과를 얻을 수 있다.In addition, in the embodiment of FIG. 7 , the light blocking layer LSL is disposed on the overcoat layer OC in a region corresponding to one pixel portion and is connected to the anode electrode AN, but the present invention is not limited thereto. it is not For example, the light blocking layer LSL includes a first region electrically connected to the anode electrode AN in one pixel portion, and a second region spaced apart from the first region and electrically insulated from the anode electrode AN. It may be configured to When the light blocking layer LSL is configured in this way, since the second region is in an electrically isolated floating state, it is possible to obtain an effect of reducing the parasitic capacitance compared to the case where the entire light blocking layer is connected to the anode electrode in one pixel portion. .
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.
LSL: 차광층 CW: 커버 윈도우
DP: 표시패널 ENC: 봉지층
GI: 게이트 절연막 INT: 층간 절연막
LA: 발광 영역 LE: 발광부
LES: 발광스택 LH: 발광홀
OC: 오버코트층 PA: 핀홀 영역
PAS: 보호막 PH: 핀홀
PL: 평탄화층 LS: 광원
RE: 수광소자 SUB: 기판LSL: light blocking layer CW: cover window
DP: Display panel ENC: Encapsulation layer
GI: gate insulating film INT: interlayer insulating film
LA: light emitting area LE: light emitting area
LES: light emitting stack LH: light emitting hole
OC: overcoat layer PA: pinhole area
PAS: Shield PH: Pinhole
PL: planarization layer LS: light source
RE: light receiving element SUB: substrate
Claims (13)
상기 표시패널의 제 1 면에 배치되는 커버 윈도우;
상기 커버 윈도우에 광을 조사하는 광원; 및
상기 표시패널의 제 1 면과 반대쪽 제 2 면에 배치되고, 상기 광원으로부터 조사되어 상기 커버 윈도우 표면으로부터 반사된 광을 받는 수광소자를 포함하며,
상기 표시패널은,
상기 광원과 상기 수광소자 사이에 배치되고, 상기 광원에서 출사되고 상기 커버 윈도우에서 반사된 광을 통과시켜 상기 수광소자로 유도하는 핀홀을 구비하는 차광층을 포함하며,
상기 표시패널은,
기판 상에 배치되는 박막 트랜지스터;
상기 박막 트랜지스터를 커버하며, 상기 박막 트랜지스터의 소스전극과 드레인 전극을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 갖는 평탄화층;
상기 소스전극과 상기 드레인 전극을 커버하며, 상기 드레인 전극을 노출시키는 제 3 콘택홀을 갖는 오버코트층;
상기 오버코트층 상에 배치되며, 상기 제 3 콘택홀을 통해 노출되는 상기 드레인 전극에 접속되는 애노드 전극;
상기 애노드 전극의 일부를 노출시키는 개구부와, 상기 오버코트층의 일부 영역을 노출시키는 상기 핀홀을 갖는 상기 차광층;
상기 개구부를 통해 노출된 애노드 전극 상에 배치되는 발광스택;
상기 발광스택을 커버하도록 상기 차광층 상에 직접 배치되는 캐소드 전극; 및
상기 캐소드 전극을 커버하도록 배치되는 인캡슐레이션층을 더 포함하는 광학 이미지 센서 일체형 표시장치.a display panel for displaying data;
a cover window disposed on a first surface of the display panel;
a light source irradiating light to the cover window; and
and a light receiving element disposed on a second surface opposite to the first surface of the display panel and receiving light irradiated from the light source and reflected from the surface of the cover window;
The display panel is
and a light blocking layer disposed between the light source and the light receiving element, the light blocking layer having a pinhole for guiding light emitted from the light source and reflected from the cover window to the light receiving element,
The display panel is
a thin film transistor disposed on a substrate;
a planarization layer covering the thin film transistor and having a first contact hole and a second contact hole exposing a source electrode and a drain electrode of the thin film transistor, respectively;
an overcoat layer covering the source electrode and the drain electrode and having a third contact hole exposing the drain electrode;
an anode electrode disposed on the overcoat layer and connected to the drain electrode exposed through the third contact hole;
the light blocking layer having an opening exposing a portion of the anode electrode and the pinhole exposing a portion of the overcoat layer;
a light emitting stack disposed on the anode electrode exposed through the opening;
a cathode electrode disposed directly on the light blocking layer to cover the light emitting stack; and
The optical image sensor integrated display device further comprising an encapsulation layer disposed to cover the cathode electrode.
상기 핀홀과 상기 수광소자 사이는 광 투과영역으로 형성되는 광학 이미지 센서 일체형 표시장치.The method of claim 1,
An optical image sensor integrated display device formed as a light transmitting region between the pinhole and the light receiving element.
상기 광원은 상기 표시패널 내의 상기 차광층과 상기 제 1 면 사이에 배치되고, 스스로 빛을 발하는 자기 발광형인 광학 이미지 센서 일체형 표시장치.The method of claim 1,
The light source is disposed between the light blocking layer in the display panel and the first surface, and is a self-emitting type optical image sensor integrated display device that emits light by itself.
상기 광원은 상기 표시패널의 일측면에서 상기 표시패널의 제 1 면과 대향하는 상기 커버 윈도우의 면에 배치되어, 상기 커버 윈도우 내로 적외선 광을 출사하는 광학 이미지 센서 일체형 표시장치.The method of claim 1,
The light source is disposed on a surface of the cover window opposite to the first surface of the display panel from one side of the display panel to emit infrared light into the cover window.
상기 차광층은 카본이나 흑색안료가 첨가된 수지로 이루어지는 광학 이미지 센서 일체형 표시장치.The method of claim 1,
The light-shielding layer is an optical image sensor-integrated display device made of a resin to which carbon or black pigment is added.
상기 표시패널의 제 1 면에 배치되는 커버 윈도우;
상기 커버 윈도우에 광을 조사하는 광원; 및
상기 표시패널의 제 1 면과 반대쪽 제 2 면에 배치되고, 상기 광원으로부터 조사되어 상기 커버 윈도우 표면으로부터 반사된 광을 받는 수광소자를 포함하며,
상기 표시패널은,
상기 광원과 상기 수광소자 사이에 배치되고, 상기 광원에서 출사되고 상기 커버 윈도우에서 반사된 광을 통과시켜 상기 수광소자로 유도하는 핀홀을 구비하는 차광층을 포함하며,
상기 표시패널은,
기판 상에 배치되는 박막 트랜지스터;
상기 박막 트랜지스터를 커버하며, 상기 박막 트랜지스터의 소스전극과 드레인 전극을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 갖는 평탄화층;
상기 소스전극과 상기 드레인 전극을 커버하며, 상기 드레인 전극을 노출시키는 제 3 콘택홀을 갖는 오버코트층;
상기 오버코트층 상에 배치되며, 상기 오버코트층의 일부를 노출시키는 상기 핀홀을 구비하고, 상기 제 3 콘택홀을 통해 노출된 상기 드레인 전극에 접속되는 상기 차광층;
상기 차광층 상에 배치되며, 상기 제 3 콘택홀과 중첩되는 위치에서 상기 차광층을 노출시키는 제 4 콘택홀을 갖는 보호층;
상기 보호층 상에 배치되어 상기 제 4 콘택홀을 통해 노출된 상기 차광층에 접속되는 애노드 전극;
상기 보호층 상에 배치되어 상기 애노드 전극의 일부를 노출시키는 개구부를 갖는 뱅크층;
상기 개구부를 통해 노출된 애노드 전극 상에 배치되는 발광스택;
상기 발광스택을 커버하도록 상기 뱅크층 상에 배치되는 캐소드 전극; 및
상기 캐소드 전극을 커버하도록 배치되는 인캡슐레이션층을 더 포함하는 광학 이미지 센서 일체형 표시장치.a display panel for displaying data;
a cover window disposed on a first surface of the display panel;
a light source irradiating light to the cover window; and
and a light receiving element disposed on a second surface opposite to the first surface of the display panel and receiving light irradiated from the light source and reflected from the cover window surface;
The display panel is
and a light blocking layer disposed between the light source and the light receiving element, the light blocking layer having a pinhole for guiding light emitted from the light source and reflected from the cover window to the light receiving element,
The display panel is
a thin film transistor disposed on a substrate;
a planarization layer covering the thin film transistor and having a first contact hole and a second contact hole exposing a source electrode and a drain electrode of the thin film transistor, respectively;
an overcoat layer covering the source electrode and the drain electrode and having a third contact hole exposing the drain electrode;
the light blocking layer disposed on the overcoat layer, the light blocking layer having the pinhole exposing a portion of the overcoat layer and connected to the drain electrode exposed through the third contact hole;
a protective layer disposed on the light blocking layer and having a fourth contact hole exposing the light blocking layer at a position overlapping the third contact hole;
an anode electrode disposed on the passivation layer and connected to the light blocking layer exposed through the fourth contact hole;
a bank layer disposed on the protective layer and having an opening exposing a portion of the anode electrode;
a light emitting stack disposed on the anode electrode exposed through the opening;
a cathode electrode disposed on the bank layer to cover the light emitting stack; and
The optical image sensor integrated display device further comprising an encapsulation layer disposed to cover the cathode electrode.
상기 차광층은 크롬(Cr) 또는 크롬 산화물(CeOx)을 포함하는 광 차단물질로 이루어지는 광학 이미지 센서 일체형 표시장치.12. The method of claim 11,
The light blocking layer is made of a light blocking material including chromium (Cr) or chromium oxide (CeOx).
상기 차광층은 1화소부에서 애노드 전극(AN)에 전기적으로 접속된 제 1 영역과, 제 1 영역으로부터 이격되어 애노드 전극(AN)과 전기적으로 절연된 제 2 영역을 포함하는 광학 이미지 센서 일체형 표시장치.
12. The method of claim 11,
The light blocking layer includes a first region electrically connected to the anode electrode AN in one pixel portion, and a second region spaced apart from the first region and electrically insulated from the anode electrode AN. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170115474A KR102455763B1 (en) | 2017-09-08 | 2017-09-08 | Optical Image Sensor Integrated type Display Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170115474A KR102455763B1 (en) | 2017-09-08 | 2017-09-08 | Optical Image Sensor Integrated type Display Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190028245A KR20190028245A (en) | 2019-03-18 |
| KR102455763B1 true KR102455763B1 (en) | 2022-10-18 |
Family
ID=65949233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170115474A KR102455763B1 (en) | 2017-09-08 | 2017-09-08 | Optical Image Sensor Integrated type Display Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102455763B1 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102537758B1 (en) * | 2018-06-27 | 2023-05-31 | 엘지디스플레이 주식회사 | Display device with a built-in optical image sensor |
| KR20200137079A (en) | 2019-05-28 | 2020-12-09 | 삼성디스플레이 주식회사 | Fingerprint sensor and display device including the same |
| KR20210085239A (en) | 2019-12-30 | 2021-07-08 | 엘지디스플레이 주식회사 | Display apparatus |
| KR102429987B1 (en) * | 2020-01-06 | 2022-08-05 | 엘아이지넥스원 주식회사 | Micro lens array and Image sensor module including the same and Manufacturing method thereof |
| KR20210113511A (en) | 2020-03-06 | 2021-09-16 | 삼성디스플레이 주식회사 | Display device |
| KR20210130906A (en) | 2020-04-22 | 2021-11-02 | 삼성디스플레이 주식회사 | Display device |
| KR20220027357A (en) | 2020-08-26 | 2022-03-08 | 삼성디스플레이 주식회사 | Display device |
| CN112701207B (en) * | 2021-03-23 | 2021-07-06 | 北京芯海视界三维科技有限公司 | Light emitting device, method for arranging functional piece of light emitting device and display device |
| KR102613808B1 (en) * | 2021-09-02 | 2023-12-15 | (주)비트리 | Package module, method for manufacturing the same, and method for operating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016164787A (en) * | 2016-03-30 | 2016-09-08 | セイコーエプソン株式会社 | Vein imaging device and electronic apparatus |
| US20170017824A1 (en) * | 2015-02-02 | 2017-01-19 | Synaptics Incorporated | Low profile illumination in an optical fingerprint sensor |
| WO2017132360A1 (en) * | 2016-01-29 | 2017-08-03 | Synaptics Incorporated | Optical fingerprint sensor under a display |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101476442B1 (en) * | 2008-04-01 | 2014-12-24 | 엘지디스플레이 주식회사 | Organic Light Emitting Display |
| KR102320186B1 (en) * | 2014-07-18 | 2021-10-29 | 엘지디스플레이 주식회사 | Organic light emitting display device and method of fabricating the same |
| KR20170014043A (en) * | 2015-07-28 | 2017-02-08 | 엘지디스플레이 주식회사 | Organic light emitting display device |
-
2017
- 2017-09-08 KR KR1020170115474A patent/KR102455763B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170017824A1 (en) * | 2015-02-02 | 2017-01-19 | Synaptics Incorporated | Low profile illumination in an optical fingerprint sensor |
| WO2017132360A1 (en) * | 2016-01-29 | 2017-08-03 | Synaptics Incorporated | Optical fingerprint sensor under a display |
| JP2016164787A (en) * | 2016-03-30 | 2016-09-08 | セイコーエプソン株式会社 | Vein imaging device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190028245A (en) | 2019-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102455763B1 (en) | Optical Image Sensor Integrated type Display Device | |
| US11106882B2 (en) | Fingerprint sensing unit and display device including the same | |
| US10923547B2 (en) | Organic light emitting diode display device | |
| US10957749B2 (en) | Display device including photo pixel with improved sensing sensitivity | |
| US10719172B2 (en) | Display device with built-in optical image sensor | |
| US20200395433A1 (en) | Display device | |
| US11238256B2 (en) | Display device including photosensor units | |
| US11574497B2 (en) | Fingerprint sensor and display device including the same | |
| US11263429B2 (en) | Fingerprint sensor and display device including the same | |
| KR20170134932A (en) | Display device and fabricating mehtod of the same | |
| CN112701232A (en) | Display device | |
| WO2020215642A1 (en) | Display panel, display screen, and display device | |
| KR20200140450A (en) | Display device including protective window | |
| EP3885800A2 (en) | Display device and method of manufacturing the same | |
| CN112909030A (en) | Optical sensor and display device including the same | |
| US11839134B2 (en) | Display device having a detection element | |
| CN219108131U (en) | Display device | |
| WO2023085405A1 (en) | Detection device | |
| US11914816B2 (en) | Detection device | |
| WO2023085404A1 (en) | Detection device | |
| US11844262B2 (en) | Under-screen fingerprint recognition module, display assembly and display device | |
| KR20230142061A (en) | Display device | |
| KR20230144673A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |