KR102450857B1 - 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치 - Google Patents

타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치 Download PDF

Info

Publication number
KR102450857B1
KR102450857B1 KR1020150191631A KR20150191631A KR102450857B1 KR 102450857 B1 KR102450857 B1 KR 102450857B1 KR 1020150191631 A KR1020150191631 A KR 1020150191631A KR 20150191631 A KR20150191631 A KR 20150191631A KR 102450857 B1 KR102450857 B1 KR 102450857B1
Authority
KR
South Korea
Prior art keywords
source driver
timing controller
connector
board
substrate
Prior art date
Application number
KR1020150191631A
Other languages
English (en)
Other versions
KR20170081012A (ko
Inventor
김세영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191631A priority Critical patent/KR102450857B1/ko
Publication of KR20170081012A publication Critical patent/KR20170081012A/ko
Application granted granted Critical
Publication of KR102450857B1 publication Critical patent/KR102450857B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소스 드라이버 IC에서 타이밍 콘트롤러로 피드백되는 데이터 수신 준비 신호를 전송하는 EPI 배선이 소스 드라이버 기판과 타이밍 콘트롤러 기판을 연결하는 모든 커넥터를 경유하도록 하여 커넥터 분리 시 이를 감지할 수 있는 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치에 대한 것이다. 보다 상세하게 본 발명은 다수의 소스 드라이버 IC가 구비된 소스 드라이버 기판과, 타이밍 콘트롤러가 구비된 타이밍 콘트롤러 기판, 이들을 연결하는 다수의 커넥터 사이에서 데이터 수신 준비 신호를 피드백하는 배선이 다수의 커넥터를 모두 경유하도록 한다. 이러한 구조에 의해 본 발명은 다수의 커넥터 중 적어도 하나 이상이 분리되었을 경우, 타이밍 콘트롤러가 데이터 수신 준비 신호를 피드백 받지 못하여 커넥터의 분리를 쉽게 인지할 수 있다.

Description

타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치{TIMING CONTROLLER ASSEMBLY AND DISPLAY PANEL ASSEMBLY AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 소스 드라이버 IC에서 타이밍 콘트롤러로 피드백되는 데이터 수신 준비 신호를 전송하는 EPI 배선이 소스 드라이버 기판과 타이밍 콘트롤러 기판을 연결하는 모든 커넥터를 경유하도록 하여 커넥터 분리 시 이를 감지할 수 있는 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치에 대한 것이다.
평판표시 장치(flat panel display: FPD) 중 하나인 유기 발광 다이오드(organic light emitting diode: OLED) 표시 장치는 높은 휘도와 낮은 동작 전압 특성을 갖는다.
그리고, 스스로 빛을 내는 자체 발광형이기 때문에 대조비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽다. 또한, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한, 유기 발광 다이오드 표시 장치의 제조공정은 증착(deposition) 및 인캡슐레이션(encapsulation)이 전부라고 할 수 있기 때문에, 제조공정이 매우 단순하다.
도 1은 종래 기술에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도이다.
도 1에 도시된 바와 같이, 종래 기술에 따른 타이밍 콘트롤러 어셈블리는 영상을 표시하는 표시 패널을 구동하는 소스 드라이버 IC(1200)가 구비된 소스 드라이버 기판(1300)과, 타이밍 콘트롤러(1110)가 구비된 타이밍 콘트롤러 기판(1100), 소스 드라이버 기판(1300)과 타이밍 콘트롤러 기판(1100)을 연결하는 커넥터(1400), 및 소스 드라이버 IC(1200)로부터 데이터 수신 준비 신호를 타이밍 콘트롤러(1110)로 피드백하는 배선(1500)을 포함한다.
소스 드라이버 IC(1200)는 타이밍 콘트롤러(1110)로부터 전달되는 데이터 제어신호와 영상데이터를 이용하여 데이터 신호를 생성하고, 생성된 데이터 신호를 표시 패널의 데이터 배선(1500)에 전달한다. 물론, 이외에도 표시 패널의 파워배선에 전원전압을 전달하는 등의 기능도 수행한다. 여기서, 종래의 소스 드라이버 IC(1200)는 5개가 하나의 소스 드라이버 기판(1300)에 장착되며, 총 5개의 소스 드라이버 기판, 즉, 제1 내지 제5 소스 드라이버 기판(1310, 1320, 1330, 1340)이 구비된다. 이에 따라, 소스 드라이버 IC(1200)는 총 20개, 즉, 제1 내지 제20 소스 드라이버 IC(1241, 1242, 1243, 1244, 1245)가 구비된다.
타이밍 콘트롤러(1110)는 외부의 시스템으로부터 입력되는 영상신호, 데이터인에이블신호, 수평동기신호, 수직동기신호 및 클럭신호를 이용하여 게이트 제어신호, 데이터 제어신호 및 영상데이터를 생성한다
타이밍 콘트롤러 기판(1100)은 타이밍 콘트롤러(1110)가 장착되는 인쇄 회로 기판으로서, 전원 블록, 메모리, 외부 전원 입력 단자, 영상 신호 입력 단자, PC 인터페이스 등이 구비된다.
커넥터는 소스 드라이버 기판(1300)과 타이밍 콘트롤러 기판(1100)을 연결하며, 제1 소스 드라이버 기판(1310)과 타이밍 콘트롤러 기판(1100)을 연결하는 제1 커넥터(1410) 및 제2 커넥터(1410, 1420)와, 제2 소스 드라이버 기판(1320)과 타이밍 콘트롤러 기판(1100)을 연결하는 제3 커넥터(1430) 및 제4 커넥터(1440)를 포함한다.
배선(1500)은 소스 드라이버 IC(1200)에서 타이밍 콘트롤러(1110)로 피드백된 락신호를 전달한다. 본 실시예는 이러한 배선(1500)으로 EPI(Embedded Point-to-Point Interface) 배선을 포함한다. 또한, EPI 배선은 제1 소스 드라이버 IC 그룹(1210)과 타이밍 콘트롤러(1110)를 연결하는 제1 EPI 배선 그룹(1510)과, 제2 소스 드라이버 IC 그룹(1220)과 타이밍 콘트롤러(1110)를 연결하는 제2 EPI 배선 그룹(1520), 제3 소스 드라이버 IC 그룹(1230)과 제1 소스 드라이버 IC 그룹(1210)을 연결하는 제3 EPI 배선 그룹(1530), 및 제4 소스 드라이버 IC 그룹(1240)과 제2 소스 드라이버 IC 그룹(1220)을 연결하는 제4 EPI 배선 그룹(1540)을 포함한다.
제1 EPI 배선 그룹(1510)은 제1 소스 드라이버 IC(1211)와 제2 소스 드라이버 IC(1212)를 연결하는 제1 EPI 배선(1511)과 제2 소스 드라이버 IC(1212)와 제3 소스 드라이버 IC(1213)를 연결하는 제2 EPI 배선(1512)을 포함한다. 또한, 제3 소스 드라이버 IC(1213)와 제4 소스 드라이버 IC(1214)를 연결하는 제3 EPI 배선(1513)과 제4 소스 드라이버 IC(1214)와 제5 소스 드라이버 IC(1215)를 연결하는 제4 EPI 배선(1514)을 포함한다. 또한, 제5 소스 드라이버 IC(1215)와 타이밍 콘트롤러(1110)를 연결하는 제5 EPI 배선(1515)을 포함한다.
제2 EPI 배선 그룹(1520)은 제6 소스 드라이버 IC(1221)와 제7 소스 드라이버 IC(1222)를 연결하는 제6 EPI 배선(1521)과 제7 소스 드라이버 IC(1222)와 제8 소스 드라이버 IC(1223)를 연결하는 제7 EPI 배선(1522)을 포함한다. 또한, 제8 소스 드라이버 IC(1223)와 제9 소스 드라이버 IC(1224)를 연결하는 제8 EPI 배선(1523)과, 제9 소스 드라이버 IC(1224)와 제10 소스 드라이버 IC(1225)를 연결하는 제9 EPI 배선(1524)을 포함한다. 또한, 제10 소스 드라이버 IC(1225)와 제4 소스 드라이버 기판(1340)의 제16 소스 드라이버 IC(1241) 를 연결하는 제10 EPI 배선(1525)을 포함한다.
제3 EPI 배선 그룹(1530)은 제11 소스 드라이버 IC(1231)와 제12 소스 드라이버 IC(1232)를 연결하는 제11 EPI 배선(1531)과, 제12 소스 드라이버 IC(1232)와 제13 소스 드라이버 IC(1233)를 연결하는 제12 EPI 배선(1532)을 포함한다. 또한, 제13 소스 드라이버 IC(1233)와 제14 소스 드라이버 IC(1234)를 연결하는 제13 EPI 배선(1533)과, 제14 소스 드라이버 IC(1234)와 제15 소스 드라이버 IC(1235)를 연결하는 제14 EPI 배선(1534)을 포함한다. 또한, 제15 소스 드라이버 IC(1235)와 제1 소스 드라이버 IC(1211)를 연결하는 제15 EPI 배선(1535)을 포함한다.
또한, 제4 EPI 배선 그룹(1540)은 제16 소스 드라이버 IC(1241)와 제17 소스 드라이버 IC(1242)를 연결하는 제16 EPI 배선(1541)과, 제17 소스 드라이버 IC(1242)와 제18 소스 드라이버 IC(1243)를 연결하는 제17 EPI 배선(1542)을 포함한다. 또한, 제18 소스 드라이버 IC(1243)와 제19 소스 드라이버 IC(1244)를 연결하는 제18 EPI 배선(1543)을 포함하고, 제19 소스 드라이버 IC(1244)와 제20 소스 드라이버 IC(1245)를 연결하는 제19 EPI 배선(1544)을 포함한다 또한, 제20 소스 드라이버 IC(1245)와 타이밍 콘트롤러(1110)를 연결하는 제20 EPI 배선(1545)을 포함한다.
도 2는 종래 기술에 따른 타이밍 콘트롤러 어셈블리에서 커넥터 분리 시 번(burn)된 커넥터 사진이며, 도 3은 종래 기술에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도이다. 도 3에서 양측의 화살표는 전류의 흐름을 의미한다.
이와 같은 구조의 종래 기술은 조립 공정 시, 또는 사용 시 커넥터가 분리될 경우, 도 2에 도시된 바와 같이 전류량 증가에 의해 분리되지 않은 커넥터가 번(burn)되는 문제점이 있다. 또한, 도 3에 도시된 바와 같이, 도시된 FFC 커넥터(가장자리 화살표 표시 부분)의 삭제 시에도 게이트 전류패스(화살표)가 감소하여 세정제 테스트 등 가혹 조건에서 커넥터가 번(burn)되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 소스 드라이버 기판과 타이밍 콘트롤러 기판을 연결하는 커넥터 분리 시 이를 쉽게 감지할 수 있는 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
전술된 과제를 해결하기 위해서, 본 발명에 따른 타이밍 콘트롤러 어셈블리와 표시 패널 어셈블리 및 표시 장치는 다수의 소스 드라이버 IC가 구비된 소스 드라이버 기판과, 타이밍 콘트롤러가 구비된 타이밍 콘트롤러 기판, 이들을 연결하는 다수의 커넥터 사이에서 데이터 수신 준비 신호를 피드백하는 배선이 다수의 커넥터를 모두 경유하도록 한다. 이러한 구조에 의해 본 발명은 다수의 커넥터 중 적어도 하나 이상이 분리되었을 경우, 타이밍 콘트롤러가 데이터 수신 준비 신호를 피드백 받지 못하여 커넥터의 분리를 쉽게 인지할 수 있다.
상세하게 본 발명에 따른 타이밍 콘트롤러 어셈블리는 타이밍 콘트롤러를 포함하는 타이밍 콘트롤러 기판과, 타이밍 콘트롤러 기판과 다수의 커넥터에 의해 연결되며 다수의 소스 드라이버 IC가 장착된 소스 드라이버 기판을 포함한다. 또한, 다수의 소스 드라이버 IC를 서로 연결하고, 서로 연결된 다수의 소스 드라이버 IC 중 어느 하나를 상기 타이밍 콘트롤러에 연결하여 소스 드라이버로부터 데이터 수신 준비 신호를 상기 타이밍 콘트롤러에 전송하는 다수의 배선을 포함한다. 여기서, 본 발명은 전술된 배선 중 적어도 어느 하나가 다수의 커넥터를 경유하도록 한다. 또한, 본 발명은 배선으로 서로 연결된 다수의 소스 드라이버 IC 중 타이밍 콘트롤러와 직접 연결된 일 소스 드라이버 IC를 연결하는 일 배선이 다수의 커넥터를 경유하도록 할 수 있다.
또한, 타이밍 콘트롤러와 직접 연결된 일 소스 드라이버 IC와 직간접 연결된 하나 이상의 타 소스 드라이버 IC를 서로 연결하는 하나 이상의 타 배선이 다수의 커넥터를 경유하도록 할 수 있다. 여기서, 타 배선에서 연장 배선이 연장되어 타이밍 콘트롤러에 연결될 수 있다.
본 발명에 의하면, 소스 드라이버IC에서 타이밍 콘트롤러로 피드백되는 데이터 수신 준비 신호를 전달하는 EPI 배선이 소스 드라이버 기판과 타이밍 콘트롤러 기판을 연결하는 모든 커넥터를 경유하도록 한다.
이에 따라, 본 발명은 다수의 커넥터 중 적어도 하나 이상이 분리되었을 경우, 타이밍 콘트롤러가 데이터 수신 준비 신호를 피드백 받지 못하여 커넥터의 분리를 쉽게 인지할 수 있다.
본 발명은 커넥터의 분리 시 이를 쉽게 인지하고 타이밍 콘트롤러가 소스 드라이버 IC에 영상 데이터를 주지 못하도록 하여 커넥터가 타는 것을 방지할 수 있다.
도 1은 종래 기술에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도.
도 2는 종래 기술에 따른 타이밍 콘트롤러 어셈블리에서 커넥터 분리 시 번(burn)된 커넥터 사진.
도 3은 종래 기술에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도.
도 4는 본 발명의 제1 실시예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도.
도 5는 본 발명의 제1 실시예에 따른 타이밍 콘트롤러 어셈블리에서 커넥터가 분리된 상태를 도시한 개략 평면도.
도 6은 본 발명의 제2 실시예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도.
도 7은 본 발명의 제3 실시예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도.
도 8은 본 발명의 제4 실시예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도.
도 9는 본 발명의 제4 실시예의 변형예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도.
도 10은 본 발명의 제4 실시예의 다른 변형예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도.
도 11은 본 발명의 일실시예에 따른 표시 장치를 도시한 도면.
도 12와 도 13은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 도면.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
또한, 이하에서 설명되는 본 발명은 유기발광 다이오드 표시 장치(Organic Light Emitting Display: OLED)를 예시로 설명하지만, 이에 한정되는 것은 아니다. 즉, 본 발명은 유기발광 다이오드 표시 장치 외에도 액정표시소자(Liquid Crystal Display: LCD), 전계방출 표시소자(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등의 표시 장치에도 적용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 제1 실시예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도이다.
본 발명의 제1 실시예에 따른 타이밍 콘트롤러 어셈블리는 도 4에 도시된 바와 같이, 타이밍 콘트롤러(110)를 포함하는 타이밍 콘트롤러 기판(100)과, 다수의 소스 드라이버 IC(200)가 장착된 소스 드라이버 기판(300), 타이밍 콘트롤러 기판(100)과 소스 드라이버 기판(300)을 접속시키는 커넥터(400), 다수의 소스 드라이버 IC(200)를 서로 연결하여 소스 드라이버 IC(200)로부터 데이터 수신 준비 신호를 타이밍 콘트롤러(110)에 피드백하는 배선(500)을 포함한다.
타이밍 콘트롤러(110)는 외부의 시스템으로부터 입력되는 영상신호, 데이터인에이블신호, 수평동기신호, 수직동기신호 및 클럭신호를 이용하여 게이트 제어신호, 데이터 제어신호 및 영상데이터를 생성한다. 또한, 소스 드라이버 IC로부터 데이터 수신 준비 신호, 예를 들어, 락(lock) 신호를 수신하여 소스 드라이버 IC가 영상데이터 등을 수신할 준비가 되었는지 판단한다.
타이밍 콘트롤러 기판(100)은 타이밍 콘트롤러(110)가 장착되는 인쇄 회로 기판으로서, 전원 블록, 메모리, 외부 전원 입력 단자, 영상 신호 입력 단자, PC 인터페이스 등이 구비된다.
소스 드라이버 IC(200)는 타이밍 콘트롤러(110)로부터 전달되는 데이터 제어신호와 영상데이터를 이용하여 데이터 신호를 생성하고, 생성된 데이터 신호를 표시 패널의 데이터 배선에 전달한다. 물론, 이외에도 표시 패널의 파워배선에 전원전압을 전달하는 등의 기능도 수행한다. 본 실시예는 이러한 소스 드라이버 IC(200)가 제1 내지 제4 소스 드라이버 기판(310, 320, 330, 340)에 구비된 것을 예시한다.
소스 드라이버 기판(300)에 다수의 소스 드라이버 IC(200)가 구비되며, 본 실시예는 하나의 소스 드라이버 기판에 5개의 소스 드라이버 IC가 구비된 것을 예시한다. 여기서, 하나의 소스 드라이버 기판에 구비된 5개의 소스 드라이버 IC를 그룹으로 정의한다. 소스 드라이버 IC(200)는 제1 소스 드라이버 기판(310)에 구비된 제1 소스 드라이버 IC 그룹(210)과, 제2 소스 드라이버 기판(320)에 구비된 제2 소스 드라이버 IC 그룹(220), 제3 소스 드라이버 기판(330)에 구비된 제3 소스 드라이버 IC 그룹(230), 및 제4 소스 드라이버 기판(340)에 구비된 제4 소스 드라이버 IC 그룹(240)을 포함한다.
제1 소스 드라이버 IC 그룹(210)은 제1 소스 드라이버 IC(211), 제2 소스 드라이버 IC(212), 제3 소스 드라이버 IC(213), 제4 소스 드라이버 IC(214), 및 제5 소스 드라이버 IC(215)를 포함한다. 또한, 제2 소스 드라이버 IC 그룹(220)은 제6 소스 드라이버 IC(221)와, 제7 소스 드라이버 IC(222), 제8 소스 드라이버 IC(223), 제9 소스 드라이버 IC(224), 및 제10 소스 드라이버 IC(225)를 포함한다. 제3 소스 드라이버 IC 그룹(230)은 제11 소스 드라이버 IC(231)와, 제12 소스 드라이버 IC(232), 제13 소스 드라이버 IC(233), 제14 소스 드라이버 IC(234), 및 제15 소스 드라이버 IC(235)를 포함한다. 제4 소스 드라이버 IC 그룹(240)은 제16 소스 드라이버 IC(241)와, 제17 소스 드라이버 IC(242), 제18 소스 드라이버 IC(243), 제19 소스 드라이버 IC(244), 및 제20 소스 드라이버 IC(245)를 포함한다.
전술된 소스 드라이브 IC(200) 각각에는 CDR(Clock and Data Recovery)을 위한 클럭 복원회로가 내장되어 있다. 타이밍 콘트롤러(110)는 클럭 복원회로의 출력 위상과 주파수가 고정(lock)될 수 있도록 클럭 트레이닝 패턴(clock training pattern) 신호를 소스 드라이브 IC들에 전송한다. 소스 드라이브 IC들에 내장된 클럭 복원회로는 EPI 배선을 통해 입력되는 클럭 트레이닝 패턴 신호와 클럭신호가 입력되면 내부 클럭을 발생시킨다. 소스 드라이브 IC들은 내부 클럭의 위상과 주파수가 고정되면 출력 안정 상태를 지시하는 하이 레벨의 락 신호를 타이밍 콘트롤러(110)에 피드백 입력한다. 락 신호는 타이밍 콘트롤러(110)와 마지막 소스 드라이브 IC에 연결된 락 피드백 신호 배선을 통해 타이밍 콘트롤러(110)에 피드백 입력된다.
이와 같이, 타이밍 콘트롤러(110)에 데이터 수신 준비 신호, 예를 들어, 락 신호가 피드백되면 타이밍 콘트롤러(110)는 소스 드라이브 IC가 영상 신호등을 수신할 준비가 된 것으로 판단한다.
커넥터(400)는 소스 드라이버 기판(300)과 타이밍 콘트롤러 기판(100)을 연결하며, 본 실시예는 커넥터(400)로 FFC(Flat Flex Cable)를 예시한다. 또한, 본 실시예에서 커넥터(400)는 제1 소스 드라이버 기판(310)과 타이밍 콘트롤러 기판(100)을 연결하는 제1 커넥터(410) 및 제2 커넥터(420)와, 제2 소스 드라이버 기판(320)과 타이밍 콘트롤러 기판(100)을 연결하는 제2 커넥터(420) 및 제4 커넥터(440)를 예시한다.
배선(500)은 소스 드라이버 IC(200)에서 타이밍 콘트롤러(110)로 피드백된 락신호를 전달한다. 본 실시예는 이러한 배선(500)으로 EPI(Embedded Point-to-Point Interface) 배선을 포함한다. 또한, EPI 배선은 제1 소스 드라이버 IC 그룹(210)과 타이밍 콘트롤러(110)를 연결하는 제1 EPI 배선 그룹(510)과, 제2 소스 드라이버 IC 그룹(220)과 타이밍 콘트롤러(110)를 연결하는 제2 EPI 배선 그룹(520), 제3 소스 드라이버 IC 그룹(230)과 제1 소스 드라이버 IC 그룹(210)을 연결하는 제3 EPI 배선 그룹(530), 및 제4 소스 드라이버 IC 그룹(240)과 제2 소스 드라이버 IC 그룹(220)을 연결하는 제4 EPI 배선 그룹(540)을 포함한다.
제1 EPI 배선 그룹(510)은 제1 소스 드라이버 IC(211)와 제2 소스 드라이버 IC(212)를 연결하는 제1 EPI 배선(511)과 제2 소스 드라이버 IC(212)와 제3 소스 드라이버 IC(213)를 연결하는 제2 EPI 배선(512)을 포함한다. 또한, 제3 소스 드라이버 IC(213)와 제4 소스 드라이버 IC(214)를 연결하는 제3 EPI 배선(513)과 제4 소스 드라이버 IC(214)와 제5 소스 드라이버 IC(215)를 연결하는 제4 EPI 배선(514)을 포함한다. 또한, 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)을 포함한다.
제3 EPI 배선 그룹(530)은 제11 소스 드라이버 IC(231)와 제12 소스 드라이버 IC(232)를 연결하는 제11 EPI 배선(531)과, 제12 소스 드라이버 IC(232)와 제13 소스 드라이버 IC(233)를 연결하는 제12 EPI 배선(532)을 포함한다. 또한, 제13 소스 드라이버 IC(233)와 제14 소스 드라이버 IC(234)를 연결하는 제13 EPI 배선(533)과, 제14 소스 드라이버 IC(234)와 제15 소스 드라이버 IC(235)를 연결하는 제14 EPI 배선(534)을 포함한다. 또한, 제15 소스 드라이버 IC(235)와 제1 소스 드라이버 IC(211)를 연결하는 제15 EPI 배선(535)을 포함한다.
이에 따라, 제11 소스 드라이버 IC(231)는 제1 및 제3 소스 드라이버 기판(310, 320)에서 EPI 배선 연결을 기준으로 타이밍 콘트롤러(110)로부터 가장 멀리 배치된다. 따라서, 제11 소스 드라이버 IC(231)에서 피드백된 데이터 수신 준비 신호는 제12 소스 드라이버 IC 내지 제15 소스 드라이버 IC(232, 233, 234, 235)를 통해 제1 소스 드라이버 IC(211)로 피드백된다. 또한, 제1 소스 드라이버 IC(211)의 데이터 수신 준비 신호는 제1 EPI 배선(511)을 통해 제2 소스 드라이버 IC(212)에 전달되고, 제2 소스 드라이버 IC(212)는 제2 EPI배선(512)을 통해 제3 소스 드라이버 IC(213)에 데이터 수신 준비 신호를 피드백한다. 또한, 제3 소스 드라이버 IC(213)는 제3 EPI 배선(513)을 통해 제4 소스 드라이버 IC(214)에 데이터 수신 준비 신호를 전달하며, 제4 소스 드라이버 IC(214)는 제4 EPI 배선(514)을 통해 제5 소스 드라이버 IC(215)에 데이터 수신 준비 신호를 피드백한다. 마지막으로, 제5 소스 드라이버 IC(215)는 제5 EPI 배선(515)을 통해 타이밍 콘트롤러(110)에 데이터 수신 준비 신호를 피드백한다. 이러한 구성에 의해서, 타이밍 콘트롤러(110)는 제11 소스 드라이버 IC(231)를 시작으로 제3 소스 드라이버 IC 그룹(230)과 제1 소스 드라이버 IC 그룹(210)에 속한 소스 드라이버 IC로부터 데이터 수신 준비 신호를 피드백 받아 제1 소스 드라이버 IC 그룹(210)과 제3 소스 드라이버 IC 그룹(230)이 영상데이터 등을 수신할 준비가 되었는지 판단할 수 있다.
제2 EPI 배선 그룹(520)은 제6 소스 드라이버 IC(221)와 제7 소스 드라이버 IC(222)를 연결하는 제6 EPI 배선(521)과 제7 소스 드라이버 IC(222)와 제8 소스 드라이버 IC(223)를 연결하는 제7 EPI 배선(522)을 포함한다. 또한, 제8 소스 드라이버 IC(223)와 제9 소스 드라이버 IC(224)를 연결하는 제8 EPI 배선(523)과, 제9 소스 드라이버 IC(224)와 제10 소스 드라이버 IC(225)를 연결하는 제9 EPI 배선(524)을 포함한다. 또한, 제10 소스 드라이버 IC(225)와 제4 소스 드라이버 기판(340)의 제16 소스 드라이버 IC(241) 를 연결하는 제10 EPI 배선(525)을 포함한다.
또한, 제4 EPI 배선 그룹(540)은 제16 소스 드라이버 IC(241)와 제17 소스 드라이버 IC(242)를 연결하는 제16 EPI 배선(541)과, 제17 소스 드라이버 IC(242)와 제18 소스 드라이버 IC(243)를 연결하는 제17 EPI 배선(542)을 포함한다. 또한, 제18 소스 드라이버 IC(243)와 제19 소스 드라이버 IC(244)를 연결하는 제18 EPI 배선(543)을 포함하고, 제19 소스 드라이버 IC(244)와 제20 소스 드라이버 IC(245)를 연결하는 제19 EPI 배선(544)을 포함한다 또한, 제20 소스 드라이버 IC(245)와 타이밍 콘트롤러(110)를 연결하는 제20 EPI 배선(545)을 포함한다.
이에 따라, 제20 소스 드라이버 IC(245)는 제2 및 제4 소스 드라이버 기판(320, 340)에서 EPI 배선 연결을 기준으로 타이밍 콘트롤러(110)로부터 가장 근접하게 배치된다. 따라서, 제6 소스 드라이버 IC(221)에서 피드백된 데이터 수신 준비 신호는 제7 내지 제 10 소스 드라이버 IC(222, 223, 224, 225)를 통해 제4 소스 드라이버 기판(340)의 제16 소스 드라이버 IC(241)에 전달된다. 또한, 제16 소스 드라이버 IC(241)의 데이터 수신 준비 신호는 제17 내지 제19 소스 드라이버 IC(242, 243, 244)를 통해 제20 소스 드라이버 IC(245)에 전달되고, 제20 소스 드라이버 IC(245)의 데이터 수신 준비 신호는 제20 EPI 배선(545)을 통해 타이밍 콘트롤러(110)에 피드백된다. 이러한 구성에 의해서, 제6 소스 드라이버 IC(221)의 데이터 수신 준비 신호는 제20 소스 드라이버 IC(245)까지 전달되고, 타이밍 콘트롤러(110)는 제20 소스 드라이버 IC(245)로부터 데이터 수신 준비 신호를 피드백 받아 제2 및 제4 소스 드라이버 IC 그룹(220, 240)에 속한 소스 드라이버 IC들이 영상데이터 등을 수신할 준비가 되었는지 판단할 수 있다.
여기서, 본 실시예는 EPI 배선 연결을 기준으로 타이밍 콘트롤러(110)에 가장 근접한 제5 소스 드라이버 IC(215)와, 제20 소스 드라이버 IC(245)에서 타이밍 콘트롤러(110)로 연결되는 제5 EPI 배선(515) 및 제20 EPI 배선(545)이 케이블을 경유하도록 한다.
이는 상세하게, 도 4에 도시된 바와 같이, 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)이 제1 케이블과 제2 케이블을 경유하여 타이밍 콘트롤러(110)와 연결되도록 한다.
제 5 EPI 배선의 경우, 제5 소스 드라이버 IC(215)에서 출발하여 제2 커넥터(420)을 통해 타이밍 콘트롤러 기판(100)을 경유하여 제1 커넥터(410)로 연장된다. 또한, 제5 EPI 배선(515)은 제1 커넥터(410)을 통해 다시 제1 소스 드라이버 기판(310)까지 연장되며, 제1 소스 드라이버 기판(310)까지 연장된 제5 EPI 배선(515)은 다시 제1 커넥터(410)을 통해 타이밍 콘트롤러(110)에 연결된다.
제 20 EPI 배선(545)은 제20 소스 드라이버 IC(245)에서 출발하여 제4 커넥터(440)을 통해 타이밍 콘트롤러 기판(100)을 경유하여 제3 커넥터(430)로 연장되며, 제3 커넥터(430)을 통해 다시 제1 소스 드라이버 기판(310)까지 연장된다. 또한, 제1 소스 드라이버 기판(310)까지 연장된 제20 EPI 배선(545)은 다시 제3 커넥터(430)을 통해 타이밍 콘트롤러(110)에 연결된다. 여기서, 본 실시예는 소스 드라이버 기판(300)과 커넥터(400) 및 타이밍 콘트롤러 기판(100)에 EPI 배선이 구비되고, 소스 드라이버 기판(300)과 커넥터(400) 및 타이밍 콘트롤러(110)가 커넥터(400)에 의해 연결될 때 EPI 배선도 연결되는 것을 연장된다는 표현으로 설명하였다.
이와 같이, 본 실시예는 EPI 배선연결을 기준으로 타이밍 콘트롤러(110)와 가장 근접한 소스 드라이버 IC에서 타이밍 콘트롤러(110)로 연결되는 EPI 배선이 소스 드라이버 기판(300)과 타이밍 콘트롤러 기판(100)을 연결하는 모든 커넥터(400)을 경유하도록 한다.
도 5는 본 발명의 제1 실시예에 따른 타이밍 콘트롤러 어셈블리에서 커넥터가 분리된 상태를 도시한 개략 평면도이다.
도 5를 참조하면, 본 실시예에 따른 타이밍 콘트롤러 어셈블리는 제1 커넥터(410)이 분리될 경우, 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)도 단선된다. 따라서, 제1 소스 드라이버 IC 내지 제5 소스 드라이버 IC(211, 212, 213, 214, 215)가 데이터 수신 준비 신호를 피드백 하더라도 분리된 제1 커넥터(410)에 의해 데이터 수신 준비 신호가 타이밍 콘트롤러(110)에 입력 되지 않는다. 또한, 이 경우, 타이밍 콘트롤러(110)는 제5 EPI 배선(515)이 경유하는 커넥터, 즉, 제1 커넥터(410)과 제2 커넥터(420) 중 적어도 어느 하나가 분리되었거나, 제1 내지 제5 소스 드라이버 IC(211, 212, 213, 214, 215), 제11 내지 제15 소스 드라이버 IC(231, 232, 233, 234, 235)나 제1 및 제3 소스 드라이버 기판(310, 320, 330)에 문제가 발생된 것으로 판단할 수 있다. 또한, 제2 커넥터 내지 제4 커넥터(420, 430, 440) 중 어느 하나가 분리된 경우에도 타이밍 콘트롤러(110)는 이와 유사하게 판단할 수 있다. 따라서, 본 실시예는 제1 및 제3 소스 드라이버 기판(310, 330) 측에 문제가 발생한 것인지 제2 및 제4 소스 드라이버 기판(320, 340) 측에 문제가 발생한 것인지 판단할 수 있다. 또한, 커넥터(400)의 분리를 감지하면, 타이밍 콘트롤러(110)는 이를 소리 등으로 사용자에게 경고하며, 더 나아가 타이밍 콘트롤러(110)는 영상 데이터를 소스 드라이버 IC(200)에 전송하지 않는다.
이와 같이, 기존에는 EPI 배선이 하나의 커넥터(400)를 통해 타이밍 콘트롤러(110)에 연결되므로, EPI 배선이 통과하지 않는 커넥터(400)가 분리될 경우, 데이터 수신 준비 신호를 통해 이를 인지할 수 없었다. 하지만, 본 실시예는 EPI 배선이 모든 커넥터(400)를 경유하여 타이밍 콘트롤러(110)에 연결됨으로써, 어떠한 커넥터(400)가 분리되더라도 이를 감지할 수 있다.
다음은 소스 드라이버 IC 사이를 연결하는 EPI 배선이 케이블을 경유하는 본 발명의 제2 실시예에 따른 타이밍 콘트롤러 어셈블리에 대해 도면을 참조하여 설명한다. 이하, 후술될 실시예들에서 전술된 본 발명의 제1 실시예에 따른 타이밍 콘트롤러 어셈블리의 설명과 중복되는 내용은 생략하거나 간략히 설명한다.
도 6은 본 발명의 제2 실시예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도이다.
본 발명의 제2 실시예에 따른 타이밍 콘트롤러 어셈블리는 도 6에 도시된 바와 같이, 타이밍 콘트롤러(110)를 포함하는 타이밍 콘트롤러 기판(100)과, 다수의 소스 드라이버 IC(200)가 장착된 소스 드라이버 기판(300), 타이밍 콘트롤러 기판(100)과 소스 드라이버 기판(300)을 접속시키는 다수의 커넥터(400), 다수의 소스 드라이버 IC(200)를 서로 연결하여 소스 드라이버 IC(200)로부터 데이터 수신 준비 신호를 타이밍 콘트롤러(110)에 피드백하며 커넥터(400)를 경유하여 소스 드라이버 IC(200) 사이를 연결하는 배선(500)을 포함한다. 여기서, 다수의 소스 드라이버 IC(200)는 전술된 본 발명의 제1 실시예와 동일하게 제1 내지 제5 소스 드라이버 IC(211, 212, 213, 214, 215)를 포함하는 제1 소스 드라이버 IC 그룹(210)과, 제6 내지 제10 소스 드라이버 IC(221, 222, 223, 224, 225)를 포함하는 제2 소스 드라이버 IC 그룹(220)을 포함한다. 또한, 제11 내지 제15 소스 드라이버 IC(231, 232, 233, 234, 235)를 포함하는 제3 소스 드라이버 IC 그룹(230)과, 제16 내지 제20 소스 드라이버 IC(241, 242, 243, 244, 245)를 포함하는 제4 소스 드라이버 IC 그룹(240)을 포함한다. 또한, 제1 소스 드라이버 IC 그룹(210)은 제1 소스 드라이버 기판(310)에 구비되고, 제2 소스 드라이버 IC 그룹(220)은 제2 소스 드라이버 기판(320)에 구비된다. 또한, 제3 소스 드라이버 IC 그룹(230)은 제3 소스 드라이버 기판(330)에 구비되고, 제4 소스 드라이버 IC 그룹(240)은 제4 소스 드라이버 기판(340)에 구비된다.
배선(500)은 전술된 본 발명의 제1 실시예와 같이, EPI 배선을 포함하며, 제1 내지 제5 소스 드라이버 IC(211, 212, 213, 214, 215)를 서로 연결하는 제1 내지 제4 EPI 배선(511, 512, 513, 514)과, 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)을 포함한다. 또한, 제6 내지 제10 소스 드라이버 IC(221, 222, 223, 224, 225)를 서로 연결하는 제6 내지 제9 EPI 배선(521, 522, 523, 524)과, 제10 소스 드라이버 IC(225)와 제16 소스 드라이버 IC(241)를 연결하는 제10 EPI 배선(525)을 포함한다. 또한, 제11 소스 드라이버 IC(231)와 제15 소스 드라이버 IC(235)를 서로 연결하는 제11 내지 제14 EPI 배선(531, 532, 533, 534)과, 제15 소스 드라이버 IC(235)와 제1 소스 드라이버 IC(211)를 연결하는 제15 EPI 배선(535)을 포함한다. 마지막으로, 제16 내지 제20 소스 드라이버 IC(241, 242, 243, 244, 245)를 서로 연결하는 제16 내지 제19 EPI 배선(541, 542, 543, 544)과, 제20 소스 드라이버 IC(245)를 타이밍 콘트롤러(110)와 연결하는 제20 EPI 배선(545)을 포함한다.
여기서, 본 실시예는 제1 소스 드라이버 기판(310) 측에서 EPI 배선 연결을 기준으로 타이밍 콘트롤러(110)와 가장 근접한 제5 소스 드라이버 IC(215)와, 제4 소스 드라이버 IC(214)를 연결하는 제4 EPI 배선(514)이 제1 커넥터(410) 제2 커넥터(420)를 경유하도록 한다. 또한, 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)이 제2 커넥터(420)를 통과하도록 한다. 상세하게, 제4 EPI 배선(514)은, 제4 소스 드라이버 IC(214)에 연결되고 제1 소스 드라이버 기판(310)에서 제1 커넥터(410)를 통과하여 타이밍 콘트롤러 기판(100)까지 연장된다. 또한, 제4 EPI 배선(514)은 타이밍 콘트롤러 기판(100)에서 제2 커넥터(420)를 경유하여 제5 소스 드라이버 IC(215)에 연결된다. 이에 따라, 제4 EPI 배선(514)은 제1 커넥터(410)와 제2 커넥터(420)를 경유하여 제4 소스 드라이버 IC(214)와 제5 소스 드라이버 IC(215)를 연결한다.
또한, 본 실시예는 제2 소스 드라이버 기판(320) 측에서 제6 소스 드라이버 IC(221)와, 제7 소스 드라이버 IC(222)를 연결하는 제6 EPI 배선(521)이 제3 커넥터(430)와 제4 커넥터(440)를 경유하도록 한다. 즉, 제6 소스 드라이버 IC(221)와 연결된 제6 EPI 배선(521)은 제3 커넥터(430)를 통해 타이밍 컨트롤러 기판(100)까지 연장되며, 제4 커넥터(440)를 통해 제7 소스 드라이버 IC(222)와 연결된다.
이와 같은 구조에 의해, 본 실시예는 소스 드라이버 IC(200)를 연결하는 EPI 배선이 모든 커넥터(400)를 경유하도록 하여 데이터 수신 준비 신호가 피드백 되지 않을 때 제1 및 제3 소스 드라이버 기판(310, 330) 측에 문제가 발생한 것인지 제2 및 제4 소스 드라이버 기판(320, 340) 측에 문제가 발생한 것인지 판단할 수 있다.
다음은 다수의 배선이 커넥터를 경유하는 본 발명의 제3 실시예에 따른 타이밍 콘트롤러 어셈블리에 대해 도면을 참조하여 설명한다.
도 7은 본 발명의 제3 실시예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도이다.
본 발명의 제3 실시예에 따른 타이밍 콘트롤러 어셈블리는 도 7에 도시된 바와 같이, 타이밍 콘트롤러(110)를 포함하는 타이밍 콘트롤러 기판(100)과, 다수의 소스 드라이버 IC(200)가 장착된 소스 드라이버 기판(300), 타이밍 콘트롤러 기판(100)과 소스 드라이버 기판(300)을 접속시키는 다수의 커넥터(400), 다수의 소스 드라이버 IC(200)로부터 데이터 수신 준비 신호를 타이밍 콘트롤러(110)에 피드백하며 다수가 커넥터(400)를 경유하는 배선(500)을 포함한다. 여기서, 다수의 소스 드라이버 IC(200)는 전술된 본 발명의 제1 및 제2 실시예와 동일하게 제1 소스 드라이버 IC 그룹(210)과 제2 소스 드라이버 IC 그룹(220)을 포함한다. 또한, 제1 소스 드라이버 IC 그룹(210)은 제1 소스 드라이버 기판(310)에 구비되고, 제2 소스 드라이버 IC 그룹(220)은 제2 소스 드라이버 기판(320)에 구비된다.
본 실시예는 제1 및 제3 소스 드라이버 기판(310, 330) 측에서 EPI 배선 연결을 기준으로 타이밍 콘트롤러(110)와 가장 근접한 제5 소스 드라이버 IC(215)와, 제4 소스 드라이버 IC(214)를 연결하는 제4 EPI 배선(514)이 제1 커넥터(410)와 제2 커넥터(420)를 경유하도록 한다. 또한, 제5 EPI 배선(515)은 타이밍 콘트롤러 기판(100)에서 제2 커넥터(420)를 경유하여 제5 소스 드라이버 IC(215)에 연결된다. 상세하게, 제4 소스 드라이버 IC(214)에 연결된 제4 EPI 배선(514)은 제1 소스 드라이버 기판(310)에서 제1 커넥터(410)를 통과하여 타이밍 콘트롤러 기판(100)까지 연장된다. 또한, 타이밍 콘트롤러 기판(100)까지 연장된 제4 EPI 배선(514)은 제2 커넥터(420)를 경유하여 제5 소스 드라이버 IC(215)에 연결된다. 또한, 제6 소스 드라이버 IC(221)에 연결된 제6 EPI 배선(521)은 제2 소스 드라이버 기판(320)에서 제3 커넥터(430)를 통과하여 타이밍 콘트롤러 기판(100)까지 연장된다. 타이밍 콘트롤러 기판(100)까지 연장된 제6 EPI 배선(521)은 제4 커넥터(440) 통해 제7 소스 드라이버 IC(222)에 연결된다. 이때, 본 실시예는 제 4 EPI 배선과 제6 EPI 배선(521)을 제1 연장 EPI 배선(516)과 제2 연장 EPI 배선(546)으로 타이밍 콘트롤러(110)에 연결한다.
즉, 본 실시예는 제4 소스 드라이버 IC(214)와 제5 소스 드라이버 IC(215)를 연결하는 제4 EPI 배선(514)과, 제5 소스 드라이버 IC(215)와 연결된 제5 EPI 배선(515)이 제1 커넥터(410)와 제2 커넥터(420)를 각각 경유하도록 타이밍 콘트롤러(110)와 연결한다. 또한, 제6 소스 드라이버 IC(221)와 제7 소스 드라이버 IC(222)를 연결하는 제6 EPI 배선(521)과, 제4 소스 드라이버 기판(340)의 제20 소스 드라이버 IC(245)와 연결된 제20 EPI 배선(545)이 제3 커넥터(430)와 제4 커넥터(440)를 각각 경유하도록 타이밍 콘트롤러(110)와 연결한다.
표 1은 본 발명의 제3 실시예에 따른 타이밍 콘트롤러 어셈블리의 커넥터 분리 판단 표이다.
구분 제1 연장 EPI 배선 제5 EPI 배선 제2 연장 EPI 배선 제20 EPI 배선
제1 커넥터 분리 Low Low High High
제2 커넥터 분리 High Low High High
제3 커넥터 분리 High High High Low
제4 커넥터 분리 High High Low Low
표 1을 참조하면, 본 실시예에서 제1 연장 EPI 배선(516)에서 Low 신호, 제5 EPI 배선(515)에서 Low 신호, 제2 연장 EPI 배선(546)에서 High 신호, 제20 EPI 배선(545)에서 High 신호가 타이밍 콘트롤러(110)로 피드백 될 경우, 제1 커넥터(410)가 분리된 것으로 판단한다. 즉, 제1 커넥터(410)가 분리될 경우, 후단의 제2 커넥터(420)까지 데이터 수신 준비 신호가 피드백 되지 않으므로 제1 연장 EPI 배선(516)과 제5 EPI 배선(515)에서 Low 신호가 타이밍 콘트롤러(110)로 피드백 된다. 또한, 제2 커넥터(420)가 분리될 경우, 제2 커넥터(420)만 경유하는 제5 EPI 배선(515)으로 Low 신호가 타이밍 콘트롤러(110)에 입력되며, 나머지 제1 연장 EPI 배선(516)과 제2 연장 EPI 배선(546) 및 제20 EPI 배선(545)에는 High 신호가 피드백된다. 이와 유사하게, 제3 커넥터(430)가 분리될 경우, 제20 EPI 배선(545)에는 Low 신호, 나머지 제1 연장 EPI 배선(516)과 제5 EPI 배선(515) 및 제2 연장 EPI 배선(546)에는 High 신호가 피드백된다. 또한, 제4 커넥터(440)가 분리될 경우, 제2 연장 EPI 배선(546)과 제20 EPI 배선(545)에 모두 Low 신호가 피드백되며, 제1 연장 EPI 배선(516)과 제5 EPI 배선(515)에는 High 신호가 타이밍 콘트롤러(110)로 피드백된다.
이와 같이, 본 실시예는 각각의 케이블마다 서로 상이한 EPI 배선을 경유시키고 데이터 수신 준비 신호를 피드백 받기 때문에, 케이블이 분리될 경우 어떠한 케이블이 분리된 것인지 명확히 알 수 있다.
한편, 전술된 바와 같이, 본 실시예는 소스 드라이버 기판(300)과 타이밍 콘트롤러 기판(100)이 4개의 커넥터(410, 420, 430, 440)로 연결된 것을 예시하였다. 하지만, 본 발명은 이에 한정되는 것은 아니며, 커넥터(400)의 개수는 4개를 초과할 수도 있다.
다음은 소스 드라이버 기판과 타이밍 콘트롤러 기판이 6개의 커넥터로 연결된 본 발명의 제4 실시예에 따른 타이밍 콘트롤러 어셈블리에 대해 도면을 참조하여 설명한다.
도 8은 본 발명의 제4 실시예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도이다.
본 발명의 제4 실시예에 따른 타이밍 콘트롤러 어셈블리는 도 8에 도시된 바와 같이, 타이밍 콘트롤러(110)를 포함하는 타이밍 콘트롤러 기판(100)과, 다수의 소스 드라이버 IC(200)가 장착된 소스 드라이버 기판(300), 타이밍 콘트롤러 기판(100)과 소스 드라이버 기판(300)을 접속시키는 제1 내지 제6 커넥터(410, 420, 430, 440, 450, 460), 다수의 소스 드라이버 IC(200)를 서로 연결하여 소스 드라이버 IC(200)로부터 데이터 수신 준비 신호를 타이밍 콘트롤러(110)에 피드백하는 배선(500)을 포함한다.
본 실시예에서 커넥터(400)는 제1 소스 드라이버 기판(310)과 타이밍 콘트롤러 기판(100)을 연결하는 제1 커넥터(410)와 제2 커넥터(420) 및 제3 커넥터(430)와, 제2 소스 드라이버 기판(320)과 타이밍 콘트롤러 기판(100)을 연결하는 제4 커넥터(440)와 제5 커넥터(450) 및 제6 커넥터(460)를 포함한다.
배선(500)은 EPI 배선을 포함하며, 제1 내지 제5 소스 드라이버 IC(211, 212, 213, 214, 215)를 서로 연결하는 제1 내지 제4 EPI 배선(511, 512, 513, 514)과, 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)을 포함한다. 또한, 제6 내지 제10 소스 드라이버 IC(221, 222, 223, 224, 225)를 서로 연결하는 제6 내지 제9 EPI 배선(521, 522, 523, 524)과, 제10 소스 드라이버 IC(225)를 제16 소스 드라이버 IC(241)와 연결하는 제10 EPI 배선(525)을 포함한다. 또한, 제11 내지 제15 소스 드라이버 IC(231, 232, 233, 234, 235)를 서로 연결하는 제11 내지 제14 EPI 배선(531, 532, 533, 534)과, 제15 소스 드라이버 IC(235)를 제1 소스 드라이버 IC(211)와 연결하는 제15 EPI 배선(535)을 포함한다. 또한, 제16 내지 제20 소스 드라이버 IC(241, 242, 243, 244, 245)를 서로 연결하는 제16 내지 제19 EPI 배선(541, 542, 543, 544)과, 제20 소스 드라이버 IC(245)를 타이밍 콘트롤러(110)와 연결하는 제20 EPI 배선(545)을 포함한다.
여기서, 본 실시예는 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)이 제1 커넥터(410)와 제2 커넥터(420) 및 제3 커넥터(430)를 경유하도록 한다. 상세하게, 제5 EPI 배선(515)은 제5 소스 드라이버 IC(215)에 연결되어 제3 커넥터(430)와 타이밍 콘트롤러 기판(100) 및 제2 커넥터(420)를 경유하여 제1 소스 드라이버 기판(310)까지 연결된다. 또한, 제5 EPI 배선(515)은 제1 소스 드라이버 기판(310)에서 제3 커넥터(430)를 경유하여 타이밍 콘트롤러(110)에 연결된다.
또한, 본 실시예는 제20 소스 드라이버 IC(245)와 타이밍 콘트롤러(110)를 연결하는 제20 EPI 배선(545)이 제4 커넥터(440)와 제5 커넥터(450) 및 제6 커넥터(460)을 경유하도록 한다. 이는 도 8에 도시된 바와 같이, 제20 EPI 배선(545)을 제2 소스 드라이버 기판(320)에서 제6 커넥터(460)를 통해 타이밍 콘트롤러 기판(100)으로 연장하고, 이를 다시 제5 커넥터(450)를 통해 제2 소스 드라이버 기판(320)으로 연장시킨다. 또한, 제2 소스 드라이버 기판(320)에서 제4 커넥터(440)를 통해 타이밍 콘트롤러(110)에 연결한다.
한편, 본 실시예는 전술된 본 발명의 제2 실시예에도 적용될 수 있다.
도 9는 본 발명의 제4 실시예의 변형예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도이다.
본 발명의 제4 실시예의 변형예는 전술된 제2 실시예에 커넥터 6개를 적용한 것이다. 이는 도 9에 도시된 바와 같이, 제1 소스 드라이버 기판(310)에서는 제3 소스 드라이버 IC(213)와 제4 소스 드라이버 IC(214)를 연결하는 제3 EPI 배선(513)이 제1 커넥터(410)와 제2 커넥터(420)를 경유하도록 한다. 또한, 제4 소스 드라이버 IC(214)와 제5 소스 드라이버 IC(215)를 연결하는 제4 EPI 배선(514)이 제2 커넥터(420)와 제3 커넥터(430)를 경유하도록 한다. 제2 소스 드라이버 기판(320)에서는 제6 소스 드라이버 IC(221)와 제7 소스 드라이버 IC(222)를 연결하는 제6 EPI 배선(521)이 제4 커넥터(440)와 제5 커넥터(450)를 경유하도록 한다. 또한, 제7 소스 드라이버 IC(222)와 제8 소스 드라이버 IC(223)를 연결하는 제7 EPI 배선(522)이 제5 커넥터(450)와 제6 커넥터(460)를 경유하도록 한다. 물론, 전술된 제2 실시예와 동일하게 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)은 제3 커넥터(430)를 통과하도록 하고, 제20 소스 드라이버 IC(245)와 타이밍 콘트롤러(110)를 연결하는 제20 EPI 배선(545)은 제6 커넥터(460)를 통과하도록 한다. 이때, 제5 EPI 배선(515)은 제3 커넥터(430)가 아닌 제1 커넥터(410) 또는 제2 커넥터(420)를 통과할 수도 있으며, 제20 EPI 배선(545)은 제6 커넥터(460)가 아닌 제4 커넥터(440) 또는 제5 커넥터(450)를 통과할 수도 있다.
또한, 본 실시예는 전술된 제3 실시예에도 적용될 수 있다.
도 10은 본 발명의 제4 실시예의 다른 변형예에 따른 타이밍 콘트롤러 어셈블리의 개략 평면도이다.
본 발명의 제4 실시예의 다른 변형예에 따른 타이밍 콘트롤러 어셈블리는 전술된 제3 실시예에 6개의 커넥터를 적용한 것이다. 이는 도 10에 도시된 바와 같이,
제3 소스 드라이버 IC(213)와 제4 소스 드라이버 IC(214)를 연결하는 제3 EPI 배선(513)이 제1 커넥터(410)와 제2 커넥터(420)를 경유하도록 한다. 또한, 제4 소스 드라이버 IC(214)와 제5 소스 드라이버 IC(215)를 연결하는 제4 EPI 배선(514)은 제2 커넥터(420)와 제3 커넥터(430)를 경유하도록 한다. 또한, 제6 소스 드라이버 IC(221)와 제7 소스 드라이버 IC(222)를 연결하는 제6 EPI 배선(521)은 제4 커넥터(440)와 제5 커넥터를 경유하도록 하고, 제7 소스 드라이버 IC(222)와 제8 소스 드라이버 IC(223)를 연결하는 제7 EPI 배선(522)은 제5 커넥터(450)와 제6 커넥터(460)를 경유하도록 한다. 여기서, 제 5 소스 드라이버 IC(215)는 제5 EPI 배선(515)에 의해 제3 커넥터(430)를 통하여 타이밍 콘트롤러(110)에 연결되고, 제20 소스 드라이버 IC(245)는 제20 EPI 배선(545)에 의해 제6 커넥터(460)를 통하여 타이밍 콘트롤러(110)에 연결된다. 또한, 제4 EPI 배선(514)은 제1 연장 EPI 배선(516)에 의해 타이밍 콘트롤러 기판(100) 영역에서 타이밍 콘트롤러(110)에 연결되고, 제6 EPI 배선(521)은 제2 연장 EPI 배선(546)에 의해 타이밍 콘트롤러 기판(100) 영역에서 타이밍 콘트롤러(110)에 연결된다. 또한, 본 실시예에서 추가된 제3 EPI 배선(513)은 제3 연장 EPI 배선(517)에 의해 타이밍 콘트롤러 기판(100) 영역에서 타이밍 콘트롤러(110)에 연결되고, 제7 EPI 배선(522)은 제4 연장 EPI 배선(547)에 의해 타이밍 콘트롤러 기판(100) 영역에서 타이밍 콘트롤러(110)에 연결된다.
이와 같이, 본 실시예는 커넥터의 개수가 증가하더라도 EPI 배선이 증가된 커넥터를 포함하는 모든 커넥터를 경유하도록 하여 커넥터 분리 시 이를 쉽게 감지할 수 있다.
한편, 본 실시예는 6개의 커넥터를 예시하였으나, 본 발명에서 커넥터는 필요에 따라 6개를 초과할 수도 있다.
다음은 본 발명의 일실시예에 따른 표시 장치에 대해 도면을 참조하여 설명한다.
도 11은 본 발명의 일실시예에 따른 표시 장치를 도시한 도면이다.
본 발명의 일실시예에 따른 표시 장치는 도 9에 도시된 바와 같이, 표시 패널(600)과, 표시 패널에 게이트 신호를 인가하는 게이트 드라이버 IC를 포함하는 게이트 구동부(700)와, 표시 패널(600)에 데이터 신호를 공급하며 게이트 드라이버 IC에 게이트 신호를 공급하는 타이밍 콘트롤러 어셈블리를 포함한다. 여기서, 본 실시예는 표시 장치로 유기 발광 다이오드 표시 장치를 예시한다.
본 실시예에 따른 유기 발광 다이오드 표시 장치의 표시 패널(600)은 기판(미도시) 상부에 형성되는 게이트 배선, 샘플링 배선, 데이터 배선, 파워 배선 및 기준 전압 배선을 포함하는데, 게이트 배선과 샘플링 배선은 데이터 배선, 파워 배선 및 기준 전압 배선과 교차하여 화소 영역을 형성한다. 그리고, 게이트 구동부는 타이밍 콘트롤러(110)로부터 전달되는 게이트 제어신호를 이용하여 게이트 신호를 생성하고, 생성된 게이트 신호를 표시 패널의 게이트배선에 전달한다.
타이밍 콘트롤러 어셈블리의 소스 드라이버 IC(200)는 타이밍 콘트롤러(110)로부터 전달되는 데이터 제어신호 및 영상데이터를 이용하여 데이터 신호를 생성하고, 생성된 데이터 신호를 표시 패널의 데이터 배선에 전달한다. 그리고, 전원공급부(미도시)는 소스 드라이버 IC(200)를 통하여 전원전압을 파워배선에 전달하여 영상을 표시한다.
본 실시예는 전술된 제1 실시예에 따른 타이밍 콘트롤러 어셈블리가 유기 발광 다이오드 표시 장치에 적용된 것이다. 이에 따라, 상기 타이밍 콘트롤러(110)는 타이밍 콘트롤러(110)를 포함하는 타이밍 콘트롤러 기판(100)과, 다수의 소스 드라이버 IC(200)가 장착된 소스 드라이버 기판(300), 타이밍 콘트롤러 기판(100)과 소스 드라이버 기판(300)을 접속시키는 커넥터(400), 다수의 소스 드라이버 IC(200)를 서로 연결하여 소스 드라이버 IC(200)로부터 데이터 수신 준비 신호를 타이밍 콘트롤러(110)에 피드백하는 배선(500)을 포함한다.
여기서, 본 실시예는 EPI 배선 연결을 기준으로 타이밍 콘트롤러(110)에 가장 근접한 제5 소스 드라이버 IC(215)와, 제20 소스 드라이버 IC(245)에서 타이밍 콘트롤러(110)로 연결되는 제5 EPI 배선(515) 및 제20 EPI 배선(545)이 케이블을 경유하도록 한다.
도 12와 도 13은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 도면이다.
도 12에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 표시 장치는 전술된 제2 실시예에 따른 타이밍 콘트롤러 어셈블리가 적용된 것이다. 본 실시예는 표시 패널(600)과, 표시 패널(600)에 게이트 신호를 인가하는 게이트 드라이버 IC를 포함하는 게이트 구동부(700)와, 표시 패널(600)에 데이터 신호를 공급하며 게이트 드라이버 IC에 게이트 신호를 공급하는 타이밍 콘트롤러 어셈블리를 포함한다. 여기서, 타이밍 콘트롤러 어셈블리는 제1 소스 드라이버 기판(310) 측에서 EPI 배선 연결을 기준으로 타이밍 콘트롤러(110)와 가장 근접한 제5 소스 드라이버 IC(215)와, 제4 소스 드라이버 IC(214)를 연결하는 제4 EPI 배선(514)이 제1 커넥터(410)와 제2 커넥터(420)를 경유하도록 한다. 또한, 제5 소스 드라이버 IC(215)와 타이밍 콘트롤러(110)를 연결하는 제5 EPI 배선(515)이 제2 커넥터(420)를 통과하도록 한다.
또한, 본 발명은 도 13에 도시된 바와 같이, 전술된 제3 실시예에 따른 타이밍 콘트롤러 어셈블리가 표시 장치에 적용될 수 있다. 이에 따라, 본 실시예는 표시 패널(600)과, 표시 패널(600)에 게이트 신호를 인가하는 게이트 드라이버 IC를 포함하는 게이트 구동부(700)와, 표시 패널(600)에 데이터 신호를 공급하며 게이트 드라이버 IC에 게이트 신호를 공급하는 타이밍 콘트롤러 어셈블리를 포함한다. 여기서, 타이밍 콘트롤러 어셈블리는 제1 및 제3 소스 드라이버 기판(310, 330) 측에서 EPI 배선 연결을 기준으로 타이밍 콘트롤러(110)와 가장 근접한 제5 소스 드라이버 IC(215)와, 제4 소스 드라이버 IC(214)를 연결하는 제4 EPI 배선(514)이 제1 커넥터(410)와 제2 커넥터(420)를 경유하도록 한다. 또한, 제5 EPI 배선(515)은 타이밍 콘트롤러 기판(100)에서 제2 커넥터(420)를 경유하여 제5 소스 드라이버 IC(215)에 연결된다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.

Claims (12)

  1. 타이밍 콘트롤러를 포함하는 타이밍 콘트롤러 기판과,
    하나의 소스 드라이버 기판에 다수의 소스 드라이버 IC가 장착된 다수의 소스 드라이버 기판,
    상기 다수의 소스 드라이버 기판 중 제1 소스 드라이버 기판 및 제2 소스 드라이버 기판과 상기 타이밍 콘트롤러 기판을 연결하는 다수의 커넥터,
    상기 다수의 소스 드라이버 IC를 서로 연결하고, 서로 연결된 다수의 소스 드라이버 IC 중 어느 하나를 상기 타이밍 콘트롤러에 연결하여 상기 소스 드라이버로부터 데이터 수신 준비 신호를 상기 타이밍 콘트롤러에 전송하는 다수의 배선을 포함하고,
    상기 다수의 배선은, 상기 제1 소스 드라이버 기판과 상기 타이밍 콘트롤러를 연결하는 제1 배선 그룹, 상기 제2 소스 드라이버 기판과 상기 타이밍 콘트롤러 기판을 연결하는 제2 배선 그룹, 상기 제1 소스 드라이버 기판과 제3 소스 드라이버 기판을 연결하는 제3 배선 그룹, 및 상기 제2 소스 드라이버 기판과 제4 소스 드라이버 기판을 연결하는 제4 배선 그룹을 포함하고,
    상기 제1 배선 그룹 중 적어도 어느 하나는 상기 제1 소스 드라이버 기판에서 출발하여 다수의 커넥터 중 제2 커넥터를 통해 상기 타이밍 콘트롤러 기판을 경유하여 제1 커넥터로 연장되고, 상기 제1 커넥터를 통해 다시 상기 제1 소스 드라이버 기판까지 연장되며, 다시 상기 제1 커넥터를 통해 상기 타이밍 콘트롤러에 연결되고,
    상기 제2 배선 그룹 중 적어도 어느 하나는 제4 소스 드라이버 기판에서 출발하여 제4 커넥터를 통해 상기 타이밍 콘트롤러 기판을 경유하여 제3 커넥터로 연장되고, 상기 제3 커넥터를 통해 다시 상기 제1 소스 드라이버 기판까지 연장되며, 다시 상기 제3 커넥터를 통해 상기 타이밍 콘트롤러에 연결되는 타이밍 콘트롤러 어셈블리.
  2. 청구항 1에 있어서,
    상기 배선으로 서로 연결된 상기 다수의 소스 드라이버 IC 중 상기 타이밍 콘트롤러와 직접 연결된 일 소스 드라이버 IC를 연결하는 일 배선이 상기 다수의 커넥터를 경유하는 타이밍 콘트롤러 어셈블리.
  3. 청구항 2에 있어서,
    상기 타이밍 콘트롤러와 직접 연결된 일 소스 드라이버 IC와 직간접 연결된 하나 이상의 타 소스 드라이버 IC를 서로 연결하는 하나 이상의 타 배선이 상기 다수의 커넥터를 경유하는 타이밍 콘트롤러 어셈블리.
  4. 청구항 3에 있어서,
    상기 타 배선에서 연장되어 상기 타이밍 콘트롤러에 연결된 연장 배선을 포함하는 타이밍 콘트롤러 어셈블리.
  5. 다수의 화소 영역을 포함하는 표시 패널;
    상기 다수의 화소 영역에 게이트 신호를 인가하는 게이트 구동부;
    상기 다수의 화소 영역에 데이터 신호를 인가하는 다수의 소스 드라이버 IC가 하나의 소스 드라이버 기판에 장착된 다수의 소스 드라이버 기판,
    상기 다수의 소스 드라이버 IC에 데이터 신호 및 영상 데이터를 공급하고, 상기 게이트 구동부에 게이트 신호를 공급하는 타이밍 콘트롤러를 포함하는 타이밍 콘트롤러 기판,
    상기 다수의 소스 드라이버 기판 중 제1 소스 드라이버 기판 및 제2 소스 드라이버 기판과 상기 타이밍 콘트롤러 기판을 연결하는 다수의 커넥터,
    상기 다수의 소스 드라이버 IC를 서로 연결하고, 서로 연결된 다수의 소스 드라이버 IC 중 어느 하나를 상기 타이밍 콘트롤러에 연결하여 상기 소스 드라이버로부터 데이터 수신 준비 신호를 상기 타이밍 콘트롤러에 전송하는 다수의 배선을 포함하는 타이밍 콘트롤러 어셈블리;를 포함하고,
    상기 다수의 배선은, 상기 제1 소스 드라이버 기판과 상기 타이밍 콘트롤러를 연결하는 제1 배선 그룹, 상기 제2 소스 드라이버 기판과 상기 타이밍 콘트롤러 기판을 연결하는 제2 배선 그룹, 상기 제1 소스 드라이버 기판과 제3 소스 드라이버 기판을 연결하는 제3 배선 그룹, 및 상기 제2 소스 드라이버 기판과 제4 소스 드라이버 기판을 연결하는 제4 배선 그룹을 포함하고,
    상기 제1 배선 그룹 중 적어도 어느 하나는 상기 제1 소스 드라이버 기판에서 출발하여 다수의 커넥터 중 제2 커넥터를 통해 상기 타이밍 콘트롤러 기판을 경유하여 제1 커넥터로 연장되고, 상기 제1 커넥터를 통해 다시 상기 제1 소스 드라이버 기판까지 연장되며, 다시 상기 제1 커넥터를 통해 상기 타이밍 콘트롤러에 연결되고,
    상기 제2 배선 그룹 중 적어도 어느 하나는 제4 소스 드라이버 기판에서 출발하여 제4 커넥터를 통해 상기 타이밍 콘트롤러 기판을 경유하여 제3 커넥터로 연장되고, 상기 제3 커넥터를 통해 다시 상기 제1 소스 드라이버 기판까지 연장되며, 다시 상기 제3 커넥터를 통해 상기 타이밍 콘트롤러에 연결되는 표시 패널 어셈블리.
  6. 청구항 5에 있어서,
    상기 배선으로 서로 연결된 상기 다수의 소스 드라이버 IC 중 상기 타이밍 콘트롤러와 직접 연결된 일 소스 드라이버 IC를 연결하는 일 배선이 상기 다수의 커넥터를 경유하는 표시 패널 어셈블리.
  7. 청구항 6에 있어서,
    상기 타이밍 콘트롤러와 직접 연결된 일 소스 드라이버 IC와 직간접 연결된 하나 이상의 타 소스 드라이버 IC를 서로 연결하는 하나 이상의 타 배선이 상기 다수의 커넥터를 경유하는 표시 패널 어셈블리.
  8. 청구항 7에 있어서,
    상기 타 배선에서 연장되어 상기 타이밍 콘트롤러에 연결된 연장 배선을 포함하는 표시 패널 어셈블리.
  9. 다수의 화소 영역을 포함하는 표시 패널;
    상기 다수의 화소 영역에 게이트 신호를 인가하는 게이트 구동부;
    상기 다수의 화소 영역에 데이터 신호를 인가하는 다수의 소스 드라이버 IC가 하나의 소스 드라이버 기판에 장착된 다수의 소스 드라이버 기판,
    상기 다수의 소스 드라이버 기판과 다수의 커넥터에 의해 연결되며, 상기 다수의 소스 드라이버 IC에 데이터 신호 및 영상 데이터를 공급하고, 상기 게이트 구동부에 게이트 신호를 공급하는 타이밍 콘트롤러를 포함하는 타이밍 콘트롤러 기판,
    상기 다수의 소스 드라이버 기판 중 제1 소스 드라이버 기판 및 제2 소스 드라이버 기판과 상기 타이밍 콘트롤러 기판을 연결하는 다수의 커넥터,
    상기 다수의 소스 드라이버 IC를 서로 연결하고, 서로 연결된 다수의 소스 드라이버 IC 중 어느 하나를 상기 타이밍 콘트롤러에 연결하여 상기 소스 드라이버로부터 데이터 수신 준비 신호를 상기 타이밍 콘트롤러에 전송하는 다수의 배선을 포함하는 타이밍 콘트롤러 어셈블리;를 포함하고,
    상기 다수의 배선은, 상기 제1 소스 드라이버 기판과 상기 타이밍 콘트롤러를 연결하는 제1 배선 그룹, 상기 제2 소스 드라이버 기판과 상기 타이밍 콘트롤러 기판을 연결하는 제2 배선 그룹, 상기 제1 소스 드라이버 기판과 제3 소스 드라이버 기판을 연결하는 제3 배선 그룹, 및 상기 제2 소스 드라이버 기판과 제4 소스 드라이버 기판을 연결하는 제4 배선 그룹을 포함하고,
    상기 제1 배선 그룹 중 적어도 어느 하나는 상기 제1 소스 드라이버 기판에서 출발하여 다수의 커넥터 중 제2 커넥터를 통해 상기 타이밍 콘트롤러 기판을 경유하여 제1 커넥터로 연장되고, 상기 제1 커넥터를 통해 다시 상기 제1 소스 드라이버 기판까지 연장되며, 다시 상기 제1 커넥터를 통해 상기 타이밍 콘트롤러에 연결되고,
    상기 제2 배선 그룹 중 적어도 어느 하나는 제4 소스 드라이버 기판에서 출발하여 제4 커넥터를 통해 상기 타이밍 콘트롤러 기판을 경유하여 제3 커넥터로 연장되고, 상기 제3 커넥터를 통해 다시 상기 제1 소스 드라이버 기판까지 연장되며, 다시 상기 제3 커넥터를 통해 상기 타이밍 콘트롤러에 연결되는 표시 장치.
  10. 청구항 9에 있어서,
    상기 배선으로 서로 연결된 상기 다수의 소스 드라이버 IC 중 상기 타이밍 콘트롤러와 직접 연결된 일 소스 드라이버 IC를 연결하는 일 배선이 상기 다수의 커넥터를 경유하는 표시 장치.
  11. 청구항 10에 있어서,
    상기 타이밍 콘트롤러와 직접 연결된 일 소스 드라이버 IC와 직간접 연결된 하나 이상의 타 소스 드라이버 IC를 서로 연결하는 하나 이상의 타 배선이 상기 다수의 커넥터를 경유하는 표시 장치.
  12. 청구항 11에 있어서,
    상기 타 배선에서 연장되어 상기 타이밍 콘트롤러에 연결된 연장 배선을 포함하는 표시 장치.
KR1020150191631A 2015-12-31 2015-12-31 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치 KR102450857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191631A KR102450857B1 (ko) 2015-12-31 2015-12-31 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191631A KR102450857B1 (ko) 2015-12-31 2015-12-31 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20170081012A KR20170081012A (ko) 2017-07-11
KR102450857B1 true KR102450857B1 (ko) 2022-10-05

Family

ID=59354689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191631A KR102450857B1 (ko) 2015-12-31 2015-12-31 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치

Country Status (1)

Country Link
KR (1) KR102450857B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855502B1 (ko) 2007-03-28 2008-09-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102106005B1 (ko) * 2013-08-22 2020-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102211406B1 (ko) * 2014-05-22 2021-02-04 엘지디스플레이 주식회사 표시장치 및 그 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855502B1 (ko) 2007-03-28 2008-09-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Also Published As

Publication number Publication date
KR20170081012A (ko) 2017-07-11

Similar Documents

Publication Publication Date Title
US8665606B2 (en) Electronic device having circuit board with co-layout design of multiple connector placement sites and related circuit board thereof
CN109860142B (zh) 膜上芯片和包括该膜上芯片的显示装置
US9466238B2 (en) Display device and driving method thereof
KR102652216B1 (ko) 연결 기판을 포함하는 표시 장치 그리고 패드 접속 검사 방법
CN109859684B (zh) 显示装置及其接口方法
US10049641B2 (en) Driving circuit, display device and method for implementing equal resistance of a plurality of transmission lines
CN110221461B (zh) 显示装置与控制电路板
US10062313B2 (en) Data driver including noise shielding lines and display apparatus having the same
JP2007157715A (ja) フレキシブル印刷回路基板用コネクタ、それに挿入されるフレキシブル印刷回路基板及びそれを有する表示装置、並びにフレキシブル印刷回路基板をコネクタに連結する方法
CN110827782A (zh) 一种驱动电路及液晶显示装置
US20170123284A1 (en) Display device
KR102450857B1 (ko) 타이밍 콘트롤러 어셈블리와 이를 포함하는 표시 패널 어셈블리 및 표시 장치
KR102409704B1 (ko) 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
CN109856499A (zh) 一种驱动部件及其检测方法、显示装置
JP2006018154A (ja) 液晶表示装置
KR102448353B1 (ko) 표시 장치
CN102998576A (zh) 连接器连接检查电路及方法、显示装置及其制造方法
US20060197459A1 (en) Layout configuration of flat display device
US20230236785A1 (en) Tiling Display Apparatus
KR20160087481A (ko) 터치 스크린 패널 및 그의 구동방법
KR20160061537A (ko) 표시장치 및 이의 구동방법
KR102607405B1 (ko) 발광 표시장치
KR102339652B1 (ko) 표시패널 및 이를 포함하는 표시장치
KR102445432B1 (ko) 체결 불량 확인 장치 및 이를 포함하는 표시장치
KR20170006351A (ko) 소스 드라이버 집적회로, 컨트롤러 및 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant