KR102449768B1

KR102449768B1 - 열전 소자

Info

Publication number: KR102449768B1
Application number: KR1020160017432A
Authority: KR
Inventors: 이승환; 성명석
Original assignee: 엘지이노텍 주식회사
Priority date: 2016-02-15
Filing date: 2016-02-15
Publication date: 2022-09-30
Also published as: KR20170095674A

Abstract

실시예에 따르면, 상호 대향하는 상부 기판 및 하부 기판; 상기 상부 기판과 상기 하부 기판 사이에서 전기적으로 연결되는 제1반도체 소자 및 제2반도체 소자; 상기 제1반도체 소자 및 제2반도체 소자의 외표면을 따라 마련되는 반도전층; 및 상기 제1반도체 소자 및 제2반도체 소자에 마련된 반도전층의 외면을 따라 마련되는 절연층을 포함하는 열전 소자를 제공한다.

Description

열전 소자{THERMOELECTRIC ELEMENT}

본 발명은 열전 소자에 관한 것으로, 더욱 상세하게는 열전 발전 또는 전자 냉동 등에 이용되는 열전 소자에 관한 것이다.

열전소자를 제조하는 방식에서는 잉곳(Ingot) 형태의 소재를 열처리하고, 분말로 분쇄(Ball Mill)한 후, 미세사이즈로 시빙(sieving)한 후, 다시 소결 공정을 거친후 필요한 열전소자의 크기로 절단(cutting)하는 공정을 거쳐서 제조된다. 이러한 벌크형 열전소자를 제조하는 공정에서는 분말의 소결후 커팅시 많은 부분의 재료 손실이 발생하게 되며, 양산화하는 경우 벌크형 소재의 크기 측면에서 균일성이 떨어지게 되며, 이러한 열전소자의두께를 박형화하기 어려워, 박형화(slim)요구되는 제품에 적용이 어려운 문제가 있었다.

특히, 열전소자를 기판 사이에 결합하여 구동시키는 경우, 발열부의 열이 냉각부로 흐르는 열전달현상이 발생하게 되어 열전소자의 냉각능력을 저하하는 문제가 발생하게 된다. 아울러, 기판과 열전소자의 결합부위에 결합물질(solder)을 타고 누설전류가 발생하게 되여 열전효율을 떨어뜨리는 요인으로 작용하고 있다.

본 발명이 이루고자 하는 기술적 과제는 열전 소자의 외부 표면에 반도전층을 마련함으로써 열전 소자와 절연층 사이에 전하 분포를 균일하게 하여 전계 현상을 완화하고, 고주파 성분이 누설되는 것을 방지할 수 있는 열전 소자를 제공하는데 있다.

또한, 열전 소자의 외부 표면의 거칠기를 개선하고, 결로를 방지할 수 있는 열전 소자를 제공하는데 있다.

본 발명의 일 실시예에 따르면, 상호 대향하는 상부 기판 및 하부 기판; 상기 상부 기판과 상기 하부 기판 사이에서 전기적으로 연결되는 제1반도체 소자 및 제2반도체 소자; 상기 제1반도체 소자 및 제2반도체 소자의 외표면을 따라 마련되는 반도전층; 및 상기 제1반도체 소자 및 제2반도체 소자에 마련된 반도전층의 외면을 따라 마련되는 절연층을 포함하는 열전 소자를 제공한다.

상기 반도전층은 전도성 폴리머로 이루어질 수 있다.

상기 전도성 폴리머는 PEDOT(폴리(3,4-에틸렌 디옥시티오펜))-PSS(폴리(4-스티렌설포네이트), 폴리피롤(Polypyrrole), 폴리티오펜(Polythiophene), 폴리아닐린(Polyaniline) 및 폴리페닐렌설파이드(Poly(p-phenylene sulfide)) 중 적어도 하나를 포함하여 구성될 수 있다.

상기 전도성 폴리머는 20~100um의 평균 입경을 가질 수 있다.

상기 반도전층은 카본 블랙(Carbon black), 탄소 나노 튜브(Carbon nanotube) 및 그래핀(Graphene) 중 적어도 하나를 포함하여 구성될 수 있다.

상기 반도전층은 30~100nm의 두께를 가질 수 있다.

상기 반도전층은 1~1000s/cm의 전기전도도를 가질 수 있다.

상기 절연층은 도전성 입자를 포함하여 구성될 수 있다.

상기 절연층은 5~30um의 두께를 가질 수 있다.

상기 절연층은 에폭시 및 폴리마이드 중 적어도 하나를 포함하여 구성될 수 있다.

상기 제1반도체 소자 또는 제2반도체 소자와 상기 반도전층간의 계면의 표면 거칠기는 상기 반도전층과 상기 절연층간의 계면의 표면 거칠기보다 평탄할 수 있다.

상기 반도전층은 상기 제1반도체 소자 및 상기 제2반도체 소자와 상기 절연층이 접촉하지 않도록 상기 제1반도체 소자 및 상기 제2반도체 소자의 옆면 전체를 덮도록 마련될 수 있다.

상기 반도전층은 상기 제1반도체 소자 및 상기 제2반도체 소자의 산화반응을 방지할 수 있다.

상기 제1반도체 소자 및 상기 제2반도체 소자는 비스무스텔루라이드(Bi-Te)계의 반도체 소자일 수 있다.

본 발명인 열전 소자는 열전 소자의 외부 표면에 반도전층을 마련함으로써 열전 소자와 절연층 사이에 전하 분포를 균일하게 하여 전계 현상을 완화하고, 고주파 성분이 누설되는 것을 방지할 수 있다.

또한, 열전 소자의 외부 표면의 거칠기를 개선하고, 결로를 방지할 수 있다.

도1은 본 발명의 일실시예에 따른 열전 소자의 단면도이고,
도2는 본 발명의 일실시예에 따른 열전 소자의 부분 사시도이고,
도3은 본 발명의 일실시예에 따른 열전 소자의 부분 평면도이고,
도4는 본 발명의 일실시예에 따른 열전 소자의 부분 단면도이고,
도5는 본 발명의 다른 실시예에 따른 열전 소자의 단면도이고,
도6은 본 발명의 또 다른 실시예에 따른 열전 소자의 단면도이고,
도7은 본 발명의 일실시예에 따른 제1반도체 소자, 반도전층 및 절연층을 제조하는 공정의 제조 공정을 나타내는 순서도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도1은 본 발명의 일실시예에 따른 열전 소자의 단면도이다.

도1을 참고하면, 본 발명의 일실시예에 따른 열전 소자(1)는 상부 기판(10), 하부 기판(20), 제1반도체 소자(51), 제2반도체 소자(52), 제1전극(30), 제2전극(40), 반도전층(60), 절연층(70) 및 솔더(80)를 포함하여 구성될 수 있다.

상부 기판(10)의 일면에는 제1전극(30)이 배치될 수 있다. 상부 기판(10)은 예를 들면 Cu 기판, Cu 합금 기판, Cu-Al 합금 기판, Al₂O₃ 기판 등일 수 있다. 제1전극(30)은 Cu, Ag, Ni 등의 전극 재료를 포함할 수 있으며, 두께는 0.01mm 내지 0.3mm 범위일 수 있다. 도시되지 않았으나, 상부 기판(10)과 제1 전극(30) 사이에는 유전체층(미도시)이 형성될 수도 있다. 상부 기판(10)의 타면에는 열원(heat source)(미도시)이 마련될 수 있다.

유전체층의 경우 고방열 성능을 가지는 유전소재로서 냉각용 열전모듈의 열전도도를 고려하면 5~10W/K의 열전도도를 가지는 물질을 사용하며, 두께는 0.01mm~0.1mm의 범위에서 형성될 수 있다. 이 경우, 두께가 0.01mm 미만에서는 절연효율(혹은 내전압 특성)이 크게 저하되며, 0.1mm를 초과하는 경우에는 열전도도가 낮아져 방열효율이 떨어지게 된다.

제1반도체 소자(51)와 제2반도체 소자(52)는 상부 기판(10)과 하부 기판(20) 사이에 배치되며 제1전극(30)과 제2전극(40)을 통하여 전기적으로 연결될 수 있다. 제2 전극(40)은 하부 기판(20)과 제1반도체 소자(51) 및 제2반도체 소자(52)의 하부 바닥면 사이에 배치되고, 상부 전극(30)은 상부 기판(10)과 제1반도체 소자(51) 및 제2반도체 소자(52)의 상부 바닥면 사이에 배치될 수 있다. 제1전극(30)과 제2전극(40)은 각각 상부 기판(10)과 하부 기판(20)의 대향면상에서 소정 간격 이격되어 배치됨으로써 복수의 제1반도체 소자(51)와 제2반도체 소자(52)는 제1전극(30) 및 제2전극(40)에 의하여 전기적으로 직렬 연결될 수 있다. 제1전극(30)과 제1반도체 소자(51)사이와 제2전극(40)과 제2반도체 소자(52) 는 솔더(80)를 이용하여 전기적으로 직렬 접합될 수 있다. 솔더(80)는 예를 들면, 주석(Sn)에 은(Ag), 구리(Cu), 비스무스(Bi), 인듐(In), 아연(Zn), 안티몬(Sb), 납(Pb), 금(Au) 중에서 어느 하나 또는 둘 이상이 함유된 조성의 합금으로 이루어질 수 있다.

솔더(80)는 진공증착, 전기도금, 무전해도금, 스퍼터링, 스크린프린팅, 전자빔 증착, 화학기상증착, MBE(Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition) 중 적어도 하나의 방법을 사용하여 형성될 수 있다,

제1전극(30) 및 제2전극(40)은 Cu, Ag, Ni 등의 전극재료를 이용하여 제1반도체 소자 및 제2반도체 소자를 전기적으로 연결하며, 도시된 단위셀이 다수 연결되는 경우 인접하는 단위셀과 전기적으로 연결을 형성하게 된다. 제1전극(30) 및 제2전극(40)의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다. 제1전극(30)및 제2전극(40)의 두께가 0.01mm 미만에서는 전극으로서 기능이 떨어져 전기 전도율이 불량하게 되며, 0.3mm를 초과하는 경우에도 저항의 증가로 전도효율이 낮아지게 된다.

제1반도체 소자(51) 및 제2반도체 소자(52)는 비스무스(Bi) 및 텔루륨(Ti)를 주원료로 포함하는 비스무스텔루라이드(Bi-Te)계의 반도체 소자일 수 있다.

예를 들어, 제1반도체 소자(51)는 P형 반도체 소자로써 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성될 수 있다. 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.

그리고, 제2반도체 소자(52)는 N형 반도체 소자로써 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입될 수 있다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.

제1반도체 소자(51) 및 제2반도체 소자(52)의 직경은 1~3mm일 수 있다.

하부 기판(20)은 상부 기판(10)과 대향하도록 배치될 수 있다. 상부 기판(10)과 대향하는 하부 기판(20)의 일면에는 제2전극(40)이 소정 간격으로 이격하여 배치될 수 있다.

하부 기판(20)은 예를 들면 Cu 기판, Cu 합금 기판, Cu-Al 합금 기판, Al2O3 기판 등일 수 있다. 제2전극(40)은 Cu, Ag, Ni 등의 전극 재료를 포함할 수 있으며, 두께는 0.01mm 내지 0.3mm 범위일 수 있다. 도시되지 않았으나, 하부 기판(20)과 제2 전극(40) 사이에는 유전체층이 형성될 수도 있다.

제1반도체 소자(51) 및 제2반도체 소자(52)의 외표면을 따라 반도전층(60) 및 절연층(70)이 마련될 수 있다.

도2는 본 발명의 일실시예에 따른 열전 소자의 부분 사시도이고, 도3은 본 발명의 일실시예에 따른 열전 소자의 부분 평면도이고, 도4는 본 발명의 일실시예에 따른 열전 소자의 부분 단면도이다.

도2 내지 도4에서는 제1반도체 소자를 일예로 설명하기로 한다.

도2 내지 도4를 참고하면, 제1반도전층(61)은 제1반도체 소자의 외표면을 따라 마련될 수 있다. 제1반도전층(61)은 제1반도체 소자(51)의 옆면을 감싸도록 마련될 수 있다.

제1반도전층(61)은 제1반도체 소자(51)와 제1절연층(61)이 접촉하지 않도록 제1반도체 소자(51)의 옆면 전체를 덮도록 마련될 수 있다. 제1반도전층(61)은 제1반도체 소자(51)의 산화반응을 방지할 수 있다.

제1반도체 소자(51)와 제1반도전층(61)간의 계면의 표면 거칠기는 제1반도전층(61)과 제1절연층(71)간의 계면의 표면 거칠기보다 평탄할 수 있다.

제1반도전층(61)은 제1반도체 소자(51)와 제1절연층(71) 사이에 형성되는 전계 효과를 균일하게 하고, 고주파 성분이 누설되는 것을 방지할 수 있다. 또한, 제1반도체 소자(51)의 외부 표면 거칠기를 개선하고 결로를 방지할 수 있다.

제1반도전층(61)은 전도성 폴리머로 이루어질 수 있다. 제1반도전층(61)은 예를 들면 PEDOT(폴리(3,4-에틸렌 디옥시티오펜))-PSS(폴리(4-스티렌설포네이트), 폴리피롤(Polypyrrole), 폴리티오펜(Polythiophene), 폴리아닐린(Polyaniline) 및 폴리페닐렌설파이드(Poly(p-phenylene sulfide)) 중 적어도 하나를 포함하는 전도성 폴리머로 이루어질 수 있다. 전도성 폴리머의 평균 입경(D50)은 20~100um일 수 있다.

또는 제1반도전층(61)은 예를 들면 카본 블랙(Carbon black), 탄소 나노 튜브(Carbon nanotube) 및 그래핀(Graphene) 중 적어도 하나를 포함하여 이루어질 수 있다.

제1반도전층(61)의 두께는 30~100nm일 수 있다. 제1반도전층(61)의 두께는 공정상의 안정성과 제1반도체 소자(61)와 제1절연층(71) 사이의 전계 크기에 따라 결정될 수 있다.

제1반도전층(61)은 1~1000s/cm의 전기전도도를 가질 수 있다. 제1반도전층(61)의 전기전도도는 제1반도체 소자(51)와 제1절연층(71) 사이의 전계 크기에 따라 결정될 수 있으며, 제1반도체 소자(51) 외표면에서의 전하 분포가 불균일 할 수록 제1반도전층(61)은 큰 전기전도도를 가질 수 있다. 즉, 제1반도전층(61)은 제1반도체 소자(51)의 외표면에서 전하 분포를 고르게 하여 제1절연층(71)간에 인가되는 전계의 세기를 균일하게 하고, 제1절연층(71)에 가해지는 스트레스로 인한 파괴를 방지할 수 있다.

또한, 제1반도전층(61)은 제1반도체 소자(51) 외표면의 거칠기를 개선할 수 있으며, 이 때 제1반도전층(61)에 포함되는 탄소구조체의 함량을 조절함으로써 원하는 표면 거칠기를 조절할 수 있다.

제1절연층(71)은 제1반도체 소자(51)에 마련된 제1반도전층(61)의 외면을 따라 마련될 수 있다. 제1절연층(71)은 도전성 입자를 포함할 수 있다. 제1절연층(71)은 5~30um의 두께를 가질 수 있으며, 제1 절연층(71)의 두께는 절연 효과, 제조 공정의 안정성 등을 고려하여 결정할 수 있다. 제1절연층(71)은 예를 들면, 에폭시 및 폴리마이드 중 적어도 하나를 포함하여 구성될 수 있다.

도5는 본 발명의 다른 실시예에 따른 열전 소자의 단면도이다. 도5를 참고하면, 본 발명의 다른 실시예에 따른 열전 소자(2)는 상부 기판(100), 하부 기판(120), 제1반도체 소자(151), 제2반도체 소자(152), 제1전극(130), 제2전극(140), 반도전층(160), 절연층(170) 및 솔더(180)를 포함하여 구성될 수 있다.

도5에서 절연층(170)은 반도체 소자(151, 152)와 솔더(180)를 둘러싸는 구조로 형성될 수 있다. 즉, 절연층(170)은 반도체 소자(151, 152)의 높이와 솔더(180)의 높이의 합과 동일한 높이로 형성될 수 있다. 도5에서 절연층의 높이는 반도전층(160)의 높이와 상이하며 솔더(180)의 높이만큼 높게 형성되어 솔더(180)를 따라 흐르는 누설전류를 효율적으로 억제할 수 있게 된다.

도6은 본 발명의 또 다른 실시예에 따른 열전 소자의 단면도이다. 도6을 참고하면, 본 발명의 또 다른 실시예에 따른 열전 소자(3)는 상부 기판(210), 하부 기판(220), 제1반도체 소자(251), 제2반도체 소자(252), 제1전극(230), 제2전극(240), 반도전층(260), 절연층(270) 및 솔더(280)를 포함하여 구성될 수 있다.

도6에서 절연층(270)은 반도체 소자(251, 252)와 솔더(280) 및 제1전극(230) 및 제2전극(240) 중 어느 하나를 둘러싸는 구조로 형성될 수 있다. 즉, 절연층(270)은 반도체 소자(251, 252)의 높이와 솔더(280), 그리고 제1전극(230) 및 제2전극(240) 중 어느 하나의 높이 합과 동일한 높이로 형성되어 상부 기판(210)과 하부 기판(220) 사이를 전부 충진하는 구조로 마련될 수 있다. 도6에서 절연층(270)의 높이는 반도전층(260)의 높이와 상이하며 솔더(280)의 높이만큼 높게 형성되어 솔더(280)를 따라 흐르는 누설전류를 효율적으로 억제할 수 있게 된다. 또한, 제1전극(230) 및 제2전극(240) 중 어느 하나의 높이만큼 높게 형성되어 동일 기판에 마련되는 전극간의 쇼트를 방지할 수 있게 된다.

도7은 본 발명의 일실시예에 따른 제1반도체 소자, 반도전층 및 절연층을 제조하는 공정을 나타내는 순서도이다.

먼저 제1반도체 소자는 P형 반도체 소자로 비스무스(Bi) 및 텔루륨(Ti)를 주원료로 포함하는 비스무스텔루라이드(Bi-Te)계의 재료를 압출법에 의하여 일방향으로 응고시켜 형성할 수 있다. 제1반도체 소자의 직경은 1~3mm일 수 있으며, 수평 단면이 원형 형상일 수 있다(S801).

다음으로, 제1반도체 소자의 표면을 초산으로 에칭 처리하고, 디핑법을 이용하여 제1반도체 소자의 옆표면을 따라 두께30~100nm의 전도성 고분자를 코팅 처리하여 반도전층을 형성한다. 전도성 고분자의 평균 입경은 20~100um일 수 있으며, 전기전도도는 1~1000s/cm일 수 있다(S802).

다음으로, 반도전층의 외부 표면을 따라 에폭시 및 폴리마이드 중 적어도 하나를 포함하는 화합물을 도포하거나, 동 재질로 구현되는 페이스트 테이프를 형성시켜 결합시킴으로써 절연층을 형성한다(S803).

제2반도체 소자는 N형 반도체 소자를 이용하여 도2내지도6에서 설명한 구조와 동일한 구조의 실시예로 형성될 수 있으며, 반도전층 및 절연층의 형성 방법은 도7에서 설명한 바와 동일하다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10, 110, 210: 상부 기판
20, 120, 220: 하부 기판
30, 130, 230: 제1전극
40, 140, 240: 제2전극
51. 151. 251: 제1반도체 소자
52. 152. 252: 제2반도체 소자
60. 160. 260: 반도전층
70. 170. 270: 절연층
80, 180, 280: 솔더

Claims

상호 대향하는 상부 기판 및 하부 기판;
상기 상부 기판과 상기 하부 기판의 대향면에 마련되는 제1전극과 제2전극을 통하여 전기적으로 연결되는 제1반도체 소자 및 제2반도체 소자;
상기 제1반도체 소자 및 제2반도체 소자의 옆면을 따라 마련되는 반도전층; 및
상기 제1반도체 소자 및 제2반도체 소자에 마련된 반도전층의 외면을 따라 마련되는 절연층을 포함하며,
상기 제1반도체 소자 또는 제2반도체 소자와 상기 반도전층간의 계면의 표면 거칠기는 상기 반도전층과 상기 절연층간의 계면의 표면 거칠기보다 평탄한 열전 소자.
제1항에 있어서,
상기 반도전층은 전도성 폴리머로 이루어지는 열전 소자.
제2항에 있어서,
상기 전도성 폴리머는 PEDOT(폴리(3,4-에틸렌 디옥시티오펜))-PSS(폴리(4-스티렌설포네이트), 폴리피롤(Polypyrrole), 폴리티오펜(Polythiophene), 폴리아닐린(Polyaniline) 및 폴리페닐렌설파이드(Poly(p-phenylene sulfide)) 중 적어도 하나를 포함하여 구성되는 열전 소자.
제2항에 잇어서,
상기 전도성 폴리머는 20~100um의 평균 입경을 가지는 열전 소자.
제1항에 있어서,
상기 반도전층은 카본 블랙(Carbon black), 탄소 나노 튜브(Carbon nanotube) 및 그래핀(Graphene) 중 적어도 하나를 포함하여 구성되는 열전 소자.
제1항에 있어서,
상기 반도전층은 30~100nm의 두께를 가지는 열전 소자.
제1항에 있어서,
상기 반도전층은 1~1000s/cm의 전기전도도를 가지는 열전 소자.
제1항에 있어서,
상기 절연층은 도전성 입자를 포함하는 열전 소자.
제1항에 있어서,
상기 절연층은 5~30um의 두께를 가지는 열전 소자.
제1항에 있어서,
상기 절연층은 에폭시 및 폴리마이드 중 적어도 하나를 포함하여 구성되는 열전 소자.
제1항에 있어서,
상기 반도전층의 전기전도도는 상기 제1반도체 소자 또는 상기 제2반도체 소자와 상기 절연층 사이의 전계 크기에 따라 결정되는 열전 소자.
제1항에 있어서,
상기 반도전층은 상기 제1반도체 소자 및 상기 제2반도체 소자와 상기 절연층이 접촉하지 않도록 상기 제1반도체 소자 및 상기 제2반도체 소자의 옆면 전체를 덮도록 마련되는 열전 소자.
제12항에 있어서,
상기 반도전층은 상기 제1반도체 소자 및 상기 제2반도체 소자의 산화반응을 방지하는 열전 소자.
제1항에 있어서,
상기 제1반도체 소자 및 상기 제2반도체 소자는 비스무스텔루라이드(Bi-Te)계의 반도체 소자인 열전 소자.