KR102158578B1

KR102158578B1 - 열전모듈 및 이를 포함하는 열전환장치

Info

Publication number: KR102158578B1
Application number: KR1020140002440A
Authority: KR
Inventors: 노명래
Original assignee: 엘지이노텍 주식회사
Priority date: 2014-01-08
Filing date: 2014-01-08
Publication date: 2020-09-22
Also published as: TW201532324A; EP2894682A2; KR20150082914A; US20150194589A1; US9780282B2; EP2894682B1; CN104766921B; TWI655794B; CN104766921A; EP2894682A3

Abstract

본 발명의 실시예들은 열전모듈에 관한 것으로, 열전 반도체소자의 외표면에 열전도도가 낮은 절연층을 형성하여, 열전 반도체소자가 전극과 결합시 결합부위에서 일어나는 누설전류를 막을 수 있으며, 발열부의 열이 냉각부로 전달되는 현상을 억제하여 열전소자의 성능을 향상할 수 있는 열전모듈을 제공한다.

Description

열전모듈 및 이를 포함하는 열전환장치{THERMOELECTRIC MOUDULE AND DEVICE USING THE SAME}

본 발명의 실시예들은 열전모듈에 관한 것이다.

열전소자를 제조하는 방식에서는 잉곳(Ingot) 형태의 소재를 열처리하고, 분말로 분쇄(Ball Mill)한 후, 미세 사이즈로 시빙(sieving)한 후, 다시 소결 공정을 거친후 필요한 열전소자의 크기로 절단(cutting)하는 공정을 거쳐서 제조된다. 이러한 벌크형 열전소자를 제조하는 공정에서는 분말의 소결후 커팅시 많은 부분의 재료 손실이 발생하게 되며, 양산화하는 경우 벌크형 소재의 크기 측면에서 균일성이 떨어지게 되며, 이러한 열전소자의 두께를 박형화하기 어려워, 박형화(slim)요구되는 제품에 적용이 어려운 문제가 있었다.

특히, 열전소자를 기판 사이에 결합하여 구동시키는 경우, 발열부의 열이 냉각부로 흐르는 열전달현상이 발생하게 되어 열전소자의 냉각능력을 저하하는 문제가 발생하게 된다. 아울러, 기판과 열전소자의 결합부위에 결합물질(solder)을 타고 누설전류가 발생하게 되여 열전효율을 떨어뜨리는 요인으로 작용하고 있다.

본 발명의 실시예들은 상술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 실시예에서는 열전 반도체소자의 외표면에 열전도도가 낮은 절연층을 형성하여, 열전 반도체소자가 전극과 결합시 결합부위에서 일어나는 누설전류를 막을 수 있으며, 발열부의 열이 냉각부로 전달되는 현상을 억제하여 열전소자의 성능을 향상할 수 있는 열전모듈을 제공할 수 있도록 한다.

상술한 과제를 해결하기 위한 수단으로서, 본 발명의 실시예에서는 상호 대향하는 제1기판 및 제2기판; 상기 제1기판과 상기 제2기판 사이에 제1반도체소자와 전기적으로 연결되는 제2반도체소자를 포함하는 단위셀;을 적어도 1 이상 포함하며, 상기 제1반도체소자 및 상기 제2반도체소자의 외표면에 절연부재를 더 포함하는 열전모듈을 제공한다.

본 발명의 실시예에 따르면, 열전 반도체소자의 외표면에 열전도도가 낮은 절연층을 형성하여, 열전 반도체소자가 전극과 결합시 결합부위에서 일어나는 누설전류를 막을 수 있으며, 발열부의 열이 냉각부로 전달되는 현상을 억제하여 열전소자의 성능을 향상할 수 있는 효과가 있다.

본 발명의 일실시예에 따르면, 열전 반도체소자를 형성하는 단위셀에서 상호 대향하는 어느 하나의 체적을 더 크게 형성하여 전기전도특성의 증진을 높임으로서, 냉각효율을 높일 수 있는 효과가 있다.

특히, 상호 대향하는 N형 반도체소자의 단면의 직경 또는 높이를 변경하여 단위셀을 형성하는 P형 반도체소자에 비해 큰 체적을 형성하여 열전 냉각효율을 높이며, 이와 더불어 열전소자의 단면을 곡률을 가지는 원형 또는 타원형으로 형성하여 인쇄형 후막을 형성할 수 있어 제조공정의 효율성을 높일 수 있는 효과도 있다.

본 발명의 실시예에 따르면, 제1기판 및 제2기판의 면적을 상이하게 형성하여 방열효율을 높일 수 있도록 하여 열전모듈의 박형화를 구현할 수 있도록 한다.

특히, 제1기판 및 제2기판의 면적을 상이하게 형성하는 경우 방열측의 기판의 면적을 크게 형성하여 열전달율을 높임으로써, 히트싱크를 제거하여 냉각 디바이스의 소형화, 박형화를 구현할 수 있는 장점도 구현된다.

도 1은 본 발명의 실시예에 따른 열전모듈의 요부를 도시한 개념도이며, 도 2는 도 1의 열전모듈을 적용한 본 발명의 실시예에 따른 열전모듈의 구현예를 도시한 예시도이다.
도 3은 도 1의 단위셀의 구조를 도시한 개념도이다.
도 4는 도 3과 같은 제1반도체소자(120) 및 제2반도체소자(130)의 구조에 절연부재를 형성하되, 다양한 절연부재의 유무에 따른 열전성능(ΔT)을 비교한 것이다.
도 5 내지 도 7은 본 발명의 제2실시예에 따른 단위셀의 구조를 도시한 개념도이다.
도 8 및 도 9는 본 발명의 제3실시예에 따른 단위셀의 구조를 도시한 개념도이다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

1. 제1실시예

도 1은 본 발명의 실시예에 따른 열전모듈의 요부를 도시한 개념도이며, 도 2는 도 1의 열전모듈을 적용한 본 발명의 실시예에 따른 열전모듈의 구현예를 도시한 예시도이다.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 열전모듈은 상호 대향하는 제1기판(140) 및 제2기판(150), 상기 제1기판(140) 및 제2기판(150) 사이에 제1반도체소자(120)와 전기적으로 연결되는 제2반도체소자(130)를 포함하는 단위셀;을 적어도 1 이상 포함하며, 특히, 상기 제1반도체소자 및 상기 제2반도체소자의 외표면에 절연부재(110)를 더 포함할 수 있도록 한다. 상기 절연부재(110)은 도시된 것과 같이, 상기 제1 및 제2반도체 소자의 외표면을 둘러싸는 구조로 밀착하여 형성될 수 있으며, 상기 절연부재(110)로 인해 발열부에서 흡열부로의 열이동이 억제되어 열전효율을 높일 수 있도록 하는 한편, 제1기판(140) 및 제2기판(150)과 반도체소자의 결합부위(S)의 솔더(solder) 등을 타고 나타나는 누설전류를 억제할 수 있게 된다.

도 1 및 도 2에 도시된 것과 같이, 본 발명의 실시예에 따른 열전모듈은, 한쪽은 제1반도체소자(120)로서 P형 반도체 와 제2반도체소자(130)로서 N형 반도체로 구성될 수 있으며, 상기 제1반도체 및 상기 제2반도체는 금속 전극 (160a, 160b)과 연결되며, 이러한 구조가 다수 형성되며 상기 반도체 소자에 전극을 매개로 전류가 공급되는 회로선(181, 182)에 의해 펠티어 효과를 구현하게 된다.

구체적으로, 상기 제1기판(140) 및 상기 제2기판(150)은 냉각용 열전모듈의 경우 통상 절연기판, 이를테면 알루미나 기판을 사용할 수 있으며, 또는 본 발명의 실시형태의 경우 금속기판을 사용하여 방열효율 및 박형화를 구현할 수 있도록 할 수 있다. 물론, 금속기판으로 형성하는 경우에는 도시된 것과 같이 제1기판 및 제2기판(140, 150)에 형성되는 전극층(160a, 160b)과의 사이에 유전체층(170a, 170b)를 더 포함하여 형성됨이 바람직하다.

금속기판의 경우, Cu 또는 Cu 합금, Cu-Al합금 등을 적용할 수 있으며, 박형화가 가능한 두께는 0.1mm~0.5mm 범위로 형성이 가능하다. 이 경우 금속기판의 두께가 0.1mm 보나 얇은 경우나 0.5mm를 초과하는 두께에서는 방열 특성이 지나치게 높거나 열전도율이 너무 높아 열전모듈의 신뢰성이 크게 저하되게 된다

또한, 상기 유전체층(170a, 170b)의 경우 고방열 성능을 가지는 유전소재로서 냉각용 열전모듈의 열전도도를 고려하면 5~10W/K의 열전도도를 가지는 물질을 사용하며, 두께는 0.01mm~0.1mm의 범위에서 형성될 수 있다. 이 경우, 두께가 0.01mm 미만에서는 절연효율(혹은 내전압 특성)이 크게 저하되며, 0.1mm를 초과하는 경우에는 열전전도도가 낮아져 방열효율이 떨어지게 된다.

상기 전극층(160a, 160b)은 Cu, Ag, Ni 등의 전극재료를 이용하여 제1반도체 소자 및 제2반도체 소자를 전기적으로 연결하며, 도시된 단위셀이 다수 연결되는 경우(도 2 참조) 인접하는 단위셀과 전기적으로 연결을 형성하게 된다. 상기 전극층의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다. 전극층의 두께가 0.01mm 미만에서는 전극으로서 기능이 떨어져 전기 전도율이 불량하게 되며, 0.3mm를 초과하는 경우에도 저항의 증가로 전도효율이 낮아지게 된다.

또한, 제1반도체소자(120)와 전기적으로 연결되는 제2반도체소자(130) 각각의 상부면, 즉 제1기판 및 제2기판과 밀착하는 부분에는 확산방지막(미도시)이 더 포함될 수 있다.

특히, 본 발명의 실시예에서는 제1반도체소자(120)와 전기적으로 연결되는 제2반도체소자(130)의 외표면에 절연부재(110)가 형성될 수 있다. 상기 절연부재(110)는 특히, 제1반도체소자(120) 및 제2반도체소자(130)를 구성하는 물질보다 열전도도가 더 낮은 물질을 이용하여 형성됨이 더욱 바람직하다. 이러한 절연부재를 형성하는 물질로는 Epoxy SiO계, SiN계, MgO계, CaO계 물질 중 어느 하나 또는 선택되는 둘 이상의 물질의 혼합물이 적용될 수 있다.

본 발명에 따른 제1반도체소자(120) 및 제2반도체소자(130)는 P 형 반도체 또는 N 형 반도체 재료를 적용하여 벌크형(Bulk type)으로 형성된 반도체소자를 적용할 수 있다. 벌크형(Bulk type)이란 반도체 재료인 잉곳을 분쇄하고, 이후 미세화 볼-밀(ball-mill) 공정을 건친 후, 소결한 구조물을 커팅하여 형성한 구조물을 의미한다. 이러한 벌크형 소자는 하나의 일체형 구조로 형성될 수 있다.

이러한 P 형 반도체 또는 N 형 반도체 재료는 상기 N형 반도체소자는, 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다.즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입하는 것이 바람직하다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.

상기 P형 반도체 재료는, 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.

도 3은 도 1 및 도 2에서의 제1반도체소자(120) 및 제2반도체소자(130)의 일 요부를 도시한 것이다. 도시된 것과 같이, 제1반도체소자(120) 및 제2반도체소자(130)의 크기를 동일하게 형성하고, 그 형상을 원형 또는 타원형의 구조로 구현하는 예시를 든 것이다. 제1반도체소자(120) 및 제2반도체소자(130)의 형상을 원형으로 구현하는 경우, 재료의 손실을 줄일 수 있는 장점이 구현되게 되며, 제1반도체소자(120) 및 제2반도체소자(130)의 외면에 절연부재(110)를 피복하여 열전달을 방지하며 누설전류를 방지할 수 있도록 할 수 있다. 이러한 절연부재를 형성하는 물질로는 Epoxy SiO계, SiN계, MgO계, CaO계 물질 중 어느 하나 또는 선택되는 둘 이상의 물질의 혼합물이 적용될 수 있다.

도 4는 도 3과 같은 제1반도체소자(120) 및 제2반도체소자(130)의 구조에 절연부재를 형성하되, 다양한 절연부재의 유무에 따른 열전성능(ΔT)을 비교한 것이다.

(1) 제1반도체소자의 제조

본 비교실험을 위해 제조되는 제1반도체소자는 P형 반도체소자로 구현하며, 직경이 1.4mm인 단면이 원형인 구조의 소자로 형성한다. 그 제조공정은 다음과 같다.

우선, Bi₂ _- _xSb_xTe₃ (1.2<x<1.8) 조성으로 비드(Bead) 형태의 Bi, Sb, Te 시료를 칭량한다. Te는 휘발 특성을 고려하여 Bi₂ _- _xSb_xTe₃ 무게 대비 1~10% 초과 추가한다. 칭량시에 도펀트(Dopant) 물질로서 Cu, Ag, W, Mn, Ce, Yt, Ni, Bi, Te, Se, Sb, CuI, AgI, CdI₂, SbI₃, CuBr, AgBr, CdBr₂, SbBr₃, CuCl, AgCl, CdCl₂, SbCl₃ 등의 물질을 0.01~1 wt% 첨가한다. 이때 사용되는 도펀트(Dopant)는 비드(Bead) 형태일 수도 있고, 200 μm 이하의 분말 형태일 수 있다. 용융노(Furnace) 장비에 원재료 물질을 넣고 진공, Ar, He 또는 N₂ 등의 비활성 분위기를 형성한다. 600~800℃에서 2시간~10시간 동안 녹인 후 물 또는 공기 중에서 급냉시켜 잉곳을 얻는다.

얻은 잉곳을 재료 무게의 10배~40배의 무게 수량의 강구를 함께 볼밀(Ball-mill) 용기에 장입시킨다. 용기를 Ar, He 또는 N2등의 비활성 분위기를 형성하여 200rpm~400rpm의 회전속도로 분쇄하여 미세 열전 분말을 얻고 분말의 입도 크기 1~10 μm로 얻으며 범위가 벗어날 경우 시빙(Sieving)을 통해서 원하는 크기를 분리한다. 소결을 위해 열전 미세 분말을 적정량 칭량 한다. 그 후 이것에 대해 0.01~0.1 wt% (중량비)의 200 μm 이하 크기의 Cu, Ag, W, Mn, Ce, Yt, Ni, Te, Se, Sb, CuI, AgI, CdI₂, SbI₃, CuBr, AgBr, CdBr₂, SbBr₃, CuCl, AgCl, CdCl₂, SbCl₃ 등을 첨가할 수도 있다 분말을 압출소결장비를 통해 400~550℃ 온도에서 35~200 MPa 압력,Ar 분위기에서 소결체를 형성시킨 후 300~550℃에서 10:1~30:1의 비율로 20mm/min~100mm/min 속도로 압출소결을 실시한다.

소자에 사용될 크기로 소결된 소결체의 옆면을 Epoxy 및 SiO, SiN, MgO, CaO계 폐이스트를 도포하거나, 동 재질로 구현되는 페이스트 테이프를 형성시켜 전극층과 결합시킨다. 본 실험예에서는 도 4에 도시된 표와 같은 샘플로 절연부재를 형성하였다.

본 비교실험을 위해 제조되는 제2반도체소자는 N형 반도체소자로 구현하며, 직경이 1.4mm인 단면이 원형인 구조의 소자로 형성한다. 그 제조공정은 다음과 같다.

Bi₂Te₃ _-ySe_y (0.1<y<0.4) 조성으로 비드(Bead) 형태의 Bi, Te, Se 시료를 칭량한다. Te, Se는 휘발 특성을 고려하여 Bi2Te3-ySey 무게 대비 1~10% 초과 추가한다. 칭량시에 도펀트(Dopant) 물질로서 Cu, Ag, W, Mn, Ce, Yt, Ni, Te, Se, Sb, CuI, AgI, CdI₂, SbI₃, CuBr, AgBr, CdBr₂, SbBr₃, CuCl, AgCl, CdCl₂, SbCl₃ 등의 물질을 0.01~1 wt% 첨가한다. 이때 사용되는 도펀트(Dopant)는 비드(Bead) 형태일 수도 있고, 200 μm 이하의 분말 형태일 수 있다 . 용융노(Furnace) 장비에 원재료 물질을 넣고 진공, Ar, He 또는 N₂ 등의 비활성 분위기를 형성한다. 600~800℃에서 2시간~10시간 동안 녹인 후 물 또는 공기 중에서 급냉시켜 잉곳을 얻는다.

얻은 잉곳을 재료 무게의 10배~40배의 무게 수량의 강구를 함께 볼밀(Ball-mill) 용기에 장입시킨다. 용기를 Ar, He 또는 N₂등의 비활성 분위기를 형성하여 200rpm~400rpm의 회전속도로 분쇄하여 미세 열전 분말을 얻고 분말의 입도 크기 1~10 μm로 얻으며 범위가 벗어날 경우 Sieving을 통해서 원하는 크기를 분리한다. 소결을 위해 열전 미세 분말을 적정량 칭량 한다.

그 후 이것에 대해 0.01~0.1 wt% (중량비)의 200 μm 이하 크기의 Cu, Ag, W, Mn, Ce, Yt, Ni, Bi, Te, Se, Sb, CuI, AgI, CdI₂, SbI₃, CuBr, AgBr, CdBr₂, SbBr₃, CuCl, AgCl, CdCl₂, SbCl₃ 등을 첨가할 수도 있다. 분말을 압출소결장비를 통해 400~550℃ 온도에서 35~200 MPa 압력,Ar 분위기에서 소결체를 형성시킨 후 300~550℃에서 10:1~30:1의 비율로 20mm/min~100mm/min 속도로 압출소결을 실시한다. 소자에 사용될 크기로 소결된 소결체의 옆면을 Epoxy 및 SiO, SiN, MgO, CaO계 paste 도포 또는 paste 테이프를 형성시켜 전극층과 결합시킨다. 소자에 사용될 크기로 소결된 소결체의 옆면을 Epoxy 및 SiO, SiN, MgO, CaO계 폐이스트를 도포하거나, 동 재질로 구현되는 페이스트 테이프를 형성시켜 전극층과 결합시킨다. 본 실험예에서는 도 4에 도시된 표와 같은 샘플로 절연부재를 형성하였다.

도 4에 도시된 것과 같이, 절연부재가 없는 경우의 단위셀에서는 열전성능(ΔT)이 55.6℃이나, 절연부재를 형성하는 경우, SiNx를 적용한 샘플에서는 열전성능(ΔT)ㅇ이 58.8℃, SiOx로 형성한 경우에는 59℃, SiO, MgO, CaO의 혼합물로 절연부재를 형성한 경우에는 열전성능(ΔT)이 60.7℃로 측정되었다. 전체적으로 절연부재를 형성하는 경우에는 열전단위셀의 열전성능(ΔT)이 절연부재가 없는 경우보다 5%~10% 증가하는 것을 확인할 수 있다. 이는 일반적으로, 높은 열전성능(ΔT)을 낼수록 더 낮은 온도에 도달할 수 있고, 향상된 열전성능(ΔT)에 상응하는 전력 효율이 증대된다. 이는 냉각시 전력소모가 줄어들게 되므로 열전소자의 테두리에 형성된 절연막이 열대류 및 전력누수를 억제하여 열전성능을 향상할 수 있도록 한 것으로 파악된다.

2. 제2실시예

도 5는 도 1 내지 도 3의 실시예에서 상술한 제1반도체소자 및 제2반도체 소자의 외표면에 절연부재를 형성하는 것은 동일하나, 본 제 2실시예에서는 제1반도체소자(120)과 제2반도체소자(130)의 체적을 상이하게 구현하는 것을 특징으로 한다. 즉, 도 1에 도시된 구조와 같은 열전모듈에서는 단위셀을 이루며 상호 대향하는 제1반도체소자 및 제2반도체소자의 형상 및 크기는 동일하게 이루어지나, 이 경우 P 형 반도체소자의 전기전도도와 N 형 반도체 소자의 전기전도도 특성이 서로 달라 냉각효율을 저해하는 요소로 작용하게 된다. 이에 본 발명에서는 도 1에 도시된 단위셀의 어느 한쪽의 체적을 상호 대향하는 다른 반도체소자의 체적과는 상이하게 형성하여 냉각성능을 개선할 수 있도록 한다. 즉, 도 1의 구조에서 단위셀의 구조를 도 5와 같은 구조로 제1반도체소자와 제2반도체소자의 체적이 상이하도록 구현한다. 상호 대향하여 배치되는 단위셀의 반도체 소자의 체적을 상이하게 형성하는 것은, 크게 전체적인 형상을 다르게 형성하거나, 동일한 높이를 가지는 반도체소자에서 어느 한쪽의 단면의 직경을 넓게 형성하거나, 동일한 형상의 반도체 소자에서 높이나 단면의 직경을 다르게 하는 방법으로 구현하는 것이 가능하다.

이를 테면, 본 발명의 제2실시예에서 도 3에 도시된 열전소자를 포함하는 단위셀은, 동일한 형상 및 직경(직경: 각각 1.4mm)을 가지는 반도체소자가 쌍을 이루고 배치되되, 제2반도체소자(130)의 높이(T₂)가 제1반도체소자(120)의 높이보다(T₁) 높게 형성되도록 하여, 각 반도체소자의 체적을 다르게 형성하도록 한 것이다. 이 경우 특히 제2반도체소자(130)는 N 형 반도체소자로 구현될 수 있다. 특히, 도시된 것과 같이, 본 발명의 일 실시예에서는 기존의 벌크타입의 반도체소자와는 달리, 제1반도체소자 및 제2반도체소자의 단면이 원을 형성하는 원기둥 형태의 디자인으로 인쇄형 후막을 형성함으로써, 제조효율을 높일 수 있도록 한다.

또는, 도 5에 도시된 구조와 같이, 제2반도체소자(130)의 직경을 제1반도체소자(120)의 직경보다 크게 형성하여 체적을 상이하게 형성한 것이다. 특히, 이 경우 제2반도체소자를 N형 반도체소자로 형성하는 것이 바람직하다. 제1반도체소자(120)로서 P형 반도체 와 제2반도체소자(130)로서 N형 반도체로 구성하되, 특히 제2반도체소자(130)의 높이(T₂)와 제1반도체소자(130)의 높이(T₁)를 동일하게 형성하는 경우, 제2반도체 소자의 단면의 직경 더 크게 형성(이를테면, 1.6mm, 제1반도체소자의 직경을 1.4mm)하여 제2반도체소자의 체적을 상대적으로 제1반도체소자보다 크게 형성할 수 있도록 할 수 있다. 즉, 하나의 단위셀을 구성하는 한쌍의 반도체소자의 체적을 서로 상이하게 형성하는 방법을 동일한 형상의 반도체소자를 동일 높이로 형성하고, N형 반도체소자의 직경을 P형 반도체소자보다 더 크게 형성하여 체적을 증가시켜 열전효율을 개선할 수 있도록 한다.

또는, 도 6의 구조와 같이, 체적을 달리하는 방법으로 제2반도체소자(130)의 직경을 제1반도체소자(120)의 직경보다 크게 형성하여 체적을 상이하게 형성한 다른 실시예로써, 제2반도체소자(130)의 직경을 1.80mm, 제1반도체소자(120)의 직경을 1.40mm로 형성한 예를 도시한 것이며, 도 7은 제2반도체소자(130)의 직경을 2.0mm, 제1반도체소자(120)의 직경을 1.40mm로 형성한 예를 도시한 것이다. 즉, 도 6 및 도 7의 경우에도 제2반도체소자와 제1반도체소자의 높이와 형상(원기둥 또는 타원기둥)을 동일하게 형성하고, 제2반도체소자의 직경을 상대적으로 제1반도체소자의 직경보다 크게 형성함으로써, 상호 체적을 다르게 형성하며, 이 경우 특히 제2반도체소자를 N형 반도체소자로 형성하여 전기전도특성을 P형 반도체소자의 성능과 보조를 맞출 수 있도록 한다.

상술한 실시예에서 동일한 높이를 가지도록 열전반도체소자를 형성하는 경우에는, 상기 제1반도체소자 및 제2 반도체소자의 수평단면의 반지름의 비율은 1:(1.01~1.5)의 범위를 충족할 수 있도록 함이 바람직하다. 즉, 제1반도체소자를 P형 반도체소자로 하여 단면의 직경이 1.4mm를 충족하는 경우, N형 반도체소자의 직경은 이보다 큰 직경을 가지도록 하되, 1.41mm~2.10mm의 범위에서 형성될 수 있도록 한다. 이는 상기 제1반도체소자 및 제2 반도체소자의 수평단면의 반지름의 비율은 1:1.01의 범위에서 1.01 비율보다 적을 경우에는 N형반도체소자의 체적이 변화가 미세하여 전기전도특성의 향상효과를 구현하기 어려우며, 1.5 비율보다 큰 경우에는 전기전도특성은 충족할 수 있으나 열전소자의 냉각성능이 오히려 소폭 하락하는 현상이 발생하기 때문이다.

3. 제3실시예

제3실시예는, 상술한 제1실시예 및 제2실시예의 구조와는 다른 구조로 제1반도체소자 및 제2반도체소자의 표면에 절연부재를 형성하는 요지는 동일하나, 열전모듈 자체의 기판의 체적을 다르게 형성하는 점에서 상이하다.

도 8 및 도 9를 참조하면, 본 발명의 제3실시예에 따른 열전모듈은 제1기판(140) 및 제2기판(150), 상기 제1기판(140) 및 제2기판(150) 사이에 제1반도체소자(120)와 전기적으로 연결되는 제2반도체소자(130)를 포함하는 단위셀;을 적어도 1 이상 포함하며, 상기 제1반도체소자 및 제2반도체소자의 외표면에 형성되는 절연부재(110)를 포함한다. 특히, 상기 제1기판 및 상기 제2기판의 체적이 서로 다르게 형성될 수 있도록 한다. 본 발명의 실시예에서 '체적'이라 함은, 기판의 외주면이 형성하는 내부 부피를 의미하는 것으로 정의한다. 특히, 본 발명의 제3실시예의 구조에서는 펠티어 효과에 의해 냉각영역(Cold side)을 이루는 제1기판(140)의 면적보다 방열영역(Hot side)을 이루는 제2기판(150)의 면적을 넓게 형성할 수 있도록 하여, 열전도율을 높이고, 방열효율을 높여 종래의 열전모듈에서의 히트싱크를 제거할 수 있도록 할 수 있다. 구체적으로, 상기 제1기판(140) 및 상기 제2기판(150)은 냉각용 열전모듈의 경우 통상 절연기판, 이를테면 알루미나 기판을 사용할 수 있으며, 또는 본 발명의 실시형태의 경우 금속기판을 사용하여 방열효율 및 박형화를 구현할 수 있도록 할 수 있다. 물론, 금속기판으로 형성하는 경우에는 도시된 것과 같이 제1기판 및 제2기판(140, 150)에 형성되는 전극층(160a, 160b)과의 사이에 유전체층(170a, 170b)를 더 포함하여 형성됨이 바람직하다.

본 발명에 따른 제3실시예에서는 상기 제2기판(150)의 면적을 제1기판(140)의 면적대비 1.2~5배의 범위로 형성하여 상호 간의 체적을 다르게 형성할 수 있다. 도 8에 도시된 도면에서도 제1기판(140)의 폭(b₁)이 제2기판(150)의 폭(b₂)보다 좁게 형성되며, 이 경우 동일 두께의 기판의 면적이 서로 상이하게 형성되게 되어 체적이 달라지게 된다. 이는 제2기판(150)의 면적이 제1기판(140)에 비해 1.2배 미만으로 형성되는 경우, 기존의 열전도 효율과 큰 차이가 없어 박형화의 의미가 없으며, 5배를 초과하는 경우에는 열전모듈의 형상(이를 테면, 상호 마주하는 대향구조)을 유지하기가 어려우며, 열전달효율을 현저하게 떨어지게 된다.

아울러, 상기 제2기판(150)의 경우, 제2기판의 표면에 방열패턴, 이를테면 요철패턴을 형성하여 제2기판의 방열특성을 극대화할 수 있도록 하며, 이를 통해 기존의 히트싱크의 구성을 삭제하고도 보다 효율적인 방열특성을 확보할 수 있도록 할 수 있다. 이 경우 상기 방열패턴은 상기 제2기판의 표면의 어느 한쪽 또는 양쪽 모두에 형성될 수 있다. 특히 상기 방열패턴은 상기 제1 및 제2반도체소자와 접촉하는 면에 형성되는 경우, 방열특성 및 열전소자와 기판과의 접합특성을 향상시킬 수 있다.

또한, 상기 제1기판(140)의 두께(a₁)를 상기 제2기판(150)의 두께(a₂) 보다 얇게 형성하여 냉각측(Cold sied)에서 열의 유입을 용이하게 하며 열전달율을 높일 수 있도록 할 수 있다.

상술한 본 발명의 일 실시형태에 따른 다양한 구조의 열전소자 및 이를 포함하는 열전모듈은 단위셀의 상 하부의 기판의 표면에 발열 및 흡열 부위의 특성에 따라 물이나 액체 등의 매체의 열을 빼앗아 냉각을 구현하거나, 특정 매체에 열을 전달하여 가열을 시키는 용도로 사용할 수 있다. 즉, 본 발명의 다양한 실시형태의 열전모듈에서는 냉각효율을 증진하여 구현하는 냉각장치의 구성을 들어 실시형태로 설명하고 있으나, 냉각이 이루어지는 반대면의 기판에서는 발열특성을 이용해 매체를 가열하는 용도로 사용하는 장치에 적용할 수 있다. 즉,하나의 장치에서 냉각과 가열을 동시에 기능하도록 구현하는 장비로도 응용이 가능하다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

110: 절연부재
111: 기재
112: 반도체층
120: 단위열전소자
130: 단위열전소자
140: 제1기판
150: 제2기판
160a, 160b: 전극층
170a, 170b: 유전체층
181, 182: 회로선

Claims

전극;
상기 전극 상에 서로 이격되어 배치되는 제1 도전형 반도체 소자, 및 제2 도전형 반도체 소자; 를 포함하고,
상기 전극은 상기 제1 도전형 반도체 소자가 배치되는 제1 영역, 및 상기 제2 도전형 반도체 소자가 배치되는 제2 영역을 포함하고,
상기 제2 영역의 넓이는 상기 제1 영역보다 넓은 열전 소자.
청구항 1에 있어서,
상기 제1 도전형 반도체 소자의 외표면에 배치되는 제1 절연부재, 및 상기 제2 도전형 반도체 소자의 외표면에 배치되는 제2 절연부재를 포함하는 열전 소자.
청구항 2에 있어서,
상기 제1 절연부재는 상기 제1 도전형 반도체 소자보다 낮은 열전도도를 갖고,
상기 제2 절연부재는 상기 제2 도전형 반도체 소자보다 낮은 열전도도를 갖고,상기 제1 절연부재, 및 상기 제2 절연부재는 각각 Epoxy, SiO계, SiN계, MgO계, CaO계 물질 중 어느 하나 또는 선택되는 적어도 하나 이상의 물질을 포함하는 열전소자.
청구항 1 항에 있어서,
상기 제2 도전형 반도체 소자의 체적이 상기 제1 도전형 반도체 소자의 체적보다 큰 열전소자.
청구항 4에 있어서,
상기 제1 도전형 반도체 소자는 P형 반도체 소자이며, 상기 제2 도전형 반도체 소자는 N형 반도체소자인 열전소자.
청구항 5에 있어서,
상기 제1 및 제2 도전형 반도체소자의 저면의 형상이 원형 또는 타원형인 열전소자.
청구항 1에 있어서,
제1 기판, 상기 제1 기판과 마주보는 제2 기판을 포함하고,
상기 제1 도전형 반도체 소자, 및 제2 도전형 반도체 소자는 상기 제1 기판과 상기 제2 기판 사이에 배치되고,
상기 제1 기판 및 상기 제2 기판의 체적이 서로 다른 열전소자.
청구항 7에 있어서,
상기 제2 기판의 면적이 상기 제1 기판의 면적보다 큰 열전소자.
청구항 8에 있어서,
상기 제2 기판은 흡열 영역인 열전소자.
청구항 4에 따른 열전소자을 포함하는 열전환장치.