KR102410398B1

KR102410398B1 - 열전모듈

Info

Publication number: KR102410398B1
Application number: KR1020210176385A
Authority: KR
Inventors: 김종현
Original assignee: 엘지이노텍 주식회사
Priority date: 2015-04-24
Filing date: 2021-12-10
Publication date: 2022-06-22
Also published as: KR20220086534A; KR20160126803A; KR20230115966A; KR20210155010A; KR102605048B1; KR102410398B9; KR102561218B1; KR102339579B1

Abstract

본 발명의 실시예는 열전효율을 높일 수 있는 열전모듈의 구조에 대한 것으로, 본 발명의 실시예는 제1전극을 구비한 제1 기판; 상기 제1 기판과 대향하여 배치되며, 제2전극을 구비한 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1전극 및 상기 제2전극과 전기적으로 연결되는 복수의 열전소자;를 포함하며, 상기 제1전극 및 상기 제2전극은 상기 제1기판 및 상기 제2기판에 매립되는 열전모듈을 제공할 수 있도록 한다.

Description

열전모듈{THERMOELECTRIC DEVICE MOUDULE}

본 발명의 실시예는 열전효율을 높일 수 있는 열전모듈의 구조에 대한 것이다.

일반적으로, 열전 변환 소자를 포함하는 열전 소자는 P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시킴으로써, PN 접합 쌍을 형성하는 구조이다. 이러한 PN 접합 쌍 사이에 온도 차이를 부여하게 되면, 제벡(Seeback) 효과에 의해 전력이 발생됨으로써 열전 소자는 발전 장치로서 기능 할 수 있다. 또한, PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다.

이러한 열전소자는 냉각용 또는 온열용 장치나, 발전용 장비에 적용되어 다양한 열전환 효과를 구현할 수 있게 된다.

냉각 및 온열장치에 적용되는 열전소자는 PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다. 이에, 열전소자의 효율을 높일 수 있는 방식에 관심이 모아지고 있다.

나아가, 열전모듈의 기본 구조인 상부 기판과 하부 기판과의 열전소자의 접합 방식에서 솔더(solder)를 이용한 접합으로 인한 접촉저항 상승 및 기계적 강도저하의 문제로 열전효율이 저하되는 문제를 해소할 필요성이 대두된다.

본 발명의 실시예는 상술한 종래의 열전소자의 효율을 높이기 위해 안출된 것으로, 특히 열전모듈의 대향하는 기판 내에 전극과 유전체층을 매립하는 구조로 구현하고, 노출되는 전극면 및 유전체층을 기준으로 상하 기판과 열전소자를 접합하는 방식을 구현하여 솔더링 공정에 따른 열전모듈의 기계적 강도의 저하문제와 접촉저항의 상승문제를 일소할 수 있도록 한다.

본 발명의 한 실시예에 따른 열전모듈은 제1 금속기판; 상기 제1 금속기판 상에 배치된 제1 유전체층; 상기 제1 유전체층 상에 배치된 제2 유전체층 및 제1 전극; 상기 제1 전극 상에 배치된 열전 반도체; 상기 열전 반도체 상에 배치된 제2 전극; 상기 제2 전극 상에 배치된 제3 유전체층; 및 상기 제3 유전체층 상에 배치된 제2 금속기판;을 포함하며, 상기 제2 금속기판의 면적은 상기 제1 금속기판 면적과 상이하고, 상기 제2 유전체층은 상기 제1 전극과 접촉하고, 상기 제2 유전체층 사이에 상기 제1 전극의 적어도 일부가 배치된다.

상기 제1 전극은 상기 제2 유전체층의 측면들과 직접 접촉할 수 있다.

상기 제2 유전체층의 상면은 상기 열전 반도체를 향하여 배치되고, 상기 제2 유전체층의 하면은 상기 제1 유전체층을 향하여 배치될 수 있다.

상기 제2 유전체층은 알루미늄산화물 및 구리산화물 중 적어도 하나를 포함할 수 있다.

상기 제2 유전체층의 두께는 상기 제1 전극의 두께보다 얇을 수 있다.

상기 제1 전극의 두께는 0.01 내지 0.3mm일 수 있다.

상기 유전체층의 두께는 상기 제1 전극의 두께의 1/100 내지 1/400배일 수 있다.

상기 제2 금속기판의 면적은 상기 제1 금속기판 면적의 1.2 내지 5배일 수 있다.

상기 제2 금속기판 아래에 배치되고 상기 제2 전극과 접촉하는 제4 유전체층을 더 포함할 수 있다.

상기 제4 유전체층 사이에 상기 제2 전극의 적어도 일부가 배치될 수 있다.

상기 제2 전극의 적어도 일부는 상기 제4 유전체층의 측면과 직접 접촉할 수 있다.

상기 제2 유전체층은 상기 제1 전극 내에 매립되고, 상기 제4 유전체층은 상기 제2 전극 내에 매립될 수 있다.

상기 제1 전극은 상기 제1 금속기판 내에 매립되고, 상기 제2 전극은 상기 제2 금속기판 내에 매립될 수 있다.

상기 제1 금속기판의 표면에 형성된 요철패턴을 포함할 수 있다.

상기 제1 전극의 상면은 상기 열전 반도체를 향하여 배치되고, 상기 제1 전극의 하면은 상기 제1 금속기판을 행하여 배치되며, 상기 제2 유전체층은 상기 제1 전극의 상면 및 상기 제1 전극의 하면 사이에 배치된 상기 제1 전극의 측면과 직접 접촉할 수 있다.

본 발명의 실시예에 따르면, 열전모듈을 구성하는 기판을 유연성이 있는 재질로 구현하고, 전극패턴을 상기 기판에 매립되는 구조로 패터닝함으로써, 열전소자의 상, 하부에서 기판의 접합시 솔더링없이 접합을 구현할 수 있도록하여, 솔더링 공정에 따른 열전모듈의 기계적 강도의 저하문제와 접촉저항의 상승문제를 일소할 수 있도록 하는 효과가 있다.

본 발명의 다른 실시예에 따르면, 제1기판 및 제2기판의 면적을 상이하게 형성하여 방열효율을 높일 수 있도록 하여 열전모듈의 박형화를 구현할 수 있도록 한다. 특히, 제1기판 및 제2기판의 면적을 상이하게 형성하는 경우 방열측의 기판의 면적을 크게 형성하여 열전달율을 높임으로써, 히트싱크를 제거하여 냉각 디바이스의 소형화, 박형화를 구현할 수 있는 장점도 구현된다.

또한, 본 발명의 다른 실시예에 따르면, 시트 기재상에 반도체층을 포함하는 단위부재를 적층하여 열전소자를 구현함으로써, 열전도도를 낮추며 전기전도도를 상승시켜, 냉각용량(Qc) 및 온도변화율(ΔT)가 현저하게 향상되는 열전소자 및 열전모듈을 제공할 수 있다. 아울러, 적층구조의 단위부재 사이에 전도성 패턴층을 포함시켜 전기전도도를 극대화할 수 있으며, 전체적인 벌크타입의 열전소자에 비해 현저하게 두께가 박형화되는 효과가 있다.

본 발명의 다른 실시예에 따르면, 열전소자 자체의 구조를 상부와 하부의 폭이 중심부의 폭보다 넓은 구조로 구현하여, 열전효율을 극대화함으로써, 동일한 소재량으로 발전효율을 증가시킬 수 있도록 한다. 특히, 이는 동등한 발전성능에 대한 열전소자의 재료비를 감소시킬 수 있는 효과가 있다.

도 1 및 도 2는 본 발명의 실시예에 따른 열전모듈의 요부를 도시한 개념도이다.
도 3은 본 발명의 실시예에 따른 열전모듈의 적용예를 도시한 것이다.
도 4는 본 발명의 실시예에 다른 열전소자의 다른 구조를 도시한 개념도이다.
도 5 내지 도 7은 본 발명이 다른 실시예에 따른 열전소자의 구현예의 예시도이다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도 1 및 도 2는 본 발명의 실시예에 따른 열전소모듈의 요부를 도시한 개념도이다.

도 1을 참조하면, 본 발명의 실시예에 따른 열전모듈은 제1전극(160a)을 구비한 제1 기판(140)과 상기 제1 기판(140)과 대향하여 배치되며, 제2전극(160b)을 구비한 제2 기판(150) 및 상기 제1 기판과 상기 제2 기판 사이에 배치되며, 상기 제1전극 및 상기 제2전극과 전기적으로 연결되는 복수의 열전소자(120, 130)를 포함하여 구성될 수 있다. 특히, 이 경우, 상기 제1전극(160a) 및 상기 제2전극(160b)은 상기 제1기판(140) 및 상기 제2기판(150)에 매립되는 구조로 구현될 수 있도록 한다.

구체적으로, 상기 제1전극(160a) 및 상기 제2전극(160b)은 상기 제1기판(140) 및 상기 제2기판(150)에 매립(embedded)형으로 구현할 수 있도록, 기판 표면을 패터닝하고 금속물질을 충진하는 구조로 구현할 수 있도록 한다. 여기서, '매립(embedded)형'이란 도 1에 도시된 것과 같이, 상기 제1전극(160a) 및 상기 제2전극(160b)의 일표면은 외부로 노출되고, 다른 부분은 기판 내부로 수용되는 구조로 정의한다. 이 경우, 상기 제1전극(160a) 및 상기 제2전극(160b)의 노출되는 부분의 높이는, 원래 제1기판 및 제2기판의 표면의 높이 이하로 구현될 수 있도록 한다.

나아가, 상기 제1전극(160a) 및 상기 제2전극(160b) 상에는 유전체층(170a, 170b)이 패터닝된 구조로 매립될 수 있도록한다. 상기 유전체층은 상기 전극의 노출표면의 일부 영역에 패터닝된 구조로 배치되며, 따라서, 상기 제1전극(160a) 및 상기 제2전극(160b)의 외부 노출표면과 상기 열전소자(120, 130)이 직접 접촉하여 접합될 수 있도록 한다. 이러한 유전체층의 구현 방식은, 전극의 표면을 산화하여 산화막 형태의 유전체층(Al₂O₃ 또는 Cu₂O)으로 구현하여 유전체층 자체가 상술한 제1기판 및 제2기판의 표면 이하의 높이를 가지도록 구현할 수 있도록 한다.

도 2는 도 1의 요부 확대도로, 도 2를 참조하면, 상기 유전체층은 전극을 구현하는 전극물질이 열전소자를 구성하는 물질 내부로 확산되어 열전소자 내부의 전하 농도를 증가시킬 수 있도록 하여 제백계수가 저하하는 것을 방지하는 역할을 수행할 수 있게 된다. 이를 위해, 상기 유전체층의 두께(b)는 상술한 상기 제1전극(160a) 및 상기 제2전극(160b) 두께(b)의 1/100~1/400의 범위에서 구현될 수 있도록 함이 바람직하다. 즉, 상기 유전체층의 두께를 100nm~500nm로 구현하는 경우, 전극의 두께는 10㎛~20㎛로 구현하게 된다. 상기 유전체층을 100nm~500nm의 범위로 구현하는 경우, 전극과 열전소자간의 접촉저항을 크게 증가시키지 않는 범위에서 확산방지막 역할을 원할하게 수행할 수 있게 된다. 또한, 위 수치 범위를 벗어나는 경우, 즉, 유전체층의 100nm 미만의 두께를 가지는 경우, 접촉저항은 감소하지만 확산방지막으로서의 기능이 저하되어 유효성이 없으며, 500nm를 초과하는 경우에는 접촉저항이 증가하여 솔더링 공정에서의 저항증가 억제효과를 보기 어려운 단점이 있게 된다.

나아가, 도 2에 도시된 것과 같이, 상기 유전체층을 형성하는 단위유전체 패턴의 폭(c)은, 상호 이웃하는 단위유전체 간의 이격 폭(d)의 50%~80% 이내의 길이로 형성될 수 있도록 한다. 이는 열전소자를 구성하는 열전 반도체 물질이 전극에 붙을 수 있도록 하는 접합특성을 확보할 수 있도록 하는 동시에 유전체층 자체의 확산 방지막 역할을 원활하에 수행할 수 있도록 하기 위함이다. 상기 상호 이웃하는 단위유전체 간의 이격 폭(d)의 50% 미만인 경우에는 열전소자와 전극간의 접합특성은 좋아지나 확산방지 기능이 떨어지게 되며, 상호 이웃하는 단위유전체 간의 이격 폭(d)의 80%를 초과하는 경우에는 열전소자와 전극간의 접합특성이 떨어져 결합불량이 발생하게 된다.

이렇게 구현된 유전체층의 상면에 후술하는 P타입 또는 N타입의 열전소자를 배치한 후, 제1기판 및 제2기판을 압착하여 열전모듈을 완성활 수 있도록 한다. 이러한 방식은 솔더링 공정이 필요치 않아 솔더물질로 인한 저항 증가의 문제를 해소하며, 솔더링 공정에 의한 열전모듈 자체의 기계적 강도 저하를 막을 수 있게 되는 장점이 구현된다.

도 3은 도 1 및 도 2에서 상술한 본 발명의 실시예에 따른 열전모듈을 확장한 모듈의 구조를 도시한 것이다. 도시된 구조에서 확인되는 제1전극 및 제2전극(160a, 160b)은 상술한 것과 같이 제1기판(140) 및 제2기판(150)에 매립되는 구조로 구현되는 것이며, 특히 제1전극 및 제2전극(160a, 160b) 상에는 상술한 유전체층(미도시)이 배치되게 되어 접합특성 향상 및 확산방지기능을 구현할 수 있게 된다.

구체적으로, 도 1 내지 도 3을 참조하며, 본 발명의 실시예에 따른 열전모듈의 세부 구성을 설명하면 다음과 같다.

상호 대향하여 배치되는 제1기판(140)과 제2기판(150)은 통상 절연기판, 이를테면 알루미나 기판 또는 유연성을 가지는 고분자 수지를 사용할 수 있으며, 또는 본 발명의 실시형태의 경우 금속기판을 사용하여 방열효율 및 박형화를 구현할 수 있도록 할 수 있다. 물론, 금속기판으로 형성하는 경우에는 제1기판 및 제2기판(140, 150)에 매립되는 제1전극 및 제2전극(160a, 160b)과의 사이의 접촉면에 별도의 유전체층(미도시)를 더 포함하여 형성됨이 바람직하다. 금속기판의 경우, Cu 또는 Cu 합금, Cu-Al합금 등을 적용할 수 있다. 나아가, 본 발명의 실시예에 따른 기판은 유연성을 가지는 기판을 적용할 수 있도록 함이 더욱 바람직하다. 이러한 것은, 폴리이미드(PI), 폴리스티렌(PS), 폴리메틸 메타크릴레이트(PMMA), 환상 올레핀 코폴리(COC), 폴리에틸렌 테레프탈레이트(PET), 레진(resin)과 같은 고투과성 플라스틱 등 다양한 절연성 수지재를 이용할 수 있다.

또한, 본 발명에 따른 다른 실시예에서는 상기 제2기판(150)의 면적을 제1기판(140)의 면적대비 1.2~5배의 범위로 형성하여 상호 간의 체적을 다르게 형성할 수 있다. 즉, 도 3에 도시된 도면에서도 제1기판(140)의 폭이 제2기판(150)의 폭보다 좁게 형성되며, 이 경우 동일 두께의 기판의 면적이 서로 상이하게 형성되게 되어 체적이 달라지게 된다.

이는 제2기판(150)의 면적이 제1기판(140)에 비해 1.2배 미만으로 형성되는 경우, 기존의 열전도 효율과 큰 차이가 없어 박형화의 의미가 없으며, 5배를 초과하는 경우에는 열전모듈의 형상(이를 테면, 상호 마주하는 대향구조)을 유지하기가 어려우며, 열전달효율을 현저하게 떨어지게 된다.

아울러, 상기 제2기판(150)의 경우, 제2기판의 표면에 방열패턴(미도시), 이를테면 요철패턴을 형성하여 제2기판의 방열특성을 극대화할 수 있도록 하며, 이를 통해 기존의 히트싱크의 구성을 삭제하고도 보다 효율적인 방열특성을 확보할 수 있도록 할 수 있다. 이 경우 상기 방열패턴은 상기 제2기판의 표면의 어느 한쪽 또는 양쪽 모두에 형성될 수 있다. 특히 상기 방열패턴은 상기 제1 및 제2반도체소자와 접촉하는 면에 형성되는 경우, 방열특성 및 열전소자와 기판과의 접합특성을 향상시킬 수 있다.

또한, 상기 제1기판(140)의 두께(를 상기 제2기판(150)의 두께 보다 얇게 형성하여 냉각측(Cold sied)에서 열의 유입을 용이하게 하며 열전달율을 높일 수 있도록 할 수 있다.

상기 전극층(160a, 160b)은 Cu, Ag, Ni 등의 전극재료를 이용하여 제1반도체 소자 및 제2반도체 소자를 전기적으로 연결한다. 상기 전극층의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다. 더욱 바람직하게는 10㎛~20㎛의 범위로 구현할 수 있다.

또한, 상기 열전소자(120, 130)은 제1반도체소자(120) 및 제2반도체소자(130)가 하나의 전극에 구비될 수 있으며, 이러한 구조가 다수 개가 도 3의 구조와 같이 모듈화 될 수 있게 된다. 특히, 이 경우 본 발명에 따른 제1반도체소자(120) 및 제2반도체소자(130)는 P 형 반도체 또는 N 형 반도체 재료를 적용하여 벌크형(Bulk type)으로 형성된 반도체소자를 적용할 수 있다. 벌크형(Bulk type)이란 반도체 재료인 잉곳을 분쇄하고, 이후 미세화 볼-밀(ball-mill) 공정을 건친 후, 소결한 구조물을 커팅하여 형성한 구조물을 의미한다. 이러한 벌크형 소자는 하나의 일체형 구조로 형성될 수 있다.

이러한 P 형 반도체 또는 N 형 반도체 재료는 상기 N형 반도체소자는, 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입하는 것이 바람직하다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.

상기 P형 반도체 재료는, 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.

아울러, 나아가, 본 발명의 실시예에 따른 열전소자를 포함하여 열전모듈은 열전소자의 구조를 도 1의 구조와 같이 구현하는 것 외에도, 상기 제1기판 및 상기 제2기판의 체적이 서로 다르게 형성될 수 있도록 한다. 본 발명의 실시예에서 '체적'이라 함은, 기판의 외주면이 형성하는 내부 부피를 의미하는 것으로 정의한다.

이 경우 열전소자의 경우, 한쪽은 제1반도체소자(120)로서 P형 반도체 와 제2반도체소자(130)로서 N형 반도체로 구성될 수 있으며, 상기 제1반도체 및 상기 제2반도체는 금속 전극 (160a, 160b)과 연결되며, 이러한 구조가 다수 형성되며 상기 반도체 소자에 전극을 매개로 전류가 공급되는 회로선(181, 182)에 의해 펠티어 효과를 구현하게 된다.

특히, 본 발명에서는 펠티어 효과에 의해 냉각영역(Cold side)을 이루는 제1기판(140)의 면적보다 방열영역(Hot side)을 이루는 제2기판(150)의 면적을 넓게 형성할 수 있도록 하여, 열전도율을 높이고, 방열효율을 높여 종래의 열전모듈에서의 히트싱크를 제거할 수 있도록 할 수 있다.

또한, 본 발명이 실시예에 따른 열전소자의 구조는 도 1 내지 도 3에 도시된 구조와 같이 직육면체 또는 정육면체의 입체 구조와 같이 동일한 폭을 가지는 구조로 구현되는 것 외에, 도 4에 도시된 구조와 같은 형상을 가질 수 있다.

즉, 도 1 및 도 2의 구조에서 열전소자(120, 130)의 형상이 도 4에 도시된 것과 같이, 기판에 매립되는 전극의 노출표면에 접합하는 부분의 폭이 넓게 구현되는 구조로 구현될 수 있다.

이러한 구조를 도 4를 참조하여 구체적으로 설명하면, 본 발명의 다른 실시예에 따른 열전소자(120)는, 제1단면적을 가지는 제1소자부(122), 상기 제1소자부(122)와 대향하는 위치에 제2단면적을 가지는 제2소자부(126) 및 상기 제1소자부(122)와 상기 제2소자부(126)를 연결하는 제3단면적을 가지는 연결부(124)를 포함하는 구조로 구현될 수 있다. 특히 이 경우, 상기 연결부(124)의 수평방향의 임의의 영역에서의 단면적이 상기 제1단면적 및 상기 제2단면적보다 작게 구현되는 구조로 마련될 수 있다.

이러한 구조는 동일한 재료를 가지고 정육면체 구조와 같은 단일 단면적을 가지는 구조의 열전소자와 동량의 재료를 적용하는 경우, 제1소자부와 제2소자부의 면적을 넓히고, 연결부의 길이를 길에 구현할 수 있게 됨으로써, 제1소자부와 제2소자부 사이의 온도차(ΔT)를 크게 할 수 있는 장점이 구현될 수 있게 된다. 이러한 온도차를 증가시키면, 발열측(Hot side)와 냉각측(Cold side) 사이에 이동하는 자유전자의 양이 많아져 전기의 발전량이 증가되며, 발열이나 냉각의 경우 그 효율이 높아지게 된다.

따라서, 본 실시예에 따른 열전소자(120)은 연결부(124)의 상부 및 하부에 평판형 구조나 다른 입체 구조로 구현되는 제1소자부 및 제2소자부의 수평 단면적을 넓게 구현하고, 연결부의 길이를 연장하여 연결부의 단면적을 좁힐 수 있도록 한다. 특히, 본 발명의 실시예에서는, 상기 연결부의 수평 단면 중 가장 긴 폭을 가지는 단면의 폭(B)과, 상기 제1소자부 및 상기 제2소자부의 수평단면적 중 더 큰 단면의 폭(A or C)의 비율이 1:(1.5~4)의 범위를 충족하는 범위에서 구현될 수 있도록 한다. 이 범위를 벗어나는 경우에는, 열전도가 발열측에서 냉각측으로 전도되어 오히려 발전효율을 떨어뜨리거나, 발열이나 냉각효율을 떨어뜨리게 된다.

이러한 구조의 실시예의 다른 측면에서는, 상기 열전소자(120)는, 상기 제1소자부 및 상기 제2소자의 길이방향의 두께(a1, a3)는, 상기 연결부의 길이방향 두께(s2)보다 작게 구현되도록 형성될 수 있다.

나아가, 본 실시예에서는, 제1소자부(122)의 수평방향의 단면적인 상기 제1단면적과 제2소자부(126)의 수평방향의 단면적인 상기 제2단면적이 서로 다르게 구현할 수 있다. 이는 열전효율을 조절하여 원하는 온도차를 쉽게 제어하기 위함이다. 나아가, 상기 제1소자부, 상기 제2소자부 및 상기 연결부는 상호 일체로 구현되는 구조로 구성될 수 있으며, 이 경우 각각의 구성은 상호 동일한 재료로 구현될 수 있다.

또한, 도 5 내지 도 7을 참조하면, 이는 도 1 내지 도 4에서 상술한 본 발명의 실시예에 따른 열전소자를 구현하는 다른 방식을 설명한 실시예이다.

즉, 본 발명의 다른 실시예에서는 상술한 반도체소자의 구조를 벌크형 구조가 아닌 적층형 구조의 구조물로 구현하여 박형화 및 냉각효율을 더욱 향상시킬 수 있도록 할 수 있다.

구체적으로는, 도 5에서의 제1반도체소자(120) 및 제2반도체소자(130)의 구조를 시트 형상의 기재에 반도체물질이 도포된 구조물이 다수 적층된 단위부재로 형성한 후 이를 절단하여 재료의 손실을 막고 전기전도특성을 향상시킬 수 있도록 할 수 있다.

이에 대해서 도 5를 참조하면, 도 5는 상술한 적층 구조의 단위부재를 제조하는 공정 개념도를 도시한 것이다. 도 5에 따르면, 반도체 소재 물질을 포함하는 재료를 페이스트 형태로 제작하고, 시트, 필름 등의 기재(111) 상에 페이스트를 도포하여 반도체층(112)을 형성하여 하나의 단위부재(110)를 형성한다. 상기 단위부재(110)은 도 5에 도시된 것과 같이 다수의 단위부재(100a, 100b, 100c)를 적층하여 적층구조물을 형성하고, 이후 적층구조물을 절단하여 단위열전소자(120)를 형성한다. 즉, 본 발명에 따른 단위열전소자(120)은 기재(111) 상에 반도체 층(112)가 적층된 단위부재(110)이 다수가 적층된 구조물로 형성될 수 있다.

상술한 공정에서 기재(111) 상에 반도체 페이스트를 도포하는 공정은 다양한 방법을 이용하여 구현될 수 있으며, 일예로는 테이프캐스팅(Tape casting), 즉 매우 미세한 반도체 소재 분말을 수계 또는 비수계 용매(solvent)와 결합제(binder), 가소제(plasticizer), 분산제(dispersant), 소포제(defoamer), 계면활성제 중 선택되는 어느 하나를 혼합하여 슬러리(slurry)를 제조한 후 움직이는 칼날(blade)또는 움직이는 운반 기재위에 일정한 두께로 목적하는 바에 따라서 성형하는 공정으로 구현될 수 있다. 이 경우 상기 기재의 두께는 10um~100um의 범위의 필름, 시트 등의 자재를 사용할 수 있으며, 도포되는 반도체소재는 상술한 벌크형 소자를 재조하는 P 형 재료 및 N 형 재료를 그대로 적용할 수 있음은 물론이다.

상기 단위부재(110)을 다층으로 어라인하여 적층하는 공정은 50

250℃?의 온도로 압착하여 적층구조로 형성할 수 있으며, 본 발명의 실시예에서는 이러한 단위부재(110)의 적층 수는 2~50개의 범위에서 이루어질 수 있다. 이후, 원하는 형태와 사이즈로 커팅공정이 이루어질 수 있으며, 소결공정이 추가될 수 있다.

상술한 공정에 따라 제조되는 단위부재(110)이 다수 적층되어 형성되는 단위열전소자는 두께 및 형상 사이즈의 균일성을 확보할 수 있다. 즉, 기존의 벌크(Bulk) 형상의 열전소자는 잉곳분쇄, 미세화 볼-밀(ball-mill) 공정 후, 소결한 벌크구조를 커팅하게 되는바, 커팅공정에서 소실되는 재료가 많음은 물론, 균일한 크기로 절단하기도 어려우며, 두께가 3mm~5mm 정도로 두꺼워 박형화가 어려운 문제가 있었으나, 본 발명의 실시형태에 따른 적층형 구조의 단위열전소자는, 시트형상의 단위부재를 다층 적층한 후, 시트 적층물을 절단하게 되는바, 재료 손실이 거의 없으며, 소재가 균일한 두께를 가지는바 소재의 균일성을 확보할 수 있으며, 전체 단위열전소자의 두께도 1.5mm 이하로 박형화가 가능하게 되며, 다양한 형상으로 적용이 가능하게 된다. 최종적으로 구현되는 구조는 도 1에서 상술한 본 발명의 실시예에 따른 열전소자의 구조와 같이, 정육면체나 직육면체의 구조로 절단하거나, 또는 도 4의 형상을 구현하여 도 5의 (d)의 형상으로 절단하여 구현할 수 있게 된다.

특히, 본 발명의 실시형태에 따른 단위열전소자의 제조공정에서, 단위부재(110)의 적층구조를 형성하는 공정 중에 각 단위부재(110)의 표면에 전도성층을 형성하는 공정을 더 포함하여 구현될 수 있도록 할 수 있다.

즉, 도 5의 (c)의 적층구조물의 단위부재의 사이 사이에 도 6의 구조와 같은 전도성층을 형성할 수 있다. 상기 전도성층은 반도체층이 형성되는 기재면의 반대면에 형성될 수 있으며, 이 경우 단위부재의 표면이 노출되는 영역이 형성되도록 패턴화된 층으로 구성할 수 있다. 이는 전면 도포되는 경우에 비하여 전기전도도를 높일 수 있음과 동시에 각 단위부재 간의 접합력을 향상시킬 수 있게 되며, 열전도도를 낮추는 장점을 구현할 수 있게 된다.

즉, 도 6에 도시된 것은 본 발명의 실시형태에 따른 전도성층(C)의 다양한 변형예를 도시한 것으로, 단위부재의 표면이 노출되는 패턴이라 함은 도 6의 (a),(b)에 도시된 것과 같이, 폐쇄형 개구패턴(c₁, c₂)을 포함하는 메쉬타입 구조 또는 도 6의 (c), (d)에 도시된 것과 같이, 개방형 개구패턴(c₃, c₄)을 포함하는 라인타입 등으로 다양하게 변형하여 설계될 수 있다. 이상의 전도성층은 단위부재의 적층구조로 형성되는 단위열전소자의 내부에서 각 단위부재간의 접착력을 높이는 것은 물론, 단위부재간 열전도도를 낮추며, 전기전도도는 향상시킬 수 있게 하는 장점이 구현되며, 종래 벌크형 열전소자 대비 냉각용량(Qc) 및 ΔT(℃)가 개선되며, 특히 파워 팩터(Power factor)가 1.5배, 즉 전기전도도가 1.5배 상승하게 된다. 전기전도도의 상승은 열전효율의 향상과 직결되는바, 냉각효율을 증진하게 된다. 상기 전도성층은 금속물질로 형성할 수 있으며, Cu, Ag, Ni 등의 재질의 금속계열의 전극물질은 모두 적용이 가능하다.

도 5에서 상술한 적층형 구조의 단위열전소자를 도 1 및 도 4에 도시된 열전모듈에 적용하는 경우, 즉 제1기판(140)과 제2기판(150)의 사이에 본 발명의 실시예에 따른 열전소자를 배치하고, 전극층 및 유전체층을 포함하는 구조의 단위셀로 열전모듈을 구현하는 경우 전체 두께(Th)는 1.mm~1.5mm의 범위로 형성이 가능하게 되는바, 기존 벌크형 소자를 이용하는 것에 비해 현저한 박형화를 실현할 수 있게 된다.

또한, 도 7에 도시된 것과 같이, 도 5에서 상술한 열전소자(120, 130)는 도 6의 (a)에 도시된 것과 같이, 상부 방향(X) 및 하부방향(Y)으로 수평하게 배치될 수 있도록 어라인하여, (c)와 같이 절단하여, 본 발명의 실시예에 따른 열전소자를 구현할 수도 있다.

이러한 도 7의 (c)의 구조는, 제1기판 및 제2기판과 반도체층 및 기재의 표면이 인접하도록 배치되는 구조로 열전모듈을 형성할 수 있으나, (b)에 도시된 것과 같이, 열전소자 자체를 수직으로 세워, 단위열전소자의 측면부가 상기 제1 및 제2기판에 인접하게 배치 되도록 하는 구조도 가능하다. 이와 같은 구조에서는 수평배치구조보다 측면 부에 전도층의 말단부가 노출되며, 수직방향의 열전도 효율을 낮추는 동시에 전기전도특성을 향상할 수 있어 냉각효율을 더욱 높일 수 있게 된다.

상술한 것과 같이, 다양한 실시형태로 구현이 가능한 본 발명의 열전모듈에 적용되는 열전소자에서, 상호 대향하는 제1반도체소자 및 제2반도체소자의 형상 및 크기는 동일하게 이루어지나, 이 경우 P 형 반도체소자의 전기전도도와 N 형 반도체 소자의 전기전도도 특성이 서로 달라 냉각효율을 저해하는 요소로 작용하게 되는 점을 고려하여, 어느 한쪽의 체적을 상호 대향하는 다른 반도체소자의 체적과는 상이하게 형성하여 냉각성능을 개선할 수 있도록 하는 것도 가능하다.

즉, 상호 대향하여 배치되는 반도체 소자의 체적을 상이하게 형성하는 것은, 크게 전체적인 형상을 다르게 형성하거나, 동일한 높이를 가지는 반도체소자에서 어느 한쪽의 단면의 직경을 넓게 형성하거나, 동일한 형상의 반도체 소자에서 높이나 단면의 직경을 다르게 하는 방법으로 구현하는 것이 가능하다. 특히 N형 반도체소자의 직경을 P형 반도체소자보다 더 크게 형성하여 체적을 증가시켜 열전효율을 개선할 수 있도록 할 수 있다.

상술한 본 발명의 일 실시형태에 따른 다양한 구조의 열전소자 및 이를 포함하는 열전모듈은 상술한 것과 같이 발전용모듈이나, 또는 상 하부의 기판의 표면에 발열 및 흡열 부위의 특성에 따라 물이나 액체 등의 매체의 열을 빼앗아 냉각을 구현하거나, 특정 매체에 열을 전달하여 가열을 시키는 용도로 사용할 수 있다. 즉, 본 발명의 다양한 실시형태의 열전모듈에서는 냉각효율을 증진하여 구현하는 냉각장치의 구성을 들어 실시형태로 설명하고 있으나, 냉각이 이루어지는 반대면의 기판에서는 발열특성을 이용해 매체를 가열하는 용도로 사용하는 장치에 적용할 수 있다. 즉, 하나의 장치에서 냉각과 가열을 동시에 기능하도록 구현하는 장비로도 응용이 가능하다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

110: 단위부재
111: 기재
112: 반도체층
120: 열전소자
122: 제1소자부
124: 연결부
126: 제2소자부
130: 열전소자
132: 제1소자부
134: 연결부
136: 제2소자부
140: 제1기판
150: 제2기판
160a, 160b: 전극층
170a, 170b: 유전체층
181, 182: 회로선

Claims

제1 금속기판;
상기 제1 금속기판 상에 배치된 제1 유전체층;
상기 제1 유전체층 상에 배치된 제2 유전체층 및 제1 전극;
상기 제1 전극 상에 배치된 열전 반도체;
상기 열전 반도체 상에 배치된 제2 전극;
상기 제2 전극 상에 배치된 제3 유전체층; 및
상기 제3 유전체층 상에 배치된 제2 금속기판;을 포함하며,
상기 제2 금속기판의 면적은 상기 제1 금속기판 면적과 상이하고,
상기 제2 유전체층은 상기 제1 전극과 접촉하고,
상기 제2 유전체층 사이에 상기 제1 전극의 적어도 일부가 배치된 열전모듈.
제1항에 있어서,
상기 제1 전극은 상기 제2 유전체층의 측면들과 직접 접촉하는 열전모듈.
제2항에 있어서,
상기 제2 유전체층의 상면은 상기 열전 반도체를 향하여 배치되고,
상기 제2 유전체층의 하면은 상기 제1 유전체층을 향하여 배치된 열전모듈.
제3항에 있어서,
상기 제2 유전체층은 알루미늄산화물 및 구리산화물 중 적어도 하나를 포함하는 열전모듈.
제3항에 있어서,
상기 제2 유전체층의 두께는 상기 제1 전극의 두께보다 얇은 열전모듈.
제5항에 있어서,
상기 제1 전극의 두께는 0.01 내지 0.3mm인 열전모듈.
제5항에 있어서,
상기 유전체층의 두께는 상기 제1 전극의 두께의 1/100 내지 1/400배인 열전모듈.
제3항에 있어서,
상기 제2 금속기판의 면적은 상기 제1 금속기판 면적의 1.2 내지 5배인 열전모듈.
제3항에 있어서,
상기 제2 금속기판 아래에 배치되고 상기 제2 전극과 접촉하는 제4 유전체층을 더 포함하는 열전모듈.
제9항에 있어서,
상기 제4 유전체층 사이에 상기 제2 전극의 적어도 일부가 배치된 열전모듈.
제10항에 있어서,
상기 제2 전극의 적어도 일부는 상기 제4 유전체층의 측면과 직접 접촉하는 열전모듈.
제9항에 있어서,
상기 제2 유전체층은 상기 제1 전극 내에 매립되고,
상기 제4 유전체층은 상기 제2 전극 내에 매립된 열전모듈.
제12항에 있어서,
상기 제1 전극은 상기 제1 금속기판 내에 매립되고,
상기 제2 전극은 상기 제2 금속기판 내에 매립된 열전모듈.
제8항에 있어서,
상기 제1 금속기판의 표면에 형성된 요철패턴을 포함하는 열전모듈.
제1항에 있어서,
상기 제1 전극의 상면은 상기 열전 반도체를 향하여 배치되고,
상기 제1 전극의 하면은 상기 제1 금속기판을 행하여 배치되며,
상기 제2 유전체층은 상기 제1 전극의 상면 및 상기 제1 전극의 하면 사이에 배치된 상기 제1 전극의 측면과 직접 접촉하는 열전모듈.