KR102139476B1 - 열전모듈 및 이를 포함하는 열전환장치 - Google Patents

열전모듈 및 이를 포함하는 열전환장치 Download PDF

Info

Publication number
KR102139476B1
KR102139476B1 KR1020200007449A KR20200007449A KR102139476B1 KR 102139476 B1 KR102139476 B1 KR 102139476B1 KR 1020200007449 A KR1020200007449 A KR 1020200007449A KR 20200007449 A KR20200007449 A KR 20200007449A KR 102139476 B1 KR102139476 B1 KR 102139476B1
Authority
KR
South Korea
Prior art keywords
substrate
type semiconductor
semiconductor element
thermoelectric module
dielectric layer
Prior art date
Application number
KR1020200007449A
Other languages
English (en)
Other versions
KR20200011999A (ko
Inventor
조용상
김상곤
김숙현
김채훈
노명래
신종배
원부운
이종민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020200007449A priority Critical patent/KR102139476B1/ko
Publication of KR20200011999A publication Critical patent/KR20200011999A/ko
Priority to KR1020200092017A priority patent/KR102332357B1/ko
Application granted granted Critical
Publication of KR102139476B1 publication Critical patent/KR102139476B1/ko

Links

Images

Classifications

    • H01L35/32
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H01L35/02
    • H01L35/16
    • H01L35/18
    • H01L35/30
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/852Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/853Thermoelectric active materials comprising inorganic compositions comprising arsenic, antimony or bismuth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명이 실시예들은 냉각용으로 사용되는 열전소자 및 열전모듈에 관한 것으로, 제1기판 및 제2기판의 면적을 상이하게 형성하여 방열효율을 높일 수 있도록 하여 열전모듈의 박형화를 구현할 수 있도록 한다.

Description

열전모듈 및 이를 포함하는 열전환장치{THERMOELECTRIC MOUDULE AND DEVICE USING THE SAME}
본 발명의 실시예들은 열전모듈에 관한 것이다.
열전소자를 제조하는 방식에서는 잉곳(Ingot) 형태의 소재를 열처리하고, 분말로 분쇄(Ball Mill)한 후, 미세 사이즈로 시빙(sieving)한 후, 다시 소결 공정을 거친후 필요한 열전소자의 크기로 절단(cutting)하는 공정을 거쳐서 제조된다. 이러한 벌크형 열전소자를 제조하는 공정에서는 분말의 소결후 커팅시 많은 부분의 재료 손실이 발생하게 되며, 양산화하는 경우 벌크형 소재의 크기 측면에서 균일성이 떨어지게 되며, 이러한 열전소자의 두께를 박형화하기 어려워, 박형화(slim)요구되는 제품에 적용이 어려운 문제가 있었다.
특히, 이러한 기존의 열전소자를 활용한 열전모듈의 경우, 하부에 히트싱크(Heat sink)와 팬(Fan) 등의 장비가 장착되어야 하는바, 크기와 두께가 급격히 증가하게 되며, 이로 인해 실제 제품에 적용하기 위해서는 공간적 제약을 받게 되는 문제도 발생하게 된다.
본 발명의 실시예들은 상술한 문제를 해결하기 위한 것으로, 제1기판 및 제2기판의 면적을 상이하게 형성하여 방열효율을 높일 수 있도록 하여 열전모듈의 박형화를 구현할 수 있도록 하며, 특히, 제1기판 및 제2기판의 면적을 상이하게 형성하는 경우 방열측의 기판의 면적을 크게 형성하여 열전달율을 높임으로써, 히트싱크를 제거하여 냉각 디바이스의 소형화, 박형화를 구현할 수 있는 열전모듈을 제공할 수 있도록 한다.
본 발명의 한 실시예에 따른 열전모듈은 제1 기판; 상기 제1 기판 상에 배치된 제1 유전층; 상기 제1 유전층 상에 배치된 제1 전극층; 상기 제1 전극층 상에 배치되고, 전기적으로 연결되는 P형 반도체소자와 N형 반도체소자를 포함하는 적어도 하나의 단위셀; 상기 P형 반도체소자와 상기 N형 반도체소자 상에 배치된 제2 전극층; 상기 제2 전극층 상에 배치된 제2 유전층; 상기 제2 유전층 상에 배치된 제2 기판을 포함하고, 상기 제1 기판 및 상기 제2 기판은 서로 마주보며, 상기 제1 기판 및 상기 제2 기판은 금속 기판이고, 상기 제1 기판 및 상기 제2 기판의 체적이 서로 다르고, 상기 제2 기판의 면적이 상기 제1 기판의 면적보다 크며, 상기 제1 기판 및 상기 제2 기판의 면적 비는 1:1.2 내지 5이다.
상기 제2 기판의 체적은 상기 제1 기판의 체적보다 클 수 있다.
상기 제1 기판 및 상기 제2 기판의 두께는 서로 다를 수 있다.
상기 제2 기판의 두께는 상기 제1 기판의 두께보다 두꺼울 수 있다.
상기 제2 기판의 한 표면에 요철패턴이 형성될 수 있다.
상기 요철패턴은 상기 제2 기판과 상기 제2 유전층 사이에 배치된 복수의 요철패턴일 수 있다.
상기 제2 기판의 상기 한 표면은 상기 P형 반도체소자와 상기 N형 반도체소자를 향하여 배치될 수 있다.
상기 제1 유전층 및 상기 제2 유전층의 열전도도는 5 내지 10W/mK일 수 있다.
상기 제1 기판 및 상기 제2 기판은 Cu, Cu 합금 및 Cu-Al 합금 중 적어도 하나를 포함할 수 있다.
상기 제1 유전체층 및 상기 제2 유전체층의 두께는 0.01mm 내지 0.1mm일 수 있다.
상기 제1 전극층 및 상기 제2 전극층은 Cu, Ag 및 Ni 중 적어도 하나를 포함할 수 있다.
상기 제1 전극층 및 상기 제2 전극층의 두께는 0.01 내지 0.3mm일 수 있다.
상기 P형 반도체소자 및 상기 N형 반도체소자는, BiTe계 주원료물질에 Bi 또는 Te이 혼합된 혼합물일 수 있다.
상기 P형 반도체소자 및 상기 N형 반도체소자의 높이는 0.01mm 내지 0.5mm일 수 있다.
상기 P형 반도체소자의 체적과 상기 N형 반도체소자의 체적은 상이할 수 있다.
상기 N형 반도체소자의 체적은 상기 P형 반도체소자의 체적보다 클 수 있다.
본 발명의 다른 실시예에 따른 열전모듈은 제1 기판; 상기 제1 기판 상에 배치된 제1 유전층; 상기 제1 유전층 상에 배치된 제1 전극층; 상기 제1 전극층 상에 배치되고, 전기적으로 연결되는 P형 반도체소자와 N형 반도체소자를 포함하는 적어도 하나의 단위셀; 상기 P형 반도체소자와 상기 N형 반도체소자 상에 배치된 제2 전극층; 상기 제2 전극층 상에 배치된 제2 유전층; 상기 제2 유전층 상에 배치된 제2 기판을 포함하고, 상기 제1 기판 및 상기 제2 기판은 서로 마주보며, 상기 제1 기판 및 상기 제2 기판은 금속 기판이고, 상기 제1 기판 및 상기 제2 기판의 체적이 서로 다르고, 상기 제1 기판 및 상기 제2 기판의 면적은 서로 다르며, 상기 P형 반도체소자와 상기 N형 반도체소자 중 적어도 하나는 서로 적층되는 2 이상의 단위부재를 포함하고, 각 단위부재는 기재 및 상기 기재 상의 반도체층을 포함하며, 인접하는 단위부재들 사이에는 전도층이 배치되고, 각 단위부재는 상기 제1 기판 및 상기 제2 기판에 평행하게 배치된다.
본 발명의 실시예에 따르면, 제1기판 및 제2기판의 면적을 상이하게 형성하여 방열효율을 높일 수 있도록 하여 열전모듈의 박형화를 구현할 수 있도록 한다.
특히, 제1기판 및 제2기판의 면적을 상이하게 형성하는 경우 방열측의 기판의 면적을 크게 형성하여 열전달율을 높임으로써, 히트싱크를 제거하여 냉각 디바이스의 소형화, 박형화를 구현할 수 있는 장점도 구현된다.
또한, 본 발명의 실시예에 따르면, 시트 기재상에 반도체층을 포함하는 단위부재를 적층하여 열전소자를 구현함으로써, 열전도도를 낮추며 전기전도도를 상승시켜, 냉각용량(Qc) 및 온도변화율(ΔT)가 현저하게 향상되는 열전소자 및 열전모듈을 제공할 수 있다.
아울러, 적층구조의 단위부재 사이에 전도성 패턴층을 포함시켜 전기전도도를 극대화할 수 있으며, 전체적인 벌크타입의 열전소자에 비해 현저하게 두께가 박형화되는 효과가 있다.
도 1은 본 발명의 실시예에 따른 열전모듈의 요부를 도시한 개념도이다.
도 2는 본 발명의 실시예에 따른 열전모듈의 구현예를 도시한 예시도이다.
도 3은 본 발명의 실시예에 따른 방열패턴의 구현예를 도시한 예시도이다.
도 4 및 도 5는 본 발명의 실시예에 따른 열전모듈을 구성하는 열전소자의 일 실시예를 도시한 것이다.
도 6은 본 발명의 본 발명의 실시형태에 따른 전도성층(C)의 다양한 변형예를 도시한 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 실시예에 따른 열전모듈의 요부를 도시한 개념도이며, 도 2는 도 1의 열전모듈을 적용한 본 발명의 실시예에 따른 열전모듈의 구현예를 도시한 예시도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 열전모듈은 상호 대향하는 제1기판(140) 및 제2기판(150), 상기 제1기판(140) 및 제2기판(150) 사이에 제1반도체소자(120)와 전기적으로 연결되는 제2반도체소자(130)를 포함하는 단위셀;을 적어도 1 이상 포함하며, 특히, 상기 제1기판 및 상기 제2기판의 체적이 서로 다르게 형성될 수 있도록 한다. 본 발명의 실시예에서 '체적'이라 함은, 기판의 외주면이 형성하는 내부 부피를 의미하는 것으로 정의한다.
이 경우 단위셀을 이루는 열전소자의 경우, 한쪽은 제1반도체소자(120)로서 P형 반도체 와 제2반도체소자(130)로서 N형 반도체로 구성될 수 있으며, 상기 제1반도체 및 상기 제2반도체는 금속 전극 (160a, 160b)과 연결되며, 이러한 구조가 다수 형성되며 상기 반도체 소자에 전극을 매개로 전류가 공급되는 회로선(181, 182)에 의해 펠티어 효과를 구현하게 된다.
특히, 본 발명에서는 펠티어 효과에 의해 냉각영역(Cold side)을 이루는 제1기판(140)의 면적보다 방열영역(Hot side)을 이루는 제2기판(150)의 면적을 넓게 형성할 수 있도록 하여, 열전도율을 높이고, 방열효율을 높여 종래의 열전모듈에서의 히트싱크를 제거할 수 있도록 할 수 있다.
구체적으로, 상기 제1기판(140) 및 상기 제2기판(150)은 냉각용 열전모듈의 경우 통상 절연기판, 이를테면 알루미나 기판을 사용할 수 있으며, 또는 본 발명의 실시형태의 경우 금속기판을 사용하여 방열효율 및 박형화를 구현할 수 있도록 할 수 있다. 물론, 금속기판으로 형성하는 경우에는 도시된 것과 같이 제1기판 및 제2기판(140, 150)에 형성되는 전극층(160a, 160b)과의 사이에 유전체층(170a, 170b)를 더 포함하여 형성됨이 바람직하다.
금속기판의 경우, Cu 또는 Cu 합금, Cu-Al합금 등을 적용할 수 있으며, 박형화가 가능한 두께는 0.1mm~0.5mm 범위로 형성이 가능하다.
본 발명에 따른 실시예에서는 상기 제2기판(150)의 면적을 제1기판(140)의 면적대비 1.2~5배의 범위로 형성하여 상호 간의 체적을 다르게 형성할 수 있다. 도 1에 도시된 도면에서도 제1기판(140)의 폭(b1)이 제2기판(150)의 폭(b2)보다 좁게 형성되며, 이 경우 동일 두께의 기판의 면적이 서로 상이하게 형성되게 되어 체적이 달라지게 된다.
이는 제2기판(150)의 면적이 제1기판(140)에 비해 1.2배 미만으로 형성되는 경우, 기존의 열전도 효율과 큰 차이가 없어 박형화의 의미가 없으며, 5배를 초과하는 경우에는 열전모듈의 형상(이를 테면, 상호 마주하는 대향구조)을 유지하기가 어려우며, 열전달효율을 현저하게 떨어지게 된다.
아울러, 상기 제2기판(150)의 경우, 도 3에 도시된 것과 같이, 제2기판의 표면에 방열패턴(151, 152), 이를테면 요철패턴을 형성하여 제2기판의 방열특성을 극대화할 수 있도록 하며, 이를 통해 기존의 히트싱크의 구성을 삭제하고도 보다 효율적인 방열특성을 확보할 수 있도록 할 수 있다. 이 경우 상기 방열패턴은 상기 제2기판의 표면의 어느 한쪽 또는 양쪽 모두에 형성될 수 있다. 특히 상기 방열패턴은 상기 제1 및 제2반도체소자와 접촉하는 면에 형성되는 경우, 방열특성 및 열전소자와 기판과의 접합특성을 향상시킬 수 있다. 방열패턴의 형상은 도 3에 도시된 것에 한정하는 것은 아니며, 다양한 형상과 구조로 변형될 수 있다.
또한, 상기 제1기판(140)의 두께(a1)를 상기 제2기판(150)의 두께(a2) 보다 얇게 형성하여 냉각측(Cold sied)에서 열의 유입을 용이하게 하며 열전달율을 높일 수 있도록 할 수 있다.
또한, 상기 유전체층(170a, 170b)의 경우 고방열 성능을 가지는 유전소재로서 냉각용 열전모듈의 열전도도를 고려하면 5~10W/mK의 열전도도를 가지는 물질을 사용하며, 두께는 0.01mm~0.1mm의 범위에서 형성될 수 있다.
상기 전극층(160a, 160b)은 Cu, Ag, Ni 등의 전극재료를 이용하여 제1반도체 소자 및 제2반도체 소자를 전기적으로 연결하며, 도시된 단위셀이 다수 연결되는 경우(도 2 참조) 인접하는 단위셀과 전기적으로 연결을 형성하게 된다. 상기 전극층의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다.
이하에서는, 본 발명의 실시예에 따른 열전모듈에 적용될 수 있는 다양한 열전소자의 형태에 대해 설명하기로 한다.
1) 벌크형(Bulk type)으로 형성된 반도체소자
본 발명에 따른 제1반도체소자(120) 및 제2반도체소자(130)는 P 형 반도체 또는 N 형 반도체 재료를 적용하여 벌크형(Bulk type)으로 형성된 반도체소자를 적용할 수 있다. 벌크형(Bulk type)이란 반도체 재료인 잉곳을 분쇄하고, 이후 미세화 볼-밀(ball-mill) 공정을 건친 후, 소결한 구조물을 커팅하여 형성한 구조물을 의미한다. 이러한 벌크형 소자는 하나의 일체형 구조로 형성될 수 있다.
이러한 P 형 반도체 또는 N 형 반도체 재료는 상기 N형 반도체소자는, 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다.즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입하는 것이 바람직하다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.
상기 P형 반도체 재료는, 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.
2) 적층형 구조의 단위열전소자
본 발명의 다른 실시예에서는 상술한 반도체소자의 구조를 벌크형 구조가 아닌 적층형 구조의 구조물로 구현하여 박형화 및 냉각효율을 더욱 향상시킬 수 있도록 할 수 있다.
구체적으로는, 도 1에서의 제1반도체소자(120) 및 제2반도체소자(130)의 구조를 시트 형상의 기재에 반도체물질이 도포된 구조물이 다수 적층된 단위부재로 형성한 후 이를 절단하여 재료의 손실을 막고 전기전도특성을 향상시킬 수 있도록 할 수 있다.
이에 대해서 도 4를 참조하면, 도 4는 상술한 적층 구조의 단위부재를 제조하는 공정 개념도를 도시한 것이다. 도 4에 따르면, 반도체 소재 물질을 포함하는 재료를 페이스트 형태로 제작하고, 시트, 필름 등의 기재(111) 상에 페이스트를 도포하여 반도체층(112)을 형성하여 하나의 단위부재(110)를 형성한다. 상기 단위부재(110)은 도 2에 도시된 것과 같이 다수의 단위부재(100a, 100b, 100c)를 적층하여 적층구조물을 형성하고, 이후 적층구조물을 절단하여 단위열전소자(120)를 형성한다. 즉, 본 발명에 따른 단위열전소자(120)은 기재(111) 상에 반도체 층(112)가 적층된 단위부재(110)이 다수가 적층된 구조물로 형성될 수 있다.
상술한 공정에서 기재(111) 상에 반도체 페이스트를 도포하는 공정은 다양한 방법을 이용하여 구현될 수 있으며, 일예로는 테이프캐스팅(Tape casting), 즉 매우 미세한 반도체 소재 분말을 수계 또는 비수계 용매(solvent)와 결합제(binder), 가소제(plasticizer), 분산제(dispersant), 소포제(defoamer), 계면활성제 중 선택되는 어느 하나를 혼합하여 슬러리(slurry)를 제조한 후 움직이는 칼날(blade)또는 움직이는 운반 기재위에 일정한 두께로 목적하는 바에 따라서 성형하는 공정으로 구현될 수 있다. 이 경우 상기 기재의 두께는 10um~100um의 범위의 필름, 시트 등의 자재를 사용할 수 있으며, 도포되는 반도체소재는 상술한 벌크형 소자를 재조하는 P 형 재료 및 N 형 재료를 그대로 적용할 수 있음은 물론이다.
상기 단위부재(110)을 다층으로 어라인하여 적층하는 공정은 50℃~250℃의 온도로 압착하여 적층구조로 형성할 수 있으며, 본 발명의 실시예에서는 이러한 단위부재(110)의 적층 수는 2~50개의 범위에서 이루어질 수 있다. 이후, 원하는 형태와 사이즈로 커팅공정이 이루어질 수 있으며, 소결공정이 추가될 수 있다.
상술한 공정에 따라 제조되는 단위부재(110)이 다수 적층되어 형성되는 단위열전소자는 두께 및 형상 사이즈의 균일성을 확보할 수 있다. 즉, 기존의 벌크(Bulk) 형상의 열전소자는 잉곳분쇄, 미세화 볼-밀(ball-mill) 공정 후, 소결한 벌크구조를 커팅하게 되는바, 커팅공정에서 소실되는 재료가 많음은 물론, 균일한 크기로 절단하기도 어려우며, 두께가 3mm~5mm 정도로 두꺼워 박형화가 어려운 문제가 있었으나, 본 발명의 실시형태에 따른 적층형 구조의 단위열전소자는, 시트형상의 단위부재를 다층 적층한 후, 시트 적층물을 절단하게 되는바, 재료 손실이 거의 없으며, 소재가 균일한 두께를 가지는바 소재의 균일성을 확보할 수 있으며, 전체 단위열전소자의 두께도 1.5mm 이하로 박형화가 가능하게 되며, 다양한 형상으로 적용이 가능하게 된다.
특히, 본 발명의 실시형태에 따른 단위열전소자의 제조공정에서, 단위부재(110)의 적층구조를 형성하는 공정 중에 각 단위부재(110)의 표면에 전도성층을 형성하는 공정을 더 포함하여 구현될 수 있도록 할 수 있다.
즉, 도 4의 (c)의 적층구조물의 단위부재의 사이 사이에 도 5의 구조와 같은 전도성층을 형성할 수 있다. 상기 전도성층은 반도체층이 형성되는 기재면의 반대면에 형성될 수 있으며, 이 경우 단위부재의 표면이 노출되는 영역이 형성되도록 패턴화된 층으로 구성할 수 있다. 이는 전면 도포되는 경우에 비하여 전기전도도를 높일 수 있음과 동시에 각 단위부재간의 접합력을 향상시킬 수 있게 되며, 열전도도를 낮추는 장점을 구현할 수 있게 된다. 즉, 도 5에 도시된 것은 본 발명의 실시형태에 따른 전도성층(C)의 다양한 변형예를 도시한 것으로, 단위부재의 표면이 노출되는 패턴이라 함은 도 5의 (a),(b)에 도시된 것과 같이, 폐쇄형 개구패턴(c1, c2)을 포함하는 메쉬타입 구조 또는 도 5의 (c), (d)에 도시된 것과 같이, 개방형 개구패턴(c3, c4)을 포함하는 라인타입 등으로 다양하게 변형하여 설계될 수 있다. 이상의 전도성층은 단위부재의 적층구조로 형성되는 단위열전소자의 내부에서 각 단위부재간의 접착력을 높이는 것은 물론, 단위부재간 열전도도를 낮추며, 전기전도도는 향상시킬 수 있게 하는 장점이 구현되며, 종래 벌크형 열전소자 대비 냉각용량(Qc) 및 ΔT(℃) 가 개선되며, 특히 파워 팩터(Power factor)가 1.5배, 즉 전기전도도가 1.5배 상승하게 된다. 전기전도도의 상승은 열전효율의 향상과 직결되는바, 냉각효율을 증진하게 된다. 상기 전도성층은 금속물질로 형성할 수 있으며, Cu, Ag, Ni 등의 재질의 금속계열의 전극물질은 모두 적용이 가능하다.
도 4에서 상술한 적층형 구조의 단위열전소자를 도 1 및 도 2에 도시된 열전모듈에 적용하는 경우, 즉 제1기판(140)과 제2기판(150)의 사이에 본 발명의 실시예에 따른 열전소자를 배치하고, 전극층 및 유전체층을 포함하는 구조의 단위셀로 열전모듈을 구현하는 경우 전체 두께(Th)는 1.mm~1.5mm의 범위로 형성이 가능하게 되는바, 기존 벌크형 소자를 이용하는 것에 비해 현저한 박형화를 실현할 수 있게 된다.
또한, 도 6에 도시된 것과 같이, 도 4에서 상술한 열전소자(120, 130)는 도 6의 (a)에 도시된 것과 같이, 상부 방향(X) 및 하부방향(Y)으로 수평하게 배치되어, 제1기판 및 제2기판과 반도체층 및 기재의 표면이 인접하도록 배치되는 구조로 열전모듈을 형성할 수 있으나, (b)에 도시된 것과 같이, 열전소자 자체를 수직으로 세워, 단위열전소자의 측면부가 상기 제1 및 제2기판에 인접하게 배치 되도록 하는 구조도 가능하다. 이와 같은 구조에서는 수평배치구조보다 측면 부에 전도층의 말단부가 노출되며, 수직방향의 열전도 효율을 낮추는 동시에 전기전도특성을 향상할 수 있어 냉각효율을 더욱 높일 수 있게 된다.
상술한 것과 같이, 다양한 실시형태로 구현이 가능한 본 발명의 열전모듈에 적용되는 열전소자에서, 또한, 단위셀을 이루며 상호 대향하는 제1반도체소자 및 제2반도체소자의 형상 및 크기는 동일하게 이루어지나, 이 경우 P 형 반도체소자의 전기전도도와 N 형 반도체 소자의 전기전도도 특성이 서로 달라 냉각효율을 저해하는 요소로 작용하게 되는 점을 고려하여, 어느 한쪽의 체적을 상호 대향하는 다른 반도체소자의 체적과는 상이하게 형성하여 냉각성능을 개선할 수 있도록 하는 것도 가능하다. 즉, 상호 대향하여 배치되는 단위셀의 반도체 소자의 체적을 상이하게 형성하는 것은, 크게 전체적인 형상을 다르게 형성하거나, 동일한 높이를 가지는 반도체소자에서 어느 한쪽의 단면의 직경을 넓게 형성하거나, 동일한 형상의 반도체 소자에서 높이나 단면의 직경을 다르게 하는 방법으로 구현하는 것이 가능하다. 특히 N형 반도체소자의 직경을 P형 반도체소자보다 더 크게 형성하여 체적을 증가시켜 열전효율을 개선할 수 있도록 할 수 있다.
상술한 본 발명의 일 실시형태에 따른 다양한 구조의 열전소자 및 이를 포함하는 열전모듈은 단위셀의 상 하부의 기판의 표면에 발열 및 흡열 부위의 특성에 따라 물이나 액체 등의 매체의 열을 빼앗아 냉각을 구현하거나, 특정 매체에 열을 전달하여 가열을 시키는 용도로 사용할 수 있다. 즉, 본 발명의 다양한 실시형태의 열전모듈에서는 냉각효율을 증진하여 구현하는 냉각장치의 구성을 들어 실시형태로 설명하고 있으나, 냉각이 이루어지는 반대면의 기판에서는 발열특성을 이용해 매체를 가열하는 용도로 사용하는 장치에 적용할 수 있다. 즉,하나의 장치에서 냉각과 가열을 동시에 기능하도록 구현하는 장비로도 응용이 가능하다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 단위부재
111: 기재
112: 반도체층
120: 단위열전소자
130: 단위열전소자
140: 제1기판
150: 제2기판
160a, 160b: 전극층
170a, 170b: 유전체층
181, 182: 회로선

Claims (17)

  1. 제1 기판;
    상기 제1 기판 상에 배치된 제1 유전층;
    상기 제1 유전층 상에 배치된 제1 전극층;
    상기 제1 전극층 상에 배치되고, 전기적으로 연결되는 P형 반도체소자와 N형 반도체소자를 포함하는 적어도 하나의 단위셀;
    상기 P형 반도체소자와 상기 N형 반도체소자 상에 배치된 제2 전극층;
    상기 제2 전극층 상에 배치된 제2 유전층; 그리고
    상기 제2 유전층 상에 배치된 제2 기판을 포함하고,
    상기 제1 기판 및 상기 제2 기판은 서로 마주보며,
    상기 제1 기판 및 상기 제2 기판은 금속 기판이고,
    상기 제1 기판 및 상기 제2 기판의 면적이 서로 다르고,
    상기 제2 기판의 한 표면에 요철패턴이 형성되고,
    상기 요철패턴이 형성되는 상기 제2 기판의 한 표면은 상기 P형 반도체소자와 상기 N형 반도체소자를 향하는 방향으로 배치되고,
    상기 요철패턴은 상기 제2 유전층과 직접 접촉하는 열전모듈.
  2. 제1항에 있어서,
    상기 제2 기판의 면적은 상기 제1 기판의 면적보다 큰 열전모듈.
  3. 제2항에 있어서,
    상기 제2 기판 상에 회로선이 배치된 열전모듈.
  4. 제1항에 있어서,
    상기 제2 기판의 한 표면의 반대 면인 다른 표면을 기준으로 상기 P형 반도체소자 및 상기 N형 반도체소자까지의 최단거리는 상기 제2 기판의 한 표면까지의 최장거리보다 긴 열전모듈.
  5. 제1항에 있어서,
    상기 요철패턴은 제1 요철패턴 및 상기 제1 요철패턴과 크기가 상이한 제2 요철패턴을 포함하는 열전모듈.
  6. 제5항에 있어서,
    상기 제1 요철패턴의 적어도 일부 또는 상기 제2 요철패턴의 적어도 일부는 상기 P형 반도체소자 및 상기 N형 반도체소자 사이에 배치되는 열전모듈.
  7. 제1항에 있어서,
    상기 제1 유전층 및 상기 제2 유전층의 열전도도는 5 내지 10W/mK인 열전모듈.
  8. 제1항에 있어서,
    상기 제1 기판 및 상기 제2 기판은 Cu, Cu 합금 및 Cu-Al 합금 중 적어도 하나를 포함하는 열전모듈.
  9. 제1항에 있어서,
    상기 제1 유전층 및 상기 제2 유전층의 두께는 0.01mm 내지 0.1mm인 열전모듈.
  10. 제1항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층은 Cu, Ag 및 Ni 중 적어도 하나를 포함하는 열전모듈.
  11. 제10항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층의 두께는 0.01 내지 0.3mm인 열전모듈.
  12. 제1항에 있어서,
    상기 P형 반도체소자 및 상기 N형 반도체소자는,
    BiTe계 주원료물질에 Bi 또는 Te이 혼합된 혼합물인 열전모듈.
  13. 제12항에 있어서,
    상기 P형 반도체소자 및 상기 N형 반도체소자의 높이는 0.01mm 내지 0.5mm인 열전모듈.
  14. 제1항에 있어서,
    상기 P형 반도체소자의 체적과 상기 N형 반도체소자의 체적은 상이한 열전모듈.
  15. 제14항에 있어서,
    상기 N형 반도체소자의 체적은 상기 P형 반도체소자의 체적보다 큰 열전모듈.
  16. 삭제
  17. 삭제
KR1020200007449A 2020-01-20 2020-01-20 열전모듈 및 이를 포함하는 열전환장치 KR102139476B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200007449A KR102139476B1 (ko) 2020-01-20 2020-01-20 열전모듈 및 이를 포함하는 열전환장치
KR1020200092017A KR102332357B1 (ko) 2020-01-20 2020-07-24 열전모듈 및 이를 포함하는 열전환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200007449A KR102139476B1 (ko) 2020-01-20 2020-01-20 열전모듈 및 이를 포함하는 열전환장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130098632A Division KR102070390B1 (ko) 2013-08-20 2013-08-20 열전모듈 및 이를 포함하는 열전환장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200092017A Division KR102332357B1 (ko) 2020-01-20 2020-07-24 열전모듈 및 이를 포함하는 열전환장치

Publications (2)

Publication Number Publication Date
KR20200011999A KR20200011999A (ko) 2020-02-04
KR102139476B1 true KR102139476B1 (ko) 2020-07-30

Family

ID=69571219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200007449A KR102139476B1 (ko) 2020-01-20 2020-01-20 열전모듈 및 이를 포함하는 열전환장치

Country Status (1)

Country Link
KR (1) KR102139476B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668610B1 (ko) 2004-09-09 2007-01-16 엘지전자 주식회사 박막 열전 모듈

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1495498B1 (en) * 2002-04-15 2013-04-10 Nextreme Thermal Solutions, Inc. Thermoelectric device utilizing double-sided peltier junctions
KR20130052361A (ko) * 2011-11-11 2013-05-22 삼성전기주식회사 열전 모듈 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668610B1 (ko) 2004-09-09 2007-01-16 엘지전자 주식회사 박막 열전 모듈

Also Published As

Publication number Publication date
KR20200011999A (ko) 2020-02-04

Similar Documents

Publication Publication Date Title
US10903410B2 (en) Thermoelectric module, and heat conversion apparatus comprising the same
KR102410398B1 (ko) 열전모듈
KR20160117944A (ko) 열전모듈 및 이를 포함하는 열전환장치
US20160204325A1 (en) Thermoelectric Element, Thermoelectric Module Comprising Same, and Heat Conversion Apparatus
KR20220027907A (ko) 열전모듈 및 이를 포함하는 열전환장치
CN107534077B (zh) 热电元件、热电模块及包括该热电模块的热转换装置
KR102304712B1 (ko) 열전모듈 및 이를 포함하는 열전환장치
CN111615754B (zh) 热电元件
KR102139476B1 (ko) 열전모듈 및 이를 포함하는 열전환장치
KR102332357B1 (ko) 열전모듈 및 이를 포함하는 열전환장치
KR102412389B1 (ko) 열전모듈 및 이를 포함하는 열전환장치
KR20160129636A (ko) 열전모듈 및 이를 포함하는 열전환장치
KR20170036449A (ko) 열전모듈 및 이를 포함하는 열전환장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right