KR102448226B1 - 디블로킹 필터 제어 장치 및 프로그램 - Google Patents

디블로킹 필터 제어 장치 및 프로그램 Download PDF

Info

Publication number
KR102448226B1
KR102448226B1 KR1020227009132A KR20227009132A KR102448226B1 KR 102448226 B1 KR102448226 B1 KR 102448226B1 KR 1020227009132 A KR1020227009132 A KR 1020227009132A KR 20227009132 A KR20227009132 A KR 20227009132A KR 102448226 B1 KR102448226 B1 KR 102448226B1
Authority
KR
South Korea
Prior art keywords
unit
bit depth
parameter
deblocking filter
block
Prior art date
Application number
KR1020227009132A
Other languages
English (en)
Other versions
KR20220039847A (ko
Inventor
슌스케 이와무라
šœ스케 이와무라
심페이 네모토
아츠로 이치가야
Original Assignee
닛폰 호소 교카이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛폰 호소 교카이 filed Critical 닛폰 호소 교카이
Priority to KR1020227032954A priority Critical patent/KR20220133321A/ko
Publication of KR20220039847A publication Critical patent/KR20220039847A/ko
Application granted granted Critical
Publication of KR102448226B1 publication Critical patent/KR102448226B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/117—Filters, e.g. for pre-processing or post-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Telephone Function (AREA)
  • Detergent Compositions (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

복호 완료 화상에 대한 디블로킹 필터 처리를 제어하는 디블로킹 필터 제어 장치는, 상기 디블로킹 필터 처리에서의 필터 강도를 제어하는 파라미터값을 도출하는 파라미터 도출부와, 영상 신호의 비트 심도인 입력 비트 심도에 기초하여 상기 파라미터값을 변환함으로써 변환 파라미터값을 출력하는 파라미터 변환부를 포함하고, 상기 파라미터 변환부는, 상기 입력 비트 심도가 규정 비트 심도보다 작은 경우, 상기 파라미터값에 오프셋값을 가산한 결과에 대해 비트 시프트를 행함으로써 상기 변환 파라미터값을 출력하며, 상기 파라미터 변환부는, 상기 입력 비트 심도에 기초하여 상기 오프셋값을 변경한다.

Description

디블로킹 필터 제어 장치 및 프로그램
본 발명은 디블로킹 필터 제어 장치 및 프로그램에 관한 것이다.
영상 부호화 방식에서는, 원화상을 블록으로 분할하고, 분할한 블록 단위로 예측 처리나 변환 처리, 양자화 처리를 적용하기 때문에, 복호 화상에 블록 왜곡이 발생해 버리는 경우가 있다. 이 때문에, HEVC(High Efficiency Video Coding) 및/또는 비특허문헌 1에 기재된 VVC(Versatile Video Coding)의 규격안(이하, VVC) 등의 영상 부호화 방식에서는, 복호 화상에 대해 인루프 필터 처리를 실시함으로써 블록 왜곡을 경감하는 디블로킹 필터가 도입되고 있다.
HEVC 및/또는 VVC에서의 디블로킹 필터는, 변환 처리를 행하는 블록(변환 블록)의 각 경계에 대해, 디블로킹 필터 처리 전의 복호 화상의 경계 부근의 영역의 화소값 및 경계에 걸친 변환 블록에 적용한 양자화 파라미터 등에 따라 적용 제어를 행한다. 이러한 디블로킹 필터 처리에서의 필터 강도를 제어하는 파라미터값의 하나로서 「tC」가 있다.
HEVC에서는 비트 심도가 8비트인 영상 신호를 메인의 부호화 대상의 타겟으로 하고 있기 때문에, HEVC에서 규정되는 양자화 파라미터 QP에 대응하는 tC의 값의 테이블은, 비트 심도가 8비트인 영상 신호에 대응하는 값이 저장되어 있다. 한편, VVC에서는 비트 심도가 10비트인 영상 신호를 메인의 부호화 대상의 타겟으로 하고 있기 때문에, tC의 테이블에는 10비트의 영상 신호에 대응하는 값이 규정되어 있다.
전술한 바와 같이, VVC에서는, 디블로킹 필터 처리에 대해, 10비트 영상 신호에 대응하는 tC 테이블이 규정되어 있기 때문에, 부호화 대상의 영상의 비트 심도가 10비트가 아니었던 경우에는, 입력 영상의 비트 심도에 기초하여 tC의 변환 처리가 실시된다. 구체적으로는, 비특허문헌 1에는, 다음 식에 나타내는 바와 같이, 비트 시프트 및 오프셋에 의해 변환 처리를 행하는 것이 기재되어 있다.
tC=BitDepth<10?(tC'+2)>>(10-BitDepth):tC'×(1<<(BitDepth-10))
단, 「BitDepth」는 입력 영상의 비트 심도이고, 「tC'」는 변환 전의 tC이며, 「>>」는 우측 시프트 연산을 나타내고, 「<<」는 좌측 시프트 연산을 나타내고 있다. 이 변환식은, 입력 영상의 비트 심도가 10비트 미만인 경우,
tC=(tC'+2)>>(10-BitDepth)
에 의해 변환 후의 tC를 산출하고, 입력 영상의 비트 심도가 10비트 이상인 경우,
tC=tC'×(1<<(BitDepth-10))
에 의해 변환 후의 tC를 산출하는 것을 의미하고 있다.
비특허문헌 1: JVET-Q2001 "Versatile Video Coding (Draft 8)"
제1 양태에 따른 디블로킹 필터 제어 장치는, 영상 신호를 부호화하는 부호화 장치 또는 부호화된 영상 신호를 복호하는 복호 장치에 있어서, 복호 완료 화상에 대한 디블로킹 필터 처리를 제어하는 디블로킹 필터 제어 장치로서, 상기 디블로킹 필터 처리에서의 필터 강도를 제어하는 파라미터값을 도출하는 파라미터 도출부와, 상기 영상 신호의 비트 심도인 입력 비트 심도에 기초하여 상기 파라미터값을 변환함으로써 변환 파라미터값을 출력하는 파라미터 변환부를 포함하고, 상기 파라미터 변환부는, 상기 입력 비트 심도가 규정 비트 심도보다 작은 경우, 상기 파라미터값에 오프셋값을 가산한 결과에 대해 비트 시프트를 행함으로써 상기 변환 파라미터값을 출력하며, 상기 오프셋값은, 상기 입력 비트 심도에 기초하여 변경되는 것을 요지로 한다.
제2 양태에 따른 프로그램은, 컴퓨터를 제1 양태에 따른 디블로킹 필터 제어 장치로서 기능시키는 것을 요지로 한다.
도 1은 실시형태에 따른 부호화 장치의 구성을 도시한 도면이다.
도 2는 실시형태에 따른 디블로킹 필터의 동작예를 도시한 도면이다.
도 3은 실시형태에 따른 파라미터 변환부의 동작을 도시한 도면이다.
도 4는 실시형태에 따른 복호 장치의 구성을 도시한 도면이다.
본원 발명자들은, 예의 검토의 결과, 비특허문헌 1에 기재된 변환식은, 소정의 조건하에서 올바르게 기능하지 않는다고 하는 문제점을 발견하였다. 특히, 비특허문헌 1에 기재된 변환식은, 입력 영상의 비트 심도가 9비트인 경우에 있어서 적절한 변환 처리를 행할 수 없기 때문에, 의도하지 않은 디블로킹 필터 처리에 의한 화소값의 보정이 발생하여, 영상의 열화를 일으킬 우려가 있다.
그래서, 본 개시는 입력 영상의 비트 심도에 따라 디블로킹 필터 처리를 적절히 제어 가능하게 하는 것을 목적으로 한다.
도면을 참조하여, 실시형태에 따른 부호화 장치 및 복호 장치에 대해 설명한다. 실시형태에 따른 부호화 장치 및 복호 장치는, MPEG(Moving Picture Experts Group)로 대표되는 동화상의 부호화 및 복호를 각각 행한다. 이하의 도면의 기재에서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙이고 있다.
<부호화 장치>
먼저, 본 실시형태에 따른 부호화 장치의 구성에 대해 설명한다. 도 1은 본 실시형태에 따른 부호화 장치(1)의 구성을 도시한 도면이다. 부호화 장치(1)는, 화상을 분할하여 얻은 블록 단위로 부호화를 행하는 장치이다.
도 1에 도시된 바와 같이, 부호화 장치(1)는, 블록 분할부(100)와, 감산부(110)와, 변환·양자화부(120)와, 엔트로피 부호화부(130)와, 역양자화·역변환부(140)와, 합성부(150)와, 디블로킹 필터(160)와, 디블로킹 필터 제어 장치(161)와, 메모리(170)와, 예측부(180)를 갖는다.
블록 분할부(100)는, 동화상을 구성하는 프레임(혹은 픽처) 단위의 입력 화상을 복수의 화상 블록으로 분할하고, 분할에 의해 얻은 화상 블록을 감산부(110)에 출력한다. 화상 블록의 사이즈는, 예컨대 32×32화소, 16×16화소, 8×8화소, 또는 4×4화소 등이다. 화상 블록의 형상은 정사각형에 한하지 않고 직사각형(비정사각형)이어도 좋다. 화상 블록은, 부호화 장치(1)가 부호화를 행하는 단위(부호화 대상 블록)이고, 또한 복호 장치가 복호를 행하는 단위(복호 대상 블록)이다. 이러한 화상 블록은 CU(Coding Unit)라고 불리는 경우가 있다.
블록 분할부(100)에 입력되는 영상 신호의 비트 심도(이하, 「입력 비트 심도」라고 부름)는, 기본적으로는 10비트인 것으로 한다. 단, 입력 비트 심도는, 8비트 내지 14비트의 범위 내에서 변경될 수 있다. 입력 비트 심도를 나타내는 값(비트수)은, 블록 분할부(100)로부터 디블로킹 필터 제어 장치(161)에 출력되어도 좋고, 블록 분할부(100)의 전단의 기능부(이른바, 전처리부)로부터 디블로킹 필터 제어 장치(161)에 출력되어도 좋다.
블록 분할부(100)는, 휘도 신호와 색차 신호에 대해 블록 분할을 행한다. 휘도 블록 및 색차 블록을 특별히 구별하지 않을 때에는 간단히 부호화 대상 블록이라고 부른다.
감산부(110)는, 블록 분할부(100)로부터 출력되는 부호화 대상 블록과, 부호화 대상 블록을 예측부(180)가 예측하여 얻은 예측 블록의 차분(오차)을 나타내는 예측 잔차를 산출한다. 감산부(110)는, 블록의 각 화소값으로부터 예측 블록의 각 화소값을 감산함으로써 예측 잔차를 산출하고, 산출한 예측 잔차를 변환·양자화부(120)에 출력한다.
변환·양자화부(120)는, 블록 단위로 변환 처리 및 양자화 처리를 행한다. 변환·양자화부(120)는, 변환부(121)와, 양자화부(122)를 갖는다.
변환부(121)는, 감산부(110)로부터 출력되는 예측 잔차에 대해 변환 처리를 행하여 주파수 성분마다의 변환 계수를 산출하고, 산출한 변환 계수를 양자화부(122)에 출력한다. 변환 처리(변환)란, 화소 영역의 신호를 주파수 영역의 신호로 변환하는 처리를 말하며, 예컨대, 이산 코사인 변환(DCT), 이산 사인 변환(DST), 카루넨 루베 변환(KLT), 및 이들을 정수화한 변환 등을 말한다. 또한, 변환 처리에는 화소 영역의 신호를 주파수 영역의 신호로 변환하지 않고 스케일링 등에 의해 조정하는 변환 스킵을 포함해도 좋다.
양자화부(122)는, 변환부(121)로부터 출력되는 변환 계수를 양자화 파라미터 및 양자화 행렬을 이용하여 양자화하고, 양자화한 변환 계수를 엔트로피 부호화부(130) 및 역양자화·역변환부(140)에 출력한다. 또한, 양자화부(122)는, 양자화 처리에 관한 정보(구체적으로는, 양자화 처리에서 이용한 양자화 파라미터 및 양자화 행렬의 정보)를, 엔트로피 부호화부(130), 역양자화부(141), 및 디블로킹 필터 제어 장치(161)에 출력한다.
여기서, 양자화 파라미터는, 하나의 블록에 대해 하나의 값이 설정되는 파라미터이다. 구체적으로는, 양자화 파라미터는, 블록 내의 각 변환 계수에 대해 공통적으로 적용되는 파라미터이며, 양자화의 거칠기(스텝 사이즈)를 정하는 파라미터이다. 양자화 행렬은, 하나의 블록 내의 성분마다 설정되는 값을 포함하는 행렬이다. 구체적으로는, 양자화 행렬은, 블록 사이즈에 따라 i×j 요소의 성분마다 설정되는 값(가중 계수)을 포함하는 행렬이며, 변환 계수의 저주파로부터 고주파에 걸친 성분마다 양자화의 거칠기를 조정하기 위해서 이용된다.
엔트로피 부호화부(130)는, 양자화부(122)로부터 출력되는 변환 계수에 대해 엔트로피 부호화를 행하고, 데이터 압축을 행하여 부호화 스트림(비트 스트림)을 생성하며, 부호화 스트림을 부호화 장치(1)의 외부에 출력한다. 엔트로피 부호화에는, 허프만 부호 및/또는 CABAC(Context-based Adaptive Binary Arithmetic Coding; 콘텍스트 적응형 2치 산술 부호) 등을 이용할 수 있다.
또한, 엔트로피 부호화부(130)는, 블록 분할부(100)로부터 각 부호화 대상 블록의 사이즈·형상 등의 정보 및 비트 심도를 취득하고, 양자화부(122)로부터 양자화 처리에 관한 정보를 취득하며, 예측부(180)로부터 예측에 관한 정보(예컨대, 예측 모드나 움직임 벡터의 정보)를 취득하고, 이들 정보의 부호화도 행한다.
역양자화·역변환부(140)는, 블록 단위로 역양자화 처리 및 역변환 처리를 행한다. 역양자화·역변환부(140)는, 역양자화부(141)와, 역변환부(142)를 갖는다.
역양자화부(141)는, 양자화부(122)가 행하는 양자화 처리에 대응하는 역양자화 처리를 행한다. 구체적으로는, 역양자화부(141)는, 양자화부(122)로부터 출력되는 변환 계수를, 양자화 파라미터 및 양자화 행렬을 이용하여 역양자화함으로써 변환 계수를 복원하고, 복원한 변환 계수를 역변환부(142)에 출력한다.
역변환부(142)는, 변환부(121)가 행하는 변환 처리에 대응하는 역변환 처리를 행한다. 예컨대, 변환부(121)가 DCT를 행한 경우에는, 역변환부(142)는 역DCT를 행한다. 역변환부(142)는, 역양자화부(141)로부터 출력되는 변환 계수에 대해 역변환 처리를 행하여 예측 잔차를 복원하고, 복원한 예측 잔차인 복원 예측 잔차를 합성부(150)에 출력한다.
합성부(150)는, 역변환부(142)로부터 출력되는 복원 예측 잔차를, 예측부(180)로부터 출력되는 예측 블록과 화소 단위로 합성한다. 합성부(150)는, 복원 예측 잔차의 각 화소값과 예측 블록의 각 화소값을 가산하여 부호화 대상 블록을 복원(복호)하고, 복원한 블록 단위의 복호 화상(복원 블록)을 디블로킹 필터(160)에 출력한다.
디블로킹 필터(160)는, 복원 블록과 상기 복원 블록에 인접하는 인접 블록을 포함하는 2개의 블록의 블록 경계에 대한 필터 처리를 행하고, 필터 처리 후의 복원 블록을 메모리(170)에 출력한다. 필터 처리는, 블록 단위의 처리에 기인하는 신호 열화를 경감하기 위한 처리이며, 인접하는 2개의 블록의 블록 경계에서의 신호의 갭을 평활화하는 필터 처리이다. 디블로킹 필터(160)는, 일반적으로 신호의 변동을 완만하게 하는 로우패스 필터로서 구성되어 있다.
도 2는 본 실시형태에 따른 디블로킹 필터(160)의 동작예를 도시한 도면이다. 도 2에 도시된 예에서는, 디블로킹 필터(160)는, 8×8화소의 블록마다의 블록 경계를 대상으로 하여 필터 처리를 행하는 일례를 도시하고 있으나, 4×4화소의 블록마다의 블록 경계를 대상으로 하여 필터 처리를 행해도 좋다. 또한, 디블로킹 필터(160)는, 4행 또는 4열을 단위로 하여 필터 처리를 행한다. 도 2에 도시된 블록 P 및 Q에서는, 디블로킹 필터(160)의 필터 처리의 1단위이고, 블록 사이즈가 4×4화소인 일례를 도시하고 있다. 블록 P 및 Q의 각각은, 서브 블록이라고 불려도 좋다.
디블로킹 필터 제어 장치(161)는, 디블로킹 필터(160)를 제어한다. 구체적으로는, 디블로킹 필터 제어 장치(161)는, 대상 블록쌍의 블록 경계에 대한 필터 처리를 행할지의 여부를 나타내는 경계 강도(Bs: Boundary strength), 및 디블로킹 필터(160)의 필터 강도를 제어한다. 경계 강도 Bs란, 필터 처리를 적용할지의 여부, 및 그 필터 처리의 종류를 결정하기 위한 파라미터를 말한다. 또한, 필터 처리를 행할지의 여부의 제어는, 경계 강도 Bs를 1 이상으로 할지 또는 제로로 할지의 제어라고 간주할 수 있다.
디블로킹 필터 제어 장치(161)는, 대상 블록쌍의 경계 근방 영역에서의 화소값의 변동이나, 예측 모드, 양자화 파라미터, 움직임 보상 예측(인터 예측)에 이용하는 움직임 벡터의 값에 기초하여, 디블로킹 필터(160)를 제어한다.
또한, 본 실시형태에 따른 디블로킹 필터 제어 장치(161)는, 입력 비트 심도와, 양자화 처리 및 역양자화 처리에서 이용한 양자화 파라미터에 기초하여, 디블로킹 필터(160)의 필터 강도를 제어한다. 이하에서, 부호화 대상 블록 또는 그 서브 블록이 블록 P이고, 인접 블록 또는 그 서브 블록이 블록 Q인 것으로 한다.
디블로킹 필터 제어 장치(161)는, 예컨대 하기의 표 1에 기초하여 경계 강도 Bs를 결정한다. 경계 강도 Bs의 값은 0, 1, 2 중 어느 하나로 한다. 또한, 휘도 신호와 색차 신호의 블록에 대한 경계 강도를 각각 산출해도 좋고, 휘도 신호와 색차 신호의 블록의 경계 강도의 조합을 하나의 경계 강도로서 판정해도 좋다.
Figure 112022029488447-pct00001
표 1에 나타내는 바와 같이, 디블로킹 필터 제어 장치(161)는, 블록 P 및 Q 중 적어도 한쪽에 인트라 예측이 적용되어 있는 경우, Bs의 값을 2로 한다.
한편, 디블로킹 필터 제어 장치(161)는, 블록 P 및 Q의 양방에 인터 예측이 적용되어 있고, 또한 적어도 이하의 (a) 내지 (c) 중 하나의 조건을 만족시키는 경우에는, Bs값을 1로 하고, 그 외의 경우에는, Bs값을 0으로 한다.
(a) 블록 P 및 Q 중 적어도 한쪽이 유의(有意)한 변환 계수(즉, 비제로 변환 계수)를 포함하는 것.
(b) 블록 P 및 Q의 움직임 벡터의 수 또는 참조 화상이 상이한 것.
(c) 블록 P 및 Q의 움직임 벡터의 차의 절대값이 임계값(예컨대 1화소) 이상인 것.
디블로킹 필터 제어 장치(161)는, 경계 강도 Bs의 값이 0인 경우, 블록 P 및 Q의 경계에 대한 필터 처리를 행하지 않도록 디블로킹 필터(160)를 제어한다.
디블로킹 필터 제어 장치(161)는, 파라미터 도출부(161a)를 갖는다. 파라미터 도출부(161a)는, 블록 P에 대한 양자화 처리 및 역양자화 처리에서 이용한 양자화 파라미터 QpP와, 블록 Q에 대한 양자화 처리 및 역양자화 처리에서 이용한 양자화 파라미터 QpQ와, 오프셋값 qpOffset에 기초하여, 디블로킹 필터(160)의 필터 강도를 제어하기 위한 파라미터값(임계값) β 및 tC'를 도출한다.
제1로, 파라미터 도출부(161a)는, 예컨대 다음 식에 의해 변수 qP를 산출한다.
qP=((QpQ+QpP+1)>>1)+qpOffset
단, 「>>」는, 시프트 연산자(우측 시프트 연산)를 나타낸다. 이 식은, 기본적으로는, 블록 P의 양자화 파라미터 QpP와, 블록 Q의 양자화 파라미터 QpQ의 평균을 구하는 계산식이다.
제2로, 파라미터 도출부(161a)는, 예컨대 다음 식에 의해, 파라미터값 β를 도출하기 위한 Q를 산출한다.
Q=Clip3(0,63,qP+(slice_beta_offset_div2<<1))
단, "<<"는 시프트 연산자(좌측 시프트 연산)를 나타낸다. "Clip3(X,Y,Z)"은, Z가 X보다 작으면 X를 반환하고, Z가 Y보다 크면 Y를 반환하며, 그 이외의 경우에는 Z를 반환하는 클립 연산자이다. slice_beta_offset_div2는, 복호 장치(2)에 시그널링하는 파라미터의 하나이다.
또한, 파라미터 도출부(161a)는, 예컨대 다음 식에 의해, 파라미터값 tC'를 도출하기 위한 Q를 산출한다.
Q=Clip3(0,65,qP+2*(bS-1)+(slice_tc_offset_div2<<1))
여기서, "bS"는 Bs값이다. slice_tc_offset_div2는, 복호 장치(2)에 시그널링하는 파라미터의 하나이다.
제3으로, 파라미터 도출부(161a)는, 다음의 표 2에 의해, 각각 산출한 Q로부터 파라미터값 β 및 tC'를 도출한다.
Figure 112022029488447-pct00002
여기서, tC'는, 10비트의 비트 심도의 영상 신호에 대응한 값이다.
디블로킹 필터 제어 장치(161)는, 파라미터 변환부(161b)를 더 갖는다. 파라미터 변환부(161b)는, 입력 비트 심도에 기초하여 파라미터값 tC'를 변환함으로써 변환 파라미터값 tC를 출력한다. 변환 파라미터값 tC는, 입력 비트 심도에 대응하도록 변환 처리를 실시한 후의 tC'의 값을 나타낸다.
본 실시형태에서, 파라미터 변환부(161b)는, 입력 비트 심도가 규정 비트 심도보다 작은 경우, 파라미터값 tC'에 오프셋값을 가산한 결과에 대해 비트 시프트를 행함으로써 변환 파라미터값 tC를 출력한다. 파라미터 변환부(161b)는, 입력 비트 심도에 기초하여 오프셋값을 변경한다. 파라미터 변환부(161b)의 동작의 상세한 내용에 대해서는 후술한다.
디블로킹 필터 제어 장치(161)는, 필터 강도 제어부(161c)를 더 갖는다. 필터 강도 제어부(161c)는, 경계 강도 Bs의 값과, 파라미터값 β 및 tC에 기초하여, 디블로킹 필터(160)의 필터 강도를 제어한다.
필터 강도 제어부(161c)는, 경계 강도 Bs의 값이 1 또는 2인 경우에는, 다음 식을 만족시키는 경우에만, 필터 처리를 행하도록 디블로킹 필터(160)를 제어해도 좋다(도 2 참조).
Figure 112022029488447-pct00003
또한, 필터 강도 제어부(161c)는, 필터 처리를 행하는 경우, 이하의 조건식을 전부 만족시키는 경우에 강한 필터를 적용하고, 그 이외의 경우에 약한 필터를 적용해도 좋다(도 2 참조).
Figure 112022031242718-pct00009
도 1로 되돌아가서, 메모리(170)는, 디블로킹 필터(160)로부터 출력되는 복원 블록을 프레임 단위로 복호 화상으로서 축적한다. 메모리(170)는, 기억하고 있는 복호 화상을 예측부(180)에 출력한다.
예측부(180)는, 블록 단위로 예측 처리를 행함으로써, 부호화 대상 블록에 대응하는 예측 블록을 생성하고, 생성한 예측 블록을 감산부(110) 및 합성부(150)에 출력한다. 예측부(180)는, 인터 예측부(181)와, 인트라 예측부(182)와, 전환부(183)를 갖는다.
인터 예측부(181)는, 메모리(170)에 기억된 복호 화상을 참조 화상으로서 이용하여, 블록 매칭 등의 수법에 의해 움직임 벡터를 산출하고, 부호화 대상 블록을 예측하여 인터 예측 블록을 생성하며, 생성한 인터 예측 블록을 전환부(183)에 출력한다. 인터 예측부(181)는, 복수의 참조 화상을 이용하는 인터 예측(전형적으로는, 쌍예측)이나, 하나의 참조 화상을 이용하는 인터 예측(편방향(片方向) 예측) 중에서 최적의 인터 예측 방법을 선택하고, 선택한 인터 예측 방법을 이용하여 인터 예측을 행한다. 인터 예측부(181)는, 인터 예측에 관한 정보(움직임 벡터 등)를 엔트로피 부호화부(130) 및 디블로킹 필터 제어 장치(161)에 출력한다.
인트라 예측부(182)는, 복수의 인트라 예측 모드 중에서, 부호화 대상 블록에 적용할 최적의 인트라 예측 모드를 선택하고, 선택한 인트라 예측 모드를 이용하여 부호화 대상 블록을 예측한다. 인트라 예측부(182)는, 메모리(170)에 기억된 복호 화상 중, 부호화 대상 블록에 인접하는 복호 완료 화소값을 참조하여 인트라 예측 블록을 생성하고, 생성한 인트라 예측 블록을 전환부(183)에 출력한다. 또한, 인트라 예측부(182)는, 선택한 인트라 예측 모드에 관한 정보를 엔트로피 부호화부(130) 및 디블로킹 필터 제어 장치(161)에 출력한다.
전환부(183)는, 인터 예측부(181)로부터 출력되는 인터 예측 블록과 인트라 예측부(182)로부터 출력되는 인트라 예측 블록을 전환하여, 어느 하나의 예측 블록을 감산부(110) 및 합성부(150)에 출력한다.
다음으로, 본 실시형태에 따른 파라미터 변환부(161b)의 동작에 대해 설명한다. 도 3은 본 실시형태에 따른 파라미터 변환부(161b)의 동작을 도시한 도면이다.
도 3에 도시된 바와 같이, 단계 S1에서, 파라미터 변환부(161b)는, 입력 비트 심도가 규정 비트 심도보다 작은지의 여부를 판정한다. 이하에서, 파라미터값을 tC', 오프셋값을 ofs, 입력 비트 심도를 BitDepth, 규정 비트 심도를 b, 변환 파라미터값을 tC로 한다. 본 실시형태에서, 규정 비트 심도 b는, 10비트인 것으로 한다.
입력 비트 심도가 규정 비트 심도보다 작은 경우(단계 S1: 예), 단계 S2에서, 파라미터 변환부(161b)는, 다음 식에 의해 오프셋값 ofs를 산출한다.
ofs=1≪(b-1-BitDepth)
그리고, 단계 S3에서, 파라미터 변환부(161b)는, 다음 식에 의해 변환 파라미터값 tC를 산출한다.
tC=(tC'+ofs)≫(b-BitDepth)
한편, 입력 비트 심도가 규정 비트 심도 이상인 경우(단계 S1: 아니오), 단계 S4에서, 파라미터 변환부(161b)는, 다음 식에 의해 변환 파라미터값 tC를 산출한다.
tC=tC'×(1≪(BitDepth-b))
다음으로, 본 실시형태에 따른 디블로킹 필터 제어 장치(161)의 작용 효과에 대해 설명한다.
전술한 비특허문헌 1에 기재된 변환식은, 입력 비트 심도가 9비트인 경우가 고려되어 있지 않다. 비특허문헌 1에 기재된 변환식을 9비트의 영상 신호에 대해 적용하면, 원래의 tC'의 값에 2를 가산한 후에 1비트 시프트해 버리면, 적정한 값이 되지 않는 문제가 있다.
표 2에 나타내는 바와 같이, Q에 작은 값이 설정되어 있는 경우에는(즉 양자화 스텝이 작은 경우), 양자화 오차가 영상에 그다지 포함되어 있지 않기 때문에, tC'의 값은 0으로 설정되어 있고, 디블로킹 필터 처리가 적용된 경우에도 값은 보정되지 않도록 구성되어 있다. 그러나, 비특허문헌 1에 기재된 변환식은, 9비트 영상 신호에 대한 변환을 행함으로써 tC'가 0으로 설정되어 있었다고 해도,
tC=(tC'+2)>>1
의 처리에 의해, 변환 후의 tC의 값은 1이 된다. 그 결과, 의도하지 않은 디블로킹 필터 처리에 의한 화소값의 보정이 발생해 버려, 영상의 열화를 일으키는 원인이 된다.
이에 대해, 본 실시형태에 의하면, 입력 비트 심도 BitDepth에 따라 변경되는 오프셋값 ofs라고 하는 새로운 개념을 도입하여, 다음 식에 의해 변환 후의 tC를 산출한다.
tC=(tC'+ofs)≫(b-BitDepth)
ofs=1≪(b-1-BitDepth)
이에 의해, 전술한 바와 같은 문제를 해결할 수 있다. 또한, 규정 비트 심도 b가 10비트인 경우, 다음 식에 의해 변환 후의 tC를 산출하게 된다.
tC=BitDepth<10?(tC'+ofs)>>(10-BitDepth):tC'×(1<<(BitDepth-10))
ofs=1≪(9-BitDepth)
<복호 장치>
다음으로, 본 실시형태에 따른 복호 장치의 구성에 대해, 전술한 부호화 장치의 구성과의 차이점을 주로 설명한다. 도 4는 본 실시형태에 따른 복호 장치(2)의 구성을 도시한 도면이다. 복호 장치(2)는, 부호화 스트림으로부터 복호 대상 블록을 복호하는 장치이다.
도 4에 도시된 바와 같이, 복호 장치(2)는, 엔트로피 복호부(200)와, 역양자화·역변환부(210)와, 합성부(220)와, 디블로킹 필터(230)와, 디블로킹 필터 제어 장치(231)와, 메모리(240)와, 예측부(250)를 갖는다.
엔트로피 복호부(200)는, 부호화 장치(1)에 의해 생성된 부호화 스트림을 복호하고, 각종의 시그널링 정보를 복호한다. 구체적으로는, 엔트로피 복호부(200)는, 복호 대상 블록에 적용된 양자화 처리에 관한 정보를 취득하고, 취득한 정보를 역양자화부(211) 및 디블로킹 필터 제어 장치(231)에 출력한다. 또한, 엔트로피 복호부(200)는, 복호 대상 블록에 적용된 예측에 관한 정보(예컨대, 예측 종별 정보, 움직임 벡터 정보)를 취득하고, 취득한 정보를 예측부(250) 및 디블로킹 필터 제어 장치(231)에 출력한다.
또한, 엔트로피 복호부(200)는, 부호화 스트림을 복호하고, 양자화된 변환 계수를 취득하며, 취득한 변환 계수를 역양자화·역변환부(210)[역양자화부(211)]에 출력한다.
역양자화·역변환부(210)는, 블록 단위로 역양자화 처리 및 역변환 처리를 행한다. 역양자화·역변환부(210)는, 역양자화부(211)와, 역변환부(212)를 갖는다.
역양자화부(211)는, 부호화 장치(1)의 양자화부(122)가 행하는 양자화 처리에 대응하는 역양자화 처리를 행한다. 역양자화부(211)는, 엔트로피 복호부(200)로부터 출력되는 양자화 변환 계수를, 양자화 파라미터 및 양자화 행렬을 이용하여 역양자화함으로써, 복호 대상 블록의 변환 계수를 복원하고, 복원한 변환 계수를 역변환부(212)에 출력한다.
역변환부(212)는, 부호화 장치(1)의 변환부(121)가 행하는 변환 처리에 대응하는 역변환 처리를 행한다. 역변환부(212)는, 역양자화부(211)로부터 출력되는 변환 계수에 대해 역변환 처리를 행하여 예측 잔차를 복원하고, 복원한 예측 잔차(복원 예측 잔차)를 합성부(220)에 출력한다.
합성부(220)는, 역변환부(212)로부터 출력되는 예측 잔차와, 예측부(250)로부터 출력되는 예측 블록을 화소 단위로 합성함으로써, 복호 대상 블록을 복원(복호)하고, 복원 블록을 디블로킹 필터(230)에 출력한다.
디블로킹 필터(230)는, 부호화 장치(1)의 디블로킹 필터(160)와 동일한 동작을 행한다.
디블로킹 필터 제어 장치(231)는, 엔트로피 복호부(200)로부터 출력되는 정보(비트 심도의 정보 등)에 기초하여, 부호화 장치(1)의 디블로킹 필터 제어 장치(161)와 동일한 동작을 행한다. 구체적으로는, 디블로킹 필터 제어 장치(231)는, 부호화 장치(1)의 디블로킹 필터 제어 장치(161)와 마찬가지로, 파라미터 도출부(231a)와, 파라미터 변환부(231b)와, 필터 강도 제어부(231c)를 갖는다. 여기서, 파라미터 변환부(231b)는, 도 3의 흐름에 따라 동작한다.
메모리(240)는, 디블로킹 필터(230)로부터 출력되는 복원 블록을 프레임 단위로 복호 화상으로서 기억한다. 메모리(240)는, 프레임 단위의 복호 화상을 복호 장치(2)의 외부에 출력한다.
예측부(250)는, 블록 단위로 예측을 행한다. 예측부(250)는, 인터 예측부(251)와, 인트라 예측부(252)와, 전환부(253)를 갖는다.
인터 예측부(251)는, 메모리(240)에 기억된 복호 화상을 참조 화상으로서 이용하여, 복호 대상 블록을 인터 예측에 의해 예측한다. 인터 예측부(251)는, 엔트로피 복호부(200)로부터 출력되는 움직임 벡터 정보를 이용하여 인터 예측을 행함으로써 인터 예측 블록을 생성하고, 생성한 인터 예측 블록을 전환부(253)에 출력한다.
인트라 예측부(252)는, 메모리(240)에 기억된 복호 화상 중 복호 대상 블록에 인접하는 참조 화소를 참조하여, 엔트로피 복호부(200)로부터 출력되는 정보에 기초하여, 복호 대상 블록을 인트라 예측에 의해 예측한다. 그리고, 인트라 예측부(252)는, 인트라 예측 블록을 생성하고, 생성한 인트라 예측 블록을 전환부(253)에 출력한다.
전환부(253)는, 인터 예측부(251)로부터 출력되는 인터 예측 블록과 인트라 예측부(252)로부터 출력되는 인트라 예측 블록을 전환하여, 어느 하나의 예측 블록을 합성부(220)에 출력한다.
<그 외의 실시형태>
전술한 실시형태에서, 입력 비트 심도가 9비트인 경우와 그 이외의 경우에서 각각의 변환식을 이용하도록 해도 좋다. 이러한 수법에서, 입력 비트 심도가 9비트인 경우에는, 그 이외의 경우에 이용하는 오프셋값과는 상이한 오프셋값이 설정되도록 하면 된다.
부호화 장치(1)가 행하는 각 처리를 컴퓨터에 실행시키는 프로그램이 제공되어도 좋다. 복호 장치(2)가 행하는 각 처리를 컴퓨터에 실행시키는 프로그램이 제공되어도 좋다. 프로그램은, 컴퓨터 판독 가능 매체에 기록되어 있어도 좋다. 컴퓨터 판독 가능 매체를 이용하면, 컴퓨터에 프로그램을 인스톨하는 것이 가능하다. 여기서, 프로그램이 기록된 컴퓨터 판독 가능 매체는, 비일과성의 기록 매체여도 좋다. 비일과성의 기록 매체는, 특별히 한정되는 것은 아니지만, 예컨대, CD-ROM이나 DVD-ROM 등의 기록 매체여도 좋다.
부호화 장치(1)가 행하는 각 처리를 실행하는 회로를 집적화하여, 부호화 장치(1)를 반도체 집적 회로(칩 세트, SoC)에 의해 구성해도 좋다. 복호 장치(2)가 행하는 각 처리를 실행하는 회로를 집적화하여, 복호 장치(2)를 반도체 집적 회로(칩 세트, SoC)에 의해 구성해도 좋다.
이상, 도면을 참조하여 실시형태에 대해 상세히 설명하였으나, 구체적인 구성은 전술한 것에 한정되는 일은 없고, 요지를 일탈하지 않는 범위 내에서 여러 가지 설계 변경 등을 하는 것이 가능하다.
본원은 일본국 특허 출원 제2020-067043호(2020년 4월 2일 출원)의 우선권을 주장하며, 그 내용 전부가 본원 명세서에 편입되어 있다.

Claims (6)

  1. 영상 신호를 부호화하는 부호화 장치 또는 부호화된 영상 신호를 복호하는 복호 장치에 있어서, 복호 완료 화상에 대한 디블로킹 필터 처리를 제어하는 디블로킹 필터 제어 장치로서,
    상기 디블로킹 필터 처리에서의 필터 강도를 제어하는 파라미터값을 도출하는 파라미터 도출부와,
    상기 영상 신호의 비트 심도인 입력 비트 심도에 기초하여 상기 파라미터값을 변환함으로써 변환 파라미터값을 출력하는 파라미터 변환부를 포함하고,
    상기 파라미터 변환부는, 상기 입력 비트 심도가 규정 비트 심도보다 작은 경우, 상기 파라미터값에 오프셋값을 가산한 결과에 대해 비트 시프트를 행함으로써 상기 변환 파라미터값을 출력하며,
    상기 파라미터 변환부는, 상기 입력 비트 심도에 기초하여 상기 오프셋값을 변경하는 것을 특징으로 하는 디블로킹 필터 제어 장치.
  2. 제1항에 있어서, 상기 파라미터 변환부는, 상기 입력 비트 심도가 상기 규정 비트 심도보다 작은 경우, 상기 파라미터값을 tC', 상기 오프셋값을 ofs, 상기 입력 비트 심도를 BitDepth, 상기 규정 비트 심도를 b, 상기 변환 파라미터값을 tC로 했을 때,
    tC=(tC'+ofs)≫(b-BitDepth)
    에 의해 상기 변환 파라미터값을 산출하고,
    ofs=1≪(b-1-BitDepth)
    에 의해 상기 오프셋값을 산출하는 것을 특징으로 하는 디블로킹 필터 제어 장치.
  3. 제2항에 있어서, 상기 파라미터 변환부는, 상기 입력 비트 심도가 상기 규정 비트 심도 이상인 경우,
    tC=tC'×(1≪(BitDepth-b))
    에 의해 상기 변환 파라미터값을 산출하는 것을 특징으로 하는 디블로킹 필터 제어 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 규정 비트 심도는 10비트인 것을 특징으로 하는 디블로킹 필터 제어 장치.
  5. 제4항에 있어서, 상기 입력 비트 심도는 9비트인 것을 특징으로 하는 디블로킹 필터 제어 장치.
  6. 컴퓨터를 제1항 내지 제3항 중 어느 한 항에 기재된 디블로킹 필터 제어 장치로서 기능시키는 것을 특징으로 하는, 매체에 저장된 프로그램.
KR1020227009132A 2020-04-02 2021-04-01 디블로킹 필터 제어 장치 및 프로그램 KR102448226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227032954A KR20220133321A (ko) 2020-04-02 2021-04-01 디블로킹 필터 제어 장치 및 프로그램

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-067043 2020-04-02
JP2020067043 2020-04-02
PCT/JP2021/014144 WO2021201215A1 (ja) 2020-04-02 2021-04-01 デブロッキングフィルタ制御装置及びプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227032954A Division KR20220133321A (ko) 2020-04-02 2021-04-01 디블로킹 필터 제어 장치 및 프로그램

Publications (2)

Publication Number Publication Date
KR20220039847A KR20220039847A (ko) 2022-03-29
KR102448226B1 true KR102448226B1 (ko) 2022-09-27

Family

ID=77929578

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227032954A KR20220133321A (ko) 2020-04-02 2021-04-01 디블로킹 필터 제어 장치 및 프로그램
KR1020227009132A KR102448226B1 (ko) 2020-04-02 2021-04-01 디블로킹 필터 제어 장치 및 프로그램

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227032954A KR20220133321A (ko) 2020-04-02 2021-04-01 디블로킹 필터 제어 장치 및 프로그램

Country Status (8)

Country Link
US (2) US11595645B2 (ko)
EP (1) EP4131953A4 (ko)
JP (2) JP7080424B2 (ko)
KR (2) KR20220133321A (ko)
CN (2) CN116132669A (ko)
BR (1) BR112022005312A2 (ko)
MX (2) MX2022003395A (ko)
WO (1) WO2021201215A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220133321A (ko) * 2020-04-02 2022-10-04 닛폰 호소 교카이 디블로킹 필터 제어 장치 및 프로그램

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5596884B2 (ja) 2011-11-03 2014-09-24 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ フィルタリング方法およびフィルタリング装置
US10085020B2 (en) * 2012-04-05 2018-09-25 Telefonaktiebolaget L M Ericsson (Publ) Sample adaptive filtering with offsets
US9591302B2 (en) * 2012-07-02 2017-03-07 Microsoft Technology Licensing, Llc Use of chroma quantization parameter offsets in deblocking
US20150016516A1 (en) * 2013-07-15 2015-01-15 Samsung Electronics Co., Ltd. Method for intra prediction improvements for oblique modes in video coding
WO2018067051A1 (en) * 2016-10-05 2018-04-12 Telefonaktiebolaget Lm Ericsson (Publ) Deringing filter for video coding
CN116320497A (zh) * 2016-11-28 2023-06-23 韩国电子通信研究院 用于滤波的方法和装置
US11284116B2 (en) * 2017-10-09 2022-03-22 Canon Kabushiki Kaisha Method and apparatus for deblocking filtering a block of pixels
US10616577B2 (en) * 2017-10-16 2020-04-07 Intel Corporation Adaptive video deblocking
KR102643116B1 (ko) * 2018-03-30 2024-03-04 한국전자통신연구원 영상 부호화/복호화 방법, 장치 및 비트스트림을 저장한 기록 매체
JP2020067043A (ja) 2018-10-25 2020-04-30 中川産業株式会社 エンジンの消音装置の製造方法
KR20220133321A (ko) * 2020-04-02 2022-10-04 닛폰 호소 교카이 디블로킹 필터 제어 장치 및 프로그램

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Benjamin Bross et al., ‘Versatile Video Coding (Draft 8)’, (JVET-Q2001-vE (version 15)), JVET of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11, 17th Meeting: Brussels, BE, 2019.03,
K. Andersson and J. Enhorn, ‘Non-CE5: Deblocking tC table defined for 10-bit video’, (JVET- O0159), JVET of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11, 15th Meeting: Gothenburg, SE, (2019.07.12.)*

Also Published As

Publication number Publication date
MX2023001472A (es) 2023-03-06
CN114503565A (zh) 2022-05-13
EP4131953A1 (en) 2023-02-08
KR20220133321A (ko) 2022-10-04
JP7357721B2 (ja) 2023-10-06
US20230179765A1 (en) 2023-06-08
JP7080424B2 (ja) 2022-06-03
US11991356B2 (en) 2024-05-21
JP2022105653A (ja) 2022-07-14
EP4131953A4 (en) 2024-05-22
US20220217338A1 (en) 2022-07-07
US11595645B2 (en) 2023-02-28
BR112022005312A2 (pt) 2022-11-29
JPWO2021201215A1 (ko) 2021-10-07
CN114503565B (zh) 2023-03-10
WO2021201215A1 (ja) 2021-10-07
CN116132669A (zh) 2023-05-16
MX2022003395A (es) 2023-03-02
KR20220039847A (ko) 2022-03-29

Similar Documents

Publication Publication Date Title
WO2018061588A1 (ja) 画像符号化装置、画像符号化方法、及び画像符号化プログラム、並びに、画像復号装置、画像復号方法、及び画像復号プログラム
CN114450950B (zh) 编码装置、解码装置及存储介质
US11991356B2 (en) Deblocking filter control device and program
KR102505364B1 (ko) 복호 장치, 프로그램, 및 복호 방법
KR102550503B1 (ko) 부호화 장치, 복호 장치, 및 프로그램
JP7343702B2 (ja) デブロッキングフィルタ装置、復号装置、及びプログラム
CN114342383B (zh) 编码装置、解码装置及程序
WO2021045059A1 (ja) 符号化装置、復号装置、及びプログラム
JP7474772B2 (ja) 符号化装置、復号装置、及びプログラム
WO2021251400A1 (ja) 復号装置及びプログラム
WO2021054380A1 (ja) 符号化装置、復号装置、及びプログラム
JP2021052249A (ja) 符号化装置、復号装置、及びプログラム

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant