KR102447209B1 - 표시패널 및 이를 구비하는 표시장치 - Google Patents

표시패널 및 이를 구비하는 표시장치 Download PDF

Info

Publication number
KR102447209B1
KR102447209B1 KR1020150191848A KR20150191848A KR102447209B1 KR 102447209 B1 KR102447209 B1 KR 102447209B1 KR 1020150191848 A KR1020150191848 A KR 1020150191848A KR 20150191848 A KR20150191848 A KR 20150191848A KR 102447209 B1 KR102447209 B1 KR 102447209B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
driving transistor
blocking layer
organic light
Prior art date
Application number
KR1020150191848A
Other languages
English (en)
Other versions
KR20170081103A (ko
Inventor
남원일
최문정
한호범
김홍석
정하나
최재이
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191848A priority Critical patent/KR102447209B1/ko
Publication of KR20170081103A publication Critical patent/KR20170081103A/ko
Application granted granted Critical
Publication of KR102447209B1 publication Critical patent/KR102447209B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

본 발명의 표시패널은, 복수의 게이트 라인과 데이터 라인이 교차하여 복수의 서브픽셀 영역이 구획되는 기판이 제공되고, 각 서브픽셀의 발광영역에 유기발광 다이오드, 비발광영역에는 광차단층, 광차단층과 중첩되도록 구동 트랜지스터 및 스토리지 커패시터가 배치되며, 비발광영역에 배치되는 구동 트랜지스터의 게이트전극을 게이트 라인과 평행하게 배치함으로써, 발광영역(EA)의 개구영역을 넓히고 유기발광 다이오드의 수명 저하를 방지한 효과가 있다.
또한, 본 발명의 유기발광 표시장치는, 표시패널, 소스 드라이버, 스캔 드라이버, 소스 드라이버 및 스캔 드라이버를 제어하는 컨트롤러를 포함하고, 서브픽셀의 발광영역에는 유기발광 다이오드, 비발광영역에는 광차단층, 구동 트랜지스터 및 스토리지 커패시터를 배치하며, 구동 트랜지스터의 게이트전극을 게이트 라인과 평행하게 배치함으로써, 서브픽셀의 개구영역을 넓히고 유기발광 다이오드의 수명 저하를 방지한 효과가 있다.

Description

표시패널 및 이를 구비하는 표시장치{DISPLAY PANNEL AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시패널 및 이를 구비한 유기발광 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 도전물질로 이루어지는 도전층과 절연물질로 이루어지는 절연층들이 적층된 구조를 갖는 하부 기판과 하부 기판과 대향하여 배치되는 상부 기판을 구비한다.
특히, 유기발광 표시장치는 하부 기판에는 복수의 서브픽셀들이 배치되고, 각 서브픽셀은 유기발광 다이오드(OLED)로 구성된 발광영역(EA: Emission Area)과 복수의 트랜지스터들과 커패시터로 구성된 비발광영역(NEA: Non Emission Area)으로 구분된다.
따라서, 유기발광 표시장치의 각 서브픽셀은 해상도에 따라 일정한 길이와 폭이 정해져 있기 때문에 각 서브픽셀의 비발광영역(NEA)이 커지면 이와 대응되는 발광영역(EA)이 줄어들게 된다.
또한, 발광영역(EA)이 줄어들면 유기발광 다이오드의 개구율이 줄어들어 유기발광 다이오드의 수명이 단축되는 문제가 발생된다.
따라서, 유기발광 표시장치의 성능과 수명을 개선하기 위해서는 각 서브픽셀의 비발광영역의 면적을 줄여 발광영역의 개구율을 증가시키는 기술이 요구되고 있다.
본 발명은, 서브픽셀의 비발광영역(NEA)에 배치되는 구동 트랜지스터(DT)의 게이트전극을 게이트 라인과 평행한 방향으로 배치하여, 서브픽셀의 발광영역(EA)의 개구영역을 넓히고 유기발광 다이오드의 수명 저하를 방지한 표시패널 및 이를 구비한 유기발광 표시장치를 제공함에 그 목적이 있다.
또한, 본 발명은, 서브픽셀의 불량이 발생할 때, 유기발광 다이오드 제1전극의 시인성을 높여 리페어 공정을 신속하게 진행할 수 있도록 한 표시패널 및 이를 구비한 유기발광 표시장치를 제공함에 다른 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 표시패널은, 복수의 게이트 라인과 데이터 라인이 교차하여 복수의 서브픽셀 영역이 구획되는 기판이 제공되고, 각 서브픽셀의 발광영역에 유기발광 다이오드가 배치되며, 비발광영역에는 광차단층, 광차단층과 중첩되도록 구동 트랜지스터 및 스토리지 커패시터가 배치되고, 유기발광 다이오드의 제1전극은 비발광영역으로 인출되는 목단부와 목단부와 일체로 형성되는 제1전극확장부를 포함하며, 비발광영역에 배치되는 구동 트랜지스터의 게이트전극을 게이트 라인과 평행하게 배치함으로써, 발광영역(EA)의 개구영역을 넓히고 유기발광 다이오드의 수명 저하를 방지한 효과가 있다.
또한, 본 발명의 유기발광 표시장치는, 복수의 데이터 라인과 복수의 게이트 라인이 교차하여 복수의 서브픽셀 영역이 구획된 표시패널, 복수의 데이터 라인을 구동하는 소스 드라이버, 복수의 게이트 라인을 구동하는 스캔 드라이버, 소스 드라이버 및 스캔 드라이버를 제어하는 컨트롤러를 포함하고, 서브픽셀은 발광영역과 비발광영역으로 구분된다.
또한, 본 발명의 유기발광 표시장치는, 서브픽셀의 발광영역에 유기발광 다이오드를 배치하고, 비발광영역에는 광차단층, 광차단층과 중첩되도록 구동 트랜지스터 및 스토리지 커패시터를 배치하며, 유기발광 다이오드의 제1전극은 비발광영역으로 인출되는 목단부와 구동 트랜지스터 및 스토리지 커패시터와 중첩되는 제1전극확장부를 포함하고, 구동 트랜지스터의 게이트전극은 게이트 라인과 평행하게 배치함으로써, 서브픽셀의 개구영역을 넓히고 유기발광 다이오드의 수명 저하를 방지한 효과가 있다.
본 발명에 따른 표시패널 및 이를 구비한 유기발광 표시장치는, 서브픽셀의 비발광영역(NEA)에 배치되는 구동 트랜지스터(DT)의 게이트전극을 게이트 라인과 평행한 방향으로 배치하여, 서브픽셀의 발광영역(EA)의 개구영역을 넓히고 유기발광 다이오드의 수명 저하를 방지한 효과가 있다.
또한, 본 발명에 따른 표시패널 및 이를 구비한 유기발광 표시장치는, 서브픽셀의 불량이 발생할 때, 유기발광 다이오드의 제1전극의 시인성을 높여 리페어 공정을 신속하게 진행할 수 있도록 한 효과가 있다.
도 1은 본 발명에 따른 유기발광 표시장치의 개략적인 시스템 구성도이다.
도 2a 및 도 2b는 본 발명에 실시예들에 따른 유기발광 표시장치 서브픽셀 구조의 예시도들이다.
도 3은 본 발명에 따른 유기발광 표시장치의 표시패널의 일부를 간략하게 나타낸 평면도이다.
도 4는 유기발광 표시장치의 서브픽셀 구조를 도시한 평면도이다.
도 5는 본 발명에 따른 유기발광 표시장치의 서브픽셀들의 구조를 도시한 도면이다.
도 6은 상기 도 5의 제1서브픽셀의 구조를 도시한 도면이다.
도 7은 상기 도 6의 구동 트랜지스터 영역을 확대한 도면이다.
도 8은 도 6의 Ⅰ-Ⅰ'선의 단면도이다.
도 9는 유기발광 다이오드의 제1전극에 대한 리페어 공정이 지연되는 모습을 설명하기 위한 도면이다.
도 10 내지 도 12는 본 발명의 다른 실시예에 따른 유기발광 표시장치의 서브픽셀 구조를 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 유기발광 표시장치의 개략적인 시스템 구성도이고, 도 2a 및 도 2b는 본 발명의 실시예들에 따른 유기발광 표시장치 서브픽셀 구조의 예시도들이다.
도 1을 참조하면, 본 발명에 따른 유기발광 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 서브픽셀(SP: Sub Pixel)이 배치된 표시패널(110)과, 다수의 데이터 라인(DL)을 구동하는 소스 드라이버(120)와, 다수의 게이트 라인(GL)을 구동하는 스캔 드라이버(130)와, 소스 드라이버(120) 및 스캔 드라이버(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
타이밍 컨트롤러(140)는, 소스 드라이버(120) 및 스캔 드라이버(130)로 각종 제어신호를 공급하여, 소스 드라이버(120) 및 스캔 드라이버(130)를 제어한다.
이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 소스 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 구동 데이터(DATA)를 출력하고, 스캔 신호에 맞춰 적당한 시간에 디스플레이 구동 데이터를 통제한다.
소스 드라이버(120)는, 다수의 데이터 라인(DL)으로 구동 데이터 전압(Vdata)을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 소스 드라이버(120)는 '데이터 드라이버'라고도 한다.
스캔 드라이버(130)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 스캔 드라이버(130)는 '게이트 드라이버'라고도 한다.
스캔 드라이버(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다.
소스 드라이버(120)는, 스캔 드라이버(130)에 의해 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.
소스 드라이버(120)는, 도 1에서는 표시패널(110)의 일측(예: 상측 또는 하측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.
스캔 드라이버(130)는, 도 1에서는 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.
전술한 타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 소스 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 소스 드라이버(120) 및 스캔 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 소스 드라이버(120) 및 스캔 드라이버(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 스캔 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 스캔 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로(Gate Driver IC)의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(140)는, 소스 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 소스 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로(Source Driver IC)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 소스 드라이버(120)의 출력 타이밍을 제어한다.
소스 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer), 감마전압 생성부 등을 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
스캔 드라이버(130)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로(GDIC)는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.
표시패널(110)에 배치되는 각 서브픽셀(SP)은 트랜지스터 등의 회로 소자를 포함하여 구성될 수 있다.
일 예로, 표시패널(110)에서, 각 서브픽셀(SP)은 유기발광 다이오드(OLED: Organic Light Emitting Diode)와, 이를 구동하기 위한 구동 트랜지스터(DT: Driving Transistor) 등의 회로 소자로 구성되어 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 유기발광 표시장치(100)에서, 각 서브픽셀은, 유기발광 다이오드(OLED: Organic Light Emitting Diode)와, 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터(DT: Driving Transistor)와, 구동 트랜지스터(DT)의 제1노드(N1)와 기준전압(Vref: Reference Voltage)을 공급하는 기준전압 라인(RVL: Reference Voltage Line) 사이에 전기적으로 연결되는 제1트랜지스터(T1)와, 구동 트랜지스터(DT)의 제2노드(N2)와 데이터 전압(Vdata)을 공급하는 데이터 라인(DL) 사이에 전기적으로 연결되는 제2트랜지스터(T2)와, 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결되는 스토리지 커패시터(Cst: Storage Capacitor) 등을 포함하여 구성된다.
유기발광 다이오드(OLED)는, 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기발광층 및 제2전극(예: 캐소드 전극 또는 애노드 전극) 등으로 이루어질 수 있다.
구동 트랜지스터(DT)는, 유기발광 다이오드(OLED)로 구동 전류를 공급해줌으로써 유기발광 다이오드(OLED)를 구동해준다.
이러한 구동 트랜지스터(DT)의 제1노드(N1)는 유기발광 다이오드(OLED)의 제1전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DT)의 제2노드(N2)는 제2트랜지스터(T2)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 구동 트랜지스터(DT)의 제3노드(N3)는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다. 여기서, 게이트 노드, 드레인 노드 및 소스 노드는 게이트전극, 드레인전극 및 소스전극을 의미한다.
도 2a에 도시된 바와 같이, 제1트랜지스터(T1)는 제1 스캔 신호(SCAN1)에 의해 턴-온 되어, 구동 트랜지스터(DT)의 제1노드(N1)에 기준전압(Vref)을 인가해줄 수 있다.
또한, 제1트랜지스터(T1)는, 턴-온 시, 구동 트랜지스터(DT)의 제1노드(N1)에 대한 전압 센싱 경로로 활용될 수도 있다.
제2트랜지스터(T2)는 제2 스캔 신호(SCAN2)에 의해 턴-온 시, 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 제2노드(N2)에 전달해준다.
스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지해줄 수 있다.
이러한 스토리지 커패시터(Cst)는, 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 존재하는 내부 커패시터(Internal Capacitor)인 기생 커패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DT)의 외부에 의도적으로 설계한 외부 커패시터(External Capacitor)이다.
반면, 도 2b에 도시된 바와 같이, 제1트랜지스터(T1)와 제2트랜지스터(T2)는 하나의 스캔 신호(SCAN)에 의해 함께 제어될 수 있다.
즉, 제1트랜지스터(T1)와 제2트랜지스터(T2)는, 동일한 게이트 라인(GL)에 게이트 노드가 연결되어, 동일한 스캔 신호(SCAN)를 공급받아 함께 온-오프가 제어될 수 있다.
한편, 제1트랜지스터(T1)의 드레인 노드 또는 소스 노드에 전기적으로 연결된 센싱 라인(SL)은, 1개의 서브픽셀 열(Sub Pixel Column)마다 1개씩 배치될 수도 있고, 2개 이상의 서브픽셀 열마다 1개씩 배치될 수도 있다.
예를 들어, 1개의 픽셀이 4개의 서브픽셀(적색 서브픽셀, 백색 서브픽셀, 청색 서브픽셀, 녹색 서브픽셀)로 구성된 경우, 기준전압 라인(RVL)은 4개의 서브픽셀 열(적색 서브픽셀 열, 백색 서브픽셀 열, 청색 서브픽셀 열, 녹색 서브픽셀 열)마다 1개씩 배치될 수도 있다.
한편, 본 발명에 따른 유기발광 표시장치(100)의 경우, 각 서브픽셀(SP)의 구동 시간이 길어짐에 따라, 유기발광 다이오드(OLED), 구동 트랜지스터(DT) 등의 회로 소자에 대한 열화(Degradation)가 진행될 수 있다.
이에 따라, 유기발광다이오드(OLED), 구동 트랜지스터(DT) 등의 회로 소자가 갖는 고유한 특성치(예: 문턱전압, 이동도 등)가 변할 수 있다.
이러한 회로 소자의 특성치 변화는 해당 서브픽셀의 휘도 변화를 야기한다.
여기서, 회로 소자의 특성치(이하, “서브픽셀 특성치”라고도 함)는, 일 예로, 구동 트랜지스터(DT)의 문턱전압 및 이동도 등을 포함할 수 있고, 경우에 따라서, 유기발광 다이오드(OLED)의 문턱전압을 포함할 수도 있다.
본 발명에 따른 유기발광 표시장치(100)는, 서브픽셀의 특성치 변화 또는 각 서브픽셀 간의 특성치 편차를 센싱(측정)하는 센싱 기능과, 센싱 결과를 이용하여 서브픽셀 특성치를 보상해주는 보상 기능을 제공할 수 있다.
따라서, 본 발명의 유기발광 표시장치(100)는, 서브픽셀 특성치에 대한 센싱 및 보상 기능을 제공하기 위하여, 그에 맞는 서브픽셀 구조(도 2a 또는 도 2b)와, 센싱 및 보상 구성을 포함하는 보상 회로를 포함한다.
특히, 본 발명의 표시패널 및 유기발광 표시장치는, 서브픽셀의 비발광영역(NEA)에 배치되는 구동 트랜지스터(DT)의 게이트전극을 게이트 라인과 평행한 방향으로 배치하여, 비발광영역(NEA)의 면적을 줄이고 발광영역(EA)의 개구율을 넓힐 수 있도록 하였다.
또한, 서브픽셀의 발광영역에 배치되는 유기발광 다이오드의 개구율을 넓힘으로써, 소장 수명이 단축되는 것을 방지하였다.
또한, 본 발명의 표시패널 및 유기발광 표시장치는, 서브픽셀의 불량 발생시 유기발광 다이오드의 제1전극의 시인성을 높여 리페어 공정을 신속하게 진행할 수 있도록 하였다.
특히, 유기발광 다이오드의 제1전극의 시인성을 높이기 위해 비발광영역에 배치되는 광차단층에 리페어 표시부를 형성하여 제1전극의 컷팅 영역을 신속히 찾을 수 있도록 하였다.
도 3은 본 발명에 따른 유기발광 표시장치의 표시패널의 일부를 간략하게 나타낸 평면도이다.
도 3을 참조하면, 본 발명의 유기발광 표시장치의 기본 단위는 4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))에 연결된 4개의 제1 내지 제4 서브픽셀(SP1~SP4)이다. 각 서브픽셀(SP) 영역에는 도 2a 및 도 2b에 도시한 바와 같이, 3T1C 구조를 갖는다. 도면에서는 1 스캔 구조를 도시하였지만, 제1트랜지스터(T1)와 제2트랜지스터(T2) 각각에 대해 게이트 라인(GL1, GL2)을 배치할 경우 2 스캔 구조가 될 수 있다.
또한, 1개의 게이트 라인(GL(m), 1≤≤m≤≤M)은 4개의 서브픽셀(SP1~SP4)에 연결된다.
4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))과 연결되는 4개의 서브픽셀(SP1~SP4) 각각은, 도 2a 또는 도 2b에 도시된 바와 같이, 구동전압(EVDD)을 인가 받아 유기발광 다이오드를 구동하는 구동 트랜지스터(DT)와, 기준전압(Vref)을 인가 받아 구동 트랜지스터(DT)의 제1노드(N1)에 전달하는 제1 트랜지스터(DL)와, 데이터 전압(Vdata)을 인가 받아 구동 트랜지스터(DT)의 제2노드(N2)에 전달하는 제2 트랜지스터(T2)와, 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 연결된 스토리지 커패시터(Cst) 등을 동일하게 포함한다.
표시패널(110)에서 데이터 라인 개수가 4N개이고 기준전압 라인 개수가 N개일 때, 하나의 n(1≤n≤N)에 대하여, 즉, 4개의 서브픽셀 열(Sub Pixel Column)에 대하여, 4n-3 번째 데이터 라인(DL(4n-3))과 연결된 제1 서브픽셀(SP1), 4n-2 번째 데이터 라인(DL(4n-2))과 연결된 제2 서브픽셀(SP2), 4n-1 번째 데이터 라인(DL(4n-1))과 연결된 제3 서브픽셀(SP3) 및 4n 번째 데이터 라인(DL(4n))과 연결된 제4 서브픽셀(SP4)에 제1 전압(Vref)을 공급하기 위한 제1 전압 라인에 해당하는 1개의 기준전압 라인(RVL)이 데이터 라인들과 평행한 방향으로 형성된다.
이러한 기준전압 라인(RVL)의 형성 위치에 따라, 4n-2 번째 데이터 라인(DL(4n-2))에 연결된 제2 서브픽셀(SP2)의 제1 트랜지스터(T1)와 4n-1 번째 데이터 라인(DL(4n-1))에 연결된 제3 서브픽셀(SP3)의 제1 트랜지스터(T1)는 기준전압 라인(RVL)에 직접 연결되고, 4n-3 번째 데이터 라인(DL(4n-3))에 연결된 제1 서브픽셀(SP1)의 제1 트랜지스터(T1)와 4n 번째 데이터 라인(DL(4n))에 연결된 제4 서브픽셀(SP4)의 제1 트랜지스터(T1)는 기준전압 라인(RVL)과 연결된 연결패턴(CP, 점선)에 연결된다.
또한, 구동전압 라인(DVL)은 4n-3 번째 데이터 라인(DL(4n-3))에 연결된 제1 서브픽셀(SP1)의 구동 트랜지스터(DT)와 4n 번째 데이터 라인(DL(4n))에 연결된 제4 서브픽셀(SP4)의 구동 트랜지스터(DT)는 각기 다른 구동전압 라인(DVL)에 직접 연결된다.
그리고 4n-2 번째 데이터 라인(DL(4n-2))에 연결된 제2 서브픽셀(SP2)의 구동 트랜지스터(DT)는 4n-3 번째 데이터 라인(DL(4n-3))에 연결된 제1 서브픽셀(SP1)의 영역의 좌측에 형성된 구동전압 라인(DVL)과 연결된 연결패턴(CP)에 연결된다. 4n-1 번째 데이터 라인(DL(4n-1))에 연결된 제3 서브픽셀(SP3)의 구동 트랜지스터(DT)는, 4n 번째 데이터 라인(DL(4n))에 연결된 제4 서브픽셀(SP4)의 영역의 우측에 형성된 구동전압 라인(RVL)과 연결된 연결패턴(CP)에 연결된다.
도 4는 유기발광 표시장치의 서브픽셀 구조를 도시한 평면도이다.
도 4를 참조하면, 유기발광 표시장치(100)의 각 서브픽셀(SP)은, 게이트 라인(300)과 데이터 라인(310)이 교차하여 정의된다. 또한, 서브픽셀(SP)은 유기발광 다이오드(OLED)가 배치되는 발광영역(EA)과 트랜지스터들이 배치되어 있는 비발광영역(NEA)으로 구분될 수 있다.
이러한 서브픽셀(SP)은 구동 트랜지스터(DT), 제1트랜지스터(T1), 제2트랜지스터(T2), 1 개의 스토리지 커패시터(Cst) 및 1 개의 유기발광 다이오드(OLED)를 구비할 수 있다.
도면에서는 도 2b에서와 같이, 하나의 게이트 라인(300)에 제1트랜지스터(T1)와 제2트랜지스터(T2)가 동작하는 1 스캔라인 구조가 도시되어 있지만, 도 2a에서와 같이, 2개의 게이트 라인들이 배치되어 있는 2 스캔라인의 경우에도 동일하게 적용될 수 있다.
보다 자세하게는, 발광영역(EA)에는 유기발광 다이오드(OLED)의 제1전극(211)이 배치되어 있고, 비발광영역(NEA)에는 구동 트랜지스터(DT), 스토리지 커패시터(Cst), 제1트랜지스터(T1) 및 제2트랜지스터(T2)가 배치되어 있다.
특히, 구동 트랜지스터(DT)는 게이트전극(430), 드레인전극(280), 소스전극(270) 및 액티브층(404)으로 구성된다. 여기서, 370은 리던던시 패턴이고, 200은 제1전극(211)을 외부로 노출하기 위한 뱅크오픈 영역이다.
또한, 스토리지 커패시터(Cst)는 중첩된 제1스토리지전극(CE1)과 제2스토리지전극(CE2)으로 구성되고, 게이트전극(430)은 제1콘택홀(C1)을 통해 제1스토리지전극(CE1)과 연결된다. 제2스토리지전극(CE2)은 액티브층(404)을 도체화 처리하여 전극으로 사용하거나 액티브층(404)과 별도로 절연층을 사이에 두고 전극패턴을 형성하여 구현할 수 있다.
도면에 도시된 바와 같이, 각 서브픽셀(SP)은 비발광영역(NEA)이 넓어지면 발광영역(EA)이 좁아지기 때문에 발광영역(EA)의 개구영역(개구율)을 크게 하기 위해 비발광영역(NEA)의 면적을 줄이는 것이 바람직하다.
비발광영역(NEA)의 면적을 줄이기 위해서는 비발광영역(NEA)에 배치되는 소자들의 점유 면적을 줄여야 하는데, 유기발광 표시장치(100)에는 각 서브픽셀에 적어도 3개 이상의 트랜지스터들이 배치되기 때문에 발광영역(EA)의 면적을 넓히기 위해 트랜지스터의 면적을 줄일 필요가 있다.
특히, 구동 트랜지스터(DT)의 구조를 보면, 구동전압 라인(330)으로부터 인출된 드레인전극(280)과, 드레인전극(280)과 인접하게 게이트전극(430)이 배치되어 있다. 상기 게이트전극(430)은 데이터 라인(310) 또는 구동전압 라인(330)과 평행한 방향으로 배치되어 있다.
따라서, 구동 트랜지스터(DT)는 게이트전극(430)의 길이방향으로 비발광영역의 면적을 점유하기 때문에 게이트전극(430)과 드레인전극(280)이 배치되는 구동 트랜지스터(DT)의 길이는 게이트전극(430)과 대응되는 L1을 갖는다.
즉, 비발광영역(NEA) 중 구동 트랜지스터(DT)의 게이트전극(430) 영역은 게이트전극(430)의 길이와 대응되는 L1의 길이만큼 점유하고 있어, 구동 트랜지스터(DT)의 점유 면적이 상대적으로 크다.
이와 같이, 비발광영역(NEA)의 구동 트랜지스터(DT)의 점유 면적이 넓게 형성되면, 발광영역(EA)이 줄어들어 유기발광 다이오드의 수명이 단축되는 문제가 발생된다.
본 발명에 따른 표시패널 및 이를 구비한 유기발광 표시장치는, 서브픽셀의 비발광영역(NEA)에 배치되는 구동 트랜지스터(DT)의 게이트전극을 게이트 라인과 평행한 방향으로 배치하여, 구동 트랜지스터(DT)의 점유 면적을 줄여 발광영역(EA)의 개구영역을 넓힐 수 있도록 하였다.
또한, 본 발명에 따른 표시패널 및 이를 구비한 유기발광 표시장치는, 서브픽셀의 불량이 발생할 때, 유기발광 다이오드의 제1전극의 시인성을 높이기 위해 광차단층 상에 리페어 표시부를 형성하여 리페어 공정을 신속하게 진행할 수 있도록 하였다.
도 5는 본 발명에 따른 유기발광 표시장치의 서브픽셀들의 구조를 도시한 도면이다.
도 2a와 함께 도 5를 참조하면, 본 발명에 따른 서브픽셀 구조 및 유기발광 표시장치(100)는, 제1 게이트 라인(GL1), 제2 게이트 라인(GL2)과 데이터 라인(DL)이 교차하여 서브픽셀(SP)이 정의된다.
보다 구체적으로는, 4개의 데이터 라인(DL(4n-3), DL(4n-2), DL(4n-1), DL(4n))과 연결되는 4개의 제1 내지 제4 서브픽셀(SP1~SP4)이 기준전압 라인(RVL)에 공통으로 연결되어 있다.
기준전압 라인(RVL)은 제2 및 제3 서브픽셀(SP3, SP4)과는 직접 연결되어 있고, 제1 및 제4 서브픽셀(SP1, SP4)과는 연결패턴(CP)에 의해 연결된다.
4개의 서브픽셀들(SP1~SP4) 외곽 양측에는 구동전압 라인(DVL)이 배치되어 있고, 구동전압 라인(DVL)들은 인접한 제1 또는 제4 서브픽셀(SP1, SP4)과는 직접 연결되고, 중앙에 배치된 제2 또는 제3 서브픽셀(SP2, SP3)과는 연결패턴(CP)에 의해 연결되어 있다.
상기 제1 내지 제4 서브픽셀(SP1~SP4)은 적색(R), 백색(W), 청색(B) 및 녹색(G) 서브픽셀들일 수 있고, 이들 4개의 서브픽셀들(SP1~SP4)은 하나의 픽셀을 이룰 수 있다.
도 5에는 두 개의 게이트 라인(GL1, GL2)가 배치된 2 스캔 구조이나 게이트 라인을 제1 및 제2트랜지스터(T1, T2)에 공통으로 사용하는 1 스캔 구조에서도 본 발명은 동일하게 적용될 수 있다.
각 서브픽셀(SP1~SP4)은 발광영역(EA)과 비발광영역(NEA)으로 구획되고, 발광영역(EA)에는 도 2a에 도시한 바와 같이 유기발광 다이오드의 제1전극(211)이 배치되어 있다. 도면에는 명확하게 도시하지 않았지만, 제1전극(211) 상에는 유기발광층과 제2전극이 적층될 수 있다. 도면에 도시하였지만, 설명하지 않은 200은 뱅크층이 제거되어 제1전극(211)이 노출된 뱅크오픈 영역이다.
비발광영역(NEA)에는 구동 트랜지스터(DT)와, 기준전압(Vref)을 인가 받아 구동 트랜지스터(DT)의 제1노드(N1)에 전달하는 제1트랜지스터(T1)와, 데이터 전압(Vdata)을 인가 받아 구동 트랜지스터(DT)의 제2노드(N2)에 전달하는 제2트랜지스터(T2)와, 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 연결된 스토리지 커패시터(Cst) 등을 포함한다.
또한, 비발광영역(NEA)에는 구동 트랜지스터(DT)와 스토리지 커패시터(Cst)와 중첩되도록 광차단층(290)이 배치된다.
특히, 구동 트랜지스터(DT)는 구동전압 라인(DVL)과 직접 연결된 드레인전극(280), 게이트전극(430), 액티브층(404), 소스전극(280)을 포함하는데, 본 발명에서는 구동 트랜지스터(DT)의 게이트전극(430)을 게이트 라인들(GL1, GL2)과 평행한 방향으로 배치하여 구동 트랜지스터(DT)가 비발광영역(NEA)에서 점유하는 면적을 줄였다.
따라서, 구동 트랜지스터(DT)의 게이트전극(430)은 드레인전극(280)과 스토리지 커패시터(Cst) 사이에 배치되고, 구동전압 라인(DVL)으로부터 인출된 드레인전극(280)과 평행한 방향으로 배치된다.
상기 스토리지 커패시터(Cst)는 제1스토리지전극(CE1)과 제2스토리지전극(CE2)이 중첩되고, 제1스토리지전극(CE1)은 구동 트랜지스터(DT)의 게이트전극(430)과 연결된다.
따라서, 구동전압 라인(DVL)과 드레인전극(280)이 연결되는 제3노드(N3)에 형성된 콘택홀과 게이트전극(430)과 제1스토리전극(CE1)이 연결되는 제2노드(N2)에 형성된 콘택홀은 서로 동일 직선상에 배치될 수 있다.
제2스토리지전극(CE2)은 액티브층(404)과 절연층을 사이에 두고 중첩 배치되거나 액티브층(404) 상에 도체화 표면처리로 구현될 수 있다.
도면에서 도시하였지만, 설명하지 않은 370은 리던던시 패턴으로써, 서브픽셀들 중 어느 하나에 불량이 발생된 경우, 인접한 서브픽셀과 불량 서브픽셀의 제1전극(211)을 전기적으로 연결시켜 리페어 공정을 진행할 때 사용된다.
도 6은 상기 도 5의 제1서브픽셀(SP1)의 구조를 도시한 도면이고, 도 7은 상기 도 6의 구동 트랜지스터 영역을 확대한 도면이며, 도 8은 도 6의 Ⅰ-Ⅰ'선의 단면도이다.
도 6 내지 도 8을 참조하면, 본 발명의 유기발광 표시장치(100)에서 제1 서브픽셀(SP1)의 구조를 구체적으로 보면, 발광영역(EA)에는 유기발광 다이오드의 제1전극(211)이 배치되어 있고, 제1전극(211)은 일부가 확장된 제1전극확장부(211a)를 구비하고 있어, 구동 트랜지스터(DT)의 소스전극(280)과 연결된다.
따라서, 제1전극확장부(211a)는 발광영역(EA)의 제1전극(211)으로부터 인출되어, 구동 트랜지스터(DT)와 스토리지 커패시터(Cst)와 중첩된 후, 소스전극(280)과 전기적으로 연결된다.
특히, 제1 서브픽셀(SP1) 구조는 제1 게이트 라인(GL1)과 제2 게이트 라인(GL2)이 각각 제1트랜지스터(T1)와 제2트랜지스터(T2)에 스캔신호를 공급하는 2 스캔 구조를 갖는다.
따라서, 하나의 게이트 라인이 배치되는 1 스캔 구조에 비해 비발광영역(NEA)의 면적이 추가된 게이트 라인 영역만큼 증가되는데, 본 발명에서는 구동 트랜지스터(DT)의 게이트전극(430)을 게이트 라인들(GL1, GL2)과 평행한 방향으로 배치하여, 구동 트랜지스터(DT)의 면적을 줄였다. 즉, 게이트전극(430)은 구동 트랜지스터(DT)의 드레인전극(280)과 평행하게 배치된다.
따라서, 도 4에 도시된 바와 같이, 구동 트랜지스터(DT)의 게이트전극(430)에 의해 점유되는 영역의 길이가 L1 이였으나, 도 6을 참조하면, L2로 줄어든 것을 볼 수 있다.
이와 같이, 구동 트랜지스터(DT)의 면적이 줄어들면, 발광영역의 개구영역, 즉, 유기발광 다이오드의 제1전극(211) 면적을 넓힐 수 있어, 서브픽셀의 개구율과 유기발광 다이오드의 수명을 증가시킬 수 있는 효과가 있다.
도 7 및 도 8을 참조하면, 기판(400) 상에 광차단층(290)과 버퍼층(402)이 적층되어 있고, 상기 버퍼층(402) 상에는 액티브층(404)이 배치되어 있다.
상기 액티브층(404) 상에는 게이트전극(430)이 일부 중첩되는데, 상기 게이트전극(430)은 게이트패턴(403)을 사이에 두고 액티브층(404) 상에 배치된다.
상기 게이트전극(430) 상에는 층간절연층(407)이 배치되어 있고, 상기 층간절연층(407) 상에는 구동전압 라인(DVL)로부터 인출된 드레인전극(280)이 액티브층(404)과 연결되어 있다.
상기 드레인전극(280)과 게이트전극(430) 상에는 보호층(408)이 배치되어 있고, 상기 보호층(408) 상에는 유기발광 다이오드의 제1전극(211)으로부터 확장된 제1전극확장부(211a)가 배치되어 있다.
또한, 상기 게이트전극(430)은 스토리지 커패시터(Cst)의 제1스토리지전극(CE1)과 전기적으로 연결되고, 상기 구동 트랜지스터(DT) 영역에는 뱅크층(420)이 배치된다.
이와 같이, 본 발명의 표시패널 및 유기발광 표시장치는, 구동 트랜지스터(DT)의 게이트전극(430)을 수평 방향(게이트 라인 방향)으로 배치함으로써, 구동 트랜지스터(DT)가 비발광영역(NEA)에서 점유하는 면적을 줄여 발광영역의 개구율을 넓힌 효과가 있다.
도 9는 유기발광 다이오드의 제1전극에 대한 리페어 공정이 지연되는 모습을 설명하기 위한 도면이다.
도 9를 참조하면, 서브픽셀(SP)의 발광영역(EA)에 배치되는 유기발광 다이오드의 제1전극(211)과 비발광영역(NEA)으로 확장 형성되는 제1전극확장부(211a) 사이에는 목단부(211b)가 형성되어 있다.
상기 제1전극(211)은 유기발광 표시장치가 하부발광 방식인 경우, 투명성 도전물질로 형성되기 때문에 서브픽셀에 불량이 발생하는 경우, 제1전극(211)이 목단부(211b)를 컷팅하는 리페어 공정을 진행한다.
하지만, 제1전극(211), 제1전극확장부(211a) 및 목단부(211b)는 모두 동일한 투명성 도전물질로 형성되기 때문에 서브픽셀 내에서 목단부(211b)를 정확하게 확인하기 어려운 문제가 있다.
이와 같이, 제1전극(211)으로부터 인출된 목단부(211b)가 시인되지 않는 경우, 제1전극(211)을 비발광영역(NEA)의 소자들과 전기적으로 단선시키기 위한 컷팅 영역 확인이 어려워 리페어 공정이 지연되는 문제가 발생한다.
본 발명에서는 제1전극(211)과 제1전극확장부(211a)를 연결하는 목단부(211b)를 용이하게 시인할 수 있도록 목단부(211b)와 중첩되는 광차단층(290)에 리페어 표시부를 형성하여 리페어 성공률을 높이고 공정 지연을 방지하도록 하였다.
도 10 내지 도 12는 본 발명의 다른 실시예에 따른 유기발광 표시장치의 서브픽셀 구조를 도시한 도면이다.
도 10을 참조하면, 본 발명의 유기발광 표시장치(100)는, 발광영역(EA)에 배치되는 유기발광 다이오드의 제1전극(211)과 비발광영역(NEA)에 배치되는 제1전극확장부(211a)를 연결하는 목단부(211b)와 대응되는 광차단층(290)에 리페어 표시부(RDP)를 형성하였다. 또한, 도면에서는 서브픽셀(SP)을 중심으로 설명하지만, 아래 설명하는 리페어 표시부(RDP)의 구조들은 도 5에 도시된 제1 내지 제4 서브픽셀들(SP1~SP4)에 동일하게 적용될 수 있다.
상기 리페어 표시부(RDP)는 목단부(211b)의 좌측면과 교차하는 광차단층(290) 영역에 단차면(STS) 형태로 형성된다.
즉, 광차단층(290)에는 상기 목단부(211b)와 교차하지 않는 영역의 제1면(S1)과 목단부(211b)와 교차하는 제2면(S2) 사이에 단차면(STS)을 형성함으로써, 리페어 공정시 상기 단차면(STS)으로 컷팅을 진행할 목단부(211b)의 위치를 파악할 수 있도록 하였다.
따라서, 본 발명에서는 서브픽셀에 불량이 발생되고, 제1전극(211)으로부터 인출된 목단부(211b)를 컷팅 할 때, 광차단층(290)에 형성된 리페어 표시부(RDP)의 단차면(STS)을 따라 목단부(211b)를 신속하고 컷팅할 수 있다.
도 11을 참조하면, 목단부(211b)의 우측과 중첩되는 광차단층(290)에 리페어 표시부(RDP)를 형성하였고, 리페어 표시부(RDP)는 도 10에서와 같이, 소정의 단차면(STS)을 갖도록 형성하였다.
즉, 목단부(211b)와 중첩되지 않는 광차단층(290)의 제1면(S1)과 목단부(211b)와 중첩되는 광차단층(290)의 제2면(S2) 사이에 소정의 경사를 갖는 단차면(STS)이 형성되어 있다.
도 12를 참조하면, 본 발명의 다른 실시예에서는 목단부(211b)와 광차단층(290)이 교차하는 영역에 리페어 표시부(RDP)를 형성하였다.
리페어 표시부(RDP)는 목단부(211b)의 좌우측 영역에서 광차단층(290)과 중첩되지 않은 광차단층(290)의 제1면(S1)과 상기 목단부(211b)와 중첩되는 광차단층(290)의 제2면(S2), 제2면(S2)의 양측 가장자리에서 제1면과(S1)과 소정의 경사면을 이루는 제1 및 제2 단차면(STS1, STS2)으로 구성된다.
상기 제1 및 제2 단차면(STS1, STS2)은 상기 목단부(211b)의 좌우측과 각각 서로 중첩 대응된다.
따라서, 도 12에서는 목단부(211b)의 가장자리에서 내측으로 진행할 때, 이와 대응되는 광차단층(290)은 제1면(S1)에서 제2면(S2)으로 낮아지고, 제1 및 제2 단차면(STS1, STS2)을 통하여 컷팅해야 할 목단부(211b)의 폭을 정확하게 확인할 수 있다.
이와 같이, 본 발명에 따른 표시패널 및 이를 구비한 유기발광 표시장치는, 서브픽셀의 불량이 발생할 때, 유기발광 다이오드의 제1전극의 시인성을 높여 리페어 공정을 신속하게 진행할 수 있도록 한 효과가 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기발광 표시장치
110: 표시패널
120: 소스 드라이버
130: 스캔 드라이버
140: 타이밍 컨트롤러

Claims (16)

  1. 복수의 게이트 라인과 데이터 라인이 교차하여 복수의 서브픽셀 영역이 구획된 기판;
    상기 서브픽셀의 발광영역에 배치된 유기발광 다이오드; 및
    상기 서브픽셀의 비발광영역에 배치된 광차단층, 상기 광차단층과 중첩되도록 배치된 구동 트랜지스터 및 스토리지 커패시터를 포함하고,
    상기 유기발광 다이오드의 제1전극은 상기 비발광영역으로 인출되는 목단부와 상기 목단부와 일체로 형성되면서 상기 구동 트랜지스터 및 스토리지 커패시터와 중첩되는 제1전극확장부를 포함하며,
    상기 구동 트랜지스터의 게이트전극은 상기 게이트 라인과 평행하게 배치되며,
    상기 광차단층은 상기 목단부와 상기 광차단층의 교차 영역에 형성된 리페어 표시부를 더 포함하는 표시패널.
  2. 제1항에 있어서,
    상기 구동 트랜지스터의 게이트전극은 상기 구동 트랜지스터의 드레인전극과 평행하게 배치된 표시패널.
  3. 제2항에 있어서,
    상기 드레인전극은 구동전압 라인으로부터 인출되어 형성되며,
    상기 드레인전극과 상기 구동 트랜지스터의 액티브층이 연결되는 콘택홀과 상기 스토리지 커패시터의 제1스토리지전극과 상기 게이트전극이 연결되는 콘택홀은 동일 직선 상에 위치하는 표시패널.
  4. 제3항에 있어서,
    상기 스토리지 커패시터의 제1스토리지전극과 중첩되는 제2스토리지전극은 상기 액티브층을 도체화한 영역인 표시패널.
  5. 삭제
  6. 제1항에 있어서,
    상기 리페어 표시부는 상기 목단부와 광차단층이 중첩되지 않은 제1면과 상기 목단부와 광차단층이 중첩되는 제2면 사이에 단차면으로 구성된 표시패널.
  7. 제1항에 있어서,
    상기 리페어 표시부는 상기 목단부와 광차단층이 중첩되지 않은 제1면과 상기 목단부와 광차단층이 중첩되는 제2면 사이에 제1 및 제2 단차면들로 구성된 표시패널.
  8. 제7항에 있어서,
    상기 제1 및 제2 단차면은 상기 목단부의 좌우측 가장자리와 대응되는 표시패널.
  9. 복수의 데이터 라인과 복수의 게이트 라인이 교차하여 복수의 서브픽셀 영역이 구획된 표시패널;
    상기 복수의 데이터 라인을 구동하는 소스 드라이버;
    상기 복수의 게이트 라인을 구동하는 스캔 드라이버; 및
    상기 소스 드라이버 및 상기 스캔 드라이버를 제어하는 컨트롤러를 포함하고,
    상기 서브픽셀은 발광영역과 비발광영역으로 구분되고, 상기 서브픽셀의 발광영역에 배치된 유기발광 다이오드, 상기 비발광영역에 배치된 광차단층, 상기 광차단층과 중첩되도록 배치된 구동 트랜지스터 및 스토리지 커패시터를 포함하고,
    상기 유기발광 다이오드의 제1전극은 상기 비발광영역으로 인출되는 목단부와 상기 목단부와 일체로 형성되면서 상기 구동 트랜지스터 및 스토리지 커패시터와 중첩되는 제1전극확장부를 포함하며,
    상기 구동 트랜지스터의 게이트전극은 상기 게이트 라인과 평행하게 배치되며,
    상기 광차단층은 상기 목단부와 상기 광차단층의 교차 영역에 형성된 리페어 표시부를 더 포함하는 유기발광 표시장치.
  10. 제9항에 있어서,
    상기 구동 트랜지스터의 게이트전극은 상기 구동 트랜지스터의 드레인전극과 평행하게 배치된 유기발광 표시장치.
  11. 제10항에 있어서,
    상기 드레인전극은 구동전압 라인으로부터 인출되어 형성되며,
    상기 드레인전극과 상기 구동 트랜지스터의 액티브층이 연결되는 콘택홀과 상기 스토리지 커패시터의 제1스토리지전극과 상기 게이트전극이 연결되는 콘택홀은 동일 직선 상에 위치하는 유기발광 표시장치.
  12. 제11항에 있어서,
    상기 스토리지 커패시터의 제1스토리지전극과 중첩되는 제2스토리지전극은 상기 액티브층을 도체화한 영역인 유기발광 표시장치.
  13. 삭제
  14. 제9항에 있어서,
    상기 리페어 표시부는 상기 목단부와 광차단층이 중첩되지 않은 제1면과 상기 목단부와 광차단층이 중첩되는 제2면 사이에 단차면으로 구성된 유기발광 표시장치.
  15. 제9항에 있어서,
    상기 리페어 표시부는 상기 목단부와 광차단층이 중첩되지 않은 제1면과 상기 목단부와 광차단층이 중첩되는 제2면 사이에 제1 및 제2 단차면들로 구성된 유기발광 표시장치.
  16. 제15항에 있어서,
    상기 제1 및 제2 단차면은 상기 목단부의 좌우측 가장자리와 대응되는 유기발광 표시장치.
KR1020150191848A 2015-12-31 2015-12-31 표시패널 및 이를 구비하는 표시장치 KR102447209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191848A KR102447209B1 (ko) 2015-12-31 2015-12-31 표시패널 및 이를 구비하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191848A KR102447209B1 (ko) 2015-12-31 2015-12-31 표시패널 및 이를 구비하는 표시장치

Publications (2)

Publication Number Publication Date
KR20170081103A KR20170081103A (ko) 2017-07-11
KR102447209B1 true KR102447209B1 (ko) 2022-09-28

Family

ID=59354739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191848A KR102447209B1 (ko) 2015-12-31 2015-12-31 표시패널 및 이를 구비하는 표시장치

Country Status (1)

Country Link
KR (1) KR102447209B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102480832B1 (ko) * 2017-10-30 2022-12-23 엘지디스플레이 주식회사 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102045036B1 (ko) * 2013-08-27 2019-11-14 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20170081103A (ko) 2017-07-11

Similar Documents

Publication Publication Date Title
KR102490623B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR102645930B1 (ko) 표시장치
CN111048024B (zh) 显示设备和显示面板
US20150380567A1 (en) Thin film transistor of display apparatus
KR102551988B1 (ko) 표시패널 및 이를 구비하는 표시장치
KR20240023086A (ko) 디스플레이 장치
KR102426689B1 (ko) 유기발광표시패널 및 유기발광표시장치
KR20240136901A (ko) 표시패널, 유기발광 표시장치 및 그 제조방법
KR102549884B1 (ko) 표시장치 및 이의 리페어 방법
KR102447209B1 (ko) 표시패널 및 이를 구비하는 표시장치
CN112992977A (zh) 显示装置
CN110571238B (zh) 有机发光显示面板及包括其的有机发光显示装置
KR102706596B1 (ko) 발광 표시장치
US11818929B2 (en) Display device with repair patterns
KR20170081108A (ko) 유기발광 표시장치 및 이의 구동방법
KR20170081107A (ko) 유기발광 표시장치 및 이의 구동방법
KR102652113B1 (ko) 디스플레이 장치
KR102491261B1 (ko) 유기 발광 다이오드 디스플레이 장치
KR20170081030A (ko) 유기발광표시패널 및 유기발광표시장치
KR101901339B1 (ko) 액정표시장치
US11825719B2 (en) Light emitting display device
KR102458853B1 (ko) 어레이 기판 및 이를 구비한 유기발광 표시장치
KR102715249B1 (ko) 디스플레이 장치
KR102421528B1 (ko) 유기 발광 표시 장치
US20240290276A1 (en) Display device and display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant