KR102445722B1

KR102445722B1 - 반도체 디바이스 검사 방법

Info

Publication number: KR102445722B1
Application number: KR1020197037205A
Authority: KR
Inventors: 도루 마츠모토; 가즈시게 고시카와
Original assignee: 하마마츠 포토닉스 가부시키가이샤
Priority date: 2017-06-06
Filing date: 2018-05-14
Publication date: 2022-09-22
Also published as: TWI752231B; WO2018225459A1; KR20200014795A; TW201903400A; JP2018205183A; CN110709691A; US20200386693A1; EP3637095B1; EP3637095A1; US11156565B2; EP3637095A4; JP6871070B2

Abstract

반도체 디바이스 검사 방법은, 피검사체인 반도체 디바이스의 검사를 행하는 반도체 디바이스 검사 방법으로서, 방사율이 0.9 이상이고, 또한, 300㎚에서 2000㎚까지의 파장에 있어서의 광의 투과율이 60% 이상인 점착 테이프를 반도체 디바이스의 피검사면에 붙이는 제1 스텝과, 피검사면 중, 점착 테이프가 붙여져 있는 면을 포함하는 영역으로부터의 광을 검출하여, 제1 패턴 화상을 취득하는 제2 스텝과, 점착 테이프가 붙여져 있는 반도체 디바이스에 전기 신호를 입력하는 제3 스텝과, 전기 신호가 입력되고 있는 상태에서, 점착 테이프가 붙여져 있는 면을 포함하는 영역으로부터의 열 방사에 따른 광을 검출하여, 제1 발열 화상을 취득하는 제4 스텝과, 제1 패턴 화상과 제1 발열 화상을 중첩시키는 제5 스텝을 포함한다.

Description

반도체 디바이스 검사 방법

본 개시는 반도체 디바이스 검사 방법에 관한 것이다.

특허문헌 1에는, 반도체 디바이스 내에서 발생하는 열원의 위치를 특정하는 방법이 개시되어 있다. 이 방법에서는, 반도체 디바이스에 전기 신호를 인가하면서, 적외선 센서를 이용하여 반도체 디바이스를 촬영하고, 촬영한 화상으로부터 반도체 디바이스의 온도 분포를 검출하고 있다.

일본 특표 2013-526723호 공보

상기와 같은 종래의 방법에서는, 반도체 디바이스의 내부에 있어서 발열하고 있는 부분이 있었다고 해도, 반도체 디바이스의 표면을 구성하는 재료에 따라서는, 열선(열 방사)의 검출 정밀도가 저하되는 경우가 있다. 특히, 반도체 디바이스의 표면이 금속에 의해서 피복되어 있는 경우에는, 방사되는 열선의 양이 저하되기 쉽다.

본 개시는 열선의 검출 정밀도를 향상 가능한 반도체 디바이스 검사 방법을 제공하는 것을 목적으로 한다.

본 개시의 일 측면에 따른 반도체 디바이스 검사 방법은, 피검사체인 반도체 디바이스의 검사를 행하는 반도체 디바이스 검사 방법으로서, 방사율(복사율)이 0.9 이상이고, 또한, 300㎚에서 2000㎚까지의 파장에 있어서의 광의 투과율이 60% 이상인 점착 테이프를 반도체 디바이스의 피검사면에 붙이는 제1 스텝과, 피검사면 중, 점착 테이프가 붙여져 있는 면을 포함하는 영역으로부터의 광을 검출하여, 제1 패턴 화상을 취득하는 제2 스텝과, 점착 테이프가 붙여져 있는 반도체 디바이스에 전기 신호를 입력하는 제3 스텝과, 전기 신호가 입력되고 있는 상태에서, 점착 테이프가 붙여져 있는 면을 포함하는 영역으로부터의 열 방사에 따른 광을 검출하여, 제1 발열 화상을 취득하는 제4 스텝과, 제1 패턴 화상과 제1 발열 화상을 중첩시키는 제5 스텝을 포함한다.

이와 같은 반도체 디바이스 검사 방법에서는, 전기 신호의 입력에 의해서 반도체 디바이스 내에서 발열원이 발열한다. 발열은 예를 들면 반도체 디바이스 내에 있어서의 고장 지점에서 발생한다. 피검사면에 있어서의 제1 발열 화상과 제1 패턴 화상이 중첩됨으로써, 반도체 디바이스에 있어서의 발열 지점의 특정이 이루어질 수 있다. 여기서, 피검사면에 0.9 이상으로 하는 높은 방사율을 가지는 점착 테이프가 붙여져 있음으로써, 반도체 디바이스 표면의 재료에 상관없이 피검사면에 있어서의 방사율이 높은 값으로 균일화된다. 또한, 점착 테이프는 광을 투과시키기 쉽기 때문에, 점착 테이프가 붙여진 상태로 피검사면의 제1 패턴 화상을 취득할 수 있다. 따라서, 열선의 검출 정밀도를 향상시킬 수 있어, 정밀도 좋게 발열 위치의 특정을 할 수 있다.

또한, 일 측면에 있어서는, 반도체 디바이스는 피검사면측에 전기 신호를 입력하기 위한 전극을 가지고, 제1 스텝에서는, 전극의 적어도 일부가 노출되도록, 점착 테이프를 피검사면에 붙여도 된다. 이 구성에 의하면, 점착 테이프가 붙여진 상태로, 반도체 디바이스에 대해서 전기 신호를 용이하게 인가할 수 있다.

또한, 일 측면에 있어서는, 제1 스텝에서는, 방사율이 서로 다른 영역을 포함하도록, 점착 테이프를 피검사면에 붙여도 된다. 이 경우, 점착 테이프가 붙여진 영역의 방사율이 균일화될 수 있다.

또한, 일 측면에 있어서는, 점착 테이프를 붙이는 것보다도 전에, 반도체 디바이스에 전기 신호를 입력한 상태에서, 반도체 디바이스의 열 방사에 따른 광을 검출하여, 제2 발열 화상을 취득하는 제6 스텝을 더 포함하고, 제1 스텝에서는, 제2 발열 화상에 기초하여, 반도체 디바이스의 발열원을 포함하도록 점착 테이프를 붙여도 된다. 미리 제2 발열 화상에 기초하여 발열원을 범위 축소함으로써, 발열원을 포함하도록 점착 테이프를 붙일 수 있다.

또한, 일 측면에 있어서는, 점착 테이프를 붙이는 것보다도 전에, 반도체 디바이스로부터의 광을 검출하여, 제2 패턴 화상을 취득하는 제7 스텝을 더 포함하고, 제1 스텝에서는, 제2 패턴 화상과 제2 발열 화상이 서로 중첩된 화상에 기초하여, 반도체 디바이스의 발열원을 포함하도록 점착 테이프를 붙여도 된다. 제2 패턴 화상과 제2 발열 화상이 서로 중첩된 화상을 이용함으로써, 발열 위치의 범위 축소를 용이하게 행할 수 있다.

또한, 일 측면에 있어서는, 점착 테이프에 있어서의 피검사면에 붙여지는 면과 반대측의 면은, 요철을 가져도 된다. 요철을 가지고 있음으로써, 점착 테이프의 표면에 있어서의 반사율이 낮아진다. 이것에 의해, 점착 테이프의 표면에서 반사한 여분의 광이 촬상 장치에 입사되는 것을 억제할 수 있다.

또한, 일 측면에 있어서는, 점착 테이프는 점착 테이프에 도포된 감압형 접착제에 의해서 피검사면에 첩착되어도 된다. 감압형 접착제가 이용됨으로써, 예를 들면 검사 종료후에 용이하게 점착 테이프를 떼어낼 수 있다.

또한, 일 측면에 있어서는, 제2 스텝에서는, 제1 패턴 화상으로서, 적외 카메라에 의해서 촬상된 화상을 취득해도 된다. 이 경우, 패턴 화상 및 발열 화상을 동일한 적외 카메라에 의해서 취득할 수 있다.

또한, 일 측면에 있어서는, 제2 스텝에서는, 점착 테이프가 붙여져 있는 면을 포함하는 영역으로부터의 반사광을 광 검출기에 의해서 검출하여, 제1 패턴 화상을 취득해도 된다. 이 경우, 보다 고정밀도의 패턴 화상을 취득하기 쉽다.

일 측면의 반도체 디바이스 검사 방법에 의하면, 열선의 검출 정밀도를 향상시킬 수 있다.

도 1은 반도체 디바이스 검사 장치의 구성도이다.
도 2는 일 실시 형태에 따른 반도체 디바이스 검사 방법을 나타내는 플로차트이다.
도 3은 반도체 디바이스 검사 방법에 있어서 취득되는 측정 화상을 나타내는 모식도이다.
도 4는 반도체 디바이스 검사 방법에 있어서 취득되는 측정 화상을 나타내는 모식도이다.
도 5는 반도체 디바이스 검사 방법에 있어서 취득되는 측정 화상을 나타내는 모식도이다.
도 6은 반도체 디바이스 검사 방법에 있어서 취득되는 측정 화상을 나타내는 모식도이다.
도 7은 변형예에 따른 반도체 디바이스 검사 방법을 나타내는 플로차트이다.

이하, 실시 형태에 대해서 도면을 참조하면서 구체적으로 설명한다. 편의상, 실질적으로 동일한 요소에는 동일한 부호를 부여하고, 그 설명을 생략하는 경우가 있다.

본 실시 형태에 따른 반도체 디바이스 검사 방법에서는, 반도체 디바이스 검사 장치를 이용하여 반도체 디바이스 내에 있어서의 열원이 검출된다. 열원의 위치가 검출됨으로써, 예를 들면, 반도체 디바이스의 고장 해석이 행해 질 수 있다. 우선, 반도체 디바이스 검사 장치의 일례에 대해 설명한다. 도 1은 일 실시 형태에 따른 반도체 디바이스 검사 장치의 개략 구성을 나타내는 블록도이다. 반도체 디바이스 검사 장치(1)는 피검사체인 반도체 디바이스(D)의 발열점의 위치를 검출하여 고장 해석을 행하는 장치이다. 반도체 디바이스(D)로서는, 예를 들면, 개별 반도체 소자(디스크리트), 옵토 일렉트로닉스 소자, 센서/액츄에이터, 로직 LSI(Large Scale Integration), 메모리 소자, 혹은 리니어 IC(Integrated Circuit) 등 또는 그것들의 혼성 디바이스 등이다. 개별 반도체 소자는 다이오드, 파워트랜지스터 등을 포함한다. 로직 LSI는 MOS(Metal-Oxide-Semiconductor) 구조의 트랜지스터, 바이폴러 구조의 트랜지스터 등으로 구성된다. 또한, 반도체 디바이스(D)는 반도체 디바이스를 포함하는 패키지, 복합 기판 등이어도 된다.

반도체 디바이스 검사 장치(1)는 시료 스테이지(10)와, 시료 스테이지(10)를 구동하는 스테이지 구동부(12)와, 전압 인가부(전기 신호 공급부)(14)와, 촬상 장치(18)와, 제어부(20)와, 화상 처리부(30)를 구비하여 구성되어 있다.

반도체 디바이스(D)는 시료 스테이지(10) 상에 재치되어 있다. 시료 스테이지(10)는 스테이지 구동부(12)에 의해서 X축 방향, Y축 방향(수평 방향), 및 Z축 방향(수직 방향)으로 각각 구동 가능하게 구성되어 있다. 이것에 의해, 반도체 디바이스(D)에 대한 촬상의 초점 맞춤, 촬상 위치의 위치 맞춤 등이 행해진다. 시료 스테이지(10)의 상방에는, 촬상 장치(18)가 설치되어 있다. 반도체 디바이스(D)가 시료 스테이지(10)에 재치된 상태에서는, 반도체 디바이스(D)의 상면이 촬상 장치(18) 측을 향하고 있다. 이 경우, 반도체 디바이스(D)의 상면이 피검사면(Da)(도 3 참조)이 된다.

촬상 장치(18)는 반도체 디바이스(D)의 2차원의 화상을 취득할 수 있다. 본 실시 형태에서는, 촬상 장치(18)는 반도체 디바이스(D)의 피검사면(Da)으로부터의 열 방사에 따른 적외선을 검출하여, 적외선의 강도에 기초하는 발열 화상을 취득한다. 발열 화상은 피검사면(Da)의 발열량의 분포를 가시화한 화상이다. 발열 화상은 예를 들면 발열량에 따른 계조(階調)가 표시된 화상이어도 된다. 피검사면(Da)으로부터의 열 방사는, 반도체 디바이스(D) 내의 열원에 기인하고 있다. 또한, 촬상 장치(18)는 반도체 디바이스(D)에 있어서의 피검사면(Da)으로부터의 광을 검출하여, 패턴 화상을 취득한다. 패턴 화상은 반도체 디바이스(D)에 있어서의 피검사면(Da)의 외관을 나타내는 화상이어도 된다. 촬상 장치(18)는, 예를 들면, 반도체 디바이스(D)의 열원으로부터 발생한 적외선(열선)을 촬상하는 적외 카메라(예를 들면, InSb 카메라)여도 된다. 이 경우, 적외 카메라에 의해서 촬상되는 반도체 디바이스(D)의 외관이, 패턴 화상으로서 취득된다. 또한, 촬상 장치(18)는 적외 카메라와는 별개로 이차원 카메라 등의 광 검출기를 구비해도 되고, 광 검출기에 의해서 패턴 화상을 취득해도 된다.

시료 스테이지(10)와 촬상 장치(18) 사이의 광축 상에는, 반도체 디바이스(D)의 표면의 이미지를 촬상 장치(18)로 유도하는 대물렌즈 등의 도광 광학계(16)가 마련되어 있다. 또한, 도광 광학계(16)에 XYZ 스테이지 등의 구동 기구를 마련해도 된다. 예를 들면, 이 구동 기구에 의해서, 반도체 디바이스(D)에 대한 촬상의 초점 맞춤, 촬상 위치의 위치 맞춤 등이 가능하게 되고 있어도 된다.

전압 인가부(14)는 시료 스테이지(10) 상에 배치된 반도체 디바이스(D)의 전극과 전기적으로 접속된다. 전압 인가부(14)는 반도체 디바이스(D)에 대해서 전류, 전압 신호 등의 전기 신호를 인가할 수 있다. 본 실시 형태에서는, 전압 인가부(14)는 발열원을 발열시키는데 필요한 전기 신호를 반도체 디바이스(D) 내의 전자 회로에 인가한다. 예를 들면, 전압 인가부(14)는 바이어스 전압으로서, 주기적으로 증감하는 전압 신호를 인가해도 된다. 또한, 전압 신호를 변조시킴으로써, 촬상 장치에 의한 로크인(lock-in) 검출이 행해져도 된다.

제어부(20)는 시료 스테이지(10), 스테이지 구동부(12), 전압 인가부(14), 도광 광학계(16), 및 촬상 장치(18)의 동작을 제어한다. 이 제어부(20)는 촬상 제어부(21)와, 스테이지 제어부(22)와, 동기 제어부(23)를 가지고 구성되어 있다.

촬상 제어부(21)는 전압 인가부(14)에 의한 전압 신호의 인가 동작 및 촬상 장치(18)에 의한 화상 취득 동작을 제어함으로써, 반도체 디바이스(D)의 해석 화상의 취득을 제어한다. 또한, 스테이지 제어부(22)는 시료 스테이지(10) 및 스테이지 구동부(12)의 동작(시료 스테이지(10) 상의 반도체 디바이스(D)의 이동 동작)을 제어한다. 또한, 동기 제어부(23)는 촬상 제어부(21) 및 스테이지 제어부(22)와, 촬상 장치(18)에 대해서 마련된 화상 처리부(30)의 사이에서 필요한 동기를 잡기 위한 제어를 행한다.

화상 처리부(30)는, 촬상 장치(18)에 의해서 취득된 화상에 대해서, 반도체 디바이스(D)의 고장 해석에 필요한 화상 처리를 행하는 화상 처리 수단이다. 본 실시 형태에서는, 화상 처리부(30)는 패턴 화상에 발열 화상을 중첩시킨 중첩 화상을 생성할 수 있다. 즉, 화상 처리부(30)는 촬상 장치(18)로부터 패턴 화상 및 발열 화상의 데이터를 수취하고, 수취한 패턴 화상에 대해서 발열 화상을 중첩시킬 수 있다. 화상 처리부(30)는 예를 들면 프로세서(CPU: Central Processing Unit), 그리고 기억 매체인 RAM(Random Access Memory), ROM(Read Only Memory) 및 HDD(Hard Disk Drive) 등을 포함하는 컴퓨터를 이용하여 구성된다. 화상 처리부(30)는, 기억 매체에 기억된 데이터에 대해, 프로세서에 의한 처리를 실행한다. 또한, 화상 처리부(30)는 마이크로컴퓨터나 FPGA(Field-Programmable Gate Array), 그라운드 서버, 스마트 디바이스 등으로 구성되어 있어도 된다. 또한, 이 화상 처리부(30)에 대해서는, 입력 장치(36) 및 표시 장치(37)가 접속되어 있다. 입력 장치(36)는 예를 들면 키보드나 마우스 등으로 구성되어, 반도체 디바이스 검사 장치(1)에 있어서의 화상 취득 동작, 고장 해석 동작의 실행에 필요한 정보나 동작 지시의 입력 등에 이용된다. 또한, 표시 장치(37)는 예를 들면 CRT 디스플레이나 액정 디스플레이 등으로 구성되어, 화상 처리부(30)에 의해서 취득된 화상 등의 각종 정보의 표시 등에 이용된다. 촬상 장치(18)로 취득된 반도체 디바이스(D)의 화상은, 화상 처리부(30)에 입력되고, 필요에 따라서 기억, 축적되어도 된다.

또한, 이 화상 처리부(30)에 대해서는, 제어부(20)와 함께 단일의 제어 장치(예를 들면, 단일의 컴퓨터)에 의해서 실현되는 구성으로 해도 된다. 또한, 화상 처리부(30)에 접속되는 입력 장치(36) 및 표시 장치(37)에 대해서도, 마찬가지로, 화상 처리부(30)만이 아니라 제어부(20)에 접속되는 입력 장치 및 표시 장치로서 기능해도 된다.

다음으로, 본 실시 형태에 따른 반도체 디바이스 검사 방법에 대해서 설명한다. 도 2는 반도체 디바이스 검사 장치(1)를 이용한 반도체 디바이스 검사 방법을 나타내는 플로차트이다. 도 3은 반도체 디바이스 검사 방법에 있어서 취득되는 측정 화상을 나타내는 모식도이다. 도 3의 (a)는 반도체 디바이스(D)의 패턴 화상(101)을 나타낸다. 도 3의 (b)는 반도체 디바이스(D)의 발열 화상(102)을 나타낸다. 도 4는 도 3의 (a)의 화상에 도 3의 (b)의 화상이 중첩된 중첩 화상(103)을 나타낸다. 도 5는 반도체 디바이스 검사 방법에 있어서 취득되는 측정 화상을 나타내는 모식도이다. 도 5의 (a)는 반도체 디바이스(D)의 패턴 화상(104)을 나타낸다. 도 5의 (b)는 반도체 디바이스(D)의 발열 화상(105)을 나타낸다. 도 6은 도 5의 (a)의 화상에 도 5의 (b)의 화상이 중첩된 중첩 화상(106)을 나타낸다.

본 실시 형태에 따른 반도체 디바이스 검사 방법에서는, 반도체 디바이스(D)의 피검사면(Da)에 점착 테이프(T)가 붙여진 상태로, 반도체 디바이스(D)의 패턴 화상 및 발열 화상이 취득될 수 있다. 또한, 도 3 및 도 4에 있어서는, 반도체 디바이스(D)에 대해서 점착 테이프(T)가 붙여져 있지 않고, 도 5 및 도 6에 있어서는, 반도체 디바이스(D)에 대해서 점착 테이프(T)가 붙여져 있다. 본 방법에 사용되는 점착 테이프(T)에 있어서의 방사율은, 0.9 이상이다. 또한, 이 방사율은 예를 들면 상온(5℃~35℃[41℉~95℉])에서, 2000㎚에서 6500㎚까지의 파장대역의 일부라도 0.9 이상으로 되어 있으면 된다. 또한, 300㎚에서 2000㎚까지의 파장에 있어서, 점착 테이프(T)의 광의 투과율은, 60% 이상이다. 또한, 광의 투과율은, 300㎚에서 2000㎚까지의 파장에 있어서의 투과율의 평균이어도 된다. 점착 테이프(T)는 합성 수지로 이루어진 필름 모양의 기재(基材)와, 기재의 한쪽 면에 도포된 감압형 접착제로 형성되어 있다. 기재의 다른 쪽 면에는, 미소한 요철이 형성되어 있어도 된다. 기재의 다른 쪽 면에 형성되는 요철에 의해서, 당해 면이 물리적으로 거칠거칠한 형상(조면)으로 되어 있고, 당해 면에 광택 제거 효과가 부여된다. 일례로서, 점착 테이프(T)는 아세테이트 필름을 기재로 하는, 이른바 멘딩(mending) 테이프이다.

반도체 디바이스 검사 방법에 있어서, 피검사체로서의 반도체 디바이스(D)는, 시료 스테이지(10)에 재치되어 있다. 반도체 디바이스(D)의 피검사면(Da)에는, 반도체 디바이스(D) 내의 전자 회로에 전기적으로 접속된 전극 Db, Dc, Dd가 마련되어 있다(도 3의 (a) 참조). 전극 Db, Dc, Dd는, 예를 들면 알루미늄 등의 금속재료로 이루어진다. 전극 Db, Dc, Dd는, 피검사면의 일부를 피복하도록 막 모양으로 형성되어 있다. 피검사면(Da)에 있어서, 전극 Db, Dc, Dd로 피복되어 있지 않은 영역 De는, 예를 들면 절연성이 높은 폴리이미드 등의 수지 재료에 의해서 형성되어 있다.

도 2에 나타내는 바와 같이, 본 방법에서는, 점착 테이프(T)를 붙이는 것보다도 전에, 시료 스테이지(10)에 재치된 반도체 디바이스(D)로부터의 광을 검출하여, 반도체 디바이스(D)의 패턴 화상(제2 패턴 화상)(101)을 취득한다(스텝 S10(제7 스텝)). 이 스텝 S10에서는, 예를 들면, 시료 스테이지(10) 상에 위치 결정된 반도체 디바이스(D)의 전극 Db, Dc에 대해서 전압 인가부(14)가 전기적으로 접속된다. 이 상태에서, 스테이지 구동부(12)의 구동에 의해서, 시료 스테이지(10) 상의 반도체 디바이스(D)와 촬상 장치(18)의 상대 위치가 조정된다. 반도체 디바이스(D)의 피검사면(Da)이 촬상 가능하게 되도록 조정된 상태로, 촬상 장치(18)에 의해서 반도체 디바이스(D)의 패턴 화상(101)이 취득된다. 도 3의 (a)에 나타내지는 패턴 화상(101)의 예에서는, 전압 인가부(14)에 마련된 전압 인가용의 니들(14a)이 비치고 있다.

이어서, 점착 테이프(T)를 붙이는 것보다도 전에, 반도체 디바이스(D)에 전기 신호를 인가한 상태에서, 반도체 디바이스(D)의 열 방사에 따른 광을 검출하여, 발열 화상(제2 발열 화상)(102)을 취득한다(스텝 S11, 스텝 S12(제6 스텝)). 스텝 S11에서는, 전압 인가부(14)로부터 반도체 디바이스(D)에 전기 신호로서 전류 또는 전압 신호를 인가한다. 전기 신호가 인가됨으로써, 반도체 디바이스(D) 내의 전자 회로에 있어서, 고장 지점을 발열원으로 하여 열선이 발생한다. 적외 카메라 등의 촬상 장치(18)를 이용하여 피검사면(Da)이 촬상됨으로써, 발열 화상(102)이 취득된다(도 3의 (b) 참조). 도 3의 (b)의 예에서는, 발열원으로부터 확산된 열의 일부가 검출되고 있고, 발열 영역 102a, 102b로서 표시되고 있다.

이어서, 패턴 화상(101)과 발열 화상(102)이 서로 중첩된 중첩 화상(103)이 취득된다(스텝 S13). 즉, 스텝 S10에 있어서 취득된 패턴 화상(101)과 스텝 S12에 있어서 취득된 발열 화상(102)은, 화상 처리부(30)에 의해서 중첩된다. 본 실시 형태에서는, 패턴 화상(101)에 대해서 발열 화상(102)이 중첩된다. 도 4에 나타내는 중첩 화상(103)에서는, 전극 Dd로 피복된 영역의 외측에 있어서, 수지 재료로 구성되는 영역 De로부터의 열선이 검출되고 있다. 검출된 열선의 위치로부터, 발열원이 전극 Dd의 하방에 있는 것을 추측할 수 있다. 특히, 도 4의 예에서는, 전극 Dd 중 발열 영역 102a, 102b 측의 위치에 발열원이 있다고 추측할 수 있다. 이와 같이, 중첩 화상(103)을 참조함으로써, 반도체 디바이스(D)에 있어서의 발열원의 위치를 대략적으로 특정할 수 있다.

이어서, 점착 테이프(T)를 반도체 디바이스(D)의 피검사면(Da)에 붙인다(스텝 S14(제1 스텝)). 본 실시 형태에서는, 반도체 디바이스(D)의 발열원을 포함하도록 점착 테이프(T)가 붙여진다. 이 스텝 S14에서는, 스텝 S13에서 취득된 중첩 화상(103)에 기초하여, 반도체 디바이스(D)의 발열원을 포함하도록 점착 테이프(T)를 붙일 수 있다. 도 5의 (a)에 나타내는 바와 같이, 전극 Dd 중 발열 영역 102a, 102b 측의 위치에 점착 테이프(T)가 붙여져 있다. 또한, 발열 영역 102a, 102b의 위치에도 점착 테이프(T)가 붙여져 있다.

이 스텝 S14에서는, 반도체 디바이스(D)의 전극의 적어도 일부가 노출되도록, 점착 테이프(T)를 피검사면(Da)에 붙일 수 있다. 도 5의 (a)에 나타내는 바와 같이, 예를 들면, 전극 Db, Dc, Dd 중, 전압 인가부(14)의 한 쌍의 니들과의 접속이 예정되어 있는 부분을 노출시킬 수 있다. 또한, 스텝 S14에서는, 방사율이 서로 다른 영역을 포함하도록, 점착 테이프(T)를 피검사면(Da)에 붙일 수 있다. 본 실시 형태에서는, 낮은 방사율을 가지는 전극 Dd와, 전극 Dd에 비해 높은 방사율을 가지는 수지 재료의 영역 De에 걸치도록, 점착 테이프(T)가 붙여져 있다. 또한, 도시 예에서는, 평면으로 볼 때, 반도체 디바이스(D)의 둘레 가장자리에 경사지도록, 점착 테이프(T)가 비스듬하게 붙여져 있다. 또한, 점착 테이프(T)를 붙일 때에는, 공기층에 의한 열전도의 저하를 억제하기 위해서, 점착 테이프(T)와 반도체 디바이스(D)의 사이에 공기가 들어가지 않게 한다. 점착 테이프(T)가 붙여진 반도체 디바이스(D)는, 시료 스테이지(10) 상에 다시 재치된다.

이어서, 피검사면(Da) 중, 점착 테이프(T)가 붙여져 있는 면을 포함하는 영역으로부터의 광을 검출하여, 패턴 화상(제1 패턴 화상)을 취득한다(스텝 S15(제2 스텝)). 이 스텝 S15에서는, 시료 스테이지(10) 상에 위치 결정된 반도체 디바이스(D)의 전극 Db, Dc에 대해서, 다시 전압 인가부(14)가 전기적으로 접속된다. 이 상태에서, 스테이지 구동부(12)의 구동에 의해서, 시료 스테이지(10) 상의 반도체 디바이스(D)와 촬상 장치(18)의 상대 위치가 조정된다. 반도체 디바이스(D)의 피검사면(Da)이 촬상 가능하게 되도록 조정된 상태로, 촬상 장치(18)에 의해서 반도체 디바이스(D)의 패턴 화상(104)이 취득된다. 본 실시 형태에 있어서의 점착 테이프(T)는, 촬상 장치(18)에 의해서 검출 가능한 파장 대역의 광을 투과하기 때문에, 점착 테이프(T)가 붙여진 상태로 취득된 패턴 화상(104)이어도, 패턴을 확인할 수 있다.

이어서, 점착 테이프(T)가 붙여져 있는 반도체 디바이스(D)에 전기 신호를 입력한다(스텝 S16(제3 스텝)). 그리고, 전기 신호가 입력되고 있는 상태에서, 점착 테이프(T)가 붙여져 있는 면을 포함하는 영역으로부터의 열 방사에 따른 광을 검출하여, 발열 화상(제1 발열 화상)(105)을 취득한다(스텝 S17(제4 스텝)). 스텝 S16에서는, 전압 인가부(14)로부터 반도체 디바이스(D)에 전기 신호로서 전류 또는 전압 신호를 인가한다. 전기 신호가 인가됨으로써, 반도체 디바이스(D) 내의 전자 회로에 있어서, 고장 지점을 발열원으로 하여 열선이 발생한다. 촬상 장치(18)를 이용하여 점착 테이프(T)가 붙여진 피검사면(Da)이 촬상됨으로써, 발열 화상(105)이 취득된다. 발열 화상(105)에서는, 발열 영역 102a, 102b에 대응하는 발열 영역 105a, 105b와 발열 화상(102)에 표시되어 있지 않은 발열 영역 105c가 표시되어 있다. 본 실시 형태에서는, 스텝 S17에 있어서의 발열 화상(105)의 취득으로, 촬상 장치(18)에 의한 화상의 취득이 종료된다.

이어서, 스텝 S15에서 취득된 패턴 화상(104)과 스텝 S17에서 취득된 발열 화상(105)이 화상 처리부(30)에 의해서 중첩되어, 중첩 화상(106)이 취득된다(스텝 S18(제5 스텝)). 도 6에 나타내는 바와 같이, 본 실시 형태에서는, 패턴 화상(104)에 대해서 발열 화상(105)이 중첩된다. 또한, 동 도에 있어서는, 전극 Dd에 의해서 피복된 부분에, 발열 영역 105c가 중첩되어 있다. 이 발열 영역 105c는 점착 테이프(T)가 붙여진 영역과 중복되고 있다. 예를 들면, 중첩 화상(106)에 기초하여, 발열 영역 105c에 대응하는 위치가 발열원인 것이 해석될 수 있다. 촬상 장치(18)에 의한 화상의 취득이 종료된 후의 임의의 타이밍에, 점착 테이프(T)를 반도체 디바이스(D)로부터 박리할 수 있다(스텝 S19).

이상 설명한 반도체 디바이스 검사 방법에서는, 전기 신호의 입력에 의해서 반도체 디바이스(D) 내에서 발열원이 발열한다. 이와 같은 발열은, 예를 들면 반도체 디바이스(D) 내에 있어서의 전자 회로의 고장 지점에서 발생한다. 그래서, 피검사면(Da)에 있어서의 패턴 화상(104)과 발열 화상(105)이 중첩됨으로써, 반도체 디바이스(D)에 있어서의 발열원의 특정이 이루어질 수 있다. 그렇지만, 금속에 의해서 형성된 전극의 방사율은 낮다. 발열원의 위치가 전극의 위치와 중복되어 있는 경우에는, 방사되는 적외선의 강도가 저하된다. 그 때문에, 발열원이 발열 화상에 나타나지 않는 경우가 있다. 본 실시 형태에서는, 피검사면(Da)에 대해서, 0.9 이상과 같은 높은 방사율을 가지는 점착 테이프(T)가 붙여져 있다. 이와 같이, 피검사면(Da)에 점착 테이프(T)가 붙여져 있음으로써, 점착 테이프(T)가 붙여진 영역에 있어서의 방사율이 높은 값으로 균일화된다. 이것에 의해, 발열원의 위치가 전극의 위치와 중복되어 있는 경우여도, 방사되는 적외선을 검출할 수 있다. 또한, 점착 테이프(T)는, 광을 투과시키기 쉽기 때문에, 피검사면에 점착 테이프(T)가 붙여진 상태인 채로, 피검사면의 패턴 화상(104)을 취득할 수 있다. 따라서, 열선의 검출 정밀도를 향상시킬 수 있는 것과 함께, 정밀도 좋게 발열 위치의 특정을 할 수 있다.

또한, 스텝 S14에서는, 전극의 적어도 일부가 노출되도록, 점착 테이프(T)를 피검사면(Da)에 붙일 수 있다. 이 구성에 의하면, 점착 테이프(T)가 붙여진 상태로, 반도체 디바이스(D)에 대해서 전압 인가부(14)를 접속할 수 있다. 전기 신호를 용이하게 인가할 수 있다.

또한, 스텝 S14에서는, 방사율이 서로 다른 영역을 포함하도록, 점착 테이프(T)를 피검사면(Da)에 붙여도 된다. 예를 들면, 방사율이 서로 다른 영역은, 전극으로 피복된 부분, 및 수지 재료로 구성되는 부분이다. 이 경우, 점착 테이프(T)가 붙여진 영역의 방사율이 균일화될 수 있다.

또한, 점착 테이프(T)를 붙이는 것보다도 전에, 발열 화상(102)을 취득함으로써, 스텝 S14에서는, 발열 화상(102)에 기초하여, 반도체 디바이스(D)의 발열원을 포함하도록 점착 테이프(T)를 붙일 수 있다. 이와 같이, 미리 발열 화상(102)에 기초하여 발열원을 범위 축소함으로써, 발열원을 확실히 포함하도록 점착 테이프(T)를 붙일 수 있다. 이 경우, 점착 테이프(T)를 붙이는 것보다도 전에, 패턴 화상(101)을 취득함으로써, 스텝 S14에서는, 중첩 화상(103)에 기초하여, 점착 테이프(T)를 붙여도 된다. 중첩 화상(103)을 이용함으로써, 발열원의 범위 축소를 용이하게 행할 수 있다.

또한, 점착 테이프(T)에 있어서의 피검사면(Da)에 붙여지는 면과 반대측의 면은, 요철을 가져도 된다. 요철을 가지고 있음으로써, 점착 테이프(T)의 표면에 광택 제거 효과가 부여된다. 광택 제거 효과에 의해서, 점착 테이프(T)의 표면의 반사율이 낮아진다. 이것에 의해, 점착 테이프(T)의 표면에서 반사한 여분의 광이 촬상 장치(18)에 입사되는 것을 억제할 수 있다.

또한, 점착 테이프(T)는 점착 테이프(T)에 도포된 감압형 접착제에 의해서 피검사면(Da)에 붙여진다. 감압형 접착제가 이용됨으로써, 예를 들면 검사 종료후에 용이하게 점착 테이프(T)를 떼어낼 수 있다.

또한, 반도체 디바이스(D)의 패턴 화상을 적외 카메라에 의해서 촬상할 수 있다. 이 경우, 패턴 화상 및 발열 화상을 동일한 적외 카메라에 의해서 취득할 수 있다. 촬상 장치(18)의 구성을 단순하게 할 수 있다.

또한, 피검사면(Da)을 포함하는 영역으로부터의 반사광을 광 검출기에 의해서 검출하여, 패턴 화상을 취득해도 된다. 이 경우, 적외 카메라에 비해, 보다 고정밀도의 패턴 화상을 취득하기 쉽다.

이상, 실시 형태에 대해서 도면을 참조하여 상술했지만, 구체적인 구성은 이 실시 형태로 한정되지 않는다.

상기 실시 형태에서는, 미리 중첩 화상을 취득함으로써, 발열원의 위치의 대략적인 예측을 하고 있지만, 이것으로 한정되지 않는다. 도 7은 변형예에 따른 반도체 디바이스 검사 방법을 나타내는 플로차트이다. 이 반도체 디바이스 검사 방법에서는, 우선, 점착 테이프(T)를 반도체 디바이스의 피검사면에 붙인다(스텝 S20). 본 실시 형태에서는, 반도체 디바이스(D)의 피검사면 중, 전압 인가부(14)의 한 쌍의 니들과의 접속이 예정되어 있는 전극의 부분만을 노출시켜, 점착 테이프(T)를 붙인다. 이것에 의해, 미리 중첩 화상을 취득하는 일 없이, 발열원을 대략 확실히 포함하도록 점착 테이프(T)가 붙여진다.

이어서, 피검사면으로부터의 광을 검출하여, 패턴 화상을 취득한다(스텝 S21). 이 스텝 S21에서는, 시료 스테이지(10) 상에 위치 결정된 반도체 디바이스(D)의 전극에 대해서, 전압 인가부(14)가 전기적으로 접속된다. 이 상태에서, 촬상 장치(18)에 의해서 반도체 디바이스(D)의 패턴 화상(104)이 취득된다.

이어서, 점착 테이프(T)가 붙여져 있는 반도체 디바이스(D)에 전기 신호를 입력하고(스텝 S22), 전기 신호가 입력되고 있는 상태에서 발열 화상(105)을 취득한다(스텝 S23). 본 실시 형태에서는, 스텝 S23에 있어서의 발열 화상(105)의 취득으로, 촬상 장치(18)에 의한 화상의 취득이 종료된다.

이어서, 스텝 S21에서 취득된 패턴 화상(104)과 스텝 S23에서 취득된 발열 화상(105)이 화상 처리부(30)에 의해서 중첩되어, 중첩 화상(106)이 취득된다(스텝 S24). 중첩 화상(106)이 해석됨으로써, 발열 지점이 특정될 수 있다. 검사 후에는, 점착 테이프(T)를 반도체 디바이스(D)로부터 박리한다(스텝 S25).

또한, 상기 실시 형태에서는, 적외 카메라 등의 촬상 장치(18)에 의해서 이차원 화상이 취득되는 예를 나타냈지만, 이것으로 한정되지 않는다. 예를 들면, 레이저, 초발광 다이오드 등의 광원과, 광원으로부터의 광에 의해서 피검사면을 이차원으로 주사하는 갈바노 미러 등의 광 스캐너와, 피검사면으로부터의 반사광을 검출하는 포토다이오드, 애벌란시 포토다이오드 등의 광 검출기에 의해서 촬상 장치가 구성되어도 된다. 이 경우, 피검사면에 있어서의 반사율의 변화에 기초하여 발열 화상을 생성해도 된다.

1…반도체 디바이스 검사 장치, 101…패턴 화상(제2 패턴 화상), 102…발열 화상(제2 발열 화상), 103…중첩 화상, 104…패턴 화상(제1 패턴 화상), 105…발열 화상(제1 발열 화상), 106…중첩 화상, D…반도체 디바이스, Da…피검사면, Db, Dc, Dd…전극, T…점착 테이프.

Claims

피검사체인 반도체 디바이스의 검사를 행하는 반도체 디바이스 검사 방법으로서,
방사율이 0.9 이상이고, 또한, 300㎚에서 2000㎚까지의 파장에 있어서의 광의 투과율이 60% 이상인 점착 테이프를 상기 반도체 디바이스의 피검사면에 붙이는 제1 스텝과,
상기 피검사면 중, 상기 점착 테이프가 붙여져 있는 면을 포함하는 영역으로부터의 광을 검출하여, 제1 패턴 화상을 취득하는 제2 스텝과,
상기 점착 테이프가 붙여져 있는 상기 반도체 디바이스에 전기 신호를 입력하는 제3 스텝과,
상기 전기 신호가 입력되고 있는 상태에서, 상기 영역으로부터의 열 방사에 따른 광을 검출하여, 제1 발열 화상을 취득하는 제4 스텝과,
상기 제1 패턴 화상과 상기 제1 발열 화상을 중첩시키는 제5 스텝과,
상기 점착 테이프를 붙이는 것보다도 전에, 상기 반도체 디바이스에 상기 전기 신호를 입력한 상태에서, 상기 반도체 디바이스의 열 방사에 따른 광을 검출하여, 제2 발열 화상을 취득하는 제6 스텝을 포함하고,
상기 제1 스텝에서는, 상기 제2 발열 화상에 기초하여, 상기 반도체 디바이스의 발열원을 포함하도록 상기 점착 테이프를 붙이는 반도체 디바이스 검사 방법.
청구항 1에 있어서,
상기 반도체 디바이스는 상기 피검사면측에 상기 전기 신호를 입력하기 위한 전극을 가지고,
상기 제1 스텝에서는, 상기 전극의 적어도 일부가 노출되도록, 상기 점착 테이프를 상기 피검사면에 붙이는 반도체 디바이스 검사 방법.
청구항 1 또는 청구항 2에 있어서,
상기 제1 스텝에서는, 방사율이 서로 다른 영역을 포함하도록, 상기 점착 테이프를 상기 피검사면에 붙이는 반도체 디바이스 검사 방법.
청구항 1 또는 청구항 2에 있어서,
상기 점착 테이프를 붙이는 것보다도 전에, 상기 반도체 디바이스로부터의 광을 검출하여, 제2 패턴 화상을 취득하는 제7 스텝을 더 포함하고,
상기 제1 스텝에서는, 상기 제2 패턴 화상과 상기 제2 발열 화상이 서로 중첩된 화상에 기초하여, 상기 반도체 디바이스의 발열원을 포함하도록 상기 점착 테이프를 붙이는 반도체 디바이스 검사 방법.
청구항 3에 있어서,
상기 점착 테이프를 붙이는 것보다도 전에, 상기 반도체 디바이스로부터의 광을 검출하여, 제2 패턴 화상을 취득하는 제7 스텝을 더 포함하고,
상기 제1 스텝에서는, 상기 제2 패턴 화상과 상기 제2 발열 화상이 서로 중첩된 화상에 기초하여, 상기 반도체 디바이스의 발열원을 포함하도록 상기 점착 테이프를 붙이는 반도체 디바이스 검사 방법.
청구항 1 또는 청구항 2에 있어서,
상기 점착 테이프에 있어서의 상기 피검사면에 붙여지는 면과 반대측의 면은, 요철을 가지는 반도체 디바이스 검사 방법.
청구항 3에 있어서,
상기 점착 테이프에 있어서의 상기 피검사면에 붙여지는 면과 반대측의 면은, 요철을 가지는 반도체 디바이스 검사 방법.
청구항 4에 있어서,
상기 점착 테이프에 있어서의 상기 피검사면에 붙여지는 면과 반대측의 면은, 요철을 가지는 반도체 디바이스 검사 방법.
청구항 5에 있어서,
상기 점착 테이프에 있어서의 상기 피검사면에 붙여지는 면과 반대측의 면은, 요철을 가지는 반도체 디바이스 검사 방법.
청구항 1 또는 청구항 2에 있어서,
상기 점착 테이프는 상기 점착 테이프에 도포된 감압형 접착제에 의해서 상기 피검사면에 붙여지는 반도체 디바이스 검사 방법.
청구항 3에 있어서,
상기 점착 테이프는 상기 점착 테이프에 도포된 감압형 접착제에 의해서 상기 피검사면에 붙여지는 반도체 디바이스 검사 방법.
청구항 4에 있어서,
상기 점착 테이프는 상기 점착 테이프에 도포된 감압형 접착제에 의해서 상기 피검사면에 붙여지는 반도체 디바이스 검사 방법.
청구항 5에 있어서,
상기 점착 테이프는 상기 점착 테이프에 도포된 감압형 접착제에 의해서 상기 피검사면에 붙여지는 반도체 디바이스 검사 방법.
청구항 1에 있어서,
상기 제2 스텝에서는, 상기 제1 패턴 화상으로서, 적외 카메라에 의해서 촬상된 화상을 취득하는 반도체 디바이스 검사 방법.
청구항 1에 있어서,
상기 제2 스텝에서는, 상기 영역으로부터의 반사광을 광 검출기에 의해서 검출하여, 상기 제1 패턴 화상을 취득하는 반도체 디바이스 검사 방법.