KR102440236B1 - Organic light emitting display device and method for manufacturing of the same - Google Patents

Organic light emitting display device and method for manufacturing of the same Download PDF

Info

Publication number
KR102440236B1
KR102440236B1 KR1020150191814A KR20150191814A KR102440236B1 KR 102440236 B1 KR102440236 B1 KR 102440236B1 KR 1020150191814 A KR1020150191814 A KR 1020150191814A KR 20150191814 A KR20150191814 A KR 20150191814A KR 102440236 B1 KR102440236 B1 KR 102440236B1
Authority
KR
South Korea
Prior art keywords
electrode
power pad
layer
display area
organic
Prior art date
Application number
KR1020150191814A
Other languages
Korean (ko)
Other versions
KR20170081081A (en
Inventor
주재형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191814A priority Critical patent/KR102440236B1/en
Publication of KR20170081081A publication Critical patent/KR20170081081A/en
Application granted granted Critical
Publication of KR102440236B1 publication Critical patent/KR102440236B1/en

Links

Images

Classifications

    • H01L51/56
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L27/3248
    • H01L27/3262
    • H01L51/5253
    • H01L2227/32

Abstract

본 발명의 일 실시예에 따른 유기발광표시장치는 표시 영역 및 전원 패드부를 포함하는 기판을 포함한다. 표시 영역은 표시 영역 상에 위치하는 박막트랜지스터와, 박막트랜지스터에 연결된 제1 전극을 포함한다. 전원 패드부는 전원 패드부 상에 위치하는 전원 패드전극을 포함한다. 표시 영역과 전원 패드부 상에는 유기막층, 제2 전극 및 캡핑층이 위치한다. 제2 전극은 유기막층 상에 위치하고, 캡핑층은 제2 전극 상에 위치한다. 유기막층은 전원 패드전극을 노출하는 제1 노출부를 포함하고, 제2 전극은 제1 노출부를 통해 전원 패드전극에 연결된다.An organic light emitting diode display according to an embodiment of the present invention includes a substrate including a display area and a power pad part. The display area includes a thin film transistor positioned on the display area and a first electrode connected to the thin film transistor. The power pad unit includes a power pad electrode positioned on the power pad unit. An organic layer, a second electrode, and a capping layer are positioned on the display area and the power pad part. The second electrode is positioned on the organic layer, and the capping layer is positioned on the second electrode. The organic layer includes a first exposed portion exposing the power pad electrode, and the second electrode is connected to the power pad electrode through the first exposed portion.

Description

유기발광표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR MANUFACTURING OF THE SAME}Organic light emitting display device and manufacturing method thereof

본 발명은 유기발광표시장치 및 그 제조방법에 관한 것이다.The present invention relates to an organic light emitting display device and a method for manufacturing the same.

최근, 음극선관(CRT : Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한, 평판표시장치의 예로는, 액정표시장치(LCD : Liquid Crystal Display), 전계방출표시장치(FED : Field Emission Display), 플라즈마표시장치(PDP : Plasma Display Panel) 및 유기발광표시장치(OLED : Organic Light Emitting Display Device) 등이 있다.Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of a cathode ray tube (CRT), have been developed. Examples of the flat panel display include a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an organic light emitting display (OLED). Organic Light Emitting Display Device) and the like.

이 중에서 유기발광표시장치는 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시장치이다. 유기발광표시장치는 액정표시장치에서 사용되는 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있다. 또한, 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 나타낸다.Among them, the organic light emitting display device is a self-luminous display device that emits light by electrically exciting an organic compound. Since the organic light emitting display device does not require a backlight used in the liquid crystal display device, it is possible to be lightweight and thin and to simplify the process. In addition, it is possible to manufacture at low temperature, has a high response speed with a response speed of 1 ms or less, and exhibits characteristics such as low power consumption, wide viewing angle, and high contrast.

유기발광표시장치는 애노드 전극과 캐소드 전극 사이에 유기물로 이루어진 발광층을 포함하고 있어 애노드 전극으로부터 공급받는 정공과 캐소드 전극으로부터 받은 전자가 발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 다시 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.The organic light emitting display device includes a light emitting layer made of an organic material between an anode electrode and a cathode electrode, so that holes supplied from the anode electrode and electrons received from the cathode electrode are combined in the light emitting layer to form an exciton, a hole-electron pair, and then again When the exciton returns to the ground state, it emits light by the energy generated.

도 1 및 도 2는 유기발광표시장치의 제조방법을 공정별로 나타낸 도면이다. 도 1을 참조하면, 전원 패드부(20)가 구비된 기판(10) 상에 애노드 전극인 제1 전극(15)을 형성한다. 제1 전극(15) 상에 발광을 위한 발광층 등의 유기막층(30)을 형성한다. 유기막층(30)은 제1 마스크를 통해 전원 패드부(20) 상에 형성되지 않도록 마스킹되어 증착된다. 전원 패드부(20)는 후속하는 제2 전극이 컨택해야 하기 때문에 유기막층(30)이 형성되지 않도록 마스킹 해 준다.1 and 2 are views showing a manufacturing method of an organic light emitting display device for each process. Referring to FIG. 1 , a first electrode 15 , which is an anode electrode, is formed on a substrate 10 provided with a power pad unit 20 . An organic layer 30 such as a light emitting layer for light emission is formed on the first electrode 15 . The organic layer 30 is masked and deposited so as not to be formed on the power pad unit 20 through the first mask. The power pad unit 20 masks so that the organic layer 30 is not formed because a subsequent second electrode must make contact.

이어, 도 2를 참조하면, 유기막층(30)이 형성된 기판(10) 상에 제2 마스크를 이용하여 캐소드 전극인 제2 전극(40)을 형성한다. 제2 전극(40)은 노출된 전원 패드부(20)에 바로 컨택되어 연결된다. 그리고, 연속해서 제2 마스크를 이용하여 캡핑층(50)을 형성하여 유기발광표시장치를 제조한다. Next, referring to FIG. 2 , a second electrode 40 serving as a cathode is formed on the substrate 10 on which the organic layer 30 is formed by using a second mask. The second electrode 40 is directly in contact with and connected to the exposed power pad part 20 . Then, the capping layer 50 is continuously formed using the second mask to manufacture the organic light emitting diode display.

여기서, 제2 전극(40)과 캡핑층(50)은 크기가 동일하기 때문에 하나의 마스크로 형성될 수 있지만, 유기막층(30)은 유기재료이고 그 크기도 다르기 때문에 마스크를 함께 사용할 수 없다. 따라서, 제1 마스크를 이용하여 유기막층(30)을 형성한 후 제2 마스크로 교체하는 마스크 교체 공정이 수반되어 공정 시간이 증가되고, 2매의 마스크를 사용하기 때문에 제조 비용이 증가되는 문제가 있다.Here, since the second electrode 40 and the capping layer 50 have the same size, they may be formed as a single mask, but since the organic layer 30 is an organic material and has a different size, the mask cannot be used together. Accordingly, a mask replacement process of forming the organic layer 30 using the first mask and then replacing it with a second mask is accompanied, thereby increasing the process time and increasing the manufacturing cost due to the use of two masks. have.

본 발명은 마스크 교체 공정을 생략하여 공정 시간을 줄일 수 있는 유기발광표시장치를 제공한다. The present invention provides an organic light emitting diode display capable of reducing a process time by omitting a mask replacement process.

또한, 본 발명은 하나의 마스크를 공용하여 제조 비용을 저감할 수 있는 유기발광표시장치를 제공한다.In addition, the present invention provides an organic light emitting display device capable of reducing manufacturing cost by using a single mask.

상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 유기발광표시장치는 표시 영역 및 전원 패드부를 포함하는 기판을 포함한다. 표시 영역은 표시 영역 상에 위치하는 박막트랜지스터와, 박막트랜지스터에 연결된 제1 전극을 포함한다. 전원 패드부는 전원 패드부 상에 위치하는 전원 패드전극을 포함한다. 표시 영역과 전원 패드부 상에는 유기막층, 제2 전극 및 캡핑층이 위치한다. 제2 전극은 유기막층 상에 위치하고, 캡핑층은 제2 전극 상에 위치한다. 유기막층은 전원 패드전극을 노출하는 제1 노출부를 포함하고, 제2 전극은 제1 노출부를 통해 전원 패드전극에 연결된다.In order to achieve the above object, an organic light emitting display device according to an embodiment of the present invention includes a substrate including a display area and a power pad part. The display area includes a thin film transistor positioned on the display area and a first electrode connected to the thin film transistor. The power pad unit includes a power pad electrode positioned on the power pad unit. An organic layer, a second electrode, and a capping layer are positioned on the display area and the power pad part. The second electrode is positioned on the organic layer, and the capping layer is positioned on the second electrode. The organic layer includes a first exposed portion exposing the power pad electrode, and the second electrode is connected to the power pad electrode through the first exposed portion.

일례로, 유기막층, 상기 제2 전극 및 상기 캡핑층은 표시 영역으로부터 전원 패드부까지 덮는다. 제1 노출부에는 전원 패드전극과 접촉하며 유기막층과 제2 전극의 물질들이 혼합된 혼합부를 더 포함한다. 혼합부는 측면이 제2 전극과 유기막층에 접촉한다. 캡핑층은 혼합부를 노출하는 제2 노출부를 포함한다.For example, the organic layer, the second electrode, and the capping layer cover from the display area to the power pad part. The first exposed portion further includes a mixing portion in contact with the power pad electrode and in which the organic layer and materials of the second electrode are mixed. The side of the mixing unit contacts the second electrode and the organic layer. The capping layer includes a second exposed portion exposing the mixing portion.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법은 표시 영역 및 전원 패드부를 포함하는 기판을 준비하고, 표시 영역 상에 박막트랜지스터와, 박막트랜지스터에 연결된 제1 전극을 형성하고, 전원 패드부 상에 전원 패드전극을 형성한다. 그리고 표시 영역과 전원 패드부 상에 마스크를 이용하여 유기막층을 형성하고, 유기막층에 레이저 빔을 조사하여 전원 패드전극을 노출한다. 표시 영역과 전원 패드부 상에 마스크를 재 이용하여 제2 전극과 캡핑층을 형성하여 제2 전극과 전원 패드전극을 접촉시킨다.In addition, in the method of manufacturing an organic light emitting display device according to an embodiment of the present invention, a substrate including a display area and a power pad part is prepared, a thin film transistor and a first electrode connected to the thin film transistor are formed on the display area, A power pad electrode is formed on the power pad part. Then, an organic layer is formed on the display area and the power pad part using a mask, and a laser beam is irradiated to the organic layer to expose the power pad electrode. A second electrode and a capping layer are formed on the display area and the power pad part by reusing the mask to contact the second electrode and the power pad electrode.

일례로, 레이저 빔을 조사하는 공정은 진공 분위기에서 수행하고, 유기막층, 제2 전극 및 캡핑층은 동일한 마스크를 이용하여 형성된다.For example, the process of irradiating the laser beam is performed in a vacuum atmosphere, and the organic layer, the second electrode, and the capping layer are formed using the same mask.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법은 표시 영역 및 전원 패드부를 포함하는 기판을 준비하고, 표시 영역 상에 박막트랜지스터와, 박막트랜지스터에 연결된 제1 전극을 형성하고, 전원 패드부 상에 전원 패드전극을 형성한다. 그리고 표시 영역과 전원 패드부 상에 동일한 마스크를 이용하여 유기막층, 제2 전극 및 캡핑층을 연속적으로 형성한다. 전원 패드전극에 대응하는 영역에 레이저 빔을 조사하여, 유기막층 물질과 제2 전극 물질이 혼합된 혼합부를 형성하여 제2 전극과 전원 패드전극을 접촉시킨다.In addition, in the method of manufacturing an organic light emitting display device according to an embodiment of the present invention, a substrate including a display area and a power pad part is prepared, a thin film transistor and a first electrode connected to the thin film transistor are formed on the display area, A power pad electrode is formed on the power pad part. Then, an organic layer, a second electrode, and a capping layer are continuously formed on the display area and the power pad part using the same mask. A laser beam is irradiated to a region corresponding to the power pad electrode to form a mixing part in which the organic layer material and the second electrode material are mixed, thereby bringing the second electrode into contact with the power pad electrode.

일례로, 레이저 빔이 조사되면 유기막층과 제2 전극이 용융되어 유기막층 물질과 제2 전극 물질이 혼합되고, 레이저 빔의 조사가 종료되면 혼합된 유기막층 물질과 제2 전극 물질이 고체화되어 혼합부가 형성된다. 유기막층은 전원 패드전극을 노출하는 제1 노출부가 형성되고, 혼합부는 제1 노출부에 형성되어, 유기막층 및 제2 전극과 접촉한다. 캡핑층은 레이저 빔에 의해 혼합부를 노출하는 제2 노출부가 형성된다. 레이저 빔 조사 공정은 상압 분위기에서 수행된다.For example, when the laser beam is irradiated, the organic film layer and the second electrode are melted to mix the organic film layer material and the second electrode material, and when the laser beam is irradiated, the mixed organic film layer material and the second electrode material are solidified and mixed An addition is formed. The organic layer has a first exposed portion exposing the power pad electrode, and the mixing portion is formed on the first exposed portion to contact the organic layer and the second electrode. The capping layer is formed with a second exposed portion exposing the mixed portion by a laser beam. The laser beam irradiation process is performed in an atmospheric pressure atmosphere.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치는 표시 영역 및 전원 패드부를 포함하는 기판을 포함한다. 표시 영역은 표시 영역 상에 위치하는 박막트랜지스터와, 제1 전극, 유기막층, 제2 전극 및 캡핑층을 포함한다. 제1 전극은 박막트랜지스터에 연결되고, 유기막층은 제1 전극 상에 위치하며, 제2 전극은 유기막층 상에 위치한다. 캡핑층은 제2 전극 상에 위치한다. 전원 패드부에는 전원 패드전극이 위치한다. 특히, 제2 전극과 전원 패드전극에 컨택하는 도전부재를 더 포함한다.In addition, the organic light emitting diode display according to an embodiment of the present invention includes a substrate including a display area and a power pad part. The display area includes a thin film transistor positioned on the display area, a first electrode, an organic layer, a second electrode, and a capping layer. The first electrode is connected to the thin film transistor, the organic layer is disposed on the first electrode, and the second electrode is disposed on the organic layer. A capping layer is located on the second electrode. The power pad electrode is positioned on the power pad part. In particular, it further includes a conductive member in contact with the second electrode and the power pad electrode.

일례로, 도전부재는 은, 구리, 알루미늄, 크롬, 몰리브덴 또는 티타늄 중 어느 하나 이상이다.For example, the conductive member may be any one or more of silver, copper, aluminum, chromium, molybdenum, and titanium.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법은 표시 영역 및 전원 패드부를 포함하는 기판을 준비하고, 표시 영역 상에 박막트랜지스터와, 박막트랜지스터에 연결된 제1 전극을 형성하고, 전원 패드부 상에 전원 패드전극을 형성한다. 그리고, 표시 영역에 동일한 마스크를 이용하여 유기막층, 제2 전극 및 캡핑층을 연속적으로 형성한다. 전원 패드부 상에 도전물질을 형성하여 제2 전극과 전원 패드전극을 접촉시키는 도전부재를 형성한다.In addition, in the method of manufacturing an organic light emitting display device according to an embodiment of the present invention, a substrate including a display area and a power pad part is prepared, a thin film transistor and a first electrode connected to the thin film transistor are formed on the display area, A power pad electrode is formed on the power pad part. Then, an organic layer, a second electrode, and a capping layer are continuously formed in the display area using the same mask. A conductive material is formed on the power pad part to form a conductive member contacting the second electrode and the power pad electrode.

일례로, 도전부재는 도전물질을 적층한 후 레이저 빔을 이용하여 용융시켜 제2 전극과 전원 패드전극에 접촉시킨다. 도전부재는 은 도트(Ag dot)로 형성한다.For example, the conductive member is melted using a laser beam after laminating a conductive material to contact the second electrode and the power pad electrode. The conductive member is formed of silver dots (Ag dots).

본 발명의 실시예에 따른 유기발광표시장치 및 그 제조방법은 유기막, 제2 전극 및 캡핑층을 하나의 마스크를 이용하여 증착한 후, 레이저를 이용하여 제2 전극과 전원 패드전극을 연결시킴으로써, 마스크의 개수를 줄이고 마스크의 분리, 언로딩 등의 불필요한 챔버들을 생략할 수 있어 제조 비용을 저감할 수 있다. 또한, 마스크 교체의 공정 시간도 줄일 수 있어 생산성을 향상시킬 수 있는 이점이 있다. An organic light emitting display device and a method for manufacturing the same according to an embodiment of the present invention include depositing an organic layer, a second electrode, and a capping layer using a single mask, and then connecting the second electrode and the power pad electrode using a laser. , it is possible to reduce the number of masks, and to omit unnecessary chambers such as separation and unloading of masks, thereby reducing manufacturing costs. In addition, since the process time of mask replacement can be reduced, there is an advantage that productivity can be improved.

도 1 및 도 2는 유기발광표시장치의 제조방법을 공정별로 나타낸 도면.
도 3은 유기발광표시장치의 개략적인 블록도.
도 4는 서브 픽셀의 회로 구성을 나타낸 제1 예시도.
도 5는 서브 픽셀의 회로 구성을 나타낸 제2 예시도.
도 6은 본 발명의 일 실시예에 따른 유기발광표시장치를 나타낸 평면도.
도 7은 본 발명의 제1 실시예에 따른 유기발광표시장치를 나타낸 단면도.
도 8a 내지 도 8e는 본 발명의 제1 실시예에 따른 유기발광표시장치의 제조방법을 공정별로 나타낸 도면.
도 9는 본 발명의 제2 실시예에 따른 유기발광표시장치를 나타낸 도면.
도 10a 내지 도 10c는 본 발명의 제2 실시예에 따른 유기발광표시장치의 제조방법을 공정별로 나타낸 도면.
도 11은 본 발명의 제3 실시예에 따른 유기발광표시장치를 나타낸 도면.
도 12a 내지 도 12c는 본 발명의 제3 실시예에 따른 유기발광표시장치의 제조방법을 공정별로 나타낸 도면.
1 and 2 are views showing a manufacturing method of an organic light emitting display device for each process.
3 is a schematic block diagram of an organic light emitting display device;
4 is a first exemplary diagram illustrating a circuit configuration of a sub-pixel;
5 is a second exemplary diagram illustrating a circuit configuration of a sub-pixel;
6 is a plan view illustrating an organic light emitting display device according to an embodiment of the present invention.
7 is a cross-sectional view illustrating an organic light emitting display device according to a first embodiment of the present invention.
8A to 8E are views illustrating a manufacturing method of an organic light emitting display device according to a process step according to the first embodiment of the present invention;
9 is a view showing an organic light emitting display device according to a second embodiment of the present invention.
10A to 10C are views illustrating a method of manufacturing an organic light emitting display device according to a second embodiment of the present invention by process;
11 is a view showing an organic light emitting display device according to a third embodiment of the present invention.
12A to 12C are views illustrating a manufacturing method of an organic light emitting display device according to a third embodiment of the present invention by process;

이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세하게 설명하면 다음과 같다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 유기발광표시장치의 개략적인 블록도이고, 도 4는 서브 픽셀의 회로 구성을 나타낸 제1 예시도이고, 도 5는 서브 픽셀의 회로 구성을 나타낸 제2 예시도이다.3 is a schematic block diagram of an organic light emitting diode display, FIG. 4 is a first exemplary diagram illustrating a circuit configuration of a sub-pixel, and FIG. 5 is a second exemplary diagram illustrating a circuit configuration of a sub-pixel.

도 3에 도시된 바와 같이, 유기전계발광표시장치에는 영상 처리부(60), 타이밍 제어부(70), 데이터 구동부(80), 게이트 구동부(85) 및 표시 패널(90)이 포함된다.As shown in FIG. 3 , the organic light emitting display device includes an image processor 60 , a timing controller 70 , a data driver 80 , a gate driver 85 , and a display panel 90 .

영상 처리부(60)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(60)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다. 영상 처리부(60)는 시스템 회로기판에 IC(Integrated Circuit) 형태로 형성된다.The image processing unit 60 outputs a data enable signal DE along with the data signal DATA supplied from the outside. The image processing unit 60 may output one or more of a vertical synchronization signal, a horizontal synchronization signal, and a clock signal in addition to the data enable signal DE, but these signals are omitted for convenience of description. The image processing unit 60 is formed in the form of an integrated circuit (IC) on the system circuit board.

타이밍 제어부(70)는 영상 처리부(60)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다.The timing controller 70 receives the data signal DATA along with the data enable signal DE or the driving signal including the vertical synchronization signal, the horizontal synchronization signal and the clock signal from the image processing unit 60 .

타이밍 제어부(70)는 구동신호에 기초하여 게이트 구동부(85)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(80)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(70)는 제어 회로기판에 IC 형태로 형성된다.The timing controller 70 includes a gate timing control signal GDC for controlling an operation timing of the gate driver 85 and a data timing control signal DDC for controlling an operation timing of the data driver 80 based on the driving signal. to output The timing controller 70 is formed in the form of an IC on the control circuit board.

데이터 구동부(80)는 타이밍 제어부(70)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(70)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(80)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(80)는 데이터 회로기판에 IC 형태로 형성된다.The data driver 80 samples and latches the data signal DATA supplied from the timing controller 70 in response to the data timing control signal DDC supplied from the timing controller 70 , converts it into a gamma reference voltage, and outputs it . The data driver 80 outputs the data signal DATA through the data lines DL1 to DLn. The data driver 80 is formed in the form of an IC on the data circuit board.

게이트 구동부(85)는 타이밍 제어부(70)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(85)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(85)는 게이트 회로기판에 IC 형태로 형성되거나 표시 패널(90)에 게이트인패널(Gate In Panel) 방식으로 형성된다. 게이트 구동부(85)에서 게이트인패널 방식으로 형성되는 부분은 시프트 레지스터 등이다.The gate driver 85 outputs a gate signal while shifting the level of the gate voltage in response to the gate timing control signal GDC supplied from the timing controller 70 . The gate driver 85 outputs a gate signal through the gate lines GL1 to GLm. The gate driver 85 is formed in the form of an IC on the gate circuit board or in the form of a gate in panel on the display panel 90 . A portion of the gate driver 85 formed in the gate-in-panel method is a shift register or the like.

표시 패널(90)은 데이터 구동부(80) 및 게이트 구동부(85)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시 패널(90)은 영상을 표시하는 서브 픽셀들(SP)을 포함한다.The display panel 90 displays an image in response to the data signal DATA and the gate signal supplied from the data driver 80 and the gate driver 85 . The display panel 90 includes sub-pixels SP displaying an image.

서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.The sub-pixels SP include a red sub-pixel, a green sub-pixel, and a blue sub-pixel, or include a white sub-pixel, a red sub-pixel, a green sub-pixel, and a blue sub-pixel. The sub-pixels SP may have one or more different emission areas according to emission characteristics.

도 4에 도시된 바와 같이, 하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.As shown in FIG. 4 , one sub-pixel includes a switching transistor SW, a driving transistor DR, a capacitor Cst, a compensation circuit CC, and an organic light emitting diode (OLED). The organic light emitting diode OLED operates to emit light according to a driving current formed by the driving transistor DR.

스위칭 트랜지스터(SW)는 제1게이트라인(GL1)을 통해 공급된 게이트신호에 응답하여 제1데이터라인(DL1)을 통해 공급되는 데이터신호가 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터전압에 따라 고전위 전원라인(EVDD)과 저전위 전원라인(EVSS) 사이로 구동 전류가 흐르도록 동작한다. 보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다.The switching transistor SW performs a switching operation so that the data signal supplied through the first data line DL1 is stored as a data voltage in the capacitor Cst in response to the gate signal supplied through the first gate line GL1 . The driving transistor DR operates so that a driving current flows between the high potential power line EVDD and the low potential power line EVSS according to the data voltage stored in the capacitor Cst. The compensation circuit CC is a circuit for compensating the threshold voltage of the driving transistor DR.

보상회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상회로(CC)의 구성은 보상 방법에 따라 매우 다양한바 이에 대한 구체적인 예시 및 설명은 생략한다. 박막 트랜지스터는 저온 폴리실리콘(LTPS), 아몰포스 실리콘(a-Si), 산화물(Oxide) 또는 유기물(Organic) 반도체층을 기반으로 구현된다.The compensation circuit CC is composed of one or more thin film transistors and a capacitor. Since the configuration of the compensation circuit CC varies greatly depending on the compensation method, detailed examples and descriptions thereof will be omitted. The thin film transistor is implemented based on a low-temperature polysilicon (LTPS), amorphous silicon (a-Si), oxide, or organic semiconductor layer.

도 5에 도시된 바와 같이, 보상회로(CC)가 포함된 경우 서브 픽셀에는 보상 박막 트랜지스터를 구동함과 더불어 특정 신호나 전원을 공급하기 위한 신호라인과 전원라인 등이 더 포함된다.As shown in FIG. 5 , when the compensation circuit CC is included, the sub-pixel further includes a signal line and a power supply line for driving the compensation thin film transistor and supplying a specific signal or power.

추가된 신호라인은 서브 픽셀에 포함된 보상 박막 트랜지스터를 구동하기 위한 제1-2게이트라인(GL1b)으로 정의될 수 있다. 그리고 추가된 전원라인은 서브 픽셀의 특정 노드를 특정 전압으로 초기화하기 위한 제3전원라인(INIT)으로 정의될 수 있다. 그러나 이는 하나의 예시일 뿐 이에 한정되지 않는다.The added signal line may be defined as the first-second gate line GL1b for driving the compensation thin film transistor included in the sub-pixel. In addition, the added power line may be defined as a third power line INIT for initializing a specific node of the sub-pixel to a specific voltage. However, this is only an example and is not limited thereto.

한편, 도 4 및 도 5에서는 하나의 서브 픽셀에 보상회로(CC)가 포함된 것을 일례로 하였다. 하지만, 보상의 주체가 데이터구동부(80) 등과 같이 서브 픽셀의 외부에 위치하는 경우 보상회로(CC)는 생략될 수도 있다. 즉, 하나의 서브 픽셀은 기본적으로 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(CC)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T1C 등으로 다양하게 구성될 수도 있다.Meanwhile, in FIGS. 4 and 5 , the compensation circuit CC is included in one sub-pixel as an example. However, when the subject of compensation is located outside the sub-pixel, such as the data driver 80 , the compensation circuit CC may be omitted. That is, one sub-pixel is basically composed of a 2T (Transistor) 1C (Capacitor) structure including a switching transistor (SW), a driving transistor (DR), a capacitor (Cst), and an organic light emitting diode (OLED), but a compensation circuit When (CC) is added, it may be variously configured as 3T1C, 4T2C, 5T2C, 6T1C, and the like.

도 6은 본 발명의 일 실시예에 따른 유기발광표시장치를 나타낸 평면도이고, 도 7은 본 발명의 제1 실시예에 따른 유기발광표시장치를 나타낸 단면도이며, 도 8a 내지 도 8e는 본 발명의 제1 실시예에 따른 유기발광표시장치의 제조방법을 공정별로 나타낸 도면이다. 6 is a plan view showing an organic light emitting display device according to an embodiment of the present invention, FIG. 7 is a cross-sectional view showing an organic light emitting display device according to the first embodiment of the present invention, and FIGS. 8A to 8E are views of the present invention It is a diagram showing the manufacturing method of the organic light emitting display device according to the first embodiment for each process.

도 6을 참조하면, 본 발명의 일 실시예에 따른 유기발광표시장치(100)는 기판(110) 상에 복수의 서브 픽셀들을 포함하여 발광을 통해 영상이 구현되는 표시 영역(A/A)과, 표시 영역(A/A) 이외의 비표시 영역(N/A)을 포함한다. 표시 영역(A/A)은 전술한 바와 같이 유기 발광다이오드(OLED)들에서 발광을 통해 영상을 구현한다. 유기 발광다이오드(OLED)는 적색(R), 녹색(G) 및 청색(B) 서브 픽셀로 구성되거나, 백색(W) 서브 픽셀을 추가로 포함할 수 있다. 또한, 유기 발광다이오드(OLED)는 모두 백색(W) 서브 픽셀로 구성되어 컬러필터를 통해 풀컬러를 구현할 수도 있다. 본 발명의 서브 픽셀의 구성은 특별히 한정되지 않으며 공지된 다양한 구조를 적용할 수 있다. 비표시 영역(N/A)은 표시 영역(A/A)의 캐소드 전극인 제2 전극(190)에 저전위 전원을 공급하기 위한 저전위 패드(VPE)와, 표시 영역(A/A)의 데이터 라인에 데이터를 공급하기 위한 데이터 구동부(D-IC)를 포함한다. 저전위 패드(VPE)에는 제2 전극(190)의 일측이 컨택되어 제2 전극(190)에 저전위 전원이 공급된다.Referring to FIG. 6 , the organic light emitting display device 100 according to an embodiment of the present invention includes a display area A/A in which an image is realized through light emission including a plurality of sub-pixels on a substrate 110 ; , and a non-display area N/A other than the display area A/A. As described above, the display area A/A implements an image through light emission from organic light emitting diodes (OLEDs). The organic light emitting diode (OLED) may include red (R), green (G), and blue (B) sub-pixels, or may additionally include white (W) sub-pixels. In addition, since all organic light emitting diodes (OLEDs) are composed of white (W) sub-pixels, full color may be realized through a color filter. The configuration of the sub-pixel of the present invention is not particularly limited, and various known structures can be applied. The non-display area N/A includes a low-potential pad VPE for supplying low-potential power to the second electrode 190 that is a cathode of the display area A/A, and a portion of the display area A/A. and a data driver (D-IC) for supplying data to the data line. One side of the second electrode 190 is in contact with the low-potential pad VPE to supply low-potential power to the second electrode 190 .

도 7을 참조하면, 본 발명의 제1 실시 예에 따른 유기발광표시장치(100)는 표시 영역(A/A)과, 전원 패드부(EVSSP)를 포함한다. Referring to FIG. 7 , the organic light emitting diode display 100 according to the first embodiment of the present invention includes a display area A/A and a power pad unit EVSSP.

표시 영역(A/A)의 기판(110) 상에 박막 트랜지스터(TFT)가 위치한다. 박막트랜지스터(TFT)는 반도체층(112), 게이트 전극(118) 및 소스/드레인 전극(126, 124)을 포함하며, 반도체층(112)과 게이트 전극(118) 사이에 게이트 절연막(116)이 위치하고, 게이트 전극(118)과 소스/드레인 전극(126, 124) 사이에 층간 절연막(122)이 위치한다. 본 발명의 제1 실시예에서는 게이트 전극(118)이 반도체층(112)의 상부에 위치하는 탑-게이트(Top-Gate)형 박막트랜지스터를 예로 도시하였지만, 본 발명은 이에 한정되지 않으며, 게이트 전극(118)이 반도체층(112) 하부에 위치하는 바텀-게이트(Bottom-Gate)형 박막트랜지스터도 적용가능하다.A thin film transistor TFT is positioned on the substrate 110 in the display area A/A. The thin film transistor (TFT) includes a semiconductor layer 112 , a gate electrode 118 , and source/drain electrodes 126 and 124 , and a gate insulating layer 116 is disposed between the semiconductor layer 112 and the gate electrode 118 . The interlayer insulating layer 122 is positioned between the gate electrode 118 and the source/drain electrodes 126 and 124 . In the first embodiment of the present invention, a top-gate type thin film transistor in which the gate electrode 118 is positioned on the semiconductor layer 112 is shown as an example, but the present invention is not limited thereto, and the gate electrode A bottom-gate (Bottom-Gate) type thin film transistor in which 118 is located under the semiconductor layer 112 is also applicable.

한편, 박막트랜지스터(TFT)의 소스/드레인 전극(126, 124)과 동일층 상에 전원 패드전극(VPE)이 위치한다. 전원 패드전극(VPE)은 전원 패드부(EVSSP)에 위치하며, 소스/드레인 전극(126, 124)과 동일한 물질로 형성된다. 본 발명의 제1 실시예에서는 소스/드레인 전극(126, 124)과 동일한 물질로 동일층 상에 전원 패드전극(VPE)이 형성된 것을 개시하였지만, 이와는 달리, 게이트 전극(118)과 동일한 물질로 동일층 상에 전원 패드전극(VPE)이 형성될 수도 있다.Meanwhile, the power pad electrode VPE is positioned on the same layer as the source/drain electrodes 126 and 124 of the thin film transistor TFT. The power pad electrode VPE is positioned on the power pad part EVSSP and is formed of the same material as the source/drain electrodes 126 and 124 . In the first embodiment of the present invention, it is disclosed that the power pad electrode VPE is formed on the same layer using the same material as the source/drain electrodes 126 and 124 . A power pad electrode VPE may be formed on the layer.

한편, 박막트랜지스터(TFT) 및 전원 패드전극(VPE)이 형성된 기판(110) 상에 오버코트층(128)이 위치한다. 오버코트층(128)은 박막트랜지스터(TFT)를 보호하며 박막트랜지스터(TFT)에 의한 단차를 평탄화한다. 오버코트층(128) 상에 제1 전극(130)이 위치한다. 제1 전극(130)은 애노드 전극으로, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 일함수가 높고 빛이 투과할 수 있는 투명도전물질로 형성할 수 있다. 제1 전극(130)은 오버코트층(128)을 관통하여 상기 박막트랜지스터(TFT)의 드레인 전극(124)을 노출하는 비어홀(126)을 통해 상기 박막트랜지스터(TFT)의 드레인 전극(124)과 전기적으로 연결된다. Meanwhile, the overcoat layer 128 is positioned on the substrate 110 on which the thin film transistor (TFT) and the power pad electrode (VPE) are formed. The overcoat layer 128 protects the thin film transistor (TFT) and planarizes a step caused by the thin film transistor (TFT). The first electrode 130 is positioned on the overcoat layer 128 . The first electrode 130 is an anode electrode, and has a high work function, such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Indium Cerium Oxide (ICO), or Zinc Oxide (ZnO), and is transparent through which light can pass. It can be formed of a conductive material. The first electrode 130 penetrates through the overcoat layer 128 and is electrically connected to the drain electrode 124 of the thin film transistor TFT through a via hole 126 exposing the drain electrode 124 of the thin film transistor TFT. is connected to

제1 전극(130) 상에 뱅크층(132)이 위치한다. 뱅크층(132)은 제1 전극(130)의 일부를 노출하여 화소를 정의하는 화소정의막일 수 있다. 뱅크층(132) 및 노출된 제1 전극(130) 상에 유기막층(134)이 위치한다. 유기막층(134)은 전자와 정공이 결합하여 발광하는 발광층을 포함하고, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층을 포함할 수 있다. 유기막층(134)이 형성된 기판(110) 상에 제2 전극(140)이 위치한다. 제2 전극(140)은 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. A bank layer 132 is positioned on the first electrode 130 . The bank layer 132 may be a pixel defining layer that defines a pixel by exposing a portion of the first electrode 130 . An organic layer 134 is positioned on the bank layer 132 and the exposed first electrode 130 . The organic layer 134 may include a light emitting layer that emits light by combining electrons and holes, and may include a hole injection layer, a hole transport layer, an electron transport layer, or an electron injection layer. The second electrode 140 is positioned on the substrate 110 on which the organic layer 134 is formed. The second electrode 140 is a cathode electrode and may be made of magnesium (Mg), calcium (Ca), aluminum (Al), silver (Ag), or an alloy thereof having a low work function.

본 발명의 제1 실시예에 따른 표시장치는 유기막층(134)으로부터 발광하는 빛이 기판(110) 방향으로 방출되는 배면발광형과, 유기발광층(134)으로부터 발광하는 빛이 제2 전극(140) 방향으로 방출되는 전면발광형일 수 있다. 여기서, 배면발광형 표시장치일 경우, 제1 전극(130)은 빛을 투과하도록 이루어지고, 제2 전극(140)은 빛을 반사할 수 있을 정도로 충분한 두께로 이루어진다. 반면, 전면발광형 표시장치일 경우, 제1 전극(130)은 하부에 알루미늄(Al), 은(Ag) 또는 니켈(Ni) 중 어느 하나로 이루어진 반사층을 더 포함할 수 있고, 제2 전극(140)은 빛이 투과될 수 있을 정도로 얇은 두께로 이루어지며 바람직하게는 1 내지 50Å의 두께로 이루어질 수 있다.The display device according to the first embodiment of the present invention includes a bottom emission type in which light emitted from the organic layer 134 is emitted toward a substrate 110 , and a second electrode 140 in which light emitted from the organic emission layer 134 is emitted. ) may be a top emission type that is emitted in the direction. Here, in the case of a bottom light emitting display device, the first electrode 130 is formed to transmit light, and the second electrode 140 is formed to a thickness sufficient to reflect light. On the other hand, in the case of a top emission type display device, the first electrode 130 may further include a reflective layer formed of any one of aluminum (Al), silver (Ag), or nickel (Ni) at the lower portion, and the second electrode 140 . ) is made of a thickness that is thin enough to allow light to pass therethrough, and preferably has a thickness of 1 to 50 Å.

제2 전극(140)이 형성된 기판(110) 상에 제2 전극(140)의 상부 형태를 따라 덮는 캡핑층(150)이 위치한다. 여기서, 제2 전극(140)의 상부 형태를 따라 덮는다는 것은 제2 전극(140)의 스텝 커버리지(step coverage)를 따라 형성되는 것을 의미한다. 캡핑층(150)은 하부의 소자들을 보호하고 유기막층(134)에 수분이 침투하는 것을 방지하는 역할을 하며, 폴리아크릴, 폴리이미드 등의 고분자 수지로 이루어질 수 있다. 도시하지 않았지만 캡핑층(150) 상에는 실리콘산화물, 실리콘질화물 등의 무기물로 이루어진 보호막이 더 형성될 수도 있다.A capping layer 150 covering an upper shape of the second electrode 140 is positioned on the substrate 110 on which the second electrode 140 is formed. Here, to cover along the upper shape of the second electrode 140 means to be formed along the step coverage of the second electrode 140 . The capping layer 150 serves to protect the elements below and prevent moisture from penetrating into the organic layer 134 , and may be made of a polymer resin such as polyacrylic or polyimide. Although not shown, a protective layer made of an inorganic material such as silicon oxide or silicon nitride may be further formed on the capping layer 150 .

그리고, 전원 패드부(EVSSP)에는 전원 패드전극(VPE)을 덮으며, 전원 패드전극(VPE)을 노출하는 노출부(135)를 포함하는 유기막층(134)이 위치한다. 전원 패드전극(VPE)이 형성된 전원 패드부(EVSSP) 상에 제2 전극(140)이 표시 영역(A/A)으로부터 연장되어 형성된다. 제2 전극(140)은 노출부(135)에 의해 노출된 전원 패드전극(VPE)과 컨택된다. 제2 전극(140) 상에 캡핑층(150)이 표시 영역(A/A)으로부터 연장되어 형성된다.In addition, the organic layer 134 including the exposed portion 135 that covers the power pad electrode VPE and exposes the power pad electrode VPE is positioned on the power pad part EVSSP. The second electrode 140 is formed on the power pad part EVSSP on which the power pad electrode VPE is formed to extend from the display area A/A. The second electrode 140 is in contact with the power pad electrode VPE exposed by the exposed portion 135 . A capping layer 150 is formed on the second electrode 140 to extend from the display area A/A.

이하, 전술한 도 7의 구조를 가진 본 발명의 제1 실시 예에 따른 유기발광표시장치의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing the organic light emitting display device according to the first embodiment of the present invention having the structure of FIG. 7 will be described.

도 8a를 참조하면, 기판(110) 상에 실리콘 반도체나 산화물 반도체를 적층하고 제1 마스크로 패터닝하여 반도체층(112)을 형성한다. 반도체층(112)을 포함하는 기판(110) 상에 게이트 절연막(116)을 형성한다. 게이트 절연막(116)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층으로 형성하며, 화학기상증착법(CVD), 물리기상증착법(PECVD) 등으로 형성한다. 이어, 기판(110) 상에 금속 물질을 적층하고 제2 마스크로 패터닝하여 게이트 전극(118)을 형성한다. 게이트 전극(118)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(118)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(118)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다. Referring to FIG. 8A , a semiconductor layer 112 is formed by stacking a silicon semiconductor or an oxide semiconductor on a substrate 110 and patterning it with a first mask. A gate insulating layer 116 is formed on the substrate 110 including the semiconductor layer 112 . The gate insulating layer 116 is formed of silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, and is formed by chemical vapor deposition (CVD), physical vapor deposition (PECVD), or the like. Next, a metal material is deposited on the substrate 110 and patterned with a second mask to form a gate electrode 118 . The gate electrode 118 is selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It is formed of any one or an alloy thereof. In addition, the gate electrode 118 is a group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be a multi-layer made of any one selected from or alloys thereof. For example, the gate electrode 118 may be a double layer of molybdenum/aluminum-neodymium or molybdenum/aluminum.

이어, 게이트 전극(118)이 형성된 기판(110) 상에 층간 절연막(122)을 형성한다. 층간 절연막(122)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층으로 형성하며, 화학기상증착법(CVD), 물리기상증착법(PECVD) 등으로 형성한다. 이어, 층간 절연막(122) 상에 포토레지스트를 도포하고 제3 마스크를 이용하여 층간 절연막(122)을 식각한다. 층간 절연막(122)이 식각되어, 반도체층(112)의 일부를 노출하는 콘택홀들(CH)이 형성된다. 층간 절연막(122)이 형성된 기판(110) 상에 금속 물질을 적층하고 제4 마스크로 패터닝하여 표시 영역(A/A)에 드레인 전극(124)과 소스 전극(126)을 형성하고 전원 패드부(EVSSP)에 전원 패드전극(VPE)을 형성한다. Next, an interlayer insulating layer 122 is formed on the substrate 110 on which the gate electrode 118 is formed. The interlayer insulating layer 122 is formed of silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, and is formed by chemical vapor deposition (CVD), physical vapor deposition (PECVD), or the like. Next, a photoresist is applied on the interlayer insulating layer 122 and the interlayer insulating layer 122 is etched using a third mask. The interlayer insulating layer 122 is etched to form contact holes CH exposing a portion of the semiconductor layer 112 . A metal material is laminated on the substrate 110 on which the interlayer insulating layer 122 is formed and patterned with a fourth mask to form a drain electrode 124 and a source electrode 126 in the display area A/A, and a power pad part ( A power pad electrode (VPE) is formed on the EVSSP).

드레인 전극(124), 소스 전극(126) 및 전원 패드전극(VPE)은 단일층 또는 다중층으로 이루어질 수 있으며, 드레인 전극(124), 소스 전극(126) 및 전원 패드전극(VPE)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 드레인 전극(124), 소스 전극(126) 및 전원 패드전극(VPE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 드레인 전극(124) 및 소스 전극(126)은 각각 콘택홀들(CH)을 통해 반도체층(112)과 연결된다. 따라서, 반도체층(112), 게이트 전극(118), 드레인 전극(124) 및 소스 전극(126)을 포함하는 박막 트랜지스터(TFT)가 형성된다.The drain electrode 124 , the source electrode 126 , and the power pad electrode VPE may be formed of a single layer or multiple layers, and the drain electrode 124 , the source electrode 126 , and the power pad electrode VPE may have a single layer. In the case, any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper (Cu) or these may be made of an alloy of In addition, when the drain electrode 124 , the source electrode 126 , and the power pad electrode VPE are multi-layered, a double layer of molybdenum/aluminum-neodymium, titanium/aluminum/titanium, molybdenum/aluminum/molybdenum or molybdenum/aluminum -Can be made of a triple layer of neodymium/molybdenum. The drain electrode 124 and the source electrode 126 are respectively connected to the semiconductor layer 112 through the contact holes CH. Accordingly, a thin film transistor (TFT) including the semiconductor layer 112 , the gate electrode 118 , the drain electrode 124 , and the source electrode 126 is formed.

다음, 도 8b를 참조하면, 박막 트랜지스터(TFT)를 포함하는 기판(110) 상에 오버코트층(128)을 형성한다. 오버코트층(128)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 오버코트층(128)은 상기 유기물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 방법으로 형성될 수 있다. 다음, 제5 마스크를 이용하여 오버코트층(128)을 식각하여, 비어홀(126)을 형성한다. 이어, 오버코트층(128) 상에 투명도전막을 적층하고 제6 마스크로 패터닝하여 제1 전극(130)을 형성한다. 제1 전극(130)은 애노드로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다. 제1 전극(130)이 반사 전극인 경우, 제1 전극(130)은 반사층을 더 포함한다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(은/팔라듐/구리 합금)으로 이루어질 수 있다. 따라서, 제1 전극(130)은 비어홀(126)을 매우며, 박막 트랜지스터(TFT)의 드레인 전극(124)과 연결될 수 있다.Next, referring to FIG. 8B , an overcoat layer 128 is formed on the substrate 110 including the thin film transistor (TFT). The overcoat layer 128 may be a planarization layer for alleviating the step difference in the lower structure, and is made of an organic material such as polyimide, benzocyclobutene series resin, or acrylate. The overcoat layer 128 may be formed by a method such as spin on glass (SOG) in which the organic material is coated in a liquid form and then cured. Next, the overcoat layer 128 is etched using a fifth mask to form via holes 126 . Next, a transparent conductive film is laminated on the overcoat layer 128 and patterned with a sixth mask to form the first electrode 130 . As an anode, the first electrode 130 may be formed of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or zinc oxide (ZnO). When the first electrode 130 is a reflective electrode, the first electrode 130 further includes a reflective layer. The reflective layer may be made of aluminum (Al), copper (Cu), silver (Ag), nickel (Ni), or an alloy thereof, preferably APC (silver/palladium/copper alloy). Accordingly, the first electrode 130 fills the via hole 126 and may be connected to the drain electrode 124 of the thin film transistor TFT.

다음, 제1 전극(130)을 포함하는 기판(110) 상에 뱅크층(132)을 형성한다. 뱅크층(132)은 제1 전극(130)의 일부를 노출하여 화소를 정의하는 화소정의막이다. 뱅크층(132)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 제7 마스크를 이용하여 뱅크층(132)에 제1 전극(130)을 노출하는 개구부(OP)를 형성한다. Next, a bank layer 132 is formed on the substrate 110 including the first electrode 130 . The bank layer 132 is a pixel defining layer that defines a pixel by exposing a portion of the first electrode 130 . The bank layer 132 is made of an organic material such as polyimide, benzocyclobutene series resin, or acrylate. An opening OP exposing the first electrode 130 is formed in the bank layer 132 using the seventh mask.

이어, 도 8c를 참조하면, 뱅크층(132)의 개구부(OP)에 의해 노출된 제1 전극(130) 상에 유기막층(134)을 형성한다. 보다 자세하게, 진공 챔버 내에서 제1 전극(130)이 형성된 기판(110) 상에 제8 마스크(IOMK)를 정렬시키고, 진공 증착법을 이용하여 유기물을 증착시킨다. 유기물은 제8 마스크(IOMK)에 의해 기판(110)의 일정 영역에 증착되어 유기막층(134)이 형성된다. 따라서, 유기막층(134)은 표시 영역(A/A)과 함께 전원 패드부(EVSSP)에도 형성된다. Next, referring to FIG. 8C , an organic layer 134 is formed on the first electrode 130 exposed by the opening OP of the bank layer 132 . In more detail, the eighth mask IOMK is aligned on the substrate 110 on which the first electrode 130 is formed in a vacuum chamber, and an organic material is deposited using a vacuum deposition method. The organic material is deposited on a predetermined area of the substrate 110 by the eighth mask IOMK to form the organic layer 134 . Accordingly, the organic layer 134 is formed in the power pad part EVSSP together with the display area A/A.

유기막층(134)은 전자와 정공이 결합하여 발광하는 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층을 포함할 수 있다. 또한, 유기막층(134)에서 백색을 발광하는 경우, 적색(R), 녹색(G), 청색(B)의 발광층을 패터닝하지 않고 표시 영역(A/A) 전체에 적층하여 백색을 구현하거나, 청색(B) 발광층과 옐로그린(YG) 발광층을 표시 영역(A/A) 전체에 적층하여 백색을 구현할 수도 있다. 본 발명은 백색을 구현할 수 있다면 공지된 유기막층(134)의 적층 구조를 모두 적용할 수 있다.The organic layer 134 includes a light emitting layer that emits light by combining electrons and holes, and may include a hole injection layer, a hole transport layer, an electron transport layer, or an electron injection layer. In addition, when the organic layer 134 emits white light, the red (R), green (G), and blue (B) light emitting layers are stacked over the entire display area (A/A) without patterning to realize white, White may be realized by stacking a blue (B) light emitting layer and a yellow green (YG) light emitting layer on the entire display area A/A. In the present invention, all known stacked structures of the organic layer 134 may be applied as long as white color can be realized.

다음, 도 8d를 참조하면, 제8 마스크가 정렬된 상태로 유기막층(134)이 형성된 기판(110) 상에 레이저 조사장치를 정렬시킨 다음, 전원 패드부(EVSSP)에 레이저 빔(laser beam)을 조사하여 전원 패드전극(VPE) 위의 유기막층(134)의 일부를 제거한다. 즉, 전원 패드전극(VPE) 표면에 위치한 유기막층(134)의 일부에 레이저 빔을 조사하여, 유기막층(134)을 태워 제거한다. 이로써, 유기막층(134)에 전원 패드전극(VPE)의 표면을 노출하는 노출부(135)가 형성된다. 본 발명의 제1 실시예에서 레이저 조사 공정은 유기막층이 외부에 노출되지 않도록 진공에서 수행한다. Next, referring to FIG. 8D , the laser irradiation device is aligned on the substrate 110 on which the organic layer 134 is formed with the eighth mask aligned, and then a laser beam is applied to the power pad unit EVSSP. is irradiated to remove a portion of the organic layer 134 on the power pad electrode VPE. That is, a laser beam is irradiated to a portion of the organic layer 134 located on the surface of the power pad electrode VPE to burn and remove the organic layer 134 . Accordingly, the exposed portion 135 exposing the surface of the power pad electrode VPE is formed in the organic layer 134 . In the first embodiment of the present invention, the laser irradiation process is performed in a vacuum so that the organic layer is not exposed to the outside.

이어, 도 8e를 참조하면, 노출부(135)가 형성된 기판(110) 상에 제2 전극(140)과 캡핑층(150)을 연속해서 형성한다. 보다 자세하게, 앞서 유기막층(140)을 증착하는데 사용했던 제8 마스크(IOMK)가 기판(110)에 계속 정렬된 상태로 제2 전극(140)을 형성하기 위한 무기막 증착 챔버로 이송된다. 그리고 제8 마스크(IOMK)를 다시 이용하여 제2 전극(140)을 증착시킨다. 다음, 제2 전극(140) 상에 캡핑층(150)을 형성하기 위해, 제8 마스크(IOMK)가 기판(110)에 계속 정렬된 상태로 유기막 증착 챔버로 이송한다. 그리고, 제8 마스크(IOMK)를 다시 이용하여 캡핑층(150)을 형성한다. 제2 전극(140)은 기판(110) 전면에 형성되되 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 형성한다. 제2 전극(140)이 투과 전극인 경우 광이 투과될 수 있을 정도로 얇은 두께로 형성하고, 반사 전극인 경우 광이 반사될 수 있을 정도로 두꺼운 두께로 형성한다. 캡핑층(150)은 폴리아크릴, 폴리이미드 등의 고분자 수지로 형성한다. Next, referring to FIG. 8E , the second electrode 140 and the capping layer 150 are continuously formed on the substrate 110 on which the exposed portion 135 is formed. In more detail, the eighth mask IOMK previously used for depositing the organic layer 140 is transferred to the inorganic layer deposition chamber for forming the second electrode 140 in a state in which it is continuously aligned with the substrate 110 . Then, the second electrode 140 is deposited again using the eighth mask IOMK. Next, in order to form the capping layer 150 on the second electrode 140 , the eighth mask IOMK is transferred to the organic layer deposition chamber while being continuously aligned with the substrate 110 . Then, the capping layer 150 is formed using the eighth mask IOMK again. The second electrode 140 is formed on the entire surface of the substrate 110 and is a cathode electrode made of magnesium (Mg), calcium (Ca), aluminum (Al), silver (Ag), or an alloy thereof having a low work function. When the second electrode 140 is a transmissive electrode, it is formed to be thin enough to transmit light, and when it is a reflective electrode, it is formed to be thick enough to reflect light. The capping layer 150 is formed of a polymer resin such as polyacrylic or polyimide.

종래 유기막층과 제2 전극을 형성하는 공정은 유기막층을 증착하는 마스크 1매와 제2 전극의 무기막을 증착하는 마스크 1매가 필요하였고, 유기막층을 증착한 후 마스크를 분리하고 언로딩한 후 무기막을 증착하는 마스크를 로딩하고 부착하는 공정이 필요하였다. Conventionally, the process of forming the organic film layer and the second electrode required one mask for depositing the organic film layer and one mask for depositing the inorganic film of the second electrode. After depositing the organic film layer, the mask is separated and unloaded. A process of loading and attaching a mask to deposit the film was required.

그러나, 본 발명의 제1 실시예는 제2 전극을 형성하는 무기막 증착 마스크를 이용하여 유기막층을 증착한 후 유기막층이 제거되야 하는 부분에 레이저 조사 공정을 수행하였다. 그리고, 무기막 증착 마스크를 연속해서 이용하여 제2 전극과 캡핑층을 증착하였다. 따라서, 유기막층, 제2 전극 및 캡핑층을 1매의 마스크를 사용하여 형성함으로써, 마스크의 개수를 줄이고, 마스크의 분리, 언로딩 등의 불필요한 챔버들을 생략할 수 있어 제조 비용을 저감할 수 있다. 또한, 마스크 교체의 공정 시간도 줄일 수 있어 생산성을 향상시킬 수 있는 이점이 있다. However, in the first embodiment of the present invention, after depositing the organic film layer using the inorganic film deposition mask forming the second electrode, a laser irradiation process was performed on the portion where the organic film layer is to be removed. Then, the second electrode and the capping layer were deposited by successively using the inorganic film deposition mask. Accordingly, by forming the organic layer, the second electrode, and the capping layer using a single mask, the number of masks can be reduced and unnecessary chambers such as separation and unloading of masks can be omitted, thereby reducing manufacturing costs. . In addition, since the process time of mask replacement can be reduced, there is an advantage that productivity can be improved.

도 9는 본 발명의 제2 실시예에 따른 유기발광표시장치를 나타낸 도면이고, 도 10a 내지 도 10c는 본 발명의 제2 실시예에 따른 유기발광표시장치의 제조방법을 공정별로 나타낸 도면이다. 하기에서는 전술한 제1 실시예와 동일한 구조 및 공정에 대한 자세한 설명은 생략하기로 한다.9 is a view showing an organic light emitting display device according to a second embodiment of the present invention, and FIGS. 10A to 10C are views showing a manufacturing method of the organic light emitting display device according to the second embodiment of the present invention for each process. Hereinafter, detailed descriptions of the same structures and processes as those of the first embodiment will be omitted.

도 9를 참조하면, 본 발명의 제2 실시예에 따른 유기발광표시장치(200)는 표시 영역(A/A)의 기판(210) 상에 박막 트랜지스터(TFT)가 위치한다. 박막트랜지스터(TFT)는 반도체층(212), 게이트 전극(218) 및 소스/드레인 전극(226, 224)을 포함하며, 반도체층(212)과 게이트 전극(218) 사이에 게이트 절연막(216)이 위치하고, 게이트 전극(218)과 소스/드레인 전극(226, 224) 사이에 층간 절연막(222)이 위치한다. 박막트랜지스터(TFT)의 소스/드레인 전극(226, 224)과 동일층 상에 전원 패드전극(VPE)이 위치한다. 전원 패드전극(VPE)은 표시 영역(A/A)의 일측에 위치하며, 소스/드레인 전극(226, 224)과 동일한 물질로 형성된다. Referring to FIG. 9 , in the organic light emitting diode display 200 according to the second exemplary embodiment of the present invention, a thin film transistor TFT is positioned on a substrate 210 in the display area A/A. The thin film transistor (TFT) includes a semiconductor layer 212 , a gate electrode 218 , and source/drain electrodes 226 and 224 , and a gate insulating layer 216 is disposed between the semiconductor layer 212 and the gate electrode 218 . and an interlayer insulating layer 222 is positioned between the gate electrode 218 and the source/drain electrodes 226 and 224 . The power pad electrode VPE is positioned on the same layer as the source/drain electrodes 226 and 224 of the thin film transistor TFT. The power pad electrode VPE is positioned on one side of the display area A/A, and is formed of the same material as the source/drain electrodes 226 and 224 .

한편, 박막트랜지스터(TFT) 및 전원 패드전극(VPE)이 형성된 기판(210) 상에 오버코트층(228)이 위치하고, 오버코트층(228) 상에 제1 전극(230)이 위치한다. 제1 전극(230)은 오버코트층(228)을 관통하여 상기 박막트랜지스터(TFT)의 드레인 전극(224)을 노출하는 비어홀(126)을 통해 상기 박막트랜지스터(TFT)의 드레인 전극(224)과 전기적으로 연결된다. 제1 전극(230) 상에 뱅크층(232)이 위치하고, 제1 전극(230)의 일부를 노출한다. 뱅크층(232) 및 노출된 제1 전극(230) 상에 유기막층(234)이 위치한다. 유기막층(234)이 형성된 기판(210) 상에 제2 전극(240)이 위치하고, 제2 전극(240)의 상부 형태를 따라 덮는 캡핑층(250)이 위치한다. On the other hand, the overcoat layer 228 is positioned on the substrate 210 on which the thin film transistor (TFT) and the power pad electrode (VPE) are formed, and the first electrode 230 is positioned on the overcoat layer 228 . The first electrode 230 penetrates through the overcoat layer 228 and is electrically connected to the drain electrode 224 of the thin film transistor TFT through a via hole 126 exposing the drain electrode 224 of the thin film transistor TFT. is connected to A bank layer 232 is positioned on the first electrode 230 , and a portion of the first electrode 230 is exposed. An organic layer 234 is positioned on the bank layer 232 and the exposed first electrode 230 . The second electrode 240 is positioned on the substrate 210 on which the organic layer 234 is formed, and a capping layer 250 covering the upper shape of the second electrode 240 is positioned.

그리고, 전원 패드부(EVSSP)에는 전원 패드전극(VPE)을 덮으며, 전원 패드전극(VPE)을 노출하는 제1 노출부(235)를 포함하는 유기막층(234)이 위치한다. 전원 패드전극(VPE)이 형성된 전원 패드부(EVSSP) 상에 제2 전극(240)이 표시 영역(A/A)으로부터 연장되어 형성된다. 제2 전극(240)은 제1 노출부(235)에 의해 노출된 전원 패드전극(VPE)과 컨택된다. 여기서, 전원 패드전극(VPE) 표면에는 제2 전극(240)과 유기막층(234)의 재료가 혼합된 혼합부(245)가 위치한다. 혼합부(245)는 제2 전극(240)과 유기막층(234)이 레이저 빔에 의해 녹아 혼합된 것으로, 자세한 설명은 제조방법에서 후술하기로 한다. 제2 전극(240) 상에 캡핑층(250)이 표시 영역(A/A)으로부터 연장되어 형성된다. 캡핑층(250)은 상기 전원 패드전극(VPE)에 대응되는 영역에 하부의 혼합부(245)를 노출하는 제2 노출부(255)를 포함한다. In addition, the organic layer 234 including the first exposed portion 235 covering the power pad electrode VPE and exposing the power pad electrode VPE is positioned on the power pad part EVSSP. The second electrode 240 is formed on the power pad part EVSSP on which the power pad electrode VPE is formed to extend from the display area A/A. The second electrode 240 is in contact with the power pad electrode VPE exposed by the first exposed portion 235 . Here, the mixing part 245 in which the materials of the second electrode 240 and the organic layer 234 are mixed is positioned on the surface of the power pad electrode VPE. In the mixing unit 245 , the second electrode 240 and the organic layer 234 are melted and mixed by a laser beam, and a detailed description will be given later in the manufacturing method. A capping layer 250 is formed on the second electrode 240 to extend from the display area A/A. The capping layer 250 includes a second exposed portion 255 exposing the lower mixing portion 245 in a region corresponding to the power pad electrode VPE.

이하, 전술한 도 9의 구조를 가진 본 발명의 제2 실시예에 따른 유기발광표시장치의 제조방법을 설명하면 다음과 같다. 하기에서는 전술한 제1 실시예와 중복되는 설명은 간략히 하기로 한다. Hereinafter, a method of manufacturing the organic light emitting display device according to the second embodiment of the present invention having the structure of FIG. 9 will be described as follows. Hereinafter, descriptions overlapping those of the above-described first embodiment will be briefly described.

도 10a를 참조하면, 기판(210) 상에 실리콘 반도체나 산화물 반도체를 적층하고 제1 마스크로 패터닝하여 반도체층(212)을 형성한다. 반도체층(212)을 포함하는 기판(210) 상에 게이트 절연막(216)을 형성한다. 이어, 기판(210) 상에 금속 물질을 적층하고 제2 마스크로 패터닝하여 게이트 전극(218)을 형성한다. 게이트 전극(218)이 형성된 기판(210) 상에 층간 절연막(222)을 형성한다. 이어, 층간 절연막(222) 상에 포토레지스트를 도포하고 제3 마스크를 이용하여 층간 절연막(222)을 식각하여, 반도체층(212)의 일부를 노출하는 콘택홀들(CH)이 형성된다. 층간 절연막(222)이 형성된 기판(210) 상에 금속 물질을 적층하고 제4 마스크로 패터닝하여 표시 영역(A/A)에 드레인 전극(224)과 소스 전극(226)을 형성하고 전원 패드부(EVSSP)에 전원 패드전극(VPE)을 형성한다. 따라서, 반도체층(212), 게이트 전극(218), 드레인 전극(224) 및 소스 전극(226)을 포함하는 박막 트랜지스터(TFT)가 형성된다.Referring to FIG. 10A , a semiconductor layer 212 is formed by stacking a silicon semiconductor or an oxide semiconductor on a substrate 210 and patterning it with a first mask. A gate insulating layer 216 is formed on the substrate 210 including the semiconductor layer 212 . Next, a metal material is deposited on the substrate 210 and patterned with a second mask to form a gate electrode 218 . An interlayer insulating layer 222 is formed on the substrate 210 on which the gate electrode 218 is formed. Next, a photoresist is applied on the interlayer insulating layer 222 and the interlayer insulating layer 222 is etched using a third mask to form contact holes CH exposing a portion of the semiconductor layer 212 . A metal material is laminated on the substrate 210 on which the interlayer insulating layer 222 is formed and patterned with a fourth mask to form a drain electrode 224 and a source electrode 226 in the display area A/A, and a power pad part ( A power pad electrode (VPE) is formed on the EVSSP). Accordingly, a thin film transistor (TFT) including the semiconductor layer 212 , the gate electrode 218 , the drain electrode 224 , and the source electrode 226 is formed.

다음, 박막 트랜지스터(TFT)를 포함하는 기판(210) 상에 오버코트층(228)을 형성한다. 다음, 제5 마스크를 이용하여 오버코트층(228)을 식각하여, 비어홀(226)을 형성한다. 이어, 오버코트층(228) 상에 투명도전막을 적층하고 제6 마스크로 패터닝하여 제1 전극(230)을 형성한다. 따라서, 제1 전극(230)은 비어홀(226)을 매우며, 박막 트랜지스터(TFT)의 드레인 전극(224)과 연결될 수 있다. 다음, 제1 전극(230)을 포함하는 기판(210) 상에 뱅크층(232)을 형성하고, 제7 마스크를 이용하여 뱅크층(232)에 제1 전극(230)을 노출하는 개구부(OP)를 형성한다.Next, an overcoat layer 228 is formed on the substrate 210 including the thin film transistor (TFT). Next, the overcoat layer 228 is etched using a fifth mask to form via holes 226 . Next, a transparent conductive film is laminated on the overcoat layer 228 and patterned with a sixth mask to form a first electrode 230 . Accordingly, the first electrode 230 fills the via hole 226 and may be connected to the drain electrode 224 of the thin film transistor TFT. Next, the bank layer 232 is formed on the substrate 210 including the first electrode 230 , and an opening OP exposing the first electrode 230 to the bank layer 232 using a seventh mask. ) to form

이어, 도 10b를 참조하면, 개구부(OP)가 형성된 기판(210) 상에 제8 마스크(IOMK)를 정렬시키고, 진공 증착법을 이용하여 유기물을 증착시킨다. 유기물은 제8 마스크(IOMK)에 의해 기판(210)의 일정 영역에 증착되어 유기막층(234)이 형성된다. 따라서, 유기막층(234)은 표시 영역(A/A)과 함께 전원 패드부(EVSSP)에도 형성된다. 이어서, 제8 마스크가 정렬된 상태로 유기막층(234)이 형성된 기판(210) 상에 제2 전극(240)과 캡핑층(250)을 형성한다. 보다 자세하게, 앞서 유기막층(234)을 증착하는데 사용했던 제8 마스크(IOMK)가 기판(210)에 계속 정렬된 상태로 제2 전극(240)을 형성하기 위한 무기막 증착 챔버로 이송된다. 그리고 제8 마스크(IOMK)를 다시 이용하여 제2 전극(240)을 증착시킨다. 그리고, 제8 마스크(IOMK)가 기판(210)에 계속 정렬된 상태로 캡핑층(250)을 형성하기 위한 유기막 증착 챔버로 이송된다. 그리고 제8 마스크(IOMK)를 다시 이용하여 캡핑층(250)을 증착시킨다.Next, referring to FIG. 10B , an eighth mask IOMK is aligned on the substrate 210 in which the opening OP is formed, and an organic material is deposited using a vacuum deposition method. The organic material is deposited on a predetermined area of the substrate 210 by the eighth mask IOMK to form the organic layer 234 . Accordingly, the organic layer 234 is formed on the power pad part EVSSP together with the display area A/A. Next, the second electrode 240 and the capping layer 250 are formed on the substrate 210 on which the organic layer 234 is formed with the eighth mask aligned. In more detail, the eighth mask IOMK previously used to deposit the organic layer 234 is transferred to the inorganic layer deposition chamber for forming the second electrode 240 in a state in which it is continuously aligned with the substrate 210 . Then, the second electrode 240 is deposited again using the eighth mask IOMK. Then, the eighth mask IOMK is transferred to the organic layer deposition chamber for forming the capping layer 250 in a state in which it is continuously aligned with the substrate 210 . Then, the capping layer 250 is deposited again using the eighth mask IOMK.

이어, 도 10c를 참조하면, 제8 마스크를 기판(210)으로부터 분리시킨 후, 캡핑층(250)이 형성된 기판(210) 상에 레이저 조사장치를 정렬시킨다. 그리고 전원 패드부(EVSSP)에 레이저 빔(laser beam)을 조사하여 전원 패드전극(VPE) 상에 위치한 유기막층(234)의 일부, 제2 전극(240)의 일부 및 캡핑층(250)의 일부에 열을 가한다. 레이저 빔이 조사된 캡핑층(250)은 레이저 빔의 고열에 제거되고, 제2 전극(240)은 금속이기 때문에 녹게 된다. 제2 전극(240)과 전원 패드전극(VPE) 사이에 위치한 유기막층(234)의 일부도 녹아 증발되는데 제2 전극(240)이 녹아 액체 상태로 그 상부를 덮고 있기 때문에 밖으로 배출되지 못하고 제2 전극(240)과 혼합된다. 레이저 빔의 조사가 끝나면, 서로 녹아 혼합된 제2 전극의 금속 물질과 유기막층의 유기물이 다시 고체화되면서 혼합부(245)가 형성된다. Next, referring to FIG. 10C , after the eighth mask is separated from the substrate 210 , the laser irradiation apparatus is aligned on the substrate 210 on which the capping layer 250 is formed. And a part of the organic layer 234 , a part of the second electrode 240 , and a part of the capping layer 250 positioned on the power pad electrode VPE by irradiating a laser beam to the power pad part EVSSP apply heat to The capping layer 250 irradiated with the laser beam is removed by high heat of the laser beam, and the second electrode 240 is melted because it is a metal. A part of the organic film layer 234 located between the second electrode 240 and the power pad electrode VPE is also melted and evaporated. It is mixed with the electrode 240 . When the laser beam is irradiated, the mixing part 245 is formed as the metal material of the second electrode and the organic material of the organic layer that are melted and mixed are solidified again.

혼합부(245)는 전원 패드전극(VPE) 표면에 위치하고, 측면이 제2 전극(240)과 유기막층(234)에 컨택하는 구조로 형성된다. 따라서, 혼합부(245)는 제2 전극(240)과 전기적으로 연결된다. 그리고, 혼합부(245)는 제2 전극의 금속 물질과 유기막층의 유기물이 혼합된 형태로 이루어져, 전원 패드전극(VPE)과 제2 전극(240)을 전기적으로 연결한다. 한편, 전원 패드전극(VPE)과 대응되는 영역에 캡핑층(250)의 일부는 레이저 빔에 의해 제거되어, 하부의 혼합부(245)를 노출하는 제2 노출부(255)가 형성된다. The mixing part 245 is positioned on the surface of the power pad electrode VPE, and has a structure in which the side surface contacts the second electrode 240 and the organic layer 234 . Accordingly, the mixing unit 245 is electrically connected to the second electrode 240 . In addition, the mixing unit 245 is formed of a mixture of the metal material of the second electrode and the organic material of the organic layer, and electrically connects the power pad electrode VPE and the second electrode 240 . Meanwhile, a portion of the capping layer 250 is removed by a laser beam in a region corresponding to the power pad electrode VPE to form a second exposed portion 255 exposing the lower mixing portion 245 .

본 발명의 제2 실시예에서 레이저 조사 공정은 캡핑층(250)에 의해 소자가 보호되고 있기 때문에 진공에서 수행하지 않고 상압에서 수행할 수 있는 이점이 있다. 본 발명에서 레이저 빔은 하나의 빔으로 조사될 수 있고, 복수의 빔으로 조사될 수도 있다. 레이저 빔의 개수는 특별히 한정되지 않는다. In the second embodiment of the present invention, the laser irradiation process has an advantage that it can be performed at normal pressure instead of under vacuum because the device is protected by the capping layer 250 . In the present invention, the laser beam may be irradiated as one beam or may be irradiated with a plurality of beams. The number of laser beams is not particularly limited.

상기와 같이, 종래 유기막층과 제2 전극을 형성하는 공정은 유기막층을 증착하는 마스크 1매와 제2 전극의 무기막을 증착하는 마스크 1매가 필요하였고, 유기막층을 증착한 후 마스크를 분리하고 언로딩한 후 무기막을 증착하는 마스크를 로딩하고 부착하는 공정이 필요하였다. As described above, the conventional process of forming the organic film layer and the second electrode required one mask for depositing the organic film layer and one mask for depositing the inorganic film of the second electrode. After loading, a process of loading and attaching a mask for depositing an inorganic film was required.

그러나, 본 발명의 제2 실시예는 유기막, 제2 전극 및 캡핑층을 하나의 무기막 증착 마스크를 이용하여 증착하고, 레이저 조사 공정을 수행하여 제2 전극이 전원 패드전극에 연결되도록 하였다. 따라서, 유기막층, 제2 전극 및 캡핑층을 1매의 마스크를 사용하여 형성함으로써, 마스크의 개수를 줄이고, 마스크의 분리, 언로딩 등의 불필요한 챔버들을 생략할 수 있어 제조 비용을 저감할 수 있다. 또한, 마스크 교체의 공정 시간도 줄일 수 있어 생산성을 향상시킬 수 있는 이점이 있다. However, in the second embodiment of the present invention, the organic film, the second electrode, and the capping layer are deposited using a single inorganic film deposition mask, and a laser irradiation process is performed so that the second electrode is connected to the power pad electrode. Accordingly, by forming the organic layer, the second electrode, and the capping layer using a single mask, the number of masks can be reduced and unnecessary chambers such as separation and unloading of masks can be omitted, thereby reducing manufacturing costs. . In addition, since the process time of mask replacement can be reduced, there is an advantage that productivity can be improved.

도 11은 본 발명의 제3 실시예에 따른 유기발광표시장치를 나타낸 도면이고, 도 12a 내지 도 12c는 본 발명의 제3 실시예에 따른 유기발광표시장치의 제조방법을 공정별로 나타낸 도면이다.11 is a view showing an organic light emitting display device according to a third embodiment of the present invention, and FIGS. 12A to 12C are views showing a manufacturing method of the organic light emitting display device according to the third embodiment of the present invention for each process.

도 11을 참조하면, 본 발명의 제3 실시예에 따른 유기발광표시장치(300)는 표시 영역(A/A)의 기판(310) 상에 박막 트랜지스터(TFT)가 위치한다. 박막트랜지스터(TFT)는 반도체층(312), 게이트 전극(318) 및 소스/드레인 전극(326, 324)을 포함하며, 반도체층(312)과 게이트 전극(318) 사이에 게이트 절연막(316)이 위치하고, 게이트 전극(318)과 소스/드레인 전극(326, 324) 사이에 층간 절연막(322)이 위치한다. 박막트랜지스터(TFT)의 소스/드레인 전극(326, 324)과 동일층 상에 전원 패드전극(VPE)이 위치한다. 전원 패드전극(VPE)은 표시 영역(A/A)의 일측에 위치하며, 소스/드레인 전극(326, 324)과 동일한 물질로 형성된다. Referring to FIG. 11 , in the organic light emitting diode display 300 according to the third exemplary embodiment of the present invention, a thin film transistor TFT is positioned on a substrate 310 in the display area A/A. The thin film transistor (TFT) includes a semiconductor layer 312 , a gate electrode 318 , and source/drain electrodes 326 and 324 , and a gate insulating layer 316 is disposed between the semiconductor layer 312 and the gate electrode 318 . An interlayer insulating layer 322 is positioned between the gate electrode 318 and the source/drain electrodes 326 and 324 . The power pad electrode VPE is positioned on the same layer as the source/drain electrodes 326 and 324 of the thin film transistor TFT. The power pad electrode VPE is positioned at one side of the display area A/A, and is formed of the same material as the source/drain electrodes 326 and 324 .

한편, 박막트랜지스터(TFT) 및 전원 패드전극(VPE)이 형성된 기판(310) 상에 오버코트층(328)이 위치하고, 오버코트층(328) 상에 제1 전극(330)이 위치한다. 제1 전극(330)은 오버코트층(328)을 관통하여 상기 박막트랜지스터(TFT)의 드레인 전극(324)을 노출하는 비어홀(326)을 통해 상기 박막트랜지스터(TFT)의 드레인 전극(324)과 전기적으로 연결된다. 제1 전극(330) 상에 뱅크층(332)이 위치하고, 제1 전극(330)의 일부를 노출한다. 뱅크층(332) 및 노출된 제1 전극(330) 상에 유기막층(334)이 위치한다. 유기막층(334)이 형성된 기판(310) 상에 제2 전극(340)이 위치하고, 제2 전극(340)의 상부 형태를 따라 덮는 캡핑층(350)이 위치한다. 그리고, 전원 패드부(EVSSP)에는 전원 패드전극(VPE)과, 전원 패드전극(VPE)과 제2 전극(340)을 연결시키는 도전부재(380)가 위치한다. On the other hand, the overcoat layer 328 is positioned on the substrate 310 on which the thin film transistor (TFT) and the power pad electrode (VPE) are formed, and the first electrode 330 is positioned on the overcoat layer 328 . The first electrode 330 penetrates through the overcoat layer 328 and is electrically connected to the drain electrode 324 of the thin film transistor TFT through a via hole 326 exposing the drain electrode 324 of the thin film transistor TFT. is connected to A bank layer 332 is positioned on the first electrode 330 , and a portion of the first electrode 330 is exposed. An organic layer 334 is positioned on the bank layer 332 and the exposed first electrode 330 . The second electrode 340 is positioned on the substrate 310 on which the organic layer 334 is formed, and a capping layer 350 covering the upper shape of the second electrode 340 is positioned. In addition, the power pad electrode VPE and the conductive member 380 connecting the power pad electrode VPE and the second electrode 340 are positioned in the power pad part EVSSP.

이하, 전술한 도 11의 구조를 가진 본 발명의 제3 실시예에 따른 유기발광표시장치의 제조방법을 설명하면 다음과 같다. 하기에서는 전술한 제1 및 제2 실시예와 중복되는 설명은 간략히 하기로 한다. Hereinafter, a method of manufacturing an organic light emitting display device according to a third embodiment of the present invention having the structure of FIG. 11 will be described. Hereinafter, descriptions overlapping with the above-described first and second embodiments will be briefly described.

도 12a를 참조하면, 기판(310) 상에 실리콘 반도체나 산화물 반도체를 적층하고 제1 마스크로 패터닝하여 반도체층(312)을 형성한다. 반도체층(312)을 포함하는 기판(310) 상에 게이트 절연막(316)을 형성한다. 이어, 기판(310) 상에 금속 물질을 적층하고 제2 마스크로 패터닝하여 게이트 전극(318)을 형성한다. 게이트 전극(318)이 형성된 기판(310) 상에 층간 절연막(322)을 형성한다. 이어, 층간 절연막(322) 상에 포토레지스트를 도포하고 제3 마스크를 이용하여 층간 절연막(322)을 식각하여, 반도체층(312)의 일부를 노출하는 콘택홀들(CH)이 형성된다. 층간 절연막(322)이 형성된 기판(310) 상에 금속 물질을 적층하고 제4 마스크로 패터닝하여 표시 영역(A/A)에 드레인 전극(324)과 소스 전극(326)을 형성하고 전원 패드부(EVSSP)에 전원 패드전극(VPE)을 형성한다. 따라서, 반도체층(312), 게이트 전극(318), 드레인 전극(324) 및 소스 전극(326)을 포함하는 박막 트랜지스터(TFT)가 형성된다.Referring to FIG. 12A , a semiconductor layer 312 is formed by stacking a silicon semiconductor or an oxide semiconductor on a substrate 310 and patterning it with a first mask. A gate insulating layer 316 is formed on the substrate 310 including the semiconductor layer 312 . Next, a metal material is deposited on the substrate 310 and patterned with a second mask to form a gate electrode 318 . An interlayer insulating layer 322 is formed on the substrate 310 on which the gate electrode 318 is formed. Next, a photoresist is applied on the interlayer insulating layer 322 and the interlayer insulating layer 322 is etched using a third mask to form contact holes CH exposing a portion of the semiconductor layer 312 . A metal material is laminated on the substrate 310 on which the interlayer insulating layer 322 is formed and patterned with a fourth mask to form a drain electrode 324 and a source electrode 326 in the display area A/A, and a power pad part ( A power pad electrode (VPE) is formed on the EVSSP). Accordingly, a thin film transistor (TFT) including a semiconductor layer 312 , a gate electrode 318 , a drain electrode 324 , and a source electrode 326 is formed.

다음, 박막 트랜지스터(TFT)를 포함하는 기판(310) 상에 오버코트층(328)을 형성한다. 다음, 제5 마스크를 이용하여 오버코트층(328)을 식각하여, 비어홀(326)을 형성한다. 이어, 오버코트층(328) 상에 투명도전막을 적층하고 제6 마스크로 패터닝하여 제1 전극(330)을 형성한다. 따라서, 제1 전극(330)은 비어홀(326)을 매우며, 박막 트랜지스터(TFT)의 드레인 전극(324)과 연결될 수 있다. 다음, 제1 전극(230)을 포함하는 기판(310) 상에 뱅크층(332)을 형성하고, 제7 마스크를 이용하여 뱅크층(332)에 제1 전극(330)을 노출하는 개구부(OP)를 형성한다.Next, an overcoat layer 328 is formed on the substrate 310 including the thin film transistor (TFT). Next, the overcoat layer 328 is etched using a fifth mask to form via holes 326 . Next, a transparent conductive film is laminated on the overcoat layer 328 and patterned with a sixth mask to form a first electrode 330 . Accordingly, the first electrode 330 fills the via hole 326 and may be connected to the drain electrode 324 of the thin film transistor TFT. Next, a bank layer 332 is formed on the substrate 310 including the first electrode 230 , and an opening OP exposing the first electrode 330 to the bank layer 332 using a seventh mask. ) to form

이어, 도 12b를 참조하면, 개구부(OP)가 형성된 기판(210) 상에 제8 마스크(OMK)를 정렬시키고, 진공 증착법을 이용하여 유기물을 증착시킨다. 여기서, 제8 마스크는 전술한 제1 및 제2 실시예에서 사용한 무기물 증착마스크가 아닌 유기물 증착마스크로, 표시 영역(A/A)의 크기에 대응되는 크기로 이루어진다. 따라서, 유기물은 표시 영역(A/A)에 증착된다. 유기물은 제8 마스크(OMK)에 의해 기판(310)의 표시 영역(A/A)에 증착되어 유기막층(334)이 형성된다. 이어서, 제8 마스크(OMK)가 정렬된 상태로 유기막층(334)이 형성된 기판(310) 상에 제2 전극(340)을 형성한다. 보다 자세하게, 앞서 유기막층(334)을 증착하는데 사용했던 제8 마스크(OMK)가 기판(310)에 계속 정렬된 상태로 제2 전극(340)을 형성하기 위한 무기막 증착 챔버로 이송된다. 그리고 제8 마스크(OMK)를 다시 이용하여 제2 전극(340)을 연속해서 증착시킨다. 이어, 제8 마스크(OMK)가 기판(310)에 계속 정렬된 상태로 캡핑층(350)을 형성하기 위한 유기막 증착 챔버로 이송된다. 그리고 제8 마스크(OMK)를 다시 이용하여 캡핑층(350)을 증착시킨다.Next, referring to FIG. 12B , an eighth mask OMK is aligned on the substrate 210 in which the opening OP is formed, and an organic material is deposited using a vacuum deposition method. Here, the eighth mask is an organic material deposition mask, not the inorganic material deposition mask used in the above-described first and second embodiments, and has a size corresponding to the size of the display area A/A. Accordingly, the organic material is deposited on the display area A/A. The organic material is deposited on the display area A/A of the substrate 310 by the eighth mask OMK to form the organic layer 334 . Next, the second electrode 340 is formed on the substrate 310 on which the organic layer 334 is formed while the eighth mask OMK is aligned. In more detail, the eighth mask OMK previously used for depositing the organic layer 334 is transferred to the inorganic layer deposition chamber for forming the second electrode 340 in a state in which it is continuously aligned with the substrate 310 . Then, the second electrode 340 is continuously deposited using the eighth mask OMK again. Next, the eighth mask OMK is transferred to the organic layer deposition chamber for forming the capping layer 350 while being continuously aligned with the substrate 310 . Then, the capping layer 350 is deposited again using the eighth mask OMK.

이어, 도 10c를 참조하면, 제8 마스크를 기판(310)으로부터 분리시킨 후, 캡핑층(350)이 형성된 기판(310)의 전원 패드부(EVSSP)에 도전부재(380)를 형성한다. 도전부재(380)는 전원 패드부(EVSSP)의 전원 패드전극(VPE)과 표시 영역(A/A)의 제2 전극(340)의 측면에 컨택하여 이들을 전기적으로 연결한다. 도전부재(380)는 도전성을 가진 재료 예를 들어 은, 구리, 알루미늄, 크롬, 몰리브덴, 티타늄 등을 기판(310) 상에 증착한 후 레이저 빔을 조사하여 일부 용융시켜 전원 패드전극(VPE)과 제2 전극(340)에 컨택되도록 한다. 도전부재(380)를 형성하는 다른 방법으로는 기판(310) 상에 은 도팅(Ag dotting)을 하여 형성될 수 있다. Next, referring to FIG. 10C , after the eighth mask is separated from the substrate 310 , a conductive member 380 is formed on the power pad part EVSSP of the substrate 310 on which the capping layer 350 is formed. The conductive member 380 contacts the power pad electrode VPE of the power pad part EVSSP and the side surface of the second electrode 340 of the display area A/A to electrically connect them. The conductive member 380 is formed by depositing a conductive material, for example, silver, copper, aluminum, chromium, molybdenum, titanium, etc., on the substrate 310 and then irradiating a laser beam to partially melt it to form a power pad electrode (VPE) and to be in contact with the second electrode 340 . As another method of forming the conductive member 380 , it may be formed by silver dotting on the substrate 310 .

이상과 같이, 종래 유기막층과 제2 전극을 형성하는 공정은 유기막층을 증착하는 마스크 1매와 제2 전극의 무기막을 증착하는 마스크 1매가 필요하였고, 유기막층을 증착한 후 마스크를 분리하고 언로딩한 후 무기막을 증착하는 마스크를 로딩하고 부착하는 공정이 필요하였다. As described above, the conventional process of forming the organic film layer and the second electrode required one mask for depositing the organic film layer and one mask for depositing the inorganic film of the second electrode. After loading, a process of loading and attaching a mask for depositing an inorganic film was required.

그러나, 본 발명의 제3 실시예는 유기막, 제2 전극 및 캡핑층을 하나의 유기막 증착 마스크를 이용하여 증착한 후, 별도의 도전부재를 이용하여 제2 전극이 전원 패드전극에 연결되도록 하였다. 따라서, 유기막층, 제2 전극 및 캡핑층을 1매의 마스크를 사용하여 형성함으로써, 마스크의 개수를 줄이고, 마스크의 분리, 언로딩 등의 불필요한 챔버들을 생략할 수 있어 제조 비용을 저감할 수 있다. 또한, 마스크 교체의 공정 시간도 줄일 수 있어 생산성을 향상시킬 수 있는 이점이 있다. However, in the third embodiment of the present invention, after depositing the organic film, the second electrode, and the capping layer using a single organic film deposition mask, a separate conductive member is used to connect the second electrode to the power pad electrode. did. Accordingly, by forming the organic layer, the second electrode, and the capping layer using a single mask, the number of masks can be reduced and unnecessary chambers such as separation and unloading of masks can be omitted, thereby reducing manufacturing costs. . In addition, since the process time of mask replacement can be reduced, there is an advantage that productivity can be improved.

이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the technical configuration of the present invention can be changed to other specific forms by those skilled in the art to which the present invention pertains without changing the technical spirit or essential features of the present invention. It will be appreciated that this may be practiced. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. In addition, the scope of the present invention is indicated by the claims to be described later rather than the above detailed description. In addition, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention.

100 : 유기발광표시장치 110 : 기판
TFT : 박막트랜지스터 130 : 제1 전극
134 : 유기막층 140 : 제2 전극
150 : 캡핑층 VPE : 전원 패드 전극
A/A : 표시 영역 EVSSP : 전원 패드부
100: organic light emitting display device 110: substrate
TFT: thin film transistor 130: first electrode
134: organic layer 140: second electrode
150: capping layer VPE: power pad electrode
A/A : Display area EVSSP : Power pad part

Claims (20)

표시 영역 및 전원 패드부를 포함하는 기판;
상기 표시 영역 상에 위치하는 박막트랜지스터와, 상기 박막트랜지스터에 연결된 제1 전극;
상기 전원 패드부 상에 위치하는 전원 패드전극; 및
상기 표시 영역과 상기 전원 패드부 상에 위치하는 유기막층, 상기 유기막층 상에 위치하는 제2 전극 및 상기 제2 전극 상에 위치하는 캡핑층을 포함하며,
상기 유기막층은 상기 전원 패드전극의 가장자리부를 덮고 상기 전원 패드전극의 중앙부를 노출하는 제1 노출부를 포함하고,
상기 제2 전극은 상기 제1 노출부를 통해 상기 전원 패드전극에 연결되는 유기발광표시장치.
a substrate including a display area and a power pad unit;
a thin film transistor positioned on the display area, and a first electrode connected to the thin film transistor;
a power pad electrode positioned on the power pad part; and
an organic film layer positioned on the display area and the power pad part, a second electrode positioned on the organic film layer, and a capping layer positioned on the second electrode;
The organic layer includes a first exposed portion covering an edge of the power pad electrode and exposing a central portion of the power pad electrode,
and the second electrode is connected to the power pad electrode through the first exposed part.
제1 항에 있어서,
상기 유기막층, 상기 제2 전극 및 상기 캡핑층은 상기 표시 영역으로부터 상기 전원 패드부까지 덮는 유기발광표시장치.
The method of claim 1,
The organic layer, the second electrode, and the capping layer cover the display area to the power pad part.
제1 항에 있어서,
상기 제1 노출부에는 상기 전원 패드전극과 접촉하며 상기 유기막층과 상기 제2 전극의 물질들이 혼합된 혼합부를 더 포함하는 유기발광표시장치.
The method of claim 1,
and a mixing part in contact with the power pad electrode and in which materials of the organic layer and the second electrode are mixed in the first exposed part.
제3 항에 있어서,
상기 혼합부는 측면이 상기 제2 전극과 상기 유기막층에 접촉하는 유기발광표시장치.
4. The method of claim 3,
An organic light emitting display device in which a side surface of the mixing unit contacts the second electrode and the organic layer.
제3 항에 있어서,
상기 캡핑층은 상기 혼합부를 노출하는 제2 노출부를 포함하는 유기발광표시장치.
4. The method of claim 3,
The capping layer includes a second exposed portion exposing the mixing portion.
표시 영역 및 전원 패드부를 포함하는 기판을 준비하는 단계;
상기 표시 영역 상에 박막트랜지스터와, 상기 박막트랜지스터에 연결된 제1 전극을 형성하고, 상기 전원 패드부 상에 전원 패드전극을 형성하는 단계;
상기 표시 영역과 상기 전원 패드부 상에 마스크를 이용하여 유기막층을 형성하는 단계;
상기 유기막층에 레이저 빔을 조사하여 상기 전원 패드전극을 노출하는 단계;
상기 표시 영역과 상기 전원 패드부 상에 상기 마스크를 재 이용하여 제2 전극과 캡핑층을 형성하여 상기 제2 전극과 상기 전원 패드전극을 접촉시키는 유기발광표시장치의 제조방법.
preparing a substrate including a display area and a power pad unit;
forming a thin film transistor on the display area, a first electrode connected to the thin film transistor, and forming a power pad electrode on the power pad unit;
forming an organic layer on the display area and the power pad part using a mask;
exposing the power pad electrode by irradiating a laser beam to the organic layer;
A method of manufacturing an organic light emitting display device in which a second electrode and a capping layer are formed on the display area and the power pad part by reusing the mask to contact the second electrode and the power pad electrode.
제6 항에 있어서,
상기 레이저 빔을 조사하는 공정은 진공 분위기에서 수행하는 유기발광표시장치의 제조방법.
7. The method of claim 6,
The process of irradiating the laser beam is a method of manufacturing an organic light emitting display device performed in a vacuum atmosphere.
제7 항에 있어서,
상기 유기막층, 제2 전극 및 상기 캡핑층은 상기 동일한 마스크를 이용하여 형성되는 유기발광표시장치의 제조방법.
8. The method of claim 7,
The organic layer, the second electrode, and the capping layer are formed using the same mask.
표시 영역 및 전원 패드부를 포함하는 기판을 준비하는 단계;
상기 표시 영역 상에 박막트랜지스터와, 상기 박막트랜지스터에 연결된 제1 전극을 형성하고, 상기 전원 패드부 상에 전원 패드전극을 형성하는 단계;
상기 표시 영역과 상기 전원 패드부 상에 동일한 마스크를 이용하여 유기막층, 제2 전극 및 캡핑층을 연속적으로 형성하는 단계;
상기 전원 패드전극에 대응하는 영역에 레이저 빔을 조사하여, 상기 유기막층 물질과 상기 제2 전극 물질이 혼합된 혼합부를 형성하여 상기 제2 전극과 상기 전원 패드전극을 접촉시키는 유기발광표시장치의 제조방법.
preparing a substrate including a display area and a power pad unit;
forming a thin film transistor on the display area, a first electrode connected to the thin film transistor, and forming a power pad electrode on the power pad unit;
continuously forming an organic layer, a second electrode, and a capping layer on the display area and the power pad part using the same mask;
Manufacturing of an organic light emitting display device in which a laser beam is irradiated to an area corresponding to the power pad electrode to form a mixing part in which the organic layer material and the second electrode material are mixed to contact the second electrode and the power pad electrode Way.
제9 항에 있어서,
상기 레이저 빔이 조사되면 상기 유기막층과 상기 제2 전극이 용융되어 상기 유기막층 물질과 상기 제2 전극 물질이 혼합되고, 상기 레이저 빔의 조사가 종료되면 혼합된 상기 유기막층 물질과 상기 제2 전극 물질이 고체화되어 혼합부가 형성되는 유기발광표시장치의 제조방법.
10. The method of claim 9,
When the laser beam is irradiated, the organic layer and the second electrode are melted to mix the organic layer material and the second electrode material, and when the laser beam is irradiated, the mixed organic layer material and the second electrode A method of manufacturing an organic light emitting display device in which a material is solidified to form a mixing part.
제9 항에 있어서,
상기 유기막층은 상기 전원 패드전극을 노출하는 제1 노출부가 형성되고, 상기 혼합부는 상기 제1 노출부에 형성되어, 상기 유기막층 및 상기 제2 전극과 접촉하는 유기발광표시장치의 제조방법.
10. The method of claim 9,
The organic layer includes a first exposed portion exposing the power pad electrode, and the mixing portion is formed on the first exposed portion to contact the organic layer and the second electrode.
제9 항에 있어서,
상기 캡핑층은 상기 레이저 빔에 의해 상기 혼합부를 노출하는 제2 노출부가 형성되는 유기발광표시장치의 제조방법.
10. The method of claim 9,
In the capping layer, a second exposed portion exposing the mixing portion is formed by the laser beam.
제9 항에 있어서,
상기 레이저 빔 조사 공정은 상압 분위기에서 수행되는 유기발광표시장치의 제조방법.
10. The method of claim 9,
The laser beam irradiation process is a method of manufacturing an organic light emitting display device that is performed in an atmospheric pressure atmosphere.
표시 영역 및 전원 패드부를 포함하는 기판;
상기 표시 영역 상에 위치하는 박막트랜지스터와, 상기 박막트랜지스터에 연결된 제1 전극, 상기 제1 전극 상에 위치하는 유기막층, 상기 유기막층 상에 위치하는 제2 전극, 및 상기 제2 전극 상에 위치하는 캡핑층;
상기 전원 패드부 상에 위치하는 전원 패드전극; 및
상기 제2 전극과 상기 전원 패드전극에 컨택하는 도전부재를 포함하고,
상기 표시 영역과 상기 전원 패드부 사이의 경계에서 상기 제2 전극의 측면이 노출되고,
상기 도전부재는 노출된 상기 제2 전극의 측면과 접촉하는 유기발광표시장치.
a substrate including a display area and a power pad unit;
a thin film transistor positioned on the display area, a first electrode connected to the thin film transistor, an organic film layer positioned on the first electrode, a second electrode positioned on the organic film layer, and positioned on the second electrode a capping layer;
a power pad electrode positioned on the power pad part; and
a conductive member in contact with the second electrode and the power pad electrode;
a side surface of the second electrode is exposed at a boundary between the display area and the power pad part;
The conductive member is in contact with the exposed side surface of the second electrode.
제14 항에 있어서,
상기 도전부재는 은, 구리, 알루미늄, 크롬, 몰리브덴 또는 티타늄 중 어느 하나 이상인 유기발광표시장치.
15. The method of claim 14,
The conductive member may be any one or more of silver, copper, aluminum, chromium, molybdenum, and titanium.
표시 영역 및 전원 패드부를 포함하는 기판을 준비하는 단계;
상기 표시 영역 상에 박막트랜지스터와, 상기 박막트랜지스터에 연결된 제1 전극을 형성하고, 상기 전원 패드부 상에 전원 패드전극을 형성하는 단계;
상기 표시 영역에 동일한 마스크를 이용하여 유기막층, 제2 전극 및 캡핑층을 연속적으로 형성하는 단계;
상기 전원 패드부 상에 도전물질을 형성하여 상기 제2 전극과 상기 전원 패드전극을 접촉시키는 도전부재를 형성하는 유기발광표시장치의 제조방법.
preparing a substrate including a display area and a power pad unit;
forming a thin film transistor on the display area, a first electrode connected to the thin film transistor, and forming a power pad electrode on the power pad unit;
continuously forming an organic layer, a second electrode, and a capping layer in the display area using the same mask;
A method of manufacturing an organic light emitting display device comprising forming a conductive material on the power pad part to form a conductive member contacting the second electrode and the power pad electrode.
제16 항에 있어서,
상기 도전부재는 도전물질을 적층한 후 레이저 빔을 이용하여 용융시켜 상기 제2 전극과 상기 전원 패드전극에 접촉시키는 유기발광표시장치의 제조방법.
17. The method of claim 16,
The method of manufacturing an organic light emitting display device, wherein the conductive member is melted using a laser beam after laminating a conductive material to contact the second electrode and the power pad electrode.
제16 항에 있어서,
상기 도전부재는 은 도트(Ag dot)로 형성하는 유기발광표시장치의 제조방법.
17. The method of claim 16,
The method of manufacturing an organic light emitting display device in which the conductive member is formed of silver dots (Ag dots).
제1 항에 있어서,
상기 박막트랜지스터와 상기 제1 전극 사이에 배치되는 오버코트층과;
상기 제1 전극과 상기 유기막층 사이에 배치되는 뱅크층
을 더 포함하고,
상기 표시 영역과 상기 전원 패드부 사이의 경계에서 상기 오버코트층의 측면, 상기 뱅크층의 측면이 노출되고,
상기 유기막층은 노출된 상기 오버코트층의 측면, 상기 뱅크층의 측면과 접촉하는 유기발광표시장치.
The method of claim 1,
an overcoat layer disposed between the thin film transistor and the first electrode;
a bank layer disposed between the first electrode and the organic layer
further comprising,
a side surface of the overcoat layer and a side surface of the bank layer are exposed at a boundary between the display area and the power pad part;
The organic layer is in contact with an exposed side surface of the overcoat layer and a side surface of the bank layer.
제14 항에 있어서,
상기 박막트랜지스터와 상기 제1 전극 사이에 배치되는 오버코트층과;
상기 제1 전극과 상기 유기막층 사이에 배치되는 뱅크층
을 더 포함하고,
상기 표시 영역과 상기 전원 패드부 사이의 경계에서 상기 오버코트층의 측면, 상기 뱅크층의 측면, 상기 유기막층의 측면, 상기 캡핑층의 측면이 노출되고,
상기 도전부재는 노출된 상기 오버코트층의 측면, 상기 뱅크층의 측면, 상기 유기막층의 측면, 상기 캡핑층의 측면과 접촉하는 유기발광표시장치.
15. The method of claim 14,
an overcoat layer disposed between the thin film transistor and the first electrode;
a bank layer disposed between the first electrode and the organic layer
further comprising,
a side surface of the overcoat layer, a side surface of the bank layer, a side surface of the organic layer, and a side surface of the capping layer are exposed at a boundary between the display area and the power pad part;
The conductive member is in contact with an exposed side surface of the overcoat layer, a side surface of the bank layer, a side surface of the organic layer, and a side surface of the capping layer.
KR1020150191814A 2015-12-31 2015-12-31 Organic light emitting display device and method for manufacturing of the same KR102440236B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191814A KR102440236B1 (en) 2015-12-31 2015-12-31 Organic light emitting display device and method for manufacturing of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191814A KR102440236B1 (en) 2015-12-31 2015-12-31 Organic light emitting display device and method for manufacturing of the same

Publications (2)

Publication Number Publication Date
KR20170081081A KR20170081081A (en) 2017-07-11
KR102440236B1 true KR102440236B1 (en) 2022-09-05

Family

ID=59354773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191814A KR102440236B1 (en) 2015-12-31 2015-12-31 Organic light emitting display device and method for manufacturing of the same

Country Status (1)

Country Link
KR (1) KR102440236B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102490629B1 (en) * 2017-12-20 2023-01-20 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Manufacturing the Same
KR102605559B1 (en) * 2018-10-30 2023-11-23 엘지디스플레이 주식회사 Display apparatus and multi screen display apparatus using the same
KR102598834B1 (en) * 2018-10-31 2023-11-06 엘지디스플레이 주식회사 Display apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101802523B1 (en) * 2011-08-02 2017-11-28 엘지디스플레이 주식회사 Organic light emitting display device and manufacturing method of the same
KR20150011231A (en) * 2013-07-22 2015-01-30 삼성디스플레이 주식회사 Organic light emitting display apparatus and the manufacturing method thereof

Also Published As

Publication number Publication date
KR20170081081A (en) 2017-07-11

Similar Documents

Publication Publication Date Title
US11832483B2 (en) Display device
US10923544B2 (en) Display device having first light emitting element in a non-transmission portion and a second light emitting element in a transmission portion
KR20190030944A (en) Organic light emitting display device
US11404506B2 (en) Display device
KR20190067049A (en) Organic light emitting display device
US10790344B2 (en) Display device and method for manufacturing the same
KR20190060473A (en) Organic light emitting display device
KR20210008768A (en) Organic light emitting display device
US20190140039A1 (en) Organic light emitting diode display
US20210098551A1 (en) Display device
US11107868B2 (en) Organic light emitting display device
KR102440236B1 (en) Organic light emitting display device and method for manufacturing of the same
KR20200074730A (en) Display device
US11678500B2 (en) Organic light emitting diode display device having conductive layer, conductive fill material and conductive black matrix
KR20180134638A (en) Organic light emitting display device
US11683946B2 (en) Transparent display device
KR102665677B1 (en) Organic light emitting display device
KR102590336B1 (en) Display device
KR20180014383A (en) Organic light emitting display device
KR102623973B1 (en) Display Device
KR20180014324A (en) Organic light emitting display device
KR20210039230A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant