KR102439994B1 - Resistive random access memory with amorphous oxide thin film - Google Patents
Resistive random access memory with amorphous oxide thin film Download PDFInfo
- Publication number
- KR102439994B1 KR102439994B1 KR1020200141228A KR20200141228A KR102439994B1 KR 102439994 B1 KR102439994 B1 KR 102439994B1 KR 1020200141228 A KR1020200141228 A KR 1020200141228A KR 20200141228 A KR20200141228 A KR 20200141228A KR 102439994 B1 KR102439994 B1 KR 102439994B1
- Authority
- KR
- South Korea
- Prior art keywords
- igzo
- thin film
- tio
- layer
- oxide
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 18
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000011787 zinc oxide Substances 0.000 claims abstract description 9
- 230000006870 function Effects 0.000 claims abstract description 6
- 239000002210 silicon-based material Substances 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 46
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 14
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000004408 titanium dioxide Substances 0.000 claims description 5
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 4
- 238000010926 purge Methods 0.000 claims description 4
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical group CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 claims description 4
- 239000002243 precursor Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 230000005484 gravity Effects 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 102100037807 GATOR complex protein MIOS Human genes 0.000 description 6
- 101000950705 Homo sapiens GATOR complex protein MIOS Proteins 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000027756 respiratory electron transport chain Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 241001424413 Lucia Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000002525 ultrasonication Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H01L45/1233—
-
- H01L45/1253—
-
- H01L45/145—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 저항 변화형 메모리에 관한 것으로서, N형으로 헤비하게 도핑된 규소 재질로 구성되어 하부 전극 기능을 포함하는 기판, 상기 기판 상에 형성되는 절연층, 상기 절연층 상에 형성되는 산화물층 및 상기 산화물층 상에 형성되는 상부 전극을 포함한다. 여기서, 상기 산화물층은 비정질 산화물 박막으로 이루어진다.
본 발명에 의하면 산화물 층에 IGZO(Indium-Gallium-Zinc oxide)를 사용한 저항 변화형 메모리를 제작함으로써, 전기적 특성을 향상시킬 수 있는 효과가 있다.The present invention relates to a resistance variable memory, comprising: a substrate made of a silicon material heavily doped with N-type and including a lower electrode function; an insulating layer formed on the substrate; an oxide layer formed on the insulating layer; and an upper electrode formed on the oxide layer. Here, the oxide layer is made of an amorphous oxide thin film.
According to the present invention, there is an effect of improving electrical characteristics by fabricating a resistance variable memory using IGZO (Indium-Gallium-Zinc oxide) as an oxide layer.
Description
본 발명은 저항 변화형 메모리(resistive random access memory), 비휘발성 메모리(non-volatile memory), 차세대 메모리(next generation memory), 멤리스터(memristor), 용액 공정을 이용한 다층 채널 구조 IZO 박막 제작(fabrication of multi-layer channel structure IZO thin films using solution process), 전기적, 환경적 안정성이 높은 산화물 저항 변화형 메모리에 관한 것이다. The present invention relates to a resistive random access memory, a non-volatile memory, a next generation memory, a memristor, and a multilayer channel structure IZO thin film using a solution process (fabrication) of multi-layer channel structure IZO thin films using solution process), and to an oxide-resistance variable memory with high electrical and environmental stability.
최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3), 인듐아연 산화물(InZnO), 아연주석 산화물(Zn), 인듐갈륨아연 산화물(InGaZnO) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상 기반 공정에 대한 연구가 진행되고 있다.Recently, research on oxide semiconductors to replace silicon-based semiconductor devices has been widely conducted. In terms of material, indium oxide (In 2 O 3 ), zinc oxide (ZnO), gallium oxide (Ga 2 O 3 ), indium zinc oxide (InZnO), zinc tin oxide (Zn), and indium gallium zinc oxide (InGaZnO) are based Research results on single, binary, and ternary compounds have been reported. On the other hand, in terms of the process, research on a liquid-phase-based process instead of the conventional vacuum deposition is in progress.
산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.Oxide semiconductors show the same amorphous phase compared to hydrogenated amorphous silicon, but exhibit very good mobility, so they are suitable for high-definition liquid crystal displays (LCDs) and active organic light-emitting diodes (AMOLEDs). In addition, the oxide semiconductor manufacturing technology using the liquid phase-based process has an advantage of low cost compared to the high-cost vacuum deposition method.
종래 메모리 구조에서 TiO2 -x는 캐리어(carrier) 역할을 하는 산소 공공(oxygen vacancy)을 이용하여 스위칭(switching) 동작을 구현하나, 이동 과정에서 산소 공공들 간의 제너레이션/리콤비네이션(generation/recombination) 발생으로 인한 캐리어 트랩(carrier trap), 온오프 비(on/off ratio) 감소, 전자 이동도 저하로 메모리의 엔듀런스(endurance) 특성이 열화되는 문제점이 있다. 또한, 종래 메모리에서 산화물 층(oxide layer)는 RMS(Root-mean square) 값이 높고 표면상의 결함이 존재한다는 문제점이 있다. In the conventional memory structure, TiO 2 -x implements a switching operation using oxygen vacancy serving as a carrier, but generation/recombination between oxygen vacancies in the movement process. There is a problem in that the endurance characteristic of the memory is deteriorated due to the occurrence of a carrier trap, a decrease in an on/off ratio, and a decrease in electron mobility. In addition, in the conventional memory, an oxide layer has a problem that a root-mean square (RMS) value is high and defects on the surface exist.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, IGZO(Indium-Gallium-Zinc oxide)의 전자 이동은 ns-오비탈(ns-orbital)을 통해 발생하며 비정질 상태에서도 빠른 전자 이동도를 얻을 수 있고, 메모리의 우수한 저항 스위칭 특성을 구현할 수 있기 때문에, TiO2 -x의 단점을 극복할 수 있는 저항 변화형 메모리(Resistive random access memory, ReRAM)의 전자 재료로서, 산화물 층에 IGZO를 사용하는 저항 변화형 메모리를 제공하는데 그 목적이 있다. The present invention has been devised to solve the above problems, and electron movement of IGZO (Indium-Gallium-Zinc oxide) occurs through ns-orbital, and fast electron mobility can be obtained even in an amorphous state. As an electronic material of a resistive random access memory (ReRAM) that can overcome the disadvantages of TiO 2 -x because it can implement excellent resistance switching characteristics of the memory, a resistor using IGZO for the oxide layer It aims to provide a changeable memory.
또한, 본 발명은 RF 마그네트론 스퍼터링 시스템(RF magnetron sputtering system)을 통해 IGZO를 증착한 저항 변화형 메모리를 제작하는데 그 다른 목적이 있다. In addition, another object of the present invention is to fabricate a resistance variable memory in which IGZO is deposited through an RF magnetron sputtering system.
또한, 본 발명은 후 열처리 공정을 통해 반도체 계면에 존재하는 디펙트(defect)를 제거하고 반도체 내 금속과 산소의 결합력을 증가시켜, 전자의 트랩(trap) 밀도 감소에 영향을 미침으로써, 전자 이동도와 같은 전기적 성능을 개선한 저항 변화형 메모리를 제공하는데 그 목적이 있다.In addition, the present invention removes defects existing at the semiconductor interface through a post heat treatment process and increases the bonding force between metal and oxygen in the semiconductor, thereby affecting the decrease in the trap density of electrons. An object of the present invention is to provide a resistance variable memory having improved electrical performance such as a dome.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.Objects of the present invention are not limited to the objects mentioned above, and other objects not mentioned will be clearly understood by those skilled in the art from the following description.
이와 같은 목적을 달성하기 위한 본 발명은 저항 변화형 메모리에 관한 것으로서, N형으로 헤비하게 도핑된 규소 재질로 구성되어 하부 전극 기능을 포함하는 기판, 상기 기판 상에 형성되는 절연층, 상기 절연층 상에 형성되는 산화물층 및 상기 산화물층 상에 형성되는 상부 전극을 포함한다. 여기서, 상기 산화물층은 비정질 산화물 박막으로 이루어진다. In order to achieve the above object, the present invention relates to a resistance variable memory, a substrate made of a silicon material heavily doped with N-type and including a lower electrode function, an insulating layer formed on the substrate, and the insulating layer and an oxide layer formed thereon and an upper electrode formed on the oxide layer. Here, the oxide layer is made of an amorphous oxide thin film.
상기 산화물층은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어질 수 있다. The oxide layer may be formed of an Indium-Gallium-Zinc oxide (IGZO) thin film.
상기 상부 전극은 MoW(Molybdenum tungsten)로 이루어질 수 있다. The upper electrode may be made of MoW (Molybdenum tungsten).
상기 절연층은 TiO2(Titanium dioxide)로 이루어질 수 있다. The insulating layer may be made of TiO 2 (Titanium dioxide).
본 발명에 의하면 산화물 층에 IGZO(Indium-Gallium-Zinc oxide)를 사용한 저항 변화형 메모리를 제작함으로써, 전기적 특성을 향상시킬 수 있는 효과가 있다. According to the present invention, there is an effect of improving electrical characteristics by fabricating a resistance variable memory using IGZO (Indium-Gallium-Zinc oxide) as an oxide layer.
또한, 본 발명은 저항 변화형 메모리에서 후 열처리 공정을 통해 반도체 계면에 존재하는 디펙트(defect)를 제거하고 반도체 내 금속과 산소의 결합력을 증가시켜, 전자의 트랩(trap) 밀도 감소에 영향을 미침으로써, 전자 이동도와 같은 전기적 성능을 개선한다는 효과가 있다. In addition, the present invention removes defects existing at the semiconductor interface through a post heat treatment process in the resistance variable memory and increases the bonding force between metal and oxygen in the semiconductor, thereby affecting the decrease in electron trap density. As a result, there is an effect of improving electrical performance such as electron mobility.
도 1은 본 발명의 일 실시예에 따른 저항 변화형 메모리의 기호와 구조를 도시한 도면이다.
도 2는 탑 컨택트-보텀 게이트(Top contact-bottom gate) 구조로 형성된 TiO2-x TFT와 IGZO TFT를 간략한 도식도이다.
도 3은 도 2의 TiO2 -x TFT와 IGZO TFT의 전달 특성(transfer curve)을 도시한 그래프이다.
도 4는 IGZO/TiO2 기반 저항 변화형 메모리의 전반적인 구동 메커니즘을 표현한 것이다.
도 5는 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 IGZO/TiO2 기반 저항 변화형 메모리의 전기적 성능을 측정한 결과를 도시한 그래프이다.
도 6은 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다.
도 7은 IGZO 층에 대해 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 IGZO 층의 표면적 성능을 분석하기 위해, SEM(scanning electron microscope)을 이용하여 측정한 이미지를 도시한 것이다.
도 8은 IGZO 층에 대해 진행한 후 열처리의 영향을 분석하기 위해, MIOS 구조에서의 전자 이동 메커니즘을 구현한 모식도와 에너지 밴드를 도시한 것이다.
도 9는 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 IGZO/TiO2 기반 저항 변화형 메모리의 C-V 커브(curve)를 측정한 결과를 도시한 그래프이다. 1 is a diagram illustrating symbols and structures of a resistance variable memory according to an embodiment of the present invention.
2 is a schematic schematic diagram of a TiO 2-x TFT and an IGZO TFT formed in a top contact-bottom gate structure.
FIG. 3 is a graph showing transfer curves of the TiO 2 -x TFT and the IGZO TFT of FIG. 2 .
4 is a representation of the overall driving mechanism of the IGZO / TiO 2 based resistance variable memory.
Figure 5 is a graph showing the results of measuring the electrical performance of the IGZO / TiO 2 based resistance variable memory that was subjected to post-heat treatment at 200, 300, 400, and 500 ℃ after depositing the IGZO layer, respectively.
6 is a graph showing the results of analyzing the O1s peak in the surface after depositing the IGZO layer at 200, 300, 400, and 500 ° C, respectively, by x-ray photoelectron spectroscopy (XPS). .
7 shows an image measured using a scanning electron microscope (SEM) to analyze the surface area performance of the IGZO layer after the IGZO layer is then subjected to post heat treatment at 200, 300, 400, and 500 ° C, respectively. .
Figure 8 shows a schematic diagram and energy band implementing the electron transfer mechanism in the MIOS structure in order to analyze the effect of heat treatment after proceeding to the IGZO layer.
9 is a graph showing the measurement results of the CV curve (curve) of the IGZO / TiO 2 based resistance variable memory that was subjected to post heat treatment at 200, 300, 400, and 500 ° C. after depositing the IGZO layer, respectively.
본 명세서에서 개시된 실시 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 개시에서 제안하고자 하는 실시 예는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 당해 기술분야에서 통상의 지식을 가진 자에게 실시 예들의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.Advantages and features of the embodiments disclosed herein, and methods for achieving them will become apparent with reference to the embodiments described below in conjunction with the accompanying drawings. However, the embodiments to be proposed in the present disclosure are not limited to the embodiments disclosed below, but may be implemented in various different forms, and only the present embodiments are provided to those of ordinary skill in the art. It is only provided to be a complete indication of the category.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시 예에 대해 구체적으로 설명하기로 한다. Terms used in this specification will be briefly described, and the disclosed embodiments will be described in detail.
본 명세서에서 사용되는 용어는 개시된 실시 예들의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 명세서의 상세한 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 명세서의 전반에 걸친 내용을 토대로 정의되어야 한다. The terms used in this specification have been selected as currently widely used general terms as possible while considering the functions of the disclosed embodiments, but may vary depending on the intention or precedent of a person skilled in the art, the emergence of new technology, and the like. In addition, in a specific case, there are also terms arbitrarily selected by the applicant, and in this case, the meaning will be described in detail in the detailed description of the corresponding specification. Therefore, the terms used in the present disclosure should be defined based on the meaning of the term and the content throughout the present specification, rather than the name of a simple term.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다.Expressions in the singular herein include plural expressions unless the context clearly dictates the singular.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.In the entire specification, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated. Also, as used herein, the term “unit” refers to a hardware component such as software, FPGA, or ASIC, and “unit” performs certain roles. However, "part" is not meant to be limited to software or hardware. A “unit” may be configured to reside on an addressable storage medium and may be configured to refresh one or more processors. Thus, by way of example, “part” refers to components such as software components, object-oriented software components, class components, and task components, processes, functions, properties, procedures, subroutines, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays and variables. The functionality provided within components and “parts” may be combined into a smaller number of components and “parts” or further divided into additional components and “parts”.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same components are assigned the same reference numerals regardless of the reference numerals, and the overlapping description thereof will be omitted. In describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.
도 1은 본 발명의 일 실시예에 따른 저항 변화형 메모리의 기호와 구조를 도시한 도면이다. 1 is a diagram illustrating symbols and structures of a resistance variable memory according to an embodiment of the present invention.
도 1에서 (a)는 전하와 자속과의 결합에 관련된 비선형 수동 소자임을 나타내는 전기 기호이고, (b)는 MoW/IGZO/TiO2/Si(MIOS) 기반의 저항 변화형 메모리 구조를 간략하게 도시한 것이다.In FIG. 1, (a) is an electrical symbol indicating a nonlinear passive device related to the coupling of electric charge and magnetic flux, and (b) is a schematic diagram of a resistance variable memory structure based on MoW/IGZO/TiO 2 /Si(MIOS) did it
도 1을 참조하면, 본 발명의 저항 변화형 메모리는 기판(Substrate)(110), 산화물층(Oxide layer)(120), 절연층(130) 및 상부 전극(Top electrode)(140)을 포함한다.Referring to FIG. 1 , the resistance variable memory of the present invention includes a
본 발명의 일 실시예에서 기판(110)은 N형(N-type)으로 헤비하게(heavily) 도핑된(doped) 규소(Si) 기판으로 구현될 수 있으며, 하부 전극으로 기능할 수 있다. In an embodiment of the present invention, the
절연층(120)은 기판(110) 상에 형성되며, TiO2(Titanium dioxide)로 이루어질 수 있다. The
산화물층(130)은 절연층(120) 상에 형성되며, 비정질 산화물 박막으로 이루어질 수 있다. 본 발명의 일 실시예에서 산화물층(130)은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어질 수 있다. The
상부 전극(140)은 산화물층(130) 상에 형성되며, MoW(Molybdenum tungsten)로 이루어질 수 있다. The
본 발명에서 비정질 산화물 박막을 갖는 저항 변화형 메모리의 실제 제작 과정과 실험 과정을 예시하면 다음과 같다. The actual manufacturing process and experimental process of the resistance variable memory having the amorphous oxide thin film in the present invention are exemplified as follows.
본 발명의 실시예에서 저항 변화형 메모리의 기판(110)으로는 헤비하게 도핑된(heavily doped) n형(n-type) 실리콘(Si) 웨이퍼를 사용하였으며, 두께는 600um로 구현되었다.In the embodiment of the present invention, a heavily doped n-type silicon (Si) wafer was used as the
기판(110) 표면상의 유기물과 무기물의 불순물들을 제거하기 위해 H2SO4와 H2O2를 3:1 비율로 하여 60 ℃의 온도로 20분 동안 SPM(sulfuric acid hydrogen peroxide mixture solution) 클리닝(cleaning)을 진행하였으며, 샘플을 탈이온수 (deionized water)와 IPA(acetone, isopropyl alcohol) 솔루션(solution)에 담가 각각 20분 동안 울트라 소니케이션(ultra-sonication)을 마친 후, 진공 오븐 (vacuum oven)에서 1시간 동안 건조시켰다. SPM (sulfuric acid hydrogen peroxide mixture solution) cleaning (Sulfuric acid hydrogen peroxide mixture solution) for 20 minutes at a temperature of 60 ° C with H 2 SO 4 and H 2 O 2 in a 3:1 ratio to remove organic and inorganic impurities on the surface of the
기판(110) 상에 절연층(120)을 제작하기 위해서 NCD(LUCIA D100) 사의 원자층 증착 공정 방법(atomic layer deposition, ALD) 시스템을 사용하여 TiO2(Titanium dioxide)를 증착하였다. ALD 사이클(cycle)은 Ti의 프리커서(precursor)로서 titanium tetraisopropoxide를 주입하며 시작하고, 10초 동안 N2 퍼지 가스(purge gas)를 주입하고, 1초 동안 H2O를 주입하고, 다시 10초 동안 N2 퍼지 가스를 주입하는 과정을 1 사이클로 정하여, 1 사이클 당 0.2Å 증착으로 총 1,000 사이클을 반복하여 20 nm 두께의 TiO2 박막을 형성하였다.In order to fabricate the
그리고, SPM 클리닝을 마친 TiO2 절연층 위에 산화물층(130)인 IGZO(Indium-Gallium-Zinc oxide) 채널층을 형성하기 위하여, RF 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용하여 스퍼터링(sputtering) 공정을 진행하였다. 타겟으로는 직경 3 인치(inch)의 1:1:1 비율의 IGZO(In2O3:Ga2O3:ZnO) 타겟을 사용하였으며, 타겟과 기판 간의 거리를 8 cm로 설정하였다. Then, in order to form an Indium-Gallium-Zinc oxide (IGZO) channel layer that is an
그리고, 챔버(Chamber) 내 불순물을 제거하기 위해 로터리 펌프(rotary pump)와 TMP를 이용하여 챔버 내의 초기 진공도를 3 × 10-6 torr 이하로 설정하였으며, 이후 30 sccm의 Ar 가스를 주입하여 챔버 내 진공도를 1.5 × 10-2 torr로 유지하였다. And, to remove impurities in the chamber, the initial vacuum degree in the chamber was set to 3 × 10 -6 torr or less by using a rotary pump and TMP, and then 30 sccm of Ar gas was injected into the chamber. The vacuum degree was maintained at 1.5 × 10 -2 torr.
그리고, 박막의 균일한 증착을 위해 기판을 7 rpm의 속도로 회전시켰으며, RF 파워 제너레이터(power generator)의 RF 파워(power)를 150 W로 인가하여 플라즈마를 발생시켜 20 nm의 IGZO 채널층을 증착하였다. Then, the substrate was rotated at a speed of 7 rpm for uniform deposition of the thin film, and the RF power of the RF power generator was applied to 150 W to generate plasma to form a 20 nm IGZO channel layer. deposited.
이후, IGZO 기반의 저항 변화형 메모리의 특성 최적화를 위한 온도를 확인하기 위해 퍼니스(furnace)의 온도를 평가하였으며, 각각 약 200, 300, 400, 500 ℃의 범위에서 약 1시간 동안 열처리를 진행하여 그 결과를 분석하였다. Thereafter, the temperature of the furnace was evaluated to confirm the temperature for optimizing the characteristics of the IGZO-based resistance variable memory, and heat treatment was performed in the range of about 200, 300, 400, and 500 ℃ for about 1 hour, respectively. The results were analyzed.
열처리를 진행한 이후, 상부 전극(140)을 형성하기 위하여, DC 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용하여 MoW(Molybdenum tungsten)의 소스/드레인(source/drain) 전극을 증착하였다. 챔버(Chamber) 내 진공 플라즈마를 발생시키기 위해 DC 파워 서플라이에 DC 150 W를 인가하여 10분 동안 100 nm의 MoW 소스/드레인(source/drain) 전극을 증착하였다. 형성된 MoW 상부 전극의 가로와 세로 길이는 각각 100 × 100 μm의 정사각형 형태를 띄고 있으며, 하나의 웨이퍼(wafer)에 각각 4개의 저항 변화형 메모리 소자가 배치되었다.After the heat treatment, in order to form the
최종적으로 제작한 IGZO/TiO2 저항 변화형 메모리의 전기적 성능을 파악하기 위해서 I-V 커브(curve)를 측정하였다. 또한 저항 변화형 메모리에 응용 가능한 IGZO 산화물 반도체의 최적의 후 열처리 온도 확인을 위해 조성 및 표면 분석, C-V 측정을 통해서 메모리 특성을 확인하였다.The IV curve was measured to determine the electrical performance of the finally fabricated IGZO/TiO 2 resistance variable memory. In addition, the memory characteristics were confirmed through composition, surface analysis, and CV measurement to confirm the optimum post-annealing temperature of the IGZO oxide semiconductor applicable to the resistance variable memory.
도 2는 탑 컨택트-보텀 게이트(Top contact-bottom gate) 구조로 형성된 TiO2-x TFT와 IGZO TFT를 간략한 도식도로서, (a)는 TiO2 -x TFT의 도식도이고, (b)는 IGZO TFT의 도식도이다. 2 is a simplified schematic diagram of a TiO 2-x TFT and an IGZO TFT formed in a top contact-bottom gate structure, (a) is a schematic diagram of a TiO 2 -x TFT, (b) is It is a schematic diagram of IGZO TFT.
도 2에서 두께 600 μm의 헤비하게 도핑된 n형 Si 웨이퍼(heavily doped n-type Si wafer)를 기판이자 게이트(gate) 하부 전극으로 사용하였으며, 각각의 TFT는 두께 100 nm의 SiO2를 절연막으로 사용하였다. TiO2 -x의 두께는 30 nm이며 ALD를 통해서 증착한 이후, 700 ℃에서 5분 동안 래피드 써멀 어닐링(rapid thermal annealing)을 실시하였다. a-IGZO의 두께는 50 nm이며 RF 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 통해서 증착한 후, 350 ℃에서 1시간 동안 퍼니스(furnace)에서 열처리를 하였다. 각각의 전극은 두께 100 nm의 Al으로 동일하며, 채널의 길이는 200 μm이며, 폭은 2,000 μm이다.In FIG. 2, a heavily doped n-type Si wafer having a thickness of 600 μm was used as a substrate and a lower gate electrode, and each TFT was made of 100 nm thick SiO 2 as an insulating film. was used. The thickness of TiO 2 -x was 30 nm, and after deposition through ALD, rapid thermal annealing was performed at 700° C. for 5 minutes. The thickness of a-IGZO was 50 nm, and after deposition through an RF magnetron sputtering system, heat treatment was performed in a furnace at 350° C. for 1 hour. Each electrode is identical to 100 nm thick Al, and the length of the channel is 200 μm and the width is 2,000 μm.
도 3은 도 2의 TiO2 -x TFT와 IGZO TFT의 전달 특성(transfer curve)을 도시한 그래프이다. FIG. 3 is a graph showing transfer curves of the TiO 2 -x TFT and the IGZO TFT of FIG. 2 .
도 3의 실험에서 각각 소스-드레인 전압(source-drain voltage, Vds)를 30 V로 고정하여 바이어스 전압(bias voltage)을 인가하였으며, 게이트 전압(gate voltage, Vgs)를 10~30 V까지 스텝(step) 0.2 V로 설정하여 인가하였을 때의 소스-드레인 전류(source-drain current, Ids)를 조사하였다. In the experiment of FIG. 3 , a bias voltage was applied by fixing the source-drain voltage (V ds ) to 30 V, respectively, and the gate voltage (V gs ) was increased to 10 to 30 V. The source-drain current (I ds ) when the step was set to 0.2 V and applied was investigated.
도 3을 참조하면, IGZO TFT의 일렉트론 모빌러티(electron mobility)는 11.02 cm2/Vs이며, 0.15 cm2/Vs인 TiO2 -x TFT와 비교하여 매우 우수하다. Referring to FIG. 3 , the electron mobility of the IGZO TFT is 11.02 cm 2 /Vs, which is very good compared to the TiO 2 -x TFT, which is 0.15 cm 2 /Vs.
또한 온/오프 전류비(on/off current ratio) 값은 각각 6.2 × 106, 7.2 × 103으로 차이가 큰 것을 확인할 수 있다. a-IGZO TFT의 오프 전류 레벨(off current level)은 약 1.0 × 10-10으로 TiO2 -x TFT와 유사하지만, 온 전류 레벨(on current level)은 약 1.0 × 10-3으로 7.0 × 10-7인 TiO2 -x TFT와 비교하여 저항 변화형 메모리의 특성인 HRS(high resistance state), LRS(low resistance state) 구현이 우수할 것으로 보인다.In addition, it can be seen that the on/off current ratio values are 6.2 × 10 6 and 7.2 × 10 3 , respectively, showing a large difference. The off current level of a-IGZO TFT is about 1.0 × 10 -10 , similar to TiO 2 -x TFT, but the on current level is about 1.0 × 10 -3 , 7.0 × 10 - Compared to the TiO 2 -x TFT of 7 , it is expected that the HRS (high resistance state) and LRS (low resistance state) implementation, which are the characteristics of the resistance variable memory, will be excellent.
도 4는 IGZO/TiO2 기반 저항 변화형 메모리의 전반적인 구동 메커니즘을 표현한 것이다. 4 is a representation of the overall driving mechanism of the IGZO / TiO 2 based resistance variable memory.
도 4에서 저항 변화형 메모리의 측정 기준으로 헤비하게 도핑된 n형 Si 웨이퍼(heavily doped n-type Si wafer) 기판을 하부 전극으로 사용하였으며, 상부 전극인 MoW 전극에 전압을 인가하여 a-IGZO 저항 변화형 메모리의 구동을 확인하였다. In FIG. 4, a heavily doped n-type Si wafer substrate was used as the lower electrode as a measurement standard of the resistance variable memory. The operation of the variable memory was confirmed.
도 4를 참조하면, 먼저 IGZO 산화물 활성층에 포지티브 바이어스(positive bias) 영역으로 (+) 전압이 인가될 때, 전류는 낮은 값을 유지하다가 특정 임계 전압이 될 때 급격하게 증가하게 되며, 이 과정을 SET 동작으로 명칭한다. Referring to FIG. 4 , first, when a (+) voltage is applied to the IGZO oxide active layer as a positive bias region, the current is maintained at a low value and rapidly increases when it becomes a specific threshold voltage, this process It is called SET operation.
반대로 포지티브 바이어스 영역에서 네가티브 바이어스(negative bias) 영역으로 전압이 인가될 때, 소자의 상태는 (-) 임계 전압에 도달하게 되어 전류 값이 급격하게 감소하게 되고, 이 과정을 RESET 동작이라고 명칭한다. Conversely, when a voltage is applied from the positive bias region to the negative bias region, the state of the device reaches a (-) threshold voltage, and the current value rapidly decreases. This process is called a RESET operation.
저항 변화형 메모리가 이와 같은 과정을 수행하며 IGZO 박막의 상태가 (+) 임계 전압에 도달하게 되면 필라멘트(filament)가 형성되면서 수행 경로 (conducting pathway)가 생성된다. 하지만 (-) 전압이 인가되었을 경우에는 TiO2 절연 층의 산소 트랩이 전자의 이동을 막음으로써 필라멘트의 럽쳐(rupture)를 유발시킨다. 이와 같은 과정을 통해서, 인가되는 바이어스에 따라 저항 상태가 변화하며 히스테리시스(hysteresis) 현상을 유도하여 IGZO/TiO2 저항 변화형 메모리가 구동하게 된다.The resistance variable memory performs this process, and when the state of the IGZO thin film reaches a (+) threshold voltage, a filament is formed and a conducting pathway is created. However, when a (-) voltage is applied, the oxygen trap of the TiO 2 insulating layer prevents electron movement, thereby causing rupture of the filament. Through this process, the resistance state changes according to the applied bias and induces a hysteresis phenomenon to drive the IGZO/TiO 2 resistance variable type memory.
도 5는 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 IGZO/TiO2 기반 저항 변화형 메모리의 전기적 성능을 측정한 결과를 도시한 그래프이다. Figure 5 is a graph showing the results of measuring the electrical performance of the IGZO / TiO 2 based resistance variable memory that was subjected to post-heat treatment at 200, 300, 400, and 500 ℃ after depositing the IGZO layer, respectively.
도 5에서 측정 장비로는 KEITHLEY사의 모델명 SYSTEM 4200 source meter를 사용하였으며, 2 ~ 4 V를 인가하였을 때의 I-V 커브를 확인하였다. In FIG. 5 , KEITHLEY's model name SYSTEM 4200 source meter was used as the measuring device, and the I-V curve when 2 to 4 V was applied was confirmed.
도 5 (a)의 경우 200 ℃의 범위에서 후 열처리를 진행한 저항 변화형 메모리의 I-V 커브이며, 0 ~ 4 V에서는 HRS를 보이다가 리버스 스윕(reverse sweep)인 4 V에서 약 2.83 × 10-4 A의 전류 값을 기록하고 LRS로 상태가 전환된다. 그리고, 라이트(Write) 상태에 도달한 저항 변화형 메모리는 2 V까지 인가된 후, 다시 HRS로 변하게 되며 이레이즈(erase) 상태로 전환되었음을 확인할 수 있다. In the case of FIG. 5 (a), it is an I-V curve of the resistance variable memory that was subjected to post heat treatment in the range of 200 ° C. HRS was shown at 0 ~ 4 V, but about 2.83 × 10 at 4 V which is a reverse sweep. A current value of 4 A is recorded and the state transitions to LRS. In addition, it can be seen that the resistance variable memory that has reached the write state is applied up to 2 V, then changes to HRS again and is converted to the erase state.
도 5 (b)는 300 ℃에서 후열처리를 진행한 저항 변화형 메모리의 I-V 커브이며, 4 V에서 약 9.82 × 10-4의 전류 값을 확인하였다. 5 (b) is an IV curve of a resistance variable memory subjected to post heat treatment at 300° C., and a current value of about 9.82 × 10 −4 at 4 V was confirmed.
도 5 (c)는 400 ℃에서 후열처리를 진행한 저항 변화형 메모리의 I-V 커브이고, 도 5 (d)는 500 ℃에서 후열처리를 진행한 저항 변화형 메모리의 I-V 커브로서, I-V 커브가 컴플라이언스(compliance)로 설정한 1.00 × 10-3의 전류 값까지 도달하였다.Fig. 5 (c) is an IV curve of the resistance variable memory subjected to post heat treatment at 400 °C, and Figure 5 (d) is an IV curve of the resistance variable type memory subjected to post heat treatment at 500 ° C. The IV curve is the compliance The current value of 1.00 × 10 -3 set by (compliance) was reached.
또한 저항 변화형 메모리의 후열처리 온도 상승에 따른 전류 레벨(current level) 증가로 인해 히스테리시스(hysteresis) 특성이 구현됨을 확인하였다. In addition, it was confirmed that hysteresis characteristics were realized due to an increase in a current level according to an increase in the post-heat treatment temperature of the resistance variable memory.
(a)에서 200 ℃에서 후열처리를 진행한 저항 변화형 메모리는 (+) 영역에서 완전한 히스테리시스(hysteresis) 곡선 형태를 나타내지 못하며, (b)에서 300 ℃의 경우에는 작은 폭의 히스테리시스(hysteresis) 형태를 띄고 있다. In (a), the resistance variable memory, which was subjected to post heat treatment at 200 °C, does not show a complete hysteresis curve form in the (+) region, and in (b) at 300 °C, a hysteresis form with a small width. stands out
반면에 (c)에서 후 열처리의 온도가 400 ℃인 경우에는 가장 우수한 형태의 히스테리시스를 확인할 수 있다. 하지만 (d)에서 500 ℃에서 후 열처리한 저항 변화형 메모리의 I-V 커브는 컴플라이언스 전류 값에는 도달했으나, 오프 전류 레벨(off current level)이 증가하면서 HRS와 LRS의 갭이 줄어들며 히스테리시스 특성이 감소하였다. On the other hand, when the temperature of the post heat treatment in (c) is 400 °C, the best form of hysteresis can be confirmed. However, in (d), the I-V curve of the resistance variable memory that was post-annealed at 500 °C reached the compliance current value, but as the off current level increased, the gap between HRS and LRS decreased and the hysteresis characteristics decreased.
즉, 후 열처리 온도가 낮은 범위에서는 IGZO 박막 표면의 디펙트(defect) 및 계면 저항으로 인해 전자가 트랩(trap)되어 있으며, 온도 증가에 따라 트랩 밀도 감소를 통해 캐리어 농도가 증가하면서, 메모리 특성이 개선되는 것을 확인하였다. 따라서 RF 마그네트론 스퍼터링(magnetron sputtering)에 의해 저온 증착된 IGZO 산화물 활성층에 후 열처리 온도를 400 ℃에서 진행했을 때, 캐리어 농도 및 전자의 트랩 밀도 감소를 통해 저항 변화형 메모리로서 최적의 특성을 확인하였다. 반면 500 ℃ 이상에서 열처리한 경우 IGZO 박막에서 크리스탈이 일부 형성된 불안정한 상태로 인해 히스테리시스 특성이 감소한 것으로 보인다.That is, in the low post-heat treatment temperature range, electrons are trapped due to defects and interfacial resistance of the IGZO thin film surface, and as the carrier concentration increases through a decrease in trap density as the temperature increases, the memory characteristics are improved. improvement was confirmed. Therefore, when the post-annealing temperature of the IGZO oxide active layer deposited at a low temperature by RF magnetron sputtering was performed at 400 °C, the optimal characteristics as a resistance variable memory were confirmed through reduction of carrier concentration and electron trap density. On the other hand, it seems that the hysteresis characteristics decreased due to the unstable state in which crystals were partially formed in the IGZO thin film when heat treated at 500 °C or higher.
도 6은 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다. 6 is a graph showing the results of analyzing the O1s peak in the surface after depositing the IGZO layer at 200, 300, 400, and 500 ° C, respectively, by x-ray photoelectron spectroscopy (XPS). .
도 6에서 (a)는 200 ℃, (b)는 300 ℃, (c)는 400 ℃, (d)는 500 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이고, (e)는 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크를 막대 그래프로 도시한 것이다. In FIG. 6, (a) is 200 ℃, (b) is 300 ℃, (c) is 400 ℃, (d) is 500 ℃ the O1s peak in the surface after heat treatment is performed XPS (x-ray) It is a graph showing the analysis result by photoelectron spectroscopy, and (e) is a bar graph showing the O1s peak in the surface after heat treatment at 200, 300, 400, and 500 °C.
도 6을 참조하면, (c), (e)에서 보는 바와 같이, 전기적 성능 결과가 가장 좋았던 온도 조건인 400 ℃에서 후열처리를 진행하였을 때, O1s 피크에서 산소 공공 피크(O1)의 비중이 약 78.2 %로 가장 크며, 하이드록사이드(hydroxide) 피크(O3)의 비중은 약 2.6 %로 가장 작다. Referring to FIG. 6 , as shown in (c) and (e), when post-heat treatment was performed at 400 ° C., the temperature condition with the best electrical performance results, the specific gravity of the oxygen vacancy peak (O 1 ) in the O1s peak was It is the largest at about 78.2%, and the specific gravity of the hydroxide peak (O 3 ) is the smallest at about 2.6%.
반면 도 6 (a), (e)를 보면, 200 ℃에서 후열처리를 진행한 IGZO 박막의 성분은 전체 O1s 피크에서 O1 비중이 약 53.0 %이고, O3의 비중은 약 11.6 %임을 알 수 있다. 이어서 그림 6(b), (e)를 보면, 300 ℃에서 후열처리를 진행한 IGZO 박막의 성분은 O1s 피크에서 O1의 비중이 약 49.0 %이며 200 ℃ 조건과 비교하면 O1의 비중이 약 53.0 %에서 49.0 %로 소폭 감소하였고, O3의 비중은 약 11.6 %에서 약 14.5 %로 증가하였다.On the other hand, referring to FIGS. 6 (a) and (e), the component of the IGZO thin film subjected to post-heat treatment at 200 ° C. has an O 1 specific gravity of about 53.0% in the entire O1s peak, and the specific gravity of O 3 is about 11.6%. have. Then, looking at Figure 6(b), (e), the component of the IGZO thin film subjected to post-heat treatment at 300 ℃ has a specific gravity of about 49.0% at the O1s peak, and compared with the 200 ℃ condition, the specific gravity of O 1 is about It decreased slightly from 53.0% to 49.0%, and the specific gravity of O 3 increased from about 11.6% to about 14.5%.
이와 같이 O1 피크가 작으며, O3 피크가 큰 경우에는 금속-산소 결합의 회복이 충분하게 이루어지지 않은 채로 산소 공공이 잔류하게 되고, 누설 전류의 증가로 인해 저항 변화형 메모리의 전반적인 전기적 성능이 하락하게 된다. 또한 O3 피크가 커지는 경우에는 산소 공공에 수소 이온들이 결합해서 수소와 상대적으로 강하게 결합되어있는 산소 트랩이 증가하게 되고, 전자의 이동을 방해하는 계면 트랩 전하 현상이 더욱 많이 발생하게 된다. 이는 누설 전류 발생에 일조하며 메모리 소자의 전자 이동도를 감소시키는 원인이 되기 때문에, 결과적으로 저항 변화형 메모리의 전기적 성능을 감소시킨다.As such, when the O 1 peak is small and the O 3 peak is large, oxygen vacancies remain without sufficiently recovering the metal-oxygen bond, and the overall electrical performance of the resistance variable memory due to an increase in leakage current. this will go down In addition, when the O 3 peak increases, hydrogen ions bind to oxygen vacancies and the number of oxygen traps that are relatively strongly bonded to hydrogen increases, and the interfacial trap charge phenomenon that prevents the movement of electrons occurs more. This contributes to the generation of a leakage current and causes a decrease in electron mobility of the memory device, and consequently reduces the electrical performance of the resistance variable memory.
한편 도 6 (d), (e)에서 보는 바와 같이, 후열처리 온도가 500 ℃로 더 높아질 경우, IGZO 박막의 성분은 O1s 피크에서 O1의 비중이 약 52.7 %로 크게 감소하였고, O3의 비중은 약 11.2 %로 다시 증가하였다. 이와 같이 O1의 비중이 작아지고 O3의 비중이 커지는 경우, 금속-산소 결합에서 떨어져 나온 산소가 상대적으로 농도가 낮은 박막 외부로 확산이 빠르게 진행되어 저항 변화형 메모리의 전기적 성능 하락에 원인을 제공하게 된다. 결과적으로 이는 후 열처리 온도는 400 ℃가 최적화된 조건임을 증명하는 전기적 실험 결과와 동일하였으며 이를 뒷받침하는 근거가 될 수 있다.On the other hand, as shown in FIGS. 6 (d) and (e), when the post-heat treatment temperature was increased to 500 °C, the specific gravity of O 1 in the O1s peak of the IGZO thin film was greatly reduced to about 52.7%, and the The specific gravity increased again to about 11.2%. As such, when the specific gravity of O 1 decreases and the specific gravity of O 3 increases, the oxygen separated from the metal-oxygen bond rapidly diffuses to the outside of the thin film with a relatively low concentration, which causes the decrease in the electrical performance of the resistance variable memory. will provide As a result, this was the same as the electrical test result proving that the post-heat treatment temperature was 400 °C is the optimal condition, and it can be a basis for supporting this.
도 7은 IGZO 층에 대해 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 IGZO 층의 표면적 성능을 분석하기 위해, SEM(scanning electron microscope)을 이용하여 측정한 이미지를 도시한 것이다. 7 shows an image measured using a scanning electron microscope (SEM) to analyze the surface area performance of the IGZO layer after the IGZO layer is then subjected to post heat treatment at 200, 300, 400, and 500 ° C, respectively. .
도 7은 후 열처리를 각각 200, 300, 400, 500 ℃로 진행한 IGZO 표면적의 성능을 분석하기 위해, SEM(scanning electron microscope)을 이용하여 일렉트론 하이 텐션(electron high tension)을 1.0 kV, I 프로브(probe)를 1.0 nA, 워킹 거리(working distance)를 2.5 mm로 설정하고 측정한 이미지를 나타낸 것이다. 7 is an electron high tension (electron high tension) of 1.0 kV, I probe using a scanning electron microscope (SEM) to analyze the performance of the IGZO surface area subjected to post heat treatment at 200, 300, 400, and 500 ° C, respectively. (probe) is set to 1.0 nA, the working distance (working distance) is set to 2.5 mm shows the image measured.
도 7 (a)-(c)에서 보는 바와 같이, 200에서 400 ℃까지 후 열처리 온도가 점차 높아질수록, 작은 타원형의 그레인(grain)의 결정입계(grain boundary)가 임의의 곡선 모양을 띄며 점차 커진다. 하지만 (d)와 같이, 500 ℃에서 후 열처리를 진행한 경우에는 큰 크기의 그레인(grain)과 작은 크기의 그레인(grain)이 한 표면 내에서 공존하는 것을 확인할 수 있으며, 2차 재결정(secondary recrystallization)이 확인된다. 이는 결정립의 성장 과정 중에서 특정한 결정립이 다른 것과 비교하여 급속히 조대화되는 현상을 의미하며, 특히 표면 내에 불순물이 많거나 결정화가 매우 큰 경우에 많이 발생하게 되고 결과적으로 저항 변화형 메모리의 전기적 성능을 하락시키는 원인이 된다.As shown in Fig. 7 (a)-(c), as the post heat treatment temperature from 200 to 400 °C gradually increases, the grain boundaries of small elliptical grains take on an arbitrary curved shape and gradually increase. . However, as shown in (d), in the case of post-heat treatment at 500 °C, it can be confirmed that large-sized grains and small-sized grains coexist within one surface, and secondary recrystallization ) is confirmed. This refers to a phenomenon in which certain grains are rapidly coarsened during the growth process of grains compared to others, especially when there are many impurities in the surface or crystallization is very large. cause to do
또한 후 열처리 온도가 높아질수록 그레인 바운더리(grain boundary)가 점차 뚜렷해지며, 500 ℃에서 후열처리를 진행한 a-IGZO 박막의 경우에는 박막 표면에 힐록(hillock)이 다수 관찰된다. 이는 500 ℃라는 높은 후열처리로 의해, IGZO 박막이 받는 컴프레시브 스트레스(compressive stress)를 릴렉세이션(relaxation)하는 정도가 커짐에 따라서 소형 변형이 더 심하게 발생하여 힐록(hillock)의 크기도 커지게 된 것으로 보인다. 따라서 500 ℃에서 후 열처리를 진행한 IGZO 박막은 크고 작은 여러 힐록이 발생하였기 때문에, 표면의 거칠기도 크게 하락되었다. 산화물 반도체 표면상의 거칠기가 클수록 전자의 이동을 방해하는 인터페이스 트랩 차지(interface trap charge) 현상으로 인한 전류 누설이 더욱 크게 발생하여, 소자의 전반적인 전기적 특성에도 큰 악영향을 미친다. 결과적으로 IGZO 산화물 반도체 층을 증착한 이후 후 열처리 온도를 500 ℃와 같이 너무 높게 진행한 경우에는 악화된 표면 상태를 확인할 수 있으며, 이를 통해서 500 ℃ 이상에서의 후 열처리는 저항 변화형 메모리의 성능 하락에 큰 영향을 미친다는 것을 확인할 수 있다.In addition, as the post-heat treatment temperature increases, the grain boundary gradually becomes clearer, and in the case of the a-IGZO thin film subjected to post-heat treatment at 500° C., many hillocks are observed on the surface of the thin film. This is due to the high post-heat treatment of 500 ℃, as the degree of relaxation of the compressive stress received by the IGZO thin film increases, the miniaturization is more severe, and the size of the hillock is also increased. seems to be Therefore, in the IGZO thin film subjected to post heat treatment at 500 °C, many large and small hillocks were generated, so the surface roughness was also greatly reduced. The greater the roughness of the oxide semiconductor surface, the greater the current leakage due to the interface trap charge phenomenon that prevents the movement of electrons, which greatly adversely affects the overall electrical characteristics of the device. As a result, after depositing the IGZO oxide semiconductor layer, when the post heat treatment temperature is too high, such as 500 ° C, a deteriorated surface condition can be confirmed. It can be seen that there is a significant influence on
도 8은 IGZO 층에 대해 진행한 후 열처리의 영향을 분석하기 위해, MIOS 구조에서의 전자 이동 메커니즘을 구현한 모식도와 에너지 밴드를 도시한 것이다. Figure 8 shows a schematic diagram and energy band implementing the electron transfer mechanism in the MIOS structure in order to analyze the effect of heat treatment after proceeding to the IGZO layer.
도 8 (a)는 IGZO에 진행한 후열처리의 영향을 분석하기 위해, MIOS 구조에서의 전자 이동 메커니즘을 구현한 모식도이다. IGZO를 후 열처리한 저항 변화형 메모리의 C-V 특성에서 전류의 크기와 방향은 액티브 레이어(active layer)의 상태에 크게 의존한다. 일반적으로 MIM(metal-insulator-metal) 소자에서 전류는 상부/하부 금속 전극으로부터 절연층의 계면으로 주입된 전자가 양방향으로 흐르며 인가된 바이어스 전압에 의해 방향이 결정된다. 하지만 MIOS 소자는 포지티브 바이어스(positive bias) 전압을 인가한 금속으로부터 IGZO 활성층을 향해 단방향으로 흐른다.Figure 8 (a) is a schematic diagram implementing the electron transfer mechanism in the MIOS structure in order to analyze the effect of the post-heat treatment proceeded to IGZO. The magnitude and direction of the current in the C-V characteristics of the resistance variable memory after IGZO is heat-treated largely depend on the state of the active layer. In general, in a metal-insulator-metal (MIM) device, electrons injected from the upper/lower metal electrode to the interface of the insulating layer flow in both directions, and the direction is determined by the applied bias voltage. However, the MIOS device flows unidirectionally from the metal to which a positive bias voltage is applied toward the IGZO active layer.
먼저 상부 MoW 금속 전극에 인가된 양의 전압에 의해 IGZO 활성층은 주입된 전자를 이동시켜 전자 이동 경로를 생성하고, a-IGZO/TiO2의 접촉된 계면으로부터 전자가 축적된 영역(accumulation)을 통해 전자가 주입된다. 주입된 전자는 하부 전극의 전도성에 의해 필라멘트(filament)를 형성하여 메모리를 구동시킨다. 반대로 상부 전극에 네가티브 바이어스(negative bias) 전압을 인가하면 하부 전극으로부터 TiO2 절연막에 의해 전달되는 전자는 TiO2/SiO2 계면의 커패시터(capacitor)로 작용하는 전자 고갈 영역(depletion)에 의해 전자 이동 경로가 차단된다. 따라서 전류가 거의 흐르지 않고 네가티브 바이어스(negative bias)에서 정류되어 TiO2/IGZO의 필라멘트가 럽쳐(rupture)된다. First, by a positive voltage applied to the upper MoW metal electrode, the IGZO active layer moves the injected electrons to create an electron movement path, and a-IGZO/TiO 2 Through the area where electrons are accumulated from the contact interface (accumulation) electrons are injected The injected electrons drive the memory by forming a filament by the conductivity of the lower electrode. Conversely, when a negative bias voltage is applied to the upper electrode, electrons transferred from the lower electrode by the TiO 2 insulating film move by an electron depletion region acting as a capacitor at the TiO 2 /SiO 2 interface. The path is blocked. Therefore, little current flows and is rectified in a negative bias, so that the TiO 2 /IGZO filament is ruptured.
도 8 (b)는 MIOS 구조에서 각각 포지티브 바이어스와 네가티브 바이어스를 상부 전극에 인가했을 때 들뜬 상태(excited electron)에 의한 전자 이동을 에너지 밴드로 표현한 것이다. FIG. 8(b) is an energy band expressing electron movement by excited electrons when a positive bias and a negative bias are respectively applied to the upper electrode in the MIOS structure.
도 8 (b)에서 전자와 정공은 상부 전극에 인가된 전압에 의해 들뜬 상태로 변하게 되고, 들뜬 상태로 변한 전자 혹은 정공은 TiO2 절연막을 통과(tunneling)할 수 있는 에너지를 가지게 된다.In FIG. 8(b) , electrons and holes are changed to an excited state by the voltage applied to the upper electrode, and the electrons or holes changed to the excited state have energy to pass through the TiO 2 insulating film (tunneling).
도 9는 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 IGZO/TiO2 기반 저항 변화형 메모리의 C-V 커브(curve)를 측정한 결과를 도시한 그래프이다. 9 is a graph showing the measurement results of the CV curve (curve) of the IGZO / TiO 2 based resistance variable memory that was subjected to post heat treatment at 200, 300, 400, and 500 ° C. after depositing the IGZO layer, respectively.
도 9는 IGZO 산화물 반도체 층을 증착한 이후 각각 (a) 200, (b) 300, (c) 400, (d) 500 ℃로 후 열처리를 진행한 IGZO/TiO2 기반의 저항 변화형 메모리에 대해서 0.1초 간격으로 2~4 V 범위에서 C-V 커브를 측정한 결과이다. Figure 9 is after depositing the IGZO oxide semiconductor layer (a) 200, (b) 300, (c) 400, (d) after heat treatment at 500 ℃, respectively, IGZO / TiO 2 With respect to the resistance variable memory based on This is the result of measuring the CV curve in the range of 2 to 4 V at 0.1 second intervals.
도 9에서 주파수는 1 kHz로 설정을 유지하였으며, 인가한 전압에 대해서 y축은 커패시턴스(capacitance) 값을 가장 큰 값으로 나눈 C/Cmax 값을 나타낸다. In FIG. 9 , the frequency was maintained at 1 kHz, and for the applied voltage, the y-axis represents the C/Cmax value obtained by dividing the capacitance value by the largest value.
도 9 (a)에서 보는 바와 같이, 후열처리를 200 ℃에서 진행한 저항 변화형 메모리는 반전된 인버전(inversion) 영역에서 C/Cmax 값이 약 0.91이지만 어큐뮬레이션(accumulation) 영역에서는 약 0.99로 아주 미세한 차이가 나는 것을 확인할 수 있다. As shown in FIG. 9(a), in the resistance variable memory subjected to post-heat treatment at 200° C., the C/Cmax value was about 0.91 in the inverted inversion region, but about 0.99 in the accumulation region. You can see that there is a very subtle difference.
또한 도 9 (b)에서 후열처리를 300 ℃에서 진행한 저항 변화형 메모리의 경우와 도 9 (d)에서 후열처리를 500 ℃에서 진행한 저항 변화형 메모리의 경우, 인버전(inversion) 영역에서 C/Cmax 값은 약 0.90이며 어큐뮬레이션(accumulation) 영역에서는 약 0.98로 200 ℃에서 후열처리를 진행한 경우와 큰 차이가 없다. In addition, in the case of the resistance variable memory in which the post heat treatment was performed at 300 °C in Fig. 9 (b) and in the case of the resistance variable memory in which the post heat treatment was performed at 500 °C in Fig. 9 (d), in the inversion region The C/Cmax value is about 0.90, and it is about 0.98 in the accumulation area, which is not significantly different from the case of post-heat treatment at 200 °C.
도 9 (a), (b), (d)에서 보는 바와 같이, 후열처리 부족으로 인해 저온에서는 절연막, 고온에서는 도체에 가까운 특성을 가지며 MIM과 유사한 특성을 보이는 것을 확인할 수 있다. 9 (a), (b), and (d), due to the lack of post-heat treatment, it has characteristics similar to that of an insulating film at a low temperature and a conductor at a high temperature, and it can be confirmed that it shows characteristics similar to MIM.
하지만 도 9 (c)에서 보는 바와 같이 400 ℃에서 후열처리를 진행한 저항 변화형 메모리의 경우, 상부 MoW 전극에 2~0 V를 인가하였을 때 C/Cmax 값은 약 0.45로 현 상태가 인버전(inversion) 구간임을 확인할 수 있다. 이때 산화물 층을 관통하는 전계가 소수 캐리어를 반도체 표면으로 유인할 만큼 충분히 커지게 되는데, 반도체 표면의 전자 농도는 고주파 신호에 응답하지 못하기 때문에 상대적으로 일정하게 유지된다. However, as shown in FIG. 9(c), in the case of the resistance variable memory subjected to the post-heat treatment at 400°C, when 2~0 V is applied to the upper MoW electrode, the C/Cmax value is about 0.45, and the current state is inversion. (inversion) section can be confirmed. At this time, the electric field passing through the oxide layer becomes large enough to attract minority carriers to the semiconductor surface, and the electron concentration on the semiconductor surface is kept relatively constant because it does not respond to a high-frequency signal.
이후 0~2 V를 인가하였을 경우, 인가하는 전압이 (-)에서 (+)로 증가하기 때문에 MoW 전극 내의 전자의 에너지는 낮아지고 전극과 산화물 경계 면에는 (+) 전하들이 모이게 된다. 따라서 반도체와 산화물 경계 면 부근에서 대응되는 (-) 전하들이 모이게 되어 정공을 몰아내거나 재결합이 발생하고 경계 면에는 캐리어가 없는 공핍 상태인 디플리션(depletion) 영역이 된다. Then, when 0 to 2 V is applied, the applied voltage increases from (-) to (+), so the energy of electrons in the MoW electrode is lowered, and (+) charges are collected at the interface between the electrode and the oxide. Accordingly, corresponding (-) charges are gathered near the interface between the semiconductor and the oxide to drive out holes or recombine, and the interface becomes a depletion region where there are no carriers.
2~4 V를 인가하였을 경우에, C/Cmax 값은 약 0.98로 금속과 산화물 반도체 층의 경계 면에는 전자들이 모이게 되고 커패시턴스(capacitance) 값이 증가하는 어큐뮬레이션(accumulation) 영역에 도달하게 된다. 결론적으로 후 열처리를 400 ℃에서 진행한 IGZO 기반 저항 변화형 메모리의 MoW 전극이 각각 포지티브 바이어스, 네가티브 바이어스 전압으로 인가될 때, C-V 값을 통해 메모리 특성이 최적화되는 것을 확인할 수 있다.When 2 to 4 V is applied, the C/Cmax value is about 0.98, and electrons are collected at the interface between the metal and the oxide semiconductor layer, reaching an accumulation region where the capacitance value increases. In conclusion, it can be confirmed that the memory characteristics are optimized through the C-V value when the MoW electrodes of the IGZO-based resistance variable memory, which were subjected to post heat treatment at 400 °C, are respectively applied with positive and negative bias voltages.
이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.The present invention has been described above using several preferred embodiments, but these embodiments are illustrative and not restrictive. Those of ordinary skill in the art to which the present invention pertains will understand that various changes and modifications can be made without departing from the spirit of the present invention and the scope of the appended claims.
110 기판 120 절연층
130 산화물층 140 상부 전극110
130
Claims (4)
상기 기판 상에 형성되는 절연층;
상기 절연층 상에 형성되는 산화물층; 및
상기 산화물층 상에 형성되는 상부 전극을 포함하되,
상기 산화물층은 비정질 산화물 박막인 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어지고,
상기 상부 전극은 MoW(Molybdenum tungsten)로 이루어지고,
상기 절연층은 TiO2(Titanium dioxide)로 이루어지며,
상기 TiO2를 형성함에 있어서, 원자층 증착 공정 방법(atomic layer deposition, ALD) 시스템을 사용하여 TiO2(Titanium dioxide)를 증착하되, ALD 사이클(cycle)은 Ti의 프리커서(precursor)로서 titanium tetraisopropoxide를 주입하며 시작하고, 10초 동안 N2 퍼지 가스(purge gas)를 주입하고, 1초 동안 H2O를 주입하고, 다시 10초 동안 N2 퍼지 가스를 주입하는 과정을 1 사이클로 정하여, 1 사이클 당 0.2Å 증착으로 총 1,000 사이클을 반복하여 20 nm 두께의 TiO2 박막을 형성하고,
상기 IGZO 박막을 형성함에 있어서, RF 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용한 스퍼터링(sputtering) 공정을 진행하되, RF 파워 제너레이터(power generator)의 RF 파워(power)를 150 W로 인가하여 플라즈마를 발생시켜 20 nm의 IGZO 채널층을 증착하는 방식으로 상기 IGZO 박막을 형성하고,
상기 IGZO 박막에 400 ℃에서 후 열처리 공정을 진행하는 것을 특징으로 하는 저항 변화형 메모리.
a substrate made of a silicon material heavily doped with N-type and including a lower electrode function;
an insulating layer formed on the substrate;
an oxide layer formed on the insulating layer; and
Including an upper electrode formed on the oxide layer,
The oxide layer is made of an amorphous oxide thin film, IGZO (Indium-Gallium-Zinc oxide) thin film,
The upper electrode is made of MoW (Molybdenum tungsten),
The insulating layer is made of TiO 2 (Titanium dioxide),
In forming the TiO 2 , TiO 2 (Titanium dioxide) is deposited using an atomic layer deposition (ALD) system, and the ALD cycle is titanium tetraisopropoxide as a precursor of Ti. Start by injecting, N 2 purge gas is injected for 10 seconds, H 2 O is injected for 1 second, and the process of injecting N 2 purge gas for 10 seconds is set as 1 cycle, 1 cycle A total of 1,000 cycles were repeated with 0.2 Å deposition per layer to form a TiO 2 thin film with a thickness of 20 nm,
In forming the IGZO thin film, a sputtering process using an RF magnetron sputtering system is performed, but the RF power of the RF power generator is applied to 150 W to generate plasma to form the IGZO thin film by depositing a 20 nm IGZO channel layer,
Resistance variable memory, characterized in that the IGZO thin film is subjected to a post heat treatment process at 400 °C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200141228A KR102439994B1 (en) | 2020-10-28 | 2020-10-28 | Resistive random access memory with amorphous oxide thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200141228A KR102439994B1 (en) | 2020-10-28 | 2020-10-28 | Resistive random access memory with amorphous oxide thin film |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| KR20220056544A KR20220056544A (en) | 2022-05-06 |
| KR102439994B1 true KR102439994B1 (en) | 2022-09-14 |
| KR102439994B9 KR102439994B9 (en) | 2022-12-05 |
Family
ID=81584482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200141228A KR102439994B1 (en) | 2020-10-28 | 2020-10-28 | Resistive random access memory with amorphous oxide thin film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102439994B1 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101336485B (en) | 2005-12-02 | 2012-09-26 | 出光兴产株式会社 | TFT substrate and method for manufacturing TFT substrate |
| KR20150094387A (en) * | 2014-02-11 | 2015-08-19 | 충북대학교 산학협력단 | Ultra-thin layer based memristor driven by low voltage |
| KR20180134121A (en) * | 2017-06-08 | 2018-12-18 | 에스케이하이닉스 주식회사 | Resistance Change Memory Device |
| KR102154477B1 (en) * | 2018-12-07 | 2020-09-10 | 충북대학교 산학협력단 | Multi-layer channel structure IZO resistive random access memory using solution process and fabrication method thereof |
| KR102213225B1 (en) * | 2019-05-17 | 2021-02-08 | 김은도 | Memristor device and manufacturing method thereof |
-
2020
- 2020-10-28 KR KR1020200141228A patent/KR102439994B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR102439994B9 (en) | 2022-12-05 |
| KR20220056544A (en) | 2022-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5723262B2 (en) | Thin film transistor and sputtering target | |
| JP6296463B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP5291928B2 (en) | Oxide semiconductor device and manufacturing method thereof | |
| US8044402B2 (en) | Amorphous insulator film and thin-film transistor | |
| KR102364105B1 (en) | Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method | |
| JP2012028481A (en) | Field-effect transistor and manufacturing method of the same | |
| KR102439995B1 (en) | Method for manufacturing resistive random access memory | |
| KR102439994B1 (en) | Resistive random access memory with amorphous oxide thin film | |
| KR102439998B1 (en) | Method for manufacturing resistive random access memory using post thermal annealing | |
| KR102439996B1 (en) | Apparatus and method for producing an oxide layer in an oxide semiconductor | |
| KR102439997B1 (en) | Apparatus and method for producing top electrode in an oxide semiconductor | |
| JP2011258804A (en) | Field effect transistor and manufacturing method therefor | |
| US20220302386A1 (en) | Method for manufacturing a conductive bridging memory device | |
| KR102592055B1 (en) | Transparent oxide non-volatile resistive variable memory | |
| KR102231372B1 (en) | Metal oxide thin film transistor and preparation method thereof | |
| KR102574530B1 (en) | Transparent oxide memristor | |
| CN107452810B (en) | Metal oxide thin film transistor and preparation method thereof | |
| KR102299658B1 (en) | Method for manufacturing oxide thin film transistor according to femtosecond laser surface treatment and oxide thin film transistor manufactured by the manufacturing method | |
| KR102431927B1 (en) | Thin film transistor with passivation film | |
| KR102297581B1 (en) | Method for manufacturing oxide thin film transistor according to gas flow rate and oxide thin film transistor manufactured by the manufacturing method | |
| KR102431923B1 (en) | Method for manufacturing thin film transistor | |
| KR102431925B1 (en) | Fabrication method for thin-film transistor using femtosecond laser process for improving electrical characteristic | |
| KR102431921B1 (en) | Oxide thin-film transistor based on oxygen plasma treatment, and fabrication method thereof | |
| US11515429B2 (en) | Thin film transistor including oxide semiconductor layer | |
| KR20200057372A (en) | DOPED TIN OXIDE THIN FILE TRANSISTOR and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] |