KR102574530B1 - Transparent oxide memristor - Google Patents

Transparent oxide memristor Download PDF

Info

Publication number
KR102574530B1
KR102574530B1 KR1020210110870A KR20210110870A KR102574530B1 KR 102574530 B1 KR102574530 B1 KR 102574530B1 KR 1020210110870 A KR1020210110870 A KR 1020210110870A KR 20210110870 A KR20210110870 A KR 20210110870A KR 102574530 B1 KR102574530 B1 KR 102574530B1
Authority
KR
South Korea
Prior art keywords
oxide
igzo
memristor
heat treatment
substrate
Prior art date
Application number
KR1020210110870A
Other languages
Korean (ko)
Other versions
KR20230028957A (en
Inventor
김성진
이재윤
Original Assignee
충북대학교 산학협력단
김성진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단, 김성진 filed Critical 충북대학교 산학협력단
Priority to KR1020210110870A priority Critical patent/KR102574530B1/en
Publication of KR20230028957A publication Critical patent/KR20230028957A/en
Application granted granted Critical
Publication of KR102574530B1 publication Critical patent/KR102574530B1/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Abstract

본 발명은 투명 산화물 멤리스터에 관한 것으로서, 하부 전극 기능을 포함하는 기판, 상기 기판 상에 형성되는 절연층, 상기 절연층 상에 형성되는 산화물층 및 상기 산화물층 상에 형성되는 상부 전극을 포함하되, 상기 기판은 글래스(glass) 재질로 이루어진다.
본 발명에 의하면 산화물 층에 IGZO(Indium-Gallium-Zinc oxide)를 사용한 투명 산화물 멤리스터를 제작함으로써, 전기적 특성을 향상시킬 수 있는 효과가 있다.
The present invention relates to a transparent oxide memristor, which includes a substrate having a lower electrode function, an insulating layer formed on the substrate, an oxide layer formed on the insulating layer, and an upper electrode formed on the oxide layer, , The substrate is made of a glass material.
According to the present invention, by manufacturing a transparent oxide memristor using IGZO (Indium-Gallium-Zinc oxide) in an oxide layer, there is an effect of improving electrical characteristics.

Description

투명 산화물 멤리스터 {Transparent oxide memristor}Transparent oxide memristor {Transparent oxide memristor}

본 발명은 저항 변화형 메모리(resistive random access memory), 비휘발성 메모리(non-volatile memory), 투명 메모리 디바이스(transparent memory device), 차세대 메모리(next generation memory), 멤리스터(memristor), 스퍼터링 시스템으로 증착한 IGZO 박막 제작(Fabrication of IGZO thin-film deposited by sputtering system), 전기적, 환경적 안정성이 높은 산화물 멤리스터에 관한 것이다.The present invention is a resistive random access memory, a non-volatile memory, a transparent memory device, a next generation memory, a memristor, and a sputtering system. Fabrication of IGZO thin-film deposited by sputtering system, oxide memristor with high electrical and environmental stability.

최근 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3), 인듐아연 산화물(InZnO), 아연주석 산화물(Zn), 인듐갈륨아연 산화물(InGaZnO) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상 기반 공정에 대한 연구가 진행되고 있다.Recently, research on oxide semiconductors to replace silicon-based semiconductor devices has been widely conducted. In terms of materials, it is based on indium oxide (In 2 O 3 ), zinc oxide (ZnO), gallium oxide (Ga 2 O 3 ), indium zinc oxide (InZnO), zinc tin oxide (Zn), and indium gallium zinc oxide (InGaZnO). The results of studies on single, binary, and tertiary compounds are reported. On the other hand, in terms of process, research on a liquid-based process that replaces the existing vacuum deposition is being conducted.

산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.Oxide semiconductors show the same amorphous phase as hydrogenated amorphous silicon, but show very good mobility, so they are suitable for high-definition liquid crystal displays (LCDs) and active organic light emitting diodes (AMOLEDs). In addition, the oxide semiconductor manufacturing technology using a liquid-phase process has an advantage of low cost compared to the high-cost vacuum deposition method.

종래 메모리 구조에서 TiO2 -x는 캐리어(carrier) 역할을 하는 산소 공공(oxygen vacancy)을 이용하여 스위칭(switching) 동작을 구현하나, 이동 과정에서 산소 공공들 간의 제너레이션/리콤비네이션(generation/recombination) 발생으로 인한 캐리어 트랩(carrier trap), 온오프 비(on/off ratio) 감소, 전자 이동도 저하로 메모리의 엔듀런스(endurance) 특성이 열화되는 문제점이 있다. 또한, 종래 메모리의 산화물 층(oxide layer)에서 RMS(Root-mean square) 값이 높고 표면상의 결함이 존재한다는 문제점이 있다. 또한, 저온 스퍼터링(sputtering)으로 제작되는 IGZO 박막은 전극과 산화물 반도체 층의 계면에서 접촉 저항이 발생한다는 문제점이 있다. In a conventional memory structure, TiO 2 -x implements a switching operation using oxygen vacancies serving as carriers, but generation/recombination between oxygen vacancies during the transfer process There are problems in that the endurance characteristics of the memory are deteriorated due to a carrier trap, a decrease in an on/off ratio, and a decrease in electron mobility due to generation. In addition, there is a problem that a root-mean square (RMS) value is high in an oxide layer of a conventional memory and defects exist on the surface. In addition, the IGZO thin film produced by low-temperature sputtering has a problem in that contact resistance occurs at the interface between the electrode and the oxide semiconductor layer.

대한민국 공개특허 10-2008-0082616Republic of Korea Patent Publication 10-2008-0082616

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, IGZO(Indium-Gallium-Zinc oxide)의 전자 이동은 ns-오비탈(ns-orbital)을 통해 발생하며 비정질 상태에서도 빠른 전자 이동도를 얻을 수 있고, 메모리의 우수한 저항 스위칭 특성을 구현할 수 있기 때문에, TiO2 -x의 단점을 극복할 수 있는 저항 변화형 메모리(Resistive random access memory, ReRAM)의 전자 재료로서, 산화물 층에 IGZO를 사용한 투명 산화물 비휘발성 멤리스터를 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, and electron movement of IGZO (Indium-Gallium-Zinc oxide) occurs through ns-orbital (ns-orbital), and fast electron mobility can be obtained even in an amorphous state. Since it can implement excellent resistance switching characteristics of the memory, TiO 2 -x is an electronic material for resistive random access memory (ReRAM) that can overcome the disadvantages of transparent oxide using IGZO in the oxide layer. Its purpose is to provide a non-volatile memristor.

또한, 본 발명은 RF 마그네트론 스퍼터링 시스템(RF magnetron sputtering system)을 통해 IGZO를 증착한 투명 산화물 비휘발성 멤리스터를 제작하는데 그 다른 목적이 있다. In addition, another object of the present invention is to fabricate a transparent oxide non-volatile memristor deposited with IGZO through an RF magnetron sputtering system.

또한, 본 발명은 후 열처리 공정을 통해 반도체 계면에 존재하는 디펙트(defect)를 제거하고 반도체 내 금속과 산소의 결합력을 증가시켜, 전자의 트랩(trap) 밀도 감소에 영향을 미침으로써, 전자 이동도와 같은 전기적 성능을 개선한 투명 산화물 비휘발성 멤리스터를 제공하는데 그 다른 목적이 있다.In addition, the present invention removes defects at the semiconductor interface through a post-heat treatment process and increases the binding force between metal and oxygen in the semiconductor, thereby reducing the trap density of electrons, thereby reducing electron movement. Another object is to provide a transparent oxide non-volatile memristor with improved electrical performance such as that of a coating.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The object of the present invention is not limited to the object mentioned above, and other objects not mentioned will be clearly understood by those skilled in the art from the description below.

이와 같은 목적을 달성하기 위한 본 발명은 투명 산화물 멤리스터에 관한 것으로서, 하부 전극 기능을 포함하는 기판, 상기 기판 상에 형성되는 절연층, 상기 절연층 상에 형성되는 산화물층 및 상기 산화물층 상에 형성되는 상부 전극을 포함하되, 상기 기판은 글래스(glass) 재질로 이루어진다. The present invention for achieving the above object relates to a transparent oxide memristor, which includes a substrate having a lower electrode function, an insulating layer formed on the substrate, an oxide layer formed on the insulating layer, and an oxide layer formed on the oxide layer. An upper electrode is formed, but the substrate is made of a glass material.

상기 기판은 ITO(Indium Tin Oxide) 글래스 기판(glass substrate)으로 구현될 수 있다. The substrate may be implemented as an indium tin oxide (ITO) glass substrate.

상기 절연층은 TiO2(Titanium dioxide)로 이루어질 수 있다. The insulating layer may be made of TiO 2 (titanium dioxide).

상기 산화물층은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어질 수 있다. The oxide layer may be formed of an indium-gallium-zinc oxide (IGZO) thin film.

상기 상부 전극은 은(Ag)으로 구성될 수 있다. The upper electrode may be made of silver (Ag).

본 발명에 의하면 산화물 층에 IGZO(Indium-Gallium-Zinc oxide)를 사용한 투명 산화물 멤리스터를 제작함으로써, 전기적 특성을 향상시킬 수 있는 효과가 있다. According to the present invention, by manufacturing a transparent oxide memristor using IGZO (Indium-Gallium-Zinc oxide) in an oxide layer, there is an effect of improving electrical characteristics.

또한, 본 발명은 투명 산화물 비휘발성 멤리스터에서 후 열처리 공정을 통해 반도체 계면에 존재하는 디펙트(defect)를 제거하고 반도체 내 금속과 산소의 결합력을 증가시켜, 전자의 트랩(trap) 밀도 감소에 영향을 미침으로써, 전자 이동도와 같은 전기적 성능을 개선한다는 효과가 있다. In addition, the present invention removes defects at the semiconductor interface through a post-heat treatment process in a transparent oxide nonvolatile memristor and increases the binding force between metal and oxygen in the semiconductor, thereby reducing the trap density of electrons. By influencing, there is an effect of improving electrical performance such as electron mobility.

도 1은 본 발명의 일 실시예에 따른 투명 산화물 멤리스터의 구조를 간략하게 도시한 도면이다.
도 2는 IGZO/TiO2 기반 멤리스터(ReRAM)의 전반적인 구동 메커니즘을 표현한 것이다.
도 3은 IGZO 산화물층을 증착한 이후 각각 200, 250, 300, 350 ℃로 후 열처리를 진행한 IGZO/TiO2 기반 멤리스터의 전기적 성능을 측정한 결과를 도시한 그래프이다.
도 4는 IGZO 산화물층을 증착한 이후 각각 200, 250, 300, 350 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다.
도 5는 후열처리를 각각 200, 250, 300, 350 ℃로 진행한 IGZO/TiO2 멤리스터의 에너지 밴드갭(energy bandgap)을 분석하기 위하여 측정한 트랜스미턴스/포톤 에너지 그래프(Transmittance/Photon energy graph)이다.
도 6은 후열처리를 각각 350 ℃로 진행한 IGZO/TiO2 멤리스터의 리텐션 및 사이클링 테스트(Retention & Cycling test) 결과를 도시한 것이다.
도 7은 후열처리를 각각 350 ℃로 진행한 IGZO/TiO2 멤리스터와 a-IGZO 기반 박막 트랜지스터를 하나의 회로로 조합하여 새로 제작한 멤-트랜지스터(Mem-transistor)의 회로도와 트랜스퍼 커브를 도시한 것이다.
1 is a schematic diagram showing the structure of a transparent oxide memristor according to an embodiment of the present invention.
2 is an expression of the overall driving mechanism of IGZO/TiO 2 -based memristor (ReRAM).
3 is a graph showing the results of measuring the electrical performance of IGZO/TiO 2 -based memristors subjected to heat treatment at 200, 250, 300, and 350 °C, respectively, after depositing an IGZO oxide layer.
4 is a graph showing the results of analyzing the O1s peak in the surface after depositing an IGZO oxide layer and post-heating at 200, 250, 300, and 350 ° C, respectively, by XPS (x-ray photoelectron spectroscopy) am.
5 is a graph of transmittance / photon energy measured to analyze the energy bandgap of IGZO / TiO 2 memristors subjected to post-heat treatment at 200, 250, 300, and 350 ° C, respectively. graph).
FIG. 6 shows the results of retention and cycling tests of IGZO/TiO 2 memristors subjected to post-heat treatment at 350° C., respectively.
FIG. 7 shows a circuit diagram and transfer curve of a newly fabricated mem-transistor by combining an IGZO/TiO2 memristor and a-IGZO-based thin film transistor subjected to post-heat treatment at 350 ° C., respectively, into one circuit. will be.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the present application, it should not be interpreted in an ideal or excessively formal meaning. don't

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same reference numerals are given to the same components regardless of reference numerals, and overlapping descriptions thereof will be omitted. In describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.

도 1은 본 발명의 일 실시예에 따른 투명 산화물 멤리스터의 구조를 간략하게 도시한 도면이다.1 is a schematic diagram showing the structure of a transparent oxide memristor according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 멤리스터는 기판(Substrate)(110), 절연층(Insulator layer)(120), 산화물층(Oxide layer)(130) 및 상부 전극(Top electrode)(140)을 포함한다.Referring to FIG. 1, the memristor of the present invention includes a substrate 110, an insulator layer 120, an oxide layer 130, and a top electrode 140. include

본 발명의 일 실시예에서 기판(110)은 ITO(Indium Tin Oxide) 글래스 기판(glass substrate)으로 구현될 수 있으며, 하부 전극으로 기능할 수 있다. In one embodiment of the present invention, the substrate 110 may be implemented as an indium tin oxide (ITO) glass substrate, and may function as a lower electrode.

절연층(120)은 기판(110) 상에 형성되며, TiO2(Titanium dioxide)로 이루어질 수 있다. The insulating layer 120 is formed on the substrate 110 and may be made of TiO 2 (titanium dioxide).

산화물층(130)은 절연층(120) 상에 형성되며, 비정질 산화물 박막으로 이루어질 수 있다. 본 발명의 일 실시예에서 산화물층(130)은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어질 수 있다. The oxide layer 130 is formed on the insulating layer 120 and may be made of an amorphous oxide thin film. In one embodiment of the present invention, the oxide layer 130 may be formed of an indium-gallium-zinc oxide (IGZO) thin film.

상부 전극(140)은 산화물층(130) 상에 형성되며, 은(Ag)으로 구성될 수 있다. The upper electrode 140 is formed on the oxide layer 130 and may be made of silver (Ag).

도 1의 실시예에서는 Ag/IGZO/TiO2/ITO 글래스(glass) 기반의 MIOS ReRAM 구조를 간략하게 나타내며, 전기 기호는 ReRAM이 전하와 자속과의 결합에 관련된 비선형 수동 소자임을 의미한다. ITO 하부 전극(110) 위에 절연층을 제작하기 위해서 ALD 시스템을 사용하여 약 2 nm의 TiO2를 증착하였다. 그리고, 산화물층(130)을 형성하기 위해서 In:Ga:Zn 조성비가 1:1:1 mol.%로 구성된 타겟 기반의 RF 마그네트론 스퍼터링(magnetron sputtering) 공정을 통해 IGZO 박막(130)을 약 20 nm 두께로 증착하였다. 이후, IGZO 상부에 섀도우 마스크(shadow mask)를 사용하여 이베로레이션(evaporation) 공정을 통해 100 nm 두께의 은(Ag) 소스/드레인(source/drain) 전극을 증착하였다.In the embodiment of FIG. 1, the Ag/IGZO/TiO 2 /ITO glass-based MIOS ReRAM structure is briefly shown, and the electrical symbol means that the ReRAM is a nonlinear passive device related to a combination of charge and magnetic flux. In order to prepare an insulating layer on the ITO lower electrode 110, about 2 nm of TiO 2 was deposited using an ALD system. In addition, in order to form the oxide layer 130, an IGZO thin film 130 was formed with a 1:1:1 mol.% In:Ga:Zn composition ratio of about 20 nm through a target-based RF magnetron sputtering process. deposited in thickness. Thereafter, a 100 nm-thick silver (Ag) source/drain electrode was deposited on the IGZO using a shadow mask through an evaporation process.

본 발명에서 비정질 산화물 박막을 갖는 멤리스터의 실제 제작 과정과 실험 과정을 예시하면 다음과 같다. In the present invention, an actual manufacturing process and an experimental process of a memristor having an amorphous oxide thin film are exemplified as follows.

본 발명의 실시예에서 멤리스터의 기판(110)으로는 ITO(Indium Tin Oxide) 글래스 기판을 사용하였으며, 두께는 150nm로 구현되었다.In an embodiment of the present invention, an indium tin oxide (ITO) glass substrate is used as the substrate 110 of the memristor and has a thickness of 150 nm.

표면상의 유기물과 무기물의 불순물들을 제거하기 위해 초청정수(D.I water), 아세톤, IPA에서 각각 15분 동안 초음파 표면 처리를 진행한 후, 진공 오븐(vacuum oven)에서 1시간 동안 건조시켰다.In order to remove organic and inorganic impurities on the surface, ultrasonic surface treatment was performed in DI water, acetone, and IPA for 15 minutes each, and then dried in a vacuum oven for 1 hour.

기판(110) 상에 절연층(120)을 제작하기 위해서 NCD(LUCIA D100) 사의 원자층 증착 공정 방법(atomic layer deposition, ALD) 시스템을 사용하여 TiO2(Titanium dioxide)를 증착하였다. ALD 사이클(cycle)은 Ti의 프리커서(precursor)로서 titanium tetraisopropoxide를 주입하며 시작하고, 10초 동안 N2 퍼지 가스(purge gas)를 주입하고, 1초 동안 H2O를 주입하고, 다시 10초 동안 N2 퍼지 가스를 주입하는 과정을 1 사이클로 정하여, 1 사이클 당 0.2Å 증착으로 총 1,000 사이클을 반복하여 2 nm 두께의 TiO2 박막을 형성하였다.In order to manufacture the insulating layer 120 on the substrate 110, titanium dioxide (TiO 2 ) was deposited using an atomic layer deposition (ALD) system manufactured by NCD (LUCIA D100). The ALD cycle starts by injecting titanium tetraisopropoxide as a precursor of Ti, injecting N 2 purge gas for 10 seconds, injecting H 2 O for 1 second, and then injecting 10 seconds again. A process of injecting N 2 purge gas was set as one cycle, and a total of 1,000 cycles were repeated with 0.2 Å deposition per cycle to form a TiO 2 thin film having a thickness of 2 nm.

그리고, SPM 클리닝을 마친 TiO2 절연층 위에 산화물층(130)인 IGZO(Indium-Gallium-Zinc oxide) 채널층을 형성하기 위하여, RF 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용하여 스퍼터링(sputtering) 공정을 진행하였다. 타겟으로는 직경 3 인치(inch)의 1:1:1 비율의 IGZO(In2O3:Ga2O3:ZnO) 타겟을 사용하였으며, 타겟과 기판 간의 거리를 8 cm로 설정하였다. And, in order to form an indium-gallium-zinc oxide (IGZO) channel layer as the oxide layer 130 on the TiO 2 insulating layer that has been cleaned by SPM, a sputtering process using an RF magnetron sputtering system proceeded. As a target, an IGZO (In 2 O 3 :Ga 2 O 3 :ZnO) target having a diameter of 3 inches and a ratio of 1:1:1 was used, and the distance between the target and the substrate was set to 8 cm.

그리고, 챔버(Chamber) 내 불순물을 제거하기 위해 로터리 펌프(rotary pump)와 TMP를 이용하여 챔버 내의 초기 진공도를 3 × 10-6 torr 이하로 설정하였으며, 이후 30 sccm의 Ar 가스를 주입하여 챔버 내 진공도를 1.5 × 10-2 torr로 유지하였다. In addition, in order to remove impurities in the chamber, the initial vacuum level in the chamber was set to 3 × 10 -6 torr or less using a rotary pump and TMP, and then 30 sccm of Ar gas was injected into the chamber. The degree of vacuum was maintained at 1.5 × 10 -2 torr.

그리고, 박막의 균일한 증착을 위해 기판을 7 rpm의 속도로 회전시켰으며, RF 파워 제너레이터(power generator)의 RF 파워(power)를 150 W로 인가하여 플라즈마를 발생시켜 20 nm의 IGZO 채널층을 증착하였다. In addition, the substrate was rotated at a speed of 7 rpm for uniform deposition of the thin film, and RF power of an RF power generator was applied at 150 W to generate plasma to form a 20 nm IGZO channel layer. deposited.

이후, IGZO 기반의 멤리스터의 특성 최적화를 위한 온도를 확인하기 위해 퍼니스(furnace)의 온도를 평가하였으며, 각각 약 200, 250, 300, 350 °C의 범위에서 약 1시간 동안 열처리를 진행하였고, 그 결과를 분석하였다. Then, the temperature of the furnace was evaluated to confirm the temperature for optimizing the properties of the IGZO-based memristor, and heat treatment was performed for about 1 hour in the range of about 200, 250, 300, and 350 °C, respectively, The results were analyzed.

열처리를 진행한 이후, 써멀 이배포레이터(thermal evaporator)를 이용하여 은(Ag) 소스/드레인(source/drain) 전극을 증착하였다.After the heat treatment, silver (Ag) source/drain electrodes were deposited using a thermal evaporator.

최종적으로 제작한 IGZO/TiO2 멤리스터의 전기적 성능을 파악하기 위해서 I-V 커브(curve)를 측정하였다. 또한 멤리스터에 응용 가능한 IGZO 산화물 반도체의 최적의 후 열처리 온도 확인을 위해 조성 및 표면 분석, C-V 측정을 통해서 메모리 특성을 확인하였다.In order to determine the electrical performance of the finally manufactured IGZO/TiO 2 memristor, an IV curve was measured. In addition, the memory characteristics were confirmed through composition and surface analysis and CV measurement to confirm the optimal post-heat treatment temperature of IGZO oxide semiconductor applicable to memristors.

도 2는 IGZO/TiO2 기반 멤리스터(ReRAM)의 전반적인 구동 메커니즘을 표현한 것이다. 2 is an expression of the overall driving mechanism of IGZO/TiO 2 -based memristor (ReRAM).

도 2에서 ReRAM의 측정 기준으로 ITO 글래스 기판을 하부 전극으로 사용하였으며, 상부 은(Ag) 전극에 전압을 인가하여 a-IGZO ReRAM의 구동을 확인하였다. In FIG. 2 , an ITO glass substrate was used as a lower electrode as a measurement standard for ReRAM, and operation of the a-IGZO ReRAM was confirmed by applying a voltage to the upper silver (Ag) electrode.

먼저 IGZO 산화물 활성층에 포지티브 바이어스(positive bias) 영역으로 (+) 전압이 인가될 때 전류는 낮은 값을 유지하다가 특정 임계 전압이 될 때 급격하게 전류가 증가하게 되며, 이 과정을 SET 동작으로 명칭한다. First, when a (+) voltage is applied to the IGZO oxide active layer as a positive bias region, the current maintains a low value and then increases rapidly when a certain threshold voltage is reached, and this process is called SET operation. .

반대로 포지티브 바이어스(positive bias) 영역에서 네가티브 바이어스(negative bias) 영역으로 전압이 인가될 때 소자의 상태는 () 임계 전압에 도달하게 되어 전류 값이 급격하게 감소하게 되고, 이 과정을 RESET 동작이라고 명칭한다. Conversely, when voltage is applied from the positive bias region to the negative bias region, the state of the device reaches the threshold voltage ( ) and the current value rapidly decreases. This process is called RESET operation do.

ReRAM이 이와 같은 과정을 수행하며 IGZO 박막의 상태가 (+) 임계 전압에 도달하게 되면 a-IGZO 내부 산소공공(Oxygen vacancy)에 의해 수행 경로(conducting pathway)가 생성된다. 하지만 () 전압이 인가되었을 경우에는 TiO2 절연 층의 산소 트랩이 전자의 이동을 막음으로써 필라멘트(filament)의 럽쳐(rupture)를 유발시킨다. 이와 같은 과정을 통해서, 인가되는 바이어스에 따라 저항 상태가 변화하며 히스테리시스(hysteresis) 현상을 유도하여 IGZO/TiO2 멤리스터가 구동하게 된다.ReRAM performs this process, and when the state of the IGZO thin film reaches a (+) threshold voltage, a conducting pathway is created by oxygen vacancies inside a-IGZO. However, when a voltage ( ) is applied, oxygen traps in the TiO 2 insulating layer block the movement of electrons, thereby causing filament rupture. Through this process, the resistance state is changed according to the applied bias and a hysteresis phenomenon is induced to drive the IGZO/TiO 2 memristor.

도 3은 IGZO 산화물층을 증착한 이후 각각 200, 250, 300, 350 ℃로 후 열처리를 진행한 IGZO/TiO2 기반 멤리스터의 전기적 성능을 측정한 결과를 도시한 그래프이다. 도 3에서 측정 장비로는 KEITHLEY사의 모델명 SYSTEM 4200 source meter를 사용하였으며, 2 ~ 2 V를 인가하였을 때의 I-V 커브를 확인하였다.3 is a graph showing the results of measuring the electrical performance of IGZO/TiO 2 -based memristors subjected to heat treatment at 200, 250, 300, and 350 °C, respectively, after depositing an IGZO oxide layer. In FIG. 3, KEITHLEY's model name SYSTEM 4200 source meter was used as the measurement equipment, and the IV curve when 2 to 2 V was applied was confirmed.

도 3에서 (a)는 200 ℃, (b)는 250 ℃, (c)는 300 ℃, (d)는 350 ℃로 각각 후열처리를 진행한 IGZO/TiO2 기반 멤리스터의 전기적 성능을 측정한 결과를 도시한 그래프이다.In FIG. 3, (a) is 200 ℃, (b) is 250 ℃, (c) is 300 ℃, (d) the electrical performance of the IGZO / TiO 2 -based memristor subjected to post-heat treatment at 350 ℃ is measured. This is the graph showing the result.

도 3을 참조하면, 멤리스터의 후열처리 온도 상승에 따른 전류레벨(current level) 증가로 인해 히스테리시스(hysteresis) 특성이 구현됨을 확인하였다. (a) 200 ℃에서 후열처리를 진행한 멤리스터는 (+) 영역에서 완전한 히스테리시스(hysteresis) 곡선 형태를 나타내지 못하며, (b) 250 ℃의 경우에는 작은 폭의 히스테리시스 형태를 띄고 있다. 그리고, 후열처리의 온도가 (d) 350 ℃인 경우에는 가장 우수한 형태의 히스테리시스를 확인할 수 있다.Referring to FIG. 3 , it was confirmed that a hysteresis characteristic was implemented due to an increase in a current level due to an increase in the post-heat treatment temperature of the memristor. (a) The memristor subjected to post-heat treatment at 200 °C does not show a complete hysteresis curve in the (+) region, and (b) shows a small hysteresis in the case of 250 °C. In addition, when the temperature of the post-heat treatment is (d) 350 ° C, the most excellent type of hysteresis can be confirmed.

후열처리 온도가 낮은 범위에서는 IGZO 박막 표면의 디펙트(defect) 및 계면저항으로 인해 전자가 트랩(trap)되어 있으며, 온도 증가에 따라 트랩 밀도 감소를 통해 캐리어 농도가 증가하면서, 메모리 특성이 개선되는 것을 확인하였다. 따라서 RF 마그네트론 스퍼터링(magnetron sputtering)에 의해 저온 증착된 IGZO 산화물 활성층에 후열처리 온도를 350 ℃에서 진행했을 때, 캐리어 농도 및 전자의 트랩 밀도 감소를 통해 멤리스터로서 최적의 특성을 확인하였다. 반면 400 ℃ 이상에서 열처리를 진행할 경우. ITO 및 하부 글래스 기판에 데미지를 줄 위험이 있다.In the range where the post-heat treatment temperature is low, electrons are trapped due to defects and interfacial resistance on the surface of the IGZO thin film. confirmed that Therefore, when the IGZO oxide active layer deposited at a low temperature by RF magnetron sputtering was subjected to post-heat treatment at a temperature of 350 ° C, the optimal characteristics as a memristor were confirmed through a decrease in carrier concentration and electron trap density. On the other hand, if heat treatment is performed at 400 ℃ or higher. There is a risk of damaging the ITO and the lower glass substrate.

도 4는 IGZO 산화물층을 증착한 이후 각각 200, 250, 300, 350 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다. 4 is a graph showing the results of analyzing the O1s peak in the surface after depositing an IGZO oxide layer and post-heating at 200, 250, 300, and 350 ° C, respectively, by XPS (x-ray photoelectron spectroscopy) am.

도 4에서 (a)는 200 ℃, (b)는 250 ℃, (c)는 300 ℃, (d)는 350 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다. In FIG. 4, (a) is 200 ° C, (b) is 250 ° C, (c) is 300 ° C, and (d) is 350 ° C. It is a graph showing the result of analysis by photoelectron spectroscopy).

도 4 (d)에서 보는 바와 같이, 전기적 성능 결과가 가장 좋았던 온도 조건인 350 ℃에서 후열처리를 진행하였을 때, O1s 피크에서 격자 산소 피크(O1)의 비중이 약 65.2 %로 가장 크며, 하이드록사이드(hydroxide) 피크(O3)의 비중은 약 6.1 %로 가장 작다. As shown in FIG. 4 (d), when the post-heat treatment was performed at 350 ° C., which is the temperature condition where the electrical performance results were the best, the specific gravity of the lattice oxygen peak (O 1 ) in the O1s peak was the largest at about 65.2%, and the hydride The specific gravity of the hydroxide peak (O 3 ) is the smallest at about 6.1%.

반면 도 4 (a)를 보면, 200 ℃에서 후열처리를 진행한 IGZO 박막의 성분은 전체 O1s 피크에서 O1 비중이 약 51.4 %이고 O3의 비중은 약 12.2 %임을 알 수 있다. 이어서 도 4 (b)를 보면, 250 ℃에서 후열처리를 진행한 IGZO 박막의 성분은 O1s 피크에서 O1의 비중이 약 56.5 %이며 200 ℃ 조건과 비교하면 O3의 비중이 약 12.2 %에서 10.6 %로 소폭 감소하였고, O1의 비중은 약 51.4 %에서 약 56.5 %로 증가하였다.On the other hand, looking at Figure 4 (a), it can be seen that the components of the IGZO thin film subjected to post-heat treatment at 200 ° C. O 1 specific gravity is about 51.4% and O 3 specific gravity is about 12.2% in the entire O1s peak. Referring to FIG. 4 (b), in the case of the IGZO thin film subjected to post-heat treatment at 250 ° C, the specific gravity of O 1 in the O1s peak is about 56.5%, and compared to the condition at 200 ° C, the specific gravity of O 3 is about 12.2% to 10.6%. %, and the specific gravity of O 1 increased from about 51.4% to about 56.5%.

이와 같이 O1 피크가 작으며, O3 피크가 큰 경우에는 금속-산소 결합의 회복이 충분하게 이루어지지 않은 채로 산소 공공이 잔류하게 되고, 누설 전류의 증가로 인해 멤리스터의 전반적인 전기적 성능이 하락하게 된다. 또한 O3 피크가 커지는 경우에는 산소 공공에 수소 이온들이 결합해서 수소와 상대적으로 강하게 결합되어있는 산소 트랩이 증가하게 되고, 전자의 이동을 방해하는 계면 트랩 전하 현상이 더욱 많이 발생하게 된다. 이는 누설 전류 발생에 일조하며 메모리 소자의 전자 이동도를 감소시키는 원인이 되기 때문에, 결과적으로 멤리스터의 전기적 성능을 감소시킨다.As such, when the O 1 peak is small and the O 3 peak is large, oxygen vacancies remain without sufficient recovery of the metal-oxygen bond, and the overall electrical performance of the memristor deteriorates due to an increase in leakage current. will do In addition, when the O 3 peak increases, hydrogen ions are bonded to oxygen vacancies, and oxygen traps that are relatively strongly bonded to hydrogen increase, and more interfacial trap charge phenomena that hinder the movement of electrons occur. This contributes to the generation of leakage current and reduces the electron mobility of the memory device, resulting in reduced electrical performance of the memristor.

이와 같이 O1의 비중이 작아지고 O3의 비중이 커지는 경우, 금속-산소 결합에서 떨어져 나온 산소가 상대적으로 농도가 낮은 박막 외부로 확산이 빠르게 진행되어 멤리스터의 전기적 성능 하락에 원인을 제공하게 된다. 결과적으로 이는 후열처리 온도 350 ℃가 최적화된 조건임을 증명하는 전기적 실험 결과와 동일하였으며 이를 뒷받침하는 근거가 될 수 있다.In this way, when the specific gravity of O 1 decreases and the specific gravity of O 3 increases, oxygen released from the metal-oxygen bond diffuses rapidly to the outside of the thin film with a relatively low concentration, which causes the electrical performance of the memristor to deteriorate. do. As a result, this was the same as the result of the electrical experiment proving that the post-heat treatment temperature of 350 ℃ was the optimal condition, and it can be a basis to support this.

도 5는 후열처리를 각각 200, 250, 300, 350 ℃로 진행한 IGZO/TiO2 멤리스터의 에너지 밴드갭(energy bandgap)을 분석하기 위하여 측정한 트랜스미턴스/포톤 에너지 그래프(Transmittance/Photon energy graph)이다.5 is a graph of transmittance / photon energy measured to analyze the energy bandgap of IGZO / TiO 2 memristors subjected to post-heat treatment at 200, 250, 300, and 350 ° C, respectively. graph).

도 5를 참조하면, 350 °C의 온도로 후열처리를 진행한 IGZO/TiO2 멤리스터의 에너지 밴드갭이 약 3.801을 나타내면서 가장 우수한 특성을 보이는 것을 확인할 수 있다. Referring to FIG. 5, it can be seen that the IGZO/TiO 2 memristor subjected to post-heat treatment at a temperature of 350 °C showed the best characteristics with an energy band gap of about 3.801.

도 6은 후열처리를 각각 350 ℃로 진행한 IGZO/TiO2 멤리스터의 리텐션 및 사이클링 테스트(Retention & Cycling test) 결과를 도시한 것이다. FIG. 6 shows the results of retention and cycling tests of IGZO/TiO 2 memristors subjected to post-heat treatment at 350° C., respectively.

도 6 (a), (b)의 경우, 처음 셋 또는 리셋 펄스(Set or Reset pulse)를 인가하여 측정한 리텐션 테스트(retention test) 결과이며, 시간이 지나도 상부전극에서 측정되는 전류가 일정한 것을 알 수 있다. In the case of FIG. 6 (a) and (b), it is the result of a retention test measured by applying the first set or reset pulse, and the current measured at the upper electrode is constant over time Able to know.

도 6 (c), (d)의 경우, 지속적으로 번갈아가며 셋 펄스(Set pulse)와 리셋 펄스(Reset pulse)를 인가하여 측정한 사이클링 테스트(Cycling test) 결과를 도시한 것이다. 여기서 50차례 이상 셋/리셋 펄스(Set/Reset pulse)가 인가되어도 큰 변화 없이 펄스(pulse)에 따라 셋/리셋(Set/Reset) 결과를 보인 것을 확인 할 수 있다.In the case of FIG. 6 (c) and (d), the result of a cycling test measured by continuously and alternately applying a set pulse and a reset pulse is shown. Here, even if Set/Reset pulses are applied more than 50 times, it can be confirmed that Set/Reset results are shown according to the pulses without significant change.

도 7은 후열처리를 각각 350 ℃로 진행한 IGZO/TiO2 멤리스터와 a-IGZO 기반 박막 트랜지스터를 하나의 회로로 조합하여 새로 제작한 멤-트랜지스터(Mem-transistor)의 회로도와 트랜스퍼 커브를 도시한 것이다. FIG. 7 shows a circuit diagram and transfer curve of a newly fabricated mem-transistor by combining an IGZO/TiO2 memristor and a-IGZO-based thin film transistor subjected to post-heat treatment at 350 ° C., respectively, into one circuit. will be.

도 7 (a)는 멤-트랜지스터의 회로도를 도시한 것이고, (b)와 (c)는 두 소자를 이용하여 측정한 트랜스퍼 커브(transfer curve)를 도시한 것이다. 트랜스퍼 커브(Transfer curve)를 측정하기 전, 멤리스터의 동작 상태를 변화시켜주는 입력 펄스를 주어 멤리스터를 온(On) 또는 오프(Off) 상태로 변화시켜 측정하였다. 측정 결과, 셋 펄스(Set pulse)를 인가하여 멤리스터의 상태가 온(On)이 된 경우, 트랜지스터의 게이트(gate)에 인가되는 전압에 따라 정상적으로 드레인(drain)에 전류 값이 측정되었으며, 이상적인 트랜스퍼 커브를 보였다. 그러나, 멤리스터에 리셋 펄스(Reset pulse)를 인가하여 상태를 오프(Off)시킨 경우, 멤리스터의 내부 저항 값이 매우 크게 변화여 트랜지스터의 게이트에 전압이 인가되어도 드레인에 전류 값이 측정되지 않았다.7 (a) shows a circuit diagram of a mem-transistor, and (b) and (c) show transfer curves measured using two devices. Before measuring the transfer curve, the memristor was measured by changing the memristor to an on or off state by giving an input pulse that changes the operating state of the memristor. As a result of the measurement, when the state of the memristor was turned on by applying the set pulse, the current value was normally measured in the drain according to the voltage applied to the gate of the transistor, and the ideal transfer curves were shown. However, when a reset pulse was applied to the memristor to turn off the state, the memristor's internal resistance value changed so greatly that even when a voltage was applied to the gate of the transistor, the current value was not measured at the drain. .

이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.The present invention has been described above using several preferred embodiments, but these embodiments are illustrative and not limiting. Those skilled in the art to which the present invention pertains will understand that various changes and modifications can be made without departing from the spirit of the present invention and the scope of rights set forth in the appended claims.

110 기판 120 절연층
130 산화물층 140 상부 전극
110 substrate 120 insulating layer
130 oxide layer 140 upper electrode

Claims (5)

하부 전극 기능을 포함하는 기판;
상기 기판 상에 형성되는 절연층;
상기 절연층 상에 형성되는 산화물층; 및
상기 산화물층 상에 형성되는 상부 전극을 포함하되,
상기 산화물층이 형성된 후 열처리를 진행하고,
상기 기판은 ITO(Indium Tin Oxide) 글래스 기판(glass substrate)으로 구현되고,
상기 절연층은 TiO2(Titanium dioxide)로 이루어지고,
상기 산화물층은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어지고,
상기 상부 전극은 은(Ag)으로 구성되며,
상기 절연층은 원자층 증착 공정 방법(atomic layer deposition, ALD) 시스템을 사용하여 TiO2(Titanium dioxide)를 증착하는 방식으로 형성되고,
상기 산화물층은 RF 마그네트론 스퍼터링 공정을 진행하여 IGZO(Indium-Gallium-Zinc oxide) 채널층을 형성하는 방식으로 형성되고,
상기 상부 전극은 상기 열처리를 진행한 이후, 써멀 이배포레이터(thermal evaporator)를 이용하여 은(Ag)으로 구성된 소스/드레인(source/drain) 전극을 증착하는 방식으로 형성되고,
상기 열처리를 진행함에 있어서, 퍼니스의 온도가 350 ℃인 상태에서 열처리를 진행하는 것을 특징으로 하는 멤리스터.
a substrate including a lower electrode function;
an insulating layer formed on the substrate;
an oxide layer formed on the insulating layer; and
Including an upper electrode formed on the oxide layer,
Heat treatment is performed after the oxide layer is formed,
The substrate is implemented with an indium tin oxide (ITO) glass substrate,
The insulating layer is made of TiO 2 (titanium dioxide),
The oxide layer is made of an indium-gallium-zinc oxide (IGZO) thin film,
The upper electrode is made of silver (Ag),
The insulating layer is formed by depositing titanium dioxide (TiO 2 ) using an atomic layer deposition (ALD) system,
The oxide layer is formed by performing an RF magnetron sputtering process to form an indium-gallium-zinc oxide (IGZO) channel layer,
The upper electrode is formed by depositing a source/drain electrode made of silver (Ag) using a thermal evaporator after performing the heat treatment,
In performing the heat treatment, the memristor, characterized in that the heat treatment is performed in a state that the temperature of the furnace is 350 ℃.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020210110870A 2021-08-23 2021-08-23 Transparent oxide memristor KR102574530B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210110870A KR102574530B1 (en) 2021-08-23 2021-08-23 Transparent oxide memristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210110870A KR102574530B1 (en) 2021-08-23 2021-08-23 Transparent oxide memristor

Publications (2)

Publication Number Publication Date
KR20230028957A KR20230028957A (en) 2023-03-03
KR102574530B1 true KR102574530B1 (en) 2023-09-06

Family

ID=85510566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210110870A KR102574530B1 (en) 2021-08-23 2021-08-23 Transparent oxide memristor

Country Status (1)

Country Link
KR (1) KR102574530B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004736B1 (en) * 2009-07-17 2011-01-04 재단법인대구경북과학기술원 Nonvolatile resistive memory device and manufacturing method of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063966A1 (en) 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Tft substrate and tft substrate manufacturing method
KR102027052B1 (en) * 2018-01-31 2019-09-30 한국산업기술대학교산학협력단 Composite film for sensing pressure, method for producing the same and pressure sensitive device having the same
KR102129424B1 (en) * 2018-11-16 2020-07-02 연세대학교 산학협력단 Resistive switching memory using eco-friendly bio material and method of fabricating the same
KR102213225B1 (en) * 2019-05-17 2021-02-08 김은도 Memristor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004736B1 (en) * 2009-07-17 2011-01-04 재단법인대구경북과학기술원 Nonvolatile resistive memory device and manufacturing method of the same

Also Published As

Publication number Publication date
KR20230028957A (en) 2023-03-03

Similar Documents

Publication Publication Date Title
US10468535B2 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
JP5546733B2 (en) Thin film transistor and manufacturing method thereof
JP6043244B2 (en) Thin film transistor
JP5723262B2 (en) Thin film transistor and sputtering target
KR101407402B1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
KR101648684B1 (en) Thin film transistor
US9660103B2 (en) Thin film transistor and method for manufacturing same
WO2012091126A1 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin-film transistor
KR101509115B1 (en) Oxide for semiconductor layer for thin film transistor, semiconductor layer for thin film transistor which comprises said oxide, and thin film transistor
JP6068232B2 (en) Thin film transistor oxide for semiconductor layer, thin film transistor, display device and sputtering target
US20200119033A1 (en) Multi-Level Cell Thin-Film Transistor Memory and Method of Fabricating the Same
JP2013070010A (en) Semiconductor layer oxide and spattering target for thin film transistor, and thin film transistor
KR102154477B1 (en) Multi-layer channel structure IZO resistive random access memory using solution process and fabrication method thereof
Liu et al. Investigation of oxygen deficiency-rich/oxygen deficiency-poor stacked TiO2 based resistive random access memory by mist chemical vapor deposition
Kim et al. Photo-stable transparent nonvolatile memory thin-film transistors using In–Ga–Zn–O channel and ZnO charge-trap layers
KR102574530B1 (en) Transparent oxide memristor
KR102592055B1 (en) Transparent oxide non-volatile resistive variable memory
JP2013207100A (en) Thin-film transistor
US20220302386A1 (en) Method for manufacturing a conductive bridging memory device
KR102439998B1 (en) Method for manufacturing resistive random access memory using post thermal annealing
KR102439995B1 (en) Method for manufacturing resistive random access memory
KR102439994B1 (en) Resistive random access memory with amorphous oxide thin film
KR102439996B1 (en) Apparatus and method for producing an oxide layer in an oxide semiconductor
KR102439997B1 (en) Apparatus and method for producing top electrode in an oxide semiconductor
KR20110133317A (en) Thin film transistor with oxide semiconductor comprising silicon

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant