KR102437901B1 - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
KR102437901B1
KR102437901B1 KR1020160052128A KR20160052128A KR102437901B1 KR 102437901 B1 KR102437901 B1 KR 102437901B1 KR 1020160052128 A KR1020160052128 A KR 1020160052128A KR 20160052128 A KR20160052128 A KR 20160052128A KR 102437901 B1 KR102437901 B1 KR 102437901B1
Authority
KR
South Korea
Prior art keywords
wafer
modified layer
line
adhesive tape
divided
Prior art date
Application number
KR1020160052128A
Other languages
Korean (ko)
Other versions
KR20160131905A (en
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160131905A publication Critical patent/KR20160131905A/en
Application granted granted Critical
Publication of KR102437901B1 publication Critical patent/KR102437901B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

본 발명은, 웨이퍼의 내부에 분할 예정 라인을 따라 복수의 개질층을 적층하여 형성하지 않아도 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 확실하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 점착 테이프를 접착시키는 점착 테이프 접착 공정과, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 이면측으로부터 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 개질층 형성 공정이 실시된 웨이퍼의 표면에 접착되어 있는 점착 테이프를 가열함으로써, 개질층으로부터 웨이퍼의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정과, 점착 테이프 가열 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함한다.An object of the present invention is to provide a method of processing a wafer that can reliably divide a wafer along a line to be divided in which a modified layer is formed without stacking and forming a plurality of modified layers along a line to be divided in the inside of the wafer. do.
A method of processing a wafer in which a plurality of division lines are formed in a grid pattern on a surface, and devices are formed in a plurality of regions partitioned by a plurality of division lines into individual devices along the division line, the wafer processing method comprising: A pressure-sensitive adhesive tape bonding step of bonding the pressure-sensitive adhesive tape to the surface of the wafer, and a converging point of a pulsed laser beam having a wavelength that is transparent to the wafer is located inside from the back side of the wafer and irradiated along a line to be divided, and the inside of the wafer A modified layer forming step of forming a modified layer along a line to be divided, and heating an adhesive tape adhered to the surface of the wafer on which the modified layer forming step has been performed, thereby extending cracks from the modified layer toward the surface of the wafer. a tape heating step; and a division step of applying an external force to the wafer subjected to the adhesive tape heating step, and dividing the wafer into individual devices along a modified layer and a line to be divided along which cracks extending toward the surface are formed.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}Wafer processing method {WAFER PROCESSING METHOD}

본 발명은, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 관한 것이다.The present invention relates to a wafer processing method for dividing a wafer in which a plurality of division lines are formed on the surface in a grid pattern and devices are formed in a plurality of regions partitioned by the plurality of division lines along the division lines. it's about

반도체 디바이스 제조 공정에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스를 제조하고 있다.In a semiconductor device manufacturing process, a plurality of regions are partitioned by division scheduled lines arranged in a grid on the surface of a semiconductor wafer having a substantially disk shape, and devices such as ICs and LSIs are formed in the partitioned regions. By cutting the thus formed semiconductor wafer along a line to be divided, the region in which the device is formed is divided and individual devices are manufactured.

반도체 웨이퍼 등의 웨이퍼를 분할하는 방법으로서, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 위치시켜 펄스 레이저 광선을 조사하는 내부 가공이라고 불리는 레이저 가공 방법이 실용화되고 있다. 이 내부 가공이라고 불리는 레이저 가공 방법을 이용한 분할 방법은, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 내부에 위치시켜 분할 예정 라인을 따라 조사함으로써, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 웨이퍼에 외력을 부여함으로써, 웨이퍼를 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 기술이다(예컨대, 특허문헌 1 참조).As a method of dividing a wafer such as a semiconductor wafer, laser processing called internal processing in which a pulsed laser beam having a wavelength that is transparent to the wafer is used to position a converging point inside the area to be divided and irradiated with a pulsed laser beam The method is being put into practice. In this division method using a laser processing method called internal processing, a converging point of a pulsed laser beam having a wavelength having transparency to the wafer is located inside the wafer and irradiated along the division scheduled line, so that the division scheduled line inside the wafer It is a technique of dividing a wafer into individual devices along a division scheduled line in which a modified layer is formed and the strength is lowered by continuously forming a modified layer along the line and applying an external force to the wafer (see, for example, Patent Document 1).

웨이퍼에 외력을 부여하는 방법으로서, 웨이퍼의 표면에 점착 테이프를 접착시키고, 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하고, 연삭에 의해 웨이퍼에 외력을 부여함으로써, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 기술이 하기 특허문헌 2에 개시되어 있다.As a method of applying an external force to a wafer, an adhesive tape is adhered to the surface of the wafer, the back surface of the wafer is ground to a predetermined thickness, and an external force is applied to the wafer by grinding, whereby the wafer is divided into a modified layer formed. A technique for dividing the device into individual devices along a line is disclosed in Patent Document 2 below.

또한, 웨이퍼에 외력을 부여하는 방법으로서, 웨이퍼에 점착 테이프를 접착시키고, 상기 점착 테이프를 확장함으로써, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 기술이 하기 특허문헌 3에 개시되어 있다.In addition, as a method of applying an external force to a wafer, a technique of dividing the wafer into individual devices along a division scheduled line on which a modified layer is formed by adhering an adhesive tape to the wafer and expanding the adhesive tape is described in Patent Document 3 below. has been disclosed.

[특허문헌 1] 일본 특허 제3408805호 공보[Patent Document 1] Japanese Patent No. 3408805 [특허문헌 1] 일본 특허 공개 제2009-290148호 공보[Patent Document 1] Japanese Patent Laid-Open No. 2009-290148 [특허문헌 2] 일본 특허 공개 제2006-229021호 공보[Patent Document 2] Japanese Patent Laid-Open No. 2006-229021

그런데, 전술한 어느 방법에 있어서도 외력의 부여에 의해 개질층으로부터 웨이퍼의 표면 및 이면에 크랙을 성장시켜, 웨이퍼를 분할 예정 라인을 따라 개개의 디바이스로 분할하기 때문에, 웨이퍼를 분할 예정 라인을 따라 확실하게 분할하기 위해서는, 웨이퍼의 내부에 분할 예정 라인을 따라 복수의 개질층을 적층하여 형성할 필요가 있어, 생산성이 나쁘다는 문제가 있다.Incidentally, in any of the methods described above, cracks are grown on the front and back surfaces of the wafer from the modified layer by application of an external force, and the wafer is divided into individual devices along the dividing line. In order to divide the wafer evenly, it is necessary to form a plurality of modified layers by laminating the inside of the wafer along a line to be divided, and there is a problem in that productivity is poor.

본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 웨이퍼의 내부에 분할 예정 라인을 따라 복수의 개질층을 적층하여 형성하지 않아도 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 확실하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.The present invention has been made in view of the above facts, and its main technical problem is to reliably divide the wafer along the dividing line on which the modified layer is formed, even without stacking and forming a plurality of modified layers along the dividing line inside the wafer. It is to provide a method of processing a wafer that can be

상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서,In order to solve the above main technical problem, according to the present invention, a wafer in which a plurality of division lines are formed in a grid shape on the surface and devices are formed in a plurality of regions partitioned by the plurality of division lines are divided A method of processing a wafer by dividing it into individual devices along a line, the method comprising:

웨이퍼의 표면에 점착 테이프를 접착시키는 점착 테이프 접착 공정과,An adhesive tape bonding step of bonding the adhesive tape to the surface of the wafer;

웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 이면측으로부터 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,A modified layer forming process in which a converging point of a pulsed laser beam having a wavelength having transparency to the wafer is located inside from the back side of the wafer, irradiated along a line to be divided, and a modified layer is formed inside the wafer along the line to be divided class,

상기 개질층 형성 공정이 실시된 웨이퍼의 표면에 접착되어 있는 점착 테이프를 가열함으로써, 개질층으로부터 웨이퍼의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정과,a pressure-sensitive adhesive tape heating step of extending cracks from the modified layer toward the surface of the wafer by heating the pressure-sensitive adhesive tape adhered to the surface of the wafer subjected to the modified layer forming step;

상기 점착 테이프 가열 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함하는applying an external force to the wafer on which the adhesive tape heating process has been performed, and dividing the wafer into individual devices along a line to be divided in which cracks extending toward the modified layer and the surface are formed

것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.There is provided a method of processing a wafer, characterized in that.

상기 분할 공정은, 웨이퍼의 표면에 접착된 점착 테이프측을 척 테이블에 유지하고, 웨이퍼의 이면을 연삭 지석으로 연삭하여 미리 정해진 두께로 형성하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할한다.In the dividing step, the adhesive tape side adhered to the surface of the wafer is held on a chuck table, the back surface of the wafer is ground with a grinding wheel to form a predetermined thickness, and the wafer is formed with a modified layer and cracks extending toward the surface. It is divided into individual devices along the line to be divided.

본 발명에 있어서의 웨이퍼의 가공 방법은, 웨이퍼의 표면에 점착 테이프를 접착시키는 점착 테이프 접착 공정과, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼 이면측으로부터 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 상기 개질층 형성 공정이 실시된 웨이퍼의 표면에 접착되어 있는 점착 테이프를 가열함으로써, 개질층으로부터 웨이퍼의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정과, 상기 점착 테이프 가열 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함하고 있고, 분할 공정을 실시할 때에는, 상기 점착 테이프 가열 공정을 실시함으로써 점착 테이프가 유연해져서 웨이퍼의 표면측에 작용하고 있는 압축 응력이 해방되어, 개질층이 형성된 웨이퍼의 표면에 도달하는 크랙이 신장되어 있기 때문에, 복수의 개질층을 적층하여 형성하지 않아도, 웨이퍼를 분할 예정 라인을 따라 확실하게 분할할 수 있다. 따라서, 복수의 개질층을 적층하여 형성할 필요가 없기 때문에, 생산성을 향상시킬 수 있다.The processing method of the wafer in the present invention includes a step of bonding an adhesive tape for adhering an adhesive tape to the surface of the wafer, and a converging point of a pulsed laser beam having a wavelength having transparency to the wafer is divided by locating it inside from the back side of the wafer A modified layer forming step of irradiating along a predetermined line and forming a modified layer along a predetermined dividing line inside the wafer, and heating the adhesive tape adhered to the surface of the wafer on which the modified layer forming step has been performed, whereby the modified layer A pressure-sensitive adhesive tape heating step of extending cracks from the wafer toward the surface of the wafer; and a division step of dividing into devices of Since the cracks reaching the surface of the wafer are elongated, the wafer can be reliably divided along the division scheduled line without stacking and forming a plurality of modified layers. Therefore, since it is not necessary to form by laminating a plurality of modified layers, productivity can be improved.

도 1은 본 발명에 따른 웨이퍼의 가공 방법에 의해 분할되는 웨이퍼로서의 반도체 웨이퍼의 사시도.
도 2는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 점착 테이프 접착 공정을 도시한 설명도.
도 3은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도.
도 4는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정을 도시한 설명도.
도 5는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 점착 테이프 가열 공정을 도시한 설명도.
도 6은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할 공정의 제1 실시형태로서의 이면 연삭 공정의 설명도.
도 7은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 점착 테이프 가열 공정이 실시된 웨이퍼의 이면에 다이싱 테이프를 접착시키고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하는 웨이퍼 지지 공정의 설명도.
도 8은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할 공정의 제2 실시형태를 실시하기 위한 테이프 확장 장치의 사시도.
도 9는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할 공정의 제2 실시형태를 도시한 설명도.1 is a perspective view of a semiconductor wafer as a wafer divided by a wafer processing method according to the present invention;
Fig. 2 is an explanatory view showing an adhesive tape bonding step in the wafer processing method according to the present invention;
Fig. 3 is a perspective view of a main part of a laser processing apparatus for performing a modified layer forming step in the wafer processing method according to the present invention.
4 is an explanatory view showing a modified layer forming step in the wafer processing method according to the present invention.
Fig. 5 is an explanatory view showing an adhesive tape heating step in the wafer processing method according to the present invention;
6 is an explanatory diagram of a back surface grinding step as a first embodiment of a division step in the wafer processing method according to the present invention;
7 is an explanatory diagram of a wafer support process in which a dicing tape is adhered to the back surface of a wafer subjected to a pressure-sensitive adhesive tape heating process and the outer periphery of the dicing tape is supported by an annular frame in the wafer processing method according to the present invention; .
Fig. 8 is a perspective view of a tape expanding device for implementing a second embodiment of a division step in a method for processing a wafer according to the present invention;
Fig. 9 is an explanatory view showing a second embodiment of a division step in the method for processing a wafer according to the present invention;

이하, 본 발명에 따른 웨이퍼의 가공 방법의 적합한 실시형태에 대해서, 첨부 도면을 참조하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, preferred embodiment of the processing method of the wafer which concerns on this invention is described in detail with reference to attached drawing.

도 1에는 본 발명에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 도시된 반도체 웨이퍼(2)는, 두께가 예컨대 500 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이하, 이 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 개개의 디바이스(22)로 분할하는 웨이퍼의 가공 방법에 대해서 설명한다.1 shows a perspective view of a semiconductor wafer as a wafer processed in accordance with the present invention. The semiconductor wafer 2 shown in Fig. 1 is made of, for example, a silicon wafer having a thickness of 500 mu m, a plurality of division lines 21 are formed in a lattice shape on a surface 2a, and the plurality of division scheduled lines 21 are formed in a lattice shape. Devices 22 such as ICs and LSIs are formed in a plurality of regions partitioned by lines 21 . Hereinafter, a wafer processing method in which the semiconductor wafer 2 is divided into individual devices 22 along the division scheduled line 21 will be described.

우선, 반도체 웨이퍼(2)의 표면(2a)에 형성된 디바이스(22)를 보호하기 위해서, 반도체 웨이퍼(2)의 표면(2a)에 점착 테이프를 접착시키는 점착 테이프 접착 공정을 실시한다. 즉, 도 2에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 점착 테이프(3)를 접착시킨다. 또한, 점착 테이프(3)는, 도시된 실시형태에 있어서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어진 시트형 기재의 표면에 아크릴 수지계의 접착제가 두께 5 ㎛ 정도 도포되어 있다.First, in order to protect the device 22 formed on the surface 2a of the semiconductor wafer 2, the adhesive tape bonding process of sticking an adhesive tape to the surface 2a of the semiconductor wafer 2 is implemented. That is, as shown in FIG. 2 , the adhesive tape 3 is adhered to the surface 2a of the semiconductor wafer 2 . In addition, in the embodiment shown, in the adhesive tape 3, an acrylic resin adhesive is applied to the surface of a sheet-like base material made of polyvinyl chloride (PVC) having a thickness of 100 µm to a thickness of about 5 µm.

반도체 웨이퍼(2)의 표면(2a)에 점착 테이프(3)를 접착시켰다면, 반도체 웨이퍼(2)에 대하여 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인(21)을 따라 조사하고, 반도체 웨이퍼(2)의 내부에 분할 예정 라인(21)을 따라 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 3에 도시된 레이저 가공 장치(4)를 이용하여 실시한다. 도 3에 도시된 레이저 가공 장치(4)는, 피가공물을 유지하는 척 테이블(41)과, 상기 척 테이블(41) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(42)과, 척 테이블(41) 상에 유지된 피가공물을 촬상하는 촬상 수단(43)을 구비하고 있다. 척 테이블(41)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 이동 기구에 의해 도 3에 있어서 화살표 X로 나타내는 가공 이송 방향 및 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.If the adhesive tape 3 is adhered to the surface 2a of the semiconductor wafer 2, a laser beam having a wavelength having a transmittance to the semiconductor wafer 2 is placed inside the converging point along the dividing line 21 It is irradiated, and a modified layer forming process of forming a modified layer along the division scheduled line 21 is performed inside the semiconductor wafer 2 . This modified layer forming process is implemented using the laser processing apparatus 4 shown in FIG. The laser processing apparatus 4 shown in FIG. 3 includes a chuck table 41 for holding a workpiece, and laser beam irradiation means 42 for irradiating a laser beam to the workpiece held on the chuck table 41 . and imaging means 43 for imaging the workpiece held on the chuck table 41 . The chuck table 41 is configured to suck and hold the workpiece, and is moved in a machining feed direction indicated by an arrow X and an indexing feed direction indicated by an arrow Y in FIG. 3 by a moving mechanism (not shown).

상기 레이저 광선 조사 수단(42)은, 실질상 수평으로 배치된 원통 형상의 케이싱(421)의 선단에 장착된 집광기(422)로부터 펄스 레이저 광선을 조사한다. 또한, 상기 레이저 광선 조사 수단(42)을 구성하는 케이싱(421)의 선단부에 장착된 촬상 수단(43)은, 도시된 실시형태에 있어서는 가시광선에 의해 촬상하는 통상의 촬상 소자(CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 상기 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 상기 광학계에 의해 포착된 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성되어 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단으로 보낸다.The laser beam irradiating means 42 irradiates a pulsed laser beam from a condenser 422 attached to the tip of the cylindrical casing 421 arranged substantially horizontally. In addition, the imaging means 43 attached to the tip of the casing 421 constituting the laser beam irradiating means 42, in the illustrated embodiment, in addition to the normal imaging device (CCD) for imaging by visible light, Infrared illuminating means for irradiating infrared rays to the workpiece, an optical system for capturing the infrared ray irradiated by the infrared illuminating means, and an imaging device (infrared CCD) for outputting an electric signal corresponding to the infrared ray captured by the optical system, etc. and sends the captured image signal to a control unit (not shown).

전술한 레이저 가공 장치(4)를 이용하여 실시하는 개질층 형성 공정에 대해서, 도 3 및 도 4를 참조하여 설명한다.The modified layer formation process performed using the laser processing apparatus 4 mentioned above is demonstrated with reference to FIG.3 and FIG.4.

이 개질층 형성 공정은, 우선 전술한 도 3에 도시된 레이저 가공 장치(4)의 척 테이블(41) 상에 상기 점착 테이프 접착 공정이 실시된 반도체 웨이퍼(2)의 점착 테이프(3)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(41) 상에 반도체 웨이퍼(2)를 점착 테이프(3)를 통해 흡인 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(41) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(41)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(43)의 바로 아래에 위치된다.In this modified layer forming step, first, on the chuck table 41 of the laser processing apparatus 4 shown in FIG. 3, the adhesive tape 3 side of the semiconductor wafer 2 to which the adhesive tape adhering step was applied. place it Then, the semiconductor wafer 2 is held by suction through the adhesive tape 3 on the chuck table 41 by a suction means (not shown) (wafer holding step). Therefore, as for the semiconductor wafer 2 held on the chuck table 41, the back surface 2b becomes an upper side. In this way, the chuck table 41 holding the semiconductor wafer 2 by suction is positioned directly below the imaging means 43 by a processing transfer means (not shown).

척 테이블(41)이 촬상 수단(43)의 바로 아래에 위치되면, 촬상 수단(43) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라이먼트 작업을 실행한다. 즉, 촬상 수단(43) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 정해진 방향으로 형성되어 있는 분할 예정 라인(21)과, 분할 예정 라인(21)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(42)의 집광기(422)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 레이저 광선 조사 위치의 얼라이먼트를 수행한다. 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 정해진 방향에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라이먼트가 수행된다. 이 때, 반도체 웨이퍼(2)의 분할 예정 라인(21)이 형성되어 있는 표면(2a)은 하측에 위치하고 있지만, 촬상 수단(43)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 이면(2b)으로부터 비추어 분할 예정 라인(21)을 촬상할 수 있다.When the chuck table 41 is positioned directly below the imaging means 43, an alignment operation for detecting a processing area to be laser-processed of the semiconductor wafer 2 is executed by the imaging means 43 and a control means (not shown). do. That is, the imaging means 43 and the control means (not shown) include the planned division line 21 formed in a predetermined direction of the semiconductor wafer 2 and the laser beam that irradiates the laser beam along the division scheduled line 21 . Image processing such as pattern matching for performing alignment with the condenser 422 of the irradiation means 42 is performed, and alignment of the laser beam irradiation position is performed. Moreover, alignment of the laser beam irradiation position is performed similarly also about the division plan line 21 which is formed in the semiconductor wafer 2 and extends in the direction orthogonal to the said predetermined direction. At this time, although the surface 2a on which the dividing line 21 of the semiconductor wafer 2 is formed is located on the lower side, the imaging means 43 as described above includes an infrared illuminating means and an optical system for capturing infrared and infrared rays. Since the imaging device is provided with an imaging device (infrared CCD) or the like for outputting an electric signal corresponding to , the division scheduled line 21 can be imaged from the back surface 2b.

이상과 같이 하여 척 테이블(41) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(21)을 검출하고, 레이저 광선 조사 위치의 얼라이먼트가 행해졌다면, 도 4의 (a)에서 도시된 바와 같이 척 테이블(41)을 레이저 광선을 조사하는 레이저 광선 조사 수단(42)의 집광기(422)가 위치하는 레이저 광선 조사 영역으로 이동하고, 미리 정해진 분할 예정 라인(21)의 일단(도 4의 (a)에 있어서 좌단)을 레이저 광선 조사 수단(42)의 집광기(422)의 바로 아래에 위치시킨다. 다음에, 집광기(422)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 두께 방향 중간부보다 표면측(하측)에 위치시킨다. 그리고, 집광기(422)로부터 실리콘 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(41)을 도 4의 (a)에 있어서 화살표 X1로 나타내는 방향으로 정해진 이송 속도로 이동시킨다. 그리고, 레이저 광선 조사 수단(42)의 집광기(422)의 조사 위치가 분할 예정 라인(21)의 타단의 위치에 도달하면, 펄스 레이저 광선의 조사를 정지시키고 척 테이블(41)의 이동을 정지시킨다. 이 결과, 반도체 웨이퍼(2)의 내부에는, 도 4의 (b)에 도시된 바와 같이 분할 예정 라인(21)을 따라 개질층(210)이 연속해서 형성된다.If the division scheduled line 21 formed on the semiconductor wafer 2 held on the chuck table 41 is detected as described above, and alignment of the laser beam irradiation position is performed, in Fig. 4(a) As shown, the chuck table 41 is moved to the laser beam irradiation area where the condenser 422 of the laser beam irradiating means 42 for irradiating the laser beam is located, and one end of the predetermined dividing line 21 (Fig. In (a) of 4, the left end) is positioned directly below the condenser 422 of the laser beam irradiating means 42 . Next, the converging point P of the pulsed laser beam irradiated from the condenser 422 is positioned on the front side (lower side) of the semiconductor wafer 2 in the thickness direction from the middle portion. Then, while irradiating a pulsed laser beam having a wavelength having transparency to the silicon wafer from the condenser 422, the chuck table 41 is moved at a transport speed determined in the direction indicated by the arrow X1 in FIG. 4A. Then, when the irradiation position of the condenser 422 of the laser beam irradiating means 42 reaches the position of the other end of the dividing line 21, the irradiation of the pulsed laser beam is stopped and the movement of the chuck table 41 is stopped. . As a result, the modified layer 210 is continuously formed in the semiconductor wafer 2 along the dividing line 21 as shown in FIG. 4B .

또한, 상기 개질층 형성 공정에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.In addition, the processing conditions in the said modified layer formation process are set as follows, for example.

파장 : 1064 ㎚의 펄스 레이저Wavelength: 1064 nm pulsed laser

반복 주파수 : 100 kHzRepetition frequency: 100 kHz

평균 출력 : 1 WAverage power: 1 W

집광 스폿 직경 : φ1 ㎛Condensing spot diameter: φ1 μm

가공 이송 속도 : 100 ㎜/초Machining feed rate: 100 mm/sec

전술한 바와 같이 정해진 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시하면, 척 테이블(41)을 화살표 Y로 나타내는 방향으로 반도체 웨이퍼(2)에 형성된 분할 예정 라인(21)의 간격만큼 인덱싱 이송하고(인덱싱 이송 공정), 상기 개질층 형성 공정을 수행한다. 이와 같이 하여 정해진 방향으로 형성된 모든 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시하였다면, 척 테이블(41)을 90° 회동시켜, 상기 정해진 방향으로 형성된 분할 예정 라인(21)에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실행한다.When the modified layer forming process is performed along the predetermined division line 21 as described above, the chuck table 41 is indicated by the arrow Y by the interval of the division line 21 formed on the semiconductor wafer 2 . Indexing is transferred (indexing transfer process), and the modified layer forming process is performed. If the reformed layer forming process is performed along all of the division lines 21 formed in the predetermined direction in this way, the chuck table 41 is rotated 90° and is orthogonal to the division scheduled lines 21 formed in the predetermined direction. The modified layer forming process is performed along the planned division line 21 extending in the direction of

상기 개질층 형성 공정을 실시하였다면, 개질층이 형성된 반도체 웨이퍼(2)의 표면에 접착되어 있는 점착 테이프(3)를 가열함으로써, 개질층(210)으로부터 반도체 웨이퍼(2)의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정을 실시한다. 이 점착 테이프 가열 공정은, 도시된 실시형태에 있어서는 도 5의 (a)에 도시된 핫플레이트(5)를 이용하여 실시한다. 즉, 핫플레이트(5)의 상면인 배치면(51) 상에 도 5의 (b)에 도시된 바와 같이 상기 개질층 형성 공정이 실시되고 개질층(210)이 형성된 반도체 웨이퍼(2)의 표면에 접착되어 있는 점착 테이프(3)측을 배치한다. 그리고, 핫플레이트(5)를 작동하여 점착 테이프(3)를 50∼150℃로 가열한다. 이 결과, 점착 테이프(3)가 유연해져서 반도체 웨이퍼(2)의 표면(2a)측에 작용하고 있는 압축 응력이 해방되고, 도 5의 (c)에 도시된 바와 같이 개질층(210)이 형성된 반도체 웨이퍼(2)의 표면(2a)을 향해 크랙(211)이 신장된다.If the modified layer forming step is performed, cracks are formed from the modified layer 210 toward the surface of the semiconductor wafer 2 by heating the adhesive tape 3 adhered to the surface of the semiconductor wafer 2 on which the modified layer is formed. The adhesive tape heating process to be extended is implemented. This adhesive tape heating process is implemented using the hotplate 5 shown to Fig.5 (a) in the illustrated embodiment. That is, the modified layer forming process is performed on the arrangement surface 51 , which is the upper surface of the hot plate 5 , as shown in FIG. 5B , and the modified layer 210 is formed on the surface of the semiconductor wafer 2 . The side of the adhesive tape 3 adhered to is placed. Then, the hot plate 5 is operated to heat the adhesive tape 3 to 50 to 150°C. As a result, the adhesive tape 3 becomes flexible and the compressive stress acting on the surface 2a side of the semiconductor wafer 2 is released, and the modified layer 210 is formed as shown in FIG. 5(c). The crack 211 extends toward the surface 2a of the semiconductor wafer 2 .

상기 점착 테이프 가열 공정을 실시하였다면, 반도체 웨이퍼(2)에 외력을 부여하고, 반도체 웨이퍼(2)를 개질층(210) 및 표면을 향해 신장되는 크랙(211)이 형성된 분할 예정 라인(21)을 따라 개개의 디바이스로 분할하는 분할 공정을 실시한다. 이 분할 공정의 제1 실시형태(이면 연삭 공정)에 대해서, 도 6을 참조하여 설명한다. 분할 공정의 제1 실시형태(이면 연삭 공정)는, 도 6의 (a)에 도시된 연삭 장치(6)를 이용하여 실시한다. 도 6의 (a)에 도시된 연삭 장치(6)는, 피가공물을 유지하는 유지 수단으로서의 척 테이블(61)과, 상기 척 테이블(61)에 유지된 피가공물을 연삭하는 연삭 수단(62)을 구비하고 있다. 척 테이블(61)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 6의 (a)에 있어서 화살표 A로 나타내는 방향으로 회전된다. 연삭 수단(62)은, 스핀들 하우징(63)과, 상기 스핀들 하우징(63)에 회전 가능하게 지지되어 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(64)과, 상기 회전 스핀들(64)의 하단에 장착된 마운터(65)와, 상기 마운터(65)의 하면에 부착된 연삭휠(66)을 구비하고 있다. 이 연삭휠(66)은, 원환형의 베이스(67)와, 상기 베이스(67)의 하면에 환형으로 장착된 연삭 지석(68)으로 이루어져 있고, 베이스(67)가 마운터(65)의 하면에 체결 볼트(69)에 의해 부착되어 있다.If the pressure-sensitive adhesive tape heating process is performed, an external force is applied to the semiconductor wafer 2 and the semiconductor wafer 2 is divided into the modified layer 210 and the crack 211 extending toward the surface of the dividing line 21 formed. A division process of dividing into individual devices is performed accordingly. 1st Embodiment (back surface grinding process) of this division|segmentation process is demonstrated with reference to FIG. 1st Embodiment (back surface grinding process) of a division|segmentation process is implemented using the grinding apparatus 6 shown to Fig.6 (a). The grinding device 6 shown in FIG. 6A includes a chuck table 61 as holding means for holding the workpiece, and grinding means 62 for grinding the workpiece held by the chuck table 61 . is provided. The chuck table 61 is configured to suck and hold the workpiece on the upper surface, and is rotated in the direction indicated by the arrow A in Fig. 6A by a rotation drive mechanism (not shown). The grinding means (62) includes a spindle housing (63), a rotating spindle (64) rotatably supported by the spindle housing (63) and rotated by a rotating drive mechanism (not shown), and the rotating spindle (64). A mounter (65) mounted on the lower end and a grinding wheel (66) attached to the lower surface of the mounter (65) are provided. The grinding wheel 66 is composed of an annular base 67 and a grinding wheel 68 mounted in an annular shape on the lower surface of the base 67, and the base 67 is mounted on the lower surface of the mounter 65. It is attached by fastening bolts (69).

전술한 연삭 장치(6)를 이용하여 분할 공정의 제1 실시형태인 이면 연삭 공정을 실시하기 위해서는, 도 6의 (a)에 도시된 바와 같이 척 테이블(61)의 상면(유지면)에 반도체 웨이퍼(2)의 표면에 접착되어 있는 점착 테이프(3)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(61) 상에 반도체 웨이퍼(2)를 점착 테이프(3)를 통해 흡인 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(61) 상에 반도체 웨이퍼(2)를 점착 테이프(3)를 통해 흡인 유지하였다면, 척 테이블(61)을 도 6의 (a)에 있어서 화살표 A로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(62)의 연삭 휠(66)을 도 6의 (a)에 있어서 화살표 B로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 6의 (b)에 도시된 바와 같이 연삭 지석(68)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키고, 연삭 휠(66)을 화살표 C로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 아래쪽(척 테이블(61)의 유지면에 대하여 수직인 방향)으로 정해진양 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되어 반도체 웨이퍼(2)는 정해진 두께(예컨대 150 ㎛)로 형성되고, 개질층(210) 및 표면을 향해 신장되는 크랙(211)이 형성되어 강도가 저하되고 있는 분할 예정 라인(21)을 따라 분할선(210a)이 형성되어 개개의 디바이스(22)로 분할된다. 또한, 개개로 분할된 복수의 디바이스(22)는, 그 표면에 점착 테이프(3)가 접착되어 있기 때문에, 따로따로 흩어지지 않고 반도체 웨이퍼(2)의 형태가 유지되어 있다. 이와 같이 하여, 이면 연삭 공정을 실시함으로써, 반도체 웨이퍼(2)는 개질층(210) 및 표면을 향해 신장되는 크랙(211)이 형성되어 강도가 저하되고 있는 분할 예정 라인(21)을 따라 확실하게 분할선(210a)이 형성되어 개개의 디바이스(22)로 분할된다. 이 분할 공정으로서의 이면 연삭 공정을 실시할 때에는, 전술한 바와 같이 개질층(210)으로부터 크랙(211)이 신장되어 표면에 도달하고 있기 때문에, 복수의 개질층을 적층하여 형성하지 않아도, 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 확실하게 분할할 수 있다. 따라서, 복수의 개질층을 적층하여 형성할 필요가 없기 때문에, 생산성을 향상시킬 수 있다.In order to perform the back surface grinding process, which is the first embodiment of the division process, using the grinding device 6 described above, a semiconductor is placed on the upper surface (holding surface) of the chuck table 61 as shown in FIG. 6A . The adhesive tape 3 side adhered to the surface of the wafer 2 is arrange|positioned. Then, the semiconductor wafer 2 is held by suction through the adhesive tape 3 on the chuck table 61 by a suction means (not shown) (wafer holding step). Therefore, as for the semiconductor wafer 2 held on the chuck table 61, the back surface 2b becomes an upper side. As described above, if the semiconductor wafer 2 is sucked and held on the chuck table 61 through the adhesive tape 3, the chuck table 61 is moved in the direction indicated by the arrow A in FIG. 6A, for example, at 300 rpm. While rotating, the grinding wheel 66 of the grinding means 62 is rotated, for example, at 6000 rpm in the direction indicated by the arrow B in FIG. 68) is brought into contact with the back surface 2b of the semiconductor wafer 2, which is the surface to be processed, and the grinding wheel 66 is moved downward (the chuck table 61) at a grinding feed rate of, for example, 1 µm/sec, as indicated by the arrow C. Grinding feed is carried out in the direction perpendicular to the holding surface). As a result, the back surface 2b of the semiconductor wafer 2 is ground, the semiconductor wafer 2 is formed to a predetermined thickness (for example, 150 μm), and a modified layer 210 and cracks 211 extending toward the surface are formed. A dividing line 210a is formed along the dividing line 21 whose strength is lowered due to the decrease in strength, and the division line 210a is divided into individual devices 22 . Moreover, since the adhesive tape 3 is adhere|attached to the surface of the some device 22 divided|segmented individually, the shape of the semiconductor wafer 2 is maintained without being scattered separately. In this way, by performing the backside grinding process, the semiconductor wafer 2 is reliably formed along the division scheduled line 21 in which the reformed layer 210 and cracks 211 extending toward the surface are formed and the strength is lowered. A dividing line 210a is formed and divided into individual devices 22 . When performing the back grinding step as this division step, as described above, the crack 211 extends from the modified layer 210 to reach the surface, so even without stacking a plurality of modified layers to form a semiconductor wafer ( 2) can be reliably divided along the division scheduled line 21 . Therefore, since it is not necessary to form a plurality of modified layers by laminating, productivity can be improved.

다음에, 분할 공정의 제2 실시형태에 대해서, 도 7 내지 도 9를 참조하여 설명한다.Next, a second embodiment of the dividing step will be described with reference to FIGS. 7 to 9 .

이 실시형태에 있어서는, 우선 상기 점착 테이프 가열 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 다이싱 테이프를 접착시키고 상기 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하는 웨이퍼 지지 공정을 실시한다. 즉, 도 7에 도시된 바와 같이, 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 전술한 점착 테이프 가열 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)을 접착시킨다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 접착되어 있는 점착 테이프(3)를 박리한다. 따라서, 다이싱 테이프(T)의 표면에 접착된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다.In this embodiment, first, a wafer supporting step of adhering a dicing tape to the back surface 2b of the semiconductor wafer 2 subjected to the pressure-sensitive adhesive tape heating step and supporting the outer periphery of the dicing tape with an annular frame. Conduct. That is, as shown in FIG. 7 , the surface of the dicing tape T on which the outer periphery is attached so as to cover the inner opening of the annular frame F is subjected to the above-described adhesive tape heating process. The back surface 2b is adhered. And the adhesive tape 3 adhered to the surface 2a of the semiconductor wafer 2 is peeled. Therefore, as for the semiconductor wafer 2 adhere|attached to the surface of the dicing tape T, the surface 2a becomes an upper side.

이와 같이 하여, 웨이퍼 지지 공정을 실시하였다면, 반도체 웨이퍼(2)가 접착된 다이싱 테이프(T)를 확장함으로써 반도체 웨이퍼(2)에 외력을 부여하고, 반도체 웨이퍼(2)를 개질층(210) 및 크랙(211)이 형성된 분할 예정 라인(21)을 따라 분할하는 분할 공정을 실시한다. 이 분할 공정은, 도 8에 도시된 테이프 확장 장치(7)를 이용하여 실시한다. 도 8에 도시된 테이프 확장 장치(7)는, 상기 환형의 프레임(F)을 유지하는 프레임 유지 수단(71)과, 상기 프레임 유지 수단(71)에 유지된 환형의 프레임(F)에 장착된 다이싱 테이프(T)를 확장하는 테이프 확장 수단(72)과, 픽업 콜릿(73)을 구비하고 있다. 프레임 유지 수단(71)은, 환형의 프레임 유지 부재(711)와, 상기 프레임 유지 부재(711)의 외주에 설치된 고정 수단으로서의 복수의 클램프(712)로 이루어져 있다. 프레임 유지 부재(711)의 상면은 환형의 프레임(F)을 배치하는 배치면(711a)을 형성하고 있고, 이 배치면(711a) 상에 환형의 프레임(F)이 배치된다. 그리고, 배치면(711a) 상에 배치된 환형의 프레임(F)은, 클램프(712)에 의해 프레임 유지 부재(711)에 고정된다. 이와 같이 구성된 프레임 유지 수단(71)은, 테이프 확장 수단(72)에 의해 상하 방향으로 진퇴 가능하게 지지되어 있다.In this way, if the wafer support process is performed, an external force is applied to the semiconductor wafer 2 by expanding the dicing tape T to which the semiconductor wafer 2 is adhered, and the semiconductor wafer 2 is formed into a modified layer 210 . and a division process of dividing along the division scheduled line 21 on which the crack 211 is formed. This division process is implemented using the tape expansion apparatus 7 shown in FIG. The tape expanding device 7 shown in Fig. 8 includes a frame holding means 71 for holding the annular frame F, and mounted on the annular frame F held by the frame holding means 71. A tape expansion means 72 for expanding the dicing tape T, and a pickup collet 73 are provided. The frame holding means 71 includes an annular frame holding member 711 and a plurality of clamps 712 as fixing means provided on the outer periphery of the frame holding member 711 . The upper surface of the frame holding member 711 forms an arranging surface 711a for arranging the annular frame F, and the annular frame F is arranged on the arranging surface 711a. Then, the annular frame F disposed on the mounting surface 711a is fixed to the frame holding member 711 by a clamp 712 . The frame holding means 71 comprised in this way is supported so that advancing and retreating in an up-down direction is possible by the tape expansion means 72. As shown in FIG.

테이프 확장 수단(72)은, 상기 환형의 프레임 유지 부재(711)의 내측에 설치되는 확장 드럼(721)을 구비하고 있다. 이 확장 드럼(721)은, 환형의 프레임(F)의 내경보다 작고 상기 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착되는 반도체 웨이퍼(2)의 외경보다 큰 내경 및 외경을 갖고 있다. 또한, 확장 드럼(721)은, 하단에 지지 플랜지(722)를 구비하고 있다. 도시된 실시형태에 있어서의 테이프 확장 수단(72)은, 상기 환형의 프레임 유지 부재(711)를 상하 방향으로 진퇴 가능한 지지 수단(723)을 구비하고 있다. 이 지지 수단(723)은, 상기 지지 플랜지(722) 상에 설치된 복수의 에어실린더(723a)로 이루어져 있고, 그 피스톤 로드(723b)가 상기 환형의 프레임 유지 부재(711)의 하면에 연결된다. 이와 같이 복수의 에어실린더(723a)로 이루어진 지지 수단(723)은, 도 9의 (a)에 도시된 바와 같이 환형의 프레임 유지 부재(711)를 배치면(711a)이 확장 드럼(721)의 상단과 대략 동일 높이가 되는 기준 위치와, 도 9의 (b)에 도시된 바와 같이 확장 드럼(721)의 상단보다 정해진양 아래쪽의 확장 위치 사이를 상하 방향으로 이동시킨다.The tape expanding means 72 is provided with an expanding drum 721 provided inside the annular frame holding member 711 . The expansion drum 721 has inner and outer diameters smaller than the inner diameter of the annular frame F and larger than the outer diameter of the semiconductor wafer 2 adhered to the dicing tape T mounted on the annular frame F. have it Moreover, the expansion drum 721 is equipped with the support flange 722 at the lower end. The tape expanding means 72 in the illustrated embodiment is provided with a supporting means 723 capable of moving the annular frame holding member 711 forward and backward in the vertical direction. The supporting means 723 is composed of a plurality of air cylinders 723a provided on the supporting flange 722 , and the piston rod 723b is connected to the lower surface of the annular frame holding member 711 . In this way, the support means 723 made of a plurality of air cylinders 723a has an annular frame holding member 711 as shown in FIG. As shown in FIG. 9( b ), the reference position at the same height as the upper end and the extension position lower by a predetermined amount than the upper end of the expansion drum 721 are moved in the vertical direction.

이상과 같이 구성된 테이프 확장 장치(7)를 이용하여 실시하는 분할 공정에 대해서 도 9의 (a) 및 (b)를 참조하여 설명한다. 즉, 반도체 웨이퍼(2)가 접착되어 있는 다이싱 테이프(T)가 장착된 환형의 프레임(F)을, 도 9의 (a)에 도시된 바와 같이 프레임 유지 수단(71)을 구성하는 프레임 유지 부재(711)의 배치면(711a) 상에 배치하고, 클램프(712)에 의해 프레임 유지 부재(711)에 고정한다(프레임 유지 공정). 이 때, 프레임 유지 부재(711)는 도 9의 (a)에 도시된 기준 위치에 위치되어 있다. 다음에, 테이프 확장 수단(72)을 구성하는 지지 수단(723)으로서의 복수의 에어실린더(723a)를 작동하여, 환형의 프레임 유지 부재(711)를 도 9의 (b)에 도시된 확장 위치로 하강시킨다. 따라서, 프레임 유지 부재(711)의 배치면(711a) 상에 고정되어 있는 환형의 프레임(F)도 하강하기 때문에, 도 9의 (b)에 도시된 바와 같이 환형의 프레임(F)에 장착된 다이싱 테이프(T)는 확장 드럼(721)의 상단 가장자리에 접하여 확장된다(테이프 확장 공정). 이 결과, 다이싱 테이프(T)에 접착되어 있는 반도체 웨이퍼(2)에는 방사형으로 인장력이 작용하기 때문에, 전술한 개질층(210) 및 크랙(211)이 형성되어 강도가 저하된 분할 예정 라인(21)을 따라 개개의 디바이스(22)로 분할되고 디바이스(22) 사이에 간격(S)이 형성된다. 이와 같이, 분할 공정으로서의 테이프 확장 공정을 실시할 때에는, 반도체 웨이퍼(2)는 개질층(210) 및 크랙(211)이 신장되어 표면에 도달하고 있기 때문에, 복수의 개질층을 적층하여 형성하지 않아도, 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 확실하게 분할할 수 있다. 따라서, 복수의 개질층을 적층하여 형성할 필요가 없기 때문에, 생산성을 향상시킬 수 있다.The division|segmentation process implemented using the tape expansion apparatus 7 comprised as mentioned above is demonstrated with reference to Fig.9 (a) and (b). That is, the annular frame F to which the dicing tape T to which the semiconductor wafer 2 is adhered is mounted is held by a frame constituting the frame holding means 71 as shown in Fig. 9A. It arranges on the mounting surface 711a of the member 711, and is fixed to the frame holding member 711 by the clamp 712 (frame holding process). At this time, the frame holding member 711 is positioned at the reference position shown in FIG. 9A. Next, by operating a plurality of air cylinders 723a as supporting means 723 constituting the tape expanding means 72, the annular frame holding member 711 is moved to the expanded position shown in Fig. 9(b). lower it Therefore, since the annular frame F fixed on the arrangement surface 711a of the frame holding member 711 is also lowered, as shown in FIG. The dicing tape T is expanded in contact with the upper edge of the expansion drum 721 (tape expansion process). As a result, since a tensile force is applied radially to the semiconductor wafer 2 adhered to the dicing tape T, the above-described modified layer 210 and cracks 211 are formed to reduce the strength of the divided line ( It is divided into individual devices 22 along 21 , and a gap S is formed between the devices 22 . In this way, when performing the tape expansion process as a division process, since the modified layer 210 and the crack 211 extend to reach the surface of the semiconductor wafer 2, it is not necessary to form a plurality of modified layers by laminating them. , the semiconductor wafer 2 can be reliably divided along the division scheduled line 21 . Therefore, since it is not necessary to form by laminating a plurality of modified layers, productivity can be improved.

다음에, 도 9의 (c)에 도시된 바와 같이 픽업 콜릿(73)을 작동하여 디바이스(22)를 흡착시키고, 다이싱 테이프(T)로부터 박리하여 픽업하고, 도시하지 않은 트레이 또는 다이 본딩 공정으로 반송한다. 또한, 픽업 공정에 있어서는, 전술한 바와 같이 다이싱 테이프(T)에 접착되어 있는 개개의 디바이스(22) 사이의 간극(S)이 확장되어 있기 때문에, 인접한 디바이스(22)와 접촉되지 않게 용이하게 픽업할 수 있다.Next, as shown in FIG. 9(c), the pickup collet 73 is operated to adsorb the device 22, peeled from the dicing tape T, and picked up, followed by a tray or die bonding process (not shown) return to In addition, in the pickup process, since the gap S between the individual devices 22 adhered to the dicing tape T is expanded as described above, it is easy not to come into contact with the adjacent devices 22 . can be picked up

2 : 반도체 웨이퍼 21 : 분할 예정 라인
22 : 디바이스 3 : 점착 테이프
4 : 레이저 가공 장치 41 : 레이저 가공 장치의 척 테이블
42 : 레이저 광선 조사 수단 422 : 집광기
5 : 핫플레이트 6 : 연삭 장치
61 : 연삭 장치의 척 테이블 62 : 연삭 수단
66 : 연삭 휠 7 : 테이프 확장 장치
71 : 프레임 유지 수단 72 : 테이프 확장 수단
73 : 픽업 콜릿 F : 환형의 프레임
T : 다이싱 테이프2: semiconductor wafer 21: line to be divided
22: device 3: adhesive tape
4: laser processing apparatus 41: chuck table of laser processing apparatus
42: laser beam irradiation means 422: condenser
5: hot plate 6: grinding device
61 chuck table of grinding device 62 grinding means
66 grinding wheel 7: tape extension device
71: frame holding means 72: tape extension means
73: pickup collet F: annular frame
T: dicing tape

Claims (3)

표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면에 점착 테이프를 접착시키는 점착 테이프 접착 공정과,
웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 이면측으로부터 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
상기 개질층 형성 공정이 실시된 웨이퍼의 표면에 접착되어 있는 점착 테이프를 가열함으로써, 개질층으로부터 웨이퍼의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정과,
상기 점착 테이프 가열 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.A method of processing a wafer in which a plurality of division lines are formed in a lattice shape on the surface, and devices are formed in a plurality of regions partitioned by the plurality of division lines into individual devices along the division line, ,
An adhesive tape bonding step of bonding the adhesive tape to the surface of the wafer;
A modified layer forming process in which a converging point of a pulsed laser beam having a wavelength having transparency to the wafer is located inside from the back side of the wafer, irradiated along a line to be divided, and a modified layer is formed inside the wafer along the line to be divided class,
a pressure-sensitive adhesive tape heating step of extending cracks from the modified layer toward the surface of the wafer by heating the pressure-sensitive adhesive tape adhered to the surface of the wafer subjected to the modified layer forming step;
applying an external force to the wafer subjected to the pressure-sensitive adhesive tape heating process, and dividing the wafer into individual devices along a line to be divided in which cracks extending toward the modified layer and the surface are formed; processing method. 제1항에 있어서, 상기 분할 공정은, 웨이퍼의 표면에 접착된 점착 테이프측을 척 테이블에 유지하고, 웨이퍼의 이면을 연삭 지석으로 연삭하여 미리 정해진 두께로 형성하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 것인 웨이퍼의 가공 방법.The method according to claim 1, wherein in the dividing step, the adhesive tape side adhered to the surface of the wafer is held on a chuck table, the back surface of the wafer is ground with a grinding wheel to form a predetermined thickness, and the wafer is formed with a modified layer and the surface A method of processing a wafer, wherein the wafer is divided into individual devices along a line to be divided in which cracks extending toward the side are formed. 제1항 또는 제2항에 있어서,
상기 개질층은 웨이퍼의 내부에 분할 예정 라인을 따라 단일의 층으로 형성되는 것인 웨이퍼의 가공 방법.3. The method of claim 1 or 2,
The method of processing a wafer wherein the modified layer is formed as a single layer along a line to be divided inside the wafer.
KR1020160052128A 2015-05-08 2016-04-28 Wafer processing method KR102437901B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-095680 2015-05-08
JP2015095680A JP6456766B2 (en) 2015-05-08 2015-05-08 Wafer processing method

Publications (2)

Publication Number Publication Date
KR20160131905A KR20160131905A (en) 2016-11-16
KR102437901B1 true KR102437901B1 (en) 2022-08-29

Family

ID=57270405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160052128A KR102437901B1 (en) 2015-05-08 2016-04-28 Wafer processing method

Country Status (4)

Country Link
JP (1) JP6456766B2 (en)
KR (1) KR102437901B1 (en)
CN (1) CN106129003B (en)
TW (1) TWI665720B (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7217585B2 (en) * 2017-04-13 2023-02-03 株式会社ディスコ Division method
JP6855127B2 (en) * 2017-06-05 2021-04-07 株式会社ディスコ Chip manufacturing method
JP6879832B2 (en) * 2017-06-14 2021-06-02 株式会社ディスコ Wafer processing method
CN110098148A (en) * 2018-01-30 2019-08-06 株式会社迪思科 The processing method of chip
JP7075242B2 (en) * 2018-02-28 2022-05-25 株式会社ディスコ Processing method of work piece
JP7088768B2 (en) * 2018-07-24 2022-06-21 株式会社ディスコ Wafer division method
JP7154860B2 (en) * 2018-07-31 2022-10-18 株式会社ディスコ Wafer processing method
JP7204380B2 (en) 2018-08-28 2023-01-16 株式会社ディスコ table
JP2020061398A (en) * 2018-10-05 2020-04-16 株式会社ディスコ Processing method for wafer
JP2020077782A (en) 2018-11-08 2020-05-21 株式会社ディスコ Method for processing wafer
TWI727860B (en) * 2020-07-22 2021-05-11 環球晶圓股份有限公司 Wafer transverse impact test device and wafer strength test method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005001001A (en) 2002-03-12 2005-01-06 Hamamatsu Photonics Kk Laser beam machining method
JP2007134390A (en) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd Processing process of wafer
JP2007158108A (en) 2005-12-06 2007-06-21 Disco Abrasive Syst Ltd Wafer-dividing method
JP2012109357A (en) 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd Cutting method and cutting device of semiconductor substrate
JP2013004584A (en) * 2011-06-13 2013-01-07 Tokyo Seimitsu Co Ltd Semiconductor substrate cutting method and semiconductor substrate cutting device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (en) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 Laser processing method and semiconductor chip manufacturing method
JP3408805B2 (en) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 Cutting origin region forming method and workpiece cutting method
ATE362653T1 (en) * 2002-03-12 2007-06-15 Hamamatsu Photonics Kk METHOD FOR SEPARATING SUBSTRATES
CN100527360C (en) * 2004-03-30 2009-08-12 浜松光子学株式会社 Laser processing method and semiconductor chip
JP2006229021A (en) 2005-02-18 2006-08-31 Disco Abrasive Syst Ltd Wafer dividing method
JP5307384B2 (en) * 2007-12-03 2013-10-02 株式会社ディスコ Wafer division method
JP2009290148A (en) 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd Method of dividing wafer
JP5558129B2 (en) * 2010-02-05 2014-07-23 株式会社ディスコ Processing method of optical device wafer
JP5770446B2 (en) * 2010-09-30 2015-08-26 株式会社ディスコ Split method
JP2014011381A (en) * 2012-07-02 2014-01-20 Disco Abrasive Syst Ltd Wafer processing method
JP2014067818A (en) * 2012-09-25 2014-04-17 Disco Abrasive Syst Ltd Fixing method of tape slack of frame unit
US20140145294A1 (en) * 2012-11-28 2014-05-29 Nxp B.V. Wafer separation
JP2014165462A (en) * 2013-02-27 2014-09-08 Lintec Corp Semiconductor chip manufacturing method
WO2014157471A1 (en) * 2013-03-28 2014-10-02 古河電気工業株式会社 Adhesive tape and wafer-processing tape
JP6232230B2 (en) * 2013-08-30 2017-11-15 株式会社ディスコ Wafer processing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005001001A (en) 2002-03-12 2005-01-06 Hamamatsu Photonics Kk Laser beam machining method
JP2007134390A (en) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd Processing process of wafer
JP2007158108A (en) 2005-12-06 2007-06-21 Disco Abrasive Syst Ltd Wafer-dividing method
JP2012109357A (en) 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd Cutting method and cutting device of semiconductor substrate
JP2013004584A (en) * 2011-06-13 2013-01-07 Tokyo Seimitsu Co Ltd Semiconductor substrate cutting method and semiconductor substrate cutting device

Also Published As

Publication number Publication date
CN106129003B (en) 2019-05-31
CN106129003A (en) 2016-11-16
TW201715595A (en) 2017-05-01
JP6456766B2 (en) 2019-01-23
TWI665720B (en) 2019-07-11
KR20160131905A (en) 2016-11-16
JP2016213318A (en) 2016-12-15

Similar Documents

Publication Publication Date Title
KR102437901B1 (en) Wafer processing method
KR102198123B1 (en) Method for processing wafer
KR102069903B1 (en) Wafer machining method
TWI656597B (en) Wafer processing method
KR102272434B1 (en) Wafer processing method
JP6078272B2 (en) Wafer processing method
KR20150142597A (en) Wafer machining method
JP6034219B2 (en) Wafer processing method
KR102519860B1 (en) Wafer processing method
KR20140105375A (en) Wafer machining method
JP2013008831A (en) Processing method of wafer
KR20140118757A (en) Wafer machining method
KR20170049397A (en) Wafer processing method
JP5985880B2 (en) Wafer division method
KR102409135B1 (en) Wafer machining method
JP6235279B2 (en) Wafer processing method
JP6235396B2 (en) Wafer processing method
JP6401009B2 (en) Wafer processing method
KR102561376B1 (en) Wafer processing method and supporting tool used in wafer processing
KR20170000330A (en) Method of machining wafer
JP2015222756A (en) Method of processing wafer and parting device
JP6346067B2 (en) Wafer processing method
JP2013232449A (en) Wafer dividing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant