KR102437092B1 - 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법 - Google Patents

스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법 Download PDF

Info

Publication number
KR102437092B1
KR102437092B1 KR1020200132261A KR20200132261A KR102437092B1 KR 102437092 B1 KR102437092 B1 KR 102437092B1 KR 1020200132261 A KR1020200132261 A KR 1020200132261A KR 20200132261 A KR20200132261 A KR 20200132261A KR 102437092 B1 KR102437092 B1 KR 102437092B1
Authority
KR
South Korea
Prior art keywords
stretchable
stretchable material
liquid metal
circuit board
printed circuit
Prior art date
Application number
KR1020200132261A
Other languages
English (en)
Other versions
KR20220048886A (ko
Inventor
임현의
정영도
오선종
이보연
김성기
박인규
김민성
Original Assignee
한국기계연구원
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원, 한국과학기술원 filed Critical 한국기계연구원
Priority to KR1020200132261A priority Critical patent/KR102437092B1/ko
Publication of KR20220048886A publication Critical patent/KR20220048886A/ko
Application granted granted Critical
Publication of KR102437092B1 publication Critical patent/KR102437092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Abstract

스트레처블 인쇄 회로 기판은 제1 스트레처블(stretchable) 기판 및 상기 제1 스트레처블 기판 내부에 위치하는 유리 섬유(glass fiber)를 포함하는 접속부, 상기 제1 스트레처블 기판에 접속 패드 형태로 패터닝된 은나노와이어(AgNW)를 포함하는 단자부, 및 상기 제1 스트레처블 기판과 연결되는 제2 스트레처블 기판 및 상기 제2 스트레처블 기판 내부에 위치하여 상기 단자부의 상기 은나노와이어와 직접 연결되는 액체 금속 라인을 포함하는 배선부를 포함한다.

Description

스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법{STRETCHABLE PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING STRETCHABLE PRINTED CIRCUIT BOARD}
본 기재는 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법에 관한 것이다.
일반적으로, 기존의 센서 및 LED 등의 리지드(rigid)한 전자 소자는 오랜 시간 연구하여 성능이 뛰어나지만 물리적으로 경직성을 가져 곡면 형태를 가지는 인간이나 로봇의 피부, 의복 등의 표면에 장착하기 어려운 문제점이 있다.
최근, 곡면 형태를 가지는 피부나 표면에 장착하기 용이한 플렉서블 전자 소자들이 개발되고 있다.
그러나, 종래의 플렉서블 전자 소자는 곡면 형태를 가지는 피부나 표면에 장착하기 용이한 반면, 전자 소자 자체의 성능이 낮은 문제가 있다.
일 실시예는, 리지드한 전자 소자가 장착되는 동시에 늘어나더라도 전기 전도도 저하가 최소화된 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법을 제공하고자 한다.
일 측면은 제1 스트레처블(stretchable) 기판 및 상기 제1 스트레처블 기판 내부에 위치하는 유리 섬유(glass fiber)를 포함하는 접속부, 상기 제1 스트레처블 기판에 접속 패드 형태로 패터닝된 은나노와이어(AgNW)를 포함하는 단자부, 및 상기 제1 스트레처블 기판과 연결되는 제2 스트레처블 기판 및 상기 제2 스트레처블 기판 내부에 위치하여 상기 단자부의 상기 은나노와이어와 직접 연결되는 액체 금속 라인을 포함하는 배선부를 포함하는 스트레처블 인쇄 회로 기판을 제공한다.
상기 제1 스트레처블 기판은, 상기 유리 섬유가 내부에 위치하는 제1 스트레처블 재료, 및 상기 제1 스트레처블 재료와 중첩된 제2 스트레처블 재료를 포함할 수 있다.
상기 제2 스트레처블 재료는 상기 제1 스트레처블 재료 대비 영률이 작을 수 있다.
상기 은나노와이어는 상기 제2 스트레처블 재료 상에 위치할 수 있다.
상기 제2 스트레처블 기판은, 상기 제2 스트레처블 재료, 및 상기 액체 금속 라인을 사이에 두고 상기 제2 스트레처블 재료 상에 위치하는 제3 스트레처블 재료를 포함할 수 있다.
상기 제3 스트레처블 재료는 상기 제2 스트레처블 재료와 동일한 재료를 포함할 수 있다.
상기 은나노와이어는 상기 제3 스트레처블 재료에 의해 노출될 수 있다.
상기 액체 금속 라인은, 액체 금속, 및 상기 액체 금속 내부에 혼합된 구리 파티클(Cu particle)을 포함할 수 있다.
상기 구리 파티클은 상기 액체 금속 라인 전체 중량에서 5wt% 초과 내지 15wt% 미만일 수 있다.
상기 구리 파티클은 상기 액체 금속 라인 전체 중량에서 10wt%일 수 있다.
상기 은나노와이어는 다층 구조를 가지며, 상기 액체 금속 라인은 다층 구조를 가질 수 있다.
상기 접속부에는 리지드(rigid) 전자 소자가 장착될 수 있다.
상기 접속부에는 커넥터가 접속될 수 있다.
또한, 일 측면은 유리 섬유가 내부에 위치하는 제1 스트레처블 재료를 웨이퍼 상에 형성하는 단계, 상기 제1 스트레처블 재료 상에 제2 스트레처블 재료를 형성하는 단계, 상기 제1 스트레처블 재료와 중첩하는 상기 제2 스트레처블 재료 상에 접속 패드 형태로 은나노와이어를 패터닝하는 단계, 상기 제2 스트레처블 재료 상에 상기 은나노와이어와 직접 연결되는 액체 금속 라인을 형성하는 단계, 및 상기 액체 금속 라인을 사이에 두고 상기 제2 스트레처블 재료 상에 상기 은노와이어를 노출하는 제3 스트레처블 재료를 형성하는 단계를 포함하는 스트레처블 인쇄 회로 기판 제조 방법을 제공한다.
상기 제1 스트레처블 재료와 중첩하는 상기 제3 스트레처블 재료 상에 다른 접속 패드 형태로 다른 은나노와이어를 패터닝하는 단계, 상기 제3 스트레처블 재료 상에 상기 다른 은나노와이어와 상기 액체 금속 라인 사이를 연결하는 다른 액체 금속 라인을 형성하는 단계, 및 상기 다른 액체 금속 라인을 사이에 두고 상기 제3 스트레처블 재료 상에 상기 다른 은나노와이어를 노출하는 제4 스트레처블 재료를 형성하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 리지드한 전자 소자가 장착되는 동시에 늘어나더라도 전기 전도도 저하가 최소화된 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법이 제공된다.
도 1은 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 나타낸 순서도이다.
도 2는 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 설명하기 위한 이미지들이다.
도 3은 다른 실시예에 따른 스트레처블 인쇄 회로 기판을 나타낸 이미지이다.
도 4는 다른 실시예에 따른 스트레처블 인쇄 회로 기판의 변형률에 따른 전기 저항의 변화를 나타낸 그래프이다.
도 5는 다른 실시예에 따른 스트레처블 인쇄 회로 기판의 효과를 설명하기 위한 이미지들이다.
도 6은 또 다른 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 설명하기 위한 이미지들이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도 1 및 도 2를 참조하여 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 설명한다.
도 1은 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 나타낸 순서도이다. 도 2는 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 설명하기 위한 이미지들이다.
우선, 도 1 및 도 2의 (A)를 참조하면, 유리 섬유(glass fiber)가 내부에 위치하는 제1 스트레처블 재료(PDMS-GF)를 웨이퍼 상에 형성한다(S100).
구체적으로, 실리콘 웨이퍼(Si wafer) 상에 스크린 프린팅을 이용해 유리 섬유(glass fiber)가 내부에 네트워크 형태로 위치하는 제1 스트레처블 재료(PDMS-GF)를 형성한다. 제1 스트레처블 재료(PDMS-GF)는 섬(island) 형태로 실리콘 웨이퍼 상에 위치하나, 이에 한정되지는 않는다. 제1 스트레처블 재료(PDMS-GF)는 PDMS를 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제1 스트레처블 재료(PDMS-GF)는 내부에 유리 섬유가 네트워크 형태로 밀집하여 위치함으로써, 리지드(rigid)한 성질을 가져 외부 응력에 변형되는 것이 최소화된다.
일례로, 제1 스트레처블 재료(PDMS-GF)는 유연신축탄성중합체인 Polydimethylsiloxane(PDMS), Polyurethane(PU), Polyamide(PA), Polyester(PE), Ethylene Vinyl Acetate Copolymer(EVA), 자연 고무(natural rubber), 인공 고무(artificial rubber) 중 적어도 하나를 포함할 수 있다.
다음, 도 1 및 도 2의 (A)를 참조하면, 제1 스트레처블 재료(PDMS-GF) 상에 제2 스트레처블 재료(DS1)를 형성한다(S200).
구체적으로, 제1 스트레처블 재료(PDMS-GF) 상에 스핀코팅을 이용해 제2 스트레처블 재료(DS1)를 형성한다. 제2 스트레처블 재료(DS1)는 평면적으로 직사각형 기판(board) 형태로 형성되나, 이에 한정되지는 않는다. 제2 스트레처블 재료(DS1)는 실리콘 탄성 중합체를 포함하는 Dragonskin을 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제2 스트레처블 재료(DS1)는 제1 스트레처블 재료(PDMS-GF) 대비 영률이 작다.
일례로, 제2 스트레처블 재료(DS1)는 유연탄성신축중합체인 Ecoflex00-30, Dragon skin, Polydimethylsiloxane(PDMS), Polyurethane(PU), Polyamide(PA), Polyester(PE), Ethylene Vinyl Acetate Copolymer(EVA), 자연 고무(natural rubber), 인공 고무(artificial rubber) 중 적어도 하나를 포함할 수 있다.
다음, 도 1 및 도 2의 (B)를 참조하면, 제1 스트레처블 재료(PDMS-GF)와 중첩하는 제2 스트레처블 재료(DS1) 상에 접속 패드 형태로 은나노와이어(AgNW)를 패터닝한다(S300).
구체적으로, 제1 스트레처블 재료(PDMS-GF)와 중첩하는 제2 스트레처블 재료(DS1) 상에 스프레이 코팅을 이용해 은나노와이어(AgNW)를 패터닝한다. 은나노와이어(AgNW)는 접속 패드 형태로 형성되나, 이에 한정되지는 않는다. 은나노와이어(AgNW)는 네트워크 형태로 밀집된 은나노와이어를 포함하나, 이에 한정되지 않고 공지된 다양한 도전성 물질을 포함할 수 있다. 은나노와이어(AgNW)는 금속 페이스트 형태로 패터닝될 수 있으나, 이에 한정되지는 않는다. 일례로, 금속 페이스트는 은나노와이어(AgNW), 은플레이크(Ag flake), 알루미늄 분말(Al powder) 중 적어도 하나를 포함할 수 있다.
다음, 도 1 및 도 2의 (C)를 참조하면, 제2 스트레처블 재료(DS1) 상에 은나노와이어(AgNW)와 직접 연결되는 액체 금속 라인(LMA)을 형성한다(S400).
구체적으로, 은나노와이어(AgNW)들 사이에 대응하여 제2 스트레처블 재료(DS1) 상에 스크린 프린팅을 이용해 은나노와이어(AgNW)들과 직접 연결되는 액체 금속 라인(LMA)을 형성한다. 액체 금속 라인(LMA)은 배선 형태로 형성되어 은나노와이어(AgNW)들 사이를 연결한다. 액체 금속 라인(LMA)은 갈륨을 포함하는 액체 금속 아말감(liquid metal amalgam)인 갈린스탄(galinstan)을 포함하나, 이에 한정되지는 않는다. 액체 금속 라인(LMA)은 갈린스탄을 포함하는 액체 금속 및 액체 금속 내부에 혼합된 구리 파티클(Cu particle)을 포함한다.
일례로, 액체 금속 라인(LMA)은 갈린스탄(galinstan), 갈륨(gallium), 갈륨 합금(gallium alloy), 주석(tin), 주석 합금(tin alloy), 인듐(indium), 인듐 합금(indium alloy), 인듐-주석 합금(In-Sn alloy), 납(lead), 납 합금(lead alloy), 인듐-주석 합금(In-Sn alloy) 중 적어도 하나를 포함할 수 있다.
다음, 도 1 및 도 2의 (D)를 참조하면, 액체 금속 라인(LMA)을 사이에 두고 제2 스트레처블 재료(DS1) 상에 은나노와이어(AgNW)를 노출하는 제3 스트레처블 재료(DS2)를 형성한다(S500).
구체적으로, 액체 금속 라인(LMA)을 사이에 두고 제2 스트레처블 재료(DS1) 상에 스핀코팅을 이용해 은나노와이어(AgNW)를 노출하는 제3 스트레처블 재료(DS2)를 형성한다. 제3 스트레처블 재료(DS2)는 평면적으로 직사각형 기판(board) 형태로 형성되나, 이에 한정되지는 않는다. 제3 스트레처블 재료(DS2)는 실리콘 탄성 중합체를 포함하는 Dragonskin을 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제3 스트레처블 재료(DS2)는 제1 스트레처블 재료(PDMS-GF) 대비 영률이 작다. 제3 스트레처블 재료(DS2)는 제2 스트레처블 재료(DS1)와 동일한 재료를 포함하나, 이에 한정되지는 않는다.
이상과 같이, 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법에 의해 도 2의 (E)에 도시된 다른 실시예에 따른 스트레처블 인쇄 회로 기판(1000)이 제조될 수 있다. 스트레처블 인쇄 회로 기판(1000)은 실리콘 웨이퍼로부터 분리되어 스트레처블 인쇄 회로 기판 역할을 수행한다.
이하, 도 3 및 도 2를 참조하여 다른 실시예에 따른 스트레처블 인쇄 회로 기판을 설명한다. 다른 실시예에 따른 스트레처블 인쇄 회로 기판은 상술한 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 이용해 제조될 수 있으나, 이에 한정되지는 않는다.
도 3은 다른 실시예에 따른 스트레처블 인쇄 회로 기판을 나타낸 이미지이다.
도 3 및 도 2를 참조하면, 다른 실시예에 따른 스트레처블 인쇄 회로 기판(1000)은 제1 접속부(CN1), 제2 접속부(CN2), 제3 접속부(CN3), 제1 단자부(TM1), 제2 단자부(TM2), 제3 단자부(TM3), 제1 배선부(WI1), 제2 배선부(WI2)를 포함한다.
제1 접속부(CN1)는 일 방향으로 연장된 기판 형태를 가진다. 제1 접속부(CN1)는 스트레처블 인쇄 회로 기판(1000)의 커넥터 역할을 하여 외부의 커넥터와 접속된다. 제1 접속부(CN1)는 제1 스트레처블 기판(ST1) 및 제1 스트레처블 기판(ST1) 내부에 위치하는 유리 섬유(glass fiber)를 포함한다. 제1 스트레처블 기판(ST1)은 유리 섬유(glass fiber)가 내부에 네트워크 형태로 위치하며 일 방향으로 연장된 기판 형태를 가지는 제1 스트레처블 재료(PDMS-GF) 및 제1 스트레처블 재료(PDMS-GF)와 중첩된 직사각형 기판 형태의 제2 스트레처블 재료(DS1)를 포함한다. 제1 스트레처블 재료(PDMS-GF)는 PDMS를 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 일례로, 제1 스트레처블 재료(PDMS-GF)는 유연신축탄성중합체인 Polydimethylsiloxane(PDMS), Polyurethane(PU), Polyamide(PA), Polyester(PE), Ethylene Vinyl Acetate Copolymer(EVA), 자연 고무(natural rubber), 인공 고무(artificial rubber) 중 적어도 하나를 포함할 수 있다. 제2 스트레처블 재료(DS1)는 실리콘 탄성 중합체를 포함하는 Dragonskin을 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제2 스트레처블 재료(DS1)는 제1 스트레처블 재료(PDMS-GF) 대비 영률이 작다. 일례로, 제2 스트레처블 재료(DS1)는 유연탄성신축중합체인 Ecoflex00-30, Dragon skin, Polydimethylsiloxane(PDMS), Polyurethane(PU), Polyamide(PA), Polyester(PE), Ethylene Vinyl Acetate Copolymer(EVA), 자연 고무(natural rubber), 인공 고무(artificial rubber) 중 적어도 하나를 포함할 수 있다.
제2 접속부(CN2)는 평면적으로 제1 접속부(CN1)와 제3 접속부(CN3) 사이에 위치하며, 일 방향으로 서로 이격된 복수의 섬(island)들 형태를 가진다. 제2 접속부(CN2)는 스트레처블 인쇄 회로 기판(1000)의 장착부 역할을 하여 센서 또는 LED 등의 리지드 전자 소자가 제2 접속부(CN2)에 장착될 수 있다. 제2 접속부(CN2)는 제1 스트레처블 기판(ST1) 및 제1 스트레처블 기판(ST1) 내부에 위치하는 유리 섬유(glass fiber)를 포함한다. 제1 스트레처블 기판(ST1)은 유리 섬유(glass fiber)가 내부에 네트워크 형태로 위치하며 일 방향으로 서로 이격된 복수의 섬 형태를 가지는 제1 스트레처블 재료(PDMS-GF) 및 제1 스트레처블 재료(PDMS-GF)와 중첩된 직사각형 기판 형태의 제2 스트레처블 재료(DS1)를 포함한다. 제1 스트레처블 재료(PDMS-GF)는 PDMS를 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제2 스트레처블 재료(DS1)는 실리콘 탄성 중합체를 포함하는 Dragonskin을 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제2 스트레처블 재료(DS1)는 제1 스트레처블 재료(PDMS-GF) 대비 영률이 작다.
제3 접속부(CN3)는 제2 접속부(CN2)를 사이에 두고 제1 접속부(CN1)와 이격되어 일 방향으로 연장된 기판 형태를 가진다. 제3 접속부(CN3)는 스트레처블 인쇄 회로 기판(1000)의 커넥터 역할을 하여 외부의 커넥터와 접속된다. 제3 접속부(CN3)는 제1 스트레처블 기판(ST1) 및 제1 스트레처블 기판(ST1) 내부에 위치하는 유리 섬유(glass fiber)를 포함한다. 제1 스트레처블 기판(ST1)은 유리 섬유(glass fiber)가 내부에 네트워크 형태로 위치하며 일 방향으로 연장된 기판 형태를 가지는 제1 스트레처블 재료(PDMS-GF) 및 제1 스트레처블 재료(PDMS-GF)와 중첩된 직사각형 기판 형태의 제2 스트레처블 재료(DS1)를 포함한다. 제1 스트레처블 재료(PDMS-GF)는 PDMS를 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제2 스트레처블 재료(DS1)는 실리콘 탄성 중합체를 포함하는 Dragonskin을 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제2 스트레처블 재료(DS1)는 제1 스트레처블 재료(PDMS-GF) 대비 영률이 작다.
제1 단자부(TM1)는 제1 접속부(CN1)의 제1 스트레처블 기판(ST1)에 접속 패드 형태로 패터닝된 은나노와이어(AgNW)를 포함한다. 은나노와이어(AgNW)는 금속 페이스트 형태로 패터닝될 수 있으나, 이에 한정되지는 않는다. 일례로, 금속 페이스트는 은나노와이어(AgNW), 은플레이크(Ag flake), 알루미늄 분말(Al powder) 중 적어도 하나를 포함할 수 있다. 제1 단자부(TM1)의 은나노와이어(AgNW)는 제1 접속부(CN1)의 제1 스트레처블 기판(ST1)의 제2 스트레처블 재료(DS1) 상에 노출되어 위치한다. 제1 단자부(TM1)의 은나노와이어(AgNW)는 제1 접속부(CN1)에 접속되는 외부 커넥터의 접속 패드와 접속할 수 있다. 제1 단자부(TM1)의 은나노와이어(AgNW)는 네트워크 형태로 밀집된 은나노와이어를 포함한다. 제1 단자부(TM1)의 은나노와이어(AgNW)는 제1 배선부(WI1)의 액체 금속 라인(LMA)과 직접 연결된다. 제1 단자부(TM1)의 은나노와이어(AgNW)는 제1 배선부(WI1)의 액체 금속 라인(LMA)과 직접 접촉하며, 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 계면은 균질 계면(homogeneous interface)을 형성한다.
제2 단자부(TM2)는 제2 접속부(CN2)의 제1 스트레처블 기판(ST1)에 접속 패드 형태로 패터닝된 은나노와이어(AgNW)를 포함한다. 제2 단자부(TM2)의 은나노와이어(AgNW)는 제2 접속부(CN2)의 제1 스트레처블 기판(ST1)의 제2 스트레처블 재료(DS1) 상에 노출되어 위치한다. 제2 단자부(TM2)의 은나노와이어(AgNW)는 제2 접속부(CN2)에 장착되는 리지드 전자 소자의 접속 패드와 접속할 수 있다. 제2 단자부(TM2)의 은나노와이어(AgNW)는 네트워크 형태로 밀집된 은나노와이어를 포함한다. 제2 단자부(TM2)의 은나노와이어(AgNW)는 제1 배선부(WI1)의 액체 금속 라인(LMA) 또는 제2 배선부(WI2)의 액체 금속 라인(LMA)과 직접 연결된다. 제2 단자부(TM2)의 은나노와이어(AgNW)는 제1 배선부(WI1)의 액체 금속 라인(LMA) 또는 제2 배선부(WI2)의 액체 금속 라인(LMA)과 직접 접촉하며, 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 계면은 균질 계면(homogeneous interface)을 형성한다.
제3 단자부(TM3)는 제3 접속부(CN3)의 제1 스트레처블 기판(ST1)에 접속 패드 형태로 패터닝된 은나노와이어(AgNW)를 포함한다. 제3 단자부(TM3)의 은나노와이어(AgNW)는 제3 접속부(CN3)의 제1 스트레처블 기판(ST1)의 제2 스트레처블 재료(DS1) 상에 노출되어 위치한다. 제3 단자부(TM3)의 은나노와이어(AgNW)는 제3 접속부(CN3)에 접속되는 외부 커넥터의 접속 패드와 접속할 수 있다. 제3 단자부(TM3)의 은나노와이어(AgNW)는 네트워크 형태로 밀집된 은나노와이어를 포함한다. 제3 단자부(TM3)의 은나노와이어(AgNW)는 제2 배선부(WI2)의 액체 금속 라인(LMA)과 직접 연결된다. 제3 단자부(TM3)의 은나노와이어(AgNW)는 제2 배선부(WI2)의 액체 금속 라인(LMA)과 직접 접촉하며, 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 계면은 균질 계면(homogeneous interface)을 형성한다.
제1 배선부(WI1)는 제1 접속부(CN1)와 제2 접속부(CN2) 사이를 연결한다. 제1 배선부(WI1)는 제1 접속부(CN1)의 제1 스트레처블 기판(ST1)과 제2 접속부(CN2)의 제1 스트레처블 기판(ST1) 사이에 연결된 제2 스트레처블 기판(ST2) 및 제2 스트레처블 기판(ST2) 내부에 위치하여 제1 단자부(TM1)의 은나노와이어(AgNW)와 제2 단자부(TM2)의 은나노와이어(AgNW) 사이에 직접 연결되는 액체 금속 라인(LMA)을 포함한다. 제2 스트레처블 기판(ST2)은 직사각형 기판 형태의 제2 스트레처블 재료(DS1) 및 액체 금속 라인(LMA)을 사이에 두고 제2 스트레처블 재료(DS1) 상에 위치하는 직사각형 기판 형태의 제3 스트레처블 재료(DS2)를 포함한다. 제2 스트레처블 재료(DS1) 및 제3 스트레처블 재료(DS2)는 실리콘 탄성 중합체를 포함하는 Dragonskin을 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제2 스트레처블 재료(DS1) 및 제3 스트레처블 재료(DS2)는 제1 스트레처블 재료(PDMS-GF) 대비 영률이 작다. 제3 스트레처블 재료(DS2)는 제2 스트레처블 재료(DS1)와 동일한 재료를 포함하나, 이에 한정되지 않고 제3 스트레처블 재료(DS2)는 제2 스트레처블 재료(DS1)와 다른 재료를 포함할 수 있다. 제1 배선부(WI1)의 제3 스트레처블 재료(DS2)는 제1 단자부(TM1)의 은나노와이어(AgNW) 및 제2 단자부(TM2)의 은나노와이어(AgNW)를 노출하며, 제1 단자부(TM1)의 은나노와이어(AgNW) 및 제2 단자부(TM2)의 은나노와이어(AgNW)는 제3 스트레처블 재료(DS2)에 의해 노출된다. 제1 배선부(WI1)의 액체 금속 라인(LMA)은 제2 스트레처블 재료(DS1)와 제3 스트레처블 재료(DS2) 사이에서 제1 단자부(TM1)의 은나노와이어(AgNW)와 제2 단자부(TM2)의 은나노와이어(AgNW) 사이를 직접 연결한다. 액체 금속 라인(LMA)은 배선 형태로 형성되어 은나노와이어(AgNW)들 사이를 연결한다. 액체 금속 라인(LMA)은 갈륨을 포함하는 액체 금속 아말감(liquid metal amalgam)인 갈린스탄(galinstan)을 포함하나, 이에 한정되지는 않는다. 액체 금속 라인(LMA)은 갈린스탄을 포함하는 액체 금속 및 액체 금속 내부에 혼합된 구리 파티클(Cu particle)을 포함한다. 일례로, 액체 금속 라인(LMA)은 갈린스탄(galinstan), 갈륨(gallium), 갈륨 합금(gallium alloy), 주석(tin), 주석 합금(tin alloy), 인듐(indium), 인듐 합금(indium alloy), 인듐-주석 합금(In-Sn alloy), 납(lead), 납 합금(lead alloy), 인듐-주석 합금(In-Sn alloy) 중 적어도 하나를 포함할 수 있다. 구리 파티클은 액체 금속 라인(LMA) 전체 중량에서 5wt% 초과 내지 15wt% 미만일 수 있다. 또한, 구리 파티클은 액체 금속 라인(LMA) 전체 중량에서 10wt%일 수 있다.
제2 배선부(WI2)는 제2 접속부(CN2)와 제3 접속부(CN3) 사이를 연결한다. 제2 배선부(WI2)는 제2 접속부(CN2)의 제1 스트레처블 기판(ST1)과 제3 접속부(CN3)의 제1 스트레처블 기판(ST1) 사이에 연결된 제2 스트레처블 기판(ST2) 및 제2 스트레처블 기판(ST2) 내부에 위치하여 제2 단자부(TM2)의 은나노와이어(AgNW)와 제3 단자부(TM3)의 은나노와이어(AgNW) 사이에 직접 연결되는 액체 금속 라인(LMA)을 포함한다. 제2 스트레처블 기판(ST2)은 직사각형 기판 형태의 제2 스트레처블 재료(DS1) 및 액체 금속 라인(LMA)을 사이에 두고 제2 스트레처블 재료(DS1) 상에 위치하는 직사각형 기판 형태의 제3 스트레처블 재료(DS2)를 포함한다. 제2 스트레처블 재료(DS1) 및 제3 스트레처블 재료(DS2)는 실리콘 탄성 중합체를 포함하는 Dragonskin을 포함하나, 이에 한정되지 않고 공지된 다양한 플렉서블 또는 스트레처블 재료를 포함할 수 있다. 제2 스트레처블 재료(DS1) 및 제3 스트레처블 재료(DS2)는 제1 스트레처블 재료(PDMS-GF) 대비 영률이 작다. 제3 스트레처블 재료(DS2)는 제2 스트레처블 재료(DS1)와 동일한 재료를 포함하나, 이에 한정되지 않고 제3 스트레처블 재료(DS2)는 제2 스트레처블 재료(DS1)와 다른 재료를 포함할 수 있다. 제2 배선부(WI2)의 제3 스트레처블 재료(DS2)는 제2 단자부(TM2)의 은나노와이어(AgNW) 및 제3 단자부(TM3)의 은나노와이어(AgNW)를 노출하며, 제2 단자부(TM2)의 은나노와이어(AgNW) 및 제3 단자부(TM3)의 은나노와이어(AgNW)는 제3 스트레처블 재료(DS2)에 의해 노출된다. 제2 배선부(WI2)의 액체 금속 라인(LMA)은 제2 스트레처블 재료(DS1)와 제3 스트레처블 재료(DS2) 사이에서 제2 단자부(TM2)의 은나노와이어(AgNW)와 제3 단자부(TM3)의 은나노와이어(AgNW) 사이를 직접 연결한다. 액체 금속 라인(LMA)은 배선 형태로 형성되어 은나노와이어(AgNW)들 사이를 연결한다. 액체 금속 라인(LMA)은 갈륨을 포함하는 액체 금속 아말감(liquid metal amalgam)을 포함하나, 이에 한정되지는 않는다. 액체 금속 라인(LMA)은 액체 금속 및 액체 금속 내부에 혼합된 구리 파티클(Cu particle)을 포함한다. 구리 파티클은 액체 금속 라인(LMA) 전체 중량에서 5wt% 초과 내지 15wt% 미만일 수 있다. 또한, 구리 파티클은 액체 금속 라인(LMA) 전체 중량에서 10wt%일 수 있다.
이상과 같이, 일 실시예에 따른 스트레처블 인쇄 회로 기판의 제조 방법을 이용해 제조된 다른 실시예에 따른 스트레처블 인쇄 회로 기판(1000)은, 제1 접속부(CN1), 제2 접속부(CN2), 및 제3 접속부(CN3)가 제1 스트레처블 기판(ST1) 및 제1 스트레처블 기판(ST1) 내부에 위치하는 유리 섬유(glass fiber)를 포함하고 제1 배선부(WI1) 및 제2 배선부(WI2)가 제1 스트레처블 기판(ST1)과 연결된 제2 스트레처블 기판(ST2)을 포함함으로써, 스트레처블 인쇄 회로 기판(1000)이 연신되거나 휘어지더라도, 외부의 커넥터와 접속된 제1 접속부(CN1) 및 제3 접속부(CN3)와 리지드한 전자 소자가 장착된 제2 접속부(CN2)가 응력에 의해 변형되는 것이 최소화되고, 응력에 의해 제1 배선부(WI1) 및 제2 배선부(WI2)가 연신되기 때문에, 리지드한 전자 소자가 장착되어도 연신되거나 휘어질 수 있다.
또한, 다른 실시예에 따른 스트레처블 인쇄 회로 기판(1000)은, 제1 단자부(TM1) 및 제2 단자부(TM2)가 제1 스트레처블 기판(ST1)에 접속 패드 형태로 패터닝된 은나노와이어(AgNW)를 포함하고, 제1 배선부(WI1) 및 제2 배선부(WI2)가 제1 스트레처블 기판(ST1)에 연결된 제2 스트레처블 기판(ST2) 및 제2 스트레처블 기판(ST2) 내부에 위치하여 은나노와이어(AgNW)와 직접 연결된 액체 금속 라인(LMA)을 포함함으로써, 스트레처블 인쇄 회로 기판(1000)이 연신되거나 휘어지더라도, 응력에 의해 제1 배선부(WI1) 및 제2 배선부(WI2)가 연신되어도 액체 금속 라인(LMA)의 전기 저항 증가가 최소화되고, 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 계면이 균질 계면을 형성하기 때문에, 연신되거나 휘어지더라도 전기 전도도 저하가 최소화된다.
또한, 다른 실시예에 따른 스트레처블 인쇄 회로 기판(1000)은, 액체 금속 라인(LMA)이 구리 파티클을 포함함으로써, 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 젖음성이 향상되기 때문에, 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 접촉 면적이 증가하여 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 전기 전도도가 향상된다.
즉, 일 실시예에 따른 스트레처블 인쇄 회로 기판의 제조 방법을 이용해 제조된 다른 실시예에 따른 스트레처블 인쇄 회로 기판(1000)은, 제1 접속부(CN1), 제2 접속부(CN2), 및 제3 접속부(CN3)가 제1 스트레처블 기판(ST1) 및 제1 스트레처블 기판(ST1) 내부에 위치하는 유리 섬유(glass fiber)를 포함하고, 제1 단자부(TM1) 및 제2 단자부(TM2)가 제1 스트레처블 기판(ST1)에 접속 패드 형태로 패터닝된 은나노와이어(AgNW)를 포함하고, 제1 배선부(WI1) 및 제2 배선부(WI2)가 제1 스트레처블 기판(ST1)에 연결된 제2 스트레처블 기판(ST2) 및 제2 스트레처블 기판(ST2) 내부에 위치하여 은나노와이어(AgNW)와 직접 연결된 액체 금속 라인(LMA)을 포함하며, 액체 금속 라인(LMA)이 구리 파티클을 포함함으로써, 스트레처블 인쇄 회로 기판(1000)이 연신되거나 휘어지더라도, 외부의 커넥터와 접속된 제1 접속부(CN1) 및 제3 접속부(CN3)와 리지드한 전자 소자가 장착된 제2 접속부(CN2)가 응력에 의해 변형되지 않고, 응력에 의해 제1 배선부(WI1) 및 제2 배선부(WI2)가 연신되어도 액체 금속 라인(LMA)의 전기 저항 증가가 최소화되고, 은나노와이어(AgNW) 액체 금속 라인(LMA) 사이의 계면이 균질 계면을 형성하며, 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 접촉 면적이 증가하여 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 전기 전도도가 향상되기 때문에, 리지드한 전자 소자가 장착되는 동시에 연신되거나 휘어지더라도 전기 전도도 저하가 최소화된다.
즉, 리지드한 전자 소자가 장착되는 동시에 늘어나더라도 전기 전도도 저하가 최소화된 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법이 제공된다.
이하, 도 4 및 도 5를 참조하여, 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 이용해 제조된 다른 실시예에 따른 스트레처블 인쇄 회로 기판의 효과를 설명한다.
도 4는 다른 실시예에 따른 스트레처블 인쇄 회로 기판의 변형률에 따른 전기 저항의 변화를 나타낸 그래프이다.
도 4를 참조하면, 스트레처블 인쇄 회로 기판이 연신되어 변형률[strain(%)]이 0%에서 50%로 증가하여도 전기 저항의 변화(ΔR/R0)가 최소화된 것을 확인할 수 있다.
도 5는 다른 실시예에 따른 스트레처블 인쇄 회로 기판의 효과를 설명하기 위한 이미지들이다.
도 5의 (a) 및 (b)를 참조하면, 스트레처블 인쇄 회로 기판의 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이의 계면이 균질 계면(homogeneous interface)을 형성하는 것을 확인할 수 있다.
도 5의 (c)를 참조하면, 액체 금속 라인이 액체 금속 및 액체 금속 내부에 혼합된 구리 파티클(Cu particle)을 포함함으로써, 은나노와이어와 액체 금속 라인 사이의 젖음성(wettability)이 향상된 것을 확인할 수 있다.
도 5의 (d)를 참조하면, 구리 파티클이 액체 금속 라인 전체 중량에서 5wt%인 경우 액체 금속 라인의 유동도(fluidity)가 잔존하고, 구리 파티클이 액체 금속 라인 전체 중량에서 15wt%인 경우 구리 파티클이 액체 금속 라인에서 응집(aggregation)되나, 구리 파티클이 액체 금속 라인 전체 중량에서 10wt%인 경우 은나노와이어에 대한 액체 금속 라인의 젖음성이 향상되는 것을 확인할 수 있다. 즉, 구리 파티클이 액체 금속 라인 전체 중량에서 임계범위인 5wt% 초과 내지 15wt% 미만인 경우 은나노와이어에 대한 액체 금속 라인의 젖음성이 향상된다.
이하, 도 6을 참조하여 또 다른 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 설명한다. 이하에서는 상술한 일 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법과 다른 부분에 대해서 설명한다.
도 6은 또 다른 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법을 설명하기 위한 이미지들이다.
우선, 도 6의 (A)를 참조하면, 유리 섬유가 내부에 위치하는 제1 스트레처블 재료(PDMS-GF)를 웨이퍼 상에 형성한다.
다음, 도 6의 (A)를 참조하면, 제1 스트레처블 재료(PDMS-GF) 상에 제2 스트레처블 재료(DS1)를 형성한다.
다음, 도 6의 (B)를 참조하면, 제1 스트레처블 재료(PDMS-GF)와 중첩하는 제2 스트레처블 재료(DS1) 상에 접속 패드 형태로 은나노와이어(AgNW)를 패터닝한다.
다음, 도 6의 (C)를 참조하면, 제2 스트레처블 재료(DS1) 상에 은나노와이어(AgNW)와 직접 연결되는 액체 금속 라인(LMA)을 형성한다.
다음, 도 6의 (D)를 참조하면, 액체 금속 라인(LMA)을 사이에 두고 제2 스트레처블 재료(DS1) 상에 은나노와이어(AgNW)를 노출하는 제3 스트레처블 재료(DS2)를 형성한다. 이때, 제3 스트레처블 재료(DS2)는 액체 금속 라인(LMA)을 노출하는 비아홀(Via hole)을 포함한다.
다음, 도 6의 (E)를 참조하면, 제1 스트레처블 재료(PDMS-GF)와 중첩하는 제3 스트레처블 재료(DS2) 상에 다른 접속 패드 형태를 가지는 다른 은나노와이어(AgNW)를 패터닝한다.
다음, 도 6의 (F)를 참조하면, 제3 스트레처블 재료(DS2) 상에 다른 은나노와이어(AgNW)와 액체 금속 라인(LMA) 사이를 연결하는 다른 액체 금속 라인(LMA)을 형성한다. 이때, 다른 액체 금속 라인(LMA)은 제3 스트레처블 재료(DS2)에 형성된 비아홀(Via hole)을 통해 제2 스트레처블 재료(DS1)와 제3 스트레처블 재료(DS2) 사이에 위치하는 액체 금속 라인(LMA)과 연결된다.
다음, 도 6의 (G)를 참조하면, 다른 액체 금속 라인(LMA)을 사이에 두고 제3 스트레처블 재료(DS2) 상에 다른 은나노와이어(AgNW)를 노출하는 제4 스트레처블 재료(DS3)를 형성한다. 여기서, 제4 스트레처블 재료(DS3)는 제3 스트레처블 재료(DS2)와 동일한 재료를 포함할 수 있으나, 이에 한정되지는 않는다.
이상과 같이, 또 다른 실시예에 따른 스트레처블 인쇄 회로 기판 제조 방법에 의해 도 6의 (H)에 도시된 또 다른 실시예에 따른 스트레처블 인쇄 회로 기판(2000)이 제조될 수 있다. 스트레처블 인쇄 회로 기판(2000)은 실리콘 웨이퍼로부터 분리되어 스트레처블 인쇄 회로 기판 역할을 수행한다. 스트레처블 인쇄 회로 기판(2000)의 은나노와이어(AgNW) 및 액체 금속 라인(LMA)은 2층 구조를 가지나, 이에 한정되지 않고 은나노와이어(AgNW) 및 액체 금속 라인(LMA)은 3층 이상의 다층 구조를 가질 수 있다.
또 다른 실시예에 따른 스트레처블 인쇄 회로 기판(2000)은 다층 구조의 은나노와이어(AgNw) 및 다층 구조의 액체 금속 라인(LMA)을 포함함으로써, 복잡한 구조의 스트레처블 인쇄 회로 기판 역할을 수행할 수 있다.
즉, 리지드한 전자 소자가 장착되는 동시에 늘어나더라도 전기 전도도 저하가 최소화되는 복잡한 구조의 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법이 제공된다.
이상에서 본 발명의 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
제1 접속부(CN1), 제2 접속부(CN2), 제3 접속부(CN3), 제1 스트레처블 기판(ST1), 유리 섬유(glass fiber), 제1 단자부(TM1), 제2 단자부(TM2), 제3 단자부(TM3), 은나노와이어(AgNW), 제1 배선부(WI1), 제2 배선부(WI2), 액체 금속 라인(LMA)

Claims (15)

  1. 제1 스트레처블(stretchable) 기판 및 상기 제1 스트레처블 기판 내부에 위치하는 유리 섬유(glass fiber)를 포함하는 접속부;
    상기 제1 스트레처블 기판에 접속 패드 형태로 패터닝된 은나노와이어(AgNW)를 포함하는 단자부; 및
    상기 제1 스트레처블 기판과 연결되는 제2 스트레처블 기판 및 상기 제2 스트레처블 기판 내부에 위치하여 상기 단자부의 상기 은나노와이어와 직접 연결되는 액체 금속 라인을 포함하는 배선부
    를 포함하는 스트레처블 인쇄 회로 기판.
  2. 제1항에서,
    상기 제1 스트레처블 기판은,
    상기 유리 섬유가 내부에 위치하는 제1 스트레처블 재료; 및
    상기 제1 스트레처블 재료와 중첩된 제2 스트레처블 재료
    를 포함하는 스트레처블 인쇄 회로 기판.
  3. 제2항에서,
    상기 제2 스트레처블 재료는 상기 제1 스트레처블 재료 대비 영률이 작은 스트레처블 인쇄 회로 기판.
  4. 제2항에서,
    상기 은나노와이어는 상기 제2 스트레처블 재료 상에 위치하는 스트레처블 인쇄 회로 기판.
  5. 제4항에서,
    상기 제2 스트레처블 기판은,
    상기 제2 스트레처블 재료; 및
    상기 액체 금속 라인을 사이에 두고 상기 제2 스트레처블 재료 상에 위치하는 제3 스트레처블 재료
    를 포함하는 스트레처블 인쇄 회로 기판.
  6. 제5항에서,
    상기 제3 스트레처블 재료는 상기 제2 스트레처블 재료와 동일한 재료를 포함하는 스트레처블 인쇄 회로 기판.
  7. 제5항에서,
    상기 은나노와이어는 상기 제3 스트레처블 재료에 의해 노출된 스트레처블 인쇄 회로 기판.
  8. 제1항에서,
    상기 액체 금속 라인은,
    액체 금속; 및
    상기 액체 금속 내부에 혼합된 구리 파티클(Cu particle)
    을 포함하는 스트레처블 인쇄 회로 기판.
  9. 제8항에서,
    상기 구리 파티클은 상기 액체 금속 라인 전체 중량에서 5wt% 초과 내지 15wt% 미만인 스트레처블 인쇄 회로 기판.
  10. 제8항에서,
    상기 구리 파티클은 상기 액체 금속 라인 전체 중량에서 10wt%인 스트레처블 인쇄 회로 기판.
  11. 제1항에서,
    상기 은나노와이어는 다층 구조를 가지며, 상기 액체 금속 라인은 다층 구조를 가지는 스트레처블 인쇄 회로 기판.
  12. 제1항에서,
    상기 접속부에는 리지드(rigid) 전자 소자가 장착되는 스트레처블 인쇄 회로 기판.
  13. 제1항에서,
    상기 접속부에는 커넥터가 접속되는 스트레처블 인쇄 회로 기판.
  14. 유리 섬유가 내부에 위치하는 제1 스트레처블 재료를 웨이퍼 상에 형성하는 단계;
    상기 제1 스트레처블 재료 상에 제2 스트레처블 재료를 형성하는 단계;
    상기 제1 스트레처블 재료와 중첩하는 상기 제2 스트레처블 재료 상에 접속 패드 형태로 은나노와이어를 패터닝하는 단계;
    상기 제2 스트레처블 재료 상에 상기 은나노와이어와 직접 연결되는 액체 금속 라인을 형성하는 단계; 및
    상기 액체 금속 라인을 사이에 두고 상기 제2 스트레처블 재료 상에 상기 은나노와이어를 노출하는 제3 스트레처블 재료를 형성하는 단계
    를 포함하는 스트레처블 인쇄 회로 기판 제조 방법.
  15. 제14항에서,
    상기 제1 스트레처블 재료와 중첩하는 상기 제3 스트레처블 재료 상에 다른 접속 패드 형태로 다른 은나노와이어를 패터닝하는 단계;
    상기 제3 스트레처블 재료 상에 상기 다른 은나노와이어와 상기 액체 금속 라인 사이를 연결하는 다른 액체 금속 라인을 형성하는 단계; 및
    상기 다른 액체 금속 라인을 사이에 두고 상기 제3 스트레처블 재료 상에 상기 다른 은나노와이어를 노출하는 제4 스트레처블 재료를 형성하는 단계
    를 더 포함하는 스트레처블 인쇄 회로 기판 제조 방법.
KR1020200132261A 2020-10-13 2020-10-13 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법 KR102437092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200132261A KR102437092B1 (ko) 2020-10-13 2020-10-13 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200132261A KR102437092B1 (ko) 2020-10-13 2020-10-13 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20220048886A KR20220048886A (ko) 2022-04-20
KR102437092B1 true KR102437092B1 (ko) 2022-08-26

Family

ID=81401803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200132261A KR102437092B1 (ko) 2020-10-13 2020-10-13 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR102437092B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190261510A1 (en) 2017-08-17 2019-08-22 Intel Corporation 3d printed sensor and cushioning material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541618B1 (ko) * 2013-12-30 2015-08-03 서울대학교산학협력단 신축성 기판 형성 방법, 신축성 기판 및 신축성 기판을 가지는 전자장치
KR102363908B1 (ko) * 2014-10-08 2022-02-17 삼성디스플레이 주식회사 신장 가능 필름, 이의 제조방법 및 이를 포함하는 표시 장치
US11109796B2 (en) * 2018-12-18 2021-09-07 Amorepacific Corporation Electronic device which can be adhered to skin and method for manufacturing the same
KR102169470B1 (ko) * 2018-12-28 2020-10-23 서울대학교산학협력단 신축성을 가지는 배선용 기판 장치 및 이의 제조 방법과, 상기 배선용 기판 장치를 포함하는 전자 기기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190261510A1 (en) 2017-08-17 2019-08-22 Intel Corporation 3d printed sensor and cushioning material

Also Published As

Publication number Publication date
KR20220048886A (ko) 2022-04-20

Similar Documents

Publication Publication Date Title
KR102489612B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
EP3273754B1 (en) Stretchable cable and stretchable circuit board
US11688677B2 (en) Continuous interconnects between heterogeneous materials
CN112956283A (zh) 具有可变形导体的结构
CN104955263A (zh) 伸缩性挠性基板及其制造方法
TWI713428B (zh) 用於先進可穿戴式電子設備之多層可撓/可伸展的電子封裝體及用於製作可撓可穿戴式電路之方法
US20230083007A1 (en) Method for manufacturing flexible circuit board
JP7426587B2 (ja) 伸縮性回路基板、及び、それを用いたパッチデバイス
CN110543251A (zh) 具有透明柔性电极的触摸面板及其制造方法
CN104952741B (zh) 柔性基板上的电气电路
KR102437092B1 (ko) 스트레처블 인쇄 회로 기판 및 스트레처블 인쇄 회로 기판 제조 방법
US20240057259A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
US20050133929A1 (en) Flexible package with rigid substrate segments for high density integrated circuit systems
CN115605770A (zh) 可变形电感器
KR20220055759A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
TW202116118A (zh) 柔性電路板及其製造方法
KR100632469B1 (ko) 반도체 칩 패키지
TW550714B (en) Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device
US11882653B2 (en) Continuous interconnects between heterogeneous materials
JP2020004973A5 (ja) 電子装置
US20230225048A1 (en) Flexible circuit board, cof module, and electronic device comprising the same
Ostmann et al. Stretchable circuit board technology in textile applications
KR20230111969A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
WO2010058595A1 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
KR20230042969A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant