KR102431710B1

KR102431710B1 - 횡모드 억제를 위한 표면 탄성파 디바이스

Info

Publication number: KR102431710B1
Application number: KR1020170065549A
Authority: KR
Inventors: 유동준
Original assignee: (주)와이솔
Priority date: 2017-05-26
Filing date: 2017-05-26
Publication date: 2022-08-11
Also published as: KR20180129463A

Abstract

본 발명의 일 측면에 따른 표면 탄성파 디바이스는, 압전 기판; 상기 압전 기판 상에 형성된 서로 대향하는 제1 및 제2 버스바; 상기 압전 기판 상에 형성되고, 상기 제1 및 제2 버스바 사이의 상기 제1 버스바 쪽에 상기 제1 버스바의 길이 방향을 따라 길게 형성된 제1 절연체 바; 상기 압전 기판 상에 형성되고, 상기 제1 및 제1 버스바 사이의 상기 제2 버스바 쪽에 상기 제2 버스바의 길이 방향을 따라 길게 형성된 제2 절연체 바; 상기 제1 버스바와 전기적으로 접속되고, 상기 제1 버스바로부터 상기 제2 버스바 쪽으로 연장형성되며, 끝단이 상기 제2 절연체 바 상에 위치하도록 형성되어 상기 제1 절연체 바 상의 부분 및 상기 제2 절연체 바 상의 부분이 돌출되는 복수의 제1 인터디지털 전극들; 및 상기 제1 인터디지털 전극들과 교번 배열되는 복수의 제2 인터디지털 전극들로서, 상기 제2 버스바와 전기적으로 접속되고, 상기 제2 버스바로부터 상기 제1 버스바 쪽으로 연장형성되며, 끝단이 상기 제1 절연체 바 상에 위치하도록 형성되어 상기 제2 절연체 바 상의 부분 및 상기 제1 절연체 바 상의 부분이 돌출되는 복수의 제2 인터디지털 전극들을 포함한다.

Description

횡모드 억제를 위한 표면 탄성파 디바이스{SURFACE ACOUSTIC WAVE DEVICE FOR TRANSVERSE MODE SUPPRESSION}

본 발명은 표면 탄성파 디바이스에 관한 것으로, 보다 상세하게는 불필요한 횡모드를 억제하여 스퓨리어스를 제거하고 통과대역에서 발생하는 리플을 감소시키며 삽입손실을 개선하기 위한 표면 탄성파 디바이스에 관한 것이다.

표면 탄성파 디바이스는 IDT(Interdigital Transducer)를 사용하여 전기 에너지를 음향파 에너지로 변환하거나 반대로 음향파 에너지를 전기 에너지로 변환한다. 예컨대 표면 탄성파 디바이스는 도 1에 도시된 바와 같이 압전 기판(10)과, 압전 기판(10) 상에 형성되는 서로 대향하는 버스바(21, 22)와, 각 버스바(21, 22)에 연결되어 교번 배열되는 인터디지털 전극들(31, 32)을 포함한다.

표면 탄성파 디바이스에서 문제가 되는 것 중의 하나가 불필요한 횡모드(transverse mode)이다. 이러한 횡모드는 스퓨리어스(spurious)를 발생시키며 통과대역에서 바람직하지 않은 리플(ripple)을 야기하고, 또한 삽입손실을 증가시킨다. 이러한 현상은 표면 탄성파 디바이스의 특성에 악영향을 미친다.

표면 탄성파 디바이스에서 횡모드를 억제하기 위한 방법 중 하나로, 문헌 "Design Modeling and Visualization for Low Transverse Modes R-SPUDT Devices"는 소위 피스톤 모드를 제안하였는데, 이것은 개구부에서는 일정하고 바깥쪽으로 갈수록 감소하는 모드를 생성하기 위하여 트랜스듀서의 에지에 파동 속도 감소 영역을 추가하는 것이다. 그러나 상기 문헌에 개시된 구조는 패턴의 복잡성으로 인하여 구현이 어렵고 불량이 발생할 가능성이 높은 문제가 있다.

본 발명이 이루고자 하는 기술적 과제는 보다 간단한 구조를 통하여 횡모드를 억제할 수 있는 표면 탄성파 디바이스를 제공하는 데 있다.

상기 기술적 과제를 해결하기 위한 본 발명의 일 측면에 따른 표면 탄성파 디바이스는, 압전 기판; 상기 압전 기판 상에 형성된 서로 대향하는 제1 및 제2 버스바; 상기 압전 기판 상에 형성되고, 상기 제1 및 제2 버스바 사이의 상기 제1 버스바 쪽에 상기 제1 버스바의 길이 방향을 따라 길게 형성된 제1 절연체 바; 상기 압전 기판 상에 형성되고, 상기 제1 및 제1 버스바 사이의 상기 제2 버스바 쪽에 상기 제2 버스바의 길이 방향을 따라 길게 형성된 제2 절연체 바; 상기 제1 버스바와 전기적으로 접속되고, 상기 제1 버스바로부터 상기 제2 버스바 쪽으로 연장형성되며, 끝단이 상기 제2 절연체 바 상에 위치하도록 형성되어 상기 제1 절연체 바 상의 부분 및 상기 제2 절연체 바 상의 부분이 돌출되는 복수의 제1 인터디지털 전극들; 및 상기 제1 인터디지털 전극들과 교번 배열되는 복수의 제2 인터디지털 전극들로서, 상기 제2 버스바와 전기적으로 접속되고, 상기 제2 버스바로부터 상기 제1 버스바 쪽으로 연장형성되며, 끝단이 상기 제1 절연체 바 상에 위치하도록 형성되어 상기 제2 절연체 바 상의 부분 및 상기 제1 절연체 바 상의 부분이 돌출되는 복수의 제2 인터디지털 전극들을 포함한다.

상기 제1 절연체 바 및 상기 제2 절연체 바는, SiO2, AlN, Si3N4, TiO2, 또는 Al2O3로 형성될 수 있다.

상기 제1 절연체 바 및 상기 제2 절연체 바는, AIN 박막으로 형성될 수 있다.

상기 기술적 과제를 해결하기 위한 본 발명의 다른 일 측면에 따른 표면 탄성파 디바이스는, 압전 기판; 상기 압전 기판 상에 형성된 서로 대향하는 제1 및 제2 버스바; 상기 압전 기판 상에 형성되고, 상기 제1 및 제2 버스바 사이의 상기 제1 버스바 쪽에 상기 제1 버스바의 길이 방향을 따라 배열 형성된 제1 절연체 요소들; 상기 압전 기판 상에 형성되고, 상기 제1 및 제2 버스바 사이의 상기 제2 버스바 쪽에 상기 제2 버스바의 길이 방향을 따라 배열 형성된 제2 절연체 요소들; 상기 제1 버스바와 전기적으로 접속되고, 상기 제1 버스바로부터 상기 제2 버스바 쪽으로 연장형성되며, 끝단이 상기 제2 절연체 요소들 상에 위치하도록 형성되어 상기 제2 절연체 요소들 상의 부분이 돌출되는 복수의 제1 인터디지털 전극들; 및 상기 제1 인터디지털 전극들과 교번 배열되는 복수의 제2 인터디지털 전극들로서, 상기 제2 버스바와 전기적으로 접속되고, 상기 제2 버스바로부터 상기 제1 버스바 쪽으로 연장형성되며, 끝단이 상기 제1 절연체 요소들 상에 위치하도록 형성되어 상기 제1 절연체 요소들 상의 부분이 돌출되는 복수의 제2 인터디지털 전극들을 포함한다.

상기 제1 절연체 요소들 및 상기 제2 절연체 요소들은, SiO2, AlN, Si3N4, TiO2, 또는 Al2O3로 형성될 수 있다.

상기 제1 절연체 요소들 및 상기 제2 절연체 요소들은, AIN 박막으로 형성될 수 있다.

본 발명에 의하면, 보다 간단한 구조로 횡모드를 억제할 수 있으며, 구현이 용이한 장점이 있다.

또한, 압전 기판 상에 절연체 바 또는 절연체 요소를 형성하는 매우 간단한 공정의 추가만으로 횡모드 억제가 가능한 표면 탄성파 디바이스를 제작할 수 있다.

또한, 절연체 바 또는 절연체 요소의 두께로 인터디지털 전극의 돌출 높이를 미세하게 조절할 수 있어서 원하는 횡모드 억제 특성을 달성하기에 용이한 장점이 있다.

도 1은 기존 표면 탄성파 디바이스의 구조의 예를 나타낸다.
도 2는 본 발명의 제1 실시예에 따른 표면 탄성파 디바이스의 구조를 나타낸다.
도 3a 내지 3c는 본 발명의 제1 실시예에 따른 표면 탄성파 디바이스가 제작되는 과정을 나타낸다.
도 4는 본 발명의 제2 실시예에 따른 표면 탄성파 디바이스의 구조를 나타낸다.
도 5a 내지 5b는 본 발명의 제2 실시예에 따른 표면 탄성파 디바이스가 제작되는 과정을 나타낸다.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.

도 2는 본 발명의 제1 실시예에 따른 표면 탄성파 디바이스의 구조를 나타낸다.

도 2를 참조하면, 본 실시예에 따른 표면 탄성파 디바이스는, 압전 기판(100), 압전 기판(100) 상에 형성된 서로 대향하는 제1 및 제2 버스바(210, 220), 압전 기판(100) 상에 형성되고, 제1 및 제2 버스바(210, 220) 사이의 제1 버스바(210) 쪽에 제1 버스바(210)의 길이 방향을 따라 길게 형성된 제1 절연체 바(310), 압전 기판(100) 상에 형성되고, 제1 및 제2 버스바(210, 220) 사이의 제2 버스바(220) 쪽에 제2 버스바(220)의 길이 방향을 따라 길게 형성된 제2 절연체 바(320), 제1 버스바(210)와 전기적으로 접속되고, 제1 버스바(210)로부터 제2 버스바(220) 쪽으로 연장형성되며, 끝단이 제2 절연체 바(320) 상에 위치하도록 형성되는 복수의 제1 인터디지털 전극들(410), 제1 인터디지털 전극들(410)과 교번 배열되며, 제2 버스바(220)와 전기적으로 접속되고, 제2 버스바(220)로부터 제1 버스바(210) 쪽으로 연장형성되며, 끝단이 제1 절연체 바(310) 상에 위치하도록 형성되는 복수의 제2 인터디지털 전극들(420)을 포함한다.

제1 및 제2 절연체 바(310, 320)는 SiO2, AlN, Si3N4, TiO2, 또는 Al2O3 등으로 형성될 수 있다. 예컨대 제1 및 제2 절연체 바(310, 320)로 디벨로핑(developing) 및 에칭(etching)이 가능한 AIN 박막이 사용될 수 있다.

제1 및 제2 절연체 바(310, 320)로 인하여, 도시된 바와 같이 제1 인터디지털 전극들(410)은 제1 절연체 바(310) 상의 부분 및 제2 절연체 바(320) 상의 부분이 돌출된다. 마찬가지로 제2 인터디지털 전극들(420)은 제2 절연체 바(320) 상의 부분 및 제1 절연체 바(310) 상의 부분이 돌출된다.

본 발명의 실시예에 의하면, 파동 진행 방향(제1 및 제2 버스바(210, 220)의 길이 방향)을 따라 제1 및 제2 인터디지털 전극들(410, 420)의 돌출된 부분에 해당하는 에지 영역에서의 파동 속도가 제1 및 제2 인터디지털 전극들(410, 420)의 돌출되지 않은 가운데 영역에서의 파동 속도보다 작아짐으로 인하여 횡모드가 억제된다.

횡모드 억제 특성은 제1 및 제2 인터디지털 전극들(410, 420)의 돌출되는 높이에 매우 민감하다. 본 발명의 실시예에 의하면 제1 및 제2 인터디지털 전극들(410, 420)의 돌출되는 높이는 제1 및 제2 절연체 바(310, 320)에 의해 결정된다. 예컨대 디벨로핑 및 에칭 공정 등으로 제1 및 제2 절연체 바(310, 320)를 형성할 때 그 두께를 원하는 만큼 미세하게 조절하는 것이 가능하므로, 제1 및 제2 인터디지털 전극들(410, 420)의 돌출되는 높이 역시 미세하게 조절이 가능하다. 따라서 본 발명의 실시예에 따른 표면 탄성파 디바이스의 구조는 원하는 횡모드 억제 특성을 달성하기에 용이한 장점이 있다.

또한 제1 및 제2 절연체 바(310, 320)는 복수의 제1 인터디지털 전극들(410)과 복수의 제2 인터디지털 전극들(420)에 걸쳐 일체로 일직선으로 형성되어 있으므로, 제1 인터디지털 전극들(410)과 제2 인터디지털 전극들(420)의 돌출부는 파동 진행 방향을 따라 정확히 일렬로 정렬될 수 있다.

도 3a 내지 3c는 본 발명의 제1 실시예에 따른 표면 탄성파 디바이스가 제작되는 과정을 나타낸다.

먼저 도 3a에 도시된 바와 같이, 압전 기판(100) 상에 절연체 필름(300)을 적층한다.

다음으로 도 3b에 도시된 바와 같이, 제1 및 제2 버스바 영역(210A, 220A) 사이의 제1 버스바 영역(210A) 쪽에 제1 절연체 바(310)와 제1 및 제2 버스바 영역(210A, 220A) 사이의 제2 버스바 영역(220A) 쪽에 제2 절연체 바(320)를 남겨두고 나머지 영역의 절연체 필름(300)을 예컨대 에칭 공정을 통해 제거함으로써, 제1 절연체 바(310)와 제2 절연체 바(320)를 형성한다.

다음으로 도 3c에 도시된 바와 같이, 제1 절연체 바(310)와 제2 절연체 바(320)가 형성된 압전 기판(100) 상에, 제1 및 제2 버스바(210, 220)와 제1 및 제2 인터디지털 전극들(410, 420)의 패턴을 예컨대 리프트오프 공정을 통해 형성한다.

도 4는 본 발명의 제2 실시예에 따른 표면 탄성파 디바이스의 구조를 나타낸다.

도 4를 참조하면, 본 실시예에 따른 표면 탄성파 디바이스는, 압전 기판(100), 압전 기판(100) 상에 형성된 서로 대향하는 제1 및 제2 버스바(210, 220), 압전 기판(100) 상에 형성되고, 제1 및 제2 버스바(210, 220) 사이의 제1 버스바(210) 쪽에 제1 버스바(210)의 길이 방향을 따라 배열 형성된 제1 절연체 요소들(330), 압전 기판(100) 상에 형성되고, 제1 및 제2 버스바(210, 220) 사이의 제2 버스바(220) 쪽에 제2 버스바(220)의 길이 방향을 따라 배열 형성된 제2 절연체 요소들(340), 제1 버스바(210)와 전기적으로 접속되고, 제1 버스바(210)로부터 제2 버스바(220) 쪽으로 연장형성되며, 끝단이 제2 절연체 요소들(340) 상에 위치하도록 형성되는 복수의 제1 인터디지털 전극들(430), 제1 인터디지털 전극들(430)과 교번 배열되며, 제2 버스바(220)와 전기적으로 접속되고, 제2 버스바(220)로부터 제1 버스바(210) 쪽으로 연장형성되며, 끝단이 제1 절연체 요소들(330) 상에 위치하도록 형성되는 복수의 제2 인터디지털 전극들(440)을 포함한다.

제1 및 제2 절연체 요소들(330, 340)은 SiO2, AlN, Si3N4, TiO2, 또는 Al2O3 등으로 형성될 수 있다. 예컨대 제1 및 제2 절연체 요소들(330, 340)로 디벨로핑(developing) 및 에칭(etching)이 가능한 AIN 박막이 사용될 수 있다.

제1 및 제2 절연체 요소들(330, 340)로 인하여, 도시된 바와 같이 제1 인터디지털 전극들(430)은 제2 절연체 요소들(340) 상의 부분이 돌출된다. 마찬가지로 제2 인터디지털 전극들(440)은 제1 절연체 요소들(330) 상의 부분이 돌출된다.

본 발명의 실시예에 의하면, 파동 진행 방향(제1 및 제2 버스바(210, 220)의 길이 방향)을 따라 제1 및 제2 인터디지털 전극들(430, 440)의 돌출된 부분에 해당하는 에지 영역에서의 파동 속도가 제1 및 제2 인터디지털 전극들(430, 440)의 돌출되지 않은 가운데 영역에서의 파동 속도보다 작아짐으로 인하여 횡모드가 억제된다.

횡모드 억제 특성은 제1 및 제2 인터디지털 전극들(430, 440)의 돌출되는 높이에 매우 민감하다. 본 발명의 실시예에 의하면 제1 및 제2 인터디지털 전극들(430, 440)의 돌출되는 높이는 제1 및 제2 절연체 요소들(330, 340)에 의해 결정된다. 예컨대 디벨로핑 및 에칭 공정 등으로 제1 및 제2 절연체 요소들(330, 340)을 형성할 때 그 두께를 원하는 만큼 미세하게 조절하는 것이 가능하므로, 제1 및 제2 인터디지털 전극들(430, 440)의 돌출되는 높이 역시 미세하게 조절이 가능하다. 따라서 본 발명의 실시예에 따른 표면 탄성파 디바이스의 구조는 원하는 횡모드 억제 특성을 달성하기에 용이한 장점이 있다.

도 5a 내지 5b는 본 발명의 제2 실시예에 따른 표면 탄성파 디바이스가 제작되는 과정을 나타낸다.

먼저 압전 기판(100) 상에 절연체 필름(300)을 적층하는 것은 도 3a와 동일하다.

다음으로 도 5a에 도시된 바와 같이, 제1 및 제2 버스바 영역(210A, 220A) 사이의 제1 버스바 영역(210A) 쪽 제2 인터디지털 전극 영역(440A) 끝단에 제1 절연체 요소들(330)과, 제1 및 제2 버스바 영역(210A, 220A) 사이의 제2 버스바 영역(220A) 쪽 제1 인터디지털 전극 영역(430A) 끝단에 제2 절연체 요소들(340)을 남겨두고 나머지 영역의 절연체 필름(300)을 예컨대 에칭 공정을 통해 제거함으로써, 제1 절연체 요소들(330)과 제2 절연체 요소들(340)을 형성한다.

다음으로 도 5c에 도시된 바와 같이, 제1 절연체 요소들(330)과 제2 절연체 요소들(340)이 형성된 압전 기판(100) 상에, 제1 및 제2 버스바(210, 220)와 제1 및 제2 인터디지털 전극들(430, 440)의 패턴을 예컨대 리프트오프 공정을 통해 형성한다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims

압전 기판;
상기 압전 기판 상에 형성된 서로 대향하는 제1 및 제2 버스바;
상기 압전 기판 상에 형성되고, 상기 제1 및 제2 버스바 사이의 상기 제1 버스바 쪽에 상기 제1 버스바의 길이 방향을 따라 길게 형성된 제1 절연체 바;
상기 압전 기판 상에 형성되고, 상기 제1 및 제1 버스바 사이의 상기 제2 버스바 쪽에 상기 제2 버스바의 길이 방향을 따라 길게 형성된 제2 절연체 바;
상기 제1 버스바와 전기적으로 접속되고, 상기 제1 버스바로부터 상기 제2 버스바 쪽으로 연장형성되며, 끝단이 상기 제2 절연체 바 상에 위치하도록 형성된 복수의 제1 인터디지털 전극들; 및
상기 제1 인터디지털 전극들과 교번 배열되는 복수의 제2 인터디지털 전극들로서, 상기 제2 버스바와 전기적으로 접속되고, 상기 제2 버스바로부터 상기 제1 버스바 쪽으로 연장형성되며, 끝단이 상기 제1 절연체 바 상에 위치하도록 형성된 복수의 제2 인터디지털 전극들을 포함하고,
상기 제1 인터디지털 전극들은 상기 제1 절연체 바 위에 형성된 부분과 상기 제2 절연체 바 위에 형성된 부분이 각각 상기 제1 절연체 바 및 상기 제2 절연체 바의 두께만큼 높이 방향으로 더 돌출되어 있고,
상기 제2 인터디지털 전극들은 상기 제1 절연체 바 위에 형성된 부분과 상기 제2 절연체 바 위에 형성된 부분이 각각 상기 제1 절연체 바 및 상기 제2 절연체 바의 두께만큼 높이 방향으로 더 돌출되어 있는 것을 특징으로 하는 표면 탄성파 디바이스.
제1항에 있어서,
상기 제1 절연체 바 및 상기 제2 절연체 바는, SiO2, AlN, Si3N4, TiO2, 또는 Al2O3로 형성되는 표면 탄성파 디바이스.
제1항에 있어서,
상기 제1 절연체 바 및 상기 제2 절연체 바는, AIN 박막으로 형성되는 표면 탄성파 디바이스.
압전 기판;
상기 압전 기판 상에 형성된 서로 대향하는 제1 및 제2 버스바;
상기 압전 기판 상에 형성되고, 상기 제1 및 제2 버스바 사이의 상기 제1 버스바 쪽에 상기 제1 버스바의 길이 방향을 따라 배열 형성된 제1 절연체 요소들;
상기 압전 기판 상에 형성되고, 상기 제1 및 제2 버스바 사이의 상기 제2 버스바 쪽에 상기 제2 버스바의 길이 방향을 따라 배열 형성된 제2 절연체 요소들;
상기 제1 버스바와 전기적으로 접속되고, 상기 제1 버스바로부터 상기 제2 버스바 쪽으로 연장형성되며, 끝단이 상기 제2 절연체 요소들 상에 위치하도록 형성된 복수의 제1 인터디지털 전극들; 및
상기 제1 인터디지털 전극들과 교번 배열되는 복수의 제2 인터디지털 전극들로서, 상기 제2 버스바와 전기적으로 접속되고, 상기 제2 버스바로부터 상기 제1 버스바 쪽으로 연장형성되며, 끝단이 상기 제1 절연체 요소들 상에 위치하도록 형성된 복수의 제2 인터디지털 전극들을 포함하고,
상기 제1 인터디지털 전극들의 끝단은 각각 상기 제2 절연체 요소들 위에 형성된 부분이 상기 제2 절연체 요소들의 두께만큼 높이 방향으로 더 돌출되어 있고,
상기 제2 인터디지털 전극들의 끝단은 각각 상기 제1 절연체 요소들 위에 형성된 부분이 상기 제1 절연체 요소들의 두께만큼 높이 방향으로 더 돌출되어 있는 것을 특징으로 하는 표면 탄성파 디바이스.
제4항에 있어서,
상기 제1 절연체 요소들 및 상기 제2 절연체 요소들은, SiO2, AlN, Si3N4, TiO2, 또는 Al2O3로 형성되는 표면 탄성파 디바이스.
제4항에 있어서,
상기 제1 절연체 요소들 및 상기 제2 절연체 요소들은, AIN 박막으로 형성되는 표면 탄성파 디바이스.