KR102428154B1 - 병렬 이미터 폴로어를 갖는 개선된 전력 증폭기 바이어스 회로 - Google Patents

병렬 이미터 폴로어를 갖는 개선된 전력 증폭기 바이어스 회로 Download PDF

Info

Publication number
KR102428154B1
KR102428154B1 KR1020140154636A KR20140154636A KR102428154B1 KR 102428154 B1 KR102428154 B1 KR 102428154B1 KR 1020140154636 A KR1020140154636 A KR 1020140154636A KR 20140154636 A KR20140154636 A KR 20140154636A KR 102428154 B1 KR102428154 B1 KR 102428154B1
Authority
KR
South Korea
Prior art keywords
base
node
bias
path
coupled
Prior art date
Application number
KR1020140154636A
Other languages
English (en)
Other versions
KR20150136978A (ko
Inventor
마이클 린 제라드
라마난 바이라바수브라마니안
드웨인 앨런 롤랜드
매튜 리 바노웨츠
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20150136978A publication Critical patent/KR20150136978A/ko
Application granted granted Critical
Publication of KR102428154B1 publication Critical patent/KR102428154B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements

Abstract

병렬 이미터 폴로어를 갖는 개선된 전력 증폭기(PA) 바이어스 회로가 개시된다. 일부 실시예들에서, PA용의 바이어스 회로는 증폭 트랜지스터의 베이스 노드와 공급 노드를 결합하도록 구현되는 제1 바이어스 회로를 포함할 수 있고, 제1 바이어스 회로는 베이스 바이어스 전류를 베이스 노드에 제공하도록 구성된다. PA 회로는 베이스 노드와 공급 노드 간의 제1 바이어스 경로와 전기적으로 병렬이 되도록 구현되는 제2 바이어스 경로를 더 포함할 수 있다. 제2 바이어스 경로는 선택된 조건하에서 추가의 베이스 바이어스 전류를 베이스 노드에 제공하도록 구성될 수 있다.

Description

병렬 이미터 폴로어를 갖는 개선된 전력 증폭기 바이어스 회로{IMPROVED POWER AMPLIFIER BIAS CIRCUIT HAVING PARALLEL EMITTER FOLLOWER}
본 출원은 명칭이 병렬 이미터 폴로어를 갖는 전력 증폭기 바이어스 회로에 관련된 회로들 및 방법들인 2014년 5월 28일자 출원된 미합중국 가특허 출원 번호 62/004,141의 우선권을 주장하며, 그 개시 내용은 전체가 참조로서 본원에 명백히 통합된다.
본 명세서는 일반적으로 병렬 이미터 폴로어를 갖는 전력 증폭기에 관한 것이다.
많은 무선-주파수(RF) 응용에서, 전력 증폭기(PA)는 통상 헤테로 접합(heterojunction) 바이폴라 트랜지스터(HBT)와 같은 증폭 트랜지스터를 포함한다. 입력에서 RF 신호는 그러한 트랜지스터의 베이스에 제공될 수 있고, 증폭된 RF 신호는 트랜지스터의 콜렉터를 통해서 출력될 수 있다. 트랜지스터에 대한 공급 전압은 콜렉터에 제공될 수 있고, 바이어스 신호는 베이스에 제공될 수 있다. 그러한 바이어스 신호는 통상 바이어스 회로에 의해 제공된다.
일부 구현들에서, 본 개시물은 전력 증폭기(PA)에 대한 바이어스 회로에 관한 것이다. 바이어스 회로는 증폭 트랜지스터의 베이스 노드와 공급 노드를 결합하도록 구현되는 제1 바이어스 경로를 포함하고, 제1 바이어스 경로는 베이스 바이어스 전류를 베이스 노드에 제공하도록 구성된다. 바이어스 회로는 베이스 노드와 공급 노드 간의 제1 바이어스 경로와 전기적으로 병렬이 되도록 구현되는 제2 바이어스 경로를 더 포함한다. 제2 바이어스 경로는 선택된 조건하에서 추가의 베이스 바이어스 전류를 베이스 노드에 제공하도록 구성된다.
일부 실시예들에서, 증폭 트랜지스터는 PA의 드라이버 스테이지의 일부일 수 있다. 일부 실시예들에서, 제2 바이어스 경로는 콜렉터, 이미터 및 베이스를 갖는 이미터 폴로어를 포함할 수 있다. 콜렉터는 공급 노드에 결합될 수 있고, 이미터는 베이스 노드에 결합될 수 있다. 이미터 폴로어의 베이스는 DC 전압을 갖는 노드에 결합될 수 있다. 이미터 폴로어는 그것의 평균 이미터 전압이 RF 입력 노드에서의 RF 전력의 증가에 따라 증가하도록 구성될 수 있다. 이미터 폴로어는 선택된 조건에서 도전(conduct)되어 추가의 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성될 수 있다. 선택된 조건은 입력 노드에서 증가한 RF 전력의 선택된 레벨을 포함할 수 있다. 이미터 폴로어를 통한 도전을 야기하는 증가한 RF 전력의 선택된 레벨은 드라이버 스테이지와 연관 게인(gain) 및 페이즈 드룹(phase droop)의 반전을 야기할 수 있다. DC 전압은 드라이버 스테이지의 게인 및 페이즈 드룹의 반전이 최종 스테이지 축소(compression)와 실질적으로 동시에 일어나도록 선택될 수 있다. DC 전압은 이미터 폴로어가 입력 노드에서 선택된 낮은 RF 전력으로 턴-온 레벨 바로 아래에서 바이어싱되도록 선택될 수 있다.
일부 실시예들에서, 제2 바이어스 경로는 이미터 폴로어의 이미터와 베이스 노드 간의 저항을 더 포함할 수 있다. 일부 실시예들에서, 바이어스 회로는 이미터 폴로어의 이미터와 입력 노드를 결합하는 커패시턴스를 더 포함할 수 있다.
일부 실시예들에서, 제1 바이어스 경로는 소스, 드레인 및 게이트를 갖는 전계 효과 트랜지스터(FET)를 포함할 수 있고, 소스는 공급 노드에 결합되고, 드레인은 베이스 노드에 결합된다. 제1 바이어스 경로는 FET의 드레인과 베이스 노드 간의 저항을 더 포함할 수 있다. 제1 바이어스 경로는 전류 미러의 일부일 수 있다. 전류 미러는 제1 바이어스 경로에 결합된 기준 측을 포함할 수 있다. 기준 측은 콜렉터, 이미터 및 베이스를 갖는 바이폴라-접합 트랜지스터(BJT)를 포함할 수 있고, 콜렉터는 기준 전류 노드에 결합되고, 이미터는 접지에 결합된다. 기준 전류 노드는 제1 바이어스 경로의 FET의 게이트에 결합될 수 있고, 기준 측의 BJT의 베이스는 FET의 소스와 제1 바이어스 경로의 저항 사이의 노드에 결합될 수 있다. 일부 실시예들에서, 전류 미러의 기준 측의 BJT, 제2 바이어스 경로의 이미터 폴로어, 및 증폭 트랜지스터 각각은 헤테로 접합 바이폴라 트랜지스터(HBT)일 수 있다.
다수의 구현에 따르면, 본 개시물은 전력 증폭기(PA)를 바이어싱하기 위한 방법에 관한 것이다. 이 방법은 증폭 트랜지스터의 베이스 노드와 공급 노드를 결합하는 제1 바이어스 경로를 통해서 베이스 바이어스 전류를 베이스 노드에 제공하는 단계를 포함한다. 이 방법은 선택된 조건하에서 추가의 베이스 바이어스 전류를 생성하는 단계를 더 포함한다. 이 방법은 베이스 노드와 공급 노드 간의 제1 바이어스 경로와 전기적으로 병렬인 제2 바이어스 경로를 통해서 추가의 베이스 바이어스 전류를 베이스 노드에 전달하는 단계를 더 포함한다.
일부 교시에서, 본 개시물은 증폭 트랜지스터를 갖는 PA 회로를 포함하는 전력 증폭기(PA) 시스템에 관한 것이다. 증폭 트랜지스터는 베이스, 콜렉터 및 이미터를 포함하고, 베이스는 무선-주파수(RF) 신호를 수신하기 위한 베이스 노드에 결합된다. PA 시스템은 증폭 트랜지스터의 베이스를 바이어싱하도록 구현된 바이어스 회로를 더 포함한다. 바이어스 회로는 베이스 노드와 공급 노드를 결합하도록 구성된 제1 바이어스 경로를 포함한다. 제1 바이어스 경로는 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성된다. 바이어스 회로는 베이스 노드와 공급 노드 간의 제1 바이어스 경로와 전기적으로 병렬이 되도록 구성된 제2 바이어스 경로를 더 포함한다. 제2 바이어스 경로는 선택된 조건하에서 추가의 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성된다.
다수의 구현에 따르면, 본 개시물은 반도체 기판과 반도체 기판에 구현된 PA 회로를 포함하는 전력 증폭기(PA) 다이에 관한 것이다. PA 회로는 베이스, 콜렉터 및 이미터를 갖는 증폭 트랜지스터를 포함한다. 베이스는 무선-주파수(RF) 신호를 수신하기 위한 베이스 노드에 결합된다. PA 회로는 반도체 기판에 구현된 바이어스 회로를 더 포함한다. 바이어스 회로는 증폭 트랜지스터의 베이스를 바이어싱하도록 구성된다. 바이어스 회로는 베이스 노드와 공급 노드를 결합하도록 구성된 제1 바이어스 경로를 포함한다. 제1 바이어스 경로는 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성된다. 바이어스 회로는 베이스 노드와 공급 노드 간의 제1 바이어스 경로와 전기적으로 병렬이 되도록 구성된 제2 바이어스 경로를 더 포함한다. 제2 바이어스 경로는 선택된 조건하에서 추가의 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성된다.
일부 구현들에서, 본 개시물은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판과, 패키징 기판에 장착되는 다이 상에 형성된 전력 증폭기(PA) 회로를 포함하는 전력 증폭기 모듈에 관한 것이다. PA 회로는 베이스, 콜렉터 및 이미터를 갖는 증폭 트랜지스터를 포함하고, 베이스는 무선-주파수(RF) 신호를 수신하기 위한 베이스 노드에 결합된다. 이 모듈은 PA 회로에 결합되고 증폭 트랜지스터의 베이스를 바이어싱하도록 구성된 바이어스 회로를 더 포함한다. 바이어스 회로는 베이스 노드와 공급 노드를 결합하도록 구성된 제1 바이어스 경로를 포함한다. 제1 바이어스 경로는 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성된다. 바이어스 회로는 베이스 노드와 공급 노드 간의 제1 바이어스 경로와 전기적으로 병렬이 되도록 구성된 제2 바이어스 경로를 더 포함한다. 제2 바이어스 경로는 선택된 조건 하에서 추가의 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성된다. 이 모듈은 PA 회로, 바이어스 회로 및 패키징 기판 간에 전기적 연결을 제공하도록 구성된 복수의 커넥터를 더 포함한다.
다수의 구현에서, 본 개시물은 무선-주파수(RF) 신호를 생성하도록 구성되는 송수신기, 및 송수신기와 통신하며 RF 신호를 증폭하도록 구성된 전력 증폭기(PA) 모듈을 포함하는 무선 장치에 관한 것이다. PA 모듈은 증폭 트랜지스터를 갖는 PA 회로를 포함한다. 증폭 트랜지스터는 베이스, 콜렉터 및 이미터를 포함하고 베이스는 무선-주파수(RF) 신호를 수신하기 위한 베이스 노드에 결합된다. PA 모듈은 PA 회로에 결합되고 증폭 트랜지스터의 베이스를 바이어싱하도록 구성된 바이어스 회로를 더 포함한다. 바이어스 회로는 베이스 노드와 공급 노드를 결합하도록 구성된 제1 바이어스 경로를 포함한다. 제1 바이어스 경로는 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성된다. 바이어스 회로는 베이스 노드와 공급 노드 간의 제1 바이어스 경로와 전기적으로 병렬이 되도록 구성된 제2 바이어스 경로를 더 포함한다. 제2 바이어스 경로는 선택된 조건 하에서 추가의 베이스 바이어스 전류를 베이스 노드에 제공하도록 더 구성된다. 무선 장치는 PA 모듈과 통신하는 안테나를 더 포함한다. 안테나는 증폭된 RF 신호를 전송할 수 있도록 구성된다.
본 개시물을 요약하기 위한 목적으로, 본 발명의 특정 양태들, 장점들 및 신규 특징들이 본원에 기술되었다. 반드시 모든 그러한 장점들이 본 발명의 임의 특정 실시예에 따라서 성취될 수 있는 것이 아님을 이해해야 한다. 그래서, 본 발명은 본원에서 교시되거나 시사될 수 있는 다른 장점들을 반드시 성취할 필요없이 본원에서 교시된 바와 같은 한 장점 또는 여러 장점을 성취하거나 최적화하는 방식으로 구현 또는 실행될 수 있다.
도 1은 바이어스 회로에 결합된 PA를 갖는 전력 증폭기(PA) 시스템을 도시하는 도면.
도 2는 PA 스테이지에 결합된 바이어스 회로를 포함하는 전형적인 바이어싱 구성의 예를 도시하는 도면.
도 3은 바이어스 회로가 무선-주파수(RF) 신호와 연관된 전력에 따라서 가변 바이어싱 신호를 증폭기 트랜지스터에 제공할 수 있는 바이어싱 구성의 예를 도시하는 도면.
도 4는 바이어스 회로가 개선된 선형성과 같은 원하는 효과를 산출하기 위해 가변 바이어싱 신호를 증폭 트랜지스터에 제공할 수 있는 바이어싱 구성의 예를 도시하는 도면.
도 5는 본원에 개시된 바와 같은 하나 이상의 특징을 갖는 바이어스 회로를 포함할 수 있는 다이를 도시하는 도면.
도 6은 본원에 개시된 바와 같은 하나 이상의 특징을 갖는 모듈을 도시하는 도면.
도 7은 본원에 개시된 하나 이상의 특징을 갖는 무선 장치를 도시하는 도면.
본원에 제시된 머리말들은, 있다면, 단지 편의를 위한 것이지 반드시 청구된 발명의 범위 또는 의미에 영향을 주는 것은 아니다.
개선된 선형성과 같은 원하는 특징들이 산출되도록 전력 증폭기(PA)가 바이어싱될 수 있는 방법에 대한 비-제한 예들이 본원에 개시된다. 도 1은 바이어스 회로(100)에 결합된 PA(102)를 갖는 PA 시스템을 개략적으로 도시한다. 바이어스 회로(100)에 관련된 예들이 좀더 상세히 본원에 개시된다. PA(102)는 무선-주파수(RF) 신호(RF_IN)를 수신하고 증폭된 RF 신호(RF_OUT)를 생성하는 것으로 도시된다.
도 2는 PA 스테이지(14)에 결합된 바이어스 회로(12)를 포함하는 전형적인 바이어싱 구성(10)의 예를 도시한다. 설명의 목적을 위해, 그러한 PA 스테이지는, 예를 들어, 드라이버 스테이지일 수 있다. PA 스테이지(14)는 헤테로 접합 바이폴라 트랜지스터(HBT)와 같은 증폭 트랜지스터(Q1)를 포함할 수 있다. 본 개시물의 하나 이상의 특징이 또한 다른 유형의 증폭 트랜지스터들에 대해 구현될 수 있음을 이해할 것이다. 또한 본 개시물의 하나 이상의 특징이 드라이버 스테이지 외의 PA 스테이지(들)에 대해 구현될 수 있음을 이해할 것이다.
트랜지스터(Q1)의 베이스는 입력 포트(Input), 경로(40), 입력 매칭 네트워크(In_match), 노드(42), 및 경로(44)를 통해서 입력 RF 신호를 수신하는 것으로 도시되어 있다. 증폭된 RF 신호는 트랜지스터(Q1)의 콜렉터, 경로(46), 노드(48), 및 경로(52)를 통해서 출력 포트(Output)에 제공되는 것으로 도시되어 있다. 트랜지스터(Q1)의 공급 전압은 공급 노드(C1)로부터 경로(50), 노드(48) 및 경로(46)를 통해 Q1의 콜렉터에 제공될 수 있다. 트랜지스터(Q1)의 이미터는 경로(54)를 통해서 접지에 결합되는 것으로 도시되어 있다.
증폭 트랜지스터(Q1)에 대한 바이어스 신호는 바이어스 회로(12)에 의해 베이스 노드(42)에 제공되는 것으로 도시되어 있다. 그러한 바이어스 신호는 기준 측과 배터리 공급 측 간의 전류 미러 배열로부터 야기된 바이어스 전류일 수 있다. 기준 측은 경로(20), 노드(22), 경로(24), 바이폴라 접합 트랜지스터(Q1r)(HBT와 같은 BJT), 및 경로(26)를 통하는 기준 전류 노드(Ir1)와 접지 간의 경로를 포함하는 것으로 도시되어 있다. 배터리 공급 측은 경로(32), 전계 효과 트랜지스터(Fb1), 경로(34), 노드(36), 경로(38) 및 베이스 저항(Rb1)을 통하는 배터리 전압 노드(Vbatt)와 노드(42) 간의 경로를 포함하는 것으로 도시되어 있다. FET(Fb1)의 게이트는 경로(28)를 통해서 Q1r의 콜렉터 노드(22)에 결합되는 것으로 도시되어 있다. HBT(Q1r)의 베이스는 저항 Rb1r을 포함하는 경로(30)를 통해서 Fb1의 소스 노드(36)에 결합되는 것으로 도시되어 있다.
도 2의 예에서, Fb1의 소스에서의 평균 또는 DC 전압은 RF 입력 전력에 의해서는 거의 변하지 않는다. 따라서, 바이어스 회로(12)는 일반적으로 RF 신호의 전력이 변할 때 증폭 트랜지스터(Q1)에 공급된 바이어스 전류를 변화시킬 수 없다.
도 3은 바이어스 회로(62)가 RF 신호와 연관된 전력에 따라서 가변 바이어싱 신호를 증폭기 트랜지스터(Q1)에 제공할 수 있는 바이어싱 구성의 예를 도시한다. 그러한 RF 신호는 입력 포트(Input), 경로(40), 입력 매칭 네트워크(In_match), 노드(42), 및 경로(44)를 통해서 Q1의 베이스에 의해 수신되는 것으로 도시되어 있다. 증폭된 RF 신호는 트랜지스터(Q1)의 콜렉터, 경로(46), 노드(48) 및 경로(52)를 통해서 출력 포트(Output)에 제공되는 것으로 도시되어 있다. 트랜지스터(Q1)의 공급 전압은 공급 노드(C1)로부터 경로(50)를 통해 Q1의 콜렉터 노드(48)에 제공될 수 있다. 트랜지스터(Q1)의 이미터는 경로(54)를 통해 접지에 결합되는 것으로 도시되어 있다.
증폭 트랜지스터(Q1)에 대한 바이어스 신호는 바이어스 회로(62)에 의해 베이스 노드(42)에 제공되는 것으로 도시되어 있다. 그러한 바이어스 신호는 기준 측과 배터리 공급 측 간의 전류 미러 배열로부터 야기된 바이어스 전류일 수 있다. 기준 측은 노드(64), 경로(66), 제1 BJT(Q1rb)(예를 들어, HBT), 경로(68), 노드(70), 경로(72), 제2 BJT(Q1ra)(예들 들어, HBT) 및 경로(74)를 통하는 기준 전류 노드(Ir1)와 접지 간의 경로를 포함하는 것으로 도시되어 있다. 배터리 공급 측은 경로(92), 제3 BJT(Qef1)(예를 들어, HBT), 경로(94), 및 베이스 저항(Rb1)을 통하는 배터리 전압 노드(Vbatt)와 베이스 노드(42) 간의 경로를 포함하는 것으로 도시되어 있다.
도 3의 예에서, 제1 HBT(Q1rb)의 콜렉터 및 베이스는 Q1rb가 제1 다이오드(D1)로 기능하도록 경로(76)를 통해서 결합되는 것으로 도시되어 있다. 마찬가지로, 제2 HBT(Q1ra)의 콜렉터 및 베이스는 Q1ra가 제2 다이오드(D2)로서 기능하도록 경로(82)를 통해 결합되는 것으로 도시되어 있다.
도 3의 예에서, Q1rb의 베이스와 Qef1의 베이스는 경로(80), 노드(78), 경로(84), 노드(86) 및 경로(88)를 포함하는 경로에 의해서 결합되는 것으로 도시되어 있다. Q1rb와 Qef1의 베이스들 간의 노드(86)는 경로(90)와 커패시턴스(Cb1)을 통해서 접지에 결합되는 것으로 도시되어 있다.
도 3을 참조하여 개시된 앞의 예는 전형적인 이미터 폴로어 바이어스 선형화 회로이다. 그러한 선형화 회로에서, Qef1의 이미터에서의 평균 또는 DC 전압은 RF 입력 전력의 변화에 따라서 변할 수 있고, 그럼으로써 어떤 선형성 개선을 야기하게 한다. 그러나, 도3 의 예와 같은, 전형적인 이미터 폴로어 선형화 회로는 일반적으로 RF 신호들과 연관된 최대 평균 전력에서 또는 근방에서 유익한 결과를 제공한다는 점에 유의한다. 그러한 전형적인 이미터 폴로어 디자인은 또한 기생 RF 커플링 효과에 민감할 수 있다.
도 4는 바이어스 회로(100)가 개선된 선형성과 같은 원하는 효과를 산출하기 위해 가변 바이어싱 신호를 증폭 트랜지스터(Q1)에 제공할 수 있는 바이어싱 구성(110)의 예를 도시한다. 도 4의 예에서, RF 신호는 입력 포트(Input), 경로(140), 노드(142), 경로(146), 입력 매칭 네트워크(In_match), 노드(148), 및 경로(150)를 통해서 증폭 트랜지스터(102)(Q1)(예를 들어, HBT와 같은 BJT)의 베이스에 의해 수신되는 것으로 도시되어 있다. 증폭된 RF 신호는 트랜지스터(Q1)의 콜렉터, 경로(152), 노드(154) 및 경로(158)를 통해서 출력 포트(Output)에 제공되는 것으로 도시되어 있다. 트랜지스터(Q1)에 대한 공급 전압은 공급 노드(C1)로부터 경로(156)를 통해서 Q1의 콜렉터 노드(154)에 공급될 수 있다. 트랜지스터(Q1)의 이미터는 경로(160)를 통해서 접지에 결합되는 것으로 도시되어 있다.
도 4의 예에서, 바이어스 회로(100)는 도 2의 바이어스 회로(12)와 유사한 전류 미러 배열을 포함할 수 있다. 보다 구체적으로는, 기준 측과 배터리 공급 측을 갖는 전류 미러는 증폭 트랜지스터(Q1)의 베이스 노드(148)에 결합될 수 있다. 기준 측은 경로(112), 노드(114), 경로(116), BJT(Q1r)(예를 들어, HBT), 및 경로(118)를 통하는 기준 전류 노드(Ir1)와 접지 사이의 경로를 포함하는 것으로 도시되어 있다. 배터리 공급 측은 경로(124), 노드(126), 경로(128), 전계 효과 트랜지스터(Fb1), 경로(130), 노드(132), 경로(134) 및 베이스 저항(Rb1)을 통하는 배터리 전압 노드(Vbatt)와 베이스 노드(148) 사이의 경로를 포함하는 것으로 도시되어 있다. FET(Fb1)의 게이트는 경로(120)를 통해서 노드(114)(및 Q1r의 콜렉터)에 결합되는 것으로 도시되어 있다. HBT(Q1r)의 베이스는 저항(Rb1r)을 포함하는 경로(122)를 통해서 노드(132)(및 따라서 Fb1의 소스)에 결합되는 것으로 도시되어 있다.
도 4의 예에서, 바이어스 회로(100)는 배터리 전압 노드(Vbatt)와 증폭 트랜지스터(Q1)의 베이스 노드(148)를 결합하는 이미터 폴로어를 더 포함할 수 있다. 그러한 결합 경로는, 그것의 콜렉터가 경로(124), 노드(126) 및 경로(178)를 통해서 배터리 전압 노드(Vbatt)에 결합되는 BJT(Qef1p)(예를 들어, HBT)를 포함할 수 있다. BJT(Qef1p)의 베이스는 경로(176)를 통해서 DC 전압 노드(Vbp)에 결합되는 것으로 도시되어 있다. BJT(Qef1p)의 이미터는 경로(174), 노드(172), 경로(170) 및 저항(Ref1p)을 통해서 증폭 트랜지스터(Q1)의 베이스 노드(148)에 결합되는 것으로 도시되어 있다. BJT(Qef1p)의 이미터는 또한 커패시턴스(Cef1p)를 포함하는 경로(144)를 통해서 입력 노드(142)에 결합되는 것으로 도시되어 있다.
도 4를 참조하여 개시된 예시의 바이어스 회로(100)는 최대 선형 전력 부가 효율(PAE)이 증가하도록 시뮬레이션 및 측정에서 ACLR(인접-채널 누설 비)를 더 낮추고 출력 전력(Pout)의 선형 범위를 증가시키는 것으로 도시되어 있다. 도 4를 참조하여 개시된 바와 같이, 바이어스 회로(100)는 병렬 드라이버 스테이지 바이어스 이미터 폴로어(Qef1p)를 포함한다. 드라이버 스테이지의 맥락에서 기술되었을지라도 본 개시물의 하나 이상의 특징은 또한 그외의 PA 스테이지들에 관련해서도 구현될 수 있다는 것이 이해될 것이다.
복수의 스테이지를 갖는 HBT RF 전력 증폭기를 포함하는 예시의 응용에서, 최종 스테이지에서는 비교적 낮은 임피던스/낮은 베이스 바이어스(예를 들어, 클래스 AB)가 이용될 수 있는 한편 드라이버 스테이지에서는 비교적 높은 베이스 바이어스 저항이 이용될 수 있음을 유의한다. 낮은 최종 스테이지 베이스 바이어스는 전체 PA 전류를 줄일 수 있지만, RF 전력에 대한 최종 스테이지 게인 확대(final stage gain expansion vs. RF power)를 야기할 수 있다. 더 높은 드라이버 스테이지 베이스 바이어스 및 저항은 드라이버 스테이지에서 게인을 드룹(droop)할 수 있어, 최종 스테이지 확대가 보상된다. 드라이버 및 최종 스테이지 베이스 바이어스 및 저항의 적절한 선택으로, 예를 들어, 최종 스테이지의 축소(compression)에 이르기까지, 전체적인 플랫 페이즈(flat phase) 및 게인이 성취될 수 있다. (예를 들어, 변조 대역폭에 걸친) RF 전력에 대한 플랫 게인 및 페이즈는 낮은 ACLR에 기여할 수 있다. 그러나 최종 스테이지 게인 축소는 통상 다소 완만할 수 있다. 예를 들어, 0.5 dB 게인 축소에 있어서의 0.25 dB 증가는 선형 Pout를 약 0.25 dB만큼 증가시키고 최대 선형 PAE를 약 1%만큼 증가시킬 수 있다. 낮은 ACLR과 높은 PAE는 둘 다 점진적으로 평가된다.
도 4를 참조하여 개시된 바와 같이, 입력 노드(142)에서의 RF 신호는 (Cef1p, 경로(144), 노드(172) 및 경로(174)를 통해) Qef1p의 이미터에 용량성으로 결합된다. Qef1p의 이미터는 또한 Ir1과 접지 간의 기준 경로와 일반적으로 병렬이 되도록 저항(Ref1p)에 의해 (경로(174), 노드(172), 경로(170) 및 Ref1p를 통해) 드라이버 스테이지(Q1)의 베이스 노드(148)에 DC 연결된다. 일부 실시예들에서, Qef1p의 베이스에 인가된 DC 전압(Vbp)은 Qef1p가 낮은 RF 전력으로 턴-온(turn-on) 바로 아래에서(예를 들어, 입력 노드(142)에서의 RF 신호에서) 바이어싱되도록 선택될 수 있다.
도 4의 예에서, 그리고 드라이버 스테이지의 예시의 맥락에서, 포지티브 RF 피크(peak)들은 드라이버 스테이지의 베이스/이미터 접합에 의해 클램프(clamp)될 수 있고, 평균 드라이버 스테이지 베이스 전압을 RF 전력의 증가에 따라 감소시기게 된다. 본원에 개시된 바와 같이, 드라이버 스테이지 게인 및 페이즈 드룹은 최종 스테이지 확대(expansion)를 보상할 수 있다.
네거티브 RF 피크들은 Qef1p의 이미터에 의해 클램프될 수 있다. 일부 실시예들에서, 평균 Qef1p 이미터 전압은 RF 전력의 증가에 따라 상승할 수 있다. 어떤 RF 입력 전력에서 Qef1p는 도전되기 시작할 수 있고, 그럼으로써 Ref1p를 통한 드라이버 스테이지 베이스 바이어스 전류가 증가한다. 따라서, 스테이지의 RF 게인 및 페이즈 드룹은 역전되어 확대되기 시작할 수 있다. Vbp는 드라이버 스테이지 게인 반전이 최종 스테이지 축소와 실질적으로 동시에 일어나도록 조정될 수 있다. 예를 들어, 전술한 전체 PA 0.5 dB 게인 축소는 밀려날 수 있다. PA의 전체적인 페이즈 축소도 또한 밀려날 수 있다.
도 4에 관련된 전술한 예들이 드라이버 스테이지의 맥락에서 기술되지만, 본원에 개시된 바와 같은 하나 이상의 특징은 전력 증폭기의 하나 이상의 다른 스테이지에서 구현될 수 있음을 이해할 것이다.
도 4를 참조하여 본원에 개시된 바와 같이, Qef1p 및 Ref1p를 포함하는 경로는 종래의 바이어스 회로와 일반적으로 병렬이 되도록 구성될 수 있다. 예를 들어, 그러한 종래의 바이어스 회로는 전형적인 이미터 폴로어 바이어스 회로 또는 전형적인 BiFET 폴로어 회로일 수 있다. 후자는 낮은 Vbatt 호환성을 허용하도록 구성될 수 있다. 도 4의 예에서, 바이어스 회로(100)는 하나 이상의 원하는 성능 개선을 얻도록 구성될 수 있다. 예를 들어, 정상 바이어스 전류(Ib1), 정상 바이어스 저항(Rb1), Ref1p, Vbp 및 RF 커플링(예를 들어, Cef1p) 중 몇몇 또는 모두는 RF 전력에 대한 게인 및 페이즈의 성능을 최적화 또는 개선하도록 독립적으로 설정될 수 있다. 일부 실시예들에서, Ib1 및 Vbp는 독립적으로(예를 들어, MIPI를 통해) 제어될 수 있으며, 앞서 언급한 성능 개선은 더 낮은 평균 전력까지 확대될 수 있다. 일부 실시예들에서, 개별 온도 보상도 또한 Vbp에 적용될 수 있다.
도 5는 본원에 개시된 바와 같은 하나 이상의 특징을 갖는 바이어스 회로(100)를 포함할 수 있는 다이(200)를 개략적으로 도시한다. 반도체 다이(200)는 기판(202)을 포함할 수 있다. 일부 실시예들에서, 전력 증폭기(PA) 회로(102)(예를 들어, HBT)는 또한 기판(202)에 구현될 수 있다. 예를 들어, 그리고 HBT PA의 맥락에서, 바이어스 회로(100)의 적어도 HBT들(예를 들어, 도 4의 Q1r 및 Qef1p)은 동일한 기판(202) 상에 형성될 수 있다. 복수의 연결 패드(204)는 또한, 예를 들어, PA 회로(102) 및 바이어스 회로(100)에 전력 및 신호를 제공하도록 기판(202) 상에 형성될 수 있다.
일부 실시예들에서, 본원에 개시된 하나 이상의 특징은 모듈에 포함될 수 있다. 도 6은 복수의 컴포넌트들 수용하도록 구성되는 패키징 기판(302)을 갖는 예시의 모듈(300)을 개략적으로 도시한다. 일부 실시예들에서, 그러한 컴포넌트들은 본원에 개시된 바와 같은 하나 이상의 특징을 갖는 다이(200)를 포함할 수 있다. 예를 들어, 다이(200)는 PA 회로(102) 및 바이어스 회로(100)를 포함할 수 있다. 복수의 연결 패드(304)는 다이(200)로 그리고 그로부터 다양한 전력 및 신호의 전달을 가능하게 하도록 기판(302) 상의 연결 패드들(310)에 와이어본드들(308)과 같은 전기적 연결을 가능하게 할 수 있다.
일부 실시예들에서, 그외의 컴포넌트들은 패키징 기판(302)에 장착 또는 형성될 수 있다. 예를 들어, 하나 이상의 표면 장착 장치들(SMDs)(314) 및 하나 이상의 매칭 회로망(322)이 구현될 수 있다. 일부 실시예들에서, 패키징 기판(302)은 라미네이트 기판을 포함할 수 있다.
일부 실시예들에서, 모듈(300)은 또한, 예를 들어, 모듈(300)을 보호하고 모듈(300)을 더 용이하게 다룰 수 있는 하나 이상의 패키징 구조를 포함할 수 있다. 그러한 패키징 구조는 그 위에 있는 다양한 회로와 컴포넌트를 실질적으로 캡슐화하도록 치수가 정해지고 패키징 기판(302) 위에 형성되는 오버몰드를 포함할 수 있다.
모듈(300)이 와이어본드-기반 전기적 연결의 맥락에서 기술되었지만, 본 개시물의 하나 이상의 특징은 또한 플립-칩 구성을 포함하는 그외의 패키징 구성으로 구현될 수 있다는 것이 이해될 것이다.
일부 실시예들에서, 본원에 개시된 하나 이상의 특징을 갖는 장치 및/또는 회로는 무선 장치와 같은 RF 장치에 포함될 수 있다. 그러한 장치 및/또는 회로는 본원에 개시된 바와 같은 모듈 형태나 그들의 어떤 조합으로 직접 무선 장치에 구현될 수 있다. 일부 실시예들에서, 그러한 무선 장치는, 예를 들어, 셀룰러 폰, 스마트-폰, 전화 기능이 있거나 또는 없는 핸드-헬드 무선 장치, 무선 태블릿, 무선 라우터, 무선 액세스 포인트, 무선 기지국 등을 포함할 수 있다.
도 7은 본원에 개시된 하나 이상의 유익한 특징들을 갖는 예시의 무선 장치(400)를 개략적으로 도시하고 있다. 본원에 개시된 바와 같은 하나 이상의 PA들(102)은 본원에 개시된 바와 같은 하나 이상의 특징을 갖는 하나 이상의 바이어스 회로(100)에 의해서 바이어싱되는 것으로 도시되어 있다. PA들(102) 및 그들의 바이어스 회로(들)(100)가 모듈로 패키징되어 있는 실시예들에서, 그러한 모듈은 파선 상자(300)로 표현될 수 있다. 일부 실시예들에서, 모듈(300)은 입력 및 출력 매칭 회로들 중 적어도 일부를 포함할 수 있다.
PA들(102)은 증폭되고 전송될 RF 신호들을 생성하기 위해 그리고 수신된 신호를 처리하기 위해 공지된 방식으로 구성되고 작동될 수 있는 송수신기(410)로부터 그들 각자의 RF 신호를 수신할 수 있다. 송수신기(410)는 사용자에게 적합한 데이터 및/또는 음성 신호들과 송수신기(410)에 적합한 RF 신호들 간의 변환을 제공하도록 구성되는 베이스밴드 서브-시스템(408)과 상호작용하는 것으로 도시되어 있다. 송수신기(410)는 또한 무선 장치(400)의 동작을 위한 전력을 관리하도록 구성되는 전력 관리 컴포넌트(406)에 연결되는 것으로 도시되어 있다. 그러한 전력 관리는 또한 베이스밴드 서브-시스템(408) 및 모듈(300)의 동작을 제어할 수 있다.
베이스밴드 서브-시스템(408)은 사용자에게 제공되고 사용자로부터 수신되는 음성 및/또는 데이터의 다양한 입력 및 출력을 가능하게 하기 위해 사용자 인터페이스(402)에 연결되어 있는 것으로 도시되어 있다. 베이스밴드 서브-시스템(408)은 또한 무선 장치의 동작을 가능하게 하고, 및/또는 사용자를 위한 정보의 저장을 제공하기 위해 데이터 및/또는 명령어를 저장하도록 구성되는 메모리(404)에 연결될 수 있다.
예시의 무선 장치(400)에서, PA들(102)의 출력들은 그들 각자의 듀플렉서들(412a-412d) 및 대역-선택 스위치(414)를 통해서 안테나(416)에 매칭되어 라우팅되는 것으로 도시되어 있다. 대역-선택 스위치(414)는, 예를 들어, 동작 대역 또는 동작 모드를 선택할 수 있게 구성될 수 있다. 일부 실시예들에서, 각 듀플렉서(412)는 송신 및 수신 동작들이 공통 안테나(예를 들어, 416)를 이용하여 동시에 수행될 수 있게 하도록 할 수 있다. 도 7에서, 수신된 신호들은, 예를 들어, 저-노이즈 증폭기(LNA)를 포함할 수 있는 "Rx" 경로들(도시되지 않음)에 라우팅되는 것으로 도시되어 있다.
문맥이 명료하게 달리 요구하지 않는 한, 설명 및 청구항들 전반에서, 단어 "포함하는" 등은 배제적 또는 망라적 의미와는 대조적인 포괄적 의미, 즉 "한정이 아닌 포함의 의미"로 해석되어야 한다. 여기에서 일반적으로 이용되고 있는 단어 "결합된"은 직접 연결되거나 하나 이상의 개재 요소들에 의해 연결될 수 있는 둘 이상의 요소를 나타낸다. 게다가, 단어 "본원에서", "상기에" "하기에", 및 유사한 중요 단어들은, 본 출원서에서 사용될 때, 본 출원서의 임의의 특정 부분들이 아니라 전체로서 본 출원서를 나타내는 것이다. 문맥이 허용하는 경우, 상기 상세한 설명에서 단수 또는 복수를 이용하는 단어들은 각자 복수 또는 단수를 포함할 수 있다. 둘 이상의 항목의 목록에 관한 단어 "또는"은 이 단어에 대한 다음의 해석들 모두를 포괄한다: 리스트에 있는 아이템들 중 임의 것, 리스트에 있는 아이템들 모두, 및 리스트 내에 있는 아이템들의 임의의 조합.
본 발명의 실시예들에 대한 상기 상세한 설명은 망라하려는 의도가 아니고 본 발명을 상기에 개시된 정확한 형태로 한정하는 것도 아니다. 본 발명의 특정 실시예들 및 예시들이 예시적인 목적을 위해 상기에 기술되었지만, 관련 기술 분야에 숙련된 자들이 아는 바와 같이, 본 발명의 범위 내에서 다양한 등가의 수정이 가능하다. 예를 들어, 프로세스들 또는 블록들이 소정의 순서로 제시되어 있지만, 대안 실시예들은, 다른 순서로, 단계들을 갖는 루틴들을 수행하거나 블록들을 갖는 시스템을 채용할 수 있고, 일부 프로세스들 또는 블록들은 삭제, 이동, 추가, 부분 분할, 결합, 및/또는 수정될 수 있다. 이들 프로세스 또는 블록 각각은 다양한 상이한 방식으로 구현될 수 있다. 또한, 프로세스들 또는 블록들이 시간상 연속해서 수행되는 것으로 도시되어 있지만, 이들 프로세스 또는 블록은 대신에 병렬로 수행될 수 있거나 또는 상이한 시간에 수행될 수 있다.
본원에 제공된 본 발명의 교시는 상기한 시스템만이 아니라 다른 시스템에도 적용될 수 있다. 상기한 다양한 실시예들의 요소들 및 액트(act)들은 결합되어 추가의 실시예를 제공할 수 있다.
본 발명의 일부 실시예들이 개시되었지만, 이들 실시예는 단지 예로서 제시되었고 본 명세서의 범위를 한정하려는 의도가 아니다. 사실, 본원에 개시된 신규한 방법들 및 시스템들은 다양한 그외의 형태로 구현될 수 있고, 또한 본원에 개시된 방법들 및 시스템들의 형태에 있어서의 다양한 생략, 치환 및 변경은 본 개시물의 정신을 벗어나지 않고 행해질 수 있다. 첨부 청구항들 및 그들의 균등물은 본 개시물의 범위 및 정수 내에 속하는 그러한 형태들 또는 변경들을 포괄하도록 의도된다.

Claims (20)

  1. 전력 증폭기를 위한 바이어스 회로로서,
    증폭 트랜지스터의 베이스 노드와 공급 노드를 결합하도록 구현되는 제1 바이어스 경로 - 상기 제1 바이어스 경로는 베이스 바이어스 전류를 상기 베이스 노드에 제공하도록 구성되고, 상기 제1 바이어스 경로는 소스, 드레인, 및 게이트를 갖는 전계 효과 트랜지스터를 포함하고, 상기 소스는 상기 공급 노드에 결합되고, 상기 드레인은 상기 베이스 노드에 결합됨 -; 및
    상기 베이스 노드와 상기 공급 노드 간의 상기 제1 바이어스 경로와 전기적으로 병렬이 되도록 구현되는 제2 바이어스 경로 - 상기 제2 바이어스 경로는 선택된 조건하에서 추가의 베이스 바이어스 전류를 상기 베이스 노드에 제공하도록 구성되고, 상기 제2 바이어스 경로는 콜렉터, 이미터 및 베이스를 갖는 이미터 폴로어를 포함하고, 상기 콜렉터는 상기 공급 노드에 결합되고, 상기 이미터는 상기 베이스 노드에 결합되고, 상기 베이스는 DC 전압을 갖는 노드에 결합되고, 상기 이미터 폴로어는 그것의 평균 이미터 전압이 무선 주파수 입력 노드에서의 무선 주파수 전력의 증가에 따라 증가하도록 구성됨 -
    를 포함하는 바이어스 회로.
  2. 제1항에 있어서,
    상기 증폭 트랜지스터는 상기 전력 증폭기의 드라이버 스테이지의 일부인 바이어스 회로.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 이미터 폴로어는 상기 선택된 조건에서 도전되어 상기 추가의 베이스 바이어스 전류를 상기 베이스 노드에 제공하도록 더 구성되는 바이어스 회로.
  6. 제5항에 있어서,
    상기 선택된 조건은 상기 입력 노드에서의 증가한 무선 주파수 전력의 선택된 레벨을 포함하는 바이어스 회로.
  7. 제6항에 있어서,
    상기 이미터 폴로어를 통한 도전(conduction)을 야기하는 상기 증가한 무선 주파수 전력의 선택된 레벨은 상기 베이스 노드에 상기 추가의 베이스 바이어스 전류를 제공하여 상기 전력 증폭기의 드라이버 스테이지와 연관된 게인(gain) 및 페이즈 드룹(phase droop)의 반전을 야기하는 바이어스 회로.
  8. 제7항에 있어서,
    상기 DC 전압은 상기 드라이버 스테이지의 게인 및 페이즈 드룹의 반전이 최종 스테이지 축소(compression)와 실질적으로 동시에 일어나도록 선택되는 바이어스 회로.
  9. 제8항에 있어서,
    상기 DC 전압은 상기 이미터 폴로어가 상기 입력 노드에서의 선택된 낮은 무선 주파수 전력으로 턴-온 레벨 바로 아래에서 바이어싱되도록 선택되는 바이어스 회로.
  10. 제6항에 있어서,
    상기 제2 바이어스 경로는 상기 이미터 폴로어의 이미터와 상기 베이스 노드 간의 저항을 더 포함하는 바이어스 회로.
  11. 제10항에 있어서,
    상기 이미터 폴로어의 이미터와 상기 입력 노드를 결합하는 커패시턴스를 더 포함하는 바이어스 회로.
  12. 제1항에 있어서,
    상기 제1 바이어스 경로는 상기 전계 효과 트랜지스터의 드레인과 상기 베이스 노드 간의 저항을 더 포함하는 바이어스 회로.
  13. 제12항에 있어서,
    상기 제1 바이어스 경로는 전류 미러의 일부인 바이어스 회로.
  14. 제13항에 있어서,
    상기 전류 미러는 상기 제1 바이어스 경로에 결합된 기준 측을 포함하고, 상기 기준 측은 콜렉터, 이미터 및 베이스를 갖는 바이폴라-접합 트랜지스터를 포함하고, 상기 콜렉터는 기준 전류 노드에 결합되고, 상기 이미터는 접지에 결합되는 바이어스 회로.
  15. 제14항에 있어서,
    상기 기준 전류 노드는 상기 제1 바이어스 경로의 상기 전계 효과 트랜지스터의 게이트에 결합되고, 상기 기준 측의 상기 바이폴라 접합 트랜지스터의 베이스는 상기 전계 효과 트랜지스터의 소스와 상기 제1 바이어스 경로의 저항 간의 노드에 결합되는 바이어스 회로.
  16. 제15항에 있어서,
    상기 전류 미러의 상기 기준 측의 상기 바이폴라 접합 트랜지스터, 상기 제2 바이어스 경로의 상기 이미터 폴로어, 및 상기 증폭 트랜지스터 각각은 헤테로 접합 바이폴라 트랜지스터인 바이어스 회로.
  17. 전력 증폭기를 바이어싱하기 위한 방법으로서,
    증폭 트랜지스터의 베이스 노드와 공급 노드를 결합하는 제1 바이어스 경로를 통해 베이스 바이어스 전류를 상기 베이스 노드에 제공하는 단계 - 상기 제1 바이어스 경로는 소스, 드레인, 및 게이트를 갖는 전계 효과 트랜지스터를 포함하고, 상기 소스는 상기 공급 노드에 결합되고, 상기 드레인은 상기 베이스 노드에 결합됨 -;
    선택된 조건하에서 추가의 베이스 바이어스 전류를 생성하는 단계; 및
    상기 베이스 노드와 상기 공급 노드 간의 상기 제1 바이어스 경로와 전기적으로 병렬인 제2 바이어스 경로를 통해 상기 추가의 베이스 바이어스 전류를 상기 베이스 노드에 전달하는 단계 - 상기 제2 바이어스 경로는 콜렉터, 이미터 및 베이스를 갖는 이미터 폴로어를 포함하고, 상기 콜렉터는 상기 공급 노드에 결합되고, 상기 이미터는 상기 베이스 노드에 결합되고, 상기 베이스는 DC 전압을 갖는 노드에 결합되고, 상기 이미터 폴로어는 그것의 평균 이미터 전압이 무선 주파수 입력 노드에서의 무선 주파수 전력의 증가에 따라 증가하도록 구성됨 -
    를 포함하는 방법.
  18. 전력 증폭기 모듈로서,
    복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
    상기 패키징 기판에 장착되는 다이 상에 형성된 전력 증폭기 회로 - 상기 전력 증폭기 회로는 증폭 트랜지스터를 포함하고, 상기 증폭 트랜지스터는 베이스, 콜렉터 및 이미터를 갖고, 상기 베이스는 무선-주파수 신호를 수신하기 위한 베이스 노드에 결합됨 -;
    상기 전력 증폭기 회로와 결합되고, 상기 증폭 트랜지스터의 상기 베이스를 바이어싱하도록 구성된 바이어스 회로 - 상기 바이어스 회로는 상기 베이스 노드와 공급 노드를 결합하도록 구성된 제1 바이어스 경로를 포함하고, 상기 제1 바이어스 경로는 베이스 바이어스 전류를 상기 베이스 노드에 제공하도록 더 구성되고, 상기 바이어스 회로는 상기 베이스 노드와 상기 공급 노드 간의 상기 제1 바이어스 경로와 전기적으로 병렬이 되도록 구성된 제2 바이어스 경로를 더 포함하고, 상기 제2 바이어스 경로는 선택된 조건 하에서 추가의 베이스 바이어스 전류를 상기 베이스 노드에 제공하도록 더 구성되고, 상기 제1 바이어스 경로는 소스, 드레인, 및 게이트를 갖는 전계 효과 트랜지스터를 포함하고, 상기 소스는 상기 공급 노드에 결합되고, 상기 드레인은 상기 베이스 노드에 결합되고, 상기 제2 바이어스 경로는 콜렉터, 이미터 및 베이스를 갖는 이미터 폴로어를 포함하고, 상기 콜렉터는 상기 공급 노드에 결합되고, 상기 이미터는 상기 베이스 노드에 결합되고, 상기 베이스는 DC 전압을 갖는 노드에 결합되고, 상기 이미터 폴로어는 그것의 평균 이미터 전압이 무선 주파수 입력 노드에서의 무선 주파수 전력의 증가에 따라 증가하도록 구성됨 -; 및
    상기 전력 증폭기 회로, 상기 바이어스 회로 및 상기 패키징 기판 간에 전기적 연결들을 제공하도록 구성된 복수의 커넥터
    를 포함하는 전력 증폭기 모듈.
  19. 삭제
  20. 삭제
KR1020140154636A 2014-05-28 2014-11-07 병렬 이미터 폴로어를 갖는 개선된 전력 증폭기 바이어스 회로 KR102428154B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462004141P 2014-05-28 2014-05-28
US62/004,141 2014-05-28
US14/531,967 US9634619B2 (en) 2014-05-28 2014-11-03 Power amplifier bias circuit having parallel emitter follower
US14/531,967 2014-11-03

Publications (2)

Publication Number Publication Date
KR20150136978A KR20150136978A (ko) 2015-12-08
KR102428154B1 true KR102428154B1 (ko) 2022-08-02

Family

ID=54702951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140154636A KR102428154B1 (ko) 2014-05-28 2014-11-07 병렬 이미터 폴로어를 갖는 개선된 전력 증폭기 바이어스 회로

Country Status (3)

Country Link
US (2) US9634619B2 (ko)
KR (1) KR102428154B1 (ko)
TW (1) TWI651928B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621119B2 (en) * 2015-02-13 2017-04-11 Skyworks Solutions, Inc. Power amplifier bias signal multiplexing
US10248612B2 (en) 2015-09-30 2019-04-02 Skyworks Solutions, Inc. Internal serial interface
JP2018033028A (ja) 2016-08-25 2018-03-01 株式会社村田製作所 電力増幅回路
US10158327B2 (en) * 2016-10-28 2018-12-18 Qualcomm Incorporated Low impedance adaptive bias scheme for power amplifier
US10148226B2 (en) 2016-12-09 2018-12-04 Murata Manufacturing Co., Ltd. Bias circuit
JP2018098766A (ja) 2016-12-09 2018-06-21 株式会社村田製作所 バイアス回路
JP2018142833A (ja) * 2017-02-27 2018-09-13 株式会社村田製作所 電力増幅回路
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
JP2019057837A (ja) * 2017-09-21 2019-04-11 株式会社村田製作所 電力増幅回路
US10958222B2 (en) * 2018-06-15 2021-03-23 Richwave Technology Corp. Bias circuit
US10680564B2 (en) * 2018-07-23 2020-06-09 Analog Devices Global Unlimited Company Bias circuit for high efficiency complimentary metal oxide semiconductor (CMOS) power amplifiers
US11043919B2 (en) 2018-07-26 2021-06-22 Samsung Electronics Co., Ltd. Power amplifier
JP2020022163A (ja) 2018-08-01 2020-02-06 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 可変電力増幅器バイアスインピーダンス
JP2020053927A (ja) 2018-09-28 2020-04-02 株式会社村田製作所 電力増幅器
US11461259B2 (en) 2019-10-22 2022-10-04 Skyworks Solutions, Inc. Systems and methods for load detection on serial communication data lines
JP2021069089A (ja) * 2019-10-28 2021-04-30 株式会社村田製作所 電力増幅モジュール及び電力増幅方法
US11264953B2 (en) 2020-01-31 2022-03-01 Analog Devices International Unlimited Company Bias arrangements for improving linearity of amplifiers
US11303309B1 (en) 2020-10-07 2022-04-12 Analog Devices International Unlimited Company Bias arrangements with linearization transistors sensing RF signals and providing bias signals at different terminals
WO2023238483A1 (ja) * 2022-06-08 2023-12-14 株式会社村田製作所 増幅回路及び増幅方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011030006A (ja) * 2009-07-27 2011-02-10 Mitsubishi Electric Corp 電力増幅器用バイアス回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977551B2 (en) * 2002-07-19 2005-12-20 Micro Mobio Dual band power amplifier module for wireless communication devices
JP4088177B2 (ja) * 2003-03-12 2008-05-21 株式会社東芝 バイアス電流供給回路及び増幅回路
US8487705B2 (en) * 2010-05-26 2013-07-16 Triquint Semiconductor, Inc. Protection circuit for radio frequency power amplifier
JP2013110661A (ja) * 2011-11-24 2013-06-06 Elpida Memory Inc 半導体装置
CN103729004B (zh) * 2014-01-07 2016-06-01 上海华虹宏力半导体制造有限公司 一种偏置电流产生电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011030006A (ja) * 2009-07-27 2011-02-10 Mitsubishi Electric Corp 電力増幅器用バイアス回路

Also Published As

Publication number Publication date
TW201545470A (zh) 2015-12-01
KR20150136978A (ko) 2015-12-08
US20170294880A1 (en) 2017-10-12
US9634619B2 (en) 2017-04-25
TWI651928B (zh) 2019-02-21
US20150349715A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
KR102428154B1 (ko) 병렬 이미터 폴로어를 갖는 개선된 전력 증폭기 바이어스 회로
US9935588B2 (en) Linearity performance for multi-mode power amplifiers
TWI634737B (zh) 具有可調整共基極偏壓之功率放大系統
US10243517B2 (en) Enhanced amplifier efficiency through cascode current steering
KR102525525B1 (ko) Am-am 보상을 갖는 도허티 전력 증폭기
US20190149099A1 (en) Doherty amplifier having envelope control
US10063200B2 (en) Feedback circuit for power amplifier
US10658991B2 (en) Common base pre-amplifier
KR102389660B1 (ko) 개선된 선형성을 갖는 다중 모드 전력 증폭기들과 관련된 시스템들, 회로들 및 방법들
US9831841B2 (en) Switchable base feed circuit for radio-frequency power amplifiers
US10511272B2 (en) Power amplifier bias circuit with a mirror device to provide a mirror bias signal
US9774307B2 (en) Power amplifier having biasing with selectable bandwidth
Motoyama et al. Stacked FET structure for multi-band mobile terminal power amplifier module

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant