KR102417821B1 - Manufacturing method for ceramic substrate - Google Patents
Manufacturing method for ceramic substrate Download PDFInfo
- Publication number
- KR102417821B1 KR102417821B1 KR1020170120984A KR20170120984A KR102417821B1 KR 102417821 B1 KR102417821 B1 KR 102417821B1 KR 1020170120984 A KR1020170120984 A KR 1020170120984A KR 20170120984 A KR20170120984 A KR 20170120984A KR 102417821 B1 KR102417821 B1 KR 102417821B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- ceramic green
- conductive paste
- ceramic
- sintering
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 세라믹 조성물을 이용하여 세라믹 기판용 세라믹 그린시트를 제조하는 단계, 상기 세라믹 그린시트를 제조하는 단계에 의해 제조된 세라믹 그린시트에 비아 홀을 형성시키는 단계, 상기 비아 홀을 형성시키는 단계에 의해 비아 홀을 형성시킨 상기 세라믹 그린시트를 소결하는 단계, 상기 세라믹 그린시트를 소결하는 단계에 의해 소결된 상기 세라믹 그린시트에 형성된 비아 홀에 도전성 페이스트를 충진하는 단계 및 상기 도전성 페이스트를 충진하는 단계에 의해 충진된 도전성 페이스트를 소결하는 단계를 포함하는 세라믹 기판 제조 방법으로서, 본 발명에 의하면, 기판의 평탄도가 우수하며, 도전성 페이스트의 입자 크기를 줄여서 방열 기능이 향상되게 하며, 저가로 세라믹 기판의 제조가 가능하다.The present invention includes the steps of manufacturing a ceramic green sheet for a ceramic substrate using a ceramic composition, forming a via hole in the ceramic green sheet prepared by the manufacturing step of the ceramic green sheet, and forming the via hole. sintering the ceramic green sheet having a via hole formed therein, filling the via hole formed in the ceramic green sheet sintered by the sintering of the ceramic green sheet with a conductive paste, and filling the conductive paste A method of manufacturing a ceramic substrate comprising the step of sintering a conductive paste filled by can be manufactured.
Description
본 발명은 세라믹 기판을 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a ceramic substrate.
최근 전자 부품이 경박단소화되는 추세에 따라, 반도체 칩 등이 실장되는 패키지 역시 박층화가 요구된다.Recently, as electronic components are becoming lighter, thinner and smaller, a package in which a semiconductor chip is mounted is also required to be thinner.
얇은 반도체 패키지의 경우, 얇은 두께에도 불구하고 강도와 편평도 뿐 아니라 회로의 실장이 용이한 특성을 확보해야 한다.In the case of a thin semiconductor package, in spite of the thin thickness, it is necessary to secure not only strength and flatness, but also characteristics of easy circuit mounting.
이를 위한 세라믹 기판은 그린시트(Green sheet)를 제조하고, 그린 시트 상에 비아홀을 형성시키며(Via punching), 비아 홀에 금속 물질을 충진하고(Via filling), 설계된 전극 패턴을 그린시트 상에 구현하기 위한 스크린 프링팅(Screen printing)을 실시한 후, 전극 패턴이 프린팅된 그린시트를 열과 압력을 가해 적층하는 라미네이팅(laminating) 및 동시 소성(co-firing)을 통해 제조된다.For this, the ceramic substrate manufactures a green sheet, forms a via hole on the green sheet, fills the via hole with a metal material, and implements a designed electrode pattern on the green sheet. After screen printing is performed, the electrode pattern is manufactured through laminating and co-firing in which the printed green sheet is laminated by applying heat and pressure.
이러한 세라믹 기판에는 HTCC(High Temperature Cofired Ceramic) 또는 LTCC(Low Temperature Cofired Ceramic)가 이용된다.For such a ceramic substrate, HTCC (High Temperature Cofired Ceramic) or LTCC (Low Temperature Cofired Ceramic) is used.
HTCC는 고온 소성다층 세라믹으로, 유전율이 높고 가공 정밀도가 LTCC보다 열등하지만 비용이 저렴한 특징을 가진다. 그리고, LTCC는 저온 소성다층 세라믹으로, 저항이 낮고 수축이 없으며 가공 정밀도가 우수하며, 유전율이 HTCC보다 낮은 특징을 가진다.HTCC is a high-temperature sintered multilayer ceramic, which has high dielectric constant and inferior processing precision to LTCC, but low cost. In addition, LTCC is a low-temperature calcined multilayer ceramic, which has low resistance, no shrinkage, excellent processing precision, and lower dielectric constant than HTCC.
일반적으로, HTCC는 약 1500℃ 이상의 소성 온도를 필요로 하기 때문에 융점이 높은 금속을 사용하여야 하는데 비해, LTCC는 소성 온도가 1000℃ 이하이므로 Ag계, Cu계와 같은 저가이고 저융점인 금속을 배선용 소재로 사용할 수 있는 장점이 있다.In general, since HTCC requires a firing temperature of about 1500°C or higher, a metal with a high melting point must be used, whereas LTCC has a firing temperature of 1000°C or lower, so low-cost and low-melting metals such as Ag-based and Cu-based metals are used for wiring. It has the advantage of being able to use it as a material.
그런데, LTCC를 도전성 페이스트와 동시에 소성하는 경우, 반도체 소자가 실장되어야 하는 표면에 도전성 페이스트가 울퉁불퉁하게 됨으로써 평탄도가 불량한 결과를 초래한다.However, when the LTCC is fired simultaneously with the conductive paste, the conductive paste becomes uneven on the surface on which the semiconductor device is to be mounted, resulting in poor flatness.
그렇게 되면 반도체 소자의 실장이 불량하게 되기 때문에 추가 가공을 요하게 된다.In this case, since the semiconductor device is poorly mounted, additional processing is required.
또한, 도전성 페이스트를 동시에 소성하기 때문에 도전성 페이스트의 입자 크기가 클 수밖에 없게 됨으로써 방열 효과에도 저해되는 요소가 된다.In addition, since the conductive paste is fired at the same time, the particle size of the conductive paste is inevitably large, which is a factor impairing the heat dissipation effect.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.The matters described in the background art are intended to help the understanding of the background of the invention, and may include matters that are not already known to those of ordinary skill in the art to which this technology belongs.
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 기판의 평탄도가 우수하며, 도전성 페이스트의 입자 크기를 줄여서 방열 기능이 향상되게 하며, 저가로 제조 가능한 세라믹 기판을 제조하는 데 그 목적이 있다.The present invention has been devised to solve the above problems, and the present invention has excellent flatness of the substrate, reduces the particle size of the conductive paste to improve the heat dissipation function, and to manufacture a ceramic substrate that can be manufactured at a low cost There is this.
본 발명의 일 관점에 의한 세라믹 기판 제조 방법은, 세라믹 조성물을 이용하여 세라믹 기판용 세라믹 그린시트를 제조하는 단계, 상기 세라믹 그린시트를 제조하는 단계에 의해 제조된 세라믹 그린시트에 비아 홀을 형성시키는 단계, 상기 비아 홀을 형성시키는 단계에 의해 비아 홀을 형성시킨 상기 세라믹 그린시트를 소결하는 단계, 상기 세라믹 그린시트를 소결하는 단계에 의해 소결된 상기 세라믹 그린시트에 형성된 비아 홀에 도전성 페이스트를 충진하는 단계 및 상기 도전성 페이스트를 충진하는 단계에 의해 충진된 도전성 페이스트를 소결하는 단계를 포함한다.According to an aspect of the present invention, a method for manufacturing a ceramic substrate includes manufacturing a ceramic green sheet for a ceramic substrate using a ceramic composition, and forming a via hole in the ceramic green sheet manufactured by manufacturing the ceramic green sheet. sintering the ceramic green sheet having the via hole formed therein by forming the via hole, and filling the via hole formed in the sintered ceramic green sheet by sintering the ceramic green sheet with a conductive paste and sintering the conductive paste filled by the step of filling the conductive paste.
여기서, 상기 도전성 페이스트를 소결하는 단계의 소결 온도는 상기 세라믹 그린시트를 소결하는 단계의 소결 온도보다 낮은 것을 특징으로 한다.Here, the sintering temperature of the step of sintering the conductive paste is characterized in that it is lower than the sintering temperature of the step of sintering the ceramic green sheet.
삭제delete
삭제delete
나아가, 상기 세라믹 그린시트는 HTCC(High Temperature Cofired Ceramic)인 것을 특징으로 한다.Furthermore, the ceramic green sheet is characterized in that it is HTCC (High Temperature Cofired Ceramic).
그래서, 상기 세라믹 그린시트를 소결하는 단계의 소결 온도는 1500℃ 이상인 것을 특징으로 한다.Therefore, the sintering temperature of the step of sintering the ceramic green sheet is characterized in that 1500 ℃ or more.
그리고, 상기 도전성 페이스트는 Ag인 것을 특징으로 한다.And, the conductive paste is characterized in that Ag.
여기서, 상기 도전성 페이스트를 소결하는 단계의 소결 온도는 500℃ 내지 700℃인 것을 특징으로 한다.Here, the sintering temperature of the step of sintering the conductive paste is characterized in that 500 to 700 ℃.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
본 발명의 세라믹 기판 제조 방법에 의하면, 세라믹 그린시트와 도전성 페이스트를 별도로 소결시킴으로써 기판 표면의 평탄도를 향상시킬 수 있다.According to the method for manufacturing a ceramic substrate of the present invention, the flatness of the surface of the substrate can be improved by separately sintering the ceramic green sheet and the conductive paste.
또한, 도전성 페이스트의 입자 크기를 줄일 수가 있어 방열 기능을 향상시킬 수가 있다.In addition, since the particle size of the conductive paste can be reduced, the heat dissipation function can be improved.
그리고, Ag계열의 도전성 페이스트를 채택하면서도 세라믹 그린시트를 HTCC로 제조 가능하므로 보다 저가의 세라믹 기판을 제조할 수 있고, LTCC를 적용하는 것에 비해 방열 기능을 향상시킬 수 있다.In addition, since the ceramic green sheet can be manufactured using HTCC while adopting Ag-based conductive paste, a cheaper ceramic substrate can be manufactured, and heat dissipation function can be improved compared to applying LTCC.
도 1은 본 발명의 세라믹 기판 제조방법을 순서적으로 도시한 것이다.
도 2는 본 발명의 세라믹 기판의 제조방법에 의해 제조되는 세라믹 기판을 도시한 것이다.1 is a view sequentially showing a method of manufacturing a ceramic substrate of the present invention.
2 shows a ceramic substrate manufactured by the method of manufacturing a ceramic substrate of the present invention.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.
본 발명의 바람직한 실시 예를 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지의 기술이나 반복적인 설명은 그 설명을 줄이거나 생략하기로 한다.In describing preferred embodiments of the present invention, well-known techniques or repetitive descriptions that may unnecessarily obscure the gist of the present invention will be reduced or omitted.
도 1은 본 발명의 세라믹 기판 제조방법을 순서적으로 도시한 것이고, 도 2는 본 발명의 세라믹 기판의 제조방법에 의해 제조되는 세라믹 기판을 도시한 것이다.FIG. 1 shows a method of manufacturing a ceramic substrate of the present invention in sequence, and FIG. 2 shows a ceramic substrate manufactured by the method of manufacturing a ceramic substrate of the present invention.
이하, 도 1을 참조하여 본 발명의 일 실시예에 의한 세라믹 기판의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a ceramic substrate according to an embodiment of the present invention will be described with reference to FIG. 1 .
본 발명에 의한 세라믹 기판의 제조방법은 반도체 칩 등을 실장시켜 패키지화할 수 있도록 세라믹 기판을 제조하기 위한 방법이며, 기존의 LTCC, HTCC 그린시트를 적층, 소성하여 제조하는 세라믹 기판 제조방법을 개선하여 평탄도 및 방열성 향상을 도모하고, 저가의 세라믹 기판을 제조할 수 있는 방법이다.The method for manufacturing a ceramic substrate according to the present invention is a method for manufacturing a ceramic substrate so that a semiconductor chip can be mounted and packaged. This is a method capable of improving flatness and heat dissipation and manufacturing an inexpensive ceramic substrate.
먼저, 세라믹 조성물을 이용하여 세라믹 그린시트를 제조한다(S10).First, a ceramic green sheet is manufactured using the ceramic composition (S10).
그리고, 세라믹 그린시트에 적정 위치를 펀칭하여 비아 홀을 형성시킨다(S20).Then, a via hole is formed by punching an appropriate position in the ceramic green sheet (S20).
그런 다음, 본 발명의 제조방법에서는 그린시트에 형성시킨 비아 홀에 도전성 페이스트를 충진한 후 소성시키는 대신, 도전성 페이스트를 충진시키지 않은 채 세라믹 그린시트를 소결한다(S30).Then, in the manufacturing method of the present invention, the ceramic green sheet is sintered without filling the conductive paste, instead of filling the via hole formed in the green sheet with the conductive paste and then sintering (S30).
즉, 도전성 페이스트의 융점과 무관하게 세라믹 그린시트를 소결하는 것이다. 그렇기 때문에 세라믹 그린시트를 HTCC로 제조하면 HTCC 소성온도에 맞는 온도로 소결을 하고, 세라믹 그린시트를 LTCC로 제조하면 LTCC 소성온도에 맞는 온도로 소결을 함으로써 도전성 페이스트의 종류와 무관하게 HTCC 또는 LTCC로 제조할 수 있다.That is, the ceramic green sheet is sintered regardless of the melting point of the conductive paste. Therefore, if a ceramic green sheet is manufactured with HTCC, it is sintered at a temperature suitable for the HTCC firing temperature, and when a ceramic green sheet is manufactured with LTCC, it is sintered at a temperature suitable for the LTCC firing temperature. can be manufactured.
이와 같이 세라믹 그린시트를 먼저 소결한 후, 비아 홀에 도전성 페이스트를 충진시키고(S40), 스크린 프린팅에 의해 설계에 따른 패턴을 인쇄한다.After sintering the ceramic green sheet as described above, a conductive paste is filled in the via hole (S40), and a pattern according to the design is printed by screen printing.
다음으로, 설계 사양에 따라 복수의 세라믹 그린시트를 적층시키고(S50), 또한 캐비티(cavity)를 적층시킨다.Next, a plurality of ceramic green sheets are stacked according to design specifications (S50), and a cavity is also stacked.
캐비티는 반도체 칩을 실장하기 위한 최상위 층에 해당하고, 편의상 이를 상판이라 하고, 캐비티보다 아래의 세라믹 그린시트를 하판이라고 하면, 여기서 상판과 하판은 본딩(bonding)에 의해 결합시키는 것이 바람직하다.The cavity corresponds to the uppermost layer for mounting the semiconductor chip, and for convenience, the upper plate is referred to as the upper plate, and the ceramic green sheet lower than the cavity is the lower plate. Here, the upper plate and the lower plate are preferably bonded by bonding.
이는 소성에 의한다면 세라믹 그린시트를 HTCC로 채용하는 경우에는 도전성 페이스트를 융점이 낮은 소재로 선택할 수 없게 되기 때문이다.This is because, according to firing, when the ceramic green sheet is used as HTCC, the conductive paste cannot be selected as a material with a low melting point.
그런 다음, 도전성 페이스트를 소결시키게 된다(S60).Then, the conductive paste is sintered (S60).
이렇게 도전성 페이스트를 세라믹 그린시트와 별개로 소결시키기 때문에 그린시트와 함께 소결하는 경우에 비해 기판 표면을 평탄하게 할 수 있어 추가 공정이나 실장 불량을 없앨 수가 있다.In this way, since the conductive paste is sintered separately from the ceramic green sheet, the substrate surface can be flattened compared to the case of sintering together with the green sheet, thereby eliminating additional processes or mounting defects.
그리고, 세라믹 그린시트의 소성온도보다 낮은, 가령 중온소결에 의해서 도전성 페이스트를 소결시킬 수가 있으므로, 도전성 페이스트의 입자 크기를 그렇지 않은 경우에 비해 작게 할 수가 있다.In addition, since the conductive paste can be sintered by, for example, medium temperature sintering lower than the firing temperature of the ceramic green sheet, the particle size of the conductive paste can be made smaller than in the case where it is not otherwise.
그 결과, 도전성 페이스트의 입자의 크기를 작게 하면, 전극을 통한 방열 성능을 보다 향상시킬 수가 있게 된다.As a result, when the particle size of the conductive paste is reduced, the heat dissipation performance through the electrode can be further improved.
도 2를 참조하여 바람직한 실시 형태를 추가적으로 살펴보면, 다층으로 제조되는 세라믹 기판을 구성하는 세라믹 그린시트는 상판으로서의 캐비티(30)와 두 층의 하판에 해당하는 세라믹 그린시트(11, 12)가 적층된 경우를 예로 들었다.Referring further to the preferred embodiment with reference to FIG. 2 , the ceramic green sheet constituting the multi-layered ceramic substrate is formed by stacking a
앞서 설명된 바와 같이, 캐비티(30)는 하판과 본딩 결합하는 것이 바람직하다.As described above, the
각각의 세라믹 그린시트(11, 21)에는 비아 홀을 형성시켜, 비아 홀에 도전성 페이스트(21, 22)가 각각 충진된다.Via holes are formed in each of the ceramic
다만, 본 발명에서는 세라믹 그린시트(11, 21)의 소결(S30)이 선진행되고, 도전성 페이스트의 충진(S40)이 후진행된다.However, in the present invention, the sintering (S30) of the ceramic
본 발명의 실시예에서는 캐비티(30)는 LTCC로 제조되고, 하판의 세라믹 그린시트(11, 12)는 HTCC로 제조할 수 있으며, 도전성 페이스트로는 융점이 낮은 Ag계열을 선택할 수가 있다. 여기서, 하판에 해당하는 세라믹 그린시트(11, 12)는 일체형일 수 있다.In the embodiment of the present invention, the
즉, 세라믹 그린시트(11, 12)를 도전성 페이스트와 무관하게 소결시킴으로써 도전성 페이스트로 Ag 계열을 선택하면서도 세라믹 그린시트를 보다 저가인 HTCC로 제조할 수가 있는 것이다.That is, by sintering the ceramic
또한, Ag 계열 전극을 사용하면서 그린시트를 HTCC로 제조함에 따라 LTCC를 적용하는 것에 비해 방열 성능의 향상도 기대할 수가 있다.In addition, since the green sheet is made of HTCC while using Ag-based electrodes, improvement in heat dissipation performance can be expected compared to applying LTCC.
그래서, S30에서의 소결 온도는 1500℃ 이상으로 선택 가능하다.Therefore, the sintering temperature in S30 can be selected as 1500°C or higher.
또한, 도전성 페이스트의 소결(S60)은 세라믹 그린시트와 별개로 이루어지므로, S60에서의 소결 온도를 500℃ 내지 700℃로 선택할 수 있다.In addition, since the sintering of the conductive paste ( S60 ) is performed separately from the ceramic green sheet, the sintering temperature in S60 may be selected to be 500°C to 700°C.
그렇기 때문에 기존의 동시 소성에서는 Ag 입자의 크기를 1㎛보다 크게 하여야 하였지만, 본 발명에서는 Ag 입자의 크기를 1㎛ 이하로 줄일 수가 있으므로 소결된 Ag 전극을 통한 방열효과의 증대를 기대할 수 있다.Therefore, in the conventional simultaneous firing, the size of Ag particles had to be larger than 1 μm, but in the present invention, since the size of Ag particles can be reduced to 1 μm or less, an increase in the heat dissipation effect through the sintered Ag electrode can be expected.
이상과 같은 본 발명은 예시된 도면을 참조하여 설명되었지만, 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형될 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정 예 또는 변형 예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이며, 본 발명의 권리범위는 첨부된 특허청구범위에 기초하여 해석되어야 할 것이다.The present invention as described above has been described with reference to the illustrated drawings, but it is not limited to the described embodiments, and it is common knowledge in the art that various modifications and variations can be made without departing from the spirit and scope of the present invention. It is self-evident to those who have Accordingly, such modifications or variations should be said to belong to the claims of the present invention, and the scope of the present invention should be interpreted based on the appended claims.
S10 : 세라믹 그린시트 제조
S20 : 비아 홀 형성
S30 : 세라믹 그린시트 소결
S40 : 도전성 페이스트 충진
S50 : 적층
S60 : 도전성 페이스트 소결
11, 12 : 세라믹 그린시트
21, 22 : 도전성 페이스트
30 : 캐비티S10: Ceramic green sheet manufacturing
S20: via hole formation
S30: Ceramic green sheet sintering
S40: Conductive paste filling
S50 : Lamination
S60: Conductive paste sintering
11, 12: ceramic green sheet
21, 22: conductive paste
30: cavity
Claims (13)
상기 세라믹 그린시트를 제조하는 단계에 의해 제조된 세라믹 그린시트에 비아 홀을 형성시키는 단계;
상기 비아 홀에 도전성 페이스트 충진 전에 상기 세라믹 그린시트를 소결하는 단계;
상기 세라믹 그린시트를 소결한 후, 상기 세라믹 그린시트에 형성된 비아 홀에 도전성 페이스트를 충진하는 단계; 및
상기 도전성 페이스트를 충진하는 단계에 의해 충진된 도전성 페이스트를 소결하는 단계를 포함하는,
세라믹 기판 제조 방법.manufacturing a ceramic green sheet for a ceramic substrate using a ceramic composition;
forming a via hole in the ceramic green sheet manufactured by the manufacturing of the ceramic green sheet;
sintering the ceramic green sheet before filling the via hole with a conductive paste;
after sintering the ceramic green sheet, filling the via hole formed in the ceramic green sheet with a conductive paste; and
Comprising the step of sintering the conductive paste filled by the step of filling the conductive paste,
A method of manufacturing a ceramic substrate.
상기 도전성 페이스트를 소결하는 단계의 소결 온도는 상기 세라믹 그린시트를 소결하는 단계의 소결 온도보다 낮은 것을 특징으로 하는,
세라믹 기판 제조 방법.The method according to claim 1,
The sintering temperature of the step of sintering the conductive paste is characterized in that lower than the sintering temperature of the step of sintering the ceramic green sheet,
A method for manufacturing a ceramic substrate.
상기 세라믹 그린시트는 HTCC(High Temperature Cofired Ceramic)인 것을 특징으로 하는,
세라믹 기판 제조 방법.3. The method according to claim 2,
The ceramic green sheet is characterized in that HTCC (High Temperature Cofired Ceramic),
A method for manufacturing a ceramic substrate.
상기 세라믹 그린시트를 소결하는 단계의 소결 온도는 1500℃ 이상인 것을 특징으로 하고,
상기 도전성 페이스트를 소결하는 단계의 소결 온도는 500℃ 내지 700℃인 것을 특징으로 하는,
세라믹 기판 제조 방법.6. The method of claim 5,
The sintering temperature of the step of sintering the ceramic green sheet is characterized in that 1500 ℃ or more,
The sintering temperature of the step of sintering the conductive paste is characterized in that 500 ℃ to 700 ℃,
A method of manufacturing a ceramic substrate.
상기 도전성 페이스트는 Ag인 것을 특징으로 하는,
세라믹 기판 제조 방법.6. The method of claim 5,
The conductive paste is characterized in that Ag,
A method for manufacturing a ceramic substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170120984A KR102417821B1 (en) | 2017-09-20 | 2017-09-20 | Manufacturing method for ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170120984A KR102417821B1 (en) | 2017-09-20 | 2017-09-20 | Manufacturing method for ceramic substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190032761A KR20190032761A (en) | 2019-03-28 |
| KR102417821B1 true KR102417821B1 (en) | 2022-07-06 |
Family
ID=65908069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170120984A KR102417821B1 (en) | 2017-09-20 | 2017-09-20 | Manufacturing method for ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102417821B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012021193A (en) * | 2010-07-14 | 2012-02-02 | Mitsui Mining & Smelting Co Ltd | Copper powder for electrically conductive paste, and electrically conductive paste |
| KR101121024B1 (en) * | 2010-02-12 | 2012-03-20 | 엘지이노텍 주식회사 | Substrate comprising via holl and manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101292040B1 (en) | 2011-10-04 | 2013-08-01 | 한국세라믹기술원 | Manufacturing method of low teperature co-fired ceramics substrate |
| KR20170008696A (en) * | 2015-07-14 | 2017-01-24 | 주식회사 아모센스 | Board for RF Semiconductor and Manufacturing Method of the Board for RF Semiconductor, RF Semiconductor thereof |
-
2017
- 2017-09-20 KR KR1020170120984A patent/KR102417821B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101121024B1 (en) * | 2010-02-12 | 2012-03-20 | 엘지이노텍 주식회사 | Substrate comprising via holl and manufacturing the same |
| JP2012021193A (en) * | 2010-07-14 | 2012-02-02 | Mitsui Mining & Smelting Co Ltd | Copper powder for electrically conductive paste, and electrically conductive paste |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190032761A (en) | 2019-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4597585B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| US9974173B2 (en) | Multilayer ceramic substrate and manufacturing thereof | |
| JP2001291955A (en) | Multilayered ceramic substrate and manufacturing method therefor, designing method therefor and electronic device | |
| JP2005108950A (en) | Ceramic modular component and its manufacturing method | |
| JP2005209881A (en) | Ceramic laminated substrate and high frequency electronic component | |
| KR102417821B1 (en) | Manufacturing method for ceramic substrate | |
| JP2016058415A (en) | Semiconductor power module manufacturing method | |
| JP2009111394A (en) | Manufacturing method of multi-layer ceramic substrate | |
| WO2012014692A1 (en) | Ceramic multilayer substrate and method for producing same | |
| KR101805074B1 (en) | Preparation method of ceramic multilayer circuit board | |
| JP4696443B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| JP2007053294A (en) | Process for manufacturing multilayer ceramic electronic component | |
| JP6121860B2 (en) | Wiring board and electronic device | |
| WO2018155559A1 (en) | Wiring substrate, electronic device, and electronic module | |
| JP6312256B2 (en) | Electronic component storage package | |
| JP5516608B2 (en) | Manufacturing method of ceramic laminated substrate | |
| JP2009252783A (en) | Production method of ceramic multilayer substrate, and method for adjusting amount of warpage of ceramic multilayer substrate | |
| WO2014046133A1 (en) | Package for accommodating electronic part, and electronic device | |
| JP6633381B2 (en) | Electronic component mounting board, electronic device and electronic module | |
| JP2008186908A (en) | Manufacturing method for multilayer circuit board | |
| KR100818461B1 (en) | Multi-layer ceramic substrate and method of manufacturing the same | |
| JP5653323B2 (en) | Molded body and multi-cavity wiring board | |
| JP4746376B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
| JP2009087965A (en) | Multilayer wiring board | |
| JP5806164B2 (en) | Sensor device parts and sensor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |