KR101121024B1 - Substrate comprising via holl and manufacturing the same - Google Patents
Substrate comprising via holl and manufacturing the same Download PDFInfo
- Publication number
- KR101121024B1 KR101121024B1 KR1020100013464A KR20100013464A KR101121024B1 KR 101121024 B1 KR101121024 B1 KR 101121024B1 KR 1020100013464 A KR1020100013464 A KR 1020100013464A KR 20100013464 A KR20100013464 A KR 20100013464A KR 101121024 B1 KR101121024 B1 KR 101121024B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- substrate
- insulating substrate
- filling layer
- via hole
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
Abstract
본 발명은, 절연기판에 형성된 비아홀; 및 상기 비아홀의 내벽 중 적어도 일부에 형성된 충진층을 포함하는 것을 특징으로 하는 홀 형성 기판 및 그 제조 방법에 관한 것이다. 이에 의해, 시간 및 비용을 증가시키지 않으면서도, 세라믹 기판에 정밀한 홀이 형성된 기판을 제조할 수 있다.The present invention provides a via hole formed in an insulating substrate; And a filling layer formed on at least part of an inner wall of the via hole. Thereby, the board | substrate with which the precise hole was formed in the ceramic substrate can be manufactured, without increasing time and cost.
Description
본 발명은 홀 형성 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 고가의 세라믹 (Ceramic)재질을 더욱 낮은 가격으로 정밀하게 가공된 홀 형성 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a hole forming substrate and a method of manufacturing the same, and more particularly, to a hole forming substrate and a method of manufacturing the same precisely processed expensive ceramic (Ceramic) material at a lower price.
반도체 패키지 또는 LED 패키지 등에 사용되는 절연기판으로서 세라믹 기판이 각광받고 있다. 그러나 종래의 세라믹 가공기술은 소성 전에 홀 가공을 실시하여 사용하게 된다.BACKGROUND ART Ceramic substrates are in the spotlight as insulating substrates used in semiconductor packages, LED packages, and the like. However, the conventional ceramic processing technique is to use the hole processing before firing.
도 1은 종래의 세라믹 기판의 가공 방법을 나타내는 공정도이다.1 is a process chart showing a conventional method for processing a ceramic substrate.
도 1을 참조하면, 세라믹 모재의 소성 전 기판에 금형, 메카니컬 펀치 (Mechanical), 레이저 등으로 홀을 형성한다. 이러한 홀은 소성 후의 수축을 감안하여 원하고자 하는 홀의 위치에 목적하는 홀의 크기보다 크게 가공한다. 그 후, 수백 내지 수천도의 온도에서 소성한다. 예를 들어, LTCC 는 1천도 미만, HTCC 는 1천도 이상에서 소성을 실시한다. 한편, 이러한 소성은 세라믹 기판을 수축하게 되며, 소성전 홀은 이러한 수축을 감안하여 크게 형성한다고 하더라도 수축률의 미세한 편차로 인하여 홀의 위치의 편차가 발생한다.Referring to FIG. 1, holes are formed on a substrate before firing of a ceramic base material using a mold, a mechanical punch, a laser, and the like. These holes are processed to be larger than the size of the desired hole at the desired position of the hole in consideration of shrinkage after firing. Thereafter, it is fired at a temperature of several hundreds to thousands of degrees. For example, LTCC fires at less than 1,000 degrees and HTCC at more than 1000 degrees. On the other hand, the firing shrinks the ceramic substrate, and even if the hole before firing is largely formed in consideration of the shrinkage, a variation in the position of the hole occurs due to a slight deviation of the shrinkage rate.
이러한 편차를 없애기 위해서 소성 후 레이저 등으로 홀 가공을 실시할 수 있으나, 소성된 세라믹 기판은 그 강도 및 경도가 우수하여 레이저 가공 및 시간이 소성전의 공정에 비하여 수배 내지 수십배 증가한다.In order to eliminate such a deviation, hole processing may be performed by laser or the like after firing, but the fired ceramic substrate has excellent strength and hardness, and laser processing and time increase several times to several tens of times compared to the process before firing.
따라서, 시간 및 비용을 증가시키지 않으면서도, 세라믹 기판에 편차가 없는 홀이 형성된 기판 및 그 제조 방법에 대한 기술이 필요하다.
Therefore, there is a need for a substrate and a method of manufacturing the same in which holes are formed in a ceramic substrate without increasing time and cost.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 세라믹 기판 제작시 그 정밀도를 유지하면서도 가공비용 및 시간을 낮출 수 있는 홀 형성 기판 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a hole forming substrate and a method of manufacturing the same, which can reduce the processing cost and time while maintaining the precision when manufacturing a ceramic substrate.
본 발명에 따른 홀 형성 기판의 구조는, 절연기판에 형성된 비아홀; 및The structure of the hole forming substrate according to the present invention, the via hole formed in the insulating substrate; And
상기 비아홀의 내벽 중 적어도 일부에 형성된 충진층을 포함하는 것을 특징으로 하여, 정밀도가 높은 홀 형성 기판을 제공한다.It is characterized in that it comprises a filling layer formed on at least part of the inner wall of the via hole, to provide a highly accurate hole forming substrate.
여기서, 상기 절연기판의 재료는 세라믹 (Ceramic)인 것이 바람직하며, 또는 상기 충진층의 재료는 에폭시 (epoxy) 또는 유리 (Glass)인 것이 바람직하다.Herein, the material of the insulating substrate is preferably ceramic, or the material of the filling layer is preferably epoxy or glass.
특히, 상기 충진층은 상기 절연기판보다 연성인 것을 특징으로 하는 것이 바람직하다.In particular, the filling layer is preferably characterized in that the softer than the insulating substrate.
또한, 본 발명에 따른 홀 형성 기판을 제조하는 방법은, (a) 절연기판에 비아홀을 형성하는 단계; (b) 상기 절연기판을 소성하는 단계; (c) 상기 소성된 절연기판에 비아홀을 충진하여 충진층을 형성하는 단계; 및 (d) 상기 충진층의 적어도 일부에 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하여, 짧은 공정시간과 저 비용으로 정밀도가 높은 홀 형성 기판을 제조할 수 있다.In addition, the method of manufacturing a hole forming substrate according to the present invention, (a) forming a via hole in the insulating substrate; (b) firing the insulating substrate; (c) filling the fired insulating substrate with via holes to form a filling layer; And (d) forming via holes in at least a portion of the filling layer, thereby manufacturing a highly accurate hole forming substrate with a short process time and low cost.
여기서, 상기 (a) 단계의 절연기판의 재료는 세라믹 (Ceramic)인 바람직하며, 또는, 상기 (c) 단계의 충진층의 재료는 에폭시 (epoxy) 또는 유리 (Glass)인 것이 바람직하다.Here, the material of the insulating substrate of step (a) is preferably ceramic, or the material of the filling layer of step (c) is preferably epoxy or glass.
특히, 상기 (d) 단계는 레이저를 이용하여 비아홀을 형성하여, 더욱 정밀한 홀을 형성할 수 있다.In particular, in the step (d), via holes may be formed using a laser to form more precise holes.
또한, 상기 충진층은 상기 절연기판보다 연성인 것이 바람직하다.In addition, the filling layer is preferably softer than the insulating substrate.
본 발명에 의해, 시간 및 비용을 증가시키지 않으면서도, 세라믹 기판에 정밀한 홀이 형성된 기판을 제조할 수 있다.According to the present invention, a substrate in which precise holes are formed in a ceramic substrate can be manufactured without increasing time and cost.
도 1은 종래의 세라믹 기판의 가공 방법을 나타내는 공정도.
도 2a 는 본 발명의 일 실시형태에 따른 홀 형성 기판 제조 방법에 대한 블록도.
도 2b 는 도 2a 의 각 단계에 대응하는 홀 형성 기판 제조 공정의 상면도 및 단면도.
도 3은 본 발명에 따른 홀 가공 방법에 따라 제조된 홀 형성 기판의 단면도.
도 4는 본 발명의 홀 형성 기판을 LED 기판으로 사용한 일 실시형태의 단면도.1 is a process chart showing a conventional method for processing a ceramic substrate.
2A is a block diagram of a hole forming substrate manufacturing method according to one embodiment of the present invention.
FIG. 2B is a top view and cross-sectional view of a hole forming substrate manufacturing process corresponding to each step of FIG. 2A. FIG.
3 is a cross-sectional view of a hole forming substrate manufactured according to the hole processing method according to the present invention.
4 is a cross-sectional view of an embodiment in which the hole forming substrate of the present invention is used as an LED substrate.
이하에서는 첨부한 도면을 참조하여 홀 형성 기판 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a hole forming substrate and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.
도 2a 는 본 발명의 일 실시형태에 따른 홀 형성 기판 제조 방법에 대한 블록도이며, 도 2b 는 도 2a 의 각 단계에 대응하는 홀 형성 기판 제조 공정의 상면도 및 단면도이다.2A is a block diagram of a hole forming substrate manufacturing method according to an embodiment of the present invention, and FIG. 2B is a top view and a cross-sectional view of a hole forming substrate manufacturing process corresponding to each step of FIG. 2A.
도 2a 및 도 2b 를 참조하면, 절연기판에 비아홀 (20)을 형성한다 (S1). 이 경우, 수축현상과 편차를 감안하여 사용하고자 하는 비아홀보다 크게 가공한다. 즉, 최종적으로 형성될 비아홀 (60)의 공차를 감안하여 비아홀 (20)의 지름을 크게 형성한다. 이러한 소성전 비아홀 (20) 공정은 금형, 메카니컬 펀치, 레이저 등에 의해 저비용으로 수행할 수 있다.2A and 2B, via
그 후, 절연기판 (110)을 소성한다 (S2). 소성은 수백 내지 수천도의 온도에서 실시하게 되며 일반적인 공정이다. 예를 들어, LTCC 는 1천도 미만, HTCC 는 1천도 이상에서 실시한다. 이러한 소성공정을 거치면 수축현상이 발생하여 소성전 기판 (110)보다 사이즈가 줄어든 기판 (110a) 및 비아홀 (20a)이 형성된다. 그 다음, 수축된 비아홀 (20a)을 충진하여 충진층 (40)을 형성한다 (S3). 여기서 충진층의 재료는 절연기판보다 연성인 것이 바람직하다. 즉, 레이저와 같은 정밀가공을 위해, 소성된 세라믹 기판 (110a) 보다 연성인 재질로 비아홀 (20a)을 채우는 것이다. 여기서 비아홀 (20a)을 충진하는 물질은 레이저 가공이 보다 수월한 재질인 에폭시 (Epoxy) 또는 유리 (Glass)이며, 이를 비아 필 (Via Fill) 공법으로 채운다. 비아 필 공법은 일반적으로 생각할 수 있는 인쇄 등 다양한 방법으로 가능하다. 그 후, 최종적으로, 충진층 (40) 에 비아홀 (60)을 형성한다 (S4). 예를 들어, 레이저를 이용하여 정밀한 비아홀 (60)을 가공한다. Thereafter, the
이와 같이 본 발명에 따른 비아홀이 형성된 기판의 제조는, 소성전 비아홀 (20) 가공 및 소성 후 채워진 충진층 (40)에 비아홀 (60) 가공을 병행하여 그 정밀도를 높이고 가공비율을 낮출 수 있다.As described above, in the manufacture of the substrate on which the via hole is formed according to the present invention, the
도 3은 본 발명에 따른 홀 가공 방법에 따라 제조된 홀 형성 기판의 단면도를 나타낸다. 도 3을 참조하면, 본 발명에 따른 홀 형성 기판은 절연기판 (110a), 비아홀 (60), 충진층 (40a)으로 구성된다. 구체적으로는 절연기판 (110a)의 재료는 세라믹인 것이 바람직하다. 또한, 충진층 (40a)은 비아홀 (60) 내벽 중 일부를 형성하거나 비아홀 (60) 내벽의 전체를 형성할 수도 있다. 이러한 비아홀 (60)은 소성전 비아홀 (20)보다 크기가 작거나 같으며, 소성 후의 절연기판 (110a)의 강도보다 훨씬 연성인 충진층 (40)에 가공되었기 때문에 그 정밀도가 우수하며 및 그 가공시간이 단축될 수 있다.3 shows a cross-sectional view of a hole forming substrate manufactured according to the hole processing method according to the present invention. Referring to FIG. 3, the hole forming substrate according to the present invention includes an
도 4는 본 발명의 홀 형성 기판을 LED 기판으로 사용한 일 실시형태의 단면도를 나타낸다. 도 4를 참조하면, LED 패키지는 LED 기판 (110a), LED 웨이퍼 (120), 및 도전층 (130)을 포함한다. 더욱 상세하게는, LED 기판 (110a)으로 사용된 본 발명의 기판 (110a)은 충진층 (40a)으로 둘러싸인 홀 (60)을 통해 도전층 (130)이 형성되어 LED 웨이퍼 (120)를 전기적으로 연결한다. 여기서 LED 패키지는 정밀한 도전층의 두께를 요구한다. 이러한 도전층의 두께는 비아홀 (60)의 정밀함에 의존하기 때문에, 본 발명에 따른 비아홀의 정밀도 향상에 의해 도전층의 정밀함 또한 향상될 수 있다.4 is a sectional view of an embodiment in which the hole forming substrate of the present invention is used as an LED substrate. Referring to FIG. 4, the LED package includes an
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.
20: 소성전 비아홀 20a: 소성후 비아홀
40: 충진층 40a: 비아홀이 형성된 충진층
60: 소성 후 최종적인 비아홀 110: 절연기판
110a: 소정후 절연기판 120: LED 웨이퍼
130: 도전층 20: Via hole before firing 20a: Via hole after firing
40: filling
60: final via hole after firing 110: insulating substrate
110a: predetermined insulating substrate 120: LED wafer
130: conductive layer
Claims (9)
상기 홀의 내벽 중 적어도 일부를 형성하는 충진층에 의해 형성된 비아홀을 포함하며,
상기 절연기판은 상기 소성에 따라 수축되며,
상기 절연기판의 홀은 상기 비아홀과 다른 위치에서 상기 비아홀보다 크게 형성되는 것을 특징으로 하는 홀 형성 기판.
An insulating substrate fired after the hole is formed; And
A via hole formed by a filling layer forming at least part of an inner wall of the hole,
The insulating substrate shrinks according to the firing,
And the hole of the insulating substrate is larger than the via hole at a different position from the via hole.
상기 절연기판의 재료는 세라믹 (Ceramic)인 것을 특징으로 하는 홀 형성 기판.
The method of claim 1,
The material of the insulating substrate is a hole forming substrate, characterized in that the ceramic (Ceramic).
상기 충진층의 재료는 에폭시 (epoxy) 또는 유리 (Glass)인 것을 특징으로 하는 홀 형성 기판.
The method of claim 1,
The material of the filling layer is a hole-forming substrate, characterized in that the epoxy (epoxy) or glass (Glass).
상기 충진층은 상기 절연기판보다 연성인 것을 특징으로 하는 홀 형성 기판.
4. The method according to any one of claims 1 to 3,
And the filling layer is softer than the insulating substrate.
(b) 상기 절연기판을 소성하는 단계;
(c) 상기 소성된 절연기판의 홀을 충진하여 충진층을 형성하는 단계; 및
(d) 상기 충진층을 가공함으로써 상기 홀의 내벽 중 적어도 일부를 형성하는 충진층에 의해 비아홀을 형성하는 단계를 포함하며,
상기 절연기판은 상기 소성에 따라 수축되며,
상기 절연기판의 홀은 상기 비아홀과 다른 위치에서 상기 비아홀보다 크게 형성되는 것을 특징으로 하는 홀 형성 기판 제조 방법.
(a) forming a hole in the insulating substrate;
(b) firing the insulating substrate;
(c) filling the holes of the fired insulating substrate to form a filling layer; And
(d) forming a via hole by the filling layer forming at least a portion of the inner wall of the hole by processing the filling layer,
The insulating substrate shrinks according to the firing,
And the hole of the insulating substrate is formed larger than the via hole at a position different from that of the via hole.
상기 (a) 단계의 절연기판의 재료는 세라믹 (Ceramic)인 것을 특징으로 하는 홀 형성 기판 제조 방법.
6. The method of claim 5,
And the material of the insulating substrate of step (a) is ceramic.
상기 (c) 단계의 충진층의 재료는 에폭시 (epoxy) 또는 유리 (Glass)인 것을 특징으로 하는 홀 형성 기판 제조 방법.
6. The method of claim 5,
The method of manufacturing a hole forming substrate, characterized in that the material of the filling layer of step (c) is epoxy or glass.
상기 (d) 단계는 레이저를 이용하여 비아홀을 형성하는 단계인 것을 특징으로 하는 홀 형성 기판 제조 방법.
6. The method of claim 5,
The step (d) is a method for manufacturing a hole forming substrate, characterized in that for forming via holes using a laser.
상기 충진층은 상기 절연기판보다 연성인 것을 특징으로 하는 홀 형성 기판 제조 방법.The method according to any one of claims 5 to 8,
And the filling layer is softer than the insulating substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100013464A KR101121024B1 (en) | 2010-02-12 | 2010-02-12 | Substrate comprising via holl and manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100013464A KR101121024B1 (en) | 2010-02-12 | 2010-02-12 | Substrate comprising via holl and manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110093422A KR20110093422A (en) | 2011-08-18 |
KR101121024B1 true KR101121024B1 (en) | 2012-03-20 |
Family
ID=44930123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100013464A KR101121024B1 (en) | 2010-02-12 | 2010-02-12 | Substrate comprising via holl and manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101121024B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190032761A (en) * | 2017-09-20 | 2019-03-28 | 주식회사 아모센스 | Manufacturing method for ceramic substrate and ceramic substrate using the method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050098579A (en) * | 2004-04-07 | 2005-10-12 | 삼성전기주식회사 | Method for creating via holes in printed circuit board |
KR100674316B1 (en) | 2005-11-25 | 2007-01-24 | 삼성전기주식회사 | Method forming via hole that utilizes lazer drill |
-
2010
- 2010-02-12 KR KR1020100013464A patent/KR101121024B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050098579A (en) * | 2004-04-07 | 2005-10-12 | 삼성전기주식회사 | Method for creating via holes in printed circuit board |
KR100674316B1 (en) | 2005-11-25 | 2007-01-24 | 삼성전기주식회사 | Method forming via hole that utilizes lazer drill |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190032761A (en) * | 2017-09-20 | 2019-03-28 | 주식회사 아모센스 | Manufacturing method for ceramic substrate and ceramic substrate using the method |
KR102417821B1 (en) * | 2017-09-20 | 2022-07-06 | 주식회사 아모센스 | Manufacturing method for ceramic substrate |
Also Published As
Publication number | Publication date |
---|---|
KR20110093422A (en) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11211337B2 (en) | Face-up fan-out electronic package with passive components using a support | |
US9448216B2 (en) | Gas sensor device with frame passageways and related methods | |
US20220328353A1 (en) | Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate | |
US20170373011A1 (en) | Semiconductor die backside devices and methods of fabrication thereof | |
KR101121024B1 (en) | Substrate comprising via holl and manufacturing the same | |
US10147615B2 (en) | Fabrication method of package structure | |
US20190259696A1 (en) | Through electrode substrate and mounting substrate | |
WO2018084448A8 (en) | Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method | |
US20180139840A1 (en) | Fabrication method of substrate structure | |
CN111434191A (en) | Method and apparatus for integrating semiconductor wafers | |
US10504748B2 (en) | Method of packaging a power amplifier module having a unified pattern and ceramic sidewall | |
US20150062850A1 (en) | Printed circuit board | |
US20140154463A1 (en) | Substrate structure and manufacturing method thereof | |
KR20140000983A (en) | Printed circuit board | |
US20130119540A1 (en) | Semiconductor package and method for manufacturing the same | |
JP2017139433A5 (en) | ||
KR101168402B1 (en) | High definition circuit substrate and manufacturing the same | |
WO2017178382A3 (en) | Batch manufacture of component carriers | |
KR20160122437A (en) | Embedded printed circuit board | |
US20190248648A1 (en) | Device for supporting a mems component | |
TWI476792B (en) | Planar magnetic component and method for manufacturing the same | |
JP6981422B2 (en) | A method for manufacturing a glass substrate having holes, a method for manufacturing an interposer, and a method for forming holes in a glass substrate. | |
KR101748237B1 (en) | Improving Method for Bending Printed Circuit Board | |
KR20110021123A (en) | Electronic components embedded pcb | |
JP6231415B2 (en) | Mounting board and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150107 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160107 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170105 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180105 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 8 |