KR100674316B1 - Method forming via hole that utilizes lazer drill - Google Patents

Method forming via hole that utilizes lazer drill Download PDF

Info

Publication number
KR100674316B1
KR100674316B1 KR1020050113415A KR20050113415A KR100674316B1 KR 100674316 B1 KR100674316 B1 KR 100674316B1 KR 1020050113415 A KR1020050113415 A KR 1020050113415A KR 20050113415 A KR20050113415 A KR 20050113415A KR 100674316 B1 KR100674316 B1 KR 100674316B1
Authority
KR
South Korea
Prior art keywords
via hole
circuit board
forming
resin
laser drill
Prior art date
Application number
KR1020050113415A
Other languages
Korean (ko)
Inventor
김계수
김재국
이선호
유현진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050113415A priority Critical patent/KR100674316B1/en
Priority to CNB2006101397076A priority patent/CN100518444C/en
Application granted granted Critical
Publication of KR100674316B1 publication Critical patent/KR100674316B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A method for forming a via hole using a laser drill is provided to reduce plating defects through uniformization of the shape of hole by previously removing a glass fiber of prepreg with a mechanical drill and forming the via hole in a resin filled in a part where the glass fiber is removed by the laser drill. A method for forming a via hole using a laser drill includes the steps of: preparing a first circuit substrate(200) having circuits(202) on both surfaces of an insulation layer(201); preparing a plurality of prepregs(210) having via hole points punched through mechanical drilling; stacking the prepregs(210) on both surfaces where the circuits(202) of the first substrate(200) are formed; and fabricating the via hole with a laser drill at the via hole points filled with resin by flowing down the resin of the prepregs(210) at the above step.

Description

레이저드릴을 이용한 비아홀 형성방법{METHOD FORMING VIA HOLE THAT UTILIZES LAZER DRILL}Via hole formation method using laser drill {METHOD FORMING VIA HOLE THAT UTILIZES LAZER DRILL}

도 1a 내지 도 1d는 종래 기술에 따른 레이저드릴 가공을 이용한 인쇄회로기판 비아홀 형성방법의 공정도.1a to 1d is a process diagram of a method for forming a printed circuit board via hole using a laser drill process according to the prior art.

도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 레이저 드릴을 이용한 비아홀 형성방법의 공정도.2a to 2j is a process diagram of a method for forming a via hole using a laser drill according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 사용되는 프리프레그의 형상도.3 is a shape diagram of a prepreg used in an embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

200 : 제 1 회로기판 210 : 프리프레그200: first circuit board 210: prepreg

212 : 유리섬유 213 : 레진212 glass fiber 213 resin

220 : 관통홀 213 : 비아홀220: through hole 213: via hole

230 : 무전해 동도금 250 : 전해 동도금230: electroless copper plating 250: electrolytic copper plating

260 : 제 2 회로기판260: second circuit board

본 발명은 레이저 드릴을 이용한 비아홀 형성방법에 관한 것으로서, 보다 상세하게는 비아홀이 형성될 지점이 기계적 드릴링에 의해 천공된 복수의 프리프레그를 회로기판의 회로가 형성되어 있는 양면에 적층 한 후 적층 공정 시 프리프레그의 레진이 흘러내림으로써 레진이 충진된 비아홀 지점에 레이저 드릴로 비아홀을 가공하는 비아홀 형성방법에 관한 것이다.The present invention relates to a method of forming a via hole using a laser drill, and more particularly, a stacking process after stacking a plurality of prepregs having a point where a via hole is to be formed by mechanical drilling on both sides of a circuit of a circuit board. The present invention relates to a method of forming a via hole in which via holes are processed by a laser drill at a resin filled via hole by flowing down the sea prepreg.

최근 전자산업의 급속한 디지털화, 네트워크화로 인해 전자기기들이 소형화, 경량화, 박형화 및 고기능화가 요구되고 있으며, 이러한 흐름에 의해 전자기기들의 부품도 고집적화 및 초박막화가 이루어지고 있다.Recently, due to the rapid digitalization and networking of the electronics industry, electronic devices are required to be miniaturized, light weighted, thinned and highly functional, and according to such a flow, parts of electronic devices are also highly integrated and ultra-thin.

이에 고집적화 및 초막화된 부품이 실장되는 인쇄회로기판 역시 박형화해야 하는 것이 과제가 되고 있다. 이를 만족시키기 위해서는 기판의 회로설계 자유도가 증가하여야 하는데 마이크로비아, 빌드업 등 다양한 신기술들을 채택함으로써 이러한 문제에 대한 해결을 시도하고 있다.As a result, printed circuit boards on which highly integrated and superaturized components are mounted also become thin. To satisfy this, the degree of freedom of circuit design of the board must be increased, and various new technologies such as microvia and build-up are adopted to solve this problem.

특히, 미아크로비아홀은 반도체소자의 집적도가 점점 높아지는 현 추세에 따라 고 집적화와 미세한 배설피치의 요구에 대응하기 위한 방법으로써 주목받고 있다.In particular, the miacrovia hole is attracting attention as a method for coping with the demand for high integration and fine excretion pitch according to the current trend of increasing the degree of integration of semiconductor devices.

특히, MLB(multi layer board) 기판의 경우 전층을 통과하는 스루홀로만 이루어지나, 빌드업 인쇄회로기판(PCB)의 경우에는 고밀도 배선이 더욱 요구되므로 층간 선택적인 도통이 가능한 블라인드 비아홀이 각광받고 있다.In particular, in the case of a multi-layer board (MLB) substrate, only through-holes that pass through the entire layer are made, but in the case of a build-up printed circuit board (PCB), high density wiring is required more, and a blind via hole capable of selectively conducting interlayers has been spotlighted. .

현재, 상기 인쇄회로기판의 블라인드 비아홀 형성방법은 기계적 드릴링 공법, 플라즈마 에칭 공법, 포토비아 공법 및 레이저 공법 등이 알려져 있다.Currently, a method of forming blind via holes in the printed circuit board is known as a mechanical drilling method, a plasma etching method, a photovia method and a laser method.

특히, 상기 레이저 공법은 현재 인쇄회로기판의 블라인드 비아홀을 형성하기 위하여 가장 널리 사용되는 방법으로서 엑시머, Nd:YAG, 및 CO2 타입의 레이저드릴을 이용한 공법 등이 있으며, 통상적으로 150㎛ 이하의 깊이 및 250㎛ 이하의 지름을 갖는 마이크로 블라인드 비아 홀의 가공에 적합하다. In particular, the laser method is currently the most widely used method for forming the blind via hole of the printed circuit board, there is a method using a laser drill of the excimer, Nd: YAG, and CO2 type, and typically has a depth of less than 150㎛ and It is suitable for the processing of micro blind via holes having a diameter of 250 μm or less.

도 1a 내지 도 1d는 종래 기술에 따른 레이저드릴 가공을 이용한 인쇄회로기판 비아홀의 형성공정의 일 예로서, 그 형성공정을 개략적으로 나타내었다.1A to 1D illustrate an example of a process of forming a printed circuit board via hole using a laser drill process according to the related art.

도 1a 내지 도 1d에 도시된 바와 같이, 종래의 레이저드릴 가공을 이용한 인쇄회로기판의 비아홀 형성방법은 레이저 드릴 가공 공정-디스미어 공정 및 동도금 공정-회로형성 공정으로 이루어져 있다.As illustrated in FIGS. 1A to 1D, the method of forming a via hole of a printed circuit board using a conventional laser drill process includes a laser drill process, a desmear process, and a copper plating process.

즉, 인쇄회로기판의 비아홀을 형성하기 위해서는 도 1a에 도시된 바와 같은 동박적층판(101)에 도 1b에 도시된 바와 같이 먼저 2개의 층을 관통하는 비아홀(102)을 뚫는다. That is, in order to form a via hole of a printed circuit board, a via hole 102 penetrating two layers is first drilled into a copper-clad laminate 101 as shown in FIG. 1A as shown in FIG. 1B.

그리고, 도 1c에 도시된 바와 같이 디스미어 공정을 수행하고 홀의 내벽을 구리와 같은 도체로 도금하여 동도금층(103)을 형성하여 도전성을 부여한다. 이후 회로 패턴을 형성하여 인쇄회로기판을 형성한다. As shown in FIG. 1C, a desmear process is performed, and an inner wall of the hole is plated with a conductor such as copper to form a copper plating layer 103 to impart conductivity. After that, a circuit pattern is formed to form a printed circuit board.

이때, 상기 동박적층판에 있어서, 종래에는 절연층에 레진을 사용한 RCC(resin coating copper)자재를 사용하였으나 기계적 강도가 불충분하고 온도에 의한 치수변화(열팽창률)가 금속의 10배 정도 크다는 결점이 있어 이러한 점을 보 강하기 위해 현재는 절연층에 유리섬유를 보강기재로 사용한 프리플레그(prepreg)를 적용하는 제품이 늘고 있다.In this case, in the copper-clad laminate, conventionally, a resin coated copper (RCC) material using resin is used as the insulating layer, but the mechanical strength is insufficient and the dimensional change (thermal expansion coefficient) due to temperature is about 10 times larger than that of metal. To reinforce this point, more and more products are applying prepreg using glass fiber as a reinforcing material in the insulating layer.

상기와 같이 보강기재를 사용함으로써 수지의 종횡방향(예컨대, X,Y 방향)의 강도가 증가하고 온도에 의한 치수 변화도 감소한다. By using the reinforcing base material as described above, the strength of the resin in the longitudinal and horizontal directions (for example, the X and Y directions) increases, and the dimensional change due to temperature also decreases.

그러나, 상기 프리프레그를 적용한 동박적층판은 레이저 드릴을 사용하여 비아홀을 형성할 시 보강기재가 존재하지 않는 기존의 RCC제품에 비해 유리섬유를 태우면서 가공하여야 하므로 가공의 난점이 있으며, 이에 따라 가공시간이 오래 걸린다는 문제점이 있다.However, the copper foil laminated sheet to which the prepreg is applied has a difficulty in processing because it needs to be processed while burning glass fiber compared to the existing RCC product which does not have a reinforcing base material when forming a via hole using a laser drill. There is a problem that this takes a long time.

또한, 상기와 같이 유리섬유를 태우면서 가공하므로 형성된 비아홀 측벽의 형상이 고르지 못해 도금불량이 생기는 문제점도 있다.In addition, since the processing of the glass fiber as described above, the formed via hole sidewalls are uneven, so there is a problem of poor plating.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 비아홀이 형성될 지점이 기계적 드릴링에 의해 천공된 복수의 프리프레그를 회로기판의 회로가 형성되어 있는 양면에 적층하며, 이러한 적층 공정 시 프리프레그의 레진이 흘러내림으로써 기계적 드릴링으로 천공된 지점이 레진으로 충진되고, 레진이 충진된 비아홀 지점에 레이저 드릴로 비아홀을 가공함으로써 가공시간을 현저히 단축할 수 있는 레이저 드릴을 이용한 비아홀 형성방법을 제공하는 것을 목적으로 한다. The present invention was devised to solve the above problems, and a plurality of prepregs having a point where a via hole is to be formed are laminated by mechanical drilling on both sides of which a circuit of a circuit board is formed. As the resin of the leg flows down, the point drilled by mechanical drilling is filled with the resin, and the via hole is processed using a laser drill at the via hole point filled with the resin. It aims to do it.

또한, 본 발명의 또 다른 목적은, 미리 프리프레그의 유리섬유를 기계적 드릴로 미리 제거하고 이에 메워진 레진에 레이저 드릴로 비아홀 형성하여 홀 형상을 균일화 함으로써 도금불량을 감소시킬 수 있는 레이저 드릴을 이용한 비아홀 형성방법을 제공하는 것을 목적으로 한다. In addition, another object of the present invention is to remove the glass fiber of the prepreg in advance with a mechanical drill, and to form a via hole with a laser drill in the resin filled in the via hole. It is an object to provide a formation method.

이와 같은 목적을 달성하기 위한 본 발명의 레이저 드릴을 이용한 비아홀 형성 방법은, (a) 절연층의 양면에 회로가 형성되어 있는 제 1 회로기판을 준비하는 단계; (b) 비아홀이 형성될 지점이 기계적 드릴링에 의해 천공된 복수의 프리프레그를 준비하는 단계; (c) 상기 제 1 회로기판의 회로가 형성되어 있는 양면에 상기 프리프레그를 적층하는 단계; 및 (d) 상기 (c) 단계 공정시 프리프레그의 레진이 흘러내림으로써 레진이 충진된 비아홀 지점에 레이저 드릴로 비아홀을 가공하는 단계를 포함하는 것을 특징으로 한다. A method of forming a via hole using the laser drill of the present invention for achieving the above object includes the steps of: (a) preparing a first circuit board having circuits formed on both surfaces of an insulating layer; (b) preparing a plurality of prepregs in which the points where the via holes are to be formed are drilled by mechanical drilling; (c) stacking the prepregs on both sides of the circuit of the first circuit board; And (d) processing the via hole with a laser drill at the resin-filled via hole point by flowing down the resin of the prepreg during the step (c).

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 레이저 드릴을 이용한 비아홀 형성방법의 공정도를 나타낸다.2A to 2J illustrate a process diagram of a method of forming a via hole using a laser drill according to an embodiment of the present invention.

우선, 도 2a에서 도시한 바와 같이, 절연층(201)의 양면에 회로(202)가 형성된 제 1 회로기판(200)을 준비한다. 이때, 상기 절연층(201)은 프리프레그 또는 레진 중 어느 것을 사용해도 무방하며, 상기 회로(202)는 통상적인 전해동박이 사용된다.First, as shown in FIG. 2A, the first circuit board 200 having the circuit 202 formed on both surfaces of the insulating layer 201 is prepared. At this time, the insulating layer 201 may be any one of prepreg or resin, and the circuit 202 is a conventional electrolytic copper foil.

다음으로, 도 2b에서 도시한 바와 같이 비아홀이 형성될 지점(211)이 기계적 드릴링에 의해 천공된 복수의 프리프레그(210)를 준비한다. 상기 프리프레그(210)는 유리섬유(212) 등의 바탕재료에 열경화성 수지를 침투시켜 B 스테이지(B 스테이지는 수지의 반경화 상태를 말한다)까지 경화시킨 시트모양의 소재(도 3 참조)로써 동박 적층판의 기초 원자재 및 다층 PCB의 층간 접착재로 사용된다. Next, as shown in FIG. 2B, a plurality of prepregs 210 having a point 211 at which via holes are to be formed are drilled by mechanical drilling are prepared. The prepreg 210 penetrates a thermosetting resin into a base material such as glass fiber 212, and hardens the sheet-like material (see FIG. 3) to the B stage (B stage refers to the semi-cured state of the resin). It is used as the base raw material of the laminate and the interlayer adhesive of the multilayer PCB.

이때, 비아홀 형성시 상기 유리섬유(212)가 깨끗이 제거되도록 비아홀이 형성될 지점(211)에 기계적 드릴링(예컨대 CNC 드릴을 이용한 드릴링)을 하여 가공한다. In this case, when the via hole is formed, the glass fiber 212 is processed by mechanical drilling (for example, drilling using a CNC drill) at the point 211 at which the via hole is to be formed.

도 2c를 참조하면, 상기 제 1 회로기판(200)의 회로(202)가 형성되어 있는 양면에 상기 프리프레그(210)를 적층한다. 비아홀이 형성될 지점이 천공된 상기 프리프레그를 제 1 회로기판(200)의 비아홀 형성지점(211)에 실장하고 가압을 실시한다. Referring to FIG. 2C, the prepreg 210 is stacked on both surfaces of the circuit 202 of the first circuit board 200. The prepreg having the point where the via hole is to be formed is mounted on the via hole forming point 211 of the first circuit board 200 and pressurized.

상기 가압은 외부에서 열을 가하면서 가압하는 열 가압을 실시한다. 이때, 상기 실시로 인해 발생한 열은 상기 비-스테이지 열경화층을 부드러운 상태로 변화시키며, 변화된 상태로 인해 기계적 드릴링을 시행했던 비아홀 형성지점(211)에 프리프레그(210)의 레진이 흘러나와 비아홀(213)이 채워지게 된다. The pressurization is performed by pressurizing heat while applying heat from the outside. At this time, the heat generated by the implementation changes the non-stage thermosetting layer to a soft state, and the resin of the prepreg 210 flows through the via hole formation point 211 where mechanical drilling was performed due to the changed state. 213 will be filled.

도 2d를 참조하면, 상기 프리프레그(210)가 적층된 제 1 회로기판(200)에 기계적 드릴링에 의해 관통홀(220)을 형성한다. 상기 관통홀(220)은 바람직하게 기계적 드릴링 (예컨대 CNC 드릴에 의한 드릴링)에 의해 형성한다. Referring to FIG. 2D, the through hole 220 is formed in the first circuit board 200 on which the prepreg 210 is stacked by mechanical drilling. The through hole 220 is preferably formed by mechanical drilling (eg drilling by CNC drill).

도 2e를 참조하면, 상기 관통홀(220) 공정 후 프리프레그(210)의 레진이 흘 러내림으로써 레진이 충진된 비아홀 지점(211)에 레이저 드릴로 비아홀(211)을 가공한다. 상기 레이저 드릴은 종래의 모든 레이저 드릴(예컨대 엑시머, Nd:YAG, 및 CO2 타입의 레이저드릴 등)이 사용가능하며 레진이 충진된 비아홀(211)이 생성될 지점의 표면에서부터 회로(202)가 형성된 지점까지의 깊이로 가공한다. Referring to FIG. 2E, after the through-hole 220 process, the resin of the prepreg 210 flows to process the via hole 211 with a laser drill in the via hole point 211 filled with the resin. The laser drill can use all conventional laser drills (e.g., excimer, Nd: YAG, and CO2 type laser drill), and the circuit 202 is formed from the surface of the point where the resin-filled via hole 211 is to be created. Machine to depth to point.

도 2f를 참조하면, 상기 관통홀(220) 및 비아홀(211)이 형성된 회로기판의 전면에 무전해 동도금층(230)을 형성한다. 이때 상기 무전해 동도금층(230)을 형성하기 전에 각종 오염과 이물질을 제거하는 디버링(Deburring) 및 디스미어(Desmear)를 행하는 것이 바람직하다. Referring to FIG. 2F, an electroless copper plating layer 230 is formed on the entire surface of the circuit board on which the through hole 220 and the via hole 211 are formed. At this time, before forming the electroless copper plating layer 230, it is preferable to perform deburring and desmear to remove various contaminants and foreign substances.

또한 상기 무전해 동도금층(230)은 프리프레그(210)의 표면에 도전성을 부여하기 위한 도금방법으로서 석출반응에 의해 이루어지며 석출반응은 촉매에 의해 촉진된다. 상기와 같은 방법으로 생성된 상기 무전해 동도금층(230)은 후술할 제 2 회로기판의 회로층 형성시 시드(seed)의 역할을 수행하게 된다. In addition, the electroless copper plating layer 230 is a plating method for imparting conductivity to the surface of the prepreg 210 and is performed by a precipitation reaction, and the precipitation reaction is promoted by a catalyst. The electroless copper plating layer 230 generated as described above serves as a seed when forming a circuit layer of a second circuit board, which will be described later.

도 2g를 참조하면, 상기 무전해 동도금층(230)이 형성된 면에 화상형성공정을 통하여 회로패턴을 형성한다. 상기 화상형성공정은 감광성 재료를 라미네이션하고 이후에 노광, 현상의 순서로 진행되는데, 상기 감광성 재료는 후술할 전해 동도금으로 회로층 구성시 일정두께의 회로층 높이를 확보하기 위해 얇게 도포되는 액상감광재보다는 드라이 필름(240)을 이용하는 것이 바람직하다.Referring to FIG. 2G, a circuit pattern is formed on an surface of the electroless copper plating layer 230 through an image forming process. The image forming process is performed by laminating a photosensitive material and then exposing and developing the photosensitive material. The photosensitive material is a liquid photosensitive material that is thinly applied to secure a circuit layer height of a predetermined thickness when constructing a circuit layer using electrolytic copper plating, which will be described later. Rather than using a dry film 240 is preferable.

도 2h를 참조하면, 상기 회로패턴이 형성된 전면에 전해 동도금(250)을 한다. 상기 전해 동도금(250)은 전기분해 방법으로 금속을 이온화하여 음극에 놓인 도전성 재료의 표면에 석출시켜 도금하는 방식을 사용하는데, 특히, 기판에는 음극 이 동의 공급원인 에노드볼에는 양극을 각각 인가하여 도금액 내의 황산동과 애노드 볼에서 공급된 동 이온이 산화/환원 반응에 의해 음극이 인가된 기판으로 석출되어 도금막이 형성됨으로써 도금을 행하게 된다. Referring to FIG. 2H, an electrolytic copper plating 250 is applied to the entire surface on which the circuit pattern is formed. The electrolytic copper plating 250 uses a method of ionizing a metal by electrolysis and depositing and plating the surface of a conductive material placed on a cathode. Particularly, a cathode is applied to an anode ball, which is a source of copper, to a substrate. Copper sulfate in the plating solution and copper ions supplied from the anode ball are deposited on the substrate to which the cathode is applied by the oxidation / reduction reaction to form a plating film, thereby performing plating.

이때, 상기 도금액은 무기약품들인 황산동(CuSO4, 5H2O), 황산(H2SO4), 염산(HCl)에 유기성분인 광택제를 첨가한 것을 사용한다. At this time, the plating solution is used to add an organic brightening agent to the inorganic chemicals copper sulfate (CuSO 4 , 5H 2 O), sulfuric acid (H 2 SO 4 ), hydrochloric acid (HCl).

상기 전해동도금(250)은 상기 관통홀(220)을 모두 메우면서 회로패턴이 형성된 전면이 도금되도록 시행하되 공정시간을 고려하여 상기 드라이필름(240)의 높이를 넘지 않을 정도로 도금하는 것이 바람직하다.The electrolytic copper plating 250 is carried out so that the entire surface of the circuit pattern is plated while filling all the through holes 220, but the plating is performed so as not to exceed the height of the dry film 240 in consideration of the process time.

도 2i를 참조하면, 다음으로 상기 전해 동도금층(250)에 남아있는 드라이필름(240)을 박리한다. 상기 드라이필름(240)을 박리함으로써 박리되지 않고 남아있는 전해 동도금층(250)은 후술할 회로층의 모양을 갖추게 된다. Referring to FIG. 2I, the dry film 240 remaining in the electrolytic copper plating layer 250 is then peeled off. The electrolytic copper plating layer 250 which is not peeled off by peeling the dry film 240 has a shape of a circuit layer to be described later.

도 2j를 참조하면, 상기 박리 후 상부에 전해 동도금(250)이 형성되어 있지 않은 무전해 동도금층(230)을 에칭하여 회로층을 형성함으로써 제 2 회로기판(260) 을 형성하게 된다. Referring to FIG. 2J, the second circuit board 260 is formed by etching the electroless copper plating layer 230 in which the electrolytic copper plating 250 is not formed on the upper portion after the peeling to form a circuit layer.

이때, 에칭되지 않은 무전해 동도금층(230)은 전해 동도금(250)의 시드로서의 역할을 하여 전해 동도금(250)과 함께 회로층을 형성하게 된다.In this case, the non-etched electroless copper plating layer 230 serves as a seed of the electrolytic copper plating 250 to form a circuit layer together with the electrolytic copper plating 250.

또한, 도 2j에서 도시한 바는 비록 3개의 회로기판이 적층된 것으로 도시되어 있으나, 본 발명은 이에 한정하지 않고 3층 이상의 회로기판을 적층하여 구성하는 것도 가능하다. In addition, although it is illustrated in FIG. 2J that three circuit boards are stacked, the present invention is not limited thereto, and three or more circuit boards may be stacked.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the technical scope of the present invention.

이상에서 설명한 바와 같이 본 발명은 비아홀이 형성될 지점이 기계적 드릴링에 의해 천공된 복수의 프리프레그를 회로기판의 회로가 형성되어 있는 양면에 적층하며, 이러한 적층 공정 시 프리프레그의 레진이 흘러내림으로써 기계적 드릴링으로 천공된 지점이 레진으로 충진되고, 레진이 충진된 비아홀 지점에 레이저 드릴로 비아홀을 가공함으로써 가공시간을 현저히 단축할 수 있다.As described above, in the present invention, a plurality of prepregs having a point where a via hole is to be formed are punched by mechanical drilling are stacked on both sides of a circuit of a circuit board, and the resin of the prepreg flows during this lamination process. The drilled point is filled with the resin, and the via hole is processed with a laser drill at the resin-filled via hole point, thereby significantly reducing the machining time.

또한, 본 발명은 미리 프리프레그의 유리섬유를 기계적 드릴로 미리 제거하고 이에 메워진 레진에 레이저 드릴로 비아홀 형성하여 홀 형상을 균일화 함으로써 도금불량을 감소시킬 수 있다.In addition, the present invention can reduce the plating defect by uniformly removing the glass fiber of the prepreg by a mechanical drill in advance and forming a via hole with a laser drill in the resin filled therein.

Claims (5)

(a) 절연층의 양면에 회로가 형성되어 있는 제 1 회로기판을 준비하는 단계;(a) preparing a first circuit board having circuits formed on both surfaces of the insulating layer; (b) 비아홀이 형성될 지점이 기계적 드릴링에 의해 천공된 복수의 프리프레그를 준비하는 단계; (b) preparing a plurality of prepregs in which the points where the via holes are to be formed are drilled by mechanical drilling; (c) 상기 제 1 회로기판의 회로가 형성되어 있는 양면에 상기 프리프레그를 적층하는 단계; 및(c) stacking the prepregs on both sides of the circuit of the first circuit board; And (d) 상기 (c) 단계 공정시 프리프레그의 레진이 흘러내림으로써 레진이 충진된 비아홀 지점에 레이저 드릴로 비아홀을 가공하는 단계;(d) processing the via hole with a laser drill at the resin-filled via hole point by flowing down the resin of the prepreg during the step (c); 를 포함하는 것을 특징으로 하는 레이저 드릴을 이용한 비아홀 형성방법.Via hole forming method using a laser drill, characterized in that it comprises a. 제 1 항에 있어서,The method of claim 1, 상기 (c) 단계 이후에,After step (c), (e) 상기 프리프레그가 적층된 회로기판에 기계적 드릴링에 의해 관통홀을 형성하는 단계를 포함하는 것을 특징으로 하는 레이저 드릴을 이용한 비아홀 형성방법. (e) forming a through hole in the circuit board on which the prepreg is stacked by mechanical drilling. 제 1 항에 있어서,The method of claim 1, 상기 (d) 단계 이후에,After step (d), (f) 상기 (d) 단계 공정을 통해 형성된 회로기판의 전면에 무전해 동도금층 을 형성하는 것을 특징으로 하는 레이저 드릴을 이용한 비아홀 형성방법,(f) a via hole forming method using a laser drill, characterized in that an electroless copper plating layer is formed on the entire surface of the circuit board formed through the step (d); 제 3 항에 있어서,The method of claim 3, wherein 상기 (f) 단계 이후에,After step (f), (g) 상기 무전해 동도금층이 형성된 면에 화상형성공정을 통하여 회로패턴을 형성하는 단계;(g) forming a circuit pattern on the surface on which the electroless copper plating layer is formed through an image forming process; (h) 상기 회로패턴이 형성된 전면에 전해 동도금하는 단계;(h) electrolytic copper plating on the entire surface where the circuit pattern is formed; (i) 상기 전해 동도금층에 남아있는 드라이필름을 박리하는 단계; 및(i) peeling off the dry film remaining in the electrolytic copper plating layer; And (j) 상기 박리 후 상부에 전해 동도금이 형성되어 있지 않은 무전해 동도금층을 에칭하여 회로층을 형성하여 제 2 회로기판을 형성하는 단계를 포함하는 것을 특징으로 하는 레이저 드릴을 이용한 비아홀 형성방법.(j) forming a second circuit board by etching the electroless copper plating layer on which the electrolytic copper plating is not formed on the upper part after the peeling, to form a second circuit board. 제 4 항에 있어서,The method of claim 4, wherein 상기 (j) 단계 이후에,After step (j), (k) 상기 (j) 단계에 의해 형성된 제 2 회로기판의 회로가 형성된 면에 기계적 드릴링에 의해 비아홀이 형성된 지점을 천공한 복수의 프리프레그를 순차적으로 적층하면서 적층 공정시 프리프레그의 레진이 흘러내림으로써 레진이 충진된 비아홀 지점에 각각 레이저 드릴에 의한 비아홀 형성하고 이에 도금공정을 하여 다층의 회로층을 형성하는 단계를 포함하는 것을 특징으로 하는 레이저 드릴을 이용한 비아홀 형성방법.(k) Resin of the prepreg flows during the lamination process while sequentially stacking a plurality of prepregs perforated at the point where the via hole is formed by mechanical drilling on the surface of the circuit of the second circuit board formed by step (j). A via hole forming method using a laser drill, comprising the step of forming a via hole by a laser drill in each of the via hole points filled with resin by lowering and plating the same.
KR1020050113415A 2005-11-25 2005-11-25 Method forming via hole that utilizes lazer drill KR100674316B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050113415A KR100674316B1 (en) 2005-11-25 2005-11-25 Method forming via hole that utilizes lazer drill
CNB2006101397076A CN100518444C (en) 2005-11-25 2006-09-18 Method for forming through-hole that utilizes lazer drill

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113415A KR100674316B1 (en) 2005-11-25 2005-11-25 Method forming via hole that utilizes lazer drill

Publications (1)

Publication Number Publication Date
KR100674316B1 true KR100674316B1 (en) 2007-01-24

Family

ID=38014878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113415A KR100674316B1 (en) 2005-11-25 2005-11-25 Method forming via hole that utilizes lazer drill

Country Status (2)

Country Link
KR (1) KR100674316B1 (en)
CN (1) CN100518444C (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121024B1 (en) 2010-02-12 2012-03-20 엘지이노텍 주식회사 Substrate comprising via holl and manufacturing the same
KR20160042605A (en) 2014-10-10 2016-04-20 주식회사 에스에프에이반도체 Method for manufacturing stacked semiconductor package
KR20160144671A (en) 2015-06-09 2016-12-19 주식회사 에스에프에이반도체 Semiconductor package comprising release film and the method of manufactruing thereof
KR20170008958A (en) 2015-07-15 2017-01-25 주식회사 에스에프에이반도체 Stacked semiconductor package and method for manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102380892B (en) * 2010-09-03 2014-04-02 北京航天新风机械设备有限责任公司 Hole machining method of reinforced resin matrix composite prepreg of fiber fabric
CN103730436B (en) * 2012-10-15 2016-11-16 景硕科技股份有限公司 The layer reinforced structure of line carrier plate
CN103522031B (en) * 2013-09-30 2016-06-29 苏州德龙激光股份有限公司 Strengthening glass punching method
TWI678137B (en) * 2018-08-17 2019-11-21 健鼎科技股份有限公司 Circuit board structure and drilling method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203450A (en) 2000-01-21 2001-07-27 Ngk Spark Plug Co Ltd Method of manufacturing wiring board
KR20020060309A (en) * 2001-01-10 2002-07-18 윤종용 Method for forming and encapsulating of via hole
KR20040054903A (en) * 2002-12-18 2004-06-26 삼성전기주식회사 A printed circuit board with opto-via holes, and a process for forming them
KR20050001029A (en) * 2003-06-26 2005-01-06 영풍전자 주식회사 Method for manufacturing double side a flexible printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203450A (en) 2000-01-21 2001-07-27 Ngk Spark Plug Co Ltd Method of manufacturing wiring board
KR20020060309A (en) * 2001-01-10 2002-07-18 윤종용 Method for forming and encapsulating of via hole
KR20040054903A (en) * 2002-12-18 2004-06-26 삼성전기주식회사 A printed circuit board with opto-via holes, and a process for forming them
KR20050001029A (en) * 2003-06-26 2005-01-06 영풍전자 주식회사 Method for manufacturing double side a flexible printed circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121024B1 (en) 2010-02-12 2012-03-20 엘지이노텍 주식회사 Substrate comprising via holl and manufacturing the same
KR20160042605A (en) 2014-10-10 2016-04-20 주식회사 에스에프에이반도체 Method for manufacturing stacked semiconductor package
KR20160144671A (en) 2015-06-09 2016-12-19 주식회사 에스에프에이반도체 Semiconductor package comprising release film and the method of manufactruing thereof
KR20170008958A (en) 2015-07-15 2017-01-25 주식회사 에스에프에이반도체 Stacked semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
CN100518444C (en) 2009-07-22
CN1972564A (en) 2007-05-30

Similar Documents

Publication Publication Date Title
KR100674316B1 (en) Method forming via hole that utilizes lazer drill
KR20030063140A (en) Printed circuit board and manufacturing method therefor
JP4323474B2 (en) Method for manufacturing printed wiring board
KR100222752B1 (en) Fabrication method of laminate pcb using laser
JP2013168691A (en) Printed circuit board and method for filling via hole thereof
CN108353510B (en) Multilayer printed wiring board and method for manufacturing same
KR20040085374A (en) Method for making through-hole of multi-layer flexible printed circuit board
KR20030016515A (en) method for producing build-up multi-layer printed circuit board using a via filling
US8197702B2 (en) Manufacturing method of printed circuit board
KR101008929B1 (en) manufacturing method of printed circuit board
KR101023372B1 (en) Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby
KR101070798B1 (en) PCB and manufacturing method thereof
KR20100109698A (en) Method of manufacturing a printed circuit board
KR20090085406A (en) Multi-layer board and manufacturing method thereof
JP2007095910A (en) Manufacturing method of wiring board
JP2002134918A (en) Method for manufacturing multilayer printed wiring board
KR100632579B1 (en) How to Form Via Holes in Printed Circuit Boards
JP2005236194A (en) Manufacturing method for printed-wiring board
KR100945080B1 (en) Method For Manufacturing Printed Circuit Board
KR20030037738A (en) Method for creating blind via holes in printed circuit board
JP2004259795A (en) Method of manufacturing multilayer printed wiring board
JP2015222805A (en) Printed-circuit board and manufacturing method thereof
JP2005333050A (en) Printed wiring board and method for forming via hole using via-fill plating
KR101128559B1 (en) Method for forming via hole in printed circuit board
KR20030042339A (en) Method for creating through holes in printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee