KR20160144671A - Semiconductor package comprising release film and the method of manufactruing thereof - Google Patents
Semiconductor package comprising release film and the method of manufactruing thereof Download PDFInfo
- Publication number
- KR20160144671A KR20160144671A KR1020150081100A KR20150081100A KR20160144671A KR 20160144671 A KR20160144671 A KR 20160144671A KR 1020150081100 A KR1020150081100 A KR 1020150081100A KR 20150081100 A KR20150081100 A KR 20150081100A KR 20160144671 A KR20160144671 A KR 20160144671A
- Authority
- KR
- South Korea
- Prior art keywords
- film layer
- film
- substrate
- release film
- chip
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
Abstract
Description
본 발명은 이형필름을 포함하는 반도체 패키지 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 기판 상에 이형핌름을 형성하여 봉지재를 이용한 몰딩 공정이 완료된 이후, 기판과 반도체 칩이 봉지재에 의해 몰딩된 칩 패키지가 분리 가능한 반도체 패키지 및 이의 제조방법에 관한 것이다.The present invention relates to a semiconductor package including a release film and a method of manufacturing the same. More particularly, the present invention relates to a semiconductor package including a mold release film, And a method of manufacturing the same.
통상, 반도체 산업은 저렴한 가격에 더욱 경량화, 소형화, 다기능화 및 고성능화 추세에 있다. 이러한 추세에 부응하기 위하여 요구되는 중요한 기술 중의 하나가 바로 집적회로 패키징 기술이다.In general, the semiconductor industry is becoming more lightweight, compact, versatile, and high performance at a low price. One of the important technologies required to meet this trend is integrated circuit packaging technology.
집적회로 패키징은 각종 전자 회로 및 배선이 적층되어 형성된 단일 소자 및 집적회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 반도체 칩의 전기적 성능을 최적화, 극대화하기 위해 리드 프레임이나 인쇄회로기판(Printed Circuit Board) 등을 이용해 메인보드로의 신호 입/출력 단자를 형성하고 봉지재를 이용하여 몰딩한 것을 일컫는다. Integrated circuit packaging protects semiconductor chips such as single elements and integrated circuits formed by stacking various electronic circuits and wiring lines from various external environments such as dust, moisture, electrical and mechanical loads and optimizes and maximizes the electrical performance of semiconductor chips Output terminal to the main board by using a lead frame, a printed circuit board (Printed Circuit Board), or the like, and molded by using an encapsulating material.
최근, 전자기기의 소형화 추세에 따라 전자기기 내 반도체가 실장될 공간은 계속 줄어들고 있는 반면, 전자기기의 다기능화, 고성능화 추세에 따라 전자기기는 더욱 많은 수의 반도체를 필요로 하고 있는 실정이다.In recent years, with the miniaturization trend of electronic devices, space for mounting semiconductor devices in electronic devices is continuously decreasing, but electronic devices require a larger number of semiconductors in accordance with the trend of multi-function and high performance of electronic devices.
따라서 단위체적당 반도체의 실장 효율을 높일 수 있는 전자 부품의 패키징 기술이 더욱 요구되고 있다.Accordingly, there is a demand for a packaging technique for electronic parts capable of increasing the packaging efficiency of semiconductors per unit volume.
이러한 요구에 부응하여 개발된 패키징 기술이 CSP(Chip Scale Package)이다. CSP는 칩 크기와 거의 같은 크기의 패키지를 의미하며 다이 인터페이스에 따라 와이어 본드(Wire bond), 탭 본드(Tab Bond), 플립칩(Flip-Chip) 등으로 분류된다.The packaging technology developed in response to this demand is CSP (Chip Scale Package). CSP is a package with almost the same size as a chip size. It is classified into a wire bond, a tab bond, and a flip-chip according to a die interface.
한편, 전술한 바와 같은 패키징 기술의 경우, 봉지재를 이용한 몰딩 공정이 완료된 이후 품질 검사를 통해 인쇄회로기판 또는 반도체 칩 중 어느 하나에 이상이 있는 것으로 판단되면, 반도체 칩이 봉지재에 의해 몰딩된 칩 패키지와 인쇄회로기판을 분리할 수 없어 반도체 칩과 인쇄회로기판을 전부 버려야 하는 문제가 있었다.Meanwhile, in the case of the above-described packaging technique, if it is judged that any one of the printed circuit board or the semiconductor chip is abnormal through quality inspection after the molding process using the sealing material is completed, the semiconductor chip is molded by the sealing material The chip package and the printed circuit board can not be separated from each other, so that the semiconductor chip and the printed circuit board have to be completely disposed.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여, 기판 상에 이형핌름을 형성하여 봉지재를 이용한 몰딩 공정이 완료된 이후, 기판과 반도체 칩이 봉지재에 의해 몰딩된 칩 패키지가 분리 가능한 반도체 패키지 및 이의 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art described above, and it is an object of the present invention to provide a semiconductor package in which a chip package, which is molded by an encapsulating material, And a method for producing the same.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 일 면에 따른 반도체 패키지는, 미리 설정된 패턴의 배선 회로를 구비하는 기판; 상기 기판의 외면 중 적어도 일부에 형성되는 이형필름; 및 상기 이형필름 상에 실장되는 반도체 칩과 상기 반도체 칩을 몰딩한 봉지재로 이루어지는 칩 패키지를 포함한다. According to an aspect of the present invention, there is provided a semiconductor package including: a substrate having a predetermined wiring pattern; A release film formed on at least a part of an outer surface of the substrate; And a chip package comprising a semiconductor chip mounted on the release film and an encapsulation material molded with the semiconductor chip.
상기 이형필름은, 폴리에스테르필름의 단면 또는 양면에 실리콘 조성물과 대전방지효과를 나타내는 무기입자를 첨가하여 도포한 것이되, 일정 수준 이상의 열이 가해지면 상기 기판 또는 상기 칩 패키지로부터 박리된다.The releasing film is formed by applying a silicone composition and an inorganic particle exhibiting antistatic effect on one or both sides of the polyester film. When a certain level of heat is applied, the releasing film is peeled from the substrate or the chip package.
상기 이형핌름은, 제1 이형성을 갖는 제1 필름층; 제2 이형성을 갖는 제2 필름층; 및 상기 제1 필름층과 상기 제2 필름층 사이에 삽입되어 상기 제1 필름층에서 상기 제2 필름층으로, 혹은 상기 제2 필름층에서 상기 제1 필름층으로의 열 전도를 방해하는 단열층을 포함한다.The mold release film comprises a first film layer having a first releasability; A second film layer having a second releasability; And a heat insulating layer interposed between the first film layer and the second film layer to prevent heat conduction from the first film layer to the second film layer or from the second film layer to the first film layer .
이때, 상기 제1 이형성과 상기 제2 이형성은 서로 다른 것을 특징으로 한다.At this time, the first release form and the second release form are different from each other.
한편, 본 발명의 다른 면에 따른 반도체 패키지의 제조방법은 기판의 외면 중 적어도 일부에 이형필름을 형성하는 단계; 상기 이형핌름 상에 반도체 칩을 실장하는 단계; 및 상기 반도체 칩을 봉지재로 몰딩하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, including: forming a release film on at least a part of an outer surface of a substrate; Mounting a semiconductor chip on the dentifrice; And molding the semiconductor chip into an encapsulant.
이상 상술한 바와 같은 본 발명에 따르면, 기판 상에 이형핌름을 형성하여 봉지재를 이용한 몰딩 공정이 완료된 이후, 기판과 반도체 칩이 봉지재에 의해 몰딩된 칩 패키지가 분리 가능하다. As described above, according to the present invention, the chip package in which the substrate and the semiconductor chip are molded by the sealing material is detachable after the molding process using the sealing material is completed after the mold-forming process is formed on the substrate.
따라서, 품질 검사를 통해 기판 또는 반도체 칩 중 어느 하나에 이상이 있는 것으로 판단되면, 이상이 있는 소자만을 분리하고 새로운 소자를 접합함으로써, 이상이 없는 소자의 재활용이 가능한 이점이 있다.Therefore, if it is judged that there is an abnormality in either the substrate or the semiconductor chip through the quality inspection, there is an advantage that the abnormality-free device can be recycled by separating only the defective device and bonding the new device.
도 1은 본 발명의 실시예에 따른 이형필름을 포함하는 반도체 패키지의 구성을 도시한 단면도.
도 2는 본 발명의 실시예에 따른 이형필름의 구성을 세부적으로 도시한 단면도.
도 3은 본 발명의 실시예에 따른 이형필름을 포함하는 반도체 패키지의 제조방법을 도시한 흐름도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view showing a configuration of a semiconductor package including a release film according to an embodiment of the present invention; FIG.
2 is a cross-sectional view showing in detail the structure of a release film according to an embodiment of the present invention.
3 is a flow chart illustrating a method of manufacturing a semiconductor package including a release film according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 기재에 의해 정의된다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자 이외의 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. And is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined by the claims. It is to be understood that the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that " comprises, " or "comprising," as used herein, means the presence or absence of one or more other components, steps, operations, and / Do not exclude the addition.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가급적 동일한 부호를 부여하고 또한 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있는 경우에는 그 상세한 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, like reference numerals refer to like elements throughout. In the drawings, like reference numerals are used to denote like elements, and in the description of the present invention, In the following description, a detailed description of the present invention will be omitted.
도 1은 본 발명의 실시예에 따른 이형필름을 포함하는 반도체 패키지의 구성을 도시한 단면도이다.1 is a cross-sectional view showing a configuration of a semiconductor package including a release film according to an embodiment of the present invention.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지는 기판(1)과, 상기 기판(1)의 일면에 형성되는 이형필름(3)과, 상기 이형필름(3) 상에 실장되는 반도체 칩(4)과, 상기 반도체 칩(4)을 봉지재로 몰딩한 몰딩층(5)을 포함하여 이루어진다. 1, a semiconductor package according to an embodiment of the present invention includes a
상기 기판(1)에는 도시되어 있지는 않지만 미리 설정된 패턴의 배선 회로가 형성되어 있으며, 반도체 칩(4)은 상기 이형필름(3) 상에 실장되어 배선 회로와 전기적으로 연결된다. 이러한 반도체 칩(4)은 플립칩(Flipchip Attach) 구조로 기판(1)과 전기접속될 수 있으며, 혹은 와이어 본딩에 의해 접속될 수 있음은 물론이다. The
한편, 이형필름(3)은 상기 기판(1)과, 반도체 칩(4)과 상기 반도체 칩(4)을 몰딩한 몰딩층(5)로 이루어지는 칩 패키지 사이에 형성되며, 상기 이형필름(3)의 일면은 상기 기판(1)에 접촉형성되고, 타면은 상기 칩 패키지에 접촉형성된다. The
상기 이형필름(3)은 폴리에스테르필름의 단면 또는 양면에 실리콘 조성물과 대전방지효과를 나타내는 무기입자를 첨가하여 도포한 것이되, 일정 수준 이상의 열이 가해지면 상기 기판(1) 또는 상기 칩 패키지로부터 박리된다. 이러한 이형필름(3)의 이형성을 이용하여 기판(1) 또는 칩 패키지를 선택적으로 분리할 수 있게 된다. The releasing
도 2는 본 발명의 실시예에 따른 이형필름의 구성을 세부적으로 도시한 단면도이다.2 is a cross-sectional view illustrating the structure of a release film according to an embodiment of the present invention in detail.
도 2를 참조하면, 본 발명의 실시예에 따른 이형필름(3)은 아래에서부터 제1 이형성을 갖는 제1 필름층(3a), 단열층(3b), 제2 이형성을 갖는 제2 필름층(3c)을 갖는 층상구조로 형성된다. 2, the
상기 제1 필름층(3a)과 상기 제2 필름층(3c)은 열에 대해 서로 다른 이형 특징을 가질 수 있으며, 이로 인해 기판(1) 또는 칩 패키지를 선택적으로 분리하는 것이 용이하게 된다. The first film layer 3a and the second film layer 3c may have different emissive characteristics with respect to heat, thereby facilitating the selective separation of the
예컨대, 상기 제1 필름층(3a)은 제1 온도 범위(60℃ ~ 80℃)에서 이형 특징을 가지고, 상기 제2 필름층(3c)는 제2 온도 범위(100℃ ~ 120℃)에서 이형 특징을 가진다고 가정하자. For example, the first film layer 3a has a deforming characteristic in a first temperature range (60 DEG C to 80 DEG C) and the second film layer 3c has a deforming characteristic in a second temperature range (100 DEG C to 120 DEG C) .
만약, 상기 이형필름(3)을 60℃ ~ 80℃의 온도 범위로 가열한다면, 상기 제1 필름층(3a)은 이형 특징을 발현하지만, 상기 제2 필름층(3c)는 그렇지 않을 것이다. 이 경우, 상기 제1 필름층(3a)에 접착되어 있는 기판(1)은 분리될 것이지만, 상기 제2 필름층(3c)에 접합되어 있는 칩 패키지는 분리되지 않을 것이다. If the
이와 같이, 이형필름(3)을 서로 다른 이형성을 갖는 복수의 필름층을 포함하는 층상 구조로 형성함으로써, 기판(1) 또는 칩 패키지를 선택적으로 분리하는 것이 용이하게 된다. As described above, by forming the
또한, 상기 이형필름(3)은 상기 제1 필름층(3a)과 상기 제2 필름층(3c) 사이에 단열층(3b)이 삽입형성되어 있기 때문에 상기 제1 필름층(3a)에 인가된 열이 상기 제2 필름층(3c)으로 전도되는 것을, 혹은 상기 제2 필름층(3c)에 인가된 열이 상기 제1 필름층(3a)으로 전도되는 것을 차단할 수 있다. Since the
따라서, 상기 이형필름(3)에서 열이 상기 제1 필름층(3a) 측으로 인가되거나, 혹은 상기 제2 필름층(3c) 측으로 인가되는 방식에 구애 받지 않고, 기판(1) 또는 칩 패키지의 선택적인 분리를 용이하게 할 수 있다. Therefore, regardless of the manner in which the heat is applied to the first film layer 3a side or the second film layer 3c side in the
한편, 도 1에는 상기 이형필름(3)이 상기 기판(1) 상면의 전 영역에 형성되는 것으로 도시되어 있지만, 본 발명의 실시예는 이에 한정되지 않는다. 예컨대 상기 이형필름(3)은 기판의 외면 중 적어도 일부에만 형성될 수 있으며, 이형필름(3)의 형성 영역은 반도체 칩(4)과 상기 반도체 칩(4)을 몰딩한 몰딩층(5)이 형성된 영역에 따라 달라질 수 있다. 1, the
도 3은 본 발명의 실시예에 따른 이형필름을 포함하는 반도체 패키지의 제조방법을 도시한 흐름도이다. 3 is a flowchart illustrating a method of manufacturing a semiconductor package including a release film according to an embodiment of the present invention.
도 1 내지 도 3을 참조하면, 먼저 기판(1)의 외면 중 적어도 일부에 이형필름(3)을 형성한다(S100). 1 to 3, a
이형필름(3)은 기판(1) 상면의 전 영역에 형성될 수 있으며, 혹은 기판(1)의 외면 중 적어도 일부에만 형성될 수 있다. 이 경우, 이형필름(3)의 형성 영역은 반도체 칩(4)과 상기 반도체 칩(4)을 몰딩한 몰딩층(5)이 형성된 영역에 따라 달라질 수 있다. The
상기 이형필름(3)은 폴리에스테르필름의 단면 또는 양면에 실리콘 조성물과 대전방지효과를 나타내는 무기입자를 첨가하여 도포한 것이되, 일정 수준 이상의 열이 가해지면 접착된 기재로부터 박리되는 성질을 가진다.The release film (3) is formed by applying a silicone composition and an inorganic particle exhibiting antistatic effect on one or both sides of a polyester film, and has a property of being peeled from a bonded substrate when a certain level of heat is applied.
또한, 상기 이형필름(3)은 아래에서부터 제1 이형성을 갖는 제1 필름층(3a), 단열층(3b), 제2 이형성을 갖는 제2 필름층(3c)을 갖는 층상구조로 형성될 수 있다. The
상기 제1 필름층(3a)과 상기 제2 필름층(3c)은 열에 대해 서로 다른 이형 특징을 가질 수 있으며, 이로 인해 기판(1) 또는 칩 패키지를 선택적으로 분리하는 것이 용이하게 된다. The first film layer 3a and the second film layer 3c may have different emissive characteristics with respect to heat, thereby facilitating the selective separation of the
다음으로, 상기 반도체 칩(4)은 상기 이형필름(3) 상의 일정 영역에 실장되고, 소정의 온도의 열과 압력에 의하여 본딩된다(S200). 이때, 상기 반도체 칩(4)은 플립칩(Flipchip Attach) 구조로 기판(1)과 전기접속될 수 있으며, 혹은 와이어 본딩에 의해 접속될 수 있음은 물론이다.Next, the
와이어 본딩을 예를 들어 설명하면, 본딩 와이어는 반도체 칩(4)과 기판(1)의 이너리드를 연결하는 전도성 연결부재로서, 이에 따라 반도체 칩(4)과 기판(1)의 이너리드는 전기적으로 접속된다. For example, the bonding wire is a conductive connecting member connecting the
본딩 와이어는 Au, Al, Cu중 적어도 하나의 재료를 가공하여 만들어진 가느다란 도선이다. 이와 같은 와이어 본딩은 전기 방전으로 와이어를 용융하여 연결시키기 위하여 볼을 형성하는 열압착법, 또는 초음파 용착기의 초음파 진동을 통하여 와이어를 연결하는 초음파용착법과 같은 용착법에 의하여 수행된다.The bonding wire is a thin conductor made by processing at least one of Au, Al, and Cu. Such wire bonding is performed by a welding method such as a thermal compression bonding method in which a ball is formed to melt and connect wires by electric discharge, or an ultrasonic welding method in which wires are connected through ultrasonic vibration of an ultrasonic welding machine.
와이어 본딩 후, 반도체 칩(4)을 에폭시 몰드 컴파운드(EMC)와 같은 봉지재로 몰딩한다(S300).After wire bonding, the
상기와 같은 단계 S100 내지 단계 S300을 거쳐 본 발명의 실시예에 따른 반도체 패키지는 완성된다. 본 발명의 실시예에 따른 반도체 패키지는 기판과 반도체 칩이 봉지재에 의해 몰딩된 칩 패키지 사이에 이형필름을 포함하고 있으므로, 품질 검사를 통해 기판 또는 반도체 칩 중 어느 하나에 이상이 있는 것으로 판단되면, 이상이 있는 소자만을 분리하고 새로운 소자를 접합함으로써, 이상이 없는 소자의 재활용이 가능한 이점이 있다.The semiconductor package according to the embodiment of the present invention is completed through the steps S100 to S300. Since the semiconductor package according to the embodiment of the present invention includes the release film between the substrate and the chip package molded by the sealing material, if it is determined that any one of the substrate or the semiconductor chip is abnormal , There is an advantage that it is possible to recycle an element having no abnormality by separating only the element having an abnormality and bonding a new element.
특히, 본 발명의 실시예에 따른 이형필름은 서로 다른 이형 특성을 갖는 복수의 필름층이 층상구조로 형성되어 있기 때문에 기판 또는 칩 패키지를 선택적으로 분리하는 것이 가능하게 된다. Particularly, in the release film according to the embodiment of the present invention, since the plurality of film layers having different mold releasing characteristics are formed in a layered structure, it is possible to selectively separate the substrate or the chip package.
예컨대, 반도체 패키지에서 기판만 분리시키고자 하는 경우에는 기판과 접합되어 있는 제1 필름층에만 열을 가하되, 제1 필름층에 인가된 열은 단열층에 의해 제2 필름층으로 전도되지 않게 하여 칩 패키지는 제2 필름층에 접합된 상태를 그대로 유지할 수 있다. For example, in the case of separating only the substrate from the semiconductor package, heat is applied only to the first film layer bonded to the substrate, and heat applied to the first film layer is not conducted to the second film layer by the heat insulating layer, The package can maintain the state of being bonded to the second film layer.
다른 예로, 칩 패키지만 분리시키고자 하는 경우에는 제2 필름층에만 열을 가하되, 제2 필름층에 인가된 열은 단열층에 의해 제1 필름층으로 전도되지 않게 하여 기판은 제1 필름층에 접합된 상태를 그대로 유지할 수 있다.As another example, when only the chip package is to be separated, heat is applied only to the second film layer, heat applied to the second film layer is not conducted to the first film layer by the heat insulating layer, The bonded state can be maintained as it is.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구의 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the scope of the claims and their equivalents should be construed as being included within the scope of the present invention.
Claims (7)
상기 기판의 외면 중 적어도 일부에 형성되는 이형필름; 및
상기 이형필름 상에 실장되는 반도체 칩과 상기 반도체 칩을 몰딩한 봉지재로 이루어지는 칩 패키지
를 포함하는 이형필름을 포함하는 반도체 패키지.
A substrate provided with a wiring circuit of a predetermined pattern;
A release film formed on at least a part of an outer surface of the substrate; And
A chip package comprising a semiconductor chip mounted on the release film and an encapsulation material molded with the semiconductor chip
And a release film comprising the release film.
폴리에스테르필름의 단면 또는 양면에 실리콘 조성물과 대전방지효과를 나타내는 무기입자를 첨가하여 도포한 것이되, 일정 수준 이상의 열이 가해지면 상기 기판 또는 상기 칩 패키지로부터 박리되는 것
인 이형필름을 포함하는 반도체 패키지.
The method according to claim 1,
A silicone composition and an inorganic particle exhibiting an antistatic effect are added to a cross section or both sides of the polyester film to be peeled off from the substrate or the chip package when a certain level of heat is applied
A semiconductor package comprising a release film.
제1 이형성을 갖는 제1 필름층;
제2 이형성을 갖는 제2 필름층; 및
상기 제1 필름층과 상기 제2 필름층 사이에 삽입되어 상기 제1 필름층에서 상기 제2 필름층으로, 혹은 상기 제2 필름층에서 상기 제1 필름층으로의 열 전도를 방해하는 단열층을 포함하는 것
인 이형필름을 포함하는 반도체 패키지.
The method according to claim 1,
A first film layer having a first releasability;
A second film layer having a second releasability; And
A heat insulating layer interposed between the first film layer and the second film layer to prevent heat conduction from the first film layer to the second film layer or from the second film layer to the first film layer To do
A semiconductor package comprising a release film.
상기 제1 이형성과 상기 제2 이형성은 서로 다른 것을 특징으로 하는 이형필름을 포함하는 반도체 패키지.
The method of claim 3,
Wherein the first release form and the second release form are different from each other.
상기 이형핌름 상에 반도체 칩을 실장하는 단계; 및
상기 반도체 칩을 봉지재로 몰딩하는 단계
를 포함하는 반도체 패키지의 제조방법.
Forming a release film on at least a part of the outer surface of the substrate;
Mounting a semiconductor chip on the dentifrice; And
Molding the semiconductor chip into an encapsulant
Wherein the semiconductor package is a semiconductor package.
폴리에스테르필름의 단면 또는 양면에 실리콘 조성물과 대전방지효과를 나타내는 무기입자를 첨가하여 도포한 것이되, 일정 수준 이상의 열이 가해지면 상기 기판 또는 상기 칩 패키지로부터 박리되는 것
인 반도체 패키지의 제조방법.
The method according to claim 5,
A silicone composition and an inorganic particle exhibiting an antistatic effect are added to a cross section or both sides of the polyester film to be peeled off from the substrate or the chip package when a certain level of heat is applied
/ RTI >
제1 이형성을 갖는 제1 필름층;
제2 이형성을 갖는 제2 필름층; 및
상기 제1 필름층과 상기 제2 필름층 사이에 삽입되어 상기 제1 필름층에서 상기 제2 필름층으로, 혹은 상기 제2 필름층에서 상기 제1 필름층으로의 열 전도를 방해하는 단열층을 포함하는 것
인 반도체 패키지의 제조방법.6. The method according to claim 5,
A first film layer having a first releasability;
A second film layer having a second releasability; And
A heat insulating layer interposed between the first film layer and the second film layer to prevent heat conduction from the first film layer to the second film layer or from the second film layer to the first film layer To do
/ RTI >
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150081100A KR101697643B1 (en) | 2015-06-09 | 2015-06-09 | Semiconductor package comprising release film and the method of manufactruing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150081100A KR101697643B1 (en) | 2015-06-09 | 2015-06-09 | Semiconductor package comprising release film and the method of manufactruing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160144671A true KR20160144671A (en) | 2016-12-19 |
| KR101697643B1 KR101697643B1 (en) | 2017-01-18 |
Family
ID=57735552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150081100A KR101697643B1 (en) | 2015-06-09 | 2015-06-09 | Semiconductor package comprising release film and the method of manufactruing thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101697643B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10742A (en) * | 1996-06-17 | 1998-01-06 | Toyo Metallizing Co Ltd | Release film |
| KR100674316B1 (en) | 2005-11-25 | 2007-01-24 | 삼성전기주식회사 | Method forming via hole that utilizes lazer drill |
| KR20090049683A (en) * | 2007-11-14 | 2009-05-19 | 한국생산기술연구원 | Package apparatus including embedded chip and method of fabricating the same |
| KR20120022588A (en) * | 2010-07-29 | 2012-03-12 | 닛토덴코 가부시키가이샤 | Thermally releasable sheet-integrated film for semiconductor back surface, method of collecting semiconductor element, and method of producing semiconductor device |
| US20130062760A1 (en) * | 2010-10-14 | 2013-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Methods and Structures Using a Die Attach Film |
-
2015
- 2015-06-09 KR KR1020150081100A patent/KR101697643B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10742A (en) * | 1996-06-17 | 1998-01-06 | Toyo Metallizing Co Ltd | Release film |
| KR100674316B1 (en) | 2005-11-25 | 2007-01-24 | 삼성전기주식회사 | Method forming via hole that utilizes lazer drill |
| KR20090049683A (en) * | 2007-11-14 | 2009-05-19 | 한국생산기술연구원 | Package apparatus including embedded chip and method of fabricating the same |
| KR20120022588A (en) * | 2010-07-29 | 2012-03-12 | 닛토덴코 가부시키가이샤 | Thermally releasable sheet-integrated film for semiconductor back surface, method of collecting semiconductor element, and method of producing semiconductor device |
| US20130062760A1 (en) * | 2010-10-14 | 2013-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Methods and Structures Using a Die Attach Film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101697643B1 (en) | 2017-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276553B2 (en) | Chip package structure and manufacturing method thereof | |
| US7205651B2 (en) | Thermally enhanced stacked die package and fabrication method | |
| KR101550496B1 (en) | Integrated circuit package and method for manufacturing the same | |
| US11854947B2 (en) | Integrated circuit chip with a vertical connector | |
| KR20130117931A (en) | Seminconductor package and method for manufacturing the same | |
| US6825064B2 (en) | Multi-chip semiconductor package and fabrication method thereof | |
| US20100295160A1 (en) | Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof | |
| KR101474189B1 (en) | Integrated circuit package | |
| US20200243428A1 (en) | Packaged multichip module with conductive connectors | |
| US20090321920A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR101685068B1 (en) | System in package and method for manufacturing the same | |
| TW202141718A (en) | Semiconductor module and manufacturing method of the same | |
| TWI651827B (en) | Substrate-free package structure | |
| KR101697643B1 (en) | Semiconductor package comprising release film and the method of manufactruing thereof | |
| TW202203386A (en) | Quad flat no-lead package structure | |
| US11417581B2 (en) | Package structure | |
| CN100463132C (en) | Chip packaging structure and manufacturing method therefor | |
| US20200203259A1 (en) | Integrated circuit package | |
| KR101432486B1 (en) | Method for manufacturing of integrated circuit package | |
| KR101708870B1 (en) | Stacked semiconductor package and method for manufacturing the same | |
| US11710686B2 (en) | Semiconductor package structures and methods of manufacture | |
| US20060091567A1 (en) | Cavity-down Package and Method for Fabricating the same | |
| US8691630B2 (en) | Semiconductor package structure and manufacturing method thereof | |
| KR101628274B1 (en) | Semiconductor package and manufacturing method thereof | |
| KR100668817B1 (en) | Method for manufacturing pakage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 4 |