KR102413831B1 - 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송 - Google Patents

오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송 Download PDF

Info

Publication number
KR102413831B1
KR102413831B1 KR1020220015849A KR20220015849A KR102413831B1 KR 102413831 B1 KR102413831 B1 KR 102413831B1 KR 1020220015849 A KR1020220015849 A KR 1020220015849A KR 20220015849 A KR20220015849 A KR 20220015849A KR 102413831 B1 KR102413831 B1 KR 102413831B1
Authority
KR
South Korea
Prior art keywords
signal
clock
input clock
clock signal
audio
Prior art date
Application number
KR1020220015849A
Other languages
English (en)
Inventor
김진욱
신재범
이우근
Original Assignee
주식회사 인터엠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 인터엠 filed Critical 주식회사 인터엠
Priority to KR1020220015849A priority Critical patent/KR102413831B1/ko
Priority to KR1020220076486A priority patent/KR102572664B1/ko
Application granted granted Critical
Publication of KR102413831B1 publication Critical patent/KR102413831B1/ko
Priority to PCT/KR2022/021672 priority patent/WO2023149665A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/53—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers
    • H04H20/61—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers for local area broadcast, e.g. instore broadcast
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/86—Arrangements characterised by the broadcast information itself
    • H04H20/88—Stereophonic broadcast systems

Abstract

선택된 오디오 클록 신호를 출력하는 클록 스위칭부와, 패턴 신호를 제1 입력 클록 신호로써, 이어서 제2 입력 클록 신호로써 처리하고(제1 및 제2 입력 클록 신호는 각자의 상이한 클록 레이트를 갖고, 제1 및 제2 입력 클록 신호 중 하나는 선택된 오디오 클록 신호로서 현재 전달되고 있음), 처리된 패턴 신호를 사용하여, 제2 입력 클록 신호의 특정한 트리거링 엣지의 검출에 기반하여, 제2 입력 클록 신호가 제1 입력 클록 신호와의 정렬에 이르렀음을 판정하고, 판정에 응답하여 클록 스위칭부로 하여금 선택된 오디오 클록 신호를 제1 및 제2 입력 클록 신호 중 나머지 하나로 스위칭하게 하는 스위칭 제어부를 포함하는 오디오 클록 조정 디바이스가 개시된다.

Description

오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송{AUDIO CLOCK ADJUSTMENT AND NETWORK BASED PUBLIC ADDRESS USING THE SAME}
본 개시는 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송(Public Address: PA)에 관련된다.
전관 방송(Public Address: PA) 시스템은 건물 또는 복합단지, 예컨대, 아파트 단지, 학교, 관공서, 대형빌딩, 공항, 쇼핑몰 등등과 같은 환경에 설치되어서, 넓은 구역에 걸쳐 사람들이 들을 수 있는 음량 내지 볼륨의 소리(예컨대, 안내 음성, 배경 음악 등등)를 송출하도록 구성된다. 때때로, 이 시스템은 그것이 설치된 환경 내에 또는 그 주변에 발생한 비상 상황(예컨대, 화재, 폭발, 침수, 정전 지진 등등)을 알리는 비상 방송을 수행하는 기능을 갖추기도 한다. 이러한 전관 방송을 위해 원하는 지역(가령, 회사의 지점) 별로 각종 디바이스가 설치된다.
PA 시스템에서 오디오 데이터를 처리하는 데에 가변적인 클록 레이트(clock rate)의 클록 신호를 사용할 수 있다. 예를 들어, 미국특허공보 제8,026,744호(2011. 9. 27)에 개시된 바와 같이, 그러한 오디오 클록 조정을 위해, 여러 개의 입력 클록 신호 중 하나를 출력하는 멀티플렉서(multiplexer)가 사용될 수 있다. 그런데, 도 14에서 볼 수 있듯이, 출력 신호 CLKs를 클록 신호 CLKa로부터 클록 신호 CLKb로 스위칭하기 위해 선택 신호 SELECT를 멀티플렉서에 인가하는 타이밍(timing)에 따라서, 출력 신호 CLKs는 글리치(glitch)(1400)를 표출할(exhibit) 수도 있다.
오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송이 본 문서에 개시된다.
예에서, 오디오 클록 조정 디바이스는: 선택된 오디오 클록 신호(audio clock signal)를 출력하는 클록 스위칭부(clock switching unit); 및 스위칭 제어부(switching control unit)를 포함하되, 스위칭 제어부는: 패턴 신호를 제1 입력 클록 신호로써, 이어서 제2 입력 클록 신호로써 처리하고(제1 및 제2 입력 클록 신호는 각자의 상이한 클록 레이트(clock rate)를 갖고, 제1 및 제2 입력 클록 신호 중 하나는 선택된 오디오 클록 신호로서 현재 전달되고(forwarded) 있음); 처리된 패턴 신호를 사용하여, 제2 입력 클록 신호가 제1 입력 클록 신호와의 정렬(alignment)에 이르렀음을 제2 입력 클록 신호의 특정한 트리거링 엣지(triggering edge)에 기반하여 판정하고; 판정에 응답하여, 클록 스위칭부로 하여금 선택된 오디오 클록 신호를 제1 및 제2 입력 클록 신호 중 나머지 하나로 스위칭하게 한다.
전술된 개요는 상세한 설명에서 추가로 후술되는 몇몇 양상을 단순화된 형태로 소개하기 위해 제공된다. 이 개요는 청구된 주제(subject matter)의 중요 특징 또는 필수적 특징을 식별하도록 의도되지 않고, 청구된 주제의 범위를 정하는 데 사용되도록 의도되지도 않는다. 나아가, 청구된 주제는 본 명세서에서 논의되는 임의의 또는 모든 이점을 제공하는 구현에 한정되지 않는다.
본 개시에 따르면, PA를 위한 오디오 데이터를 처리하는 데에서 사용되는 클록 신호의 클록 레이트를 글리치와 같은 끊어짐 없이 변경할 수 있다.
본 개시에 따른 오디오 클록 조정은 덜 복잡한 하드웨어 설계로써 효율적이고 신속하게 수행될 수 있다.
도 1은 네트워킹된 환경(networked environment)에서의 전관 방송(Public Address: PA)을 위한 오디오 통신의 예를 보여준다.
도 2는 도 1의 네트워크 기반 PA 수신기가 구현되는 네트워크 기반 PA 시스템의 예를 보여주는 블록도이다.
도 3은 도 2의 로컬 PA 서브시스템의 예를 보여주는 블록도이다.
도 4는 도 1의 네트워크 기반 PA 수신기의 예를 보여주는 블록도이다.
도 5는 도 4의 오디오 클록 조정부의 예를 보여주는 블록도이다.
도 6은 도 5의 스위칭 제어부의 예를 보여주는 블록도이다.
도 7은 도 6의 엣지 검출기의 예를 보여주는 블록도이다.
도 8은 도 7의 패턴 샘플러의 예를 보여주는 블록도이다.
도 9는 도 7의 패턴 거동 분석기의 예를 보여주는 블록도이다.
도 10은 네트워크 기반 PA에서의 오디오 클록 조정을 위한 프로세스의 예를 보여주는 흐름도이다.
도 11은 도 8 및 도 9에 표기된 다양한 신호의 타이밍도를 보여주는 도해이다.
도 12a 및 도 12b는 도 8 및 도 9에 표기된 몇몇 신호를 묘사한다.
도 13은 도 11의 신호 타이밍도의 세트를 전후로 확대된 시간 축을 따라 묘사한다.
도 14는 멀티플렉서에 입력되는 두 클록 신호, 이들 클록 신호 간의 스위칭을 위한 선택 신호 및 멀티플렉서로부터 출력되는 신호의 타이밍도를 보여주는 도해이다.
본 개시에서 사용되는 다양한 용어는 본 문서에서의 기능을 고려하여 상용 용어의 용어법으로부터 선택되는데, 이는 당업자의 의도, 준례, 또는 새로운 기술의 출현에 따라서 달리 인식될 수 있다. 특정한 사례에서, 몇몇 용어에는 상세한 설명에서 개진된 바와 같이 의미가 주어질 수 있다. 따라서, 본 문서에서 사용되는 용어는, 단순히 그 명칭에 의해서가 아니라, 본 개시의 맥락에서 그 용어가 갖는 의미와 일관되게 정의되어야 한다.
본 문서에서 용어 "포함하다", "가지다" 등은 이후에 열거된 요소, 예컨대, 어떤 특징, 숫자, 단계, 동작, 구성요소, 정보 또는 이들의 조합의 존재를 명시하는 경우에 사용된다. 달리 표시되지 않는 한, 이런 용어 및 이의 변형은 다른 요소의 존재 또는 추가를 배제하도록 의도되지 않는다.
본 문서에서 사용되는 바와 같이, 용어 "제1", "제2" 등은 몇 개의 서로 닮은 요소를 식별하도록 의도된다. 달리 기재되지 않는 한, 그러한 용어는 이들 요소의 또는 이들의 사용의 특정한 순서와 같은 한정을 부과하도록 의도된 것이 아니라, 단지 여러 요소를 따로따로 지칭하기 위해 사용된다. 예를 들면, 어떤 요소가 일례에서 용어 "제1"로써 참조될 수 있는 한편 동일한 요소가 다른 예에서 "제2" 또는 "제3"과 같은 상이한 서수로써 참조될 수 있다. 그러한 예에서, 이들 용어는 본 개시의 범위를 한정하지 않는 것이다. 또한, 여러 요소의 리스트에서 용어 "및/또는"을 사용하는 것은 열거된 항목 중 임의의 하나 또는 복수 개를 비롯하여 이들 항목의 모든 가능한 조합을 포함한다. 나아가, 단수 형태의 표현은 명확하게 달리 사용되지 않는 한, 복수 형태의 의미를 포함한다.
첨부된 도면을 참조하여 본 개시의 소정의 예가 이제 상세히 기술될 것이다. 다만, 본 개시는 많은 상이한 형태로 체현될 수 있으며, 본 문서에 개진된 예에 한정되는 것으로 해석되어서는 안 된다. 오히려, 이들 예는 본 개시의 범위의 더 나은 이해를 제공하기 위해서 주어지는 것이다.
도 1은 네트워킹된 환경에서의 전관 방송(Public Address: PA)을 위한 오디오 통신의 예를 보여준다.
도시된 예에서, 네트워크 기반 PA 송신기(105)는 네트워크(108)를 통해 네트워크 기반 PA 수신기(110)에 오디오 데이터를 송신한다. 몇몇 예시적인 구현에서, 네트워크 기반 PA 송신기(105)는 소정의 샘플 레이트(sample rate) 및 소정의 비트 깊이(bit depth)를 갖는 디지털 오디오 데이터를 소정의 데이터 전송 방식, 예컨대, 멀티캐스트(multicast) 방식으로, 소정의 송신 주기(transmission period)로써 송신할 수 있다. 네트워크 기반 PA 수신기(110)는, 예컨대, 멀티캐스트 그룹에 가입함(join)으로써, 그러한 디지털 오디오 데이터를 수신할 수 있다. 또한, 네트워크 기반 PA 수신기(110)는 수신된 오디오 데이터를 버퍼(buffer)(가령, 선입선출(First-In-First-Out: FIFO) 버퍼)에 기입하고 버퍼링된 오디오 데이터를 독출하여 이를 가변적으로 설정된 클록 레이트(clock rate)를 갖는 클록 신호에 따라 제공할 수 있다. 이러한 방식으로, 네트워크 기반 PA 수신기(110)는, 네트워크(108)의 어떤 상황에서 오디오 데이터가 그것의 송신 주기로 네트워크 기반 PA 수신기(110)에 들어오지 않더라도, 네트워크 기반 수신기(110)에서 발생할 수 있는 레이턴시를 줄일 수 있다.
예로서, 네트워크 기반 PA 송신기(105)는 네트워크(108)를 통해 네트워크 기반 PA 수신기(110)에 1ms의 사전결정된 송신 주기마다 스테레오 채널 오디오 데이터를 전송할 수 있다. 예를 들어, 이 오디오 데이터는 좌측 및 우측 채널 각각을 위해 48kHz의 샘플 레이트 및 24비트의 비트 깊이를 가질 수 있고, 따라서 (1/1000)×2×48×1000×24 = 2304비트(즉, 288바이트)의 양을 가질 수 있다. 네트워크 기반 PA 수신기(110)는 스테레오 채널 오디오 데이터를 수신하여 이를 버퍼에 버퍼링할 수 있는데, 예컨대, 비-운영 체제(non-Operating System: non-OS) 설계로, 그리고 결국 어떤 디바이스 드라이버(device driver)도 사용하지 않고서, 주기적으로 버퍼에 버퍼링할 수 있다. 오디오 데이터가 어느 정도 버퍼에 쌓이면, 네트워크 기반 PA 수신기(110)는 이를 소정의 내부 인터페이스 포맷, 예컨대, 집적회로간 사운드(Inter-IC Sound: I2S) 인터페이스 포맷으로 출력할 수 있다. 버퍼에 잔존하는 오디오 데이터의 양 내지 이를 나타내는 버퍼 점유 레벨(buffer occupancy level)을 큰 변동 없이 유지하기 위해, 네트워크 기반 PA 수신기(110)는 오디오 데이터의 출력을 위한 클록 신호의 레이트를 조절할 수 있다. 예를 들어, 이 클록 레이트는 기준 레이트(reference rate)(이는, 가령, I2S 인터페이스 포맷에 따라 각 채널에 대해 32비트 폭의 출력 오디오 데이터를 제공하는 경우에 채널별 오디오 데이터의 샘플 레이트 48kHz에 기반하여 초당 2×48×1000×32 = 3.072×106비트, 즉, 3.072MHz의 비트레이트(bitrate)로서 정해짐)에 타겟팅되면서(targeted) 현재의 버퍼 점유 레벨에 기반하여 기준 레이트 주위에서 조절될 수 있다.
특정한 예에서, 네트워크(108)는 인터넷 프로토콜(Internet Protocol: IP) 기반 네트워크일 수 있다. 또한, 네트워크 기반 PA 송신기(105) 및 네트워크 기반 PA 수신기(110)는 네트워크(108) 상에서 클록 동기화를 위해 사용되는 정밀 시각 프로토콜(Precision Time Protocol: PTP)을 지원하는 네트워크 스위치를 수반하지 않을 수 있는바, 네트워크(108)는 비-PTP(non-PTP) 네트워크일 수 있다.
도 2는 네트워크 기반 PA 수신기(110)가 구현되는 네트워크 기반 PA 시스템(200)의 예를 보여주는 블록도이다. 네트워크 기반 PA 시스템(200)은 대상 환경(가령, 여러 건물을 포함하는 복합단지, 여러 원격 지역에 분산된 로컬(local) 사무소의 모음(collection), 건물의 적어도 일부, 건축 구조체, 또는 유사한 것의 실내 및/또는 실외 환경) 도처에 PA를 제공할 수 있다. 예를 들어, 대상 환경은 복수의 구역으로 구분될 수 있고, PA 시스템(200)을 통해 PA를 행하는 것은 몇몇 구역에 걸쳐서 동일한 또는 상이한 메시지를 통지하는 것을 포함할 수 있다. 네트워크 기반 PA 시스템(200)의 예시된 구현이 아래에서 더 상세히 논의된다.
도시된 예에서, 네트워크 기반 PA 시스템(200)은 적어도 하나의 로컬 PA 서브시스템(210-1, 210-2, ..., 210-k)(이는 이하에서 개별적으로 또는 집합적으로 참조 번호 "210"으로 참조될 수 있음)을 포함한다. 예를 들어, 각각의 로컬 PA 서브시스템(210)은 대상 환경 내의 대응하는 구역에서의 PA를 가능하게 하도록 해당 구역 내에(가령, 원하는 지역이나 건물별로) 시공 내지 설치될 수 있다. 도 3을 참조하여, 각각의 로컬 PA 서브시스템(210)의 예시적인 구현이 후술될 것이다.
도 2의 예에서, 로컬 PA 서브시스템(210)은 네트워크(280)를 통해 외부 개체(가령, 네트워크 기반 PA 시스템(200)의 다른 로컬 PA 서브시스템(210))와 통신가능하게 커플링된다(communicatively coupled). 네트워크(280)의 예는 인터넷(Internet), 광역 네트워크(Wide Area Network: WAN), 도시 영역 네트워크(Metropolitan Area Network: MAN), 로컬 영역 네트워크(Local Area Network: LAN), 기타 등등을 포함한다.
도 2에 도시된 바와 같이, 네트워크 기반 PA 시스템(200)은 관리 서브시스템(220)을 더 포함할 수 있다. 관리 서브시스템(220)은 네트워크(280)를 통해 로컬 PA 서브시스템(210)과 통신가능하게 커플링될 수 있다. 관리 서브시스템(220)은 사용자(가령, 네트워크 기반 PA 시스템(200)의 관리자)로부터 입력을 수신하여 처리하고, 어떤 정보를 표현하는 출력을 제공하도록 동작가능한 컴퓨팅 디바이스를 포함할 수 있다. 예를 들어, 그러한 컴퓨팅 디바이스의 메모리에는 프로세서에 의해 실행되는 경우 그래픽 사용자 인터페이스(Graphical User Interface: GUI)를 제공하는 프로그램 코드가 저장될 수 있다. GUI는 컴퓨팅 디바이스에 커플링된 디스플레이 디바이스에 디스플레이될 수 있고, 예컨대, 사용자가 네트워크 기반 PA 시스템(200)의 적어도 일부(가령, 네트워크 기반 PA 시스템(200)의 로컬 PA 서브시스템(210-1, 210-2, ..., 210-k) 중 하나 내의 특정 디바이스)를 제어하는 것을 보조하는 제어 GUI, 사용자가 네트워크 기반 PA 시스템(200)의 적어도 일부(가령, 네트워크 기반 PA 시스템(200)의 로컬 PA 서브시스템(210-1, 210-2, ..., 210-k) 중 하나 내의 특정 디바이스)를 모니터링하는 것을 보조하는 스케매틱(schematic) GUI 및/또는 다른 GUI를 포함할 수 있다.
추가적으로, 몇몇 예시적인 구현에서, 로컬 PA 서브시스템(210)은 네트워크(280)를 통해 외부 서비스 시스템(270)에 통신가능하게 커플링될 수 있다. 예를 들어, 외부 서비스 시스템(270)은 네트워크 기반 PA 시스템(200)의 제공자나 운영자에 의해 또는 제3자에 의해 운영되는 플랫폼을 포함할 수 있다. 이 플랫폼은 (가령, 클라우드 컴퓨팅 시스템을 기반으로) PA 관련 서비스(예컨대, 오디오 스트리밍 서비스, PA 상태/플로우(flow) 모니터링 서비스, 장애복구(failover)/원격 모니터링 서비스, 시스템 관리 서비스 및/또는 다른 서비스)를 제공할 수 있다.
도 3은 로컬 PA 서브시스템(210)의 예를 보여주는 블록도이다.
도 3의 예에서, 로컬 PA 서브시스템(210)은 제어 디바이스(310), 소스 디바이스(320), 앰프(330), 릴레이 디바이스(340) 및 스피커(350-1, 350-2, ..., 350-m)(이는 이하에서 개별적으로 또는 집합적으로 참조 번호 "350"으로 참조될 수 있음)를 포함한다.
도시된 예에서, 로컬 PA 서브시스템(210)의 컴포넌트(가령, 컴포넌트(310, 320, 330, 340, 350)) 중 특정한 것은 로컬 PA 서브시스템(210) 내의 다른 컴포넌트에 통신가능하게 커플링된다. 로컬 PA 서브시스템(210) 내의 디바이스 간의 그러한 통신의 예는 로컬 PA 서브시스템(210)이 설치된 구역에 국한된 LAN과 같은 네트워크를 통한 통신, 디지털 직렬 통신, 접점 라인 상에서의 통신 및 그 밖의 다양한 아날로그 또는 디지털 방식의 통신을 포함한다.
도시된 예에서, 로컬 PA 서브시스템(210)의 컴포넌트(가령, 컴포넌트(310, 320, 330, 340, 350)) 중 특정한 것은 네트워크(280)를 통해 외부 개체(가령, 네트워크 기반 PA 시스템(200)의 다른 로컬 PA 서브시스템(210)(이는 이하에서 참조 번호 "210'"으로 참조될 수 있고, 이의 컴포넌트, 예컨대, 제어 디바이스(310) 및 소스 디바이스(320) 역시 이하에서 각각 참조번호 "310'" 및 "320'"으로 참조될 수 있음)에 통신가능하게 커플링된다. 예를 들어, 로컬 PA 서브시스템(210)의 제어 디바이스(310)가 네트워크(280)를 통한 통신이 될 수 있는 경우에, 로컬 PA 서브시스템(210) 내의 다른 특정 컴포넌트는 제어 디바이스(310)와의 통신을 통해서, 그리고/또는 제어 디바이스(310)를 거치지 않고서, 네트워크 기반 PA 시스템(200)의 다른 로컬 PA 서브시스템(210')(가령, 로컬 PA 서브시스템(210')의 제어 디바이스(310'))와 통신할 수 있다.
도시된 예에서, 로컬 PA 서브시스템(210)은 제어 디바이스(310)에 의한 제어에 따라 동작가능하다. 이를 위해, 제어 디바이스(310)는 그것이 속한 로컬 PA 서브시스템(210)의 내부 또는 외부(가령, 도 2에 도시된 바와 같은 관리 서브시스템(220) 내지 이에 포함된 컴퓨팅 디바이스)로부터의 제어에 따라 동작하고, 제어 신호를 제공할 수 있다. 예를 들어, 제어 디바이스(310)는 제어 디바이스(310)와 커플링된 감지 디바이스(가령, 마이크, 카메라, 또는 다른 타입(type)의 센서)로부터 또는 네트워크 기반 PA 시스템(200)의 다른 로컬 PA 서브시스템(210') 또는 관리 서브시스템(220)(가령, 관리 서브시스템(220)에서 제어 GUI를 제공하는 컴퓨팅 디바이스)으로부터 제어 디바이스(310)에 입력된 신호에 따라 제어 신호를 제공할 수 있는데, 가령, 입력된 신호를 제어 신호로 사용할 수 있거나, 입력된 신호에 기반하여 제어 신호를 생성하고 출력할 수 있다. 그러한 제어 신호는 제어 디바이스(310)가 속한 로컬 PA 서브시스템(210)(가령, 로컬 PA 서브시스템(210) 내의 특정 디바이스)을 제어하는 데에 사용될 수 있거나, 네트워크 기반 PA 시스템(200)의 다른 로컬 PA 서브시스템(210')(가령, 로컬 PA 서브시스템(210') 내의 특정 디바이스)의 제어를 위해 이에 제공될 수 있다.
몇몇 예시적인 구현에서, 로컬 PA 서브시스템(210) 내에 배치된 제어 디바이스(310)는 다음과 같은 동작을 수행할 수 있다: PA를 위한 오디오 신호를 로컬 PA 서브시스템(210) 내에 배치된 다른 디바이스(가령, 소스 디바이스(320))로부터 수신하고/거나 네트워크 기반 PA 시스템(200)의 다른 로컬 PA 서브시스템(210')(가령, 그것 내의 특정 디바이스)으로부터 네트워크(280)를 통해 수신하는 것; 수신된 오디오 신호를 로컬 PA 서브시스템(210) 내에 배치된 또 다른 디바이스(가령, 앰프(330), 릴레이 디바이스(340), 또는 소정의 타입의 추가적인 디바이스)에 제공하고/거나 네트워크 기반 PA 시스템(200)의 다른 로컬 PA 서브시스템(210')(가령, 그것 내의 특정 디바이스)에 네트워크(280)를 통해 송신하는 것; 로컬 PA 서브시스템(210) 내에 배치된 소정의 디바이스(가령, 릴레이 디바이스(340))에, 그러한 오디오 신호가 재생을 위해 해당 로컬 PA 서브시스템(210) 내의 특정 스피커(가령, 릴레이 디바이스(340)에 커플링된 스피커(350-1, 350-2, ..., 350-m) 중 적어도 일부)에 전달되게 하는 제어 신호를 제공하는 것; 및/또는 기타 등등.
도시된 예에서, 소스 디바이스(320)는 이로부터 어떤 포맷의 오디오 신호가 유래하는 디바이스이다. 예를 들어, 소스 디바이스(320)는 사운드 플레이어(가령, CD 플레이어(Compact Disc Player: CDP), MP3 플레이어, FM/AM 라디오 튜너, 인터넷 스트리밍 수신기, 카세트 데크, 다른 사운드 플레이어 등), 텍스트 대 발화(Text-To-Speech: TTS) 합성기, 마이크(가령, 원격 마이크(Remote Microphone: RM)) 등을 포함할 수 있다. 전술된 바와 같이, 로컬 PA 서브시스템(210)의 소스 디바이스(320)로부터의 오디오 신호는 그 로컬 PA 서브시스템(210)의 제어 디바이스(310)에 제공될 수 있고, 이후 네트워크(280)를 통해 다른 로컬 PA 서브시스템(210')(가령, 로컬 PA 서브시스템(210')의 제어 디바이스(310'))에도 제공될 수 있다.
도시된 예에서, 릴레이 디바이스(340)는 주어진 레벨(가령, 약 50V 내지 100V와 같은 앰프 내지 스피커 레벨 또는 약 1V 내지 10V와 같은 라인 레벨)의 오디오 신호가 전파되는 것이 가능한 선로(본 문서에서 "오디오 라인"으로 칭해질 수도 있음)와 접속가능하다. 따라서, 릴레이 디바이스(340)는 그러한 오디오 라인을 통해 오디오 신호를 수신할 수 있다. 예를 들어, 릴레이 디바이스(340)에는 제어 디바이스(310)로부터 제공되는 오디오 신호가 입력될 수 있다. 그러한 오디오 신호는 릴레이 디바이스(340)가 속한 로컬 PA 서브시스템(210)의 내부(가령, 소스 디바이스(320)) 또는 외부(가령, 네트워크 기반 PA 시스템(200)의 다른 로컬 PA 서브시스템(210') 내의 소스 디바이스(320'), 외부 서비스 시스템(270), 기타 등등)로부터 유래할 수 있다. 몇몇 예시적인 구현에서, 릴레이 디바이스(340)의 입력 오디오 신호는 제어 디바이스(310)로부터 출력된 오디오 신호가 릴레이 디바이스(340)와 제어 디바이스(310) 사이에 개재된 대응하는 앰프(330)를 거쳐 증폭된 후에 대응하는 오디오 라인을 통해 릴레이 디바이스(340)에 제공되는 것일 수 있다. 예를 들어, 제어 디바이스(310)는 라인 레벨(가령, 약 1V)의 오디오 신호를 제어 디바이스(310) 및 앰프(330) 간에 접속된 오디오 라인에 출력할 수 있고, 앰프(330)는 제어 디바이스(310)로부터 출력된 오디오 신호를 수신하고 이를 스피커 레벨(가령, 약 100V)로 증폭하여 앰프(330) 및 릴레이 디바이스(340) 간에 접속된 오디오 라인에 출력할 수 있다. 몇몇 다른 예시적인 구현에서, 제어 디바이스(310)의 출력 오디오 신호가 앰프(330)를 거치지 않고서 대응하는 오디오 라인을 통해 릴레이 디바이스(340)에 제공될 수 있다.
또한, 도시된 예에서, 릴레이 디바이스(340)는 수신된 오디오 신호를 자신과 커플링된 스피커(350-1, 350-2, ..., 350-m) 중 적어도 하나로 릴레이하는 것이 가능하다. 각각의 스피커(350)로의 오디오 신호의 릴레이는 제어 디바이스(310)로부터 릴레이 디바이스(340)에 제공되는 제어 신호에 따라 인에이블(enable)되거나 디스에이블(disable)될 수 있다. 예컨대, 제어 디바이스(310)로부터 특정 제어 신호를 수신하는 것에 응답하여, 릴레이 디바이스(340)는 수신된 제어 신호에 따라, 가령, 릴레이 디바이스(340)의 여러 입력 오디오 신호 중 하나를 릴레이 디바이스(340)에 커플링된 스피커(350-1, 350-2, ..., 350-m) 중 적어도 하나로 릴레이하는 것을 인에이블하거나 디스에이블할 수 있다. 그러면, 스피커(350)에 입력 오디오 신호가 릴레이되는 경우에 스피커(350)는 그러한 오디오 신호에 따라 소리를 발산하도록 구동될 수 있다.
몇몇 예시적인 구현에서, 이러한 오디오 신호 릴레이 제어는 입력 오디오 신호 및 주어진 스피커(350) 간의 채널에 대응하는 접점의 온(on)/오프(off) 제어를 수반한다고 고려될 수 있다. 예를 들어, 릴레이 디바이스(340)에는 16개 채널에 대응하는 16개의 스피커가 커플링될 수 있는데, 릴레이 디바이스(340)는 하나 이상의 입력 오디오 신호를 제공받을 수 있고, 16개의 스피커 각각에 재생을 위해 입력 오디오 신호 중 하나를 릴레이하는 것을 제어 신호에 기반하여 인에이블하거나 디스에이블할 수 있다(다시 말해, 제어 신호에 따라 각 채널을 위한 접점을 온이 되게 하거나 오프가 되게 할 수 있다). 그러한 예에서, 릴레이 디바이스(340)는 오디오 신호 릴레이를 제어하기 위한 제어 신호를 제어 디바이스(310)와 릴레이 디바이스(340) 간에 접속된 선로(이는, 예컨대, 오디오 라인과는 별개의 선로인 접점 라인일 수 있음)를 통하여 제어 디바이스(310)로부터 수신할 수 있다.
도 2 및 도 3을 참조하면, 네트워크 기반 PA 수신기(110)는 네트워크 기반 PA 시스템(200)의 로컬 PA 서브시스템(210)에 배치되며, 로컬 PA 서브시스템(210)의 제어 디바이스(310)에 포함되는 것으로 예시된다. 또한, 비록 도시되지 않지만, 네트워크 기반 PA 송신기(105)는 네트워크 기반 PA 시스템(200)에 배치될 수 있는데, 예컨대, 로컬 PA 서브시스템(210-1, 210-2, ..., 210-k) 중 특정한 것의 소스 디바이스(320)에 포함될 수 있다.
도 4는 네트워크 기반 PA 수신기(110)의 예를 보여주는 블록도이다.
도 4의 예에서, 네트워크 기반 PA 수신기(110)는 오디오 데이터 수신부(410), 오디오 버퍼(420), 오디오 클록 조정부(440) 및 오디오 데이터 포맷화부(450)를 포함한다. 네트워크 기반 PA 수신기(110)의 다른 예시적인 구현이 또한 고려된다. 예를 들어, 네트워크 기반 PA 수신기(110)는 도시되지 않은 추가적인 컴포넌트를 또한 포함할 수 있고/거나, 도 4에 관해서 열거된 컴포넌트 중 일부를 포함하나 전부를 포함하지는 않을 수 있다.
도시된 예에서, 오디오 데이터 수신부(410)는 외부 인터페이스(415)를 포함한다. 예를 들어, 외부 인터페이스(415)는 모뎀, 이더넷(Ethernet) 인터페이스, 네트워크 인터페이스 카드(Network Interface Card: NIC), 또는 유사한 것일 수 있고, 네트워크 기반 PA 송신기(105)로부터 네트워크(가령, 네트워크(280))를 통해 디지털 오디오 데이터(가령, 스테레오 채널 오디오 데이터 샘플)를 수신할 수 있다.
도시된 예에서, 수신된 디지털 오디오 데이터는 나중의 인출(retrieval)을 위해 오디오 버퍼(420) 내에 버퍼링된다. 예를 들어, 오디오 버퍼(420)는 원형(circular) FIFO 버퍼 또는 다른 타입의 FIFO 버퍼일 수 있다.
도시된 예에서, 오디오 클록 조정부(440)는 특정한 클록 레이트를 갖는 오디오 클록 신호를 생성한다. 예를 들어, 오디오 클록 조정부(440)에 의해 생성된 오디오 클록 신호는 하이(high) 레벨 부분 및 로우(low) 레벨 부분을 갖는 비트 클록 펄스(bit clock pulse)를 포함할 수 있다.
도시된 예에서, 오디오 클록 조정부(440)는 생성될 오디오 클록 신호의 클록 레이트를 가변적으로 설정한다. 이에 따라, 오디오 클록 조정부(440)는 오디오 클록 조정부(440)의 출력 오디오 클록 신호를 각자의 상이한 클록 주파수를 갖는 오디오 클록 신호 간에 스위칭할 수 있다. 예를 들어, 오디오 클록 조정부(440)는 제1 클록 레이트의 제1 오디오 클록 신호를 생성하여 출력 오디오 클록 신호로서 제공하는 동안, 출력 오디오 클록 신호를 제1 오디오 클록 신호로부터 제2 클록 레이트(이는 제1 클록 레이트와 상이함)의 제2 오디오 클록 신호로 스위칭하기로 선택하고 제2 오디오 클록 신호를 생성할 수 있다. 또한, 오디오 클록 조정부(440)는 적절한 타이밍에 따라 출력 오디오 클록 신호를 제1 오디오 클록 신호로부터 제2 오디오 클록 신호로 스위칭할 수 있다.
몇몇 예시적인 구현에서, 오디오 클록 조정부(440)는 생성될 오디오 클록 신호의 클록 레이트를 디지털 오디오 데이터가 오디오 버퍼(420) 내에 현재 잔존하는 양을 나타내는 점유 레벨에 기반하여 설정할 수 있다. 예를 들어, 오디오 클록 조정부(440)는 그러한 버퍼 점유 레벨에 기반하여 클록 제수(clock divisor)를 설정할 수 있는데, 이는 다음과 같이 사용될 수 있다: 네트워크 기반 PA 수신기(110)의 유한 상태 머신(Finite State Machine: FSM) 클록 생성부(도시되지 않음)가 특정한 FSM 클록 주파수(가령, 150MHz 또는 450MHz)를 가짐) 갖는 FSM 클록 신호를 생성하는 한편, 오디오 클록 조정부(440)는 FSM 클록 주파수를 설정된 클록 제수로 나눈 것과 동일한 클록 레이트를 갖는 오디오 클록 신호를 FSM 클록 신호로부터 생성한다. 특히, 오디오 클록 조정부(440)는 클록 제수를 1보다 크고 디지털 오디오 데이터의 주어진 샘플 레이트(가령, 48kHz, 44.1kHz, 32kHz 또는 16kHz과 같은 사전정의된 샘플 레이트)에 대해 정해지는 복수의 정수 중 하나로 설정할 수 있다. 예를 들어, 클록 제수는 기준 레이트(이는 디지털 오디오 데이터의 샘플 레이트에 달려 있음) 및 FSM 클록 주파수에 기반하여 정해지는 복수(가령, 5개 또는 6개)의 후보 제수(각각 1보다 큰 정수임) 중 하나일 수 있다. 표 1은, FSM 클록 주파수가 150MHz로 설정되고, 각 채널에 대해 48kHz 샘플 레이트 및 32 비트 폭을 갖는 스테레오 채널 디지털 오디오 데이터를 출력하는 사례에서, 6개의 후보 제수 및 6개의 대응하는 가능한 클록 레이트를 예시한다.
후보 제수 클록 레이트 (MHz) 클록 레이트 - 기준 레이트 (MHz)
46 3.26 0.188
47 3.191 0.119
48 3.125 0.053
49 3.061 -0.011
50 3 -0.072
51 2.941 -0.131
표 1에서 기준 레이트는 전술된 바와 같이 2×48×1000×32 = 3.072MHz이다.
표 1에서 볼 수 있는 바와 같이, 이들 6개의 가능한 클록 레이트는 FSM 클록 주파수를 46~51의 제수로 등분한 것이며, 기준 레이트 주위의 값을 갖는다. 또한, 이들 클록 레이트 간의 차이는 상대적으로 크지 않다.
몇몇 예시적인 구현에서, 오디오 클록 조정부(440)는 디지털 오디오 데이터가 오디오 버퍼(420) 내에 현재 잔존하는 양이 커질수록 클록 레이트를 더 높게 설정할 수 있다. 예를 들어, 오디오 버퍼(420) 내에 디지털 오디오 데이터가 현재 많이 남아 있는 경우, 오디오 클록 조정부(440)는 작은 클록 제수를 설정함으로써, 다시 말해, 더 높은 클록 레이트의 오디오 클록 신호를 생성함으로써, 오디오 버퍼(420) 내의 잔존 데이터가 더 빨리 독출되도록 할 수 있다. 만일 오디오 버퍼(420) 내에 디지털 오디오 데이터가 현재 적게 남아 있는 경우, 오디오 클록 조정부(440)는 큰 클록 제수를 설정함으로써 오디오 버퍼(420) 내의 잔존 데이터가 더 천천히 독출되도록 할 수 있다.
도시된 예에서, 오디오 데이터 포맷화부(450)는 오디오 버퍼(420)로부터 디지털 오디오 데이터를 인출하여 이를 오디오 클록 조정부(440)에 의해 생성되고 출력된 오디오 클록 신호에 따라 내부 인터페이스(455)를 통해서 제공한다. 몇몇 예시적인 구현에서, 내부 인터페이스(455)는 I2S 인터페이스, 오디오 데이터 전송을 위한 다른 직렬 버스 인터페이스, 또는 다른 타입의 인터페이스일 수 있고, 오디오 데이터 포맷화부(450)는 인출된 디지털 오디오 데이터를 내부 인터페이스(455)에 적합한 특정한 포맷으로 오디오 클록 신호에 맞추어 출력할 수 있다. 예를 들어, 오디오 데이터 포맷화부(450)는 인출된 디지털 오디오 데이터를 내부 인터페이스(455)에 부합하도록 포맷화할 수 있고, 포맷화된 디지털 오디오 데이터의 1개의 비트를 오디오 클록 신호의 비트 클록 펄스마다 제공할 수 있다.
도 5는 오디오 클록 조정부(440)의 예를 보여주는 블록도이다.
도 5의 예에서, 오디오 클록 조정부(440)는 클록 선택부(510), 스위칭 제어부(520) 및 클록 스위칭부(530)를 포함한다. 오디오 클록 조정부(440)의 다른 예시적인 구현이 또한 고려된다. 예를 들어, 오디오 클록 조정부(440)는 도시되지 않은 추가적인 컴포넌트를 또한 포함할 수 있고/거나, 도 5에 관해서 열거된 컴포넌트 중 일부를 포함하나 전부를 포함하지는 않을 수 있다. 비록 네트워크 기반 PA에서 이용되는 것으로 예시되나, 오디오 클록 조정부(440)는 다른 적합한 오디오 처리 분야에서도 활용될 수 있음이 이해될 것이다.
도시된 예에서, 클록 스위칭부(530)는 선택된 오디오 클록 신호를 출력한다. 예를 들어, 클록 스위칭부(530)는 몇 개의 입력 클록 신호 중 택일하여 이를 출력으로서 전달하는 멀티플렉서(가령, 2:1 멀티플렉서)를 포함할 수 있다.
논의를 위해, 클록 스위칭부(530)는 현재 클록 스위칭부(530)의 입력 클록 신호들 중 하나를 클록 스위칭부(530)의 출력 신호(즉, 선택된 오디오 클록 신호)로서 전달하고 있다고 가정하자.
도시된 예에서, 클록 선택부(510)는 선택된 오디오 클록 신호를 클록 스위칭부(530)로부터 현재 출력되고 있는 입력 클록 신호를 포함하는 기존의 입력 클록 신호와는 상이한 클록 레이트를 갖는 다른 클록 신호로 스위칭하기로 선택하고, 이 새로운 클록 신호를 생성한다. 그러면, 선택된 오디오 클록 신호로서 현재 전달되고 있는 입력 클록 신호와 함께, 새로운 클록 신호가 스위칭 제어부(520) 및 클록 스위칭부(530)에 입력된다. 도시된 예에서, 클록 선택부(510)는 출력 오디오 클록 신호의 선택을 나타내는 선택 신호를 스위칭 제어부(520)에 인가한다. 추가로, 클록 선택부(510)는 소정의 패턴 신호를 스위칭 제어부(520)에 제공한다.
몇몇 예시적인 구현에서, 앞서 도 4에 관해서 기술된 바와 같이, 클록 선택부(510)는 버퍼 점유 레벨에 기반하여 클록 제수를 기존에 설정된 값에서 새로운 값으로 변경함으로써 기존의 입력 클록 신호로부터 새로운 입력 클록 신호로의 스위칭을 선택할 수 있는데, 이들 입력 클록 신호의 클록 레이트는 FSM 클록 주파수를 각각 기존의 클록 제수 값 및 새로 설정된 클록 제수 값으로 나눈 것일 수 있다.
도 5에 관해서 주어지는 다음의 설명에서, 편의상, 이들 두 입력 클록 신호 중에서 더 낮은 클록 레이트를 갖는 클록 신호 및 더 높은 클록 레이트를 갖는 클록 신호는 각각 제1 입력 클록 신호 및 제2 입력 클록 신호로 지칭된다.
도시된 예에서, 선택 신호를 수신하는 것에 응답하여, 스위칭 제어부(520)는 제1 입력 클록 신호 및 제2 입력 클록 신호가 가능한 한 잘 정렬(가령, 트리거링 엣지 정렬)이 되어 있을 때에 이들 입력 클록 신호 간의 스위칭이 일어나게 하기 위해 다음과 같이 동작한다.
도시된 예에서, 스위칭 제어부(520)는 소정의 패턴 신호(가령, 제1 입력 클록 신호 또는 제2 입력 클록 신호에 따라 결정된 반복되는 파형과 같은 알려진 파형을 갖는 신호)를 제1 입력 클록 신호로써, 이어서 제2 입력 클록 신호로써 처리한다. 예를 들어, 클록 선택부(510)는 제1 입력 클록 신호의 분주 신호(이의 주파수는 제1 입력 클록 신호의 클록 레이트를 특정한 분주 인자(frequency-division factor), 예컨대 2 이상의 정수 N(가령, 4)으로 나눈 것과 동일함)를 패턴 신호로서 스위칭 제어부(520)에 입력할 수 있다. 그러면, 스위칭 제어부(520)는 패턴 신호를 (예컨대, 제1 입력 클록 신호로써 1회 또는 잇따라 샘플링하는 것에 이어서) 제2 입력 클록 신호로써 1회 또는 잇따라 샘플링할 수 있다.
도시된 예에서, 스위칭 제어부(520)는 그러한 처리된 패턴 신호를 제2 입력 클록 신호가 제1 입력 클록 신호와의 정렬에 이르렀는지 여부를 판정하는 데에 사용한다. 이를 위해, 예컨대, 처리된 패턴 신호는 다시 제1 입력 클록 신호로써 1회 또는 잇따라 샘플링될 수 있다.
몇몇 예시적인 구현에서, 스위칭 제어부(520)는 제2 입력 클록 신호(가령, 도 11의 클록 신호 CLKn)로써 처리된 패턴 신호(가령, 도 11의 신호 B1)를 사용하여 제2 입력 클록 신호의 트리거링 엣지(가령, 도 11의 상승 엣지(1171, 1172, 1173, 1174, 1175, 1176, 1177))를 검출할 수 있다. 예를 들어, 스위칭 제어부(520)는 제2 입력 클록 신호의 복수의 트리거링 엣지를 나타내는 지시자(indicator) 신호(가령, 도 11의 신호 INDs)를 처리된 패턴 신호(가령, 도 11의 신호 B1)로부터 생성함으로써 그러한 트리거링 엣지를 검출할 수 있다.
다양한 예에서, 스위칭 제어부(520)는 제2 입력 클록 신호의 매 트리거링 엣지를 검출하지는 않을 수 있다. 다시 말해, 검출된 트리거링 엣지 중 임의의 두 잇따른(consecutive) 것 사이에는 제2 입력 클록 신호의 비검출(undetected) 트리거링 엣지, 예컨대, 전술된 지시자 신호에 의해 나타내어지지 않는 트리거링 엣지가 개재할(intervene) 수 있다(가령, 도 11에서 상승 엣지(1172, 1173) 사이에 상승 엣지(1163)가 있음).
몇몇 예시적인 구현에서, 제2 입력 클록 신호의 트리거링 엣지의 검출에 기반하여, 스위칭 제어부(520)는 제2 입력 클록 신호가 제1 입력 클록 신호와의 정렬에 이르렀음을 시사하는 어떤 거동(behavior) 내지 "증상"을 처리된 패턴 신호가 갖고 있는지를 판정할 수 있다.
먼저, 도 8과 함께 도 11을 참조하면, 예시적인 시나리오에서 다음이 고려된다: 제1 입력 클록 신호 CLKm의 4분주 신호 P0가 패턴 신호로서 주어짐; 신호 A1은 패턴 신호 P0가 제1 입력 클록 신호 CLKm으로써 샘플링된 것임; 그리고 신호 A2는 샘플링된 패턴 신호 A1이 다시 제1 입력 클록 신호 CLKm으로써 샘플링된 것인데, 제1 입력 클록 신호 CLKm의 선행 트리거링 엣지(1153)에서 이전의 논리 레벨(logic level)인 로우 레벨로부터 새로운 논리 레벨인 하이 레벨로 전이함(transition). 나아가, 이 예시적인 시나리오에서, 신호 B1은 샘플링된 패턴 신호 A2가 제2 입력 클록 신호 CLKn으로써 샘플링된 것인데, 제2 입력 클록 신호 CLKn의 직후의 트리거링 엣지(1163)에서 일단 로우 레벨을 표출하며, 제2 입력 클록 신호 CLKn의 다음 트리거링 엣지(1164)에서 뒤늦게 하이 레벨을 표출한다. 이는 제2 입력 클록 신호 CLKn이 제1 입력 클록 신호 CLKm과의 정렬에 이르렀음을 시사하는 증상이라고 볼 수 있다. 구체적으로, 도 12a에 예시된 바와 같이, 클록 신호 CLKm의 트리거링 엣지(가령, 엣지(1153))에 클록 신호 CLKn의 트리거링 엣지(가령, 엣지(1163))가 더 가깝게 후속할수록(즉, 두 엣지가 서로 정렬이 잘 되어 있을수록), 클록 신호 CLKn의 이 트리거링 엣지에 응답하여 신호 A2를 샘플링하는 것은 신호 B1이 하이 레벨이 아니라 로우 레벨을 표출하는 것으로 귀결될 공산이 크다는 점이 주목된다.
그러면, 클록 신호 CLKn의 트리거링 엣지(1173)의 검출에 기반하여, 스위칭 제어부(520)는 클록 신호 CLKn이 클록 신호 CLKm과의 정렬에 이르렀음을 판정할 수 있다. 예를 들어, 이 판정은 스위칭 제어부(520)가 앞서 언급된 증상을 트리거링 엣지(1173)에서 나타내는 신호(가령, 도 11의 신호 INDb)를 처리된 패턴 신호(가령, 도 11의 신호 B1)로부터 생성함으로써 행해질 수 있다. 이는 다음과 같은 점에 비추어 이해될 수 있다: 트리거링 엣지(1173)는 트리거링 엣지(1163)보다 약간 나중의 것이지만, 특히 두 클록 신호 CLKm과 CLKn의 클록 레이트의 차이가 상대적으로 크지 않다면, 클록 신호 CLKn은 트리거링 엣지(1173)에서도 클록 신호 CLKm과의 정렬이 된 채로 있을 것임.
반대로, 계속해서 도 8 및 도 11을 참조하면, 신호 A2가 클록 신호 CLKm의 선행 트리거링 엣지(1151)에서 이전의 논리 레벨인 로우 레벨로부터 하이 레벨로 전이하는 한편, 처리된 패턴 신호 B1이 클록 신호 CLKn의 직후의 트리거링 엣지(1161)에서 신호 A2를 바로 따라잡아 하이 레벨을 표출한다는 것을 볼 수 있다. 이는 클록 신호 CLKn이 클록 신호 CLKm과의 정렬에 이르지 않았음을 시사한다. 구체적으로, 도 12b에 예시된 바와 같이, 클록 신호 CLKm의 트리거링 엣지(가령, 엣지(1151))로부터 클록 신호 CLKn의 트리거링 엣지(가령, 엣지(1161))가 더 멀리 뒤쳐질수록, 클록 신호 CLKn의 이 트리거링 엣지에 응답하여 신호 A2를 샘플링하는 것은 신호 B1이 하이 레벨로의 전이를 표출하는 것으로 귀결될 공산이 크다.
다시, 도 5의 예에서, 스위칭 제어부(520)는 제2 입력 클록 신호가 제1 입력 클록 신호와의 정렬에 이르렀음을 판정하는 것에 응답하여, 클록 스위칭부(530)로 하여금 선택된 오디오 클록 신호를 스위칭하게 한다.
몇몇 예시적인 구현에서, 제2 입력 클록 신호가 제1 입력 클록 신호와의 정렬에 이르렀다는 판정이 제2 입력 클록 신호의 특정한 트리거링 엣지(가령, 도 11의 엣지(1173))의 검출에 기반하여 행해진 경우에, 스위칭 제어부(520)는 클록 신호 간의 스위칭을 위한 타이밍을 설정하고, 설정된 타이밍에 따라 클록 스위칭부(530)로 하여금 그러한 스위칭을 수행하게 할 수 있다. 예를 들어, 스위칭 제어부(520)는 이 특정한 트리거링 엣지(가령, 도 11의 엣지(1173))부터 시작하는, 제2 입력 클록 신호의 한정된 수의 트리거링 엣지가 검출된 후에 클록 스위칭부(530)로 하여금 클록 스위칭을 수행하게 할 수 있다(가령, 도 11에서, 제어 신호 CS에 의해 표출된 하이 레벨 부분(1110)은 그러한 스위칭을 수행하라는 명령을 나타냄).
도 6 내지 도 9는 스위칭 제어부(520)의 예시적인 구현을 보여주는 도해이다. 스위칭 제어부(520)의 다른 예시적인 구현이 또한 고려된다. 예를 들어, 스위칭 제어부(520)는 도시되지 않은 추가적인 컴포넌트를 또한 포함할 수 있고/거나, 도 6 내지 도 9에 관해서 열거된 컴포넌트 중 일부를 포함하나 전부를 포함하지는 않을 수 있다.
도 6의 예에서, 스위칭 제어부(520)는 엣지 검출기(610) 및 제어 타이밍 조정기(620)를 포함한다.
엣지 검출기(610)는 패턴 신호를 제1 입력 클록 신호로써, 이어서 제2 입력 클록 신호로써 처리한다. 몇몇 예시적인 구현에서, 그러한 처리된 패턴 신호는, 패턴 신호를 제1 입력 클록 신호로써 샘플링하여 샘플링된 패턴 신호를 생성하는 것에 이어서 이 샘플링된 패턴 신호를 제2 입력 클록 신호로써 샘플링함으로써 생성될 수 있다. 특정한 예에서, 처리된 패턴 신호는 다시 제1 입력 클록 신호로써 샘플링될 수 있다. 전술된 바와 같이, 제2 입력 클록 신호는 제1 입력 클록 신호보다 더 높은 클록 레이트를 갖고, 이들 두 입력 클록 신호 중 하나는 선택된 오디오 클록 신호로서 현재 전달되고 있다.
또한, 엣지 검출기(610)는 처리된 패턴 신호를 사용하여, 제2 입력 클록 신호가 제1 입력 클록 신호와의 정렬에 이르렀음을 나타내는 레벨 전이를 표출하는 검출 신호를 생성한다. 몇몇 예시적인 구현에서, 엣지 검출기(610)는 제2 입력 클록 신호의 특정한 트리거링 엣지에 응답하여 그러한 레벨 전이를 표출하도록 검출 신호를 생성할 수 있다. 예를 들어, 엣지 검출기(610)는 특정한 트리거링 엣지를 나타내는 지시자 신호(가령, 도 11의 신호 INDs)를 처리된 패턴 신호에 기반하여 생성할 수 있고, 전술된 레벨 전이를 특정한 트리거링 엣지에서 나타내는 검출 신호(가령, 도 11의 신호 DETECT)를 생성된 지시자 신호에 기반하여 생성할 수 있다.
나아가, 제어 타이밍 조정기(620)는 제어 신호를 제공하는데, 이는 그러한 레벨 전이에 응답하여, 클록 스위칭부(530)로 하여금 선택된 오디오 클록 신호를 제1 및 제2 입력 클록 신호 중 나머지 하나로 스위칭하게 한다. 예로서, 도 11을 참조하면, 검출 신호 DETECT는 제2 입력 클록 신호 CLKn의 트리거링 엣지(1173)에서 하이 레벨로부터 로우 레벨로 전이하는데, 이는 제2 입력 클록 신호 CLKn이 제1 입력 클록 신호 CLKm과의 정렬에 이르렀음을 나타낸다. 검출 신호 DETECT가 이 레벨 전이부터 시작하여 로우 레벨을 여전히 갖는 시간 구간 내에서 제어 신호 CS는 하이 레벨(1110)을 표출함으로써 클록 스위칭이 수행되게 한다.
몇몇 예시적인 구현에서, 도 7에 도시된 바와 같이, 엣지 검출기(610)는 패턴 샘플러(pattern sampler)(710) 및 패턴 거동 분석기(pattern behavior analyzer)(720)를 포함할 수 있다. 패턴 샘플러(710)는 패턴 신호를 제1 입력 클록 신호 및 제2 입력 클록 신호로써 샘플링하고, 다수의 중간 신호(가령, 도 11의 신호 A2, B2, B3 및 F2)를 패턴 거동 분석기(720)에 제공할 수 있다. 패턴 거동 분석기(720)는 이들 중간 신호로부터 검출 신호(가령, 도 11의 신호 DETECT)를 생성할 수 있다.
예를 들어, 도 8에 도시된 바와 같이, 패턴 샘플러(710)는 D 타입 플립 플롭(D-type flip-flop)(이는 "D 플립 플롭" 또는 "DFF"로 표기될 수 있음)의 제1 체인(810), DFF의 제2 체인(820) 및 DFF의 제3 체인(830)을 포함할 수 있다. 도 8의 예에서, 제1 체인(810) 내의 각각의 DFF(811, 812)는 제1 입력 클록 신호로써 구동되고, 제2 체인(820) 내의 각각의 DFF(821, 822, 823)는 제2 입력 클록 신호로써 구동되고, 제3 체인(830) 내의 각각의 DFF(831, 832)는 제1 입력 클록 신호로써 구동된다. 이들 DFF(811, 812, 821, 822, 823, 831, 832)의 입력 및/또는 출력 신호 P0, A1, A2, B1, B2, B3, F1 및 F2, 그리고 제1 입력 클록 신호 CLKm 및 제2 입력 클록 신호 CLKn의 예시적인 타이밍도가 도 11에 묘사된다.
도 8의 예에서, 제1 체인(810)은 패턴 신호를 제1 입력 클록 신호 CLKm으로써 처리하고, 제2 체인(820)은 제1 체인(810)으로부터 출력된 처리된 패턴 신호를 제2 입력 클록 신호 CLKn으로써 처리하며, 제3 체인(830)은 제2 체인(820)으로부터 출력된 더 처리된 패턴 신호를 다시 제1 입력 클록 신호 CLKm으로써 처리한다. 구체적으로, 이 예에서, DFF(811)는 제1 입력 클록 신호의 분주 신호(가령, 도 11에서와 같이 4분주 신호)로서 주어진 패턴 신호 P0를 샘플링하여 신호 A1을 생성하고, DFF(812)는 신호 A1을 샘플링하여 제1 중간 신호 A2를 생성한다. 또한, DFF(821)는 신호 A2를 샘플링하여 신호 B1을 생성하고, DFF(822)는 신호 B1을 샘플링하여 제2 중간 신호 B2를 생성하고, DFF(823)는 신호 B2를 샘플링하여 제3 중간 신호 B3를 생성한다. 나아가, DFF(831)는 신호 B3를 샘플링하여 신호 F1을 생성하고, DFF(832)는 신호 F1을 샘플링하여 제4 중간 신호 F2를 생성한다.
또한, 예로서, 도 9에 도시된 바와 같이, 패턴 거동 분석기(720)는 제1 논리 회로(910), 제2 논리 회로(920), 샘플러(930) 및 미세조절 회로(940)를 포함할 수 있다. 제1 논리 회로(910)로부터 출력되어 샘플러(930)에 입력되는 제1 지시자 신호 INDb, 제2 논리 회로(920)로부터 출력되어 샘플러(930)에 입력되는 제2 지시자 신호 INDs, 그리고 미세조절 회로(940)로부터 출력되는 검출 신호 DETECT의 예시적인 타이밍도가 도 11에 묘사된다.
도 9의 예에서, 제1 논리 회로(910)는 제1 중간 신호 A2 및 제4 중간 신호 F2에 대해 논리적 OR 연산을 수행함으로써 제1 지시자 신호 INDb를 생성한다. 또한, 제2 논리 회로(920)는 제3 중간 신호 B3의 논리적 반전 및 제2 중간 신호 B2에 대해 논리적 AND 연산을 수행함으로써 제2 지시자 신호 INDs를 생성한다. 도 11에 도시된 바와 같이, 제2 지시자 신호 INDs는 제2 입력 클록 신호 CLKn의 복수의 트리거링 엣지(1171, 1172, 1173, 1174, 1175, 1176, 1177)를 나타낸다(즉, 이들 트리거링 엣지가 검출됨). 이들 트리거링 엣지 중 임의의 두 잇따른 것 사이에 제2 입력 클록 신호 CLKn의 비검출 트리거링 엣지가 개재한다(가령, 신호 INDs에 의해 나타내어지지 않은 트리거링 엣지(1163)가 엣지(1172, 1173) 사이에 있음).
도시된 예에서, 샘플러(930)는 제1 지시자 신호 INDb(이는, 전술된 바와 같이, 제1 중간 신호 A2 및 제4 중간 신호 F2의 논리적 조합을 표출함)를 제2 지시자 신호 INDs(이는, 전술된 바와 같이, 클록 신호 CLKn의 몇몇 트리거링 엣지를 나타냄)로써 샘플링하는 DFF를 포함한다. 또한, 미세조절 회로(940)는 샘플러(930)로부터 출력된 샘플링된 지시자 신호로부터 검출 신호 DETECT를 생성한다. 예를 들어, 도 11의 신호 타이밍도의 세트를 전후로 확대된 시간 축을 따라 묘사하는 도 13을 참조하면, 검출 신호 DETECT는 특정한 트리거링 엣지(1173)부터 시작하는 시간 구간(1300)에 걸쳐, 제2 입력 클록 신호 CLKn이 제1 입력 클록 신호 CLKm과의 정렬이 되어 있음을 나타내는 동일한 논리 레벨(이는 도 13에서 로우 레벨로 예시됨)을 표출하도록 생성될 수 있다. 도 13의 예에서, 미세조절 회로(940)는 검출 신호 DETECT를 다음과 같은 특징을 갖도록 생성할 수 있다: 샘플러(930)로부터 출력된 샘플링된 지시자 신호가 하이 레벨로부터 로우 레벨로 전이하면, 검출 신호 DETECT는 로우 레벨(이는 CLKn이 CLKm과의 정렬이 되어 있음을 나타냄)을 표출함; 이후에, 엣지(1173)부터 시작하여, 제2 입력 클록 신호 CLKn의 사전결정된 수의 트리거링 엣지가 검출될 때까지, 검출 신호 DETECT는 계속해서 로우 레벨을 표출함; 사전결정된 수의 트리거링 엣지가 검출된 후, 샘플링된 지시자 신호가 로우 레벨을 표출하는 동안에, 검출 신호 DETECT는 하이 레벨(이는 CLKn이 CLKm과의 정렬이 되어 있지 않음을 나타냄)을 표출함; 이후에, 샘플링된 지시자 신호가 로우 레벨에서 하이 레벨로 전이하면, 검출 신호 DETECT는 여전히 하이 레벨을 표출함; 그리고, 샘플링된 지시자 신호가 다시 하이 레벨로부터 로우 레벨로 전이할 때까지, 검출 신호 DETECT는 계속해서 하이 레벨을 표출함.
도 10은 네트워크 기반 PA에서의 오디오 클록 조정을 위한 프로세스(1000)의 예를 보여주는 흐름도이다. 예를 들어, 도 10의 프로세스(1000)는 네트워크 기반 PA 수신기(110)(가령, 오디오 클록 조정부(440) 및 오디오 데이터 포맷화부(450))에 의해 수행될 수 있다. 프로세스(1000)의 다른 예시적인 흐름이 또한 고려된다. 예를 들어, 프로세스(1000)는 도 10에 도시되지 않은 추가적인 동작을 포함할 수 있고/거나, 도 10에 관해서 열거된 동작 중 일부를 포함하나 전부를 포함하지 않을 수 있고/거나, 도 10에 도시된 순서와 상이한 순서로 수행될 수 있다.
동작(1010)에서, 디지털 오디오 데이터가 나중의 인출을 위해 오디오 버퍼 내에 버퍼링된다. 디지털 오디오 데이터는 네트워크(가령, IP 기반의 비-PTP 네트워크)를 통해 수신된 샘플일 수 있다.
동작(1020)에서, 선택된 오디오 클록 신호가 출력된다. 출력 오디오 클록 신호의 클록 레이트는 디지털 오디오 데이터가 오디오 버퍼 내에 현재 잔존하는 양을 나타내는 점유 레벨에 기반하여 설정될 수 있다.
동작(1030)에서, 디지털 오디오 데이터가 오디오 버퍼로부터 인출되어 출력 오디오 클록 신호에 따라 제공된다. 인출된 디지털 오디오 데이터는 특정한 포맷(가령, I2S 프로토콜에 부합하는 포맷)으로 출력 오디오 클록 신호와의 동기화가 되어 제공될 수 있다.
동작(1040)에서, 현재 출력되고 있는 오디오 클록 신호와는 상이한 클록 레이트를 갖는 새로운 오디오 클록 신호의 출력을 위해 오디오 클록 조정이 수행된다. 예를 들어, 그러한 오디오 클록 조정은 다음과 같은 동작을 포함할 수 있다: 이들 두 오디오 클록 신호 중의 제1 오디오 클록 신호로써, 이어서 이들 두 오디오 클록 신호 중의 제2 오디오 클록 신호로써 패턴 신호를 처리하는 것; 처리된 패턴 신호를, 제2 오디오 클록 신호가 제1 오디오 클록 신호와의 정렬에 이르렀음을 제2 오디오 클록 신호의 특정한 트리거링 엣지에 기반하여 판정하는 데에 사용하는 것; 그리고 그러한 판정에 응답하여 출력 오디오 클록 신호를 새로운 오디오 클록 신호로 스위칭하게 하는 것. 이어서, 동작(1030)이 반복될 수 있다.
다음은 오디오 클록 조정에 관한 다양한 예이다.
예 1에서, 오디오 클록 조정 디바이스는 다음을 포함한다: 선택된 오디오 클록 신호를 출력하는 클록 스위칭부; 및 패턴 신호를 제1 입력 클록 신호로써, 이어서 제2 입력 클록 신호로써 처리하고(위 제1 및 위 제2 입력 클록 신호는 각자의 상이한 클록 레이트(clock rate)를 갖고, 위 제1 및 위 제2 입력 클록 신호 중 하나는 위 선택된 오디오 클록 신호로서 현재 전달되고 있음), 위 제2 입력 클록 신호가 위 제1 입력 클록 신호와의 정렬에 이르렀음을 위 제2 입력 클록 신호의 특정한 트리거링 엣지(triggering edge)에 기반하여 판정하기 위해 위 처리된 패턴 신호를 사용하고, 위 판정에 응답하여 위 클록 스위칭부로 하여금 위 선택된 오디오 클록 신호를 위 제1 및 위 제2 입력 클록 신호 중 나머지 하나로 스위칭하게 하는 스위칭 제어부.
예 2는 예 1의 주제를 포함하는데, 위 스위칭 제어부는 또한 위 특정한 트리거링 엣지를 검출하기 위해 위 처리된 패턴 신호를 사용한다.
예 3은 예 1 또는 예 2의 주제를 포함하는데, 위 클록 스위칭부로 하여금 위 선택된 오디오 클록 신호를 스위칭하게 하는 것은, 위 판정에 응답하여 위 스위칭을 위한 타이밍(timing)을 설정하는 것과, 위 타이밍에 따라 위 클록 스위칭부로 하여금 위 스위칭을 수행하게 하는 것을 포함한다.
예 4는 예 1 내지 예 3 중 임의의 것의 주제를 포함하는데, 위 클록 스위칭부로 하여금 위 선택된 오디오 클록 신호를 스위칭하게 하는 것은, 위 특정한 트리거링 엣지부터 시작하여, 위 제2 입력 클록 신호의 한정된 수의 트리거링 엣지가 검출된 후에 위 클록 스위칭부로 하여금 위 스위칭을 수행하게 하는 것을 포함한다.
예 5는 예 1 내지 예 4 중 임의의 것의 주제를 포함하는데, 위 패턴 신호를 처리하는 것은 위 패턴 신호를 위 제1 입력 클록 신호로써 샘플링하여 샘플링된 패턴 신호를 생성하는 것에 이어서 위 샘플링된 패턴 신호를 위 제2 입력 클록 신호로써 샘플링하여 위 처리된 패턴 신호를 생성하는 것을 포함한다.
예 6은 예 1 내지 예 5 중 임의의 것의 주제를 포함하는데, 위 처리된 패턴 신호를 사용하는 것은 위 처리된 패턴 신호를 위 제1 입력 클록 신호로써 샘플링하여 추가 처리된 패턴 신호를 생성하는 것과, 위 추가 처리된 패턴 신호를 위 패턴 신호와 조합하는 것과, 위 판정을 행하기 위해 위 조합을 위 처리된 패턴 신호와 함께 사용하는 것을 포함한다.
예 7은 예 1 내지 예 6 중 임의의 것의 주제를 포함하는데, 위 제2 입력 클록 신호는 위 제1 입력 클록 신호보다 더 높은 클록 레이트를 갖는다.
예 8은 예 1 내지 예 7 중 임의의 것의 주제를 포함하는데. 위 패턴 신호를 처리하는 것은, 위 패턴 신호를 위 제1 입력 클록 신호로써 한 번 또는 잇따라 샘플링하여 제1 샘플링된 패턴 신호를 생성하는 것과, 위 제1 샘플링된 패턴 신호를 위 제2 입력 클록 신호로써 한 번 샘플링하여 제2 샘플링된 패턴 신호를 생성하는 것을 포함하고, 위 판정을 행하는 것은, 위 제1 샘플링된 패턴 신호가 위 제1 입력 클록 신호의 선행 트리거링 엣지에서 이전의 논리 레벨(logic level)로부터 새로운 논리 레벨로 전이하는(transition) 한편, 위 제2 샘플링된 패턴 신호는 위 제2 입력 클록 신호의 직후의 트리거링 엣지에서, 위 새로운 논리 레벨 대신에, 위 이전의 논리 레벨을 표출함(exhibit)을 판정하는 것을 포함한다.
예 9는 예 1 내지 예 8 중 임의의 것의 주제를 포함하는데, 위 특정한 트리거링 엣지는 위 직후의 트리거링 엣지보다 나중의 것이다.
예 10은 예 1 내지 예 9 중 임의의 것의 주제를 포함하는데, 위 패턴 신호는 위 제1 입력 클록 신호의 분주 신호이다.
예 11에서, 오디오 클록 조정 디바이스는 선택된 오디오 클록 신호를 출력하는 클록 스위칭부와, 스위칭 제어부를 포함하되, 위 스위칭 제어부는, 패턴 신호를 제1 입력 클록 신호로써, 이어서 제2 입력 클록 신호로써 처리하고(위 제1 및 위 제2 입력 클록 신호는 각자의 상이한 클록 레이트를 갖고, 위 제1 및 위 제2 입력 클록 신호 중 하나는 위 선택된 오디오 클록 신호로서 현재 전달되고 있음), 위 제2 입력 클록 신호가 위 제1 입력 클록 신호와의 정렬에 이르렀음을 나타내는 레벨 전이를 표출하는 검출 신호를 위 제2 입력 클록 신호의 특정한 트리거링 엣지를 나타내는 지시자 신호에 기반하여 생성하기 위해 위 처리된 패턴 신호를 사용하는 엣지 검출기와, 위 레벨 전이에 응답하여 위 클록 스위칭부로 하여금 위 선택된 오디오 클록 신호를 위 제1 및 위 제2 입력 클록 신호 중 나머지 하나로 스위칭하게 하는 제어 신호를 제공하는 제어 타이밍 조정기를 포함한다.
예 12는 예 11의 주제를 포함하는데, 위 엣지 검출기는 또한 위 처리된 패턴 신호에 기반하여 위 지시자 신호를 생성한다.
예 13은 예 11 또는 예 12의 주제를 포함하는데, 위 제어 신호를 제공하는 것은, 위 레벨 전이에 응답하여 위 스위칭을 위한 타이밍을 설정하는 것과, 위 제어 신호가 위 타이밍에 따라 위 클록 스위칭부로 하여금 위 스위칭을 수행하게 하도록 위 제어 신호를 생성하는 것을 포함한다.
예 14는 예 11 내지 예 13 중 임의의 것의 주제를 포함하는데, 위 제어 신호를 제공하는 것은, 위 특정한 트리거링 엣지부터 시작하여, 위 제2 입력 클록 신호의 한정된 수의 트리거링 엣지가 위 지시자 신호에 의해 나타내어진 후에 위 제어 신호가 위 클록 스위칭부로 하여금 위 스위칭을 수행하게 하도록 위 제어 신호를 생성하는 것을 포함한다.
예 15는 예 11 내지 예 14 중 임의의 것의 주제를 포함하는데, 위 패턴 신호를 처리하는 것은 위 패턴 신호를 위 제1 입력 클록 신호로써 샘플링하여 샘플링된 패턴 신호를 생성하는 것에 이어서 위 샘플링된 패턴 신호를 위 제2 입력 클록 신호로써 샘플링하여 위 처리된 패턴 신호를 생성하는 것을 포함한다.
예 16은 예 11 내지 예 15 중 임의의 것의 주제를 포함하는데, 위 검출 신호를 생성하는 것은, 위 처리된 패턴 신호를 위 제1 입력 클록 신호로써 샘플링하여 추가 처리된 패턴 신호를 생성하는 것과, 위 패턴 신호 및 위 추가 처리된 패턴 신호의 조합을 표출하는 다른 지시자 신호를 생성하는 것과, 위 검출 신호를 생성하기 위해 위 다른 지시자 신호를 위 지시자 신호로써 샘플링하는 것을 포함한다.
예 17은 예 11 내지 예 16 중 임의의 것의 주제를 포함하는데, 위 제2 입력 클록 신호는 위 제1 입력 클록 신호보다 더 높은 클록 레이트를 갖는다.
예 18은 예 11 내지 예 16 중 임의의 것의 주제를 포함하는데, 위 패턴 신호는 위 제1 입력 클록 신호의 분주 신호이다.
예 19에서, 오디오 클록 조정 방법은 다음을 포함한다: 선택된 오디오 클록 신호를 출력하는 단계; 패턴 신호를 제1 입력 클록 신호로써, 이어서 제2 입력 클록 신호로써 처리하는 단계(위 제1 및 위 제2 입력 클록 신호는 각자의 상이한 클록 레이트를 갖고, 위 제1 및 위 제2 입력 클록 신호 중 하나는 위 선택된 오디오 클록 신호로서 현재 전달되고 있음); 위 제2 입력 클록 신호가 위 제1 입력 클록 신호와의 정렬에 이르렀음을 위 제2 입력 클록 신호의 특정한 트리거링 엣지에 기반하여 판정하기 위해 위 처리된 패턴 신호를 사용하는 단계; 및 위 판정에 응답하여 위 선택된 오디오 클록 신호를 위 제1 및 위 제2 입력 클록 신호 중 나머지 하나로 스위칭하는 단계.
예 20은 예 19의 주제를 포함하는데, 위 방법은 위 특정한 트리거링 엣지를 검출하기 위해 위 처리된 패턴 신호를 사용하는 단계를 더 포함한다.
예 21은 예 19 또는 예 20의 주제를 포함하는데, 위 스위칭하는 단계는, 위 판정에 응답하여 위 스위칭을 위한 타이밍을 설정하는 것과, 위 타이밍에 따라 위 스위칭을 수행하는 단계를 포함한다.
예 22는 예 19 내지 예 21 중 임의의 것의 주제를 포함하는데, 위 스위칭하는 단계는, 위 특정한 트리거링 엣지부터 시작하여, 위 제2 입력 클록 신호의 한정된 수의 트리거링 엣지가 검출된 후에 위 스위칭을 수행하는 단계를 포함한다.
예 23은 예 19 내지 예 22 중 임의의 것의 주제를 포함하는데, 위 패턴 신호를 처리하는 단계는 위 패턴 신호를 위 제1 입력 클록 신호로써 샘플링하여 샘플링된 패턴 신호를 생성하는 것에 이어서 위 샘플링된 패턴 신호를 위 제2 입력 클록 신호로써 샘플링하여 위 처리된 패턴 신호를 생성하는 단계를 포함한다.
예 24는 예 19 내지 예 23 중 임의의 것의 주제를 포함하는데, 위 처리된 패턴 신호를 사용하는 단계는 위 처리된 패턴 신호를 위 제1 입력 클록 신호로써 샘플링하여 추가 처리된 패턴 신호를 생성하는 단계와, 위 추가 처리된 패턴 신호를 위 패턴 신호와 조합하는 단계와, 위 판정을 행하기 위해 위 조합을 위 처리된 패턴 신호와 함께 사용하는 단계를 포함한다.
예 25는 예 19 내지 예 24 중 임의의 것의 주제를 포함하는데, 위 제2 입력 클록 신호는 위 제1 입력 클록 신호보다 더 높은 클록 레이트를 갖는다.
예 26은 예 19 내지 예 25 중 임의의 것의 주제를 포함하는데, 위 패턴 신호를 처리하는 단계는, 위 패턴 신호를 위 제1 입력 클록 신호로써 한 번 또는 잇따라 샘플링하여 제1 샘플링된 패턴 신호를 생성하는 단계와, 위 제1 샘플링된 패턴 신호를 위 제2 입력 클록 신호로써 한 번 샘플링하여 제2 샘플링된 패턴 신호를 생성하는 단계를 포함하고, 위 판정하는 단계는, 위 제1 샘플링된 패턴 신호가 위 제1 입력 클록 신호의 선행 트리거링 엣지에 응답하여 이전의 논리 레벨로부터 새로운 논리 레벨로 전이하는 한편, 위 제2 샘플링된 패턴 신호는 위 제2 입력 클록 신호의 직후의 트리거링 엣지에 응답하여, 위 새로운 논리 레벨 대신에, 위 이전의 논리 레벨을 표출함을 판정하는 단계를 포함한다.
예 27은 예 26의 주제를 포함하는데, 위 특정한 트리거링 엣지는 위 직후의 트리거링 엣지보다 나중의 것이다.
예 28은 예 19 내지 예 27 중 임의의 것의 주제를 포함하는데, 위 패턴 신호는 위 제1 입력 클록 신호의 분주 신호이다.
예 29에서, 오디오 클록 조정 방법은 다음을 포함한다: 선택된 오디오 클록 신호를 출력하는 단계; 패턴 신호를 제1 입력 클록 신호로써, 이어서 제2 입력 클록 신호로써 처리하는 단계(위 제1 및 위 제2 입력 클록 신호는 각자의 상이한 클록 레이트를 갖고, 위 제1 및 위 제2 입력 클록 신호 중 하나는 위 선택된 오디오 클록 신호로서 현재 전달되고 있음); 위 제2 입력 클록 신호가 위 제1 입력 클록 신호와의 정렬에 이르렀음을 나타내는 레벨 전이를 표출하는 검출 신호를 위 제2 입력 클록 신호의 특정한 트리거링 엣지를 나타내는 지시자 신호에 기반하여 생성하기 위해 위 처리된 패턴 신호를 사용하는 단계; 및 위 레벨 전이에 응답하여 위 선택된 오디오 클록 신호가 위 제1 및 위 제2 입력 클록 신호 중 나머지 하나로 스위칭되게 하는 제어 신호를 제공하는 단계.
예 30은 예 29의 주제를 포함하는데, 위 방법은 위 처리된 패턴 신호에 기반하여 위 지시자 신호를 생성하는 단계를 더 포함한다.
예 31은 예 29 또는 예 30의 주제를 포함하는데, 위 제어 신호를 제공하는 단계는, 위 레벨 전이에 응답하여 위 스위칭을 위한 타이밍을 설정하는 것과, 위 제어 신호가 위 타이밍에 따라 위 스위칭을 수행하게 하도록 위 제어 신호를 생성하는 단계를 포함한다.
예 32는 예 29 내지 예 31 중 임의의 것의 주제를 포함하는데, 위 스위칭하는 단계는, 위 특정한 트리거링 엣지부터 시작하여, 위 제2 입력 클록 신호의 한정된 수의 트리거링 엣지가 위 지시자 신호에 의해 나타내어진 후에 위 제어 신호가 위 스위칭을 수행하게 하도록 위 제어 신호를 생성하는 단계를 포함한다.
예 33은 예 29 내지 예 32 중 임의의 것의 주제를 포함하는데, 위 패턴 신호를 처리하는 단계는 위 패턴 신호를 위 제1 입력 클록 신호로써 샘플링하여 샘플링된 패턴 신호를 생성하는 것에 이어서 위 샘플링된 패턴 신호를 위 제2 입력 클록 신호로써 샘플링하여 위 처리된 패턴 신호를 생성하는 단계를 포함한다.
예 34는 예 29 내지 예 33 중 임의의 것의 주제를 포함하는데, 위 검출 신호를 생성하는 단계는, 위 처리된 패턴 신호를 위 제1 입력 클록 신호로써 샘플링하여 추가 처리된 패턴 신호를 생성하는 단계와, 위 패턴 신호 및 위 추가 처리된 패턴 신호의 조합을 표출하는 다른 지시자 신호를 생성하는 단계와, 위 검출 신호를 생성하기 위해 위 다른 지시자 신호를 위 지시자 신호로써 샘플링하는 단계를 포함한다.
예 35는 예 29 내지 예 34 중 임의의 것의 주제를 포함하는데, 위 제2 입력 클록 신호는 위 제1 입력 클록 신호보다 더 높은 클록 레이트를 갖는다.
예 36은 예 29 내지 예 35 중 임의의 것의 주제를 포함하는데, 위 패턴 신호는 위 제1 입력 클록 신호의 분주 신호이다.
예 37에서, 네트워크 기반 전관 방송(Public Address: PA)에서의 오디오 클록 조정을 위한 디바이스는 다음을 포함한다: 디지털 오디오 데이터가 나중의 인출을 위해 버퍼링된(buffered) 오디오 버퍼; 예 1 내지 예 18 중 임의의 것에 기재된 오디오 클록 조정 디바이스; 및 위 디지털 오디오 데이터를 위 오디오 버퍼로부터 인출하여 위 디지털 오디오 데이터를 위 선택된 오디오 클록 신호에 따라 제공하는 오디오 데이터 포맷화부.
예 38에서, 네트워크 기반 전관 방송(Public Address: PA)에서의 오디오 클록 조정을 위한 방법은 다음을 포함한다: 디지털 오디오 데이터를 나중의 인출을 위해 오디오 버퍼 내에 버퍼링하는 단계; 예 19 내지 예 36 중 임의의 것에 기재된 오디오 클록 조정 방법을 수행하는 단계; 및 위 디지털 오디오 데이터를 위 오디오 버퍼로부터 인출하여 위 디지털 오디오 데이터를 위 선택된 오디오 클록 신호에 따라 제공하는 단계.
특정한 예에서, 본 문서에서 언급된 장치, 디바이스, 시스템, 머신 등은 임의의 적합한 유형의 컴퓨팅 장치이거나, 이를 포함하거나, 이에 구현될 수 있다. 컴퓨팅 장치는 프로세서 및 프로세서에 의해 판독가능한 컴퓨터 판독가능 저장 매체를 포함할 수 있다. 프로세서는 컴퓨터 판독가능 저장 매체 내에 저장된 하나 이상의 명령어를 실행할 수 있다. 프로세서는 또한 컴퓨터 판독가능 저장 매체 내에 저장된 다른 정보를 판독할 수 있다. 추가로, 프로세서는 컴퓨터 판독가능 저장 매체 내에 새로운 정보를 저장할 수 있고 컴퓨터 판독가능 저장 매체 내에 저장된 어떤 정보를 갱신할 수 있다. 프로세서는, 예컨대, 중앙 처리 유닛(Central Processing Unit: CPU), 디지털 신호 프로세서(Digital Signal Processor: DSP), 그래픽 처리 유닛(Graphics Processing Unit: GPU), 프로세서 코어(processor core), 마이크로프로세서(microprocessor), 마이크로제어기(microcontroller), 필드 프로그램가능 게이트 어레이(Field-Programmable Gate Array: FPGA), 애플리케이션 특정 집적 회로(Application Specific Integrated Circuit: ASIC), 다른 하드웨어 및 로직 회로, 또는 이의 임의의 적합한 조합을 포함할 수 있다. 컴퓨터 판독가능 저장 매체는 다양한 정보, 예컨대, 프로세서에 의해 수행될 수 있는 프로세서 실행가능(processor executable) 명령어의 세트 및/또는 다른 정보로써 인코딩된다. 예를 들어, 컴퓨터 판독가능 저장 매체는 프로세서에 의해 실행되는 경우 컴퓨팅 장치(가령, 프로세서)로 하여금 본 문서에 개시된 몇몇 동작을 수행하게 하는 컴퓨터 프로그램 명령어 및/또는 그러한 동작에서 사용되는 정보, 데이터, 변수, 상수, 데이터 구조, 기타 등등이 내부에 저장될 수 있다. 컴퓨터 판독가능 저장 매체는, 예컨대, 판독 전용 메모리(Read-Only Memory: ROM), 랜덤 액세스 메모리(Random-Access Memory: RAM), 휘발성(volatile) 메모리, 비휘발성(non-volatile) 메모리, 착탈가능(removable) 메모리, 비착탈가능(non-removable) 메모리, 플래시(flash) 메모리, 솔리드 스테이트(solid-state) 메모리, 다른 타입의 메모리 디바이스, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM, DVD와 같은 광 기록 매체, 플롭티컬 디스크와 같은 자기-광 매체, 다른 타입의 저장 디바이스 및 저장 매체, 또는 이의 임의의 적합한 조합을 포함할 수 있다.
특정한 예에서, 본 문서에 기술된 동작, 기법, 프로세스, 또는 이의 어떤 양상이나 부분은 컴퓨터 프로그램 제품 내에 체현될 수 있다. 그러한 컴퓨터 프로그램은 컴퓨터에 의해 실행될 수 있는 어떤 유형의 (가령, 컴파일형(compiled) 또는 해석형(interpreted)) 프로그래밍 언어, 예컨대, 어셈블리(assembly), 기계어(machine language), 프로시저형(procedural) 언어, 객체지향(object-oriented) 언어 등등으로 구현될 수 있고, 하드웨어 구현과 조합될 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독가능 저장 매체의 형태로 배포될 수 있거나 온라인으로 배포될 수 있다. 온라인 배포를 위해, 컴퓨터 프로그램 제품의 일부 또는 전부가 서버(가령, 서버의 컴퓨터 판독가능 저장 매체) 내에 일시적으로 저장되거나 일시적으로 생성될 수 있다.
이상의 설명은 상세하게 몇몇 예를 예시하고 기술하기 위해 제시되었다. 본 개시의 범위에서 벗어나지 않고서 위의 교시에 비추어 많은 수정 및 변형이 가능함을 당업자는 응당 이해할 것이다. 다양한 예에서, 전술된 기법이 상이한 순서로 수행되고/거나, 전술된 시스템, 아키텍처, 디바이스, 회로 및 유사한 것의 컴포넌트 중 일부가 상이한 방식으로 결합 또는 조합되거나, 다른 컴포넌트 또는 이의 균등물에 의해 대치 또는 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 본 개시의 범위는 개시된 그 형태에 한정되어서는 안 되며, 후술하는 청구항 및 이의 균등물에 의해 정해져야 한다.
105: 네트워크 기반 전관 방송 송신기
110: 네트워크 기반 전관 방송 수신기
410: 오디오 데이터 수신부
415: 외부 인터페이스
420: 오디오 버퍼
440: 오디오 클록 조정부
450: 오디오 데이터 포맷화부
455: 내부 인터페이스

Claims (18)

  1. 오디오 클록 조정 디바이스로서,
    선택된 오디오 클록 신호를 출력하는 클록 스위칭부와,
    패턴 신호를 제1 입력 클록 신호로써 처리하고, 상기 처리된 패턴 신호를 제2 입력 클록 신호로써 처리하여 더 처리된 패턴 신호를 생성 - 상기 제1 및 상기 제2 입력 클릭 신호는 각자의 상이한 클록 레이트(clock rate)를 갖고, 상기 제1 및 상기 제2 입력 클록 신호 중 하나는 상기 선택된 오디오 클록 신호로서 현재 전달되고 있음 - 하고, 상기 더 처리된 패턴 신호를 사용하여 상기 제2 입력 클록 신호의 트리거링 엣지(triggering edge)를 검출하고, 상기 제2 입력 클록 신호가 상기 제1 입력 클록 신호와의 정렬에 이르렀음을 상기 검출에 기반하여 판정하고, 상기 판정에 응답하여, 상기 클록 스위칭부로 하여금 상기 선택된 오디오 클록 신호를 상기 제1 및 상기 제2 입력 클록 신호 중 나머지 하나로 스위칭하게 하는 스위칭 제어부를 포함하는,
    오디오 클록 조정 디바이스.
  2. 삭제
  3. 제1항에 있어서,
    상기 클록 스위칭부로 하여금 상기 선택된 오디오 클록 신호를 스위칭하게 하는 것은, 상기 판정에 응답하여 상기 스위칭을 위한 타이밍(timing)을 설정하는 것과, 상기 타이밍에 따라 상기 클록 스위칭부로 하여금 상기 스위칭을 수행하게 하는 것을 포함하는,
    오디오 클록 조정 디바이스.
  4. 제1항에 있어서,
    상기 클록 스위칭부로 하여금 상기 선택된 오디오 클록 신호를 스위칭하게 하는 것은, 상기 검출된 트리거링 엣지부터 시작하여, 상기 제2 입력 클록 신호의 한정된 수의 트리거링 엣지가 검출된 후에 상기 클록 스위칭부로 하여금 상기 스위칭을 수행하게 하는 것을 포함하는,
    오디오 클록 조정 디바이스.
  5. 제1항에 있어서,
    상기 처리된 패턴 신호는 상기 패턴 신호를 상기 제1 입력 클록 신호로써 샘플링하여 생성된 샘플링된 패턴 신호이고, 상기 더 처리된 패턴 신호는 상기 샘플링된 패턴 신호를 상기 제2 입력 클록 신호로써 샘플링하여 생성된 다른 샘플링된 패턴 신호인,
    오디오 클록 조정 디바이스.
  6. 제1항에 있어서,
    상기 판정을 행하는 것은, 상기 더 처리된 패턴 신호를 상기 제1 입력 클록 신호로써 샘플링하여 추가 처리된 패턴 신호를 생성하는 것과, 상기 추가 처리된 패턴 신호를 상기 처리된 패턴 신호와 조합하는 것과, 상기 판정을 행하기 위해 상기 조합을 사용하는 것을 포함하는,
    오디오 클록 조정 디바이스.
  7. 제1항에 있어서,
    상기 제2 입력 클록 신호는 상기 제1 입력 클록 신호보다 더 높은 클록 레이트를 갖는,
    오디오 클록 조정 디바이스.
  8. 제1항에 있어서,
    상기 처리된 패턴 신호는 상기 패턴 신호를 상기 제1 입력 클록 신호로써 한 번 또는 잇따라 샘플링하여 생성된 제1 샘플링된 패턴 신호이고, 상기 처리된 패턴 신호를 상기 제2 입력 클록 신호로써 처리하는 것은 상기 제1 샘플링된 패턴 신호를 상기 제2 입력 클록 신호로써 한 번 샘플링하여 제2 샘플링된 패턴 신호를 생성하는 것을 포함하고,
    상기 판정을 행하는 것은, 상기 제1 샘플링된 패턴 신호가 상기 제1 입력 클록 신호의 선행 트리거링 엣지에서 이전의 논리 레벨(logic level)로부터 새로운 논리 레벨로 전이하는(transition) 한편, 상기 제2 샘플링된 패턴 신호는 상기 제2 입력 클록 신호의 직후의 트리거링 엣지에서, 상기 새로운 논리 레벨 대신에, 상기 이전의 논리 레벨을 표출함(exhibit)을 판정하는 것을 포함하는,
    오디오 클록 조정 디바이스.
  9. 제8항에 있어서,
    상기 검출된 트리거링 엣지는 상기 직후의 트리거링 엣지보다 나중인,
    오디오 클록 조정 디바이스.
  10. 제1항에 있어서,
    상기 패턴 신호는 상기 제1 입력 클록 신호의 분주 신호인,
    오디오 클록 조정 디바이스.
  11. 오디오 클록 조정 디바이스로서,
    선택된 오디오 클록 신호를 출력하는 클록 스위칭부와,
    스위칭 제어부를 포함하되, 상기 스위칭 제어부는,
    패턴 신호를 제1 입력 클록 신호로써 처리하고, 상기 처리된 패턴 신호를 제2 입력 클록 신호로써 처리하여 더 처리된 패턴 신호를 생성 - 상기 제1 및 상기 제2 입력 클록 신호는 각자의 상이한 클록 레이트를 갖고, 상기 제1 및 상기 제2 입력 클록 신호 중 하나는 상기 선택된 오디오 클록 신호로서 현재 전달되고 있음 - 하고, 상기 더 처리된 패턴 신호를 사용하여 상기 제2 입력 클록 신호의 트리거링 엣지를 나타내는 지시자 신호를 생성하고, 상기 제2 입력 클록 신호가 상기 제1 입력 클록 신호와의 정렬에 이르렀음을 나타내는 레벨 전이(level transition)를 표출하는 검출 신호를 상기 지시자 신호에 기반하여 생성하는 엣지 검출기와,
    상기 레벨 전이에 응답하여, 상기 클록 스위칭부로 하여금 상기 선택된 오디오 클록 신호를 상기 제1 및 상기 제2 입력 클록 신호 중 나머지 하나로 스위칭하게 하는 제어 신호를 제공하는 제어 타이밍 조정기를 포함하는,
    오디오 클록 조정 디바이스.
  12. 삭제
  13. 제11항에 있어서,
    상기 제어 신호를 제공하는 것은, 상기 레벨 전이에 응답하여 상기 스위칭을 위한 타이밍을 설정하는 것과, 상기 제어 신호가 상기 타이밍에 따라 상기 클록 스위칭부로 하여금 상기 스위칭을 수행하게 하도록 상기 제어 신호를 생성하는 것을 포함하는,
    오디오 클록 조정 디바이스.
  14. 제11항에 있어서,
    상기 제어 신호를 제공하는 것은, 상기 지시자 신호에 의해 나타내어진 상기 트리거링 엣지부터 시작하여, 상기 제2 입력 클록 신호의 한정된 수의 트리거링 엣지가 상기 지시자 신호에 의해 나타내어진 후에 상기 제어 신호가 상기 클록 스위칭부로 하여금 상기 스위칭을 수행하게 하도록 상기 제어 신호를 생성하는 것을 포함하는,
    오디오 클록 조정 디바이스.
  15. 제11항에 있어서,
    상기 처리된 패턴 신호는 상기 패턴 신호를 상기 제1 입력 클록 신호로써 샘플링하여 생성된 샘플링된 패턴 신호이고, 상기 더 처리된 패턴 신호는 상기 샘플링된 패턴 신호를 상기 제2 입력 클록 신호로써 샘플링하여 생성된 다른 샘플링된 패턴 신호인,
    오디오 클록 조정 디바이스.
  16. 제11항에 있어서,
    상기 검출 신호를 생성하는 것은, 상기 더 처리된 패턴 신호를 상기 제1 입력 클록 신호로써 샘플링하여 추가 처리된 패턴 신호를 생성하는 것과, 상기 처리된 패턴 신호 및 상기 추가 처리된 패턴 신호의 조합을 표출하는 다른 지시자 신호를 생성하는 것과, 상기 검출 신호를 생성하기 위해 상기 다른 지시자 신호를 상기 지시자 신호로써 샘플링하는 것을 포함하는,
    오디오 클록 조정 디바이스.
  17. 제11항에 있어서,
    상기 제2 입력 클록 신호는 상기 제1 입력 클록 신호보다 더 높은 클록 레이트를 갖는,
    오디오 클록 조정 디바이스.
  18. 제11항에 있어서,
    상기 패턴 신호는 상기 제1 입력 클록 신호의 분주 신호인,
    오디오 클록 조정 디바이스.
KR1020220015849A 2022-02-07 2022-02-07 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송 KR102413831B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220015849A KR102413831B1 (ko) 2022-02-07 2022-02-07 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송
KR1020220076486A KR102572664B1 (ko) 2022-02-07 2022-06-22 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송
PCT/KR2022/021672 WO2023149665A1 (ko) 2022-02-07 2022-12-29 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220015849A KR102413831B1 (ko) 2022-02-07 2022-02-07 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220076486A Division KR102572664B1 (ko) 2022-02-07 2022-06-22 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송

Publications (1)

Publication Number Publication Date
KR102413831B1 true KR102413831B1 (ko) 2022-06-28

Family

ID=82268503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220015849A KR102413831B1 (ko) 2022-02-07 2022-02-07 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송

Country Status (1)

Country Link
KR (1) KR102413831B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023149665A1 (ko) * 2022-02-07 2023-08-10 주식회사 인터엠 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150023558A (ko) * 2012-06-01 2015-03-05 블랙베리 리미티드 다중 포맷 디지털 오디오 인터페이스
KR101698979B1 (ko) * 2015-02-23 2017-01-24 주식회사 인터엠 전관 방송용 오디오 앰프 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150023558A (ko) * 2012-06-01 2015-03-05 블랙베리 리미티드 다중 포맷 디지털 오디오 인터페이스
KR101698979B1 (ko) * 2015-02-23 2017-01-24 주식회사 인터엠 전관 방송용 오디오 앰프 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023149665A1 (ko) * 2022-02-07 2023-08-10 주식회사 인터엠 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송

Similar Documents

Publication Publication Date Title
KR102400936B1 (ko) 네트워크 기반 전관 방송에서의 오디오 클록 조정
AU2019201701C1 (en) Metadata for ducking control
KR102482049B1 (ko) 네트워크 기반 전관 방송에서의 버퍼 점유 예측을 통한 오디오 클록 조정
US11531515B2 (en) Synchronized audio mixing
US20190079645A1 (en) Social Playback Queues
US8310965B1 (en) Buffered audio system with synchronizing bus controller
KR102413831B1 (ko) 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송
KR102460188B1 (ko) 자원 효율적인 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송
KR102572664B1 (ko) 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송
KR102460187B1 (ko) 오류에 강한 오디오 클록 조정 및 이를 이용한 네트워크 기반 전관 방송
CN110798458A (zh) 数据同步方法、装置、设备及计算机可读存储介质
KR101401990B1 (ko) 네트워크 기반 오디오 송수신기에서의 데이터 버퍼링 제어 방법 및 그 장치
US20240022777A1 (en) Priority Media Content
KR102611884B1 (ko) 네트워크 기반 전관 방송에서의 다채널 오디오 데이터 출력을 위한 오디오 클록 조정
US20130245798A1 (en) Method and apparatus for signal processing based upon characteristics of music
KR102517110B1 (ko) 네트워크 기반 전관 방송에서의 노이즈 레벨 분석
US8965755B2 (en) Acoustic data communication device
KR102611882B1 (ko) 디지털 오디오 매트릭스 스위칭기 및 이를 이용한 전관 방송
KR102331893B1 (ko) 실내 환경 내의 비상 전관 방송의 제어
KR102494043B1 (ko) 축소된 시간 구간을 따라서 판정된 추가적인 신호 상관관계에 기반한 전관 방송 모니터링
US20200258549A1 (en) System and Method for Improved Transmission of Digital Data
KR101921083B1 (ko) 네트워크 기반의 선택적 품질의 음원 방송을 위한 기법
US10348880B2 (en) System and method for generating audio data
JPH0983673A (ja) 音声通信システム、音声通信方法および送受信装置
JP2000132920A (ja) 信号処理装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant