KR102411431B1 - Detection circuit - Google Patents

Detection circuit Download PDF

Info

Publication number
KR102411431B1
KR102411431B1 KR1020160008244A KR20160008244A KR102411431B1 KR 102411431 B1 KR102411431 B1 KR 102411431B1 KR 1020160008244 A KR1020160008244 A KR 1020160008244A KR 20160008244 A KR20160008244 A KR 20160008244A KR 102411431 B1 KR102411431 B1 KR 102411431B1
Authority
KR
South Korea
Prior art keywords
transistor
detection circuit
voltage
output
circuit
Prior art date
Application number
KR1020160008244A
Other languages
Korean (ko)
Other versions
KR20160091284A (en
Inventor
마사카즈 스기우라
아츠시 이가라시
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20160091284A publication Critical patent/KR20160091284A/en
Application granted granted Critical
Publication of KR102411431B1 publication Critical patent/KR102411431B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

검출 회로의 전원 기동 직후에 있어서의 오검출을 회피한 검출 회로를 제공한다.
전압 입력 단자와 전압 출력 단자의 사이에 설치된 출력 트랜지스터와, 전압 출력 단자에 접속된 부하의 오픈을 검출하는 부하 오픈 검출 회로를 구비하고, 부하 오픈 검출 회로의 출력 회로는, 출력 트랜지스터와 게이트를 공통으로 하여 접속된 제1 트랜지스터와, 게이트에 부하 오픈을 검출한 신호가 입력되는 제2 트랜지스터가 직렬로 접속된 구성을 가지고, 제1 트랜지스터는 출력 트랜지스터가 오프되어 있을 때에 오프되는 구성으로 한 검출 회로이다. A detection circuit that avoids erroneous detection immediately after power-up of the detection circuit is provided.
An output transistor provided between a voltage input terminal and a voltage output terminal, and a load open detection circuit for detecting an open of a load connected to the voltage output terminal, wherein the output circuit of the load open detection circuit has an output transistor and a gate in common A detection circuit having a configuration in which a first transistor connected as , and a second transistor to which a signal for detecting load open is input to a gate are connected in series, and the first transistor is turned off when the output transistor is turned off to be.

Description

검출 회로{DETECTION CIRCUIT}detection circuit {DETECTION CIRCUIT}

본 발명은, 접속되는 부하의 오픈을 검출하는 검출 회로에 관한 것이다. The present invention relates to a detection circuit for detecting the open of a load to be connected.

도 6은, 종래의 검출 회로이다. 종래의 검출 회로는, 전압 입력 단자(401)와, 전압 출력 단자(402)와, 출력 트랜지스터(403)와, 제어 회로(404)와, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하는 부하 오픈 검출 회로(405), 부하 오픈 검출 회로(405)의 출력 단자(406)를 구비하고 있다. 6 is a conventional detection circuit. A conventional detection circuit detects the opening of a load connected to a voltage input terminal 401 , a voltage output terminal 402 , an output transistor 403 , a control circuit 404 , and a voltage output terminal 402 . A load open detection circuit 405 and an output terminal 406 of the load open detection circuit 405 are provided.

제어 회로(404)는, 출력 트랜지스터(403)를 온 오프 제어한다. 부하 오픈 검출 회로(405)는, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하면, 검출 신호를 출력 단자(406)에 출력한다. The control circuit 404 turns on/off the output transistor 403 . The load open detection circuit 405 outputs a detection signal to the output terminal 406 when detecting the open of a load connected to the voltage output terminal 402 .

부하 오픈 검출 회로(405)에 있어서는, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하기 위해, 출력 트랜지스터(403)의 전류를 감시하는 방법이 잘 이용되고 있다. 예를 들면, 전압 입력 단자(401)와 출력 트랜지스터(403) 사이에 저항(410)을 설치하고, 그 양단에 생기는 전압으로 판정한다. 전압 출력 단자(402)에 접속되는 부하의 오픈 상태에서는, 출력 트랜지스터(403)에는 전류가 흐르지 않을 것이기 때문에, 상술한 바와 같이 하여 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하고 있다. In the load open detection circuit 405 , in order to detect the open of the load connected to the voltage output terminal 402 , the method of monitoring the current of the output transistor 403 is well used. For example, a resistor 410 is provided between the voltage input terminal 401 and the output transistor 403, and the voltage generated at both ends is determined. In the open state of the load connected to the voltage output terminal 402 , no current will flow through the output transistor 403 , so the open of the load connected to the voltage output terminal 402 is detected as described above.

일본국 특허공개 평6-289087호 공보Japanese Patent Laid-Open No. 6-289087

출력 트랜지스터(403)는, 전압 출력 단자(402)에 접속되는 부하에 따라, 큰 전류를 흐르게 하도록 하기 위해, 소자 사이즈가 크고, 입력 용량도 크다. 출력 트랜지스터(403)의 큰 입력 용량을 충방전하여 온 오프 제어하려면, 물리적으로 시간을 필요로 하기 때문에, 검출 회로의 전원 기동 시에 즉시 출력 트랜지스터(403)가 온 상태가 되는 것은 어렵다. 따라서, 검출 회로의 전원 기동 직후에 있어서는, 출력 트랜지스터(403)는 오프 상태를 나타내고, 실제로는 부하의 오픈 상태로는 되어 있지 않음에도 불구하고, 저항(410)에는 전압이 생기지 않는다. The output transistor 403 has a large element size and a large input capacitance in order to allow a large current to flow according to the load connected to the voltage output terminal 402 . It is difficult to immediately turn on the output transistor 403 when the power supply of the detection circuit is started because it takes time physically to charge/discharge the large input capacitance of the output transistor 403 and perform on-off control. Therefore, immediately after power-up of the detection circuit, the output transistor 403 shows an off state, and no voltage is generated in the resistor 410 even though the load is not actually in an open state.

따라서, 도 6에 나타내는 종래의 검출 회로에서는, 검출 회로의 전원 기동 직후에 있어서, 저항(410)에 생기는 전압이 작다고 하여 부하 오픈 검출 회로(405)에 의해 오판정되어 버린다는 문제가 있었다. Accordingly, in the conventional detection circuit shown in Fig. 6, there is a problem that the load open detection circuit 405 makes an erroneous determination immediately after the power supply of the detection circuit is turned on because the voltage generated in the resistor 410 is small.

본 발명은, 이상과 같은 문제를 해소하기 위해 고안된 것이며, 검출 회로의 전원 기동 직후에 있어서의 오검출을 회피한 검출 회로를 제공하는 것이다. The present invention has been devised to solve the above problems, and an object of the present invention is to provide a detection circuit that avoids erroneous detection immediately after power-on of the detection circuit.

종래의 과제를 해결하기 위해, 본 발명의 검출 회로는 이하와 같은 구성으로 했다. In order to solve the conventional problem, the detection circuit of this invention was set as the following structure.

전압 입력 단자와 전압 출력 단자의 사이에 설치된 출력 트랜지스터와, 전압 출력 단자에 접속된 부하의 오픈을 검출하는 부하 오픈 검출 회로를 구비하고, 부하 오픈 검출 회로의 출력 회로는, 출력 트랜지스터와 게이트를 공통으로 접속된 제1 트랜지스터와, 게이트에 부하 오픈을 검출한 신호가 입력되는 제2 트랜지스터가 직렬로 접속된 구성을 가지고, 제1 트랜지스터는 출력 트랜지스터가 오프되어 있을 때에 오프되는 구성으로 한 검출 회로이다. An output transistor provided between a voltage input terminal and a voltage output terminal, and a load open detection circuit for detecting an open of a load connected to the voltage output terminal, wherein the output circuit of the load open detection circuit has an output transistor and a gate in common A detection circuit having a configuration in which a first transistor connected to , and a second transistor to which a signal for detecting load open is input to a gate are connected in series, wherein the first transistor is turned off when the output transistor is turned off .

본 발명의 검출 회로에 의하면, 전원 기동 직후에 있어서의 오검출을 회피한 검출 회로를 제공하는 것이 가능해진다. ADVANTAGE OF THE INVENTION According to the detection circuit of this invention, it becomes possible to provide the detection circuit which avoided erroneous detection in immediately after power-up.

도 1은 본 실시 형태의 검출 회로를 나타내는 설명도이다.
도 2는 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다.
도 3은 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다.
도 4는 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다.
도 5는 본 실시 형태의 검출 회로의 전압 회로의 일례를 나타내는 설명도이다.
도 6은 종래의 검출 회로를 나타내는 설명도이다. BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing which shows the detection circuit of this embodiment.
2 is an explanatory diagram showing another example of the detection circuit of the present embodiment.
3 is an explanatory diagram showing another example of the detection circuit of the present embodiment.
4 is an explanatory diagram showing another example of the detection circuit of the present embodiment.
5 is an explanatory diagram showing an example of a voltage circuit of the detection circuit of the present embodiment.
6 is an explanatory diagram showing a conventional detection circuit.

이하, 본 실시 형태에 대해서, 도면을 참조하여 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, this embodiment is demonstrated with reference to drawings.

도 1은, 본 실시 형태의 검출 회로를 나타내는 설명도이다. 1 : is explanatory drawing which shows the detection circuit of this embodiment.

본 실시 형태의 검출 회로는, 전압 입력 단자(401)와, 전압 출력 단자(402)와, 전압 입력 단자(401)와 전압 출력 단자(402)의 사이에 접속된 출력 트랜지스터(403)와, 제어 회로(404)와, 부하 오픈 검출 회로(405)와, 부하 오픈 검출 회로(405)의 출력 단자(406)와, 저항(410)을 구비하고 있다. 부하 오픈 검출 회로(405)는, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출한다. 저항(410)은, 출력 트랜지스터(403)의 전류를 감시하기 위해, 그 전류에 따른 전압을 발생시킨다. The detection circuit of the present embodiment includes a voltage input terminal 401 , a voltage output terminal 402 , an output transistor 403 connected between the voltage input terminal 401 and a voltage output terminal 402 , and control A circuit 404 , a load open detection circuit 405 , an output terminal 406 of the load open detection circuit 405 , and a resistor 410 are provided. The load open detection circuit 405 detects the open of a load connected to the voltage output terminal 402 . The resistor 410 generates a voltage according to the current in order to monitor the current of the output transistor 403 .

부하 오픈 검출 회로(405)는, 전압 회로(101)와, 전압원(102)과, 비교기(103)와, 트랜지스터(104)와, 트랜지스터(105)와, 전류원(106)을 구비하고 있다. 전압 회로(101)는, 저항(410)의 양단에 생기는 전압에 의거한 VSS 기준의 전압 VSIG를 발생시킨다. 전압원(102)은, 기준 전압 VREF를 발생시킨다. 비교기(103)는, 전압 VSIG와 기준 전압 VREF를 비교하여, 트랜지스터(104)의 온 오프를 제어한다. 트랜지스터(105)는, 출력 트랜지스터(403)와 게이트가 공통으로 접속되며, 트랜지스터(104)와 직렬 접속된다. 전류원(106)은, 직렬 접속된 트랜지스터(104 및 105)와 직렬 접속되며, 그 접속점은 출력 단자(406)와 접속된다. 트랜지스터(104 및 105)와 전류원(106)은, 부하 오픈 검출 회로(405)의 출력 회로를 구성한다. The load open detection circuit 405 includes a voltage circuit 101 , a voltage source 102 , a comparator 103 , a transistor 104 , a transistor 105 , and a current source 106 . The voltage circuit 101 generates a voltage VSIG of the reference VSS based on the voltage generated across the resistor 410 . The voltage source 102 generates a reference voltage VREF. The comparator 103 compares the voltage VSIG and the reference voltage VREF to control the on/off of the transistor 104 . The transistor 105 has an output transistor 403 and a gate connected in common, and is connected in series with the transistor 104 . The current source 106 is connected in series with series-connected transistors 104 and 105 , and a connection point thereof is connected with an output terminal 406 . The transistors 104 and 105 and the current source 106 constitute an output circuit of the load open detection circuit 405 .

도 5는, 전압 회로(101)의 일례를 나타내는 회로도이다. 도 5에 나타내는 전압 회로(101)는, 입력 단자(300 및 301)와, 증폭기(302)와, 저항(304 및 305)과, 트랜지스터(303)와, 출력 단자(306)를 구비하고 있다. 입력 단자(300)는, 저항(410)의 전압 입력 단자(401)측의 단자가 접속된다. 입력 단자(301)는, 저항(410)의 다른 쪽의 단자가 접속된다. 5 is a circuit diagram showing an example of the voltage circuit 101 . The voltage circuit 101 shown in FIG. 5 includes input terminals 300 and 301 , an amplifier 302 , resistors 304 and 305 , a transistor 303 , and an output terminal 306 . The input terminal 300 is connected to a terminal on the voltage input terminal 401 side of the resistor 410 . The input terminal 301 is connected to the other terminal of the resistor 410 .

전압 회로(101)는, 전압 입력 단자(401)의 전압을 기준으로 한 저항(410)의 양단의 전압을 저항비 배로 한 전압을, VSS 기준의 전압 VSIG로서 단자(306)에 출력한다. The voltage circuit 101 outputs to the terminal 306 a voltage obtained by multiplying the voltage across the resistor 410 with the voltage of the voltage input terminal 401 as a reference, as a voltage VSIG of the VSS reference.

또한, 전압 회로(101)는, 저항(410)의 양단에 생기는 전압에 의거한 VSS 기준의 전압 VSIG를 발생시키는 구성이면 되며, 이 회로에 한정되는 것은 아니다. In addition, the voltage circuit 101 should just have a structure which generate|occur|produces the voltage VSIG of the VSS reference|standard based on the voltage which arises at both ends of the resistor 410, and is not limited to this circuit.

다음에, 본 실시 형태의 검출 회로의 동작에 대해서 설명을 한다. 제어 회로(404)는, 출력 트랜지스터(403)를 온 오프 제어한다. 부하 오픈 검출 회로(405)는, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하면, 검출 신호(H레벨)를 출력 단자(406)에 출력한다. 저항(410)에 생기는 전압은 출력 트랜지스터(403)의 전류에 의거하기 때문에, 전압 출력 단자(402)에 접속되는 부하의 오픈 상태에서는, 출력 트랜지스터(403)에는 전류가 흐르지 않을 것이기 때문에, 저항(410)에 생기는 전압이 어느 값 이하인 것을 판정함으로써 부하의 오픈을 검출한다. Next, the operation of the detection circuit of the present embodiment will be described. The control circuit 404 turns on/off the output transistor 403 . The load open detection circuit 405 outputs a detection signal (H level) to the output terminal 406 when detecting the open of a load connected to the voltage output terminal 402 . Since the voltage generated in the resistor 410 is based on the current in the output transistor 403, in the open state of the load connected to the voltage output terminal 402, no current will flow in the output transistor 403, so the resistance ( 410) detects the open of the load by determining that the voltage generated is equal to or less than a certain value.

전압 VSIG는, 저항(410)에 생기는 전압에 의거하기 때문에, 저항(410)에 생기는 전압이 작을 때에 작아진다. 따라서, 전압 출력 단자(402)에 접속되는 부하의 오픈 상태에서는, 전압 VSIG는 작아진다. 비교기(103)는, VSIG＜VREF를 판정하면 트랜지스터(104)를 온 제어한다. Since the voltage VSIG is based on the voltage generated in the resistor 410 , the voltage VSIG becomes small when the voltage generated in the resistor 410 is small. Therefore, in the open state of the load connected to the voltage output terminal 402, the voltage VSIG becomes small. The comparator 103 turns on the transistor 104 when it is determined that VSIG<VREF.

출력 트랜지스터(403)는, 큰 전류를 흐르게 하도록 하기 위해 소자 사이즈가 크고 입력 용량도 크기 때문에, 검출 회로의 전원 기동 시에 바로는 온되지 않는다. 여기서, 트랜지스터(105)는, 출력 트랜지스터(403)와 마찬가지로 검출 회로의 전원 기동 시에 오프 상태가 되도록 설정한다. 즉, 검출 회로의 전원 기동 시이며 출력 트랜지스터(403)가 오프 상태일 때는, 트랜지스터(105)도 오프되어 있으므로, 비교기(103)의 출력에 의해 트랜지스터(104)가 온되어도, 부하 오픈 검출 회로(405)의 출력 단자(406)에는 검출 신호는 출력되지 않는다. Since the output transistor 403 has a large element size and a large input capacitance to allow a large current to flow, it is not turned on immediately when the power supply of the detection circuit is started. Here, the transistor 105, like the output transistor 403, is set so as to be turned off when the power supply of the detection circuit is started. That is, when the power supply of the detection circuit is started and the output transistor 403 is off, the transistor 105 is also turned off, so even if the transistor 104 is turned on by the output of the comparator 103, the load open detection circuit ( The detection signal is not output to the output terminal 406 of 405 .

이상 설명한 바와 같이, 본 실시 형태의 검출 회로에 의하면, 검출 회로의 전원 기동 직후에 있어서의 오검출을 회피한 검출 회로를 제공하는 것이 가능해진다. As explained above, according to the detection circuit of this embodiment, it becomes possible to provide the detection circuit which avoids the erroneous detection in immediately after power-up of a detection circuit is started.

또한, 트랜지스터(105)는, 검출 회로의 전원 기동 직후에 제어 회로(404)의 제어 신호에 의해 출력 트랜지스터(403)와 동일한 동작을 하면 되며, 그 구조나 특성은 한정되는 것이 아닌 것은 분명하다. 예를 들면, 트랜지스터(105)는, 출력 트랜지스터(403)와 동일한 종류로, 동일한 역치를 가진다. In addition, it is clear that the transistor 105 may perform the same operation as the output transistor 403 in response to the control signal of the control circuit 404 immediately after power-on of the detection circuit, and the structure and characteristics thereof are not limited. For example, the transistor 105 is of the same type as the output transistor 403 and has the same threshold value.

또, 트랜지스터(105)는, 단일의 트랜지스터로 했지만, 트랜지스터(105)의 소스에 다이오드 접속을 한 트랜지스터를 삽입하는 것이나, 달링톤 접속의 구성을 함으로써, 트랜지스터(105)의 역치를 출력 트랜지스터(403)보다 높게 해도 된다. In addition, although the transistor 105 is a single transistor, the threshold value of the transistor 105 is set to the output transistor 403 by inserting a diode-connected transistor into the source of the transistor 105 or configuring a Darlington connection. ) may be higher than

또, 트랜지스터(105)는, 출력 트랜지스터(403)와 반드시 게이트가 공통으로 접속될 필요는 없고, 양자 간에 전압 레벨 시프트단을 개재해도 된다. 전압 레벨 시프트단은, 예를 들면 소스 폴로어 증폭단으로 구성하면 된다. 이 경우, 출력 트랜지스터(403)보다 트랜지스터(105)가, 게이트·소스간 전압의 크기가 작아지므로, 보다 확실한 오검출의 회피가 가능해지는 것은 분명하다. The transistor 105 does not necessarily have a gate connected in common with the output transistor 403, and a voltage level shift stage may be interposed between them. The voltage level shift stage may be constituted by, for example, a source follower amplification stage. In this case, since the gate-source voltage of the transistor 105 is smaller than that of the output transistor 403, it is clear that erroneous detection can be avoided more reliably.

여기서, 도 1의 검출 회로는, 제어 회로(404)가 출력 트랜지스터(403)를 오프하고 있을 때에, 부하의 오픈 상태를 나타내는 신호를 출력할 수 없다. 예를 들면, 부하 오픈 검출 회로(405)가 부하의 오픈을 검출하고 있을 때에, 주위 온도가 높아져 제어 회로(404)가 출력 트랜지스터(403)를 오프 제어하는 경우가 있다. Here, the detection circuit of FIG. 1 cannot output a signal indicating the open state of the load when the control circuit 404 is turning off the output transistor 403. For example, when the load open detection circuit 405 detects that the load is open, the ambient temperature increases and the control circuit 404 turns off the output transistor 403 in some cases.

도 2는, 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다. 도 1과의 차이는, 제어 회로(404)에 의해 제어되는 트랜지스터(110)를, 트랜지스터(105)와 병렬로 새롭게 구비한 점에 있다. 제어 회로(404)는, 예를 들면 상기한 바와 같은 상태에 의거하여 트랜지스터(110)를 온함으로써 트랜지스터(105)를 무효화할 수 있기 때문에, 출력 트랜지스터(403)가 오프 상태여도 부하 오픈 검출 회로(405)의 출력 단자(406)에 검출 신호를 출력하는 것이 가능해진다. Fig. 2 is an explanatory diagram showing another example of the detection circuit of the present embodiment. The difference from FIG. 1 is that the transistor 110 controlled by the control circuit 404 is newly provided in parallel with the transistor 105 . Since the control circuit 404 can invalidate the transistor 105 by, for example, turning on the transistor 110 based on the state as described above, even when the output transistor 403 is off, the load open detection circuit ( It becomes possible to output a detection signal to the output terminal 406 of 405 .

도 3은, 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다. 도 1의 검출 회로와의 차이는, 부하 오픈 검출 회로(405)의 출력 회로를, 직렬 접속한 트랜지스터(104) 및 전류원(106)과 직렬 접속한 트랜지스터(105) 및 전류원(107)과 앤드 회로(201)로 구성한 것이다. 이와 같이 구성해도, 도 1의 검출 회로와 동일한 효과를 얻을 수 있다. 3 is an explanatory diagram showing another example of the detection circuit of the present embodiment. The difference from the detection circuit in FIG. 1 is that the output circuit of the load open detection circuit 405 is connected in series with a transistor 104 and a current source 106 and a transistor 105 and a current source 107 and an AND circuit. (201) is constructed. Even if it is comprised in this way, the effect similar to the detection circuit of FIG. 1 can be acquired.

또한, 출력이 강제적으로 고정되는 논리 게이트 또는 그 조합으로 회로를 구성하는 조건에 관한 한, 예를 들면 오어 회로를 이용한 적당한 회로로 구성해도, 동일한 효과가 있는 것은 분명하다. In addition, as far as the conditions for forming a circuit with a logic gate whose output is forcibly fixed or a combination thereof are concerned, it is clear that an appropriate circuit using an OR circuit has the same effect.

도 4는, 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다. 도 2의 회로와 마찬가지로, 트랜지스터(202)를 트랜지스터(105)와 병렬로 구비한 회로이며, 도 2의 회로와 동일한 효과를 얻는 것이 가능하다. 4 is an explanatory diagram showing another example of the detection circuit of the present embodiment. Like the circuit of FIG. 2 , it is a circuit in which the transistor 202 is provided in parallel with the transistor 105 , and it is possible to obtain the same effect as the circuit of FIG. 2 .

또한, 부하 오픈 검출 회로(405)는 도 1 내지 도 4에서 나타낸 회로로 설명했지만, 이것은 일례이며, 동일한 효과를 얻을 수 있는 한, 실시의 형태는 한정되지 않는다. In addition, although the load open detection circuit 405 was demonstrated with the circuit shown in FIGS. 1-4, this is an example, and embodiment is not limited as long as the same effect can be acquired.

이상의 설명에서는, 편의상, 각 출력의 레벨을 H레벨이나 L레벨로 규정했지만, 특별히 한정될 필요는 없다. In the above description, for convenience, the level of each output is defined as H level or L level, but there is no need to be particularly limited.

101, 102, 301: 전압원 103: 비교기
106, 107: 전류원 302: 증폭기
404: 제어 회로 405: 부하 오픈 검출 회로101, 102, 301: voltage source 103: comparator
106, 107: current source 302: amplifier
404: control circuit 405: load open detection circuit

Claims (5)

전압 입력 단자와, 전압 출력 단자와, 상기 전압 입력 단자와 상기 전압 출력 단자의 사이에 설치된 출력 트랜지스터와, 상기 출력 트랜지스터를 제어하는 제어 회로와, 상기 전압 출력 단자에 접속된 부하의 오픈을 검출하는 부하 오픈 검출 회로를 구비한 검출 회로로서,
상기 부하 오픈 검출 회로의 출력 회로는, 상기 출력 트랜지스터와 게이트를 공통으로 하여 접속된 제1 트랜지스터와, 게이트에 부하 오픈을 검출한 신호가 입력되는 제2 트랜지스터가 직렬로 접속된 구성을 가지고,
상기 제1 트랜지스터는, 상기 출력 트랜지스터가 오프되어 있을 때에 오프되는 것을 특징으로 하는 검출 회로. A voltage input terminal, a voltage output terminal, an output transistor provided between the voltage input terminal and the voltage output terminal, a control circuit for controlling the output transistor, and detecting an open of a load connected to the voltage output terminal A detection circuit having a load open detection circuit, comprising:
The output circuit of the load open detection circuit has a configuration in which a first transistor connected in common with the output transistor and a gate and a second transistor to which a signal for detecting load open is input to the gate are connected in series;
The first transistor is turned off when the output transistor is turned off. 청구항 1에 있어서,
상기 제1 트랜지스터는, 상기 출력 트랜지스터와 동일 종류로 동일한 역치, 또는 보다 높은 역치의 트랜지스터인 것을 특징으로 하는 검출 회로. The method according to claim 1,
The detection circuit according to claim 1, wherein the first transistor is a transistor of the same type as the output transistor and having the same threshold value or a higher threshold value. 청구항 1에 있어서,
상기 출력 트랜지스터의 게이트와 상기 제1 트랜지스터의 게이트는, 전압 레벨 시프트단을 통하여 접속된 것을 특징으로 하는 검출 회로. The method according to claim 1,
The detection circuit according to claim 1, wherein the gate of the output transistor and the gate of the first transistor are connected via a voltage level shift terminal. 청구항 3에 있어서,
상기 전압 레벨 시프트단은, 소스 폴로어 증폭단인 것을 특징으로 하는 검출 회로. 4. The method according to claim 3,
and the voltage level shift stage is a source follower amplification stage. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
상기 제1 트랜지스터와 병렬로, 상기 제어 회로로 제어되는 제3 트랜지스터를 구비한 것을 특징으로 하는 검출 회로. 5. The method according to any one of claims 1 to 4,
and a third transistor controlled by the control circuit in parallel with the first transistor.
KR1020160008244A 2015-01-23 2016-01-22 Detection circuit KR102411431B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2015-011545 2015-01-23
JP2015011545 2015-01-23
JP2015078580A JP2016139390A (en) 2015-01-23 2015-04-07 Detection circuit
JPJP-P-2015-078580 2015-04-07

Publications (2)

Publication Number Publication Date
KR20160091284A KR20160091284A (en) 2016-08-02
KR102411431B1 true KR102411431B1 (en) 2022-06-22

Family

ID=56560339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008244A KR102411431B1 (en) 2015-01-23 2016-01-22 Detection circuit

Country Status (4)

Country Link
JP (1) JP2016139390A (en)
KR (1) KR102411431B1 (en)
CN (1) CN105823955B (en)
TW (1) TWI666457B (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923924A (en) * 1982-07-30 1984-02-07 Toshiba Corp Logical circuit
JPH0630543B2 (en) * 1987-01-13 1994-04-20 株式会社東芝 Output circuit abnormality detection notification circuit
JP2974104B2 (en) 1993-04-02 1999-11-08 矢崎総業株式会社 Circuit for intelligent power switch
JPH0993118A (en) * 1995-09-22 1997-04-04 Kawasaki Steel Corp Path transistor logic circuit
JP5387420B2 (en) * 2010-01-08 2014-01-15 株式会社デンソー Disconnection detection circuit
JP5431992B2 (en) * 2010-02-09 2014-03-05 セイコーインスツル株式会社 Transmission gate and semiconductor device
KR101477351B1 (en) * 2012-10-26 2014-12-29 삼성전기주식회사 Protection circuit and gate driving circuit for semiconductor switch device
CN103063979B (en) * 2013-01-04 2014-12-31 合肥市英唐科技有限公司 Load open-circuit detection circuit
JP5946483B2 (en) * 2014-02-12 2016-07-06 ウィンボンド エレクトロニクス コーポレーション Current sensing
JP6321411B2 (en) * 2014-03-13 2018-05-09 エイブリック株式会社 Voltage detection circuit

Also Published As

Publication number Publication date
TWI666457B (en) 2019-07-21
CN105823955B (en) 2019-11-08
CN105823955A (en) 2016-08-03
TW201629504A (en) 2016-08-16
KR20160091284A (en) 2016-08-02
JP2016139390A (en) 2016-08-04

Similar Documents

Publication Publication Date Title
US20160081148A1 (en) Led driver with comprehensive fault protections
KR101445424B1 (en) Detection circuit and sensor device
KR20150077340A (en) Voltage regulator and electronic apparatus
US20160211751A1 (en) Voltage regulator
US9671802B2 (en) Voltage regulator having overshoot suppression
KR20150089943A (en) Voltage regulator
KR20150069542A (en) Voltage regulator
WO2016202396A8 (en) Bus failure detection transceiver architecture and transceiver operation method
JP5987819B2 (en) Power supply
WO2017187180A3 (en) Voltage reference circuit, voltage detector and voltage detector system
KR20160124672A (en) Current detection circuit
KR20140104352A (en) Level shift circuit
KR102390729B1 (en) Temperature detection circuit and semiconductor device
US9772365B2 (en) Detection circuit
JP2015170918A5 (en)
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
KR102411431B1 (en) Detection circuit
KR102338808B1 (en) Voltage abnormal detection circuit and semiconductor device
KR102195985B1 (en) Current detection circuit
US9983068B2 (en) Overheat detection circuit and semiconductor device
US9093961B2 (en) Operational amplifier
JP6797035B2 (en) Magnetic sensor and magnetic sensor device
JP4908889B2 (en) Low voltage detection circuit
US20110224929A1 (en) Monitoring system and input and output device thereof
JP6353689B2 (en) Overheat detection circuit and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right