JP4908889B2 - Low voltage detection circuit - Google Patents
Low voltage detection circuit Download PDFInfo
- Publication number
- JP4908889B2 JP4908889B2 JP2006082475A JP2006082475A JP4908889B2 JP 4908889 B2 JP4908889 B2 JP 4908889B2 JP 2006082475 A JP2006082475 A JP 2006082475A JP 2006082475 A JP2006082475 A JP 2006082475A JP 4908889 B2 JP4908889 B2 JP 4908889B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- low voltage
- voltage detection
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、低電圧検出回路に関し、特に、IC等の半導体集積回路においてその動作電圧(電源電圧)の低下を検出するための低電圧検出回路に関するものである。 The present invention relates to a low voltage detection circuit, and more particularly to a low voltage detection circuit for detecting a decrease in operating voltage (power supply voltage) in a semiconductor integrated circuit such as an IC.
一般に、IC等の半導体集積回路においては、その動作電圧(補助電源電圧ともいう)が低下した際には、誤動作を防止するため半導体集積回路の動作を停止させる必要がある。このため、半導体集積回路においては補助電源電圧の低下を検出するための低電圧検出回路が用いられている。 In general, in a semiconductor integrated circuit such as an IC, when its operating voltage (also referred to as an auxiliary power supply voltage) decreases, it is necessary to stop the operation of the semiconductor integrated circuit in order to prevent malfunction. For this reason, in the semiconductor integrated circuit, a low voltage detection circuit for detecting a decrease in the auxiliary power supply voltage is used.
図5は従来の低電圧検出回路の一例を示す回路図であり、図5において、外部入力電圧が印加される入力端子11にはNMOSトランジスタ12のドレイン(D)が接続されるとともに、抵抗器13が接続されており、抵抗器13はNMOSトランジスタ12のゲート(G)及びNMOSトランジスタ14のドレインに接続されている。NMOSトランジスタ14のゲートはオペアンプ(コンパレータ)15の出力端に接続され、NMOSトランジスタ14のソース(S)は接地されている。
FIG. 5 is a circuit diagram showing an example of a conventional low voltage detection circuit. In FIG. 5, a drain (D) of an
さらに、NMOSトランジスタ12のソースは、内部電源電圧が印加される内部電源端子且つ補助電源端子16に接続され、この内部電源端子且つ補助電源端子16は抵抗器17、18、19を介して接地され、抵抗器17と抵抗器18との接続点はオペアンプ20の非反転端子に接続されている。また、抵抗器18と抵抗器19との接続点はオペアンプ15の非反転端子に接続されている。そして、オペアンプ15及び20の反転端子同士が接続されるとともにこれら反転端子と接地との間には参照電圧源21が配置されている。オペアンプ15及び20の電源は基準電圧端子22から供給され、オペアンプ20の出力端が低電圧検出端子23に接続されている。
Further, the source of the
上述の低電圧検出回路では、入力端子11に入力電圧(例えば、30V〜80V)が印加されると、NMOSトランジスタ12がオン(ON)して、内部電源端子且つ補助電源端子16に現れる電圧が徐々に上昇して初期電圧値(補助電源電圧値ともいい、例えば、7Vで一定となる)となった後に、図2に示すIC24が動作を開始することによって、トランジスタ25がオン/オフできるようになる。その時、トランスの二次側にエネルギーが伝播されるので、コントロール巻き線16aにも同様にエネルギーが伝播される。コントロール巻き線16aの出力は、図2に示すようにIC24の符号16に接続されており、この符号16は内部電源端子且つ補助電源端子である。つまり、内部電源端子且つ補助電源端子16は、初期値電圧値から徐々に上昇して、補助電源電圧(例えば、15Vで一定となる)まで達する。
In the low voltage detection circuit described above, when an input voltage (for example, 30V to 80V) is applied to the
一方、内部電源端子且つ補助電圧端子16側に現れる電圧値が予め規定された電圧値(低電圧検出設定電圧値、例えば、(内部電源電圧値+α)Vであり、αは予め設定される設定値である)を越えると、オペアンプ15の出力端電圧はよりいっそう高くなり、NMOSトランジスタ14の電流駆動能力が増加する。同様に、オペアンプ20の出力端電圧もよりいっそう高くなる。その結果、低電圧検出端子23にはハイレベルが現れる。これによって、内部電源端子且つ補助電源端子16には補助電源電圧値(例えば、15V)が印加される。
On the other hand, the voltage value appearing on the internal power supply terminal and
一方、内部電源端子且つ補助電源端子16側に現れる電圧が低電圧検出設定閾値以下となると、オペアンプ20の出力端はロウレベルとなって、低電圧検出端子23もロウレベルとなる(ここでは、ロウレベルが低電圧検出信号である)。そして、低電圧検出信号によって補助電源電圧が低電圧になったことが検出される。これによって、内部電源端子且つ補助電源端子16に印加される補助電源電圧が断たれる。オペアンプ15は抵抗器18と抵抗器19との接点に非反転端子が接続されているので、出力端電圧はまだ変化を示さない(ハイレベルとなっている)。
On the other hand, when the voltage appearing on the internal power supply terminal and auxiliary
なお、半導体集積回路内において電流の検出精度を向上するため、メタル配線を利用した電流検出抵抗を備えて、メタル配線の抵抗値の温度特性を補償しつつ、予め定める電流値に対応する基準電圧を発生し、メタル配線の電流検出区間における電圧降下分と基準電圧とに基づいてメタル配線の電流検出区間を流れる電流が予め定める電流値を超えるか否かを判定するようにしたものがあり、ここでは、判定結果に応じて出力電圧の制限を行うようにしている(特許文献1参照)。
ところで、従来の低電圧検出回路では、複数のオペアンプ(コンパレータ)を用いて内部電源電圧の低下を検出しているため、不可避的にレイアウト面積が増大し回路規模が大きくなってしまうばかりでなく、回路構成が複雑になってしまうという課題がある。 By the way, in the conventional low voltage detection circuit, since a decrease in the internal power supply voltage is detected using a plurality of operational amplifiers (comparators), not only the layout area is inevitably increased and the circuit scale is increased, There is a problem that the circuit configuration becomes complicated.
さらに、前述の低電圧検出設定電圧値は内部電源電圧値+αに設定され、周囲環境温度が変化した際にはオペアンプの動作点が変化するから、つまり、オペアンプからみた場合には、周囲環境温度の変化につれて設定値αが変動して、結果的に周囲環境温度の変化に応じて低電圧検出設定電圧値が微妙に変化してしまうことになる。そして、低電圧検出設定電圧値が変化してしまうと精度よく低電圧状態を検出できないという課題がある。言い換えると、設定値αが変動して内部電源電圧値と低電圧検出設定値との関係が一定に保たれないという課題がある。 Furthermore, the aforementioned low voltage detection set voltage value is set to the internal power supply voltage value + α, and the operating point of the operational amplifier changes when the ambient temperature changes, that is, when viewed from the operational amplifier, the ambient environment temperature As a result, the set value α varies, and as a result, the low voltage detection set voltage value slightly changes according to changes in the ambient environment temperature. And if a low voltage detection setting voltage value changes, there exists a subject that a low voltage state cannot be detected accurately. In other words, there is a problem that the relationship between the internal power supply voltage value and the low voltage detection set value cannot be kept constant because the set value α varies.
従来の低電圧検出回路においては、精度よく低電圧状態を検知するためには、オペアンプの温度補償を行うための温度補償回路を別に備える必要があり、その点をも考慮すると、回路規模がさらに増大ししかも温度補償制御が複雑になってしまう。 In the conventional low voltage detection circuit, in order to detect a low voltage state with high accuracy, it is necessary to provide a temperature compensation circuit for performing temperature compensation of the operational amplifier, and considering this point, the circuit scale is further increased. In addition, the temperature compensation control becomes complicated.
上述の課題を解決するため、本発明の目的は簡単な構成で精度よく低電圧状態を検出することのできる低電圧検出回路を提供することにある。 In order to solve the above-described problems, an object of the present invention is to provide a low-voltage detection circuit that can detect a low-voltage state with high accuracy and with a simple configuration.
本発明によれば、電子・電気機器の動作電圧である内部電源電圧の低下を検出するための低電圧検出回路において、入力電圧に応じて動作する第1のスイッチング素子と、前記第1のスイッチング素子の動作に伴って動作して、前記内部電源電圧よりも高い補助電源電圧を規定する第2のスイッチング素子と、前記第1のスイッチング素子の動作に伴って動作して、前記補助電源電圧と前記内部電源電圧との間にある低電圧検出電圧を規定する第3のスイッチング素子と、前記第2のスイッチング素子の動作点を規定する第1の動作点規定素子と、前記第3のスイッチング素子の動作点を規定する第2の動作点規定素子とを備え、前記補助電源電圧が前記低電圧検出電圧以下となった際、前記第3のスイッチング素子が前記補助電源電圧の低下を検知するようにしたことを特徴とする低電圧検出回路が得られる。そして、本発明では、前記第2及び前記第3のスイッチング素子は同一の温度特性を有し、前記第1及び前記第2の動作点規定素子は同一の温度特性を有している。 According to the present invention, in the low voltage detection circuit for detecting a decrease in the internal power supply voltage that is an operating voltage of the electronic / electrical device, the first switching element that operates according to the input voltage, and the first switching A second switching element that operates in accordance with the operation of the element and defines an auxiliary power supply voltage that is higher than the internal power supply voltage; and operates in accordance with the operation of the first switching element; A third switching element for defining a low voltage detection voltage between the internal power supply voltage, a first operating point defining element for defining an operating point of the second switching element, and the third switching element A second operating point defining element that defines an operating point of the second switching point, and when the auxiliary power supply voltage becomes equal to or lower than the low voltage detection voltage, the third switching element has a low auxiliary power supply voltage. Low voltage detection circuit is obtained which is characterized in that so as to detect the. In the present invention, the second and third switching elements have the same temperature characteristics, and the first and second operating point defining elements have the same temperature characteristics.
本発明では、前記内部電源電圧の上昇時には前記第3のスイッチング素子がオンしてから前記第2のスイッチング素子がオンとなり、前記内部電源電圧の下降時には前記第3のスイッチング素子がオフしてから前記第2のスイッチング素子がオフとなって、前記補助電源電圧が前記低電圧検出電圧以下となった際、前記第2及び前記第3のスイッチング素子がオフして、前記第3のスイッチング素子のオフによって前記補助電源電圧の低下を検出する。 In the present invention, after the third switching element is turned on when the internal power supply voltage is increased, the second switching element is turned on. When the internal power supply voltage is decreased, the third switching element is turned off. When the second switching element is turned off and the auxiliary power supply voltage becomes equal to or lower than the low voltage detection voltage, the second and third switching elements are turned off, and the third switching element The decrease of the auxiliary power supply voltage is detected by turning off.
本発明では、例えば、前記第1及び前記第2の動作点規定素子はそれぞれ第1及び第2の抵抗器である。 In the present invention, for example, the first and second operating point defining elements are first and second resistors, respectively.
本発明では、前記第1、第2及び第3のスイッチング素子はそれぞれ第1、第2及び第3のトランジスタであり、前記第1のトランジスタのドレインに前記入力電圧が印加されるとともに前記第1の抵抗器を介して前記第1のトランジスタのゲートに前記入力電圧が印加され、前記第1の抵抗器を介して前記第2のトランジスタのドレインに前記入力電圧が与えられ、前記第1のトランジスタのソースは前記内部電源電圧が印加される内部電源端子且つ補助電源端子に接続されるととともに定電圧源を介して前記第2のトランジスタのゲートに接続され、該第2のトランジスタのソースは接地されており、前記定電圧源は第3及び第4の抵抗器を介して接地され、前記第3の抵抗器と前記第4の抵抗器との接続点が前記第3のトランジスタのゲートに接続されて、前記第3のトランジスタのドレインに前記第2の抵抗器を介して基準電圧が印加されるとともに、低電圧検出を示す低電圧検出信号が送出される低電圧検出端子が接続され、前記第3のトランジスタのソースが接地されている。 In the present invention, the first, second and third switching elements are first, second and third transistors, respectively, and the input voltage is applied to the drain of the first transistor and the first The input voltage is applied to the gate of the first transistor via the resistor, and the input voltage is applied to the drain of the second transistor via the first resistor. Is connected to the internal power supply terminal to which the internal power supply voltage is applied and the auxiliary power supply terminal, and is connected to the gate of the second transistor through a constant voltage source, and the source of the second transistor is grounded. The constant voltage source is grounded via third and fourth resistors, and the connection point between the third resistor and the fourth resistor is the third transistor. A low voltage detection terminal to which a reference voltage is applied to the drain of the third transistor via the second resistor and a low voltage detection signal indicating low voltage detection is transmitted. And the source of the third transistor is grounded.
例えば、定電圧源は、前記第1のトランジスタのソースにアノードが接続されたダイオードと、該ダイオードのカソードにカソードが接続されたツェナーダイオードとを備えて、前記ツェナーダイオードのアノードが前記第2のトランジスタのゲートに接続されている。 For example, the constant voltage source includes a diode having an anode connected to the source of the first transistor, and a Zener diode having a cathode connected to the cathode of the diode, and the anode of the Zener diode is the second transistor. Connected to the gate of the transistor.
以上のように、本発明では、電子・電気機器の動作電圧である内部電源電圧の低下を検出するための低電圧検出回路において、入力電圧に応じて動作する第1のスイッチング素子の動作に伴って動作して内部電源電圧を規定する第2のスイッチング素子と、第1のスイッチング素子の動作に伴って動作して補助電源電圧と内部電源電圧との間にある低電圧検出電圧を規定する第3のスイッチング素子を備えるとともに、第2のスイッチング素子の動作点を規定する第1の動作点規定素子と、第3のスイッチング素子の動作点を規定する第2の動作点規定素子とを備えて、補助電源電圧が低電圧検出電圧以下となった際、第3のスイッチング素子によって低電圧状態を検出し、さらに、第2及び第3のスイッチング素子が同一の温度特性を有するとともに、第1及び第2の動作点規定素子が同一の温度特性を有しているから、周囲環境温度の変動に拘らず、内部電源電圧と低電圧検出電圧との差である設定値αを常に一定に維持することができ、しかもコンパレータを用いる必要がないから、簡単な構成で精度よく低電圧状態を検知できるという効果がある。 As described above, according to the present invention, in the low voltage detection circuit for detecting a decrease in the internal power supply voltage that is the operating voltage of the electronic / electrical device, the first switching element that operates according to the input voltage is operated. A second switching element that operates to define an internal power supply voltage, and a second switching element that operates in conjunction with the operation of the first switching element to define a low voltage detection voltage between the auxiliary power supply voltage and the internal power supply voltage. 3 switching elements, a first operating point defining element that defines the operating point of the second switching element, and a second operating point defining element that defines the operating point of the third switching element. When the auxiliary power supply voltage becomes lower than the low voltage detection voltage, the low voltage state is detected by the third switching element, and the second and third switching elements have the same temperature characteristics. At the same time, since the first and second operating point defining elements have the same temperature characteristics, the set value α, which is the difference between the internal power supply voltage and the low voltage detection voltage, is set regardless of variations in the ambient environment temperature. Since it can always be kept constant and there is no need to use a comparator, there is an effect that a low voltage state can be detected with high accuracy with a simple configuration.
次に、図面を参照して本発明の実施の形態について説明する。図1は本発明の実施の形態による低電圧検出回路を示す回路図であり、図1に示す低電圧検出回路10は、例えば、ICに印加される補助電源電圧の低下を検出する際に用いられ、図2に示すIC24内には図1に示す低電圧検出回路10が備えられており、低電圧検出回路10で低電圧状態が検出されると、図5で説明したように、低電圧検出端子23からロウレベルの低電圧検出信号が出力される。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a low voltage detection circuit according to an embodiment of the present invention. The low
これによって、いままで、オン/オフを繰り返していたトランジスタ25がオフして、トランス26の一次巻き線に流れていた電流が断たれ、二次巻き線側へ出力が現れず、二次巻き線側から内部電源端子16へ供給されていた補助電源電圧が断たれる。
As a result, the
図1において、入力端子11はNMOSトランジスタ(第1のトランジスタ)31のドレインに接続されるとともに、抵抗器(第1の動作点規定素子)32に接続され、抵抗器32はNMOSトランジスタ31のゲート及びNMOSトランジスタ(第2のトランジスタ)33のドレインに接続されている。そして、NMOSトランジスタ33のソースは接地されている。NMOSトランジスタ31のソースは内部電源端子且つ補助電源端子16に接続されるとともに、ダイオード34のアノード側に接続され、ダイオード34のカソード側はツェナーダイオード35のカソード側に接続されて(ダイオード34及びツェナーダイオード35によって定電圧源が構成される)、ツェナーダイオード35のアノード側は、NMOSトランジスタ33のゲートに接続されるとともに、抵抗器36及び37(第3及び第4の抵抗器)を介して接地されている。
In FIG. 1, the
抵抗器36と抵抗器37との接続点にはNMOSトランジスタ(第3のトランジスタ)38のゲートが接続され、NMOSトランジスタ38のソースは接地されている。そして、NMOSトランジスタ38のドレインはインバータ39を介して低電圧検出端子23に接続されるとともに、抵抗器(第2の動作点規定素子)40を介して基準電圧端子22に接続されている。ここで、NMOSトランジスタ33及び38は同一の温度特性を有している。また、抵抗器32と抵抗器40とは同一の温度特性を有している。
The connection point between the resistor 36 and the
ここで、低電圧検出回路10の作用について、図1から図3を参照して説明する。
低電圧検出回路10では、入力端子11に入力電圧が印加されると、NMOSトランジスタ31がオン(ON)して、図2に示すように内部電源端子且つ補助電源端子16に現れる電圧が徐々に上昇して内部電源電圧値となった後、さらに上昇することになる。
Here, the operation of the low
In the low
ダイオード34の順方向電圧Vf及びツェナーダイオード35のツェナー電圧Vz分電圧降下した電圧値がNMOSトランジスタ33のゲートに印加されて、NMOSトランジスタ33がオンする。NMOSトランジスタ33によって前述の内部電源電圧値が規定される。
The forward voltage Vf of the
一方、さらに抵抗器36の抵抗値分電圧降下した電圧値がNMOSトランジスタ38のゲートに印加されて、NMOSトランジスタ38がオンして、これによって、基準電圧端子22が接地されて、インバータ39はロウレベルが入力されることになって、インバータ39からはハイレベルが出力される。従って、低電圧検出端子23からは低電圧検出信号が出力されず、図2に示すトランジスタ25はオン/オフ可能な状態となって、内部電源端子且つ補助電源端子16には内部電源電圧が印加されることになる。
On the other hand, a voltage value that is further reduced by the resistance value of the resistor 36 is applied to the gate of the
NMOSトランジスタ33及び38はそれぞれ予め規定されたゲート電圧(閾値電圧)以上の電圧がゲートに印加されるとオン状態となり、内部電源電圧が低電圧検出設定電圧を越えている場合には(内部電源電圧値<低電圧検出設定電圧値<補助電源電圧である)、抵抗器32及び40によってそれぞれNMOSトランジスタ33及び38のゲートには閾値電圧以上の電圧が印加される。つまり、抵抗器32及び40はそれぞれNMOSトランジスタ33及び38の動作点を規定する抵抗器である。
The
いま、図3に示すように、内部電源電圧が低下して、点Pで示す時間で内部電源電圧値が低電圧検出設定電圧値となったとすると、NMOSトランジスタ38のゲート電圧が閾値電圧未満となってNMOSトランジスタ38がオフ状態となる。その結果、NMOSトランジスタ38はオフし、インバータ39の入力側にはハイレベルが現れて、インバータからはロウレベルである低電圧検出信号が送出されて、図2に示すトランジスタ25がオフ状態となって、内部電源端子且つ補助電源端子16に印加される内部電源電圧が断たれる(NMOSトランジスタ38は低電圧検出設定電圧値を規定するトランジスタである)。
Now, as shown in FIG. 3, if the internal power supply voltage drops and the internal power supply voltage value becomes the low voltage detection set voltage value at the time indicated by the point P, the gate voltage of the
図1に示す低電圧検出回路においては、周囲環境温度が変動すると、NMOSトランジスタ33及び38の動作点も変動することになるが、NMOSトランジスタ33及び38は同一の温度特性を有しているから、内部電源電圧を規定するNMOSトランジスタ33と低電圧検出設定電圧を規定するNMOSトランジスタ38とは温度変動に拘らず、内部電源電圧値と低電圧設定電圧値との差である設定値αを常に一定に保つことになる。
In the low voltage detection circuit shown in FIG. 1, when the ambient environment temperature changes, the operating points of the
つまり、図4に示すように、内部電源電圧が変動したとしても、設定値αは常に一定に保たれ(内部電源電圧値と低電圧検出設定値との関係が一定に保たれ)、コンパレータ及び温度補償回路を用いることなく、NMOSトランジスタのようなスイッチング素子を用いて簡単な構成で精度よく補助電源電圧の低下を検出可能な低電圧検出回路を得ることができる。 That is, as shown in FIG. 4, even if the internal power supply voltage fluctuates, the set value α is always kept constant (the relationship between the internal power supply voltage value and the low voltage detection set value is kept constant), the comparator and A low voltage detection circuit capable of accurately detecting a drop in the auxiliary power supply voltage can be obtained with a simple configuration using a switching element such as an NMOS transistor without using a temperature compensation circuit.
なお、上述の例では、半導体集積回路における補助電源電圧の低下を検出する例について説明したが、半導体集積回路に拘らず、他の電気・電子機器についても同様にして動作電圧の低下を検出することができる。 In the above-described example, the example of detecting the decrease in the auxiliary power supply voltage in the semiconductor integrated circuit has been described. However, regardless of the semiconductor integrated circuit, the decrease in the operating voltage is similarly detected in other electric and electronic devices. be able to.
入力電圧に応じて動作する第1のスイッチング素子の動作に伴って動作して補助電源電圧を規定する第2のスイッチング素子と、第1のスイッチング素子の動作に伴って動作して内部電源電圧と補助電源電圧との間にある低電圧検出電圧を規定する第3のスイッチング素子を備えるとともに、第2のスイッチング素子の動作点を規定する第1の動作点規定素子と、第3のスイッチング素子の動作点を規定する第2の動作点規定素子とを備えて、内部電源電圧が低電圧検出電圧以下となった際、第3のスイッチング素子によって低電圧状態を検出しているので、簡単な構成で精度よく低電圧状態を検知できる結果、電気・電子機器に与える駆動電圧の低下の検知に適用することができる。 A second switching element that operates in accordance with the operation of the first switching element that operates in accordance with the input voltage and defines an auxiliary power supply voltage; an internal power supply voltage that operates in accordance with the operation of the first switching element; A third switching element for defining a low voltage detection voltage between the auxiliary power supply voltage and a first operating point defining element for defining an operating point of the second switching element; A second operating point defining element for defining an operating point, and when the internal power supply voltage becomes lower than the low voltage detection voltage, the low voltage state is detected by the third switching element; As a result of being able to detect a low voltage state with high accuracy, it can be applied to detection of a decrease in driving voltage applied to an electric / electronic device.
11 入力端子
12,14,31,33,38 NMOSトランジスタ
13,17,18,19,32,36,37,40 抵抗器
15,20 オペアンプ(コンパレータ)
21 参照電圧源
22 基準電圧端子
23 低電圧検出端子
24 IC
25 トランジスタ
26 トランス
34 ダイオード
35 ツェナーダイオード
39 インバータ
11
21
25
Claims (6)
入力電圧に応じて動作する第1のスイッチング素子と、
前記第1のスイッチング素子の動作に伴って動作して、前記内部電源電圧よりも高い補助電源電圧を規定する第2のスイッチング素子と、
前記第1のスイッチング素子の動作に伴って動作して、前記補助電源電圧と前記内部電源電圧との間にある低電圧検出電圧を規定する第3のスイッチング素子と、
前記第2のスイッチング素子の動作点を規定する第1の動作点規定素子と、
前記第3のスイッチング素子の動作点を規定する第2の動作点規定素子とを備え、
前記補助電源電圧が前記低電圧検出電圧以下となった際、前記第3のスイッチング素子が前記補助電源電圧の低下を検知するようにしたことを特徴とする低電圧検出回路。 In a low voltage detection circuit for detecting a drop in the internal power supply voltage, which is the operating voltage of electronic and electrical equipment,
A first switching element that operates in response to an input voltage;
A second switching element that operates in conjunction with the operation of the first switching element to define an auxiliary power supply voltage that is higher than the internal power supply voltage;
A third switching element that operates in conjunction with the operation of the first switching element to define a low voltage detection voltage between the auxiliary power supply voltage and the internal power supply voltage;
A first operating point defining element that defines an operating point of the second switching element;
A second operating point defining element that defines an operating point of the third switching element;
The low voltage detection circuit according to claim 3, wherein when the auxiliary power supply voltage becomes equal to or lower than the low voltage detection voltage, the third switching element detects a decrease in the auxiliary power supply voltage.
前記第1及び前記第2の動作点規定素子は同一の温度特性を有していることを特徴とする請求項1記載の低電圧検出回路。 The second and third switching elements have the same temperature characteristics;
2. The low voltage detection circuit according to claim 1, wherein the first operating point defining element and the second operating point defining element have the same temperature characteristic.
前記内部電源電圧の下降時には前記第3のスイッチング素子がオフしてから前記第2のスイッチング素子がオフとなり、
前記補助電源電圧が前記低電圧検出電圧以下となった際、前記第2及び前記第3のスイッチング素子がオフして、前記第3のスイッチング素子のオフによって前記補助電源電圧の低下を検出するようにしたことを特徴とする請求項2記載の低電圧検出回路。 When the internal power supply voltage increases, the second switching element is turned on after the third switching element is turned on,
When the internal power supply voltage decreases, the third switching element is turned off and then the second switching element is turned off.
When the auxiliary power supply voltage becomes equal to or lower than the low voltage detection voltage, the second and third switching elements are turned off, and a decrease in the auxiliary power supply voltage is detected by turning off the third switching element. The low voltage detection circuit according to claim 2, wherein
前記第1のトランジスタのドレインに前記入力電圧が印加されるとともに、前記第1の抵抗器を介して前記第1のトランジスタのゲートに前記入力電圧が印加され、前記第1の抵抗器を介して前記第2のトランジスタのドレインに前記入力電圧が与えられ、
前記第1のトランジスタのソースは、前記内部電源電圧が印加される内部電源端子かつ補助電源端子に接続されるととともに定電圧源を介して前記第2のトランジスタのゲートに接続され、該第2のトランジスタのソースは接地されており、
前記定電圧源は第3及び第4の抵抗器を介して接地され、前記第3の抵抗器と前記第4の抵抗器との接続点が前記第3のトランジスタのゲートに接続されて、前記第3のトランジスタのドレインに前記第2の抵抗器を介して基準電圧が印加されるとともに、低電圧検出を示す低電圧検出信号が送出される低電圧検出端子が接続され、前記第3のトランジスタのソースが接地されていることを特徴とする請求項4記載の低電圧検出回路。 The first, second and third switching elements are first, second and third transistors, respectively;
The input voltage is applied to the drain of the first transistor, the input voltage is applied to the gate of the first transistor via the first resistor, and the first resistor is applied via the first resistor. The input voltage is applied to the drain of the second transistor;
The source of the first transistor is connected to an internal power supply terminal to which the internal power supply voltage is applied and an auxiliary power supply terminal, and is connected to the gate of the second transistor via a constant voltage source, The source of the transistor is grounded,
The constant voltage source is grounded through third and fourth resistors, and a connection point between the third resistor and the fourth resistor is connected to a gate of the third transistor, and A reference voltage is applied to the drain of the third transistor via the second resistor, and a low voltage detection terminal to which a low voltage detection signal indicating low voltage detection is sent is connected, and the third transistor 5. The low voltage detection circuit according to claim 4, wherein the source of the low voltage detection circuit is grounded.
該ダイオードのカソードにカソードが接続されたツェナーダイオードとを備え、
前記ツェナーダイオードのアノードが前記第2のトランジスタのゲートに接続されていることを特徴とする請求項5記載の低電圧検出回路。
The constant voltage source includes a diode having an anode connected to a source of the first transistor;
A Zener diode having a cathode connected to the cathode of the diode;
6. The low voltage detection circuit according to claim 5, wherein an anode of the Zener diode is connected to a gate of the second transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082475A JP4908889B2 (en) | 2006-03-24 | 2006-03-24 | Low voltage detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082475A JP4908889B2 (en) | 2006-03-24 | 2006-03-24 | Low voltage detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258530A JP2007258530A (en) | 2007-10-04 |
JP4908889B2 true JP4908889B2 (en) | 2012-04-04 |
Family
ID=38632453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006082475A Active JP4908889B2 (en) | 2006-03-24 | 2006-03-24 | Low voltage detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4908889B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5148537B2 (en) | 2009-03-24 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | Power supply voltage detection circuit |
JP5712570B2 (en) * | 2010-11-15 | 2015-05-07 | 富士通セミコンダクター株式会社 | Regulator circuit and integrated circuit device having the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52154332A (en) * | 1976-06-18 | 1977-12-22 | Oki Electric Ind Co Ltd | Current voltage conversion/amplification circuit |
JPH1091256A (en) * | 1996-09-17 | 1998-04-10 | Seiko Epson Corp | Constant-voltage generating device |
-
2006
- 2006-03-24 JP JP2006082475A patent/JP4908889B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007258530A (en) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230324939A1 (en) | Voltage regulator | |
US8547079B2 (en) | Voltage regulator capable of enabling overcurrent protection in a state in which an output current is large | |
JP5047815B2 (en) | Overcurrent protection circuit and constant voltage circuit having the overcurrent protection circuit | |
US6917187B2 (en) | Stabilized DC power supply device | |
US7977999B2 (en) | Temperature detection circuit | |
US8183907B2 (en) | Detection circuit and sensor device | |
US20120194947A1 (en) | Voltage regulator | |
US8675320B2 (en) | Overcurrent detection circuit and overcurrent detection method | |
US10050031B2 (en) | Power conventer and semiconductor device | |
JP6785705B2 (en) | Overcurrent protection circuit and voltage regulator | |
JP4908889B2 (en) | Low voltage detection circuit | |
JP2010193033A (en) | Overcurrent protection circuit | |
JP2017123091A (en) | regulator | |
JP2014057404A (en) | Overcurrent detection circuit and current limit circuit | |
JP6658269B2 (en) | Overcurrent detection circuit | |
US11042177B2 (en) | Voltage-current conversion circuit and charge-discharge control device | |
US20170344040A1 (en) | Electronic Device | |
JP2007218664A (en) | Electrical current detector | |
JP2022045499A (en) | Electric current detection circuit and switch circuit | |
JP2015146361A (en) | semiconductor integrated circuit device | |
JP2005328632A (en) | Overcurrent protection method and overcurrent protective device | |
JP7126931B2 (en) | Overheat protection circuit and semiconductor device | |
US9118249B2 (en) | Power conversion apparatus | |
JP5369472B2 (en) | Semiconductor device | |
CN115616276A (en) | Current-limiting differential pressure detection circuit of power tube |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4908889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |