KR102408875B1

KR102408875B1 - 통신 시스템에서 자기 간섭 신호의 제거 방법 및 장치

Info

Publication number: KR102408875B1
Application number: KR1020180047155A
Authority: KR
Inventors: 정재호; 김광선
Original assignee: 한국전자통신연구원
Priority date: 2018-04-24
Filing date: 2018-04-24
Publication date: 2022-06-14
Also published as: US10924257B2; KR20190123442A; US20190327070A1

Abstract

통신 시스템에서 자기 간섭 신호의 제거 방법 및 장치가 개시된다. 제1 통신 노드는 제1 RF 신호를 생성하는 신호 송신부, 상기 신호 송신부에 의해 생성된 상기 제1 RF 신호를 송신하고, 제2 통신 노드로부터 제2 RF 신호를 수신하는 안테나 모듈, 상기 제1 RF 신호에 의해 야기되는 자기 간섭 신호 및 상기 제2 RF 신호를 처리하는 신호 수신부, 및 상기 자기 간섭 신호를 제거하기 위한 SIC 회로를 포함하며, 상기 SIC 회로는 디지털 도메인에서 상기 자기 간섭 신호를 제거하기 위한 DSIC 회로, 아날로그 도메인에서 상기 자기 간섭 신호를 제거하기 위한 ASIC 회로 및 HSIC 회로를 포함한다. 따라서 통신 시스템의 성능이 향상될 수 있다.

Description

통신 시스템에서 자기 간섭 신호의 제거 방법 및 장치{METHOD AND APPARATUS FOR CANCELING SELF INTERFERENCE SIGNAL IN COMMUNICATION SYSTEM}

본 발명은 자기 간섭 신호의 제거 기술에 관한 것으로, 더욱 상세하게는 IFD(Inband Full Duplex) 방식을 지원하는 통신 시스템에서 자기 간섭 신호를 제거하기 위한 기술에 관한 것이다.

4G(4th Generation) 통신 시스템(예를 들어, LTE(Long Term Evolution) 통신 시스템, LTE-A(Advanced) 통신 시스템)의 상용화 이후에 급증하는 무선 데이터의 처리를 위해, 4G 통신 시스템의 주파수 대역(예를 들어, 6GHz 이하의 주파수 대역)뿐만 아니라 4G 통신 시스템의 주파수 대역보다 높은 주파수 대역(예를 들어, 6GHz 이상의 주파수 대역)을 사용하는 5G(5th Generation) 통신 시스템(예를 들어, NR(New Radio) 통신 시스템)이 고려되고 있다. 5G 통신 시스템은 eMBB(enhanced Mobile BroadBand), URLLC(Ultra-Reliable and Low Latency Communication) 및 mMTC(massive Machine Type Communication)을 지원할 수 있다.

통신 시스템(예를 들어, 4G 통신 시스템, 5G 통신 시스템)에서 TDD(Time Division Duplex) 방식 또는 FDD(Frequency Division Duplex) 방식에 기초하여 통신이 수행될 수 있다. TDD 방식이 사용되는 경우, 신호 전송을 위해 사용되는 시간 자원은 신호 수신을 위해 사용되는 시간 자원과 다를 수 있다. FDD 방식이 사용되는 경우, 신호 전송을 위해 사용되는 주파수 자원은 신호 수신을 위해 사용되는 주파수 자원과 다를 수 있다.

또한, 통신 시스템(예를 들어, 4G 통신 시스템, 5G 통신 시스템)에서 IFD(Inband Full Duplex) 방식에 기초하여 통신이 수행될 수 있다. IFD 방식이 사용되는 경우, 신호 전송을 위해 사용되는 시간-주파수 자원은 신호 수신을 위해 사용되는 시간-주파수 자원과 동일할 수 있다. IFD 방식을 지원하는 통신 시스템의 용량은 TDD 방식 또는 FDD 방식을 지원하는 통신 시스템의 용량의 2배일 수 있다.

다만, IFD 방식이 사용되는 경우에 자기 간섭 신호(self interference signal)에 의해 수신 성능이 저하될 수 있다. 이러한 자기 간섭 신호는 아날로그 자기 간섭 제거(Analog Self Interference Cancellation; ASIC) 방식 및 디지털 자기 간섭 제거(Digital Self Interference Cancellation; DSIC) 방식에 기초하여 제거될 수 있다. 통신 노드의 디지털 도메인(domain)에서 수신 가능한 범위인 디지털 동적 범위(dynamic range) 내에 존재하는 자기 간섭 신호는 DSIC 방식에 기초하여 제거될 수 있고, 디지털 동적 범위 밖에 존재하는 자기 간섭 신호는 ASIC 방식에 기초하여 제거될 수 있다.

IFD 방식을 지원하는 통신 시스템의 성능은 ASIC 성능에 의해 결정될 수 있다. ASIC 성능을 향상시키기 위해 송신 신호에 의해 야기되는 자기 간섭 신호에 대한 채널을 정확히 모델링하는 것이 필요하며, 정확한 채널을 모델링하기 위해 ASIC 회로의 구현 복잡도가 증가하는 문제가 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 IFD(Inband Full Duplex) 방식을 지원하는 통신 시스템에서 자기 간섭 신호를 제거하기 위한 방법 및 장치를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 제1 통신 노드는 제1 RF 신호를 생성하는 신호 송신부, 상기 신호 송신부에 의해 생성된 상기 제1 RF 신호를 송신하고, 제2 통신 노드로부터 제2 RF 신호를 수신하는 안테나 모듈, 상기 제1 RF 신호에 의해 야기되는 자기 간섭 신호 및 상기 제2 RF 신호를 처리하는 신호 수신부, 및 상기 자기 간섭 신호를 제거하기 위한 SIC 회로를 포함하며, 상기 SIC 회로는 상기 자기 간섭 신호를 추정하기 위한 SI 신호 추정기, 디지털 도메인에서 상기 자기 간섭 신호를 제거하기 위한 DSIC 회로, 아날로그 도메인에서 상기 자기 간섭 신호를 제거하기 위한 ASIC 회로 및 HSIC 회로를 포함한다.

여기서, 상기 자기 간섭 신호 중에서 제1 크기의 자기 간섭 신호는 상기 ASIC 회로에 의해 제거될 수 있고, 상기 자기 간섭 신호 중에서 제2 크기의 자기 간섭 신호는 상기 HSIC 회로에 의해 제거될 수 있다.

여기서, 상기 ASIC 회로는 아날로그 소자들로 구성되는 아날로그 회로일 수 있고, 상기 HSIC 회로 및 상기 DSIC 회로 각각은 디지털 소자들로 구성되는 디지털 회로일 수 있다.

여기서, 상기 ASIC 회로는 하나의 RF 위상 변위기 및 두 개의 RF 감쇠기들로 구성될 수 있다.

여기서, 상기 HSIC 회로의 입력단은 상기 신호 송신부에 속한 TX 기저대역 처리부 및 상기 SI 신호 추정기에 연결될 수 있고, 상기 HSIC 회로의 출력단은 상기 신호 송신부에 속한 DAC에 연결될 수 있다.

여기서, 상기 신호 송신부는 TX 기저대역 처리부, 상기 TX 기저대역 처리부의 출력단과 연결되는 DAC, 상기 DAC의 출력단과 연결되는 주파수 업-컨버터 및 상기 주파수 업-컨버터의 출력단과 연결되는 증폭기를 포함할 수 있다.

여기서, 상기 신호 수신부는 RX 기저대역 처리부, 상기 RX 기저대역 처리부의 입력단과 연결되는 ADC, 상기 ADC의 입력단과 연결되는 주파수 다운-컨버터, 상기 주파수 다운-컨버터의 입력단과 연결되는 증폭기를 포함할 수 있다.

여기서, 상기 제1 통신 노드는 ASI 제거기 및 HSI 제거기를 더 포함할 수 있고, 상기 ASI 제거기의 입력단은 상기 안테나 모듈의 출력단 및 상기 ASIC 회로의 출력단에 연결될 수 있고, 상기 ASI 제거기의 출력단은 상기 HSI 제거기의 입력단에 연결될 수 있고, 상기 ASI 제거기는 상기 안테나 모듈의 출력 신호에서 상기 ASIC 회로에 의해 추정된 자기 간섭 신호를 제거할 수 있다.

여기서, 상기 HSI 제거기의 입력단은 상기 ASI 제거기의 출력단 및 상기 신호 송신부에 속한 RF 소자를 통해 상기 HSIC 회로의 출력단과 연결되고, 상기 HSI 제거기의 출력단은 상기 신호 수신부에 속한 증폭기의 입력단에 연결될 수 있고, 상기 HSI 제거기는 상기 ASI 제거기의 출력 신호에서 상기 HSIC 회로에서 추정된 자기 간섭 신호를 제거할 수 있다.

여기서, 상기 ASIC 회로를 구성하는 아날로그 소자들의 계수는 상기 신호 송신부에 의해 생성된 훈련 신호에 의해 야기되는 원시 자기 간섭 신호에 기초하여 결정될 수 있다.

여기서, 상기 HSIC 회로를 구성하는 디지털 소자들의 계수는 상기 신호 송신부에 의해 생성된 훈련 신호에 의해 야기되는 원시 자기 간섭 신호 중에서 상기 ASIC 회로에 의해 제거되는 자기 간섭 신호를 제외한 나머지 자기 간섭 신호에 기초하여 결정될 수 있다.

여기서, 상기 DSIC 회로를 구성하는 디지털 소자들의 계수는 상기 신호 송신부에 의해 생성된 훈련 신호에 의해 야기되는 원시 자기 간섭 신호 중에서 상기 ASIC 회로 및 상기 HSIC 회로에 의해 제거되는 자기 간섭 신호를 제외한 나머지 자기 간섭 신호에 기초하여 결정될 수 있다.

상기 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 제1 통신 노드의 동작 방법은 상기 제1 통신 노드의 신호 송신부에 의해 생성된 제1 훈련 신호를 상기 제1 통신 노드의 안테나 모듈을 통해 송신하는 단계, 상기 안테나 모듈을 통해 송신된 상기 제1 훈련 신호에 의해 야기되는 제1 자기 간섭 신호에 기초하여 제1 간섭 전달 함수를 추정하는 단계, 상기 제1 간섭 전달 함수에 대응하는 SI 채널이 상기 SIC 회로에 포함된 ASIC 회로에서 모델링되도록, 상기 ASIC 회로를 구성하는 소자들의 계수를 결정하는 단계, 상기 신호 송신부에 의해 생성된 제2 훈련 신호를 상기 안테나 모듈을 통해 송신하는 단계, 상기 안테나 모듈을 통해 송신된 상기 제2 훈련 신호에 의해 야기되는 제2 자기 간섭 신호에서 상기 ASIC 회로에 의해 추정된 자기 간섭 신호가 제거된 나머지 자기 간섭 신호에 기초하여 제2 간섭 전달 함수를 추정하는 단계, 및 상기 제2 간섭 전달 함수에 대응하는 SI 채널이 상기 SIC 회로에 포함된 HSIC 회로에서 모델링되도록, 상기 HSIC 회로를 구성하는 소자들의 계수를 결정하는 단계를 포함한다.

여기서, 상기 제1 통신 노드의 동작 방법은, 상기 신호 송신부에 의해 생성된 제3 훈련 신호를 상기 안테나 모듈을 통해 송신하는 단계, 상기 안테나 모듈을 통해 송신된 상기 제3 훈련 신호에 의해 야기되는 제3 자기 간섭 신호에서 상기 ASIC 회로 및 상기 HSIC 회로에 의해 추정된 자기 간섭 신호가 제거된 나머지 자기 간섭 신호에 기초하여 제3 간섭 전달 함수를 추정하는 단계, 및 상기 제3 간섭 전달 함수에 대응하는 SI 채널이 상기 SIC 회로에 포함된 DSIC 회로에서 모델링되도록, 상기 DSIC 회로를 구성하는 소자들의 계수를 결정하는 단계를 더 포함할 수 있다.

여기서, 상기 제1 통신 노드의 동작 방법은, 상기 ASIC 회로, 상기 HSIC 회로 및 상기 DSIC 회로 각각을 구성하는 상기 소자들의 상기 계수의 결정이 완료된 경우, 제1 주파수-시간 자원을 사용하여 제1 데이터 신호를 제2 통신 노드에 전송하고, 상기 제1 주파수-시간 자원을 사용하여 제2 데이터 신호를 상기 제2 통신 노드로부터 수신하는 단계, 상기 제1 데이터 신호에 의해 야기되는 원시 자기 간섭 신호 및 상기 제2 데이터 신호에서 상기 ASIC 회로에 의해 추정된 자기 간섭 신호를 제거하는 제1 간섭 제거 단계, 상기 제1 간섭 제거 단계의 출력 신호에서 상기 HSIC 회로에 의해 추정된 자기 간섭 신호를 제거하는 제2 간섭 제거 단계, 및 상기 제2 간섭 제거 단계의 출력 신호에서 상기 DSIC 회로에 의해 추정된 자기 간섭 신호를 제거하는 제3 간섭 제거 단계를 더 포함할 수 있다.

여기서, 상기 원시 자기 간섭 신호 중에서 제1 크기의 원시 자기 간섭 신호는 상기 ASIC 회로에 의해 제거될 수 있고, 상기 원시 자기 간섭 신호 중에서 제2 크기의 원시 자기 간섭 신호는 상기 HSIC 회로에 의해 제거될 수 있다.

여기서, 상기 제2 간섭 제거 단계는 상기 ASIC 회로에 의해 모델링되는 SI 채널의 특성이 변화하지 않는 시간 동안 수행될 수 있다.

여기서, 상기 ASIC 회로를 구성하는 소자들의 계수를 결정하는 단계는 패스트 페이딩 특성을 가지는 SI 채널의 변화를 반영하기 위해 반복적으로 수행될 수 있다.

여기서, 상기 HSIC 회로를 구성하는 소자들의 계수를 결정하는 단계는 슬로우 페이딩 특성을 가지는 SI 채널의 변화를 반영하기 위해 반복적으로 수행될 수 있다.

본 발명에 의하면, IFD(Inband Full Duplex) 방식을 지원하는 통신 노드는 ASIC(Analog Self Interference Cancellation) 회로, HSIC(Hybrid Self Interference Cancellation) 회로 및 하나의 DSIC(Digital Self Interference Cancellation) 회로를 포함할 수 있다. ASIC 회로는 아날로그 자기 간섭 신호를 제거하기 위해 아날로그 도메인(analog domain)에서 구현될 수 있고, HSIC 회로는 아날로그 자기 간섭 신호를 제거하기 위핸 디지털(digital) 도메인에서 구현될 수 있다. 아날로그 자기 간섭 신호의 제거를 위해 사용되는 SIC 회로가 ASIC 회로 및 HSIC 회로로 구성됨으로써, ASIC 회로의 구현 복잡도가 감소할 수 있다. 또한, ASIC 회로 및 HSIC 회로를 사용하여 아날로그 자기 간섭 신호에 대한 채널이 정확히 모델링될 수 있으므로, 통신 시스템의 성능이 향상될 수 있다.

도 1은 통신 시스템의 제1 실시예를 도시한 개념도이다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 3은 IFD 방식에 기초한 통신 시나리오의 제1 실시예를 도시한 개념도이다.
도 4는 IFD 방식을 지원하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 5는 IFD 방식을 지원하는 통신 노드의 제2 실시예를 도시한 블록도이다.
도 6은 통신 노드에 포함된 ASIC 회로의 제1 실시예를 도시한 블록도이다.
도 7은 통신 노드에서 IFD 방식에 기초한 통신 방법의 제1 실시예를 도시한 흐름도이다.
도 8은 IFD 방식에 기초한 통신 방법에서 ASIC 회로의 설정 방법의 제1 실시예를 도시한 흐름도이다.
도 9는 IFD 방식에 기초한 통신 방법에서 HSIC 회로의 설정 방법의 제1 실시예를 도시한 흐름도이다.
도 10은 IFD 방식에 기초한 통신 방법에서 DSIC 회로의 설정 방법의 제1 실시예를 도시한 흐름도이다.
도 11은 IFD 방식에 기초한 통신 방법에서 데이터 송수신 방법의 제1 실시예를 도시한 흐름도이다.
도 12는 IFD 방식을 지원하는 통신 노드의 제3 실시예를 도시한 블록도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

본 발명에 따른 실시예들이 적용되는 통신 시스템(communication system)이 설명될 것이다. 본 발명에 따른 실시예들이 적용되는 통신 시스템은 아래 설명된 내용에 한정되지 않으며, 본 발명에 따른 실시예들은 다양한 통신 시스템에 적용될 수 있다. 여기서, 통신 시스템은 통신 네트워크(network)와 동일한 의미로 사용될 수 있다.

도 1은 통신 시스템의 제1 실시예를 도시한 개념도이다.

도 1을 참조하면, 통신 시스템(100)은 복수의 통신 노드들(110, 111, 112, 113, 120, 121, 122)을 포함할 수 있다. 또한, 통신 시스템(100)은 코어 네트워크(core network)(예를 들어, S-GW(serving-gateway), P-GW(PDN(packet data network)-gateway), MME(mobility management entity))를 더 포함할 수 있다. 복수의 통신 노드들은 3GPP(3rd generation partnership project) 표준에서 규정된 4G 통신(예를 들어, LTE(long term evolution), LTE-A(advanced)), 5G 통신(예를 들어, NR(new radio) 통신) 등을 지원할 수 있다. 통신 시스템(100)이 5G 통신을 지원하는 경우, 코어 네트워크는 AMF(access and mobility management function), UPF(user plane function), SMF(session management function) 등을 포함할 수 있다.

예를 들어, 복수의 통신 노드들(110, 111, 112, 113, 120, 121, 122)은 CDMA(code division multiple access) 기반의 통신 프로토콜, WCDMA(wideband CDMA) 기반의 통신 프로토콜, TDMA(time division multiple access) 기반의 통신 프로토콜, FDMA(frequency division multiple access) 기반의 통신 프로토콜, OFDM(orthogonal frequency division multiplexing) 기반의 통신 프로토콜, Filtered OFDM 기반의 통신 프로토콜, OFDMA(orthogonal frequency division multiple access) 기반의 통신 프로토콜, SC(single carrier)-FDMA 기반의 통신 프로토콜, NOMA(Non-orthogonal Multiple Access), GFDM(generalized frequency division multiplexing) 기반의 통신 프로토콜, FBMC(filter bank multi-carrier) 기반의 통신 프로토콜, UFMC(universal filtered multi-carrier) 기반의 통신 프로토콜, SDMA(Space Division Multiple Access) 기반의 통신 프로토콜 등을 지원할 수 있다.

한편, 복수의 통신 노드들(110, 111, 112, 113, 120, 121, 122) 각각은 다음과 같은 구조를 가질 수 있다.

도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.

도 2를 참조하면, 통신 노드(200)는 적어도 하나의 프로세서(210), 메모리(220) 및 네트워크와 연결되어 통신을 수행하는 송수신 장치(230)를 포함할 수 있다. 또한, 통신 노드(200)는 입력 인터페이스 장치(240), 출력 인터페이스 장치(250), 저장 장치(260) 등을 더 포함할 수 있다. 통신 노드(200)에 포함된 각각의 구성 요소들은 버스(bus)(270)에 의해 연결되어 서로 통신을 수행할 수 있다.

다만, 통신 노드(200)에 포함된 각각의 구성요소들은 공통 버스(270)가 아니라, 프로세서(210)를 중심으로 개별 인터페이스 또는 개별 버스를 통하여 연결될 수도 있다. 예를 들어, 프로세서(210)는 메모리(220), 송수신 장치(230), 입력 인터페이스 장치(240), 출력 인터페이스 장치(250) 및 저장 장치(260) 중에서 적어도 하나와 전용 인터페이스를 통하여 연결될 수도 있다.

프로세서(210)는 메모리(220) 및 저장 장치(260) 중에서 적어도 하나에 저장된 프로그램 명령(program command)을 실행할 수 있다. 프로세서(210)는 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치(graphics processing unit, GPU), 또는 본 발명의 실시예들에 따른 방법들이 수행되는 전용의 프로세서를 의미할 수 있다. 메모리(220) 및 저장 장치(260) 각각은 휘발성 저장 매체 및 비휘발성 저장 매체 중에서 적어도 하나로 구성될 수 있다. 예를 들어, 메모리(220)는 읽기 전용 메모리(read only memory, ROM) 및 랜덤 액세스 메모리(random access memory, RAM) 중에서 적어도 하나로 구성될 수 있다.

다시 도 1을 참조하면, 통신 시스템(100)에서 기지국(110)은 매크로 셀(macro cell) 또는 스몰 셀(small cell)을 형성할 수 있고, 아이디얼 백홀 또는 논-아이디얼 백홀을 통해 코어 네트워크와 연결될 수 있다. 기지국(110)은 코어 네트워크로부터 수신한 신호를 단말 #11-13(111, 112, 113)에 전송할 수 있고, 단말 #11-13(111, 112, 113)으로부터 수신된 신호를 코어 네트워크에 전송할 수 있다. 단말 #11-13(111, 112, 113)은 기지국(110)의 셀 커버리지(cell coverage) 내에 속할 수 있다. 단말 #11-13(111, 112, 113)은 기지국(110)과 연결 확립(connection establishment) 절차를 수행함으로써 기지국(110)에 연결될 수 있다. 단말 #11-13(111, 112, 113)은 기지국(110)에 연결된 후에 기지국(110)과 통신을 수행할 수 있다.

릴레이(120)는 기지국(110)에 연결될 수 있고, 기지국(110)과 단말 #21-22(121, 122) 간의 통신을 중계할 수 있다. 릴레이(120)는 기지국(110)으로부터 수신한 신호를 단말 #21-22(121, 122)에 전송할 수 있고, 단말 #21-22(121, 122)로부터 수신된 신호를 기지국(110)에 전송할 수 있다. 단말 #21(121)은 기지국(110)의 셀 커버리지와 릴레이(120)의 셀 커버리지에 속할 수 있고, 단말 #22(122)는 릴레이(120)의 셀 커버리지에 속할 수 있다. 즉, 단말 #22(122)는 기지국(110)의 셀 커버리지 밖에 위치할 수 있다. 단말 #21-22(121, 122)는 릴레이(120)와 연결 확립 절차를 수행함으로써 릴레이(120)에 연결될 수 있다. 단말 #21-22(121, 122)는 릴레이(120)에 연결된 후에 릴레이(120)와 통신을 수행할 수 있다.

기지국(110) 및 릴레이(120)는 MIMO 전송(예를 들어, SU(single user)-MIMO, MU(multi user)-MIMO, 대규모(massive) MIMO 등), CoMP(coordinated multipoint)전송, CA(carrier aggregation) 전송, 비면허 대역(unlicensed band)에서 전송, 단말 간 직접 통신(device to device communication, D2D)(또는, ProSe(proximity services)) 등을 지원할 수 있다. 여기서, 단말 #11-13(111, 112, 113) 각각은 기지국(110)과 대응하는 동작, 기지국(110)에 의해 지원되는 동작 등을 수행할 수 있다. 단말 #21-22(121, 122) 각각은 릴레이(120)와 대응하는 동작, 릴레이(120)에 의해 지원되는 동작 등을 수행할 수 있다.

여기서, 기지국(110)은 노드B(NodeB), 고도화 노드B(evolved NodeB), BTS(base transceiver station), RRH(radio remote head), TRP(transmission reception point), RU(radio unit), RSU(road side unit), 무선 트랜시버(radio transceiver), 액세스 포인트(access point), 액세스 노드(node) 등으로 지칭될 수 있다. 릴레이(120)는 스몰 기지국, 릴레이 노드 등으로 지칭될 수 있다. 복수의 단말들(111, 112, 113, 121, 122) 각각은 UE(user equipment), 액세스 터미널(access terminal), 모바일 터미널(mobile terminal), 스테이션(station), 가입자 스테이션(subscriber station), 모바일 스테이션(mobile station), 휴대 가입자 스테이션(portable subscriber station), 노드(node), 다바이스(device), OBU(on-broad unit) 등으로 지칭될 수 있다.

다음으로, 통신 시스템에서 자기 간섭 제거 방법들이 설명될 것이다. 통신 노드들 중에서 제1 통신 노드에서 수행되는 방법(예를 들어, 신호의 전송 또는 수신)이 설명되는 경우에도 이에 대응하는 제2 통신 노드는 제1 통신 노드에서 수행되는 방법과 상응하는 방법(예를 들어, 신호의 수신 또는 전송)을 수행할 수 있다. 즉, 단말의 동작이 설명된 경우에 이에 대응하는 기지국은 단말의 동작과 상응하는 동작을 수행할 수 있다. 반대로, 기지국의 동작이 설명된 경우에 이에 대응하는 단말은 기지국의 동작과 상응하는 동작을 수행할 수 있다.

한편, 도 1에 도시된 통신 시스템에서 통신 노드는 TDD(Time Division Duplex) 방식, FDD(Frequency Division Duplex) 방식 또는 IFD(Inband Full Duplex) 방식에 기초하여 통신을 수행할 수 있다. TDD 방식이 사용되는 경우, 신호 전송을 위해 사용되는 시간 자원은 신호 수신을 위해 사용되는 시간 자원과 다를 수 있다. FDD 방식이 사용되는 경우, 신호 전송을 위해 사용되는 주파수 자원은 신호 수신을 위해 사용되는 주파수 자원과 다를 수 있다. IFD 방식이 사용되는 경우, 신호 전송을 위해 사용되는 시간-주파수 자원은 신호 수신을 위해 사용되는 시간-주파수 자원과 동일할 수 있다. IFD 방식에 기초한 통신은 다음과 같이 수행될 수 있다.

도 3은 IFD 방식에 기초한 통신 시나리오의 제1 실시예를 도시한 개념도이다.

도 3을 참조하면, 통신 노드 #1(310) 및 #2(320)는 IFD 방식에 기초하여 통신을 수행할 수 있다. 통신 노드 #1(310)은 도 1에 도시된 기지국일 수 있고, 통신 노드 #2(320)는 도 1에 도시된 단말일 수 있다. 또는, 통신 노드 #1(310)은 도 1에 도시된 단말일 수 있고, 통신 노드 #2(320)는 도 1에 도시된 기지국일 수 있다. 통신 노드 #1(310)은 시간-주파수 자원을 사용하여 통신 노드 #2(320)에 신호를 전송할 수 있고, 신호 전송을 위해 사용된 시간-주파수 자원과 동일한 시간-주파수 자원을 통해 통신 노드 #2(320)로부터 신호를 수신할 수 있다. 통신 노드 #1(310)의 전송 신호에 의해 자기 간섭(self interference) 신호가 발생할 수 있고, 자기 간섭 신호에 의해 통신 노드 #1(310)에서 수신 성능이 저하될 수 있다. 즉, 통신 노드 #1(310)의 전송 신호에 의해 야기된 자기 간섭 신호와 통신 노드 #2(320)의 신호가 동일한 시간-주파수 자원을 통해 수신되기 때문에, 통신 노드 #1(310)에서 수신 성능이 저하될 수 있다.

또한, 통신 노드 #2(320)는 시간-주파수 자원을 사용하여 통신 노드 #1(310)에 신호를 전송할 수 있고, 신호 전송을 위해 사용된 시간-주파수 자원과 동일한 시간-주파수 자원을 통해 통신 노드 #1(310)로부터 신호를 수신할 수 있다. 통신 노드 #2(320)의 전송 신호에 의해 자기 간섭 신호가 발생할 수 있고, 자기 간섭 신호에 의해 통신 노드 #2(320)에서 수신 성능이 저하될 수 있다. 즉, 통신 노드 #2(320)의 전송 신호에 의해 야기된 자기 간섭 신호와 통신 노드 #1(310)의 신호가 동일한 시간-주파수 자원을 통해 수신되기 때문에, 통신 노드 #2(320)에서 수신 성능이 저하될 수 있다.

자기 간섭 신호에 의한 수신 성능 저하를 방지하기 위해, 통신 노드 #1(310) 및 #2(320) 각각은 자기 간섭 신호를 제거할 수 있다. 통신 노드 #1(310) 및 #2(320) 각각의 디지털 도메인(domain)에서 수신 가능한 범위인 디지털 동적 범위(dynamic range) 내에 존재하는 자기 간섭 신호는 DSIC(Digital Self Interference Cancellation) 방식에 기초하여 제거될 수 있고, 디지털 동적 범위 밖에 존재하는 자기 간섭 신호는 ASIC(Analog Self Interference Cancellation) 방식에 기초하여 제거될 수 있다. 즉, 통신 노드 #1(310) 및 #2(320) 각각은 자기 간섭 신호를 제거하기 위한 ASIC 회로 및 DSIC 회로를 포함할 수 있다. ASIC 회로 및 DSIC 회로를 포함하는 통신 노드(예를 들어, 통신 노드 #1(310) 및 #2(320))는 다음과 같이 구성될 수 있다.

도 4는 IFD 방식을 지원하는 통신 노드의 제1 실시예를 도시한 블록도이다.

도 4를 참조하면, 통신 노드는 신호 송신부, 신호 수신부, 안테나 모듈 및 SIC 처리부를 포함할 수 있다. 신호 송신부는 TX 기저대역 처리부(410), DAC(Digital to Analog Converter)(411), 주파수 업-컨버터(frequency up-converter)(412), 고출력 증폭기(413) 등을 포함할 수 있다. 신호 수신부는 RX 기저대역 처리부(420), ADC(Analog to Digital Converter)(421), 주파수 다운-컨버터(frequencey down-converter)(422), 저잡음 증폭기(423) 등을 포함할 수 있다. 안테나 모듈은 안테나(430), 서큘레이터(circulator)(431) 등을 포함할 수 있다. 즉, 통신 노드는 단일 안테나를 포함할 수 있다. SIC 처리부는 SI(Self Interference) 신호 추정기(440), ASIC 회로(441), ASI(Analog Self Interference) 제거기(442), DSIC 회로(443), DSI(Digital Self Interference) 제거기(444) 등을 포함할 수 있다.

통신 노드는 동일한 시간-주파수 자원을 사용하여 신호를 송수신할 수 있다. 통신 노드의 안테나(430)의 매칭 특성이 완벽하지 않기 때문에, 안테나(430)에 의해 반사 신호(예를 들어, 누설 신호)가 야기될 수 있다. 안테나(430)의 반사 신호는 전체 송신 신호의 5~10%일 수 있다. 안테나(430)의 반사 신호는 통신 노드의 신호 송신부 및 신호 수신부로 다시 입력될 수 있다. 이 경우, 안테나(430)의 반사 신호는 신호 송신부의 성능에 큰 영향을 끼치지 않으나, 신호 수신부의 성능은 안테나(430)의 반사 신호에 의해 저하될 수 있다. 예를 들어, 안테나(430)의 반사 신호에 의해 신호 수신부가 포화될 수 있고, 안테나(430)의 반사 신호는 안테나(430)로부터 실제 수신되어야 하는 원시(original) 신호에 대한 자기 간섭 신호로 작용할 수 있다.

이러한 자기 간섭 신호는 SIC 처리부에 의해 제거될 수 있다. 디지털 동적 범위 내에 존재하는 디지털 자기 간섭 신호는 DSIC 회로(443) 및 DSI 제거기(444)에 의해 제거될 수 있고, 디지털 동적 범위 밖에 존재하는 아날로그 자기 간섭 신호는 ASIC 회로(441) 및 ASI 제거기(442)에 의해 제거될 수 있다. SIC 처리부의 성능은 아날로그 자기 간섭 신호의 제거 성능에 의해 결정될 수 있으며, SIC 처리부의 성능을 향상시키기 위해 송신 신호에 의해 야기되는 자기 간섭 신호에 대한 채널(예를 들어, SI 채널)을 정확히 모델링하는 것이 필요하다.

자기 간섭 신호에 대한 채널을 정확히 모델링하기 위해, ASIC 회로(441)는 많은 수의 RF(Radio Frequency) 소자들(예를 들어, RF 감쇠기(attenuator), RF 위상 변위기(phase shifter) 등)로 구성되어야 하므로, ASIC 회로(441)의 구현 복잡도가 증가할 수 있다. 또한, ASIC 회로(441)를 구성하는 RF 소자들은 디지털 제어에 의해 동작하며, 많은 수의 RF 소자들이 사용되는 경우에도 제어 라인 개수의 한계로 인해 ASIC 회로(441)에서 원하는 출력 해상도가 획득되지 못할 수 있다.

구체적으로, 송신 신호 중에서 일부 송신 신호는 안테나(430)에 의해 반사됨으로써 신호 수신부로 다시 입력될 수 있고, 송신 신호 중에서 다른 일부 송신 신호는 RF 회로(예를 들어, 서큘레이터(431))에서 누설됨으로써 신호 수신부로 다시 입력될 수 있다. 신호 수신부로 입력되는 자기 간섭 신호(예를 들어, 안테나(430)의 반사 신호, RF 회로의 누설 신호 등)의 크기는 송신 신호의 크기보다 대략 15~20dBm 낮을 수 있다. 예를 들어, 송신 신호의 크기가 20dBm인 경우, 0dBm 크기를 가지는 자기 간섭 신호가 신호 수신부로 입력될 수 있다. 0dBm 크기를 가지는 자기 간섭 신호에 의해 신호 수신부의 저잡음 증폭기(423)는 파괴/포화될 수 있다. 따라서 0dBm 크기를 가지는 자기 간섭 신호를 제거하기 위해 대략 50dB 이상의 자기 간섭 제거를 위한 ASIC 회로(441)가 필요할 것이다. 대략 50dB 이상의 자기 간섭 제거를 위한 ASIC 회로(441)는 10개 이상의 RF 감쇠기들 및 10개 이상의 RF 위상 변위기들로 구성되어야 하므로, ASIC 회로(441)의 구현 복잡도가 매우 높다.

이러한 문제를 해결하기 위해, ASIC 회로(441)는 대략 20dB의 자기 간섭 제거를 위해 사용될 수 있고, 나머지 30dBm의 자기 간섭 제거를 위한 HSIC(Hybrid SIC) 회로가 도입될 수 있다. HSIC 회로를 포함하는 통신 노드는 다음과 같이 구성될 수 있다.

도 5는 IFD 방식을 지원하는 통신 노드의 제2 실시예를 도시한 블록도이다.

도 5를 참조하면, 통신 노드는 신호 송신부, 신호 수신부, 안테나 모듈 및 SIC 처리부를 포함할 수 있다. 도 5에 도시된 통신 노드는 도 4에 도시된 통신 노드에 비해 HSIC 회로(445)를 더 포함할 수 있고, HSIC 회로(445)를 위한 RF 소자들(예를 들어, DAC #2(411-2), 주파수 업-컨버터 #2(412-2), HSI 제거기(446) 등)을 포함할 수 있다. 예를 들어, 신호 송신부는 TX 기저대역 처리부(410), DAC #1(411-1), 주파수 업-컨버터 #1(412-1), 고출력 증폭기(413) 등을 포함할 수 있다. 신호 수신부는 RX 기저대역 처리부(420), ADC(421), 주파수 다운-컨버터(422), 저잡음 증폭기(423) 등을 포함할 수 있다. 안테나 모듈은 안테나(430), 서큘레이터(431) 등을 포함할 수 있다.

SIC 처리부는 SI 신호 추정기(440), ASIC 회로(441), ASI 제거기(442), DSIC 회로(443), DSI 제거기(444), HSIC 회로(445), HSI 제거기(446) 등을 포함할 수 있다. 또한, 통신 노드는 HSIC 회로(445)를 위한 DAC #2(411-2), 주파수 업-컨버터 #2(412-2) 등을 포함할 수 있다. HSIC 회로(445), DAC #2(411-2) 및 주파수 업-컨버터 #2(412-2)는 통신 노드에서 서브(sub) 송신 경로를 구성할 수 있으며, 서브 송신 경로를 구성하는 RF 소자들(예를 들어, HSIC 회로(445), DAC #2(411-2), 주파수 업-컨버터 #2(412-2) 등)은 메인(main) 송신 경로를 구성하는 RF 소자들(예를 들어, DAC #1(411-1), 주파수 업-컨버터 #1(412-1), 고출력 증폭기(413) 등)과 간섭이 없도록 구현될 수 있다. 또한, 서브 송신 경로를 구성하는 RF 소자들 및 메인 송신 경로를 구성하는 RF 소자들은 비선형성이 가능한 작도록 구현될 수 있다.

아날로그 자기 간섭 신호는 ASIC 회로(441) 및 HSIC 회로(445)에 의해 제거될 수 있다. ASIC 회로(441)는 통신 노드의 아날로그 도메인에서 구현될 수 있고, HSIC 회로(445)는 통신 노드의 디지털 도메인에서 구현될 수 있다. 예를 들어, ASIC 회로(441)는 20dBm의 아날로그 자기 간섭 신호를 제거하도록 구현될 수 있고, HSIC 회로(445)는 30dBm의 아날로그 자기 간섭 신호를 제거하도록 구현될 수 있다. 이 경우, 도 5의 ASIC 회로(441)는 50dBm의 아날로그 자기 간섭 신호를 제거하도록 구현된 도 4의 ASIC 회로(441)에 비해 적은 아날로그 소자(예를 들어, RF 소자)들로 구성될 수 있다. 대략 20dBm의 아날로그 자기 간섭 신호를 제거하기 위한 ASIC 회로(441)는 다음과 같이 구성될 수 있다.

도 6은 통신 노드에 포함된 ASIC 회로의 제1 실시예를 도시한 블록도이다.

도 6을 참조하면, ASIC 회로(441)는 하나의 RF 위상 변위기(441-1) 및 두 개의 RF 감쇠기들(441-2, 441-3)로 구성될 수 있다. 하나의 RF 위상 변위기(441-1) 및 두 개의 RF 감쇠기들(441-2, 441-3)로 구성된 ASIC 회로(441)에 의해 대략 20dBm의 아날로그 자기 간섭 신호가 제거될 수 있다. 여기서, ASIC 회로(441)에 포함된 RF 위상 변위기(441-1) 및 하나의 RF 감쇠기 #1(441-2)은 통신 노드의 RF 소자(예를 들어, 서큘레이터(431) 등)에 의해 야기되는 누설 신호를 제거하기 위해 사용될 수 있다. ASIC 회로(441)에 포함된 다른 하나의 RF 감쇠기 #2(441-3)는 통신 노드의 안테나(430)에 의해 야기되는 반사 신호를 제거하기 위해 사용될 수 있다.

다시 도 5를 참조하면, 대략 20dBm의 아날로그 자기 간섭 신호는 ASIC 회로(441) 및 ASI 제거기(442)에 의해 제거될 수 있다. 예를 들어, ASIC 회로(441)는 고출력 증폭기(413)로부터 획득된 송신 신호 및 SI 신호 추정기(440)로부터 획득된 자기 간섭 신호에 기초하여 SI 채널을 모델링할 수 있고, SI 채널 모델을 통해 모델링된 자기 간섭 신호를 출력할 수 있다. ASI 제거기(442)의 입력단은 안테나(430)의 수신 신호 및 ASIC 회로(441)의 자기 간섭 신호를 획득할 수 있고, ASI 제거기(442)의 출력단은 "안테나(430)의 수신 신호 - ASIC 회로(441)의 자기 간섭 신호"를 출력할 수 있다. 이 경우, 안테나(430)의 수신 신호 중에서 대략 20dBm의 아날로그 자기 간섭 신호가 제거될 수 있다.

ASI 제거기(442)에 의해 제거되지 않은 나머지 아날로그 자기 간섭 신호(예를 들어, 대략 30dBm의 아날로그 자기 간섭 신호)는 ASI 제거기(442)와 저잡음 증폭기(423) 사이에 위치한 HSI 제거기(446)에 의해 제거될 수 있다. 대략 30dBm의 아날로그 자기 간섭 신호를 제거하기 위한 회로(예를 들어, 다수의 RF 감쇠기 및 다수의 RF 위상 변위기로 구성되는 회로)는 디지털 도메인에서 구현될 수 있다. 즉, 디지털 도메인에서 구현된 HSIC 회로(445)는 대략 30dBm의 아날로그 자기 간섭 신호의 제거 성능을 가질 수 있다. 예를 들어, HSIC 회로(445)는 대략 16탭의 디지털 필터(예를 들어, 디지털 회로)로 구현될 수 있다.

HSIC 회로(445)는 TX 기저대역 처리부(410)에 의해 생성된 기저대역 신호 및 SI 신호 추정기(440)에 의해 추정된 자기 간섭 신호에 기초하여 SI 채널을 모델링할 수 있고, SI 채널 모델을 통해 모델링된 자기 간섭 신호를 출력할 수 있다. HSI 제거기(446)의 입력단은 ASI 제거기(442)의 출력 신호(예를 들어, "안테나(430)의 수신 신호 - ASIC 회로(441)의 자기 간섭 신호") 및 HSIC 회로(445)의 자기 간섭 신호를 획득할 수 있고, HSI 제거기(446)의 출력단은 "안테나(430)의 수신 신호 - ASIC 회로(441)의 자기 간섭 신호 - HSIC 회로(445)의 자기 간섭 신호"를 출력할 수 있다. 이 경우, 안테나(430)의 수신 신호 중에서 대략 30dBm의 아날로그 자기 간섭 신호가 제거될 수 있다. 즉, ASI 제거기(442) 및 HSI 제거기(446)에 의해 대략 50dBm의 아날로그 자기 간섭 신호가 제거될 수 있다.

아날로그 자기 간섭 신호가 제거된 수신 신호는 저잡음 증폭기(423)에 입력될 수 있다. 저잡음 증폭기(423)의 출력은 주파수 다운-컨버터(422) 및 ADC(421)를 거쳐 DSI 제거기(444)에 입력될 수 있다.

DSIC 회로(443)는 TX 기저대역 처리부(410)에 의해 생성된 기저대역 신호 및 SI 신호 추정기(440)에 의해 추정된 자기 간섭 신호에 기초하여 SI 채널을 모델링할 수 있고, SI 채널 모델을 통해 모델링된 자기 간섭 신호를 출력할 수 있다. DSI 제거기(444)의 입력단은 ADC(421)의 출력 신호 및 DSIC 회로(443)의 자기 간섭 신호를 획득할 수 있고, DSI 제거기(444)의 출력단은 "ADC(421)의 출력 신호 - DSIC 회로(443)의 자기 간섭 신호"를 출력할 수 있다. DSI 제거기(444)의 출력 신호는 SI 신호 추정기(440) 및 RX 기저대역 처리부(420)에 입력될 수 있다. RX 기저대역 처리부(420)는 DSI 제거기(444)의 출력 신호에 기초하여 신호를 복원할 수 있다.

다음으로, 도 5의 통신 노드에서 IFD 방식에 기초한 통신 방법이 설명될 것이다.

도 7은 통신 노드에서 IFD 방식에 기초한 통신 방법의 제1 실시예를 도시한 흐름도이고, 도 8은 IFD 방식에 기초한 통신 방법에서 ASIC 회로의 설정 방법의 제1 실시예를 도시한 흐름도이고, 도 9는 IFD 방식에 기초한 통신 방법에서 HSIC 회로의 설정 방법의 제1 실시예를 도시한 흐름도이고, 도 10은 IFD 방식에 기초한 통신 방법에서 DSIC 회로의 설정 방법의 제1 실시예를 도시한 흐름도이고, 도 11은 IFD 방식에 기초한 통신 방법에서 데이터 송수신 방법의 제1 실시예를 도시한 흐름도이다.

도 7 내지 도 11을 참조하면, 간섭 제거 방법은 ASIC 회로(441)(예를 들어, ASIC 회로(441)에 속한 RF 소자들의 계수)의 설정 단계(S710), HSIC 회로(445)(예를 들어, HSIC 회로(445)에 속한 디지털 소자들의 계수)의 설정 단계(S720), DSIC 회로(443)(예를 들어, DSIC 회로(443)에 속한 디지털 소자들의 계수)의 설정 단계(S730) 및 간섭 제거 단계(S740)를 포함할 수 있다.

단계 S710에서, 통신 노드의 TX 기저대역 처리부(410)는 기준 신호(예를 들어, 훈련 신호)를 생성할 수 있고, 생성된 기준 신호는 메인 송신 경로(예를 들어, DAC #1(411-1) → 주파수 업-컨버터 #1(412-1) → 고출력 증폭기(413) → 서큘레이터(431) → 안테나(430))를 통해 전송될 수 있다(S711).

기준 신호에 의해 야기되는 자기 간섭 신호는 통신 노드의 신호 수신부에서 수신될 수 있다. 기준 신호에 의해 야기되는 자기 간섭 신호에 기초하여 메인 송 신 경로의 간섭 전달 함수가 추정될 수 있다(S712). 단계 S712는 통신 노드의 SI 신호 추정기에 의해 수행될 수 있다. 메인 송신 경로의 간섭 전달 함수는 시간 영역에서 기준 신호에 대한 상관을 수행함으로써 추정될 수 있다. 또는, 메인 송신 경로의 간섭 전달 함수는 주파수 영역에서 자기 간섭 신호의 역함수에 기초하여 추정될 수 있다.

간섭 전달 함수에 기초하여 ASIC 회로(441)에 속한 RF 소자들의 계수가 결정될 수 있다(S713). ASIC 회로(441)에 속한 RF 소자들의 계수는 ASIC 회로(441)에 의해 모델링되는 SI 채널이 가능한 간섭 전달 함수와 동일하도록 결정될 수 있다. 예를 들어, ASIC 회로(441)에 속한 하나의 RF 위상 변위기(441-1)의 파라미터와 두 개의 RF 감쇠기들(441-2, 441-3)의 파라미터를 조절함으로써 목표 간섭 제거량(예를 들어, 20dBm의 자기 간섭 신호)을 만족하는 ASIC 회로(441)에 속한 RF 소자들의 계수가 결정될 수 있다.

ASIC 회로(441)에 속한 RF 소자들의 계수가 결정된 경우, 단계 S720이 수행될 수 있다. 단계 S720에서, 통신 노드의 TX 기저대역 처리부(410)는 기준 신호(예를 들어, 훈련 신호)를 생성할 수 있고, 생성된 기준 신호는 메인 송신 경로(예를 들어, DAC #1(411-1) → 주파수 업-컨버터 #1(412-1) → 고출력 증폭기(413) → 서큘레이터(431) → 안테나(430)) 및 서브 송신 경로(예를 들어, HSIC 회로(445) → DAC #2(411-2) → 주파수 업-컨버터 #2(412-2) → HSI 제거기(466))를 통해 전송될 수 있다(S721).

기준 신호에 의해 야기되는 자기 간섭 신호는 통신 노드의 신호 수신부에서 수신될 수 있다. 예를 들어, ASI 제거기(442)의 입력단은 서큘레이터(431)로부터 수신 신호(즉, 기준 신호에 의해 야기되는 자기 간섭 신호)를 획득할 수 있고, ASIC 회로(441)로부터 자기 간섭 신호를 획득할 수 있다. ASI 제거기(442)의 출력단은 "서큘레이터(431)의 수신 신호 - ASIC 회로(441)의 자기 간섭 신호"를 출력할 수 있다. ASI 제거기(442)의 출력 신호에 기초하여 메인 송신 경로의 간섭 전달 함수 및 서브 송신 경로의 간섭 전달 함수가 추정될 수 있다(S722). 단계 S722에서 간섭 전달 함수는 단계 S712에서 설명된 추정 방식과 동일 또는 유사하게 추정될 수 있다. 메인 송신 경로의 간섭 전달 함수와 서브 송신 경로의 간섭 전달 함수 간의 비례 관계에 기초하여 HSIC 회로(445)에 속한 디지털 필터(예를 들어, 디지털 소자)들의 계수가 결정될 수 있다(S723). 단계 S722 및 단계 S723은 SI 신호 추정기(440)에 의해 수행될 수 있다.

HSIC 회로(445)에 속한 디지털 필터들의 계수가 결정된 경우, 단계 S730이 수행될 수 있다. 단계 S730에서, 통신 노드의 TX 기저대역 처리부(410)는 기준 신호(예를 들어, 훈련 신호)를 생성할 수 있고, 생성된 기준 신호는 메인 송신 경로(예를 들어, DAC #1(411-1) → 주파수 업-컨버터 #1(412-1) → 고출력 증폭기(413) → 서큘레이터(431) → 안테나(430)) 및 서브 송신 경로(예를 들어, HSIC 회로(445) → DAC #2(411-2) → 주파수 업-컨버터 #2(412-2) → HSI 제거기(466))를 통해 전송될 수 있다(S731).

기준 신호에 의해 야기되는 자기 간섭 신호는 통신 노드의 신호 수신부에서 수신될 수 있다. 예를 들어, ASI 제거기(442)의 입력단은 서큘레이터(431)로부터 수신 신호(즉, 기준 신호에 의해 야기되는 자기 간섭 신호)를 획득할 수 있고, ASIC 회로(441)로부터 자기 간섭 신호를 획득할 수 있다. ASI 제거기(442)의 출력단은 "서큘레이터(431)의 수신 신호 - ASIC 회로(441)의 자기 간섭 신호"를 출력할 수 있다. HSI 제거기(446)의 입력단은 ASI 제거기(442)의 출력 신호(예를 들어, "서큘레이터(431)의 수신 신호 - ASIC 회로(441)의 자기 간섭 신호") 및 HSIC 회로(445)의 자기 간섭 신호를 획득할 수 있다. HSI 제거기(446)의 출력단은 "서큘레이터(431)의 수신 신호 - ASIC 회로(441)의 자기 간섭 신호 - HSIC 회로(445)의 자기 간섭 신호"를 출력할 수 있다.

HSI 제거기(446)의 출력 신호는 저잡음 증폭기(423), 주파수 다운-컨버터(422) 및 ADC(421)에 의해 처리될 수 있다. ADC(421)의 출력 신호에 기초하여 통신 노드의 시스템 간섭 전달 함수가 추정될 수 있다(S732). 단계 S732에서 간섭 전달 함수는 단계 S712에서 설명된 추정 방식과 동일 또는 유사하게 추정될 수 있다. 시스템 간섭 전달 함수에 기초하여 DSIC 회로(443)에 속한 디지털 필터들의 계수가 결정될 수 있다(S733). 단계 S732 및 단계 S733은 SI 신호 추정기(440)에 의해 수행될 수 있다.

단계 S710, 단계 S720 및 단계 S730은 SI 채널의 변화에 대응하기 위해 반복적으로 수행될 수 있다. 단계 S710, 단계 S720 및 단계 S730 중에서 단계 S710이 가장 느린 주기로 수행될 수 있다. ASIC 회로(441)에 의해 모델링되는 SI 채널의 특성이 변화하지 않는 시간 동안 HSIC 회로(445) 및 HSI 제거기(446)에 의한 자기 간섭 제거가 수행될 수 있고, HSIC 회로(445)에 의해 모델링되는 SI 채널의 특성이 변화하지 않는 시간 동안 DSIC 회로(443) 및 DSI 제거기(444)에 의한 자기 간섭 제거가 수행될 수 있다. 예를 들어, 패스트 페이딩(fast fading) 특성을 가지는 SI 채널(예를 들어, 간섭 전달 함수)에 대한 자기 간섭 제거는 DSIC 회로(443) 및 DSI 제거기(444)에 의해 수행될 수 있고, 슬로우 페이딩 특성을 가지는 SI 채널(예를 들어, 간섭 전달 함수)에 대한 자기 간섭 제거는 HSIC 회로(445) 및 HSI 제거기(446)에 의해 수행될 수 있고, 열에 의해 변경되는 특성을 가지는 SI 채널(예를 들어, 간섭 전달 함수)에 대한 자기 간섭 제거는 ASIC 회로(441) 및 ASI 제거기(442)에 의해 수행될 수 있다.

한편, 단계 S730이 완료된 경우, IFD 방식의 통신이 수행될 수 있다(S740). 예를 들어, 송신 신호(즉, 데이터 신호)는 통신 노드의 메인 송신 경로 및 서브 송신 경로를 통해 전송될 수 있다(S741). 통신 노드의 송신 신호에 의해 야기되는 자기 간섭 신호와 다른 통신 노드의 수신 신호(즉, 안테나(430)에서 수신된 다른 통신 노드의 신호)는 ASI 제거기(442)의 입력단으로 입력될 수 있다.

ASIC 회로(441)는 단계 S710에서 결정된 계수들에 기초하여 모델링된 SI 채널 및 고출력 증폭기(413)로부터 획득된 송신 신호(예를 들어, 단계 S741에서 전송된 송신 신호)에 기초하여 자기 간섭 신호를 출력할 수 있다. 즉, ASIC 회로(441)에 의해 생성된 자기 간섭 신호는 ASI 제거기(442)의 입력단으로 입력될 수 있다. ASI 제거기(442)는 서큘레이터(431)로부터 획득된 신호(예를 들어, 통신 노드의 송신 신호에 의해 야기되는 자기 간섭 신호 + 다른 통신 노드의 수신 신호)에서 ASIC 회로(441)의 자기 간섭 신호를 제거함으로써 출력 신호를 생성할 수 있다(S742). 단계 S742에서 대략 20dBm의 아날로그 자기 간섭 신호가 제거될 수 있다.

ASI 제거기(442)의 출력 신호는 HSI 제거기(446)에 입력될 수 있다. HSIC 회로(445)는 단계 S720에서 결정된 계수들에 기초하여 모델링된 SI 채널 및 TX 기저대역 처리부(410)로부터 획득된 송신 신호(예를 들어, 단계 S741에서 전송된 송신 신호)에 기초하여 자기 간섭 신호를 출력할 수 있다. 즉, HSIC 회로(445)에 의해 생성된 자기 간섭 신호는 DAC #2(411-2) 및 주파수 업-컨버터 #2(412-2)를 통해 HSI 제거기(446)의 입력단으로 입력될 수 있다. HSI 제거기(446)는 ASI 제거기(442)로부터 획득된 신호에서 HSIC 회로(445)의 자기 간섭 신호를 제거함으로써 출력 신호를 생성할 수 있다(S743). 단계 S743에서 대략 30dBm의 아날로그 자기 간섭 신호가 제거될 수 있다.

HSI 제거기(446)의 출력 신호는 저잡음 증폭기(423), 주파수 다운-컨버터(422) 및 ADC(421)를 거쳐 DSI 제거기(444)에 입력될 수 있다. DSIC 회로(443)는 단계 S730에서 결정된 계수들에 기초하여 모델링된 SI 채널 및 TX 기저대역 처리부(410)로부터 획득된 송신 신호(예를 들어, 단계 S741에서 전송된 송신 신호)에 기초하여 자기 간섭 신호를 출력할 수 있다. 즉, DSIC 회로(443)에 의해 생성된 자기 간섭 신호는 DSI 제거기(444)에 입력될 수 있다. DSI 제거기(444)는 ADC(421)로부터 획득된 신호에서 DSIC 회로(443)의 자기 간섭 신호를 제거함으로써 출력 신호를 생성할 수 있다(S744). DSI 제거기(444)의 출력 신호는 RX 기저대역 처리부(420)에 입력될 수 있다. RX 기저대역 처리부(420)는 DSI 제거기(444)의 출력 신호에 기초하여 수신 신호를 복원할 수 있다(S745).

한편, 앞서 설명된 실시예들에서 통신 노드는 단일 안테나를 포함하였으나, 통신 노드는 복수의 안테나들을 포함하도록 구성될 수 있다. 복수의 안테나들을 포함하는 통신 노드는 다음과 같이 구성될 수 있다.

도 12는 IFD 방식을 지원하는 통신 노드의 제3 실시예를 도시한 블록도이다.

도 12를 참조하면, 통신 노드는 신호 송신부 #1-2, 신호 수신부 #1-2, 안테나 모듈 #1-2 및 SIC 처리부 #1-2를 포함할 수 있다. 예를 들어, 신호 송신부 #1은 TX 기저대역 처리부(410), DAC #1(411-1), 주파수 업-컨버터 #1(412-1), 고출력 증폭기(413) 등을 포함할 수 있다. 신호 수신부 #1은 RX 기저대역 처리부(420), ADC(421), 주파수 다운-컨버터(422), 저잡음 증폭기(423) 등을 포함할 수 있다. 안테나 모듈 #1은 안테나(430), 서큘레이터(431) 등을 포함할 수 있다. SIC 처리부 #1은 SI 신호 추정기(440), ASIC 회로(441), ASI 제거기(442), DSIC 회로(443), DSI 제거기(444), HSIC 회로(445), HSI 제거기(446) 등을 포함할 수 있다. 또한, 통신 노드는 HSIC 회로(445)를 위한 DAC #2(411-2), 주파수 업-컨버터 #2(412-2) 등을 포함할 수 있다.

또한, 신호 송신부 #2는 TX 기저대역 처리부(510), DAC #1(511-1), 주파수 업-컨버터 #1(512-1), 고출력 증폭기(513) 등을 포함할 수 있다. 신호 수신부 #2는 RX 기저대역 처리부(520), ADC(521), 주파수 다운-컨버터(522), 저잡음 증폭기(523) 등을 포함할 수 있다. 안테나 모듈 #2는 안테나(530), 서큘레이터(531) 등을 포함할 수 있다. SIC 처리부 #2는 SI 신호 추정기(540), ASIC 회로(541), ASI 제거기(542), DSIC 회로(543), DSI 제거기(544), HSIC 회로(545), HSI 제거기(546) 등을 포함할 수 있다. 또한, 통신 노드는 HSIC 회로(545)를 위한 DAC #2(511-2), 주파수 업-컨버터 #2(512-2) 등을 포함할 수 있다.

즉, 도 12의 신호 송신부 #1 및 #2 각각은 도 5의 신호 송신부와 동일하게 구성될 수 있고, 도 12의 신호 수신부 #1 및 #2 각각은 도 5의 신호 수신부와 동일하게 구성될 수 있고, 도 12의 SIC 처리부는 도 5의 SIC 처리부와 동일하게 구성될 수 있다.

다만, 도 12의 통신 노드는 인접 안테나에 의해 야기되는 자기 간섭 신호를 추정하기 위한 HSIC 회로(610, 620)를 더 포함할 수 있다. HSIC 회로(610)는 안테나(530)에 의해 야기되는 자기 간섭 신호를 추정하기 위해 사용될 수 있으며, HSIC 회로(610)에 속한 디지털 소자들의 계수는 도 7 및 도 9의 단계 S720에 기초하여 결정될 수 있다. HSIC 회로(610)의 자기 간섭 신호는 합산기(611)에서 HSIC 회로(445)의 자기 간섭 신호와 합산될 수 있다. 이 경우, 안테나(530)에 의해 야기되는 자기 간섭 신호는 HSIC 회로(610) 및 HSI 제거기(446)에 의해 제거될 수 있다.

또한, HSIC 회로(620)는 안테나(430)에 의해 야기되는 자기 간섭 신호를 추정하기 위해 사용될 수 있으며, HSIC 회로(620)에 속한 디지털 소자들의 계수는 도 7 및 도 9의 단계 S720에 기초하여 결정될 수 있다. HSIC 회로(620)의 자기 간섭 신호는 합산기(621)에서 HSIC 회로(545)의 자기 간섭 신호와 합산될 수 있다. 이 경우, 안테나(430)에 의해 야기되는 자기 간섭 신호는 HSIC 회로(620) 및 HSI 제거기(546)에 의해 제거될 수 있다.

본 발명에 따른 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 컴퓨터 판독 가능 매체에 기록되는 프로그램 명령은 본 발명을 위해 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.

컴퓨터 판독 가능 매체의 예에는 롬(rom), 램(ram), 플래시 메모리(flash memory) 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러(compiler)에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터(interpreter) 등을 사용해서 컴퓨터에 의해 실행될 수 있는 고급 언어 코드를 포함한다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

IFD(Inband Full Duplex) 방식에 기초하여 통신을 수행하는 제1 통신 노드로서,
제1 RF(Radio Frequency) 신호를 생성하는 신호 송신부;
상기 신호 송신부에 의해 생성된 상기 제1 RF 신호를 송신하고, 제2 통신 노드로부터 제2 RF 신호를 수신하는 안테나 모듈;
상기 제1 RF 신호에 의해 야기되는 자기 간섭 신호 및 상기 제2 RF 신호를 처리하는 신호 수신부;
상기 자기 간섭 신호를 추정하기 위한 SI(Self Interference) 신호 추정기;
디지털 도메인에서 상기 자기 간섭 신호를 제거하기 위한 DSIC(Digital Self Interference Cancellation) 회로;
아날로그 도메인에서 상기 자기 간섭 신호를 제거하기 위한 ASIC(Analog SIC) 회로;
상기 아날로그 도메인에서 상기 자기 간섭 신호를 제거하기 위한 HSIC(Hybrid SIC) 회로;
ASI 제거기; 및
HSI 제거기를 포함하고,
상기 ASI 제거기의 입력단은 상기 안테나 모듈의 출력단 및 상기 ASIC 회로의 출력단에 연결되고, 상기 ASI 제거기의 출력단은 상기 HSI 제거기의 입력단에 연결되고, 상기 ASI 제거기는 상기 안테나 모듈의 출력 신호에서 상기 ASIC 회로에 의해 추정된 자기 간섭 신호를 제거하는, 제1 통신 노드.
청구항 1에 있어서,
상기 자기 간섭 신호 중에서 제1 크기의 자기 간섭 신호는 상기 ASIC 회로에 의해 제거되고, 상기 자기 간섭 신호 중에서 제2 크기의 자기 간섭 신호는 상기 HSIC 회로에 의해 제거되는, 제1 통신 노드.
청구항 1에 있어서,
상기 ASIC 회로는 아날로그 소자들로 구성되는 아날로그 회로이고, 상기 HSIC 회로 및 상기 DSIC 회로 각각은 디지털 소자들로 구성되는 디지털 회로인, 제1 통신 노드.
청구항 1에 있어서,
상기 ASIC 회로는 하나의 RF 위상 변위기(phase shifter) 및 두 개의 RF 감쇠기(attenuator)들로 구성되는, 제1 통신 노드.
청구항 1에 있어서,
상기 HSIC 회로의 입력단은 상기 신호 송신부에 속한 TX 기저대역 처리부 및 상기 SI 신호 추정기에 연결되고, 상기 HSIC 회로의 출력단은 상기 신호 송신부에 속한 DAC(Digital to Analog Converter)에 연결되는, 제1 통신 노드.
청구항 1에 있어서,
상기 신호 송신부는 TX 기저대역 처리부, 상기 TX 기저대역 처리부의 출력단과 연결되는 DAC, 상기 DAC의 출력단과 연결되는 주파수 업-컨버터(up-converter) 및 상기 주파수 업-컨버터의 출력단과 연결되는 증폭기를 포함하는, 제1 통신 노드.
청구항 1에 있어서,
상기 신호 수신부는 RX 기저대역 처리부, 상기 RX 기저대역 처리부의 입력단과 연결되는 ADC(Analog to Digital Converter), 상기 ADC의 입력단과 연결되는 주파수 다운-컨버터(down-converter), 상기 주파수 다운-컨버터의 입력단과 연결되는 증폭기를 포함하는, 제1 통신 노드.
삭제
청구항 1에 있어서,
상기 HSI 제거기의 입력단은 상기 ASI 제거기의 출력단 및 상기 신호 송신부에 속한 RF 소자를 통해 상기 HSIC 회로의 출력단과 연결되고, 상기 HSI 제거기의 출력단은 상기 신호 수신부에 속한 증폭기의 입력단에 연결되고, 상기 HSI 제거기는 상기 ASI 제거기의 출력 신호에서 상기 HSIC 회로에서 추정된 자기 간섭 신호를 제거하는, 제1 통신 노드.
청구항 1에 있어서,
상기 ASIC 회로를 구성하는 아날로그 소자들의 계수는 상기 신호 송신부에 의해 생성된 훈련 신호에 의해 야기되는 원시 자기 간섭 신호에 기초하여 결정되는, 제1 통신 노드.
청구항 1에 있어서,
상기 HSIC 회로를 구성하는 디지털 소자들의 계수는 상기 신호 송신부에 의해 생성된 훈련 신호에 의해 야기되는 원시 자기 간섭 신호 중에서 상기 ASIC 회로에 의해 제거되는 자기 간섭 신호를 제외한 나머지 자기 간섭 신호에 기초하여 결정되는, 제1 통신 노드.
청구항 1에 있어서,
상기 DSIC 회로를 구성하는 디지털 소자들의 계수는 상기 신호 송신부에 의해 생성된 훈련 신호에 의해 야기되는 원시 자기 간섭 신호 중에서 상기 ASIC 회로 및 상기 HSIC 회로에 의해 제거되는 자기 간섭 신호를 제외한 나머지 자기 간섭 신호에 기초하여 결정되는, 제1 통신 노드.
신호 송신부, 안테나 모듈, 신호 송신부 및 SIC(Self Interference Cancellation) 회로를 포함하는 제1 통신 노드의 동작 방법으로서,
상기 신호 송신부에 의해 생성된 제1 훈련 신호를 상기 안테나 모듈을 통해 송신하는 단계;
상기 안테나 모듈을 통해 송신된 상기 제1 훈련 신호에 의해 야기되는 제1 자기 간섭 신호에 기초하여 제1 간섭 전달 함수를 추정하는 단계;
상기 제1 간섭 전달 함수에 대응하는 SI(Self Interference) 채널이 상기 SIC 회로에 포함된 ASIC(Analog SIC) 회로에서 모델링되도록, 상기 ASIC 회로를 구성하는 소자들의 계수를 결정하는 단계;
상기 신호 송신부에 의해 생성된 제2 훈련 신호를 상기 안테나 모듈을 통해 송신하는 단계;
상기 안테나 모듈을 통해 송신된 상기 제2 훈련 신호에 의해 야기되는 제2 자기 간섭 신호에서 상기 ASIC 회로에 의해 추정된 자기 간섭 신호가 제거된 나머지 자기 간섭 신호에 기초하여 제2 간섭 전달 함수를 추정하는 단계; 및
상기 제2 간섭 전달 함수에 대응하는 SI 채널이 상기 SIC 회로에 포함된 HSIC(Hybrid SIC) 회로에서 모델링되도록, 상기 HSIC 회로를 구성하는 소자들의 계수를 결정하는 단계를 포함하는, 제1 통신 노드의 동작 방법.
청구항 13에 있어서,
상기 제1 통신 노드의 동작 방법은,
상기 신호 송신부에 의해 생성된 제3 훈련 신호를 상기 안테나 모듈을 통해 송신하는 단계;
상기 안테나 모듈을 통해 송신된 상기 제3 훈련 신호에 의해 야기되는 제3 자기 간섭 신호에서 상기 ASIC 회로 및 상기 HSIC 회로에 의해 추정된 자기 간섭 신호가 제거된 나머지 자기 간섭 신호에 기초하여 제3 간섭 전달 함수를 추정하는 단계; 및
상기 제3 간섭 전달 함수에 대응하는 SI 채널이 상기 SIC 회로에 포함된 DSIC(Digital SIC) 회로에서 모델링되도록, 상기 DSIC 회로를 구성하는 소자들의 계수를 결정하는 단계를 더 포함하는, 제1 통신 노드의 동작 방법.
청구항 14에 있어서,
상기 제1 통신 노드의 동작 방법은,
상기 ASIC 회로, 상기 HSIC 회로 및 상기 DSIC 회로 각각을 구성하는 상기 소자들의 상기 계수의 결정이 완료된 경우, 제1 주파수-시간 자원을 사용하여 제1 데이터 신호를 제2 통신 노드에 전송하고, 상기 제1 주파수-시간 자원을 사용하여 제2 데이터 신호를 상기 제2 통신 노드로부터 수신하는 단계;
상기 제1 데이터 신호에 의해 야기되는 원시 자기 간섭 신호 및 상기 제2 데이터 신호에서 상기 ASIC 회로에 의해 추정된 자기 간섭 신호를 제거하는 제1 간섭 제거 단계;
상기 제1 간섭 제거 단계의 출력 신호에서 상기 HSIC 회로에 의해 추정된 자기 간섭 신호를 제거하는 제2 간섭 제거 단계; 및
상기 제2 간섭 제거 단계의 출력 신호에서 상기 DSIC 회로에 의해 추정된 자기 간섭 신호를 제거하는 제3 간섭 제거 단계를 더 포함하는, 제1 통신 노드의 동작 방법.
청구항 15에 있어서,
상기 원시 자기 간섭 신호 중에서 제1 크기의 원시 자기 간섭 신호는 상기 ASIC 회로에 의해 제거되고, 상기 원시 자기 간섭 신호 중에서 제2 크기의 원시 자기 간섭 신호는 상기 HSIC 회로에 의해 제거되는, 제1 통신 노드의 동작 방법.
청구항 15에 있어서,
상기 제2 간섭 제거 단계는 상기 ASIC 회로에 의해 모델링되는 SI 채널의 특성이 변화하지 않는 시간 동안 수행되는, 제1 통신 노드의 동작 방법.
청구항 14에 있어서,
상기 ASIC 회로는 아날로그 소자들로 구성되는 아날로그 회로이고, 상기 HSIC 회로 및 상기 DSIC 회로 각각은 디지털 소자들로 구성되는 디지털 회로인, 제1 통신 노드의 동작 방법.
청구항 13에 있어서,
상기 ASIC 회로를 구성하는 소자들의 계수를 결정하는 단계는 패스트 페이딩(fast fading) 특성을 가지는 SI 채널의 변화를 반영하기 위해 반복적으로 수행되는, 제1 통신 노드의 동작 방법.
청구항 13에 있어서,
상기 HSIC 회로를 구성하는 소자들의 계수를 결정하는 단계는 슬로우 페이딩(slow fading) 특성을 가지는 SI 채널의 변화를 반영하기 위해 반복적으로 수행되는, 제1 통신 노드의 동작 방법.