KR102406916B1 - Chip package structure and chip package method - Google Patents

Chip package structure and chip package method Download PDF

Info

Publication number
KR102406916B1
KR102406916B1 KR1020207013970A KR20207013970A KR102406916B1 KR 102406916 B1 KR102406916 B1 KR 102406916B1 KR 1020207013970 A KR1020207013970 A KR 1020207013970A KR 20207013970 A KR20207013970 A KR 20207013970A KR 102406916 B1 KR102406916 B1 KR 102406916B1
Authority
KR
South Korea
Prior art keywords
die
substrate
injection molding
pair
molding material
Prior art date
Application number
KR1020207013970A
Other languages
Korean (ko)
Other versions
KR20200073261A (en
Inventor
지안핑 팡
옌친 랴오
하오휘 롱
휘 시
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20200073261A publication Critical patent/KR20200073261A/en
Application granted granted Critical
Publication of KR102406916B1 publication Critical patent/KR102406916B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

본 출원의 실시예는 전자 기술 분야와 관련하여, 칩 패키징 동안에 일어나는 휨을 완화하기 위한 칩 패키지 구조(400) 및 칩 패키지 방법을 제공한다. 상기 칩 패키지 구조(400)는 다이(41) 및 다이(41) 주위에 배치된 패키지 기판(43)을 포함한다. 다이(41)의 제1 표면 상에 납땜 접합부(401)가 배치된다. 제2 표면(402) 이외의 상기 다이(41)의 나머지 표면은 사출 성형 재료(42)에 의해 둘러싸인다. 상기 패키지 기판(43)의 적어도 한 쌍의 대변은 사출 성형 재료(42)에 매립된다. 상기 적어도 한 쌍의 대변과 사출 성형 재료(42) 사이의 접촉 면적은 상기 적어도 한 쌍의 대변의 표면적의 절반 이상을 차지한다. 상기 제2 표면(402)은 다이(41)의 표면으로서 상기 제1 표면과 반대 측의 표면이다.An embodiment of the present application provides a chip package structure 400 and a chip package method for alleviating warpage occurring during chip packaging in relation to the field of electronic technology. The chip package structure 400 includes a die 41 and a package substrate 43 disposed around the die 41 . A solder joint 401 is disposed on the first surface of the die 41 . The remaining surface of the die 41 other than the second surface 402 is surrounded by the injection molding material 42 . At least one pair of opposite sides of the package substrate 43 is embedded in an injection molding material 42 . A contact area between the at least one pair of feces and the injection molding material 42 occupies more than half of the surface area of the at least one pair of feces. The second surface 402 is a surface of the die 41 opposite to the first surface.

Description

칩 패키지 구조 및 칩 패키지 방법Chip package structure and chip package method

본 출원의 실시예는 전자 기술 분야에 관한 것으로, 특히 칩 패키지 구조 및 칩 패키지 방법에 관한 것이다.Embodiments of the present application relate to the field of electronic technology, and more particularly, to a chip package structure and a chip package method.

마이크로 회로(microcircuit), 마이크로 칩(microchip) 또는 집적 회로(integrated circuit, IC)로도 지칭되는 칩은 집적 회로를 포함하는 실리콘 칩이며, 일반적으로 이동 전화나 컴퓨터와 같은 단말기의 일부이다. 예를 들어, 지문 칩이 이동 전화에 배치되어 지문 이미지 수집, 지문 특징 추출 및 지문 특징 비교와 같은 지문 관련 기능을 구현하거나, 또는 디스플레이 칩이 배치되어 단말기의 디스플레이 스크린의 표시 기능을 구현할 수 있다.A chip, also referred to as a microcircuit, microchip, or integrated circuit (IC), is a silicon chip containing an integrated circuit, and is generally part of a terminal such as a mobile phone or computer. For example, a fingerprint chip may be disposed in a mobile phone to implement fingerprint-related functions such as fingerprint image collection, fingerprint feature extraction, and fingerprint feature comparison, or a display chip may be disposed to implement a display function of a display screen of a terminal.

일반적으로, 제조된 후, 다이(die)는 패키징 공정 후에만 칩으로서 정상적으로 사용될 수 있다. 그러나 사용자가 더 가볍고 더 얇은 단말기를 요구하기 때문에, 다이 패키징을 위한 패키지 두께의 요건이 점점 더 엄격해지고 있다. 지문 칩이 예로 사용된다. 현재, 지문 칩의 패키지 두께는 300㎛ 이하여야 한다. 도 1에 도시된 바와 같이, 다이(11)는 관통 실리콘 비아(through silicon via, TSV) 패키징 프로세스를 사용하여 패키징될 수 있다. 패키지 두께를 감소시키기 위해, 사출 성형 재료(injection molding material)(12)가 일반적으로 다이(11)의 상부 표면 상에 성형(molding)되는 것이 아니라, 사용자에 의해 전기 신호를 송신하기 위한 납땜 접합부(solder joint)(13)가 다이(11)의 하부 표면 상에 배치된다. 다이(11)가 패키징될 때, 사출 성형 재료(12)가 다이(11) 주위 및 다이(11)의 하부 표면에 주입될 수 있고, 납땜 접합부(13)가 노출된다.In general, after being manufactured, the die can be used normally as a chip only after the packaging process. However, as users demand lighter and thinner terminals, the requirements of package thickness for die packaging are becoming stricter. A fingerprint chip is used as an example. Currently, the package thickness of the fingerprint chip should be 300 μm or less. 1 , the die 11 may be packaged using a through silicon via (TSV) packaging process. In order to reduce the package thickness, an injection molding material 12 is generally not molded on the upper surface of the die 11, but rather a solder joint for transmitting an electrical signal by the user. A solder joint 13 is disposed on the lower surface of the die 11 . When the die 11 is packaged, an injection molding material 12 may be injected around the die 11 and into the lower surface of the die 11 , exposing the solder joint 13 .

그러나 다이(11)의 상부 표면이 사출 성형 재료(12)로 감싸지지 않기 때문에, 지문 칩이 패키징될 때, 다이(11) 및 사출 성형 재료(12)는 고온 또는 다른 조건에서 수축되고, 상대적으로 낮은 강도를 갖는 사출 성형 재료(12)의 수축도(shrinkage degree)는 다이(11)의 수축도보다 크다. 결과적으로, 전체 다이(11)의 패키지 구조는 중간이 더 높고 주변이 더 낮은 휨(warpage) 현상을 보여, 지문 칩과 다른 구성요소 사이의 후속하는 부착 정도에 영향을 미친다.However, since the upper surface of the die 11 is not wrapped with the injection molding material 12, when the fingerprint chip is packaged, the die 11 and the injection molding material 12 shrink at high temperatures or other conditions, and are relatively The shrinkage degree of the injection molding material 12 having a low strength is greater than the shrinkage degree of the die 11 . As a result, the package structure of the entire die 11 exhibits a higher middle and lower periphery warpage, which affects the degree of subsequent adhesion between the fingerprint chip and other components.

본 출원의 실시예는 칩 패키징 동안에 일어나는 휨을 완화하기 위한 칩 패키지 구조 및 칩 패키지 방법을 제공한다.Embodiments of the present application provide a chip package structure and a chip packaging method for alleviating warpage occurring during chip packaging.

전술한 목적을 달성하기 위해, 다음의 기술적 방안이 본 출원의 실시예에서 사용된다.In order to achieve the above object, the following technical solutions are used in the embodiments of the present application.

제1 측면에 따르면, 본 출원의 실시예는 칩 패키지 구조를 제공한다. 상기 칩 패키지 구조는 다이 및 상기 다이 주위에 배치된 패키지 기판을 포함하며, 상기 다이의 제1 표면 상에 납땜 접합부(solder joint)가 배치되고; 상기 다이의 제2 표면(상기 제2 표면은 상기 다이의 표면으로서 상기 제1 표면의 반대 측의 표면임) 이외의 나머지 표면은 사출 성형 재료에 의해 둘러싸이고; 상기 패키지 기판의 대변(opposite sides) 중 적어도 한 쌍은 상기 사출 성형 재료에 매립되고; 상기 대변 중 적어도 한 쌍과 상기 사출 성형 재료 사이의 접촉 면적은 상기 대변 중 적어도 한 쌍의 표면적의 절반 이상을 차지한다.According to a first aspect, an embodiment of the present application provides a chip package structure. the chip package structure includes a die and a package substrate disposed around the die, a solder joint disposed on a first surface of the die; a surface other than the second surface of the die (the second surface being the surface of the die opposite to the first surface) is surrounded by an injection molding material; at least one pair of opposite sides of the package substrate is embedded in the injection molding material; A contact area between at least one pair of feces and the injection molding material occupies at least half of the surface area of at least one pair of feces.

이러한 방식으로, 사출 성형 재료에 매립된 패키지 기판이 다이 주위에 대칭 적으로 배치되기 때문에, 다이는 고정 및 강화될 수 있어, 다이가 패키징될 때 발생하는 휨을 완화시킨다.In this way, since the package substrate embedded in the injection molding material is symmetrically placed around the die, the die can be fixed and stiffened, mitigating the warpage that occurs when the die is packaged.

또한, 패키지 기판이 매립된 형태로 사출 성형 재료에 삽입되기 때문에, 사출 성형 재료로 비교적 높은 안정성을 갖는 버클 구조(buckle structure)가 형성될 수 있어, 패키지 기판이 사출 성형 재료로부터 분리되거나 떨어지는 문제를 피할 수 있다. 또한, 패키지 기판이 사출 성형 재료에 매립된 후, 패키지 기판과 사출 성형 재료 사이의 접촉 면적이 이에 상응하여 증가하고, 패키지 기판과 사출 성형 재료 사이의 접착력(adhesion)이 더 증가하여, 전체 칩 패키지 구조의 안정성 및 신뢰성을 향상시킨다. In addition, since the package substrate is inserted into the injection molding material in a buried form, a buckle structure having relatively high stability can be formed with the injection molding material, thereby avoiding the problem of the package substrate being separated from or falling off from the injection molding material. can be avoided In addition, after the package substrate is embedded in the injection molding material, the contact area between the package substrate and the injection molding material increases correspondingly, and the adhesion between the package substrate and the injection molding material increases further, so that the entire chip package Improve the stability and reliability of the structure.

가능한 설계 방법에서, 상기 패키지 기판은 제1 쌍의 대변 및 제2 쌍의 대변을 포함하고, 상기 제1 쌍의 대변의 길이는 상기 제2 쌍의 대변의 길이보다 길다. 상기 제2 쌍의 대변의 적어도 세 개의 표면이 상기 사출 성형 재료와 접촉하도록, 상기 제2 쌍의 대변이 상기 사출 성형 재료에 매립되어, 비교적 높은 안정성을 갖는 버클 구조를 형성하여, 사출 성형 재료로부터 패키징 기판이 분리될 확률을 감소시킨다. 또한, 다이의 짧은 변 근처에서 휨이 발생할 확률이 비교적 높기 때문에, 다이의 짧은 변 근처에 있는 사출 성형 재료를 따라 제2 쌍의 대변을 매립하는 것은 휨이 발생할 확률을 효과적으로 감소시킬 수 있다.In a possible design method, the package substrate includes a first pair of opposite sides and a second pair of opposite sides, and a length of the first pair of opposite sides is longer than a length of the second pair of opposite sides. The feces of the second pair are embedded in the injection molding material so that at least three surfaces of the feces of the second pair are in contact with the injection molding material, to form a buckle structure having a relatively high stability, so that the feces of the second pair are in contact with the injection molding material. Reduces the probability that the packaging substrate will separate. Further, since the probability of warpage occurring near the short side of the die is relatively high, embedding the second pair of opposite sides along the injection molding material near the short side of the die can effectively reduce the probability that the warpage will occur.

가능한 설계 방법에서, 상기 제1 쌍의 대변의 적어도 세 개의 표면이 상기 사출 성형 재료와 접촉하도록, 상기 제1 쌍의 대변이 또한 상기 사출 성형 재료에 매립된다. 이 경우에, 패키지 기판의 두 쌍의 대변이 사출 성형 재료에 매립되고 다이를 에워싸므로, 패키지 구조의 휨 및 분리가 최대로 완화될 수 있다.In a possible design method, the feces of the first pair are also embedded in the injection molding material, such that at least three surfaces of the feces of the first pair are in contact with the injection molding material. In this case, since the two pairs of opposite sides of the package substrate are embedded in the injection molding material and surround the die, warpage and separation of the package structure can be alleviated to the maximum.

가능한 설계 방법에서, 타깃 방향(상기 타깃 방향은 상기 다이의 제2 표면에 수직임)에서의 상기 제1 쌍의 대변의 높이는 상기 타깃 방향에서의 상기 제2 쌍의 대변의 높이보다 높다. 또한, 상기 제1 쌍의 대변의 제1 타깃 표면(상기 제1 타깃 표면은 상기 제1 쌍의 대변의 표면으로서 상기 타깃 방향으로 상기 사출 성형 재료와 접촉하지 않는 표면임)은 상기 다이의 제2 표면과 동일 평면이다. 이 경우, 상대적으로 짧은 패키지 기판의 한 쌍의 대변은 사출 성형 재료에 매립되고, 상대적으로 긴 패키지 기판의 한 쌍의 대변은 사출 성형 재료에 매립되는 것이 아니라, 제2 표면과 동일 평면인 제1 타깃 표면을 노출시킨다. 칩 패키지 구조가 제조될 때, 상대적으로 긴 한 쌍의 대변은 다이의 제2 표면 상에 패키징 필름의 배치를 용이하게 하여, 사출 성형 재료가 주입될 때에 사출 성형 재료가 다이의 제2 표면을 덮는 것을 방지한다.In a possible design method, the height of the opposite side of the first pair in the target direction (the target direction is perpendicular to the second surface of the die) is higher than the height of the opposite side of the second pair in the target direction. Further, the first target surface of the first pair of feces (the first target surface is the surface of the first pair of feces and which is a surface that does not contact the injection molding material in the target direction) is a second target surface of the die is flush with the surface. In this case, the pair of opposite sides of the relatively short package substrate are embedded in the injection molding material, and the pair of opposite sides of the relatively long package substrate are not embedded in the injection molding material, but rather the first surface coplanar with the second surface. Expose the target surface. When a chip package structure is fabricated, a pair of relatively long opposite sides facilitates placement of a packaging film on the second surface of the die so that the injection molding material covers the second surface of the die when the injection molding material is injected. to prevent

가능한 설계 방법에서, 상기 패키지 기판은 제1 쌍의 대변 및 제2 쌍의 대변을 포함하고, 상기 제1 쌍의 대변의 길이는 상기 제2 쌍의 길이보다 길다. 상기 제1 쌍의 대변의 적어도 세 개의 표면이 사출 성형 재료와 접촉하도록, 상기 제1 쌍의 대변이 상기 사출 성형 재료에 매립되어, 비교적 높은 안정성을 갖는 버클 구조를 형성하여, 사출 성형 재료로부터 패키징 기판이 분리될 확률을 감소시킨다.In a possible design method, the package substrate includes a first pair of opposite sides and a second pair of opposite sides, and a length of the first pair of opposite sides is longer than a length of the second pair. The feces of the first pair are embedded in the injection molding material so that at least three surfaces of the feces of the first pair are in contact with the injection molding material, to form a buckle structure having a relatively high stability, and packaging from the injection molding material Reduces the probability that the substrate will separate.

가능한 설계 방법에서, 타깃 방향에서의 상기 제2 쌍의 대변의 높이는 상기 타깃 방향에서의 상기 제1 쌍의 대변의 높이보다 높고, 상기 제2 쌍의 대변의 제2 타깃 표면은 상기 다이의 제2 표면과 동일 평면이다. 상기 타깃 방향은 상기 다이의 제2 표면에 수직이고, 상기 제2 타깃 표면은 상기 제2 쌍의 대변의 표면으로서 상기 타깃 방향으로 상기 사출 성형 재료와 접촉하지 않는 표면이다.In a possible design method, a height of the opposite side of the second pair in a target direction is higher than a height of the opposite side of the first pair in the target direction, and a second target surface of the second pair of opposite sides is a second target surface of the die. is flush with the surface. The target direction is perpendicular to a second surface of the die, the second target surface being a surface of the second pair of opposite sides that does not contact the injection molding material in the target direction.

가능한 설계 방법에서, 상기 패키지 기판과 상기 사출 성형 재료 사이의 접촉 면적과, 상기 패키지 기판의 표면적의 비는 2/3, 또는 3/4, 또는 4/5보다 크다.In a possible design method, the ratio of the contact area between the package substrate and the injection molding material to the surface area of the package substrate is greater than 2/3, or 3/4, or 4/5.

가능한 설계 방법에서, 상기 패키지 기판은 통합된 성형 공정(integrated molding process)을 사용하여 생성된다.In a possible design method, the package substrate is produced using an integrated molding process.

제2 측면에 따르면, 본 출원의 일 실시예는 칩 패키지 방법을 제공하며, 상기 칩패키지 방법은 패키지 기판을 사용하여 다이를 패키징하는 공정에 적용된다. 상기 패키지 기판은 간격을 두고 배치되는 제1 기판과 제2 기판을 포함한다. 타깃 방향에서의 상기 제1 기판의 높이는 상기 타깃 방향에서의 상기 제2 기판의 높이보다 높다. 상기 제2 기판 상에 상기 다이를 놓는 데 사용되는 관통 구멍이 배치된다. 상기 타깃 방향은 상기 관통 구멍의 구멍 깊이 방향과 동일하다. According to a second aspect, an embodiment of the present application provides a chip packaging method, wherein the chip packaging method is applied to a process of packaging a die using a package substrate. The package substrate includes a first substrate and a second substrate that are spaced apart from each other. The height of the first substrate in the target direction is higher than the height of the second substrate in the target direction. A through hole used to place the die on the second substrate is disposed. The target direction is the same as the hole depth direction of the through hole.

상기 칩 패키지 방법은, 상기 다이의 제2 표면이 상기 제1 기판의 타깃 표면과 동일 평면이 되도록, 상기 다이를 상기 제2 기판의 관통 구멍 내에 놓는 단계 - 상기 제2 표면은 상기 다이의 표면으로서 납땜 접합부가 배치되는 제1 표면의 반대 측의 표면이고, 상기 타깃 표면은 상기 제1 기판의 표면으로서 상기 타깃 방향으로 상기 제2 기판보다 높은 표면임 -; 서로 동일 평면에 있는 상기 다이의 제1 기판 및 제2 표면 상에 패키징 필름을 형성하는 단계; 상기 제2 기판의 관통 구멍 내로 사출 성형 재료를 주입하여, 상기 사출 성형 재료가 패키징 필름, 상기 다이, 및 상기 패키징 기판 사이에 형성된 갭을 채우도록 하는 단계; 및 상기 다이의 제1 기판 및 제2 표면 상에 형성된 패키징 필름을 제거하는 단계를 포함한다.The chip packaging method includes placing the die in a through hole of the second substrate such that the second surface of the die is flush with a target surface of the first substrate, the second surface being the surface of the die a surface opposite the first surface on which the solder joint is disposed, the target surface being a surface of the first substrate and a surface higher than the second substrate in the target direction; forming a packaging film on a first substrate and a second surface of the die that are coplanar with each other; injecting an injection molding material into the through hole of the second substrate, such that the injection molding material fills a gap formed between the packaging film, the die, and the packaging substrate; and removing the packaging film formed on the first substrate and the second surface of the die.

가능한 설계 방법에서, 상기 다이의 제1 기판 및 제2 표면 상에 형성된 패키징 필름을 제거한 후에, 상기 칩 패키지 방법은, 상기 관통 구멍 주위에 미리 설정된 절단 경계선을 따라 상기 패키징 기판을 절단하여, 상기 다이를 포함하는 패키징된 칩을 획득하는 단계를 더 포함한다. In a possible design method, after removing the packaging film formed on the first substrate and the second surface of the die, the chip packaging method cuts the packaging substrate along a preset cut boundary around the through hole, so that the die It further comprises obtaining a packaged chip comprising a.

가능한 설계 방법에서, 상기 다이의 제1 기판 및 제2 표면 상에 형성된 패키징 필름을 제거하는 단계는, 가열 및 박리 공정(stripping process)을 사용하여, 상기 다이의 제1 기판 및 제2 표면 상에 형성된 패키징 필름을 제거하는 단계를 포함한다. In a possible design method, the step of removing the packaging film formed on the first substrate and the second surface of the die comprises, using a heating and stripping process, on the first substrate and the second surface of the die. removing the formed packaging film.

가능한 설계 방법에서, 상기 타깃 방향에서의 상기 관통 구멍의 투영 면적은 상기 타깃 방향에서의 상기 다이의 투영 면적보다 크다.In a possible design method, the projected area of the through hole in the target direction is greater than the projected area of the die in the target direction.

가능한 설계 방법에서, 상기 다이의 납땜 접합부는 상기 사출 성형 재료의 외부에 노출된다.In a possible design method, the solder joint of the die is exposed to the outside of the injection molded material.

제3 측면에 따르면, 본 출원의 일 실시예는 전술한 측면 중 어느 하나에 따른 칩 패키지 구조, 프로세서, 메모리, 버스 및 통신 인터페이스를 포함하는 단말기를 제공한다. 상기 메모리는 컴퓨터로 실행 가능한 명령어를 저장하도록 구성된다. 상기 프로세서와 상기 메모리는 버스를 사용하여 연결된다. 상기 단말기가 실행되는 경우, 상기 프로세서는 상기 메모리에 저장된, 컴퓨터로 실행 가능한 명령어를 실행할 수 있다.According to a third aspect, an embodiment of the present application provides a terminal including a chip package structure, a processor, a memory, a bus and a communication interface according to any one of the above aspects. The memory is configured to store computer-executable instructions. The processor and the memory are connected using a bus. When the terminal is executed, the processor may execute computer-executable instructions stored in the memory.

본 출원의 실시예에서, 칩 패키지 구조의 구성요소의 명칭은 칩 패키지 구조를 한정하는 것은 아니다.In the embodiments of the present application, the names of components of the chip package structure do not limit the chip package structure.

실제 구현 시에, 구성요소는 다른 이름을 가질 수 있다. 기능이 본 출원의 실시예에서의 기능과 유사한 임의의 구성요소는 본 출원의 청구범위 및 그 동등한 기술에 의해 정의되는 보호 범위 내에 속한다.In an actual implementation, the components may have different names. Any component whose function is similar to that in the embodiment of the present application falls within the protection scope defined by the claims of the present application and equivalent technology.

또한, 제2 측면 내지 제3 측면에서의 임의의 설계가 가져오는 기술적 효과에 대해서는 제1 측면에서의 상이한 설계 방법이 가져오는 기술적 효과를 참조한다. 세부사항은 여기서 설명하지 않는다.In addition, for the technical effects brought about by any design in the second to third aspects, reference is made to the technical effects brought about by different design methods in the first aspect. Details are not described here.

도 1은 종래 기술에서의 다이의 패키지 구조의 개략도 1이다.
도 2는 종래 기술에서의 지문 모듈의 개략 구조도이다.
도 3은 종래 기술에서의 다이의 패키지 구조의 개략도 2이다.
도 4는 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 1이다.
도 5는 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 2이다.
도 6은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 3이다.
도 7은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 4이다.
도 8은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 5이다.
도 9는 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 6이다.
도 10은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 7이다.
도 11은 본 출원의 일 실시예에 따른 패키지 기판의 개략 구조도 1이다.
도 12는 본 출원의 일 실시예에 따른 패키지 기판의 개략 구조도 2이다.
도 13은 본 출원의 일 실시예에 따른 칩 패키지 방법의 흐름도이다.
도 14는 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 8이다.
도 15는 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 9이다.
도 16은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 10이다.
도 17은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 11이다.
도 18은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 12이다.
도 19는 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 13이다.
도 20은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 14이다.
도 21은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 15이다.
도 22는 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 16이다.
도 23은 본 출원의 일 실시예에 따른 칩 패키지 구조의 개략도 17이다.1 is a schematic diagram 1 of a package structure of a die in the prior art;
2 is a schematic structural diagram of a fingerprint module in the prior art.
3 is a schematic diagram 2 of a package structure of a die in the prior art;
4 is a schematic diagram 1 of a chip package structure according to an embodiment of the present application.
5 is a schematic diagram 2 of a chip package structure according to an embodiment of the present application.
6 is a schematic diagram 3 of a chip package structure according to an embodiment of the present application.
7 is a schematic diagram 4 of a chip package structure according to an embodiment of the present application.
8 is a schematic diagram 5 of a chip package structure according to an embodiment of the present application.
9 is a schematic diagram 6 of a chip package structure according to an embodiment of the present application.
10 is a schematic diagram 7 of a chip package structure according to an embodiment of the present application.
11 is a schematic structural diagram 1 of a package substrate according to an embodiment of the present application.
12 is a schematic structural diagram 2 of a package substrate according to an embodiment of the present application.
13 is a flowchart of a chip packaging method according to an embodiment of the present application.
14 is a schematic diagram 8 of a chip package structure according to an embodiment of the present application.
15 is a schematic diagram 9 of a chip package structure according to an embodiment of the present application.
16 is a schematic diagram 10 of a chip package structure according to an embodiment of the present application.
17 is a schematic diagram 11 of a chip package structure according to an embodiment of the present application.
18 is a schematic diagram 12 of a chip package structure according to an embodiment of the present application.
19 is a schematic diagram 13 of a chip package structure according to an embodiment of the present application.
20 is a schematic diagram 14 of a chip package structure according to an embodiment of the present application.
21 is a schematic diagram 15 of a chip package structure according to an embodiment of the present application.
22 is a schematic diagram 16 of a chip package structure according to an embodiment of the present application.
23 is a schematic diagram 17 of a chip package structure according to an embodiment of the present application.

이하에서 언급되는 "제1" 및 "제2"라는 용어는 단지 설명을 위한 것이며, 기술적 특징의 수량의 암묵적 지시 또는 상대적 중요성의 지시 또는 암시 또는 암시로 이해되지 않아야 한다. 따라서, "제1" 또는 "제2"에 의해 한정되는 특징은 하나 이상의 특징을 명시적으로 또는 암시적으로 포함할 수 있다. 본 출원의 실시예의 설명에서, 달리 언급되지 않는 한, "복수의"는 둘 이상을 의미한다.The terms "first" and "second" mentioned below are for descriptive purposes only, and should not be construed as an implicit indication of the quantity of a technical feature or an indication or suggestion or suggestion of the relative importance. Thus, a feature defined by “a first” or a “second” may explicitly or implicitly include one or more features. In the description of the embodiments of the present application, "plurality" means two or more, unless otherwise stated.

본 출원의 실시예들은 칩 패키지 방법 및 칩 패키지 구조를 제공하며, 이는 단말기 내의 다양한 칩의 제조 및 사용 프로세스에 적용될 수 있다. 지문 칩이 예로 사용된다. 도 2에 도시된 지문 모듈(200)의 단면도를 참조하면, 지문 칩(21)은 칩 패키지 구조(400)를 형성하도록 패키징된다. 플렉시블 플레이트(flexible plate)(22), 예를 들어, FPC 플렉시블 플레이트는 지문 칩(21)의 측이고 납땜 접합부(201)를 포함하는 측에 배치되고, 단말기 내의 메인보드와 통신하도록 구성된다. 지문 칩(21)의 타측(즉,도 2의 지문 칩(21)의 상부 표면)에 지문 센서(23)(예: 포토다이오드 또는 포토트라이오드(phototriode))가 배치되고, 사용자의 지문을 수집하도록 구성된다. 지문 센서(23)는 지문 센서(23)를 보호하기 위해 사용되는 커버(24)로 덮여있다.Embodiments of the present application provide a chip package method and a chip package structure, which can be applied to manufacturing and using processes of various chips in a terminal. A fingerprint chip is used as an example. Referring to the cross-sectional view of the fingerprint module 200 shown in FIG. 2 , the fingerprint chip 21 is packaged to form a chip package structure 400 . A flexible plate 22 , for example, an FPC flexible plate, is disposed on the side that is the side of the fingerprint chip 21 and includes the solder joint 201 , and is configured to communicate with the main board in the terminal. A fingerprint sensor 23 (eg, a photodiode or a phototriode) is disposed on the other side of the fingerprint chip 21 (ie, the upper surface of the fingerprint chip 21 in FIG. 2 ), and collects the user's fingerprint is configured to The fingerprint sensor 23 is covered with a cover 24 used to protect the fingerprint sensor 23 .

지문 모듈(200)은 칩 패키지 구조(400), 플렉시블 플레이트(22), 지문 센서(23) 및 커버(24)를 포함한다. 사용자의 손가락이 커버(24)를 터치할 때, 지문 칩(21)은 지문 센서(23)를 사용하여 사용자의 지문을 수집할 수 있고, 수집된 지문에 대한 특징 추출 및 특징 비교를 수행한다. 마지막으로, 비교 결과는 플렉시블 플레이트(22)를 사용하여 메인보드의 프로세서와 같은 구성요소에 전송되어, 지문 잠금해제(fingerprint unlock) 및 지문 결제(fingerprint payment)와 같은 대응하는 지문 기능을 구현한다.The fingerprint module 200 includes a chip package structure 400 , a flexible plate 22 , a fingerprint sensor 23 and a cover 24 . When the user's finger touches the cover 24 , the fingerprint chip 21 may collect the user's fingerprint using the fingerprint sensor 23 , and perform feature extraction and feature comparison on the collected fingerprint. Finally, the comparison result is transmitted to a component such as a processor of the motherboard using the flexible plate 22 to implement corresponding fingerprint functions such as fingerprint unlock and fingerprint payment.

커버(24)는 구체적으로 유리, 세라믹, 사파이어 또는 스테인리스 스틸과 같은 재료로 제조될 수 있다. 본 출원의 이 실시예에서는 이를 한정하지 않는다.The cover 24 may specifically be made of a material such as glass, ceramic, sapphire or stainless steel. This embodiment of the present application does not limit this.

단말기를 가능한 한 얇게 만들거나, 단말기에서 지문 모듈(200)이 다른 구성요소(예: 디스플레이 스크린의 구동 회로)의 공간을 차지하는 것을 방지하기 위해, 지문 칩(21)의 패키지 두께는 300㎛ 미만일 필요가 있다. 이 경우에, 지문 칩(21)과 패키지 재료의 강도 차이로 인해, 지문 칩(21)이 고온 또는 다른 조건에서 패키징되는 경우, 패키지 구조(400)에서 휨이 쉽게 발생한다.In order to make the terminal as thin as possible or to prevent the fingerprint module 200 from occupying the space of other components (eg, the driving circuit of the display screen) in the terminal, the package thickness of the fingerprint chip 21 needs to be less than 300 μm. there is In this case, due to the difference in strength between the fingerprint chip 21 and the package material, when the fingerprint chip 21 is packaged at a high temperature or other conditions, warpage easily occurs in the package structure 400 .

이를 고려하여, 도 3의 (a)(도 3의 (a)는 지문 칩(21)의 패키지 구조의 평면도임)에 도시된 바와 같이, 지문 칩(21)이 패키징될 때, 기판(31)이 패키징된 지문 칩(21) 주위에 추가되어 전체 지문 칩(21)의 패키지 구조를 고정한다.In consideration of this, as shown in FIG. 3A ( FIG. 3A is a plan view of the package structure of the fingerprint chip 21 ), when the fingerprint chip 21 is packaged, the substrate 31 It is added around the packaged fingerprint chip 21 to fix the package structure of the entire fingerprint chip 21 .

도 3의 (b)는 도 3의 (a)에 도시된 지문 칩(21)의 패키지 구조의 AB 선을 따른 단면도이다. 구체적으로, 지문 칩(21)이 패키징될 때, 기판(31)에 의해 둘러싸인 공동 내, 지문 칩(21) 주위 및 납땜 접합부(32)가 배치된 지문 칩(21)의 하부 표면 상에 사출 성형 재료(33), 예를 들어 EMC(Epoxy Molding Compound, 에폭시 성형 컴파운드)가 채워져, 패키징된 지문 칩(21)을 획득한다.FIG. 3B is a cross-sectional view taken along line AB of the package structure of the fingerprint chip 21 shown in FIG. 3A . Specifically, when the fingerprint chip 21 is packaged, it is injection molded into the cavity surrounded by the substrate 31 , around the fingerprint chip 21 and on the lower surface of the fingerprint chip 21 , where the solder joint 32 is disposed. A material 33 , for example, EMC (Epoxy Molding Compound) is filled to obtain a packaged fingerprint chip 21 .

기판(31)의 강도가 사출 성형 재료(33)의 강도보다 크기 때문에, 지문 칩(21) 주위에 배치된 기판(31)은 전체 패키지 구조의 강도를 증가시켜서, 사출 성형 재료(33)가 열에 의해 수축될 때에 지문 칩(21)이 휘어지도록 당기지 않는다.Since the strength of the substrate 31 is greater than that of the injection-molded material 33, the substrate 31 disposed around the fingerprint chip 21 increases the strength of the overall package structure, so that the injection-molded material 33 is subjected to heat. The fingerprint chip 21 is not pulled so as to be bent when it is contracted.

그러나 기판(31)과 사출 성형 재료(33) 사이의 접촉 면적은 비교적 작고, 기판(31)과 사출 성형 재료(33) 사이의 재료 강도 차이는 비교적 크기 때문에, 기판(31)이 사출 성형 재료(33)로부터 분리 또는 떨어지기 쉬워, 지문 칩(21)의 전체 패키지 구조의 안정성 및 신뢰성을 감소시킨다.However, since the contact area between the substrate 31 and the injection molding material 33 is relatively small, and the material strength difference between the substrate 31 and the injection molding material 33 is relatively large, the substrate 31 is made of the injection molding material ( 33), which is easy to separate or fall off, reducing the stability and reliability of the overall package structure of the fingerprint chip 21 .

이를 고려하여, 본 출원의 일 실시예는 칩 패키지 구조를 제공한다. 도 4는 칩 패키지 구조(400)의 평면도이다. 도 4의 CD 선을 따른 칩 패키지 구조(400)의 단면도에 대해서는 도 5를 참조한다. In consideration of this, an embodiment of the present application provides a chip package structure. 4 is a plan view of a chip package structure 400 . Reference is made to FIG. 5 for a cross-sectional view of the chip package structure 400 taken along the CD line of FIG. 4 .

구체적으로, 도 5에 도시된 바와 같이, 칩 패키지 구조(400)는 다이(41)를 포함한다. 납땜 접합부(401)는 다이(41)의 제1 표면 상에 배치된다. 다이(41)는 사출 성형 재료(42) 및 패키지 기판(43)의 적어도 한쌍의 대변에 의해 둘러싸이고, 기판(43)의 적어도 한 쌍의 대변은 다이(41) 주위를 둘러싸는 사출 성형 재료(42)에 매립된다.Specifically, as shown in FIG. 5 , the chip package structure 400 includes a die 41 . A solder joint 401 is disposed on the first surface of the die 41 . The die 41 is surrounded by an injection molding material 42 and at least a pair of opposite sides of the package substrate 43 , and at least one pair of opposite sides of the substrate 43 is an injection molding material surrounding the die 41 . 42) is buried.

본 출원의 이 실시예에서, "패키지 기판(43)의 적어도 한 쌍의 대변이 사출 성형 재료(42)에 매립된다"는 것은 적어도 한 쌍의 대변의 표면적의 적어도 절반 이상이 사출 성형 재료(42)와 접촉할 수 있는 것으로 이해될 수 있다. 예를 들어, 패키지 기판(43)의 적어도 세 개의 표면이 사출 성형 재료(42)와 접촉한다. 다시 말해, 도 5에 도시된 바와 같이, 패키지 기판(43)의 적어도 한 쌍의 대변이 사출 몰딩 재료(42)에 매립되어, 패키지 기판(43)과 사출 성형 재료(42)는 비교적 높은 안정성을 갖는 버클 구조를 형성할 수 있다.In this embodiment of the present application, "at least one pair of feces of the package substrate 43 is embedded in the injection molding material 42" means that at least half of the surface area of the at least one pair of feces is the injection molding material 42 ) can be understood as being in contact with For example, at least three surfaces of the package substrate 43 are in contact with the injection molding material 42 . In other words, as shown in FIG. 5 , at least one pair of opposite sides of the package substrate 43 are embedded in the injection molding material 42 , so that the package substrate 43 and the injection molding material 42 exhibit relatively high stability. It is possible to form a buckle structure with

도 5에 여전히 도시된 바와 같이, 사출 성형 재료(42)에 매립된 패키지 기판(43)은 다이(41) 주위에 대칭으로 배치된다. 따라서, 다이(41)는 고정 및 강화될 수 있어, 다이(41)가 패키징될 때 발생하는 휨을 완화한다. As still shown in FIG. 5 , the package substrate 43 embedded in the injection molded material 42 is symmetrically disposed around the die 41 . Thus, the die 41 can be fixed and strengthened, thereby mitigating the warpage that occurs when the die 41 is packaged.

또한, 패키지 기판(43)이 매립된 형태로 사출 성형 재료(42) 내로 삽입되기 때문에, 사출 성형 재료(42)로 비교적 높은 안정성을 갖는 버클 구조가 형성될 수 있어, 패키지 기판 사이의 분리 또는 떨어짐을 피할 수 있다. 또한, 패키지 기판(43)이 사출 성형 재료(42)에 매립된 후, 패키지 기판(43)과 사출 성형 재료(42) 사이의 접촉 면적은 그에 상응하여 증대되고, 패키지 기판(43)과 사출 성형 재료(42) 사이의 접착력이 더욱 증대되어, 칩 패키지 구조(400)의 안정성 및 신뢰성을 향상시킨다.In addition, since the package substrate 43 is inserted into the injection molding material 42 in a buried form, a buckle structure having a relatively high stability can be formed with the injection molding material 42, so that separation or separation between the package substrates can be avoided Further, after the package substrate 43 is embedded in the injection molding material 42 , the contact area between the package substrate 43 and the injection molding material 42 is correspondingly increased, and the package substrate 43 and the injection molding material 42 . The adhesion between the materials 42 is further increased, improving the stability and reliability of the chip package structure 400 .

선택적으로, 도 5에 여전히 도시된 바와 같이, 사출 성형 재료(42)는 다이(41)의 제1 표면과 반대 측인 제2 표면(402) 상에 형성되지 않는다. 이러한 방식으로, 전체 칩 패키지 구조(400)의 두께를 감소시킬 수 있어, 더 가볍고 더 얇은 단말기의 설계 요건을 충족시킨다.Optionally, as still shown in FIG. 5 , the injection molding material 42 is not formed on the second surface 402 opposite the first surface of the die 41 . In this way, the thickness of the overall chip package structure 400 can be reduced, so as to meet the design requirements of a lighter and thinner terminal.

또한, 도 6은 도 4의 EF 선(EF 선은 CD 선에 수직임)을 따른 칩 패키지 구조(400)의 단면도이다. 도 5와 유사하게, 패키지 기판(43)은 사출 성형 재료(42)에 매립되어 사출 성형 재료(42)와의 접촉 면적을 증가시킬 수 있고, 사출 성형 재료(42)와의 비교적 높은 안정성을 갖는 버클 구조가 형성되어, 패키지 기판(43)와 사출 성형 재료(42) 사이의 분리 또는 떨어짐을 피할 수 있다. Also, FIG. 6 is a cross-sectional view of the chip package structure 400 taken along line EF of FIG. 4 (line EF is perpendicular to line CD). 5 , the package substrate 43 can be embedded in the injection molding material 42 to increase the contact area with the injection molding material 42 , and has a buckle structure with relatively high stability with the injection molding material 42 . is formed, so that separation or separation between the package substrate 43 and the injection molding material 42 can be avoided.

대안으로, 도 7에 칩 패키지 구조(400)의 평면도가 도시될 수 있다. 패키지 기판(43)은 두 부분으로 나누어진다: 한 부분은 다이(41)의 제2 표면(402)과 동일 평면인 제1 기판(431)이고, 다른 부분은 제1 기판(431)보다 높이가 낮은 제2 기판(432)이다. 제1 기판(431)은 다이(41)의 한 쌍의 대변을 따라 배치되고, 제2 기판(432)은 다이(41)의 다른 한 쌍의 대변을 따라 배치된다.Alternatively, a top view of the chip package structure 400 may be shown in FIG. 7 . The package substrate 43 is divided into two parts: one part is the first substrate 431 coplanar with the second surface 402 of the die 41 , and the other part is higher than the first substrate 431 . Lower second substrate 432 . The first substrate 431 is disposed along one pair of opposite sides of the die 41 , and the second substrate 432 is disposed along the other pair of opposite sides of the die 41 .

제2 기판(432)은 다이(41)의 제2 표면(402)보다 낮기 때문에, 다이(41) 주위의, 제2 기판(432)에 가까운 영역에 갭이 형성된다. 사출 성형 재료(42)는 갭 내에 채워진다. 이 경우, 칩 패키지 구조(400)의 평면도는 도 8에 도시되어 있다. 다이(41)의 제2 표면(402)보다 낮은 부분은 사출 성형 재료(42)로 채워진다.Because the second substrate 432 is lower than the second surface 402 of the die 41 , a gap is formed around the die 41 in a region close to the second substrate 432 . Injection molding material 42 is filled in the gap. In this case, a top view of the chip package structure 400 is shown in FIG. 8 . A portion of the die 41 lower than the second surface 402 is filled with an injection molding material 42 .

도 8에 도시된 칩 패키지 구조(400)에 기초하면, 도 8에서의 다이(41)의 더 긴 변(C'D' 선)을 따른 단면도는 도 5와 동일하다. 패키지 기판(43)의 제2 기판(432)은 다이(41) 주위를 둘러싸는 사출 성형 재료(42)에 매립되어, 사출 성형 재료(42)와 비교적 높은 안정성을 갖는 버클 구조를 형성함으로써, 패키지 기판(43)과 사출 성형 재료(42) 사이의 분리 또는 떨어짐을 피한다.Based on the chip package structure 400 shown in FIG. 8 , a cross-sectional view along the longer side (line C′D′) of the die 41 in FIG. 8 is the same as that of FIG. 5 . The second substrate 432 of the package substrate 43 is embedded in the injection molding material 42 surrounding the die 41 to form a buckle structure with the injection molding material 42 and relatively high stability, whereby the package Avoid separation or separation between the substrate 43 and the injection molding material 42 .

이 경우, 도 8에서의 다이(41)의 더 짧은 변(E'F' 선)을 따른 단면도에 대해서는 도 9를 참조한다. 패키지 기판(43)에서 제1 기판(431)은 다이(41)의 제2 표면(402)과 동일 평면이기 때문에, 제1 기판(431)은 E'F' 선의 방향으로 사출 성형 재료(42)에 매립되는 것이 아니라, 제2 표면(402)과 동일 평면인 표면(431a)을 노출시킨다.In this case, reference is made to FIG. 9 for a cross-sectional view along the shorter side (line E'F') of the die 41 in FIG. 8 . Since the first substrate 431 in the package substrate 43 is flush with the second surface 402 of the die 41 , the first substrate 431 is the injection molded material 42 in the direction of the line E'F'. Rather than being buried in the , a surface 431a that is coplanar with the second surface 402 is exposed.

구체적으로, 도 7 ∼ 도 9에 도시된 칩 패키지 구조(400)에서, 제2 기판(432)은 C'D' 선의 방향으로 매립되어, 사출 성형 재료(42)와 비교적 높은 안정성을 갖는 버클 구조를 형성함으로써, 패키지 구조(400)의 안정성을 향상시킬 수 있다. 제1 기판(431)은 E'F' 선의 방향으로 사출 성형 재료(42)에 매립되지 않지만, 다이(41)의 제2 표면(402)과 동일 평면이며, 이는 사출 성형 재료(42)가 다이(41)가 주입될 때 사출 성형 재료(42)가 다이(41)의 제2 표면(402)을 덮지 않도록, 칩 패키지 구조(400)를 제작할 때 다이(41)의 제1 기판(431) 및 제2 표면(402) 상에 패키징 필름을 배치하는 데 도움이 된다.Specifically, in the chip package structure 400 shown in FIGS. 7 to 9 , the second substrate 432 is embedded in the direction of the line C'D', so that the buckle structure with the injection molding material 42 has relatively high stability. By forming , the stability of the package structure 400 may be improved. The first substrate 431 is not embedded in the injection molded material 42 in the direction of the line E'F', but is flush with the second surface 402 of the die 41, which means that the injection molded material 42 is The first substrate 431 of the die 41 and Helps place the packaging film on the second surface 402 .

대안으로, 다이(41)의 제2 표면(402)과 동일 평면인 제1 기판(431)이 C'D' 선의 방향으로 배치될 수 있고, 사출 성형 재료(42)에 매립된 제2 기판(432)이 E'F' 선의 방향으로 배치되어, 사출 성형 재료(42)와 비교적 높은 안정성을 갖는 버클 구조를 형성함으로써, 패키지 구조(400)의 안정성을 향상시킨다. 이는 본 출원의 이 실시예에서 제한되지 않는다.Alternatively, a first substrate 431 coplanar with the second surface 402 of the die 41 may be disposed in the direction of the line C'D', and a second substrate 431 embedded in the injection molding material 42 ( 432 is disposed in the direction of the line E'F' to form a buckle structure with relatively high stability with the injection molding material 42, thereby improving the stability of the package structure 400. This is not limited in this embodiment of the present application.

칩 패키지 구조(400)를 제작하는 방법은 후속 실시예에서 상세히 설명되며, 여기서는 세부사항을 다시 설명하지 않는다.A method of fabricating the chip package structure 400 is described in detail in subsequent embodiments, and details are not described herein again.

본 출원의 이 실시예에서, 패키지 기판(43)이 사출 성형 재료(42)에 매립되는 구체적인 위치 및 패키지 기판(43)이 사출 성형 재료(42)에 매립되는 깊이에 제한이 없음에 유의해야 한다. 패키지 기판(43)이 사출 성형 재료(42)에 깊게 매립될수록, 패키지 기판(43)과 사출 성형 재료(42) 사이의 접촉 면적과 패키지 기판(43)의 표면적의 비가 더 크다. 예를 들어, 그 비는 구체적으로 2/3, 3/4, 4/5 등보다 클 수 있다. 당업자라면 실제 경험 또는 실제 적용 시나리오에 기초하여 그 비를 적절히 설정할 수 있을 것이다. 예를 들어, 도 8 ∼ 도 9에 도시된 칩 패키지 구조(400)에 기초하면, 패키지 기판(43)의 주위에 사출 성형 재료(42)가 더 형성될 수 있다. 이 경우, 도 10의 (a)는 C'D' 선의 방향으로의 칩 패키지 구조(400)의 단면도이다. 패키지 기판(43)의 제2 기판(432)은 사출 성형 재료(42)에 완전히 둘러싸여 있음을 알 수 있다. 도 10의 (b)는 E'F' 선의 방향으로의 칩 패키지 구조(400)의 단면도이다. 이 경우, 패키지 기판(43)의 제1 기판(431)의 표면(431a)만이 사출 성형 재료(42)에 대해 노출되고, 다른 표면들은 사출 성형 재료(42)에 매립된다.It should be noted that in this embodiment of the present application, there are no restrictions on the specific position where the package substrate 43 is embedded in the injection molding material 42 and the depth at which the package substrate 43 is embedded in the injection molding material 42 . . The deeper the package substrate 43 is embedded in the injection molding material 42 , the greater the ratio of the contact area between the package substrate 43 and the injection molding material 42 to the surface area of the package substrate 43 . For example, the ratio may specifically be greater than 2/3, 3/4, 4/5, etc. Those skilled in the art will be able to appropriately set the ratio based on actual experience or actual application scenarios. For example, based on the chip package structure 400 shown in FIGS. 8 to 9 , an injection molding material 42 may be further formed around the package substrate 43 . In this case, FIG. 10A is a cross-sectional view of the chip package structure 400 in the direction of line C'D'. It can be seen that the second substrate 432 of the package substrate 43 is completely surrounded by the injection molding material 42 . 10B is a cross-sectional view of the chip package structure 400 in the direction of line E'F'. In this case, only the surface 431a of the first substrate 431 of the package substrate 43 is exposed to the injection molding material 42 , and the other surfaces are embedded in the injection molding material 42 .

본 출원의 실시예에서 제공되는 칩 패키지 방법을 설명하기 전에, 다이(41)를 패키징하는 데 사용되는 패키지 기판(43)을 먼저 설명한다.Before describing the chip packaging method provided in the embodiment of the present application, the package substrate 43 used to package the die 41 will be first described.

도 11에 도시된 바와 같이, 패키지 기판(43)을 사용하여 복수의 칩(예: 도 11에 도시된 지문 칩)을 한 번에 패키징할 수 있다. 패키징이 완료된 후, 패키지 기판(43)을 절단함으로써 각각의 개별 지문 칩(즉, 도 11에서 파선으로 형성된 폐쇄 패턴)이 획득될 수 있다.As shown in FIG. 11 , a plurality of chips (eg, the fingerprint chip shown in FIG. 11 ) may be packaged at once using the package substrate 43 . After packaging is completed, each individual fingerprint chip (ie, a closed pattern formed by a broken line in FIG. 11 ) may be obtained by cutting the package substrate 43 .

구체적으로, 도 11은 본 출원의 일 실시예에 따른 패키지 기판(43)의 평면도이다. 패키지 기판(43)은 높이가 다른 두 부분, 즉 돌출된 제1 기판(431)과 오목한 제2 기판(432)을 포함할 수 있다. 다이(41)를 패키징하는 데 사용되는 관통 구멍(51)은 오목한 제2 기판(432) 상에 배치되고, 관통 구멍(51)의 면적은 다이(41)의 면적보다 크다.Specifically, FIG. 11 is a plan view of the package substrate 43 according to an embodiment of the present application. The package substrate 43 may include two portions having different heights, that is, a protruding first substrate 431 and a concave second substrate 432 . The through hole 51 used to package the die 41 is disposed on the concave second substrate 432 , and the area of the through hole 51 is larger than the area of the die 41 .

도 12는 도 11의 MN 선을 따른 패키지 기판(43)의 단면도이다. 패키지 기판(43)의 제1 기판(431) 및 제2 기판(432)은 톱니 형상으로 배열된다. 다이(41)를 패키징하는 데 사용되는 관통 구멍(51)은 제2 기판(432) 상에 배치된다.12 is a cross-sectional view of the package substrate 43 taken along line MN of FIG. 11 . The first substrate 431 and the second substrate 432 of the package substrate 43 are arranged in a sawtooth shape. A through hole 51 used to package the die 41 is disposed on the second substrate 432 .

또한, 패키지 기판(43)은 구체적으로 종이 기판(예: 페놀 수지(phenolic resin) FR-1 또는 에폭시 수지(epoxy resin) FE-3), 유리 섬유 기판(예: 에폭시 수지 FR-4 또는 FR-5), 복합 기판(composite substrate) 등일 수 있다. 이는 본 출원의 이 실시예에서 제한되지 않는다.In addition, the package substrate 43 is specifically a paper substrate (eg, phenolic resin FR-1 or epoxy resin FE-3), a glass fiber substrate (eg, epoxy resin FR-4 or FR-) 5), a composite substrate, or the like. This is not limited in this embodiment of the present application.

또한, 패키지 기판(43)을 형성하는 제1 기판(431) 및 제2 기판(432)은 복수의 기판을 스플라이싱(splicing)함으로써 형성될 수 있거나, 통합된 성형 공정을 사용하여 한 번에 제조될 수 있다. 이는 본 출원의 이 실시예에서 제한되지 않는다.Further, the first substrate 431 and the second substrate 432 forming the package substrate 43 may be formed by splicing a plurality of substrates, or at one time using an integrated molding process. can be manufactured. This is not limited in this embodiment of the present application.

패키지 기판(43)에 기초하여, 본 출원의 일 실시예에 따른 칩 패키지 방법이 제공된다. 도 13에 도시된 바와 같이, 이 칩 패키지 방법은 다음 단계들을 포함한다.Based on the package substrate 43 , a chip packaging method according to an embodiment of the present application is provided. As shown in Fig. 13, this chip packaging method includes the following steps.

101. 제2 기판(432)의 관통 구멍(51)에 다이(41)를 놓으며, 여기서 제1 기판(431)은 다이(41)의 제2 표면과 동일 평면이고, 제2 표면은 다이(41)의 표면으로서 납땜 접합부가 배치되는 제1 표면과 반대 측의 표면이다.101. Place the die (41) in the through hole (51) of a second substrate (432), wherein the first substrate (431) is flush with the second surface of the die (41), the second surface of the die (41) ) as the surface on the side opposite to the first surface on which the solder joint is disposed.

구체적으로, 도 14는 다이(41)가 놓인 후의 패키지 기판(43)의 평면도이다. 관통 구멍(51)은 패키지 기판(43)의 제2 기판(432) 상에 배치되고, 관통 구멍(51)의 면적은 다이(41)의 면적보다 크다. 따라서, 다이(41)가 관통 구멍(51) 내에 놓일 수 있다. 다이(41)를 놓은 후, 다이(41)의 제2 표면(402)은 패키지 기판(43)의 보다 높은 제1 기판(431)과 동일 평면이고, 납땜 접합부가 배치되는, 다이(41)의 제1 표면은 패키지 기판(43)으로부터 돌출될 수 있다. Specifically, FIG. 14 is a plan view of the package substrate 43 after the die 41 is placed. The through hole 51 is disposed on the second substrate 432 of the package substrate 43 , and the area of the through hole 51 is larger than the area of the die 41 . Accordingly, the die 41 can be placed in the through hole 51 . After placing the die 41 , the second surface 402 of the die 41 is flush with the higher first substrate 431 of the package substrate 43 , and the solder joint of the die 41 is disposed. The first surface may protrude from the package substrate 43 .

이 경우, 하나의 다이(41)가 예로서 사용된다. 도 15는 다이(41)가 놓인 후의 패키지 기판(43)의 3차원 구조도이다. 다이(41)의 제2 표면(402)은 패키지 기판(43)의 제1 기판(431)과 동일 평면이며, 제1 기판(431)의 높이는 제2 기판(432)의 높이보다 높다. 관통 구멍(51)의 면적인 다이(41)의 면적보다 크기 때문에, 다이(41)가 놓인 후, 다이(41)와 제1 기판(431) 사이 및 다이(41)와 제2 기판(432) 사이에 갭이 존재한다. 후속하는 성형 동안, 사출 성형 재료가 갭을 이용하여 다이(41) 주위에 채워질 수 있다.In this case, one die 41 is used as an example. 15 is a three-dimensional structural diagram of the package substrate 43 after the die 41 is placed. The second surface 402 of the die 41 is flush with the first substrate 431 of the package substrate 43 , and the height of the first substrate 431 is higher than the height of the second substrate 432 . Since the area of the through hole 51 is larger than the area of the die 41 , after the die 41 is placed, between the die 41 and the first substrate 431 and between the die 41 and the second substrate 432 . A gap exists between them. During subsequent molding, injection molding material may be filled around the die 41 using the gap.

하나의 다이(41)가 예로서 여전히 사용된다. 도 16은 도 14의 파선 1201을 따른 단면도이다. 다이(41)의 제2 표면(402)은 패키지 기판(43)의 제1 기판(431)과 동일 평면이어서, 후속하여 패키징 필름이 서로 동일 평면인 제1 기판(431)과 제2 표면 상에 형성됨으로써,주입된 패키징 재료가 다이(41)의 제2 표면(402)을 덮는 것을 방지한다.One die 41 is still used as an example. 16 is a cross-sectional view taken along a broken line 1201 of FIG. 14 . The second surface 402 of the die 41 is coplanar with the first substrate 431 of the package substrate 43 so that the packaging film is subsequently disposed on the first substrate 431 and the second surface that are coplanar with each other. As such, it prevents the injected packaging material from covering the second surface 402 of the die 41 .

102. 서로 동일 평면인 제1 기판(431)과 제2 표면 상에 패키징 필름을 형성한다.102. A packaging film is formed on the first substrate 431 and the second surface that are coplanar with each other.

패키징 필름은 구체적으로 테프론 또는 폴리이미드와 같은 재료로 이루어진 고온 내성 필름(high-temperature-resistant film)일 수 있다. 이는 본 출원의 이 실시예에서 제한되지 않는다.The packaging film may specifically be a high-temperature-resistant film made of a material such as Teflon or polyimide. This is not limited in this embodiment of the present application.

구체적으로, 도 17의 (a)는 패키징 필름이 형성된 후의 도 14의 파선 1201을 따른 단면도이다. 도 16에 기초하여, 제1 기판(431) 및 다이(41)의 제2 표면(402) 상에 평평한 패키징 필름(1401)이 형성된다. 이 경우에, 제1 기판(431)은 패키징 필름(1401)을 지지할 수 있어, 패키징 필름(1401)과 제2 표면(402)이 서로 접합될 수 있도록 하여, 후속하는 성형(molding) 동안에 사출 성형 재료가 제2 표면(402)에 대해 주입되는 것을 방지한다.Specifically, FIG. 17A is a cross-sectional view taken along the broken line 1201 of FIG. 14 after the packaging film is formed. Based on FIG. 16 , a flat packaging film 1401 is formed on the first substrate 431 and the second surface 402 of the die 41 . In this case, the first substrate 431 can support the packaging film 1401 , so that the packaging film 1401 and the second surface 402 can be bonded to each other, so that during subsequent molding, injection Prevents molding material from being injected against the second surface 402 .

이 경우에, 도 17의 (b)는 패키징 필름이 형성된 후의 도 14의 파선 1202를 따른 단면도이다. 패키지 기판(43)에서, 제2 기판(432)의 높이는 제1 기판(431)의 높이보다 낮다. 따라서, 패키징 필름(1401)이 형성된 후, 패키징 필름(1401)과 다이(41)의 제2 표면(402)이 서로 접합되고, 패키징 필름(1401)과 제2 기판(432) 사이에 갭이 형성된다.In this case, Fig. 17B is a cross-sectional view taken along the broken line 1202 of Fig. 14 after the packaging film is formed. In the package substrate 43 , the height of the second substrate 432 is lower than the height of the first substrate 431 . Accordingly, after the packaging film 1401 is formed, the packaging film 1401 and the second surface 402 of the die 41 are bonded to each other, and a gap is formed between the packaging film 1401 and the second substrate 432 . do.

103. 사출 성형 재료를 제2 기판(432)의 관통 구멍(51)에 주입하며, 사출 성형 재료는 제2 표면을 제외한 다이(41)의 각 표면을 덮는다.103. Injection molding material is injected into the through hole 51 of the second substrate 432, and the injection molding material covers each surface of the die 41 except for the second surface.

구체적으로, 도 18의 (a)는 도 14의 파선 1201을 따른 단면도이다. 사출 성형 재료가 주입된 후, 다이캐스팅 공정(diecasting process)을 사용하여 제2 기판(432)의 관통 구멍(51) 내로 사출 성형 재료(42)를 주입하여, 다이(41)와 제1 기판(431)의 갭을 채울 수 있다. 또한, 납땜 접합부(401)가 배치되는, 다이(41)의 제1 표면 상에 사출 성형 재료(42)가 형성되어, 공기 중에 노출된 다이(41)가 사출 성형 재료(42)에 의해 둘러싸인다. 따라서, 다이(41)는 보호되고 고정된다.Specifically, FIG. 18A is a cross-sectional view taken along the broken line 1201 of FIG. 14 . After the injection molding material is injected, the injection molding material 42 is injected into the through hole 51 of the second substrate 432 using a diecasting process, so that the die 41 and the first substrate 431 are injected. ) can fill the gap. Further, an injection molding material 42 is formed on the first surface of the die 41 , on which the solder joint 401 is disposed, so that the die 41 exposed to air is surrounded by the injection molding material 42 . . Thus, the die 41 is protected and fixed.

이 경우에, 도 18의 (b)는 사출 성형 재료가 주입된 후의 도 14의 파선 1202을 따른 단면도이다. 패키지 기판(43)에서, 제2 기판(432)의 높이는 제1 기판(431)의 높이보다 낮다. 따라서, 사출 성형 재료(42)가 주입될 때, 플라스틱 패키징 재료(42)는 제2 기판(432)과 패키징 필름(1401) 사이의 갭을 채워, 제2 기판(432)이 사출 성형 재료(42)에 매립되도록 한다.In this case, Fig. 18B is a cross-sectional view taken along the broken line 1202 of Fig. 14 after the injection molding material has been injected. In the package substrate 43 , the height of the second substrate 432 is lower than the height of the first substrate 431 . Thus, when the injection molding material 42 is injected, the plastic packaging material 42 fills the gap between the second substrate 432 and the packaging film 1401 , so that the second substrate 432 is the injection molding material 42 . ) to be embedded in

이러한 방식으로, 사출 성형 재료(42)에 매립된 제2 기판(432)은 다이(41)의 한 쌍의 대변을 따라 배치되어, 다이(41)를 고정함으로써, 다이(41)가 패키징될 때 발생하는 휨을 완화시킨다.In this way, the second substrate 432 embedded in the injection molding material 42 is disposed along a pair of opposite sides of the die 41 to secure the die 41, so that when the die 41 is packaged Reduce the warping that occurs.

또한, 제2 기판(432)이 매립된 형태로 사출 성형 재료(42)에 삽입되기 때문에, 사출 성형 재료(42)와의 접촉 면적이 증대될 수 있고, 비교적 높은 안정성을 갖는 버클 구조가 형성될 수 있어, 제2 기판(432)과 사출 성형 재료(42) 사이의 분리 또는 떨어짐을 피할 수 있다. 따라서, 전체 칩 패키지 구조의 안정성 및 신뢰성이 향상된다.In addition, since the second substrate 432 is inserted into the injection molding material 42 in a buried form, the contact area with the injection molding material 42 can be increased, and a buckle structure having relatively high stability can be formed. Thus, separation or separation between the second substrate 432 and the injection molding material 42 can be avoided. Accordingly, the stability and reliability of the overall chip package structure are improved.

사출 성형 재료(42)는 구체적으로 에폭시 수지, 페놀 수지, 벤조옥사진 수지(benzoxazine resin), 시아네이트 수지(cyanate resin), 폴리이미드, 비스말레이미드(bismaleimide) 또는 폴리아닐린(polyaniline)과 같은 재료로 이루어질 수 있다. 또한, 실리콘 다이옥사이드(silicon dioxide)와 같은 충전제(filling agent)가 사출 성형 재료(42)에 더 첨가될 수 있다. 이는 본 출원의 이 실시예에서 제한되지 않는다.The injection molding material 42 is specifically made of a material such as epoxy resin, phenolic resin, benzoxazine resin, cyanate resin, polyimide, bismaleimide or polyaniline. can be done Additionally, a filling agent such as silicon dioxide may be further added to the injection molding material 42 . This is not limited in this embodiment of the present application.

사출 성형 재료(42)가 주입될 때, 다이(41)의 제1 표면 상의 납땜 접합부(401)가 노출되어, 다이(41)가 납땜 접합부(401)를 사용하여 단말기 내의 다른 구성요소(예: 메인보드 또는 프로세서)와 통신할 수 있음을 이해할 수 있다.When the injection molding material 42 is injected, a solder joint 401 on the first surface of the die 41 is exposed so that the die 41 uses the solder joint 401 to It can be understood that it can communicate with the motherboard or processor).

104. 제1 기판(431) 및 제2 표면 상에 형성된 패키징 필름을 제거한다.104. Remove the packaging film formed on the first substrate 431 and the second surface.

구체적으로, 단계 104에서, 제1 기판(431) 및 제2 표면(402) 상에 형성된 패키징 필름(1401)은 가열 또는 박리와 같은 공정을 사용하여 제거될 수 있다. 이 경우, 도 19에 도시된 바와 같이(도 19는 패키징 필름(1401)이 제거된 후의 패키지 기판(43)의 평면도임), 패키징 필름(1401)이 제거된 후, 제1 기판(431) 및 사출 성형 재료(42)는 각각의 다이(41)의 두 쌍의 대변을 둘러싸서, 패키징 기판(43)의 용이한 분리 및 휨을 완화시킨다.Specifically, in step 104 , the packaging film 1401 formed on the first substrate 431 and the second surface 402 may be removed using a process such as heating or peeling. In this case, as shown in FIG. 19 ( FIG. 19 is a plan view of the package substrate 43 after the packaging film 1401 is removed), after the packaging film 1401 is removed, the first substrate 431 and The injection molding material 42 surrounds the two pairs of opposite sides of each die 41 , thereby facilitating easy separation and warping of the packaging substrate 43 .

105. 패키징된 패키지 기판(43)을 절단하여 패키징된 개별 칩을 획득한다.105. The packaged package substrate 43 is cut to obtain packaged individual chips.

단계 105에서, 패키지 기판(43)은 특정 크기 및 형상에 기초하여 그리고 패키지 기판(43) 상의 각각의 다이(41)의 위치를 중심으로 사용하여 실제 요건 또는 실제 적용 시나리오에 기초하여 절단될 수 있어, 각각의 다이(41)의 주위가 제1 기판(431) 및 사출 성형 재료(42)에 의해 둘러싸이도록 보장함으로써, 패키징된 개별 칩을 획득한다.In step 105 , the package substrate 43 may be cut based on the specific size and shape and based on actual requirements or actual application scenarios using the position of each die 41 on the package substrate 43 as a center. , ensuring that the perimeter of each die 41 is surrounded by the first substrate 431 and the injection molding material 42 , thereby obtaining packaged individual chips.

지문 칩이 예로서 사용된다. 도 19에 여전히 도시된 바와 같이, 패키지 기판(43)은 패키징된 지문 칩을 획득하기 위해, 도 19에서 파선으로 도시된 레이스트랙 형상(racetrack shape)을 따라 절단될 수 있다. 이어서, 패키징된 지문 칩은 도 2에 도시된 지문 모듈(200)로서 제조되고, 도 20에 도시된 단말기의 전면 패널에 통합되어, 단말기의 지문 인식 기능을 구현할 수 있다.A fingerprint chip is used as an example. As still shown in FIG. 19 , the package substrate 43 may be cut along a racetrack shape shown by a broken line in FIG. 19 to obtain a packaged fingerprint chip. Then, the packaged fingerprint chip may be manufactured as the fingerprint module 200 shown in FIG. 2 and integrated into the front panel of the terminal shown in FIG. 20 to implement a fingerprint recognition function of the terminal.

물론, 패키지 기판(43)은 대안으로 원형 또는 직사각형과 같은 형태로 절단될 수 있다. 이는 본 출원의 이 실시예에서 제한되지 않는다.Of course, the package substrate 43 may alternatively be cut into a shape such as a circle or a rectangle. This is not limited in this embodiment of the present application.

본 출원의 일부 다른 실시예에서, 다이(41)를 패키징하는 데 사용되는 패키지 기판은 도 21(도 21은 본 출원의 일 실시예에 따른 다른 패키지 기판(61)의 평면도임)에 추가로 도시될 수 있다. 패키지 기판(61)은 여전히 돌출된 제1 기판(431)과 오목한 제2 기판(432)를 여전히 포함하고, 다이(41)를 패키징하는 데 사용되는 관통 구멍(51)이 제2 기판(432) 상에 배치된다.In some other embodiments of the present application, the package substrate used to package the die 41 is shown in addition to FIG. 21 ( FIG. 21 is a top view of another package substrate 61 according to an embodiment of the present application). can be The package substrate 61 still includes a protruding first substrate 431 and a concave second substrate 432 , and the through hole 51 used to package the die 41 is provided in the second substrate 432 . placed on top

하지만, 도 14에 도시된 패키지 기판(43)과의 차이점은, 패키지 기판(61)이 후속하여 개별 칩으로 절단될 때, 절단 경계선(즉, 도 21에서 파선으로 형성된 폐쇄 패턴)은 더 낮은 높이를 갖는 제2 기판(432)을 포함한다는 점에 있다.However, the difference from the package substrate 43 shown in Fig. 14 is that when the package substrate 61 is subsequently cut into individual chips, the cut boundary line (ie, the closed pattern formed by the broken line in Fig. 21) has a lower height. It is in that it includes a second substrate 432 having

이러한 방식으로, 다이(41)는 단계 101 내지 105에서 설명한 칩 패키지 방법에 기초하여 여전히 패키징될 수 있다. 차이점은, 패키지 필름(1401)이 서로 동일 평면인 제1 기판(431)과 제2 표면 상에 형성된 후, 패키징 필름이 형성된 후의 도 21의 파선 1201을 따른 단면도인 도 22의 (a)에 도시된 바와 같이, 다이(41)가 더 낮은 높이의 제2 기판(432)에 의해 둘러싸여서, 형성된 패키징 필름(1401)이 다이(41)의 제2 표면(402)에 접합되지만, 형성된 패키징 필름(1401)과 제2 기판(432) 사이에 갭이 현성된다는 점이다.In this way, the die 41 can still be packaged based on the chip packaging method described in steps 101-105. The difference is shown in (a) of FIG. 22, which is a cross-sectional view taken along the broken line 1201 of FIG. 21 after the package film 1401 is formed on the first substrate 431 and the second surface that are coplanar with each other, and after the packaging film is formed. As shown, the die 41 is surrounded by a lower height second substrate 432 such that the formed packaging film 1401 is bonded to the second surface 402 of the die 41, but the formed packaging film ( that a gap develops between 1401 and the second substrate 432 .

유사하게, 도 22의 (b)는 패키징 필름이 형성된 후의 도 21의 파선 1202를 따른 단면도이다. 패키징 필름(1401)이 형성된 후, 패키징 필름(1401)과 다이(41)의 제2 표면(402)이 또한 서로 접합되고, 패키징 필름(1401)과 제2 기판(432) 사이에 갭이 또한 형성된다. Similarly, FIG. 22B is a cross-sectional view taken along the broken line 1202 of FIG. 21 after the packaging film is formed. After the packaging film 1401 is formed, the packaging film 1401 and the second surface 402 of the die 41 are also bonded to each other, and a gap is also formed between the packaging film 1401 and the second substrate 432 . do.

이 경우, 사출 성형 재료(42)가 후속하여 제2 기판(432)의 관통 구멍(51)에 주입될 때, 사출 성형 재료(42)는 도 22의 (a) 및 (b)에 도시된 바와 같이 패키징 필름(1401)과 제2 기판(432) 사이의 갭에 주입될 수 있다. 이러한 방식으로, 다이(41) 주위에 배치된 패키지 기판(43)의 네 변이 사출 성형 재료(42)에 매립되어, 최종적으로 도 4 ∼ 도 6에 도시된 패키지 구조(400)를 형성함으로써, 패키지 기판(43)과 사출 성형 재료(42) 사이의 안정성을 더욱 향상시킨다.In this case, when the injection molding material 42 is subsequently injected into the through hole 51 of the second substrate 432, the injection molding material 42 is The same may be injected into the gap between the packaging film 1401 and the second substrate 432 . In this way, four sides of the package substrate 43 disposed around the die 41 are embedded in the injection molding material 42 to finally form the package structure 400 shown in Figs. The stability between the substrate 43 and the injection molding material 42 is further improved.

본 출원의 일부 다른 실시 형태에서, 도 21의 그것과 유사하게, 다이(41)를 패키징하는 데 사용되는 패키지 기판이 도 23(도 23은 본 출원의 실시예에 따른 다른 패키지 기판(71)의 평면도임)에 추가로 도시될 수 있다. 패키지 기판(71)은 돌출된 제1 기판(431) 및 오목한 제2 기판(432)을 여전히 포함하고, 다이(41)를 패키징하는 데 사용되는 관통 구멍(51)이 제2 기판(432) 상에 배치된다.In some other embodiments of the present application, similar to that of FIG. 21 , the package substrate used to package the die 41 is shown in FIG. 23 ( FIG. 23 is another package substrate 71 according to an embodiment of the present application). It may be further shown in a plan view). The package substrate 71 still includes a protruding first substrate 431 and a concave second substrate 432 , and a through hole 51 used to package the die 41 is provided on the second substrate 432 . is placed on

도 21에 도시된 패키지 기판(61)과는 달리, 더 낮은 높이의 제2 기판(432)이 다이가 절단될 때 절단 경계선(2201) 주위에 배치되고, 더 높은 높이의 제1 기판(431)은 나머지 영역에 배치될 수 있다.Unlike the package substrate 61 shown in FIG. 21 , a lower height second substrate 432 is disposed around the cut boundary 2201 when the die is cut, and the higher height first substrate 431 . may be disposed in the remaining area.

이 경우, 다이(41)가 단계 101 내지 단계 105에서 설명한 칩 패키지 방법에 기초하여 패키징될 때, 도 22에서의 그것과 유사하게, 다이(41)는 더 낮은 높이의 제2 기판(432)에 의해 둘러싸여 있다. 따라서, 패키징된 후, 도 4 ∼ 도 6에 도시된 패키지 구조(400)가 최종적으로 형성되고, 칩 패키지 구조(400)의 안정성 및 신뢰성이 향상될 수 있다.In this case, when the die 41 is packaged based on the chip packaging method described in steps 101 to 105 , similarly to that in FIG. 22 , the die 41 is attached to the second substrate 432 of a lower height. surrounded by Accordingly, after packaging, the package structure 400 illustrated in FIGS. 4 to 6 is finally formed, and the stability and reliability of the chip package structure 400 may be improved.

또한, 단계 101 내지 105에서 설명한 칩 패키지 방법은 사출 성형 기기에 의해 자동으로 완료될 수 있고, 작업자는 사출 성형 기기에서 구체적인 온도 및 사출 성형 재료 사용량과 같은 파라미터를 설정함으로써 칩 패키지 방법을 제어할 수 있다. In addition, the chip packaging method described in steps 101 to 105 can be automatically completed by the injection molding machine, and the operator can control the chip packaging method by setting parameters such as a specific temperature and injection molding material usage in the injection molding machine. have.

본 출원의 실시예에서 제공되는 칩 패키지 구조는 이동 전화, 웨어러블 기기, 증강 현실(augmented reality, AR)/가상 현실(virtual reality, VR) 기기, 태블릿 컴퓨터, 노트북 컴퓨터 및 울트라 모바일 개인용 컴퓨터(ultra-mobile personal computer, UMPC), 넷북(netbook) 또는 개인 휴대 정보 단말기(personal digital assistant. PDA)와 같은, 칩이 배치되는 임의의 단말기에 적용될 수 있다. 이는 본 출원의 실시예에서 제한되지 않는다.The chip package structure provided in the embodiment of the present application includes a mobile phone, a wearable device, an augmented reality (AR)/virtual reality (VR) device, a tablet computer, a notebook computer, and an ultra-mobile personal computer (ultra- It can be applied to any terminal in which the chip is deployed, such as a mobile personal computer (UMPC), a netbook or a personal digital assistant (PDA). This is not limited in the examples of the present application.

이상의 설명은 본 출원의 구체적인 구현예일 뿐이며, 본 출원의 보호 범위를 한정하려는 것은 아니다. 본 출원에 개시된 기술 범위 내에서의 모든 변형 또는 대체는 본 출원의 보호 범위에 속한다. 따라서, 본 출원의 보호 범위는 청구 범위의 보호 범위에 따라야 한다.The above description is only a specific embodiment of the present application, and is not intended to limit the protection scope of the present application. All modifications or replacements within the technical scope disclosed in this application shall fall within the protection scope of the present application. Accordingly, the protection scope of the present application shall be in accordance with the protection scope of the claims.

Claims (14)

다이 및 상기 다이 주위에 배치된 패키지 기판을 포함하는 칩 패키지 구조로서,
상기 다이의 제1 표면 상에 납땜 접합부(solder joint)가 배치되고; 상기 다이의 제2 표면 이외의 나머지 표면은 사출 성형 재료에 의해 둘러싸이고; 상기 패키지 기판의 대변(opposite sides) 중 적어도 한 쌍은 상기 사출 성형 재료에 매립되고; 상기 대변 중 적어도 한 쌍과 상기 사출 성형 재료 사이의 접촉 면적은 상기 대변 중 적어도 한 쌍의 표면적의 절반 이상을 차지하고; 상기 제2 표면은 상기 다이의 표면으로서 상기 제1 표면의 반대 측의 표면이며,
상기 패키지 기판은 제1 쌍의 대변 및 제2 쌍의 대변을 포함하고, 상기 제1 쌍의 대변의 길이는 상기 제2 쌍의 대변의 길이보다 길고;
상기 제2 쌍의 대변의 적어도 세 개의 표면이 상기 사출 성형 재료와 접촉하도록, 상기 제2 쌍의 대변이 상기 사출 성형 재료에 매립되며,
타깃 방향에서의 상기 제1 쌍의 대변의 높이는 상기 타깃 방향에서의 상기 제2 쌍의 대변의 높이보다 높고, 상기 제1 쌍의 대변의 제1 타깃 표면은 상기 다이의 제2 표면과 동일 평면이며;
상기 타깃 방향은 상기 다이의 제2 표면에 수직이고, 상기 제1 타깃 표면은 상기 제1 쌍의 대변의 표면으로서 상기 타깃 방향으로 상기 사출 성형 재료와 접촉하지 않는 표면인, 칩 패키지 구조.A chip package structure comprising a die and a package substrate disposed around the die, the chip package structure comprising:
a solder joint is disposed on the first surface of the die; a surface other than the second surface of the die is surrounded by an injection molding material; at least one pair of opposite sides of the package substrate are embedded in the injection molding material; a contact area between at least one pair of feces and the injection molding material occupies at least half of the surface area of at least one pair of feces; the second surface is the surface of the die opposite the first surface;
the package substrate includes a first pair of opposite sides and a second pair of opposite sides, wherein a length of the first pair of opposite sides is longer than a length of the second pair of opposite sides;
the feces of the second pair are embedded in the injection-molded material such that at least three surfaces of the feces of the second pair are in contact with the injection-molded material;
a height of the opposite side of the first pair in the target direction is higher than a height of the second pair of opposite sides in the target direction, the first target surface of the first pair of opposite sides being flush with the second surface of the die; ;
wherein the target direction is perpendicular to a second surface of the die, and wherein the first target surface is a surface of the first pair of opposite sides that does not contact the injection molding material in the target direction. 제1항에 있어서,
상기 제1 쌍의 대변의 적어도 세 개의 표면이 상기 사출 성형 재료와 접촉하도록, 상기 제1 쌍의 대변이 상기 사출 성형 재료에 매립되는, 칩 패키지 구조.The method of claim 1,
wherein the first pair of feces is embedded in the injection molding material such that at least three surfaces of the first pair of feces are in contact with the injection molding material. 제1항에 있어서,
상기 패키지 기판은 제1 쌍의 대변 및 제2 쌍의 대변을 포함하고, 상기 제1 쌍의 대변의 길이는 상기 제2 쌍의 길이보다 길며;
상기 제1 쌍의 대변의 적어도 세 개의 표면이 사출 성형 재료와 접촉하도록, 상기 제1 쌍의 대변이 상기 사출 성형 재료에 매립되는, 칩 패키지 구조.The method of claim 1,
the package substrate includes a first pair of opposite sides and a second pair of opposite sides, wherein a length of the first pair of opposite sides is longer than a length of the second pair;
wherein the first pair of feces is embedded in the injection molding material such that at least three surfaces of the first pair of feces are in contact with the injection molding material. 제3항에 있어서,
타깃 방향에서의 상기 제2 쌍의 대변의 높이는 상기 타깃 방향에서의 상기 제1 쌍의 대변의 높이보다 높고, 상기 제2 쌍의 대변의 제2 타깃 표면은 상기 다이의 제2 표면과 동일 평면이며;
상기 타깃 방향은 상기 다이의 제2 표면에 수직이고, 상기 제2 타깃 표면은 상기 제2 쌍의 대변의 표면으로서 상기 타깃 방향으로 상기 사출 성형 재료와 접촉하지 않는 표면인, 칩 패키지 구조.4. The method of claim 3,
a height of the opposite side of the second pair in the target direction is higher than a height of the first pair of opposite sides in the target direction, a second target surface of the second pair of opposite sides is flush with the second surface of the die; ;
wherein the target direction is perpendicular to a second surface of the die, and wherein the second target surface is a surface of the second pair of opposite sides that does not contact the injection molding material in the target direction. 제1항에 있어서,
상기 패키지 기판과 상기 사출 성형 재료 사이의 접촉 면적과, 상기 패키지 기판의 표면적의 비는 2/3, 또는 3/4, 또는 4/5보다 큰, 칩 패키지 구조.The method of claim 1,
wherein a ratio of a contact area between the package substrate and the injection molding material to a surface area of the package substrate is greater than 2/3, or 3/4, or 4/5. 제1항에 있어서,
상기 패키지 기판은 통합된 성형 공정(integrated molding process)을 사용하여 생성되는, 칩 패키지 구조.The method of claim 1,
wherein the package substrate is created using an integrated molding process. 제1항 내지 제6항 중 어느 하나의 항에 따른 칩 패키지 구조를 갖는 칩.A chip having the chip package structure according to any one of claims 1 to 6. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020207013970A 2017-10-20 2017-10-20 Chip package structure and chip package method KR102406916B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/107030 WO2019075720A1 (en) 2017-10-20 2017-10-20 Chip package structure and packaging method

Publications (2)

Publication Number Publication Date
KR20200073261A KR20200073261A (en) 2020-06-23
KR102406916B1 true KR102406916B1 (en) 2022-06-08

Family

ID=66173052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207013970A KR102406916B1 (en) 2017-10-20 2017-10-20 Chip package structure and chip package method

Country Status (6)

Country Link
US (1) US11309227B2 (en)
EP (1) EP3686926A4 (en)
JP (1) JP6943358B2 (en)
KR (1) KR102406916B1 (en)
CN (1) CN110168717B (en)
WO (1) WO2019075720A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116305927A (en) * 2022-11-28 2023-06-23 飞腾信息技术有限公司 Design method of chip packaging structure and related equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818546B1 (en) * 2006-07-31 2008-04-01 하나 마이크론(주) Image Sensor Package And Fabricating Method Thereof
CN103887251A (en) 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 Fan-out-type wafer-level packaging structure and manufacturing process
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
CN107123602A (en) * 2017-06-12 2017-09-01 江阴长电先进封装有限公司 The encapsulating structure and its manufacture method of a kind of fingerprint recognition chip

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
CN100411121C (en) 2004-11-22 2008-08-13 矽品精密工业股份有限公司 Radiating pack structure and production thereof
JP4526983B2 (en) 2005-03-15 2010-08-18 新光電気工業株式会社 Wiring board manufacturing method
JP4904769B2 (en) 2005-10-21 2012-03-28 富士通セミコンダクター株式会社 Semiconductor device
CN2935472Y (en) 2006-08-02 2007-08-15 力成科技股份有限公司 Ball grid array packaging structure
JP5005603B2 (en) * 2008-04-03 2012-08-22 新光電気工業株式会社 Semiconductor device and manufacturing method thereof
JP2011108892A (en) 2009-11-18 2011-06-02 Renesas Electronics Corp Package structure
US9202769B2 (en) 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
GB2489100A (en) 2011-03-16 2012-09-19 Validity Sensors Inc Wafer-level packaging for a fingerprint sensor
TW201316462A (en) * 2011-10-13 2013-04-16 矽品精密工業股份有限公司 Package structure and fabrication method thereof
JP5728423B2 (en) 2012-03-08 2015-06-03 株式会社東芝 Semiconductor device manufacturing method, semiconductor integrated device, and manufacturing method thereof
CN202633285U (en) 2012-05-17 2012-12-26 日月光半导体股份有限公司 Lower packaging body structure of package on package
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
JP2015153853A (en) * 2014-02-13 2015-08-24 日立化成株式会社 semiconductor device
CN103904044A (en) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 Fan-out wafer-level packaging structure and manufacturing technology
TWI591762B (en) * 2014-06-30 2017-07-11 恆勁科技股份有限公司 Package apparatus and manufacturing method thereof
US10068936B2 (en) 2015-11-16 2018-09-04 Sunasic Technologies, Inc. Printed circuit board assembly forming enhanced biometric module and manufacturing method thereof
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US9818518B2 (en) * 2016-03-31 2017-11-14 Tdk Corporation Composite magnetic sealing material
US9685413B1 (en) * 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
CN106485236A (en) 2016-10-31 2017-03-08 维沃移动通信有限公司 A kind of manufacture method of fingerprint module, fingerprint module and terminal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818546B1 (en) * 2006-07-31 2008-04-01 하나 마이크론(주) Image Sensor Package And Fabricating Method Thereof
CN103887251A (en) 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 Fan-out-type wafer-level packaging structure and manufacturing process
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
CN107123602A (en) * 2017-06-12 2017-09-01 江阴长电先进封装有限公司 The encapsulating structure and its manufacture method of a kind of fingerprint recognition chip

Also Published As

Publication number Publication date
CN110168717B (en) 2021-08-20
EP3686926A1 (en) 2020-07-29
CN110168717A (en) 2019-08-23
WO2019075720A1 (en) 2019-04-25
JP6943358B2 (en) 2021-09-29
JP2020537822A (en) 2020-12-24
US11309227B2 (en) 2022-04-19
EP3686926A4 (en) 2020-08-05
KR20200073261A (en) 2020-06-23
US20200273770A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
KR100946074B1 (en) Semiconductor device for fingerprint recognition
CN104584209B (en) Slim substrate PoP structures
KR102147354B1 (en) Semiconductor package and method for manufacturing the same
US20050269715A1 (en) Semiconductor package, mold used in manufacturing the same, and method for manufacturing the same
EP2617056B1 (en) Electronic packaging with a variable thickness mold cap
KR20090060309A (en) Flip chip semiconductor package with encapsulant retaining structure and strip
KR101548051B1 (en) Packages with molding material forming steps
CN103165531B (en) Die structure and method of fabrication thereof
JP3406270B2 (en) Semiconductor device and manufacturing method thereof
KR20150056562A (en) Semiconductor device and method for manufacturing semiconductor device
KR101070814B1 (en) Semiconductor package and method for manufacturing the same
KR20160094548A (en) Semiconductor package and method of fabricating the same
KR102406916B1 (en) Chip package structure and chip package method
US11501553B2 (en) Cost-efficient fingerprint sensor component and manufacturing method
US10867158B2 (en) Process for making a fingerprint sensor package module and the fingerprint sensor package module made thereby
CN112331568B (en) Chip glue overflow prevention packaging method
CN108780772B (en) Secondary packaging method of through silicon via chip and secondary packaging body thereof
US10431514B2 (en) Semiconductor packages having dual encapsulation material
KR20120000805A (en) Method for molding semiconductor package
TWI732732B (en) Memory card structure and method for manufacturing the same
CN109670378A (en) Fingerprint mould group and electronic equipment equipped with the fingerprint mould group
JP2001267474A (en) Semiconductor device
WO2019033522A1 (en) Packaging structure of fingerprint recognition chip and packaging method thereof
US20200051938A9 (en) Fingerprint chip packaging method and fingerprint chip package
EP3265888A1 (en) Microelectronics device with exposed user interfaces

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant