KR102381280B1 - 단일 클럭을 이용하여 복수 tdd 신호들의 tdd 스위칭 신호를 생성하는 방법, 그리고 이를 구현한 tdd 스위칭 신호 생성 장치 - Google Patents

단일 클럭을 이용하여 복수 tdd 신호들의 tdd 스위칭 신호를 생성하는 방법, 그리고 이를 구현한 tdd 스위칭 신호 생성 장치 Download PDF

Info

Publication number
KR102381280B1
KR102381280B1 KR1020200109624A KR20200109624A KR102381280B1 KR 102381280 B1 KR102381280 B1 KR 102381280B1 KR 1020200109624 A KR1020200109624 A KR 1020200109624A KR 20200109624 A KR20200109624 A KR 20200109624A KR 102381280 B1 KR102381280 B1 KR 102381280B1
Authority
KR
South Korea
Prior art keywords
frame
tdd
signal
period
switching signal
Prior art date
Application number
KR1020200109624A
Other languages
English (en)
Other versions
KR20210059602A (ko
Inventor
박성기
박은지
정미숙
Original Assignee
주식회사 셀트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 셀트론 filed Critical 주식회사 셀트론
Publication of KR20210059602A publication Critical patent/KR20210059602A/ko
Application granted granted Critical
Publication of KR102381280B1 publication Critical patent/KR102381280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

TDD 스위칭 신호 생성 장치의 동작 방법으로서, 입력 TDD 신호를 분석하여 프레임 시작점을 찾고, 기준 클럭과 상기 TDD 신호의 심볼 타이밍 오프셋을 측정하는 단계, 상기 입력 TDD 신호의 프레임 주기를 가지고 순차적으로 생성되는 스위칭 신호 프레임들 중에서, 상기 심볼 타이밍 오프셋을 보상하기 위해 프레임 주기가 조정되어야 하는 보상 프레임을 결정하는 단계, 기준 카운터 주기와 다른 클럭 수로 조정된 보상용 카운터 주기를 상기 보상 프레임에 설정하고, 상기 보상 프레임 이외의 프레임들에 상기 기준 카운터 주기를 설정하는 단계, 그리고 상기 프레임 시작점부터, 상기 스위칭 신호 프레임들에 설정된 카운터 주기에 따라 상기 기준 클럭을 카운트하여 스위칭 신호를 생성하는 단계를 포함한다. 상기 기준 카운터 주기는 상기 입력 TDD 신호의 프레임 주기에 해당하는 클럭 수이다.

Description

단일 클럭을 이용하여 복수 TDD 신호들의 TDD 스위칭 신호를 생성하는 방법, 그리고 이를 구현한 TDD 스위칭 신호 생성 장치{Method for generating TDD switching signals for a plurality of TDD signals using single clock, and Apparatus implementing the method}
본 발명은 TDD(Time Division Duplexing) 스위칭 신호 생성 기술에 관한 것이다.
TDD(Time Division Duplex)는 동일 주파수 대역을 업링크(Uplink)와 다운링크(Downlink)로 시분할하여 신호를 전송하는 양방향 통신 방식이다. TDD 중계기는 TDD 스위칭 신호에 따라 업링크 구간과 다운링크 구간을 스위칭하면서, 업링크 구간에서 업링크 신호를 전달하고, 다운링크 구간에서 다운링크 신호를 전달한다.
이러한 TDD 스위칭을 위해, TDD 중계기에 TDD 스위칭 신호를 생성하는 장치가 포함되어 있다. TDD 스위칭 신호 생성 장치는 입력 TDD 신호와 같은 프레임 주기를 가지는 내부(internal) TDD 신호를 생성하고, 입력 TDD 신호와 내부 TDD 신호의 프레임 시작점 차이(TDD Frame offset)를 분석한다. 그리고, TDD 스위칭 신호 생성 장치는 프레임 시작점 차이만큼 내부 TDD 신호의 프레임 시작점을 이동시키고, 내부 TDD 신호의 업링크 구간 및 다운링크 구간에 해당하는 TDD 스위칭 신호를 생성한다. 이때, 입력 TDD 신호와 TDD 스위칭 신호 생성 장치의 클럭이 동기되지 않아서, 심볼 타이밍 오프셋(Symbol Timing Offset, STO)이 발생하는데, 심볼 타이밍 오프셋에 의해 점차 프레임 오프셋이 증가하는 문제가 있다. 이를 해결하기 위해, 종래의 TDD 스위칭 신호 생성 장치는 주기적으로 TDD 스위칭 신호 생성 절차를 수행해서 프레임 시작점을 동기화하고, 또한 VCO로 심볼 타이밍 오프셋(STO)을 보상한다. 이렇게, VCO는 입력 TDD 신호와의 STO를 보상하도록 제어되어야 하므로, TDD 중계기가 복수의 TDD 신호들을 중계하기 위해서는, TDD 신호별로 개별적인 TDD 스위칭 신호 생성 장치가 필요하게 된다.
해결하고자 하는 과제는, 단일한 내부 클럭을 이용하여 입력 TDD 신호와의 심볼 타이밍 오프셋(STO)을 측정하고, 주기적으로 TDD 스위칭 신호 프레임의 주기를 조정하여 심볼 타이밍 오프셋(STO)이 보상된 TDD 스위칭 신호를 생성하는 방법 및 장치를 제공하는 것이다.
해결하고자 하는 과제는, TDD 신호들이 입력되면, TDD 신호별로 단일한 내부 클럭과의 심볼 타이밍 오프셋(STO)을 측정하고, 프레임 시작점부터 정해진 프레임 주기로 순차적으로 스위칭 신호를 생성하되, 심볼 타이밍 오프셋(STO)에 따라 결정된 특정 프레임마다 주기적으로 프레임 주기를 조정하여 심볼 타이밍 오프셋(STO)을 보상하는 방법 및 장치를 제공하는 것이다.
한 실시예에 따른 TDD 스위칭 신호 생성 장치의 동작 방법으로서, 입력 TDD 신호를 분석하여 프레임 시작점을 찾고, 기준 클럭과 상기 TDD 신호의 심볼 타이밍 오프셋을 측정하는 단계, 상기 입력 TDD 신호의 프레임 주기를 가지고 순차적으로 생성되는 스위칭 신호 프레임들 중에서, 상기 심볼 타이밍 오프셋을 보상하기 위해 프레임 주기가 조정되어야 하는 보상 프레임을 결정하는 단계, 기준 카운터 주기와 다른 클럭 수로 조정된 보상용 카운터 주기를 상기 보상 프레임에 설정하고, 상기 보상 프레임 이외의 프레임들에 상기 기준 카운터 주기를 설정하는 단계, 그리고 상기 프레임 시작점부터, 상기 스위칭 신호 프레임들에 설정된 카운터 주기에 따라 상기 기준 클럭을 카운트하여 스위칭 신호를 생성하는 단계를 포함한다. 상기 기준 카운터 주기는 상기 입력 TDD 신호의 프레임 주기에 해당하는 클럭 수이다.
상기 보상 프레임을 결정하는 단계는 상기 심볼 타이밍 오프셋, 상기 기준 클럭의 주파수, 그리고 상기 입력 TDD 신호의 프레임 주기를 이용하여 상기 보상 프레임을 결정할 수 있다.
상기 보상 프레임을 결정하는 단계는 상기 기준 카운터 주기에 해당하는 클럭 수를 카운트하여 상기 스위칭 신호 프레임들을 생성하는 경우, 상기 심볼 타이밍 오프셋에 의해, 상기 입력 TDD 신호의 프레임들과 상기 스위칭 신호 프레임들 사이에 존재하는 클럭 오차가 한 클럭이 되는 프레임 단위를 계산하고, 상기 프레임 단위 중 특정 프레임을 상기 보상 프레임으로 결정할 수 있다.
상기 보상 프레임을 결정하는 단계는 상기 프레임 단위 중 마지막 프레임을 상기 보상 프레임으로 결정할 수 있다.
상기 보상 프레임을 결정하는 단계는 연속적으로 생성되는 상기 프레임 단위마다 상기 보상 프레임을 결정할 수 있다.
다른 실시예에 따라 TDD 스위칭 신호 생성 장치의 동작 방법으로서, 복수의 TDD 신호들을 입력받는 단계, 입력받은 TDD 신호별로 기준 클럭과의 심볼 타이밍 오프셋을 측정하는 단계, 입력받은 TDD 신호별로 프레임 주기를 조정하여 해당 심볼 타이밍 오프셋을 보상하는 보상 프레임 위치를 결정하는 단계, 그리고 각 TDD 신호의 프레임 주기로 해당 TDD 신호의 스위칭 신호 프레임들을 순차적으로 생성하다가, 상기 보상 프레임 위치가 되면 해당 TDD 신호의 심볼 타이밍 오프셋에 의해 조정된 프레임 주기로 해당 스위칭 신호 프레임을 생성하는 동작을 반복하는 단계를 포함한다.
상기 보상 프레임 위치는 각 TDD 신호의 심볼 타이밍 오프셋 및 각 TDD 신호의 프레임 주기에 따라 다르게 결정될 수 있다.
상기 보상 프레임 위치를 결정하는 단계는 각 TDD 신호의 프레임 주기를 상기 기준 클럭으로 카운트하여 스위칭 신호 프레임들을 생성하는 경우, 해당 TDD 신호의 심볼 타이밍 오프셋에 의해, 해당 TDD 신호의 프레임들과의 클럭 오차가 한 클럭이 되는 프레임 단위를 계산하고, 상기 프레임 단위 중 특정 프레임의 위치를 해당 TDD 신호의 보상 프레임 위치로 결정할 수 있다.
상기 조정된 프레임 주기는 해당 TDD 신호의 프레임 주기보다 한 클럭 많거나 한 클럭 적은 값을 가질 수 있다.
상기 특정 프레임은 상기 프레임 단위 중 마지막 프레임일 수 있다.
상기 보상 프레임 위치는, 생성되는 스위칭 신호 프레임들 중에서 주기적으로 결정될 수 있다.
또 다른 실시예에 따른 TDD 스위칭 신호 생성 장치로서, 기준 클럭을 생성하는 전압 제어 발진기 그리고 복수의 TDD 신호들을 입력받고, TDD 신호별로 상기 기준 클럭을 이용하여 해당 TDD 신호의 TDD 스위칭 신호를 생성하는 신호처리기를 포함한다. 상기 신호처리기는 각 TDD 신호를 분석하여 상기 기준 클럭과 해당 TDD 신호의 심볼 타이밍 오프셋을 측정하고, 상기 심볼 타이밍 오프셋에 의해 발생하는 프레임당 클럭 수 오차를 계산하며, 상기 프레임당 클럭 수 오차를 보상하기 위해 특정 프레임을 선택하고, 상기 특정 프레임의 주기를 해당 TDD 신호의 프레임 주기와 다르게 조정하면서 상기 TDD 스위칭 신호를 생성할 수 있다.
상기 프레임당 클럭 수 오차는 각 TDD 신호의 심볼 타이밍 오프셋, 상기 기준 클럭의 주파수, 그리고 해당 TDD 신호의 프레임 주기를 이용하여 계산될 수 있다.
상기 신호처리기는 상기 프레임당 클럭 수 오차로부터, 입력 TDD 신호와 한 클럭 오차가 발생하는 프레임 단위를 계산하고, 상기 프레임 단위마다 해당 프레임 단위의 마지막 프레임을 상기 특정 프레임으로 선택한 후, 상기 특정 프레임의 주기를 조정할 수 있다.
상기 특정 프레임의 주기는 해당 TDD 신호의 프레임 주기보다 한 클럭 많거나 한 클럭 적은 값을 가질 수 있다.
실시예에 따른 TDD 스위칭 신호 생성 장치는 주기적으로 TDD 스위칭 신호 프레임의 주기를 조정하는 Digital Logic으로 심볼 타이밍 오프셋(STO)을 보상하므로, 다수의 TDD 신호들이 입력되더라도, 내부 클럭과의 심볼 타이밍 오프셋(STO)이 보상된 TDD 스위칭 신호를 동시에 생성할 수 있다.
실시예에 따른 TDD 스위칭 신호 생성 장치는 새로운 TDD 신호를 수용할 수 있어서, 장치 활용성을 높일 수 있다.
실시예에 따르면, TDD 중계기가 동기되지 않은 복수의 TDD 신호들을 입력받더라도, 단일한 클럭을 가지는 TDD 스위칭 신호 생성 장치를 이용하여 TDD 스위칭 신호들을 동시에 생성할 수 있으므로, 장치 가격을 낮출 수 있고, 장치 크기를 줄일 수 있다.
도 1은 TDD 중계기의 예시이다.
도 2는 TDD 스위칭 신호를 생성하는 방법을 설명하는 도면이다.
도 3은 한 실시예에 따른 TDD 스위칭 신호 생성 장치의 구성도이다.
도 4는 비동기화된 복수의 TDD 신호들의 서로 다른 심볼 타이밍 오프셋을 설명하기 위한 클럭들의 예시이다.
도 5는 한 실시예에 따라 TDD 스위칭 신호 프레임의 주기를 조정하여 심볼 타이밍 오프셋을 보상하는 방법을 도식적으로 설명하는 도면이다.
도 6은 한 실시예에 따른 TDD 스위칭 신호 생성 방법의 흐름도이다.
도 7은 한 실시예에 따른 TDD 스위칭 신호 생성 장치의 하드웨어 구성도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
먼저, 무선 통신용 TDD 스위칭 신호 생성 방법에 대해 설명한다.
도 1은 TDD 중계기의 예시이고, 도 2는 TDD 스위칭 신호를 생성하는 방법을 설명하는 도면이다.
도 1을 참고하면, TDD 중계기(1)는 TDD 스위칭 신호에 따라 업링크 구간과 다운링크 구간을 스위칭하면서, 업링크 구간에서 업링크 신호를 전달하고, 다운링크 구간에서 다운링크 신호를 전달한다. 이를 위해, TDD 중계기(1)는 TDD 스위칭 신호 생성 장치(10)를 포함하고, TDD 스위칭 신호 생성 장치(10)에서 생성된 TDD 스위칭 신호에 따라 제1안테나(21)/제2안테나(22)에서 수신한 다운링크 신호/업링크 신호를 증폭하여 제2안테나(22)/제1안테나(21)로 전달하는 RF 모듈(20)을 포함한다.
TDD 스위칭 신호 생성 장치(10)는 제1안테나(21)/제2안테나(22) 중 적어도 하나에서 수신한 TDD 신호를 입력받는다. 예를 들면, TDD 스위칭 신호 생성 장치(10)로 입력되는 TDD 신호는, 제1안테나(21)에서 RF 모듈(20)로 전달되는 TDD 신호에서 커플링된 신호일 수 있다.
TDD 스위칭 신호 생성 장치(10)는 입력 TDD 신호에 대응하는 TDD 스위칭 신호를 생성하는 신호처리기(11) 그리고 신호처리기(11)로 기준 클럭(reference clock)을 제공하는 전압제어발진기(Voltage Controlled Oscillator, VCO)(12)를 포함할 수 있다. 신호처리기(11)는 적어도 하나의 프로세서 및 메모리를 포함하고, 입력 TDD 신호 분석 및 TDD 스위칭 신호 생성에 필요한 소자들이 포함된 회로로 구현될 수 있다.
도 2를 참고하면, 신호처리기(11)가 TDD 신호(a)를 입력받는다. TDD 신호(a)는 업링크 구간 및 다운링크 구간이 반복되는 신호로서, 업링크 구간 및 다운링크 구간이 한 프레임에 해당하고, 한 프레임의 시간이 한 주기에 해당한다.
신호처리기(11)는, VCO(12)의 기준 클럭을 이용하여, 입력 TDD 신호(a)와 같은 주기로 업링크 구간 및 다운링크 구간이 반복되는 내부(internal) TDD 신호(b)를 생성한다.
신호처리기(11)는, 입력 TDD 신호(a)와 내부 TDD 신호(b)의 프레임 시작점 차이(TDD Frame offset)를 분석한다. 그리고, 신호처리기(11)는, 내부 TDD 신호(b)의 프레임 시작점을 프레임 시작점 차이만큼 이동(delay)시켜 프레임 시작점을 동기시킨다.
신호처리기(11)는, 입력 TDD 신호(a)에 동기된 내부 TDD 신호(b)를 이용하여 결정된 프레임 시작점에서, TDD 신호의 업링크 구간 및 다운링크 구간에 해당하는 TDD 스위칭 신호(c)를 생성한다.
한편, VCO(12)에서 제공되는 기준 클럭과, 입력 TDD 신호(a)를 생성한 장치의 클럭은 동기되지 않아서, 클럭 주파수 오차에 의한 심볼 타이밍 오프셋(Symbol Timing Offset, STO)이 발생한다. 따라서, 신호처리기(11)는, 도 1과 같이, 기준 클럭과 입력 TDD 신호(a)의 심볼 타이밍 오프셋(STO)을 측정하고, 심볼 타이밍 오프셋(STO)을 보상하는 제어 신호를 VCO(12)로 입력한다. 프로세서는 이러한 절차를 주기적으로 반복해서, TDD 스위칭 신호(c)를 안정적으로 출력한다.
이와 같이, VCO(12)는 입력 TDD 신호와의 심볼 타이밍 오프셋(STO)을 보상하도록 제어되어야 하므로, 입력 TDD 신호에 의존적이다. 따라서, TDD 중계기(1)가 단일 안테나 대신, 분산 안테나 시스템(Distributed Antenna System, DAS)과 같이 복수의 안테나들로부터 서로 다른 TDD 신호들을 입력받는 경우, TDD 신호별 TDD 스위칭 신호 생성 장치(10)를 구비해야 하는 문제가 있다.
다음에서, TDD 중계기(1)가 복수의 안테나들로부터 TDD 신호들을 입력받는 경우, 본 발명의 TDD 스위칭 신호 생성 장치가 단일한 기준 클럭을 이용하여 TDD 신호별 TDD 스위칭 신호를 생성하는 방법에 대해 설명한다.
도 3은 한 실시예에 따른 TDD 스위칭 신호 생성 장치의 구성도이고, 도 4는 비동기화된 복수의 TDD 신호들의 서로 다른 심볼 타이밍 오프셋을 설명하기 위한 클럭들의 예시이고, 도 5는 한 실시예에 따라 TDD 스위칭 신호 프레임의 주기를 조정하여 심볼 타이밍 오프셋을 보상하는 방법을 도식적으로 설명하는 도면이다.
도 3을 참고하면, TDD 스위칭 신호 생성 장치(100)는 기준 클럭을 이용하여 TDD 신호들(signal1, signal2, signal3)의 TDD 스위칭 신호(switching signal1, switching signal2, switching signal3)를 생성하는 신호처리기(110), 그리고 신호처리기(110)로 기준 클럭을 제공하는 VCO(120)를 포함할 수 있다. 이때, 신호처리기(110)는 병렬 처리를 통해 TDD 신호별로 TDD 스위칭 신호를 생성할 수 있다. 설명에서는 단일 신호처리기(110)가 복수의 TDD 신호들의 TDD 스위칭 신호들을 생성하는 것으로 설명하나, TDD 스위칭 신호 생성 장치(100)는 TDD 신호별 신호처리기(110)를 포함할 수 있고, 이때 신호처리기는 필요에 따라 TDD 스위칭 신호 생성 장치(100)에 추가되거나 TDD 스위칭 신호 생성 장치(100)에서 제거될 수 있는 탈착형으로 제작될 수 있다. 신호처리기(110)는 적어도 하나의 프로세서 및 메모리를 포함하고, 입력 TDD 신호 분석 및 TDD 스위칭 신호 생성에 필요한 소자들이 포함된 회로로 구현될 수 있다.
도 4의 (a)를 참고하면, TDD 스위칭 신호 생성 장치(100)로 입력되는 TDD 신호들(signal1, signal2, signal3)은 프레임 시작점(다운링크 구간 시작점), 주기, 프레임을 구성하는 다운링크 구간 시간 및 업링크 구간 시간(TDD 스위칭 타이밍)이 서로 다를 수 있다.
또한, 도 4의 (b)를 참고하면, TDD 신호들(signal1, signal2, signal3)의 생성에 사용된 클럭들(clock1, clock2, clock3), 그리고 내부의 VCO(120)에 의해 제공되는 기준 클럭(reference clock)은 서로 동기되어 있지 않다. 즉, TDD 신호들이 동일 무선 규격의 신호라도, 각 TDD 신호의 생성에 사용된 클럭이 동기되지 않을 수 있다. 따라서, 각 TDD 신호와 TDD 스위칭 신호 생성 장치(100)의 기준 클럭의 차이에 의한 심볼 타이밍 오프셋(STO)은 TDD 신호에 따라 다르게 측정된다.
이때, TDD 스위칭 신호 생성 장치(100)는 TDD 신호별로 서로 다른 심볼 타이밍 오프셋(STO)을 VCO 제어하여 보상하는 대신, 신호처리기(110)가 주기적으로 TDD 스위칭 신호 프레임의 주기를 조정하여, 각 TDD 신호의 심볼 타이밍 오프셋(STO)을 보상한다.
다음에서 신호처리기(110)가 주기적으로 TDD 스위칭 신호 프레임의 주기를 조정하여, 각 TDD 신호의 심볼 타이밍 오프셋(STO)을 보상하면서, 각 TDD 신호의 TDD 스위칭 신호를 생성하는 방법에 대해 설명한다. 이때, 신호처리기(110)는 TDD 신호별로 독립적으로 TDD 스위칭 신호를 생성하므로, 한 TDD 신호의 TDD 스위칭 신호를 생성하는 것으로 설명한다.
신호처리기(110)는 VCO(120)로부터 기준 클럭을 입력받고, 입력 TDD 신호와 같은 프레임 주기로 업링크 구간 및 다운링크 구간이 반복되는 내부 TDD 신호를 생성한다. 신호처리기(110)는, 입력 TDD 신호와 이에 대응하는 내부 TDD 신호의 프레임 시작점 차이(TDD Frame offset)를 분석한다. 또한, 신호처리기(110)는 입력 TDD 신호와 VCO(120)의 클럭 차이(clock offset)인 심볼 타이밍 오프셋(STO)을 측정한다.
신호처리기(110)는 프레임 시작점 차이를 기초로 내부 TDD 신호의 프레임 시작점을 입력 TDD 신호의 프레임 시작점에 동기시킨 후, 내부 TDD 신호의 다운링크 구간 및 업링크 구간에서 스위칭하는 TDD 스위칭 신호를 생성한다.
이때, 신호처리기(110)는 TDD 스위칭 신호의 모든 프레임을 동일한 프레임 주기로 생성하는 것이 아니라, 특정 프레임 주기만을 주기적으로 다르게 조정한다. 편의 상, 프레임 주기가 조정되는 프레임을 보상 프레임이라고 부르고, 보상 프레임은 측정한 심볼 타이밍 오프셋(STO)에 따라 다르게 결정될 수 있다. 보상 프레임의 프레임 주기는, TDD 신호의 프레임 주기보다 늘어나거나 줄어들 수 있다.
도 5의 (a)를 참고하면, 주파수가 Fs(MHz)인 클럭으로, T(mS) 주기(프레임 주기)의 TDD 신호가 생성되는 경우, 한 프레임 주기에 해당하는 클럭 수(카운터 주기)(=Fs*T*1000)가 결정되고, 카운터 주기에 해당하는 클럭 수를 카운트해서 한 프레임이 생성된다. 하지만, 실제로 제작된 VCO는 기준 주파수 Fs(MHz)로부터 일정의 주파수 오차가 있다. 따라서, 서로 다른 장치에서 지정된 클럭 수를 카운트하여 생성되는 프레임 주기는 클럭 주파수 오차에 의해 차이가 발생한다.
TDD 스위칭 신호 생성 장치(100)에서 측정되는 입력 TDD 신호의 심볼 타이밍 오프셋(STO)은 클럭 주파수 오차에 해당하는 “d(ppm)”라고 가정한다. ppm(parts per million)은 오실레이터 오차 단위로서, 1ppm이란 1MHz당 발생하는 주파수 오차(1 frequency error per 1MHz)를 의미한다.
신호처리기(110)는 입력받은 클럭을 카운트하면서 카운터 주기마다 프레임을 생성한다. 이때, 심볼 타이밍 오프셋(STO) d(ppm)에 의해 1초 동안 발생하는 TDD 스위칭 신호 생성 장치(100)와 입력 TDD 신호의 클럭 수 오차를 계산해 보면 d*Fs이고, 1초 동안 1000/T개의 TDD 프레임이 존재하므로, 생성되는 프레임마다 d*Fs*T/1000의 클럭 수 오차가 존재한다. 따라서, 심볼 타이밍 오프셋(STO) d(ppm)에 의해, TDD 스위칭 신호 생성 장치(100)에서 1000/(d*Fs*T)개(앞으로, N개라고 한다)의 프레임들이 생성되면, 입력 TDD 신호와는 한 클럭 오차가 존재한다.
따라서, 신호처리기(110)는 N개의 프레임들마다 한 클럭 오차만을 보정하면, 생성된 N개 프레임들의 주기가 TDD 신호에 일치하게 된다. 따라서, 신호처리기(110)는 N개의 프레임들 중에서 선택된 특정 프레임(보상 프레임이라고 함)의 카운터 주기를 변경하고, 이를 통해 N개 프레임들에 존재하는 한 클럭 오차를 보상한다. 여기서, N개의 프레임들이, 심볼 타이밍 오프셋(STO)에 의해 입력 TDD 신호의 프레임들과 한 클럭 오차가 발생하는 프레임 단위이다. 보상 프레임은 예를 들면, N개의 프레임들 중 마지막 프레임으로 선택될 수 있다.
도 5의 (b)를 참고하면, 신호처리기(110)는 모든 프레임에 대해 동일한 카운터 주기를 적용해서 TDD 스위칭 신호 프레임을 생성하는 대신, 보상 프레임에 대해서는 기본 카운터 주기(Fs*T*1000)에서 클럭 수를 하나 줄인 보상용 카운터 주기(Fs*T*1000-1)를 설정하고, 보상용 카운터 주기로 클럭 수를 카운트해서 스위칭 신호를 생성한다. 여기서, 신호처리기(110)는 N개의 프레임들 중에서 보상 프레임 위치를 결정하는데, N번째 프레임을 보상 프레임으로 선택할 수 있다. 보상 프레임은 N개의 프레임들마다 주기적으로 선택될 수 있다. 이렇게, N번째 프레임의 카운터 주기를 조정해서 심볼 타이밍 오프셋(STO)을 보상하므로, VCO 제어 없이도, 입력 TDD 신호의 프레임과 동기된 TDD 스위칭 신호가 생성될 수 있다.
예를 들어, 측정된 심볼 타이밍 오프셋(STO)이 1ppm이고, 기준 클럭 주파수가 10MHz이며, TDD 프레임 주기를 10mS라고 하면, 1초당 심볼 타이밍 오프셋(STO)에 의해 발생하는 클럭 수 오차는 10(=10MHz*1ppm)이다. 1초 동안 100개의 TDD 프레임이 생성되므로, 신호처리기(110)는 10 프레임마다 10번째 프레임의 카운터 주기를 (-1)만큼 조정해서 TDD 스위칭 신호를 생성한다.
이와 같이, 신호처리기(110)는 입력 TDD 신호와의 심볼 타이밍 오프셋(STO)을 측정하고, 심볼 타이밍 오프셋(STO)을 기초로 결정된 보상 프레임의 프레임 주기/카운터 주기를 조정하기만 하면 되므로, 동기되지 않은 TDD 신호들이 입력되더라도 입력 TDD 신호별로 서로 다른 심볼 타이밍 오프셋(STO)을 보상할 수 있다.
도 6은 한 실시예에 따른 TDD 스위칭 신호 생성 방법의 흐름도이다.
도 6을 참고하면, TDD 스위칭 신호 생성 장치(100)는 TDD 신호를 입력받는다(S110). TDD 스위칭 신호 생성 장치(100)는 복수의 TDD 신호들을 입력받을 수 있는데, 각 TDD 신호에 대해 다음과 같이 병렬적으로 TDD 스위칭 신호를 생성할 수 있다.
TDD 스위칭 신호 생성 장치(100)는 입력 TDD 신호를 분석하여 프레임 시작점을 찾고, 입력 TDD 신호와 기준 클럭의 클럭 주파수 차이에 해당하는 심볼 타이밍 오프셋(STO)을 측정한다(S120).
TDD 스위칭 신호 생성 장치(100)는 입력 TDD 신호의 TDD 스위칭 신호를 생성할 때, 입력 TDD 신호와의 심볼 타이밍 오프셋(STO)을 보상하기 위해 프레임 주기가 조정되어야 하는 보상 프레임을 결정한다(S130). 즉, TDD 스위칭 신호 생성 장치(100)는 입력 TDD 신호와 동일한 프레임 주기로 생성되는 TDD 스위칭 신호 프레임들 중에서, 심볼 타이밍 오프셋(STO)을 보상하기 위해 프레임 주기가 조정되어야 하는 보상 프레임을 결정한다. 보상 프레임은 심볼 타이밍 오프셋(STO), 기준 클럭 주파수(Fs), 프레임 주기(T)를 이용하여 결정될 수 있다.
TDD 스위칭 신호 생성 장치(100)는 TDD 신호의 프레임 주기에 해당하는 기준 카운터 주기와 보상 프레임의 조정된 프레임 주기에 해당하는 보상용 카운터 주기를 설정하고, 프레임 시작점부터 순차적으로 생성되는 프레임의 카운터 주기에 따라 해당 프레임의 스위칭 신호를 생성한다(S140).
TDD 스위칭 신호 생성 장치(100)는 생성된 TDD 스위칭 신호를 출력한다(S150).
도 7은 한 실시예에 따른 TDD 스위칭 신호 생성 장치의 하드웨어 구성도이다.
도 7을 참고하면, TDD 스위칭 신호 생성 장치(100a)는 (a)와 같이 FPGA(field programmable gate array) 칩과 별도의 하드웨어 프로세서로 구현될 수 있다. FPGA 칩으로 N:1 Mux 및 TDD 스위칭 신호 생성 로직을 구현하고, 하드웨어 프로세서로 신호 분석 처리를 할 수 있다. 여기서, 프로세서는 각 입력신호에 대해 순차적이고 반복적으로 신호 분석 처리한다.
또는 TDD 스위칭 신호 생성 장치(100b)는 (b)와 같이 FPGA 칩에서 제공하는 소프트-코어 프로세서(soft-core processor)를 이용하여 하드웨어 프로세서를 대신할 수 있다. 이와 같이, TDD 스위칭 신호 생성 장치(100)는 주기적으로 TDD 스위칭 신호 프레임의 주기를 조정하는 Digital Logic으로 심볼 타이밍 오프셋(STO)을 보상하므로, 다수의 TDD 신호들이 입력되더라도, 내부 클럭과의 심볼 타이밍 오프셋(STO)이 보상된 TDD 스위칭 신호를 동시에 생성할 수 있다. TDD 스위칭 신호 생성 장치(100)는 새로운 TDD 신호를 수용할 수 있어서, 장치 활용성을 높일 수 있다. TDD 중계기가 동기되지 않은 복수의 TDD 신호들을 입력받더라도, 단일한 클럭을 가지는 TDD 스위칭 신호 생성 장치(100)를 이용하여 TDD 스위칭 신호들을 동시에 생성할 수 있으므로, 장치 가격을 낮출 수 있고, 장치 크기를 줄일 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (15)

  1. TDD 스위칭 신호 생성 장치의 동작 방법으로서,
    입력 TDD 신호를 분석하여 프레임 시작점을 찾고, 기준 클럭과 상기 TDD 신호의 심볼 타이밍 오프셋을 측정하는 단계,
    상기 입력 TDD 신호의 프레임 주기를 가지고 순차적으로 생성되는 스위칭 신호 프레임들 중에서, 상기 심볼 타이밍 오프셋을 보상하기 위해 프레임 주기가 조정되어야 하는 보상 프레임을 결정하는 단계,
    기준 카운터 주기와 다른 클럭 수로 조정된 보상용 카운터 주기를 상기 보상 프레임에 설정하고, 상기 보상 프레임 이외의 프레임들에 상기 기준 카운터 주기를 설정하는 단계, 그리고
    상기 프레임 시작점부터, 상기 스위칭 신호 프레임들에 설정된 카운터 주기에 따라 상기 기준 클럭을 카운트하여 스위칭 신호를 생성하는 단계를 포함하고,
    상기 기준 카운터 주기는 상기 입력 TDD 신호의 프레임 주기에 해당하는 클럭 수이며,
    상기 보상 프레임을 결정하는 단계는
    상기 기준 카운터 주기에 해당하는 클럭 수를 카운트하여 상기 스위칭 신호 프레임들을 생성하는 경우, 상기 심볼 타이밍 오프셋에 의해, 상기 입력 TDD 신호의 프레임들과 상기 스위칭 신호 프레임들 사이에 존재하는 클럭 오차가 한 클럭이 되는 프레임 단위를 계산하고, 상기 프레임 단위 중 특정 프레임을 상기 보상 프레임으로 결정하는, 동작 방법.
  2. 제1항에서,
    상기 보상 프레임을 결정하는 단계는
    상기 심볼 타이밍 오프셋, 상기 기준 클럭의 주파수, 그리고 상기 입력 TDD 신호의 프레임 주기를 이용하여 상기 보상 프레임을 결정하는, 동작 방법.
  3. 삭제
  4. 제1항에서,
    상기 보상 프레임을 결정하는 단계는
    상기 프레임 단위 중 마지막 프레임을 상기 보상 프레임으로 결정하는, 동작 방법.
  5. 제1항에서,
    상기 보상 프레임을 결정하는 단계는
    연속적으로 생성되는 상기 프레임 단위마다 상기 보상 프레임을 결정하는, 동작 방법.
  6. TDD 스위칭 신호 생성 장치의 동작 방법으로서,
    복수의 TDD 신호들을 입력받는 단계,
    입력받은 TDD 신호별로 기준 클럭과의 심볼 타이밍 오프셋을 측정하는 단계,
    입력받은 TDD 신호별로 프레임 주기를 조정하여 해당 심볼 타이밍 오프셋을 보상하는 보상 프레임 위치를 결정하는 단계, 그리고
    각 TDD 신호의 프레임 주기로 해당 TDD 신호의 스위칭 신호 프레임들을 순차적으로 생성하다가, 상기 보상 프레임 위치가 되면 해당 TDD 신호의 심볼 타이밍 오프셋에 의해 조정된 프레임 주기로 해당 스위칭 신호 프레임을 생성하는 동작을 반복하는 단계를 포함하며,
    상기 보상 프레임 위치를 결정하는 단계는
    각 TDD 신호의 프레임 주기를 상기 기준 클럭으로 카운트하여 스위칭 신호 프레임들을 생성하는 경우, 해당 TDD 신호의 심볼 타이밍 오프셋에 의해, 해당 TDD 신호의 프레임들과의 클럭 오차가 한 클럭이 되는 프레임 단위를 계산하고, 상기 프레임 단위 중 특정 프레임의 위치를 해당 TDD 신호의 보상 프레임 위치로 결정하는, 동작 방법.
  7. 제6항에서,
    상기 보상 프레임 위치는 각 TDD 신호의 심볼 타이밍 오프셋 및 각 TDD 신호의 프레임 주기에 따라 다르게 결정되는, 동작 방법.
  8. 삭제
  9. 제6항에서,
    상기 조정된 프레임 주기는 해당 TDD 신호의 프레임 주기보다 한 클럭 많거나 한 클럭 적은 값을 가지는, 동작 방법.
  10. 제6항에서,
    상기 특정 프레임은 상기 프레임 단위 중 마지막 프레임인, 동작 방법.
  11. 제6항에서,
    상기 보상 프레임 위치는, 생성되는 스위칭 신호 프레임들 중에서 주기적으로 결정되는, 동작 방법.
  12. TDD 스위칭 신호 생성 장치로서,
    기준 클럭을 생성하는 전압 제어 발진기 그리고
    복수의 TDD 신호들을 입력받고, TDD 신호별로 상기 기준 클럭을 이용하여 해당 TDD 신호의 TDD 스위칭 신호를 생성하는 신호처리기를 포함하고,
    상기 신호처리기는
    각 TDD 신호를 분석하여 상기 기준 클럭과 해당 TDD 신호의 심볼 타이밍 오프셋을 측정하고, 상기 심볼 타이밍 오프셋에 의해 발생하는 프레임당 클럭 수 오차를 계산하며, 상기 프레임당 클럭 수 오차로부터, 입력 TDD 신호와 한 클럭 오차가 발생하는 프레임 단위를 계산하고, 상기 프레임 단위마다 해당 프레임 단위의 마지막 프레임을 특정 프레임으로 선택한 후, 상기 특정 프레임의 주기를 해당 TDD 신호의 프레임 주기와 다르게 조정하면서 상기 TDD 스위칭 신호를 생성하는, TDD 스위칭 신호 생성 장치.
  13. 제12항에서,
    상기 프레임당 클럭 수 오차는
    각 TDD 신호의 심볼 타이밍 오프셋, 상기 기준 클럭의 주파수, 그리고 해당 TDD 신호의 프레임 주기를 이용하여 계산되는, TDD 스위칭 신호 생성 장치.
  14. 삭제
  15. 제12항에서,
    상기 특정 프레임의 주기는 해당 TDD 신호의 프레임 주기보다 한 클럭 많거나 한 클럭 적은 값을 가지는, TDD 스위칭 신호 생성 장치.
KR1020200109624A 2019-11-15 2020-08-28 단일 클럭을 이용하여 복수 tdd 신호들의 tdd 스위칭 신호를 생성하는 방법, 그리고 이를 구현한 tdd 스위칭 신호 생성 장치 KR102381280B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190147174 2019-11-15
KR20190147174 2019-11-15

Publications (2)

Publication Number Publication Date
KR20210059602A KR20210059602A (ko) 2021-05-25
KR102381280B1 true KR102381280B1 (ko) 2022-03-31

Family

ID=76145747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200109624A KR102381280B1 (ko) 2019-11-15 2020-08-28 단일 클럭을 이용하여 복수 tdd 신호들의 tdd 스위칭 신호를 생성하는 방법, 그리고 이를 구현한 tdd 스위칭 신호 생성 장치

Country Status (1)

Country Link
KR (1) KR102381280B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160020891A1 (en) 2014-07-21 2016-01-21 Intel IP Corporation System and method for tdd communications

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690112B1 (ko) * 2004-05-08 2007-03-08 삼성탈레스 주식회사 Ｔｄｄ 방식 중계기의 중계 장치 및 방법
US9930678B2 (en) * 2012-07-19 2018-03-27 Qualcomm Incorporated Multiplexing UEs with different TDD configurations and some techniques to mitigate UE-to-UE and base station-to-base station interference
EP2991441A3 (en) * 2014-08-27 2016-04-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. A transceiver, a sudac, a method for signal processing in a transceiver, and methods for signal processing in a sudac
BR112017021144A2 (pt) * 2015-04-03 2018-07-03 Dali Systems Co Ltd ?métodos para gerar e detectar um impulso de comutação de sincronização em um sistema de duplexagem por divisão no tempo, e, sistema para gerar sinais sincronizados?

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160020891A1 (en) 2014-07-21 2016-01-21 Intel IP Corporation System and method for tdd communications

Also Published As

Publication number Publication date
KR20210059602A (ko) 2021-05-25

Similar Documents

Publication Publication Date Title
US11863656B2 (en) Method and apparatus for time synchronisation in wireless networks
US8689035B2 (en) Communication system, communication interface, and synchronization method
US11068020B2 (en) Synchronization signal output apparatus, control method, and non-transitory computer-readable storage medium
US10516433B2 (en) Modem and RF chips, application processor including the same and operating method thereof
CN112214065B (zh) 设备同步校准方法、装置、设备及存储介质
US7078950B2 (en) Delay-locked loop with feedback compensation
JP2017069669A (ja) 時刻同期装置、基地局装置、及び、時刻同期方法
US9497018B2 (en) Relay device, communication system and relay method
KR102381280B1 (ko) 단일 클럭을 이용하여 복수 tdd 신호들의 tdd 스위칭 신호를 생성하는 방법, 그리고 이를 구현한 tdd 스위칭 신호 생성 장치
JP5556412B2 (ja) タイミング同期装置、タイミング同期方法
KR20140147179A (ko) 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치
KR20140090736A (ko) 내부 스큐를 보상하는 반도체 장치 및 그것의 동작 방법
US6636532B1 (en) Apparatus for adjusting phase
US8139697B2 (en) Sampling method and data recovery circuit using the same
US7062688B2 (en) Updating high speed parallel I/O interfaces based on counters
US10033525B2 (en) Transmission device and signal processing method
JP4271228B2 (ja) 受信装置
EP3814868B1 (en) Precision timing between systems
US7017086B2 (en) Round-robin updating for high speed I/O parallel interfaces
KR100859807B1 (ko) 안정적인 동기신호 제공 장치 및 방법
KR100323223B1 (ko) 시간주파수공급장치의위상동기장치
JP2007259074A (ja) 位相ズレ補正回路
JP2024011842A (ja) 情報通信システム及び情報通信装置
JP2008311856A (ja) 制御装置およびそれを用いた基地局装置
KR20030046686A (ko) 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant