KR102378967B1

KR102378967B1 - 낮은 접촉 저항을 갖는 유기 전계-효과 트랜지스터

Info

Publication number: KR102378967B1
Application number: KR1020197025301A
Authority: KR
Inventors: 피터 케이.-에이치. 호; 라이-라이 츄아; 펑 루이-치; 웨이-링 세아; 미 조우
Original assignee: 바스프 에스이; 내셔널 유니버시티 오브 싱가포르
Priority date: 2015-02-04
Filing date: 2016-02-01
Publication date: 2022-03-24
Also published as: CN107484436A; US20180026215A1; WO2016124533A1; TW201639207A; KR20170101302A; US10276815B2; EP3254315A1; CN107484436B; JP2018503985A; TWI717334B; KR20190104242A

Abstract

본 발명은, 반도체 및 소스-드레인 전극 어레이 사이에 결합 음이온의 분자적-박층을 삽입함으로써 형성된 자기-정렬 도핑된 접촉부를 포함하며, 여기서 반도체는 결합-음이온 층과의 계면에서 p-도핑된 것인 트랜지스터 디바이스 구조물, 및 분자적-박층에 포함된 산화제 종을 사용하여 이러한 구조물을 제조하는 방법을 제공한다. 디바이스는 낮은 접촉 저항을 갖는 고-성능 트랜지스터 특징을 제공하기 위해 접촉부에서 옴 정공 주입 및 정공 추출을 나타낸다.

Description

낮은 접촉 저항을 갖는 유기 전계-효과 트랜지스터{ORGANIC FIELD-EFFECT-TRANSISTORS WITH LOW CONTACT RESISTANCE}

본 발명은 낮은 접촉 저항을 갖는 전계-효과 트랜지스터의 구조물, 및 이 구조물의 제조 방법에 관한 것이다.

더 높은 전하-캐리어 이동도 및 더 높은 순도를 갖는 새로운 물질의 개발 결과로서 유기 전계-효과 트랜지스터 (FET) 성능이 지난 10년 동안 크게 개선되었다. FET는 유기 물질로 제조된 반도체 막에 의해 분리된 소스-드레인(source-drain) 전극 쌍을 포함한다 (US 8569746 B2). 막은 개재 게이트 유전체 층을 통해 게이트 전극에 의해 게이트된다. 적절한 게이트 극성 및 전압의 적용은 반도체-유전체 계면에서 캐리어의 축적을 일으켜서 전도 채널을 제공한다.

게이트 전극의 상대적 배치 및 소스-드레인 전극에 의존하여 디바이스 구성의 2가지 중요한 부류가 구별될 수 있다: 이른바 상부-게이트 하부-접촉(top-gate bottom-contact) 및 하부-게이트 상부-접촉(bottom-gate top-contact) FET. 그를 통해 전하가 주입되거나 수집되는 반도체 및 소스-드레인 전극 간의 접합부를 또한 "접촉부"라고 한다. 원칙적으로, 2개의 다른 구성인 상부-게이트 상부-접촉 및 하부-게이트 하부-접촉 FET가 가능하지만, 이들은 전형적으로 접촉부와 전도 채널 간의 접합부에서 더 심각한 전류-크라우딩 효과를 겪고, 따라서 기술에서 응용이 제한된다.

FET를 통한 총 전기 저항은 채널의 저항 (R_ch)과 접촉부의 저항 (R_c)의 합에 의해 주어진다.

<수학식 1>

R_tol = R_ch + R_c

R_ch는 반도체-유전체 계면에 축적된 2-차원 캐리어 밀도에 의해 결정된다. 이것은 게이트 전계에 의존하고, 하기 수학식에 의해 제1 근사값으로 주어진다:

<수학식 2>

[상기 식에서, V_ds는 소스-드레인 전압이고, V_gs는 게이트 전압이고, V_th는 게이트 역치이고, I_ds는 소스-드레인 전류이고, μ_FET는 전계-효과 트랜지스터 이동도이고, C는 게이트 유전체 전기용량이고, L 및 W는 각각 채널 길이 및 폭이다.]

다른 한편, 접촉 저항 R_c는 전하 캐리어가 소스 전극으로부터 채널로, 그리고 채널로부터 드레인 전극으로 이동할 때 전하 캐리어에 의해 직면하는 유효 전기 저항이다. 이러한 R_c는 전극과 채널 사이의 반도체 영역을 통해 필요한 소스-드레인 전류를 끄는데 요구되는 벌크 전압으로부터 발생하는 공간-전하 저항 R_SCLC와 접촉부의 유효 전극 접촉 저항 R_e의 합이다.

<수학식 3>

R_c = R_SCLC + R_e

R_e는 유효 전극 접촉 저항 r_e와 유효 접촉 면적 A_e의 곱에 의해 주어진다. 문헌에서는 종종 R_c와 R_e 간의 구별이 행해지지 않는다. 그러나, 현재 이것을 행하는 것이 중요하다. R_e는 주로 전극-반도체 접촉 및 디바이스 기하구조의 세부 사항에 의존된다. R_SCLC는 주로 막의 벌크에서 캐리어의 공간-전하 이동도, 전극으로부터 채널까지의 거리, 및 존재하는 임의의 전류-크라우딩 효과에 의존된다.

본 발명은 r_e 및, 따라서 R_e를 감소시키는 것을 목표로 한다. r_e는 사용된 전극 (예를 들어, 금,은, 구리 또는 기타) 및 오버레이어(overlayer)가 존재한다면 전극의 페르미 준위(Fermi level)에 관련하여 반도체 전송 수준의 에너지 (예를 들어, 정공에 대해 최고 점유 분자 오비탈 (HOMO) 밴드 에지 및 전자에 대해 최저 점유 분자 오비탈 (LUMO) 밴드 에지)에 의존할 것으로 기대된다.

R_e가 R_ch보다 훨씬 작을 때, 바람직하게는 R_ch의 1/10보다 작을 때, 더욱 바람직하게는 R_ch의 1/30보다 작을 때 옴 접촉의 상태가 달성될 것으로 언급된다.

0.5 cm²V^-1s^-1 정도의 전계-효과 이동도를 갖는 유기 반도체 물질에 대하여, 100 ㎛의 디바이스 채널 길이에 대한 R_ch는 "온" 상태에서 300 kΩcm이다. 이것은, 접촉이 속도, 대역폭 및 턴-온(turn-on) 특징을 포함한 트랜지스터의 성능을 엄격하게 제한하지 않게 하기 위하여, 소스 및 드레인 접촉 양쪽 모두에 대한 총 R_c가 이것의 1/10보다 작게, 즉 30 kΩcm 미만으로 유지되어야 함을 의미한다. 이것은 매우 어렵고, 선행 기술에서 쉽게 달성될 수 없다.

금 소스-드레인 전극을 갖는 상부-게이트 하부-접촉 FET에 대해 현재 달성가능한 R_c는, [D. Boudinet et al., Organic Electronics, 11, 227 (2010)]에 기재된 것과 같이 펜타센 (Pn) 및 6,13-비스(트리이소프로필실릴에티닐)펜타센 (TIPS-Pn)에 대해, 그리고 [Y. Y. Noh et al., Semiconductor Science and Technology, 26, 034003 (2011)]에 기재된 것과 같이 폴리[2,5-비스(3-테트라데실티오펜-2-일)티에노[3,2-b]티오펜] (PBTTT)을 포함한 넓은 범위의 유기 반도체에 대해 10⁵- 10⁶Ωcm인 것으로 밝혀졌다. 이러한 모든 유기 반도체는 비교적 낮은 이온화 포텐셜 (I_p): PBTTT, 4.8 eV; Pn 및 TIPS-Pn 양쪽 모두 4.9 eV을 갖는다. 즉, R_c는 비교적 긴 채널 길이를 갖는 디바이스 및 가장 쉽게 옴 거동을 제공할 것으로 예상될 수도 있는 비교적 낮은 I_p를 갖는 반도체에 대해서도 충분히 낮지 않다. 이것은 전계-효과 이동도가 더 커지고 및/또는 채널 길이가 더 짧아짐에 따라 추가로 악화되고; 허용가능한 R_c는 그에 비례하여 작아진다.

유기 FET 기술에서 정공-캐리어 주입 전극으로서 사용되는 전형적인 금속, 예컨대, 금, 은 및 구리는 약 5.0 eV보다 큰 I_p를 갖는 유기 반도체와의 옴 접촉을 달성하기에 충분히 큰 일함수(work function)를 갖지 않는 것으로 널리 알려져 있다. 이것은 유감스럽게도 p-채널 물질로서 현재 및 미래의 기술적으로 주요한 대부분의 물질을 포함한다.

r_e및, 따라서 R_e를 감소시키는 주요 요인은 반도체 내로의 유효 전하-주입 장벽을 낮추는 것이다. p-채널 FET를 위해 이를 달성하기 위해 몇 가지 접근법이 시도되어 왔다.

한 접근법은 그의 일함수를 증가시키기 위해 표면을 변형함으로써 소스-드레인 전극의 일함수를 증가시키는 것이다. 이를 수행하기 위해 금속 전극 표면을 변형하는 한 방법은 이른바 자기-조립 단층 (SAM)의 사용이다. 문헌[Campbell et al. in Physical Review B, 54 (2008) pp. 14321]은, 티올 SAM이 은 표면 상에 조립될 때 이극 메카니즘을 통해 큰 일함수 변화를 일으킬 수 있음을 증명하였다.

FET로의 적용의 하나의 예는 [Asadi et al. in Journal of Materials Chemistry, 17 (2007) pp. 1947]에 의해 제공되며, 여기서 1H,1H,2H,2H-퍼플루오로데칸티올 및 헥사데칸티올 SAM이 각각 금의 일함수를 5.6 eV로 증가시키고 4.0 eV로 저하시키는 것으로 보고되었다. 그러나, FET 디바이스는 반도체로서 오렌지-방출 폴리(p-페닐렌비닐렌)을 위해 각각 1 MΩcm로부터 4 및 7 MΩcm로의 R_c 증가, 및 반도체로서 위치규칙적 폴리(3-헥실티오펜)을 위해 80 kΩcm로부터 100 kΩcm로의 증가를 나타내었다.

또 다른 예는, [Noh et al. in Semiconductor Science Technology, 26 (2011) pp. 034003]에 의해 제공되며, 여기서 1H,1H,2H,2H-퍼플루오로데칸티올 SAM이 Au의 일함수를 약 4.4 eV로부터 5.0 eV로 증가시키는 것으로 보고되었다. R_c는 반도체로서 PBTTT에 대해 150 kΩcm로부터 90 kΩcm로 약간 저하되는 것으로 밝혀졌다.

일부 경우에, SAM은 캐리어 주입을 선호하는 유기 반도체의 경계(frontier) 층의 더욱 바람직한 조직 및/또는 배향을 촉진하는 것으로 보인다. 문헌 [Kawasaki et al. in Japanese Journal of Applied Physics, 47 (2008) pp. 6247]은 증발된 Pn 반도체의 배향 및 형태를 개선하기 위한 소수성 티올-말단 SAM의 용도를 기재하고 있다.

따라서, 일부 SAM이 금속 표면의 일함수를 증가시킬 수 있음이 분명하긴 하지만, 아마도 추가의 터널화 장벽이 도입되는 결과로서, 일반적으로 R_c를 상당히 감소시키지 않는다. 또한, 플루오르화 SAM이 반도체 오버레이어의 웨팅(wetting) 및 용액 증착을 위한 새로운 도전을 일으킨다. 마지막으로, 티올 SAM은 특히 금속 표면에서 열적 및 화학적 안정성을 제한하였다.

그의 일함수를 증가시키기 위해 금속 전극 표면을 변형하는 제2 방법은, 높은 일함수를 갖는 p-도핑된 전도성 중합체의 사용이다. 하나의 예는 [Hong et al. in Organic Electronics, 9 (2008) pp. 864]에 의해 제공되고, 여기서 두꺼운 p-도핑된 전도성 중합체 정공-주입 층, 폴리(3,4-에틸렌 디옥시티오펜):폴리(스티렌 술폰)산 (PEDT:PSSH)가 금 소스-드레인 전극 어레이 위에 스핀-주조되었다. 이는 전도성-중합체 막을 패턴화하기 위해 소수성 채널 영역 위에서 용액의 자발적인 디웨팅(dewetting)을 사용한다. 이것은 반도체로서 Pn에 대하여 R_c가 3 MΩcm로부터 140 kΩcm로 저하됨이 밝혀졌다.

이 방법은 기판의 전극 및 채널 영역 위에서 두꺼운 전도성-중합체 막의 웨팅-디웨팅 차이에 매우 많이 의존한다. 몇 가지 추가의 리소그래피 단계가 도입되지 않는 한 작은 채널 길이를 갖는 디바이스 상에서 실행하는 것이 매우 어렵다. 또한, 양호한 리소그래피 공정이 소스-드레인 전극 어레이에 정렬된 전도성-중합체 막을 패턴화하는 것으로 밝혀질 수 있다 하더라도, 이 방법의 적용을 제한하는 전도성 중합체 층의 일함수보다 작은 I_p를 갖는 반도체에 대해서만 양호한 정공 접촉을 제공할 수도 있다.

그의 일함수를 증가시키기 위해 금속 전극 표면을 변형하는 제3 방법은 표면 위에 적절한 산화물 층을 형성하는 것이다. 하나의 예는 [Kim et al., in Journal of Applied Physics, 84 (1998) pp. 6859]에 의해 제공되고, 여기에 4.5 eV로부터 4.75 eV O₂ 플라즈마로 ITO의 일함수를 증가시키는 것이 보고된다.

그의 일함수를 증가시키기 위해 금속 전극 표면을 변형하는 제4 방법은 높은 일함수를 갖는 반도전성 무기 산화물의 사용이다. 하나의 예는 [Kumaki et al. in Applied Physics Letters, 92 (2008) pp. 013301]에 의해 제공되며, 여기서 MoO_x 층에 이어서 금 오버레이어가 SiO₂/Si 기판 상의 포토레지스트-패턴화 웰에서 증발되고, 이어서 Pn 유기 반도체가 증착되어 하부-게이트 하부-채널 FET를 제공한다. MoO_x 층이 사용되었을 때 R_c가 13 MΩcm로부터 240 kΩcm로 저하되는 것으로 보고되었다.

또 다른 예는 [Gui et al. in Organic Electronics, 15 (2014) pp. 3349]에 의해 제공되며, 여기서 금속 마스크에 이어서 금 소스-드레인 어레이를 통해 TiO₂ 또는 Mn 도핑된 TiO₂ 층이 Pn 유기 반도체 층 (채널) 상에 열적 증발된다. TiO₂ 및 Mn-도핑된 TiO₂가 사용될 때 FET의 R_c가 각각 2 MΩcm로부터 40 kΩcm 및 30 kΩcm로 저하되는 것으로 보고되었다.

이 방법은 섀도우 또는 리소그래피/포토레지스트 마스크를 통해 소스-드레인 전극을 정의하기 위한 순차적인 증발 시행을 필요로 한다. 전극이 플레이팅 또는 프린팅 기술에 의해 증착되어야 한다면, 이 방법은 정렬을 위한 추가의 리소그래피 단계를 요구할 것이다.

제2 접근법은 유기 반도체로의 주입을 위한 전체 장벽을 감소시키기 위해 중간 반도체 층을 도입하는 것이다. 또한, 단계적(graded) 주입 접근법으로 불리는 이 접근법은 [Ho et al. in Nature, 404 (2000) pp. 481]에 기재되어 있다. 유기 FET로의 적용은 [Park et al. in Applied Physics Letters, 88 (2006) pp. 113503]에 제공되고, 여기서 스타-버스트(star-burst) 아민 4,4',4"-트리스(N-3-메틸페닐-N-페닐아미노)-트리페닐아민 (m-MTDATA)의 박막을 상부-접촉 디바이스에서 Pn 반도체와 금 전극 사이에 삽입하여 금 페르미 준위와 Pn의 HOMO 에지 간에 중간 에너지 수준을 발생시킨다. 이것은 R_c를 8 MΩcm로부터 1 MΩcm로 감소시켰다.

또 다른 예는 [Chen et al. in Applied Physics Letters, 90 (2007) pp. 073504]에 의해 제공되며, 여기서 구리 프탈로시아닌 (CuPc)의 층을 상부-접촉 디바이스에서 Pn과 증발된 금 전극 사이에 삽입하여 금 페르미 준위와 Pn의 HOMO 간에 중간 에너지 수준을 발생시킨다. 이것은 R_c를 470 kΩcm로부터 155 kΩcm로 감소시켰다.

따라서, 단계적-주입 접근법을 사용하여 R_c가 상당히 개선될 수 있긴 하지만, 비교적 낮은 I_p를 갖는 유기 반도체에 대해서도 최종 R_c는 여전히 비교적 클 수도 있음이 분명하다. 이러한 잔류 R_c는 단계의 불완전 단계화로 인한 주입 장벽의 불충분한 제거에 기인할 수도 있다.

제3 접근법은 금속 전극과의 접합부에 유기 반도체의 의도적 p-도핑된 중간층을 도입하는 것이고, 따라서 p-도핑된 중간층이 유기 반도체에 옴 접촉을 제공한다. 이를 달성하는 한 방법은 높은 전자-친화성 물질, 예를 들어 MoO_x 및 기타 산화제의 사용을 통해 전극 영역에서 유기 반도체를 도핑하는 것이고, 이들은 유기 반도체와 함께 동시-증발되거나 또는 순차적 증발된다.

이것의 하나의 예는 [Li et al. in Superlattices and Microstructures, 50 (2011) pp. 191]에 의해 제공되고, 여기서 Pn-MoO_x 혼합된 중간층이 금속 마스크에 이어서 금 전극을 통해 Pn 유기 반도체 층 상으로 증발된다. 혼합된 중간층에서 MoO_x가 Pn을 p-도핑한다. 중간층이 최적화될 때 OFET의 R_c가 60 kΩcm로부터 7 kΩcm로 저하하는 것으로 밝혀졌다.

또 다른 예는 [Lin et al. in ECS Solid State Letters, 3 (2014) pp. P81-P83]에 의해 제공되고, 여기서 상부-접촉 FET에서 섀도우 마스크를 통해 Pn과 금 사이의 증발에 의해 2,3,5,6-테트라플루오로-7,7,8,8-테트라시아노퀴노디메탄 (F₄-TCNQ)의 박층이 삽입된다. F₄-TCNQ는 Pn의 접촉 영역을 도핑한다. R_c는 44 kΩcm로부터 30 kΩcm로 저하되는 것으로 밝혀졌다.

제3 예는 [Vanoni et al. in Applied Physics Letters, 90, 193119 (2007)]에 의해 제공되고, 여기서 F₄-TCNQ가 Pn과 함께 동시-증발되어 하부-게이트 하부-접촉 FET에서 도핑된 Pn 층을 제공한다. R_c는 110 kΩcm로부터 5 kΩcm로 저하되는 것으로 밝혀졌다.

제4 예는 [Minari et al. in Applied Physics Letters, 100 (2012) pp. 093303]에 의해 제공되고, 여기서 상부-접촉 FET에서 Au 소스-드레인 전극의 증발 전에 디옥틸벤조티에노벤조티오펜 막의 접촉 영역을 도핑하기 위해 섀도우 마스크를 통해 FeCl₃이 증발된다. 이것은 R_c를 200 kΩcm로부터 9 kΩcm로 감소시키는 것으로 밝혀졌다.

따라서, 접촉 영역의 도핑이 R_c를 상당히 감소시킬 수 있음이 분명하다. 그러나 이러한 선행 기술의 방법에 몇 가지 중요한 문제가 존재한다. 일반적으로, 이 방법들은 섀도우 또는 리소그래피 마스크를 통한 다-단계 진공 처리를 필요로 한다. 이것은 복잡성 및 비용을 크게 증가시키고, 확장성을 제한한다. 또한 이것은 용액 가공으로 처리할 수 없다. 둘째로, 작은 분자 또는 무기 복합체 도펀트를 갖는 경우에, 도펀트 분자 또는 복합체가 시간에 걸쳐 유기 반도체 내부로 이동할 수도 있다. 이것은 결국 접촉부에서 도핑 프로파일을 저하시키고 따라서 그의 R_e를 저하시킨다. 따라서, 이를 극복할 수 있는 접촉 영역의 도핑에 대한 대안적인 접근법을 개발하는 것이 바람직하다.

전극 영역에서 유기 반도체를 도핑하는 제2 방법은 반응성 중간 층의 사용이다. 미국 특허 US6,806,124에서 클라크(Klauk) 등은 소스-드레인 전극의 근방에 유기 반도체 층 영역을 도핑하기 위해 반응성 중간 층의 사용을 기재하고 있다. 전도성 중합체 층, 예를 들어 p-도핑된 폴리아닐린이 확산성 도펀트, 예를 들어 캄 포르 술폰산과 함께 기재되었다. 도펀트는 반도체로 확산되어 접촉부 근방에서 이것을 도핑한다. 이 방법에서 도펀트의 확산을 계면으로 제한할 가능성은 없다. 도펀트가 채널 영역으로 확산할 때, 이것은 높은 배경 전도도 및 불량한 온-오프 비율을 유도한다.

클라크 등은 또한, 금속 표면에 결합하는 하나의 기 및 정공을 유기 반도체에 전달하기 위한 산화제로서 작용하는 제2 기를 갖는 이-관능성 도펀트 층을 사용하고, 이에 의해 이것을 p-도핑하는 것을 기재하고 있다. 티올이 가능한 예로서 언급되었다. 그러나, 티올은 일반적으로 약 5.0 eV보다 큰 I_p를 갖는 유기 반도체를 도핑하는데 필요한 산화제와 상용성이 아니다.

전극 접촉부에서 도핑된 반도체 층을 생성하는 제3 방법은 도핑된 반도체 자체를 증착하는 것이다. 하나의 예는 미국 특허 US 7,208,756에서 쉬(Shih) 등에 의해, 그리고 [Journal of Applied Physics, 96 (2004) pp. 454]에 의해 제공되고, 이들은 접촉부에서 매우 약간 p-도핑된 중합체 중간층의 사용을 기재하고 있다. 이 중간층은 채널 물질 (예를 들어, 폴리(3-헥실티오펜)) 및 저 농도의 도펀트 (예를 들어, 1%-이하 농도의 FeCl₃)의 혼합물로부터 증착되었다. 이렇게 약간-도핑된 중간층이 또한 채널 위에 증착되었다.

따라서, 약간-도핑된 중간층의 저항은, 그 저항이 채널의 온 상태에 의해 제공되는 것보다 훨씬 높지만 R_e를 감소시키기에 충분히 낮도록 선택되는 것을 필요로 한다. 이러한 상태는 매우 어렵고 대부분의 경우에 충족될 수 없는 것으로 판명되었다. 예를 들어, 비교적 고-이동도 물질, 예를 들어 μ_FET = 0.1 cm²V^-1s^-1을 갖는 약간-도핑된 폴리(3-헥실티오펜)에서 1,000보다 큰 온-오프 비율이 요망된다면, 온-오프 비율을 희생하지 않으면서 R_c를 180 MΩcm로부터 600 kΩcm 미만으로 감소시키는 것이 가능하지 않다.

이 방법의 또 다른 중요한 문제는, 채널 영역 위에 전도성 층의 증착을 피하는, 도핑된 중간층의 자기-정렬을 전극에 제공하는 것이 부족하다는 것이다. 또한, 이후의 용매 가공, 열 처리, 보관 시 및 작동 동안에 중간층 밖으로의 도펀트 확산 및 그로 인한 디바이스 성능의 저하를 막을 가능성이 없다.

제4 방법은 [Schaur et al. Organic Electronics, 13 (2012) pp. 1296]에 의해 제공되며, 이는 상부-접촉 하부-게이트 FET에서 전극 및 결정성 유기 반도체 박막 Pn 간의 접합부에 얕은 p-도핑된 영역을 생성하기 위해 종래의 전기화학의 사용을 기재하고 있다. R_c는 390 kΩcm로부터 140 kΩcm로 저하되는 것으로 밝혀졌다. 이 방법은 전기화학의 사용을 필요로 하고, 전극의 전체 매립 접촉부 위에 연속적 p-도핑된 층을 생성할 수 없다.

상기 요약으로부터, 5.0 eV 보다 큰 I_p, 예를 들어 5.0-5.8 eV를 갖는 유기 반도체에 대해 30 kΩcm 미만의 R_e를 신뢰성있게 제공할 수 있는 개선된 디바이스 구조물을 제공하는 것이 분명하게 여전히 요구된다. 이러한 옴 접촉을 제공할 수 있는 층을 제공하는 것이 추가로 요구된다. 이러한 층을 증착시키는 방법을 제공하는 것이 추가로 요구된다.

본 발명은, 전극 어레이와 반도체 간의 접합부에 결합 음이온의 분자적-박층을 삽입함으로써, 소스-드레인 전극 어레이 위에 반도체의 초박층의 제어된 p-도핑을 제공하는 트랜지스터 디바이스 구조물을 개시한다. 이러한 분자적-박층은 디바이스의 제조 동안에 산화제 종과 먼저 배합된다. 어떠한 이론에 의해 한정되지 않으면서, 산화제가 반도체 계면의 p-도핑을 생성한다. 반도체 층은 이미 존재할 수 있거나 또는 연속적으로 증착된다. 산화제 부산물을 계면으로부터 제거하고, 결합 음이온이 p-도핑된 계면에 대한 반대-음이온으로서 작용한다. 이러한 결합-음이온 층은 디바이스 구성에 따라 다양한 방법을 사용하여 전극 어레이에 자기-정렬될 수 있다. 결합-음이온 층과 함께 제한된 산화제가 전극 위에서 반도체의 초박층을 단지 국소적으로 도핑하는 것을 보장한다. 본 발명은 반도체의 제어된 p-도핑을 달성하기 위해 제조 동안에 사용되는 산화제-함유 층을 추가로 제공한다. 본 발명은 이러한 층을 제조하기 위해 용액 가공을 기초로 하는 자기-정렬 방법을 추가로 제공한다. 이것은 5.0 eV 초과의 I_p를 갖는 반도체를 위해 옴 주입 및 높은 성능을 나타내는 전계-효과 트랜지스터를 추가로 제공하며, 이는 이전에는 가능하지 않았다.

한 실시양태에서, 트랜지스터 디바이스 구조물은 다음을 포함할 수도 있다:

(ⅰ) 패턴화된 소스-드레인 전극 어레이 층;

(ii) 소스-드레인 전극 어레이 패턴에 자기-정렬되고 전극 층과 반도체 층 사이에 끼워진 결합 음이온의 분자적-박층;

(ⅲ) 결합-음이온 층에 인접한 p-도핑된 계면을 갖는 반도체 층;

(iv) 게이트 유전체 층;

(v) 패턴화된 게이트-전극 층.

한 실시양태에서, 산화제-함유 층은 다음을 포함할 수도 있다:

(ⅰ) 음이온 및 임의로 기판-결합 기가 부착된 중합체 또는 올리고머;

(ⅱ) 표준 수소 전극에 대하여 0.5 V 초과의 표준 전극 포텐셜을 갖는 산화제 양이온 종.

한 실시양태에서, 산화제-함유 층의 제조 방법은 다음을 포함할 수도 있다:

(ⅰ) 음이온 및 임의로 제1 양이온을 함유하는 기판-결합 기가 부착된 중합체 또는 올리고머의 분자적-박층의 증착;

(ii) 제1 양이온과 산화제 양이온의 교환.

이 방법의 주된 장점은 결합 음이온에 의해 제공된 반대-음이온 및 산화제 종에 의해 제공된 p-도펀트의 역할을 분리하는 것이다. 그 결과, 반도체의 I_p에 부합하게 산화제를 적절히 선택할 수 있는 한편, 기판에 부착되고 p-도핑된 계면의 바람직한 가공, 열, 보관 및 작동 안정성을 제공하기 위해 결합-음이온 층을 선택할 수 있다.

결과적으로, 본 발명의 제1 측면은 소스-드레인 전극 어레이 층과 반도체 층 사이에 결합 음이온의 분자적-박층을 포함하는 전계-효과 트랜지스터 디바이스 구조물을 제공하고, 여기서 반도체 층이 그의 계면에서 이러한 결합-음이온 층으로 p-도핑되며, 결합 음이온의 분자적-박층이 그것이 형성되는 기판에 결합할 수 있다.

본 발명의 제2 측면은 결합 음이온 및 산화제 종의 산화제-함유 분자적-박층을 제공한다.

본 발명의 제3 측면은 상기 층을 제조하는 방법을 제공한다.

본 발명의 제4 측면은 상기 전계-효과 트랜지스터 구조물의 제조 방법을 제공한다.

본 발명의 제5 측면은 전자 회로에서 상기 전계-효과 트랜지스터 구조물의 용도를 제공한다.

디바이스 구조물을 4개의 가능한 디바이스 구성 각각에 대해 도 1에 나타낸다. 소스-드레인 전극 어레이에 정렬된 결합-음이온 분자적-박층과의 접촉부에서 반도체 층을 선택적으로 p-도핑한다. 디바이스 구성에 따라, 하기 기재된 바와 같이 다양한 방법을 사용하여 결합 음이온의 층을 전극 어레이에 자기-정렬할 수 있다. 이것은 패턴화 및 등록(registration) 단계를 분리할 필요를 없앤다. 또한, 이것은 옴 주입을 제공하기 위해 필요한 경우에 p-도핑된 층이 실제로 형성되도록 보장한다.

어떠한 이론에 의해 한정되지 않으면서, 이 디바이스 구조물은 p-도핑된 반도체의 양전하가 결합 음이온에 의해 상쇄되기 때문에, 반도체에서의 위치의 함수로서 도핑 프로파일, 즉 도핑된 캐리어 밀도가 결합 음이온의 층의 위치에 의해 결정된다는 중요한 장점을 갖는다. 그 결과, 도핑 프로파일은 바람직하게는 결합-음이온 층에 인접하여, 수 나노미터 두께의 초박형 층으로 한정된다. 또한, 결합 음이온이 확산할 수 없기 때문에, 도핑 프로파일은 시간에 따라 스미어 아웃(smear out) 및 저하될 수 없다. 따라서, p-도핑된 계면은 디바이스 가공, 중간 온도 (180℃ 이하)까지의 소성, 보관 및 작동에 안정하다. 따라서 이 디바이스 구조물은 도펀트 이동에 대해 빌트인(built-in) 면제를 갖고 그 결과로 도핑 프로파일이 저하된다.

결합 음이온은 최종 트랜지스터 구조물에서 p-도핑된 중합체 계면의 양전하를 상쇄한다. 그러나 결합-음이온 층이 디바이스 가공의 초기 단계에서 산화제 종과 함께 증착되고, 이 동안에 결합 음이온이 구경꾼(spectator) 또는 산화제 양이온에 의해 상쇄된다. 하부-접촉 디바이스 구성을 위하여, 이러한 산화제-함유 층이 전극 어레이 층 또는 층들 다음에, 그러나 반도체 층 또는 층들 전에 증착된다. 상부-접촉 디바이스 구성을 위하여, 이러한 산화제-함유 층이 반도체 층 또는 층들 다음에, 그러나 전극 어레이 층 또는 층들 전에 증착된다.

어떠한 이론에 의해 한정되지 않으면서, 결합-음이온 층에서 반도체로부터 산화제 종으로 전자 전달이 발생한다. 이는 반도체 계면의 산화, 즉 p-도핑 및 산화제 종의 상응하는 환원을 일으킨다. 이 과정 동안에, 구경꾼 또는 산화제 양이온이 자발적으로 제거되고, 그 결과로서 p-도핑된 중합체의 양전하가 결합 음이온에 의해 상쇄된다.

따라서, 최종 디바이스 구조물에서 용어 "결합-음이온 층"은 p-도핑된 중합체에 의해 상쇄되는 음이온의 층을 가리키는 한편, 반도체의 p-도핑 전에 중간 가공 단계에서 이것은 구경꾼 및/또는 산화제 양이온에 의해 상쇄되는 음이온의 층을 가리킨다. 용어가 사용된 내용으로부터 의도된 의미가 명백할 것이다. 용어 "결합-음이온 물질"은 증착되어 결합-음이온 층을 제공하는 물질을 가리킨다.

결합 음이온의 역할은 계면의 p-도핑된 중합체의 양전하를 결국 균형잡는 것이다. 따라서 이들은 p-도핑된 중합체와의 화학적 반응을 겪지 않아야 한다. 이는 음이온이 단지 약한 친핵성, 바람직하게는 비-친핵성이어야 함을 필요로 한다. 친핵성은 음이온이 양-하전된 유기 반도체인 친전자체와의 결합-형성 반응에 참여하는 경향이다 (예를 들어 [March's Advanced Organic Chemistry: Reactions, Mechanisms and Structures, Wiley] 참조). 적절한 결합 음이온은 술포네이트, 플루오로알킬술포네이트, 카르복실레이트, 플루오로알킬-카르복실레이트, 포스포네이트, 포스페이트 및 술페이트 및 이들의 조합, 더욱 바람직하게는 술포네이트, 플루오로알킬술포네이트 및 플루오로알킬카르복실레이트를 포함한다.

이러한 음이온은 결합-음이온 물질, 바람직하게는 적절한 중합체 또는 올리고머 백본에 공유 부착된다. 중합체는 5 kDa 초과의 비교적 높은 분자량을 갖고, 전형적으로 함께 결합된 10개 초과의 동일하거나 상이한 단량체 단위를 갖는 거대분자이다. 적절한 중합체 백본은 비-공액 백본, 예컨대 폴리스티렌, 폴리아크릴레이트, 폴리메타크릴레이트, 폴리(비닐 알콜), 폴리(알릴 아민), 폴리에틸렌이민; 더욱 바람직하게는 공액 백본, 예컨대 폴리디케토-피롤로[3,4-c]피롤, 폴리티오펜, 폴리(비티오펜-알트-티에노티오펜)을 포함한다. 디바이스에서 반도체로서 사용되는 것과 유사한 공액 코어를 선택하는 것이 더욱 바람직하다. 올리고머는 5 kDa 또는 그 미만의 비교적 낮은 분자량을 갖고, 전형적으로 함께 결합된 적어도 2개 내지 10개 이하의 동일하거나 상이한 단량체 단위를 갖는 거대분자이다. 적절한 올리고머 백본은 상기의 저-분자량 변형체를 포함한다.

음이온성 기는 결합-음이온 층의 0.2 nm³ 내지 4 nm³ 당 1개 음이온성 기의 밀도로 중합체 또는 올리고머에 부착된다. 부착은 짧은 알킬 사슬 스페이서를 통할 수도 있다. 따라서, 결합-음이온 층은 단일중합체, 공중합체, 단일-올리고머 또는 공-올리고머일 수도 있다. 한 실시양태에서, 이것은 다가전해질이다. 다가전해질은 고 밀도의 이온성 기, 예컨대 0.2-1 nm³ 당 1개 음이온성 기를 갖는 중합체이다. 또 다른 실시양태에서, 결합-음이온 층이 이오노머이다. 이오노머는 저 밀도의 이온성 기, 예컨대 물질 2 nm³ 당 1개 또는 그 미만의 음이온성 기를 갖는 중합체이다.

음이온성 기는 초기에 구경꾼 양이온에 의해 상쇄될 수도 있다. 구경꾼 양이온은 음이온을 상쇄하기 위해 결합-음이온 층에 존재하지만 산화 역할을 제공하지 않는 양이온이다. 구경꾼 양이온의 예는 리튬, 소듐, 포타슘, 루비듐, 세슘, 암모늄 및 4급 암모늄이다. 결합-음이온 층에 적절한 용매 가공성을 제공하도록 구경꾼 양이온을 선택한다. 이하 기재된 바와 같이, 구경꾼 양이온은 이후에 산화제 양이온에 의해 대체될 수도 있다.

본 출원인들은, 결합 음이온의 초박층이 놀랍게도 금속 전극 표면 상에 강하게 조립되어 그 결과 p-도핑된 반도체 계면에 바람직한 전하 상쇄를 제공할 수 있음을 알아내었다. 결합-음이온 층의 요구된 두께는 0.3 nm 내지 3 nm, 더욱 바람직하게는 0.5 nm 내지 2 nm이다. 이들이 분자 치수에 해당하기 때문에, 본 출원인들은 이러한 층을 "분자적-박층"으로 부른다. 두꺼운 결합-음이온 층은 이들이 도입하는 추가의 전기 저항 때문에 덜 적절하다.

추가로, 결합-음이온 분자적-박층이 자기-조립에 의해 기판 상에, 바람직하게는 자기-정렬에 의해 예비-패턴화된 전극 표면에 쉽게 형성될 수 있다. 일반적으로, 이러한 방식으로 두꺼운 층을 쉽게 형성하는 것은 가능하지 않다.

초기 기판 표면의 광학 유전체 기능을 적절히 모형화한 후에, 잘-한정된 모형 기판, 예컨대 규소 또는 금 상에 증착되는 경우를 위해 가변-각 분광분석 타원편광법을 사용하여 요구되는 막 두께를 산출할 수 있다 (예를 들어 [Fujiwara, in Spectroscopic Ellipsometry: Principles and Applications, Wiley (Singapore)] 참조). 광전자방출된 전자의 비탄성 평균 자유 경로 효과에 관련되어 잘-공지된 전자 약화 효과를 통해, 결합-음이온 층에 존재하는 마커 원자의 코어-수준의 X-선 광전자방출 분광법을 사용하여 막 두께를 산출할 수도 있다 (예를 들어 [Briggs and Seah, in Practical Surface Analysis by Auger and X-ray Photoemission Spectroscopy, Wiley (Singapore)] 참조).

결합-음이온 층에서 음이온 밀도의 선택은 반도체의 계면에서 바람직한 p-도핑 밀도 및 결합-음이온 층의 두께에 의해 결정된다. 어떠한 이론에 의해 한정되지 않으면서, 층의 두께 (nm) 및 그의 음이온 밀도 (nm³ 당 음이온 전하)의 곱은 총 면적 음이온 전하 밀도를 제공하고 따라서 반도체 계면에서 결합-음이온 층이 지지할 수 있는 (nm² 당 정공) 최대 p-도핑 밀도를 제공한다. 바람직한 p-도핑 밀도는 3×10¹² - 3×10¹⁴ 정공/cm², 더욱 바람직하게는 1×10¹³ - 1×10¹⁴ 정공/cm²이다.

또한, 결합-음이온 층은 기판-결합 기를 임의로 함유할 수도 있다. 출원인들은 놀랍게도 특정한 음이온 기, 예를 들어 술포네이트 및 포스포네이트가 일반적인 방식으로 비-특이적으로 금속 전극 표면, 예를 들어 금, 은 및 구리에 결합할 수 있음을 알아내었다. 그러나, 이것은 종종 금속 전극을 위한 기판을 형성하는 소수성 표면, 예컨대 폴리(에틸렌 테레프탈레이트), 폴리(에틸렌 나프탈레이트), 폴리이미드, 폴리카르보네이트 및 HMDS-처리된 SiO₂ 웨이퍼에 결합하지 않는다.

어떠한 이론에 의해 한정되지 않으면서, 그들의 반대-양이온과 함께 고-편광성 음이온 기는 런던(the London) 분산 메카니즘을 통해 유기 표면보다 금속 표면과 더 강한 반 데르 바스 상호작용을 제공할 것으로 생각된다. 이는 전극 표면 상에 결합-음이온 층의 선택적 조립을 가능하게 한다. 따라서, 하부의(underlying) 패턴화 전극 어레이 층에 이 층의 자기-정렬이 달성될 수 있다. 이것은 하부-접촉 FET 디바이스를 위해 특히 유용할 수 있다.

금속 전극에 적절한 결합-음이온 층의 예는 폴리스티렌술포네이트 다가전해질의 계열이다. 이것은 폴리(스티렌술폰산), 및 리튬, 소듐, 포타슘, 루비듐, 세슘, 암모늄 및 테트라메틸암모늄과의 염을 포함한다.

적절한 결합-음이온 층의 또 다른 예는 자유 양이온에 의해 상쇄되는 전체 음이온 결합 전하를 갖는 다가전해질 복합체이다. 다가전해질 복합체는 폴리 양이온 및 다가음이온을 포함하는 물질이다. 폴리양이온의 양이온 전하가 다가음이온의 음이온 전하를 상쇄하기 위해 필요한 수보다 부족하다면, 다가전해질 복합체가 전체 음이온성이다. 적절한 다가전해질 복합체의 예는 폴리(3,4-에틸렌디옥 시티오펜):폴리(스티렌 술폰산) (PEDT:PSSH)이다. 적절한 결합-음이온 층의 또 다른 예는 결합 양이온 전하에 비해 과다한 결합 음이온 전하를 갖는 음이온 다가양쪽성(polyampholyte) 전해질이다.

적절한 결합-음이온 층의 다른 예는 공액 다가전해질 폴리(N,N-비스(3-술포네이토프로필)-1,4-디케토피롤로[3,4-c]피롤-3,6-디일-알트-터티오펜 세슘) 및 폴리(3-술포네이토부틸티오펜-2,5-디일 포타슘)을 포함한다.

그럼에도 불구하고, 금속 전극 표면에 결합할 수 있는 추가의 특정한 결합 기를 포함하는 것이 추가로 유리할 수 있다. 그의 예는 히드록삼산 및 그의 염, 카테콜 및 그의 염, 티오펜, 피리딘 및 아민을 포함한다. 이러한 기는 결합-음이온 물질 내의 펜던트 기로서 저 농도로, 바람직하게는 5-20 몰% (반복 단위)로 포함될 수도 있다.

상부-접촉 디바이스에서 유기 반도체 막 기판에 결합하기 위해, 결합-음이온 물질은 바람직하게는 원하는 유기 반도체 막에 결합할 수 있는 기판-결합 기를 가질 수도 있다. 어떠한 이론에 의해 한정되지 않으면서, 이러한 기는 반도체와의 공여체-수용체 복합체를 형성할 수도 있다. 이들은 전자-풍부 유기 반도체에 결합할 수 있는 전자-끄는 기, 예컨대 디니트로페닐, 디시아노페닐, 퍼플루오로페닐 및 폴리클로로나프틸 및 이들의 유도체; 및 전자-부족 유기 반도체에 결합할 수 있는 전자-공여 기, 예컨대 디알콕시페닐, 디히드록시페닐, 디아미노페닐 및 이들의 유도체를 포함한다. 결합 기의 다른 예는 유기 표면과의 비-특이적 상호작용을 제공하는 기이다. 이들은 퍼플루오로알킬 및 퍼플루오로알콕시 사슬을 포함한다. 이 기는 결합-음이온 물질에서 펜던트 기로서 저 농도로, 바람직하게 5-20 몰% (반복 단위)로 포함될 수도 있다.

산화제-함유 결합-음이온 층은 반도체의 p-도핑 역할을 수행하는 하나 또는 복수의 산화제 종을 함유한다. 산화제 종은 의도하는 반도체를 산화, 즉 p-도핑할 수 있는 임의의 적절한 저-분자량 시약이다. 즉, 이것은 p-도펀트라고도 지칭된다.

적절한 산화제는 또한 양이온인 1-전자 산화제이다. 1-전자 산화제는 1개 전자의 전달을 유발하고, 따라서 산화제 분자 또는 이온 당 1개 정공을 갖는 반도체의 도핑을 유발한다. 이는 이온 교환에 의해 결합-음이온 물질에 포함될 수도 있다. 이것은 또한 양이온-교환 메카니즘을 통해 이러한 산화제 양이온의 적절한 용액과 층을 접촉시킴으로써 결합-음이온 층에 포함될 수도 있다. 바람직하게는, 산화제 양이온은 또한 단일-하전 양이온이다. 이 경우에, p-도핑은 산화제가 공정 동안에 결합-음이온 층으로부터 유리하게 제거될 수도 있는 비하전된 부산물을 형성하도록 한다.

1-전자 산화제로서 사용될 수 있는 단일-하전 양이온의 예는 (표준 전극 포텐셜 E° 대 표준 수소 전극 SHE): 트리스(p-니트로페닐)아미늄 (1.84 V), 트리스(2,4-디브로모페닐)아미늄 (1.78 V), 트리스(p-시아노페닐)아미늄 (1.72 V), 니트로늄 (1.51 V), 티안트레늄 (1.5 V), 니트로소늄 (1.42 V), 트리스(p-브로모페닐)아미늄 (1.34 V), 트리스(p-메틸페닐)아미늄 (1.04 V), 트리스(p-부틸페닐)아미늄) 및 트리스(p-메톡시페닐)아미늄 (0.80 V)을 포함한다.

적절한 산화제 종은 또한 반도체를 p-도핑할 수 있는 임의의 산화제 종일 수도 있다. 그의 예는 퍼옥시디술페이트 (2.1 V) 및 과산화수소 (1.8 V)를 포함한다. 이러한 산화제의 적절한 용액과 결합-음이온 층을 접촉시킴으로써 산화제가 결합-음이온 층에 포함될 수도 있다.

산화제에 대한 선택 기준은 그의 표준 전극 포텐셜 E°이다. E°는 산화제의 단위 활성이 그의 환원된 종의 단위 활성과 평형상태인 전극 포텐셜이다. 이것은 전압전류법에 의해 쉽게 측정될 수 있다 (예를 들어 [Faulkner and Bard, Electrochemical Methods: Fundamentals and Applications, Wiley (Singapore)] 참조). 더욱 포지티브 E°는 더욱 강력한 산화제를 나타낸다. 어떠한 이론에 의해 한정되지 않으면서, 하기 지침이 유용할 수도 있다. 요구되는 산화제는 바람직하게는 (I_p-4.56V)보다 약 0.3V 만큼 더욱 포지티브인 E°(vs SHE)를 가져야 한다 (여기서, I_p는 반도체 막의 이온화 포텐셜이다).

반도체를 p-도핑하기에 충분히 강력한 산화제를 선택하는 것이 더욱 유리하다. 더욱 강력한 산화제는 주변에서 덜 안정한 경향이 있다.

반도체의 이온화 포텐셜은 고체 막에서 반도체의 HOMO 에지로부터 전자를 제거하기 위해 필요한 최소 에너지이다. 이것은 광전자방출의 개시와 스펙트럼에서 낮은 운동에너지 차단으로부터 발견되는 진공 수준 간의 에너지 차이로부터 자외선 광전자방출 분광법 (UPS)에 의해 발견될 수 있다.

하부-접촉 디바이스를 위해, 소스-드레인 전극 표면 상의 자기-조립에 의해 적절한 결합-음이온 층이 증착된다. 이것은 스핀-코팅, 딥-코팅, 잉크젯-프린팅 또는 기타 용액 가공 방법을 사용하여 원하는 결합-음이온 물질의 적절한 용매 중의 희석 용액과 기판을 접촉시킴으로써 달성될 수 있다. 필요한 용액 농도는 실험 (전형적으로 0.25-10 mg/mL)에 의해 발견될 수 있다. 실온 또는 약간 승온에서 단시간 접촉 (1-5 min)이 요구될 수도 있다. 이어서 과량의 물질을 적절한 용매로 제거한다. 적절한 용매는 결합-음이온 물질을 용해시키는 임의의 용매이다. 전극 표면에 결합-음이온 층의 접착을 더욱 개선하기 위하여 적당한 저온에서의 짧은 소성이 유용할 수도 있다. 실제 조건은 관련 기술분야의 통상의 기술자에 의해 결정될 수 있다.

결합-음이온 층은 소스-드레인 전극 어레이에 선택적으로 결합하지만, 전극 사이에 있는 소수성 공간, 즉 채널 영역에 결합하지 않는다. 이러한 방식으로, 전극 패턴으로의 자기-정렬이 달성된다.

산화제가 결합-음이온 물질에 포함될 수 있거나, 또는 이후에, 증착된 결합-음이온 층에 도입될 수도 있다. 후자를 수행하기 위해서, 적절한 용매 (전형적으로 10-50 mM) 중의 산화제의 용액을 단 시간 (전형적으로 1-30 s) 동안 결합-음이온 층과 접촉시키고, 용매 배쓰에서의 스핀 또는 딥-헹굼에 의해 용액을 제거한다. 이어서, 과량의 산화제를 적절한 용매로 제거한다. 적절한 용매는 산화제 물질을 용해시키지만 결합-음이온 층을 용해시키지 않는 것이다.

이어서, 반도체 오버레이어를 적절한 용매에 의해 증착한다. 이는 반대-음이온으로서 작용하는 결합 음이온과의 p-도핑된 계면을 생성한다. 환원된 산화제 부산물을 반도체를 증착시키기 위해 사용된 용매에 의해 동시에 제거할 수도 있다. 일부 경우에, p-도핑 (전형적으로 100-120℃, 1 min)을 활성화하기 위해 온화한 소성 단계가 요구될 수도 있다.

원한다면 초박막에서 산화제 종의 존재에 민감한 임의의 방법에 의해 결합-음이온 층 내의 산화제 종의 존재를 입증할 수도 있다. 이는 X-선 광전자방출 분광법을 포함한다. 산화제 종이 공명-증강 라만(Raman) 산란 단면을 나타내는 경우에 라만 분광법을 또한 사용할 수도 있다.

상부-접촉 디바이스를 위하여, 이제 기판으로서 작용하는 반도체 표면 상에 자기-조립에 의해 적절한 결합-음이온 층이 증착된다. 이것은 상기 기재된 바와 같이 적절한 용매 중에서 희석 용액과 기판을 접촉시키고 가공함으로써 달성될 수 있다. 산화제는 상기 기재된 바와 같이 포함될 수도 있다. 결합-음이온 층 밖으로 산화제 종을 침투시키지 않는 산화제 종 및 용매를 선택하는 것이 유리하다. 이것은 산화제 종이 바람직하게는 커야 하고, 용매가 바람직하게는 하부의 반도체를 위한 빈(poor) 용매이어야 함을 의미한다. 상기 언급된 바와 같이, 결합-음이온 층의 존재가 확인될 수도 있다.

이 방법에서, 반도체 언더레이어(underlayer)를 반대-음이온으로서 작용하는 결합 음이온과 함께 동시에 p-도핑한다. 섀도우 마스크를 통한 증발에 의해 소스-드레인 전극 어레이 층이 증착될 수도 있다. 이어서, 이제 마스크로서 작용하는 소스-드레인 전극 어레이를 통해, 적절한 환원제, 예를 들어 히드라진 증기 또는 짧은 산소 플라즈마와 잠깐 접촉시킴으로써 채널 영역에서의 p-도핑을 불활성화할 수도 있다. 이는 전극 어레이에 자기-정렬된 p-도핑된 계면을 생성한다.

따라서, 상부-게이트-하부-접촉 디바이스를 위하여, 패턴화된 소스-드레인 전극 어레이 층을 먼저 증착시킨 다음, 산화제 종을 포함한 결합-음이온 층에 이어서 반도체 층, 게이트 유전체 층 및 패턴화된 게이트 전극 층을 자기-정렬 증착시킨다.

하부-게이트-하부-접촉 디바이스를 위하여, 패턴화된 게이트 전극 층을 먼저 증착시키고, 이어서 게이트 유전체 층, 패턴화된 소스-드레인 전극 어레이 층을 증착시키고, 이어서 산화제 종을 포함한 결합-음이온 층에 이어서 반도체 층을 자기-정렬 증착시킨다. 실시양태를 도 2에 도시한다.

하부-게이트-상부-접촉 디바이스를 위하여, 패턴화 게이트 전극 층을 먼저 증착시킨 다음 게이트 유전체 층, 반도체 층, 산화제 종을 포함한 결합-음이온 층에 이어서 패턴화 소스-드레인 전극 층을 증착시키고, 이어서 채널 영역에서 p-도핑을 임의로 불활성화한다.

상부-게이트-상부-접촉 디바이스를 위하여, 반도체 층을 먼저 증착시킨 다음, 산화제 종을 포함한 결합-음이온 층에 이어서 패턴화 소스-드레인 전극 어레이 층을 증착시키고, 이어서 채널 영역에서 p-도핑을 임의로 불활성화한 다음 게이트 유전체 층 및 패턴화 게이트 전극 층을 증착시킨다.

R_c를 평가하기 위하여, 출원인은 소스-드레인 전류 및 채널 캐리어 밀도의 함수로서 측정된 트랜지스터 전류-전압 특징으로부터 이 양을 신뢰할 수 있게 추출할 수 있는 일관성있는 전송 선로 방법 (TLM)을 개발하였다. 간략하게, 전계-효과 트랜지스터의 전달 곡선을 수집하고, 게이트 누출에 대해 보정한다. 이어서, 소스-드레인 전류 (I_ds)를 선택된 게이트 전압 (V_gs)에서 상이한 소스-드레인 전압 (V_ds)에 대해 추출하여 I_ds-V_ds-V_gs 표면을 수득하고, 이것을 채널 폭으로 정상화한다.

이 표면은 상이한 I_ds 및 V_gs에서 V_ds를 내삽하기 위한 다항 함수와 조화된다. R_tot가 R_tot = -V_ds/I_ds에 의해 수득된다. 상이한 채널 길이에 대해 이 절차를 반복하여 L 플롯에 대해 R_tot를 수득하고, 이로부터 R_c를 절편으로서 수득할 수 있다. V_gs의 함수로서 R_c를 평가하였다. 공간-전하-한계 전류의 모형화로부터 R_c 기여도를 뺌으로써 R_e를 수득할 수 있다. 옴 접촉에 대하여, 디바이스는 I_ds 및 V_gs에 대한 R_e의 의존성을 거의 나타내지 않는다. 전류의 전송-선로 모형으로부터 일관성있게 수득되는 유효 전극 면적과 정상화함으로써 R_c로부터 r_e를 수득할 수 있다.

중간 결합-음이온 층 PSSTPA를 사용하여 개선된 성능 FET 디바이스로부터의 접촉 저항 추출 결과의 예를 도 9에 나타낸다.

모형 고-이동도 정공-유형 중합체 유기 반도체, 5.3 eV의 I_p를 갖는 폴리(N,N-비스(2-옥틸도데실)-1,4-디케토피롤로[3,4-c]피롤-3,6-디일-알트-터티오펜) (DPPT-T2)에 대해 측정된 금 전극의 전형적인 r_e는 약 20 Ωcm²이다. 이것은 R_SCLC와 유사하거나 그보다 큰 상당한 크기의 R_e를 생성한다. 그 결과, 50 ㎛보다 짧은 채널 길이를 갖는 전형적인 전계-효과 트랜지스터는 접촉부에 의해 제한된다. 본원에 개시된 본 발명을 사용하여, 본 출원인들은 2 Ωcm²만큼 낮은 r_e를 달성하였고, 이는 이전에는 가능하지 않았던 10^-3 cm²/Vs의 벌크 전하 캐리어 이동도를 갖는 반도체 막 내에 전하-캐리어 주입을 위해 이상적인 옴 접촉에 도달하기에 충분히 양호하다

본 발명은 5.8 eV 이하의 I_p를 갖는 반도체에 옴 접촉을 제공할 수 있다. 방법은 4.5 eV 내지 5.8 eV의 I_p를 갖는 유기 반도체, 특히 5.0 eV 내지 5.8 eV의 I_p를 갖는 반도체에 전계-효과 트랜지스터에서 옴 접촉을 형성하기에 적절하고, 이것이 특히 어려운 일이다.

본 발명은 또한, 금속 산화물, 유기 결정, 유기-무기 하이브리드 결정, 무기 나노결정 및 나노와이어, 풀레렌, 탄소 및 기타 나노튜브, 및 반도체로서의 그래핀을 기재로 하는 다른 유형의 전계-효과 트랜지스터로의 직접적 확장에 의해 적용될 수 있다.

도 1은 (a) 하부-접촉 하부-게이트 트랜지스터 구조, (b) 상부-게이트 하부-접촉 트랜지스터 구조, (c) 하부-게이트 상부-접촉 트랜지스터 구조, (d) 상부-게이트 상부-접촉 트랜지스터 구조에 대해 결합-음이온 층 (각각, 16, 26, 36, 46)과의 계면 (각각, 17, 27, 37, 47)에서 p-도핑된 반도체 층 (각각, 12, 22, 32, 42)을 포함하는 4개의 가능한 FET 디바이스 구성의 개략적 묘사를 나타낸다. "하부-게이트" 구조는 게이트(15, 25, 35, 45) 및 게이트-유전체(14, 24, 34, 44) 층이 반도체 층 (12, 22, 32, 42) 아래에 있는 것을 가리킨다. "상부-게이트" 구조는 게이트 및 게이트-유전체 층이 반도체 층 위에 있는 것을 가리킨다. "하부-접촉" 구조는 소스(11, 21, 31, 41) 및 드레인 전극(13, 23, 33, 43) 층이 반도체 층 아래에 있는 것을 가리킨다. "상부-접촉" 구조는 소스 및 드레인 전극 층이 반도체 층 위에 있는 것을 가리킨다.
도 2는 결합-음이온 층과의 계면에서 p-도핑된 반도체를 포함한 BGBC 구조의 제조 방법을 나타낸다.
도 3은 Au 상의 프리스틴(pristine) 3-nm-두께 DPPT-T2 유기 반도체 막 오버레이어 (검은색 긴 점선) 및 Au 상의 산화제 양이온 PEDT:PSSTPAm에 의해 상쇄된 결합-음이온 층 (검은색 실선)의 차이 스펙트럼으로부터 p-도핑된 DPPT-T2 유기 반도체 막의 라만 분광법 증거 (검은색 짧은 점선)를 나타낸다.
도 4는 초박 p-도핑된 DPPT-T2 유기 반도체의 자외선 광전자 분광법 증거를 나타낸다. Au 상의 20-nm-두께 DPPT-T2 프리스틴 막 (가장왼쪽 패널). Au 상의 구경꾼 양이온 (PSSC)에 의해 상쇄된 결합-음이온 층에 증착된 3-nm-두께 DPPT-T2 막에 대한 E_F-HOMO 틈에서의 감소 (가운데 패널) 및 Au 상의 산화제 양이온 (PSSTPA)에 의해 상쇄된 결합-음이온 층에 증착될 때 E_F-HOMO 틈에서의 추가의 감소 (오른쪽 패널).
도 5는 7-nm Cr/30-nm Au 상에서 구경꾼 양이온(PSSC)에 의해 상쇄된 결합-음이온 분자적-박층의 X-선 광전자 분광법 증거를 나타낸다. (a) S 2p, Cs 4p (b) Cs 3d (c) Cl 2p.
도 6은 7-nm Cr/30-nm Au 상에서 산화제 양이온 (PSSTPA)에 의해 상쇄된 결합 음이온의 분자적-박층의 X-선 광전자 분광법 증거를 나타낸다. (a) S 2p, Cs 4p (b) Cs 3d (c) Cl 2p.
도 7은 도핑된 DPPT-T2 유기 반도체의 X-선 광전자 분광법 증거를 나타낸다. (a) 7-nm Cr/30-nm Au 상의 20-nm-두께 프리스틴 DPPT-T2 유기 반도체 막의 S 2p 코어-수준 XPS; (b) 산화제 양이온 (PSSTPA)에 의해 상쇄된 결합 음이온의 분자적-박층 상의 3-nm-두께 프리스틴 DPPT-T2 유기 반도체 막, (c) (a)와 (b)의 차이 스펙트럼은 고 결합 에너지 꼬리 쪽으로의 확대를 나타낸다.
도 8은 Au 소스-드레인 전극의 변형을 갖는 경우와 갖지 않는 경우의 DPPT-T2 유기 반도체 상부-게이트-하부-접촉 전계-효과-트랜지스터의 전달 (좌측 패널) 및 출력 (우측 패널) 곡선을 나타낸다. (a) Au (b) PSSC/Au (c) PSSH/Au (d) PSSTPA/Au (e) PSSNO/Au.
도 9는 산화제 양이온 (PSSTPA)에 의해 상쇄된 결합-음이온 층을 사용하여 개선된 DPPT-T2 유기 반도체 상부-게이트-하부-접촉 전계-효과-트랜지스터에 대한 정상화 전류 (I) 및 게이트 전압 (V_g) 값의 범위에 걸쳐서 전송 선로 방법 (TLM)을 사용하여 추출된 접촉 저항 (R_c) 값의 분산을 나타낸다.

실시예

실시예 1: 결합 음이온 층의 중간 분자적-박층의 제조

실시예 1a: 폴리(스티렌 술폰산) (PSSH) - 이온-교환

폴리(스티렌 술폰산) (PSSH, 사이언스 폴리머 프러덕츠 인크. (Science Polymer Products Inc.), Mw 70k)을 사용하였다. 중량 분석에 의해 그의 농도가 200 mg/mL로 결정되었다. 1 g의 양이온 이온-교환 수지 (앰버리스트(Amberlyst)® 15 수소 형태, 시그마-알드리치(Sigma-Aldrich))를 먼저 2h 동안 47 mM 염산으로 처리한 다음, 밀리포어(Millipore)® 물로 헹구었다. 이어서, 1 g의 H+ 이온-교환 수지를 2h 동안 0.437 mL의 PSSH 용액에 침지시켰다. 그 다음, 이것을 추가의 사용을 위해 밀리포어® 물을 사용하여 2 mg/mL로 희석하였다.

실시예 1b: 폴리(스티렌 술폰산) (PSSH) - 투석

폴리(스티렌 술폰산) (PSSH, 사이언스 폴리머 프러덕츠 인크, Mw 70k)을 사용하였다. 중량 분석에 의해 그의 농도가 200 mg/mL로 결정되었다. 이것을 0.1M HCl 용액에 투석하고 2h 동안 교반한 다음, 3회 반복하고, 마지막으로 밀리포어® 물로 헹구었다. 생성물 투석된 PEDT:PSSH 용액을 추가의 사용을 위해 밀리포어® 물을 사용하여 2 mg/mL로 희석하였다.

실시예 1c: 세슘 폴리(스티렌 술포네이트) (PSSC) - 이온-교환

폴리(스티렌 술폰산) (PSSH, 사이언스 폴리머 프러덕츠 인크. Mw 70k, 200 mg/mL)을 사용하였다. 1 g의 양이온 이온-교환 수지 (앰버리스트® 15 수소 형태, 시그마-알드리치)를 먼저 2h 동안 47 mM 세슘 아세테이트 용액 (Cs(OAc))으로 처리한 다음, 밀리포어® 물로 헹구었다. 이어서, 이러한 Cs⁺ 이온-교환 수지를 2h 동안 0.437 mL의 PSSH 용액에 침지시켰다. 그 다음, 생성물 PSSC 용액을 추가의 사용을 위해 밀리포어® 물을 사용하여 2 mg/mL로 희석하였다.

실시예 1d: 세슘 폴리(스티렌 술포네이트) (PSSC) 다가음이온 중간층 - 투석

폴리(스티렌 술폰산) (PSSH, 사이언스 폴리머 프러덕츠 인크. Mw 70k, 200 mg/mL)을 사용하였다. 이것을 0.1 M CsCl 용액에 투석하고, 교반하고 2h 동안 회전시키고, 이를 3회 반복하고 마지막으로 밀리포어® 물로 헹구었다. 이어서 생성물 투석된 PSSC 용액을 추가의 사용을 위해 밀리포어® 물을 사용하여 2 mg/mL로 희석 하였다.

실시예 1e: 리튬 폴리(스티렌 술포네이트) (PSSLi) - 이온-교환

폴리(스티렌 술폰산) (PSSH, 사이언스 폴리머 프러덕츠 인크. Mw 70k, 200 mg/mL)을 사용하였다. 1 g의 양이온 이온-교환 수지 (앰버리스트® 15 수소 형태, 시그마-알드리치)를 먼저 2h 동안 47mM 리튬 아세테이트 용액 (Li(OAc))으로 처리한 다음 밀리포어® 물로 헹구었다. 이러한 Li+ 이온-교환 수지를 2h 동안 0.437 mL의 PSSH 용액에 침지시켰다. 생성물 PSSLi 용액을 추가의 사용을 위해 밀리포어® 물을 사용하여 2 mg/mL로 희석하였다.

실시예 1f: 소듐 폴리(스티렌 술포네이트) (PSSNa)

소듐 폴리(스티렌 술포네이트) (PSSNa, 플루카(Fluka))를 구입하여 사용하였다. 이것을 사용을 위해 밀리포어® 물에 2 mg/mL 용액으로 용해시켰다.

실시예 1g: 폴리(3,4-에틸렌 디옥시티오펜):폴리(스티렌 술폰산) (PEDT:PSSH) - 투석

폴리(3,4-에틸렌 디옥시티오펜):폴리(스티렌 술폰산) (PEDT:PSSH, 헤라우스 프리셔스 메탈스(Heraeus Precious Metals) GmbH & Co, 비율 1:6)을 구입하여 사용하였다. 이것을 0.1M HCl 용액에 투석하고 2h 동안 교반시키고, 3회 반복하고 마지막으로 밀리포어® 물로 헹구었다. 생성물 투석된 PEDT:PSSH 용액을 추가의 사용을 위해 밀리포어® 물을 사용하여 2 mg/mL로 희석하였다.

실시예 1h: 폴리(3,4-에틸렌 디옥시티오펜):세슘 폴리(스티렌 술포네이트) (PEDT:PSSC) - 투석

폴리(3,4-에틸렌 디옥시티오펜):폴리(스티렌 술폰산) (PEDT:PSSH, 헤라우스 프리셔스 메탈스 GmbH & Co, 비율 1:6)을 구입하여 사용하였다. 이것을 0.1 M CsCl 용액에 투석하고 교반하고 2h 동안 회전시키고, 3회 반복하고 마지막으로 밀리포어® 물로 헹구었다. 생성물 투석된 PEDT:PSSC 용액을 추가의 사용을 위해 밀리포어® 물을 사용하여 2 mg/mL로 희석하였다.

실시예 2: 산화제 용액의 제조

실시예 2a: 트리스(4-브로모페닐 암모뉴밀) 헥사클로로안티모네이트 (TPA⁺SbCl₆ ^-)

트리스(4-브로모페닐 암모뉴밀) 헥사클로로안티모네이트 (TPA⁺SbCl₆ ^-, 시그마-알드리치)를 구입하여 사용하였다. 무수 프로필렌 카르보네이트 (시그마-알드리치) 중의 30 mM의 TPAm⁺SbCl₆ ^-를 제조하였다. 대안적으로, 30 mM TPAmSbCl₆ 용액을 무수 니트로메탄 중에서, 또는 무수 아세토니트릴 중에서, 또는 1:1 무수 니트로메탄:톨루엔 중에서 제조할 수 있다.

실시예 2b: 니트로소늄 헥사플루오로안티모네이트 (NO⁺SbF₆ ^-)

니트로소늄 헥사플루오로안티모네이트 (NO⁺SbF₆ ^-, 시그마-알드리치)를 구입하여 사용하였다. 무수 프로필렌 카르보네이트 (시그마 알드리치) 중의 30 mM의 NO⁺SbF₆ ^-를 제조하였다. 대안적으로, 30 mM NO⁺SbF₆ ^-용액을 무수 니트로메탄, 무수 아세토니트릴 또는 1:1 무수 니트로메탄:톨루엔 중에서 제조할 수 있다.

실시예 2c: 티안트레늄 헥사플루오로안티모네이트 (ThiA⁺SbF₆ ^-)

티안트렌을 구입하여 사용하였다. 별도로, 무수 클로로포름 중의 0.25 M 티안트렌 및 무수 니트로메탄 중의 0.5 M NO⁺SbF₆ ^-을 제조하였다. 이어서, 0.19 mL의 니트로소늄 헥사플루오로안티모네이트 용액을 0.34 mL 티안트렌 용액에 1.1:1.0의 화학양론적 비율로 첨가하였다. 이어서 무수 에테르를 사용하여 ThiA⁺SbF₆ ^-을 침전한 다음, 무수 프로필렌 카르보네이트 중에 용해시켜 30 mM ThiA⁺SbF₆ ^-용액을 수득하였다.

실시예 3: 개선된 FET 성능

실시예 3a: 산화제와의 결합 음이온의 분자적-박층을 트리스(4-브로모페닐 암모뉴밀)헥사클로로안티모네이트 (TPA⁺SbCl^- ₆)와 이온-교환된 세슘 폴리(스티렌 술포네이트) (PSSC)로부터 제조한다.

L=10, 20, 50, 100 마이크로미터의 가변 채널 길이 및 1 센티미터의 채널 길이를 갖는 7-nm Cr/30-nm Au 소스-드레인 전극을 갖도록 제조된 0.2mm-두께 폴리에틸렌 테레프탈레이트 (PET) 기판을 산소-플라즈마 (24초, 270W)에 의해 정화하였다. 산소-플라즈마 정화된 기판을 2 mg/mL PSSC 용액에 60℃에서 10분 동안 침지시켜 Au 소스-드레인 전극 상의 PSSC 막의 초박층을 증착시켰다. 이어서, 기판을 5000 rpm에서 스핀-건조시키고 120℃로 어닐링시켜 Au 전극 상에 초박층의 접착을 더욱 촉진시켰다. 기판을 5000 rpm에서 밀리포어® 물로 스핀-세척하여 채널 상의 임의의 잔류 PSSC를 제거하고 질소-퍼지 환경에서 120℃로 10분 동안 어닐링하였다. PSSC 층의 최종 두께는 2-3 nm이다. PSSC-코팅된 Au 전극 기판을 스핀-척(spin-chuck) 상에 놓고, 무수 프로필렌 카르보네이트 중의 30 mM TPA⁺SbCl₆ ^-을 분배하여 기판의 표면을 덮었다. TPA⁺SbCl₆ ^-용액을 이온-교환을 위해 30초 동안 기판과 접촉시켜 6000 rpm에서 스핀-오프(spin-off) 전에 과량의 도펀트를 제거하고, 그 결과 PSSTPA+ 막을 얻었다. 이어서, 막을 6000 rpm에서 무수 프로필렌 카르보네이트로 한번 스핀-세척하여 과량의 도펀트를 제거하였다. 이어서, 100-nm 두께 p-형 고 이동도 DPPT-T2 유기 반도체의 오버레이어를 증착시켰다. 500-nm 두께 게이트 유전체, 폴리스티렌 (시그마-알드리치, Mw 2M)을 유기 반도체 상에 증착시키고, 7-nm-두께 Cr/30-nm-두께 Ag의 열 증발로 디바이스를 완성하였다. 변형된 TLM을 사용하여 추출된 이 FET의 접촉 저항은 18 kΩcm이다.

도 4는 초박 p-도핑 DPPT-T2 유기 반도체의 자외선 광전자 분광법 증거를 나타낸다.

도 6은 7-nm Cr/30-nm Au 상에서 산화제 양이온 (PSSTPA)에 의해 상쇄된 결합 음이온의 분자적-박층의 X-선 광전자 분광법 증거를 나타낸다.

도 7은 도핑된 DPPT-T2 유기 반도체의 X-선 광전자 분광법 증거를 나타낸다.

도 8은 Au 소스-드레인 전극의 변형을 갖는 경우와 갖지 않는 경우의 DPPT-T2 유기 반도체 상부-게이트-하부-접촉 전계-효과-트랜지스터의 전달 (좌측 패널) 및 출력 (우측 패널) 곡선을 나타낸다.

실시예 3b: 산화제 양이온에 의해 상쇄된 결합 음이온의 분자적-박층은 PSSNO이다.

실시예 3a에 기재된 바와 같이 FET를 제조하고, 여기서 결합 음이온의 분자적-박층은 무수 프로필렌 카르보네이트 중의 NO⁺SbF₆ ^-의 30 mM 산화제 용액으로 처리된 0.5-2 nm PSSC 막으로부터 제조된다. 변형된 TLM을 사용하여 추출된 이 FET의 접촉 저항은 22 kΩcm이다.

실시예 3c: 산화제 양이온에 의해 상쇄된 결합 음이온의 분자적-박층은 PSSThiA이다.

실시예 3a에 기재된 바와 같이 FET를 제조하고, 여기서 결합 음이온의 분자적-박층은 무수 프로필렌 카르보네이트 중에 용해된 ThiA⁺SbF₆ ^-의 30 mM 산화제 용액으로 처리된 3 nm PSSC 막이다.

실시예 3d: 산화제 양이온에 의해 상쇄된 결합 음이온의 분자적-박층은 PEDT:PSSTPA이다.

실시예 3a에 기재된 바와 같이 FET를 제조하고, 여기서 결합 음이온의 분자적-박층은 무수 프로필렌 카르보네이트 중에 용해된 TPA⁺SbCl₆ ^-의 30 mM 산화제 용액으로 처리된 2-3 nm PEDT:PSSH 막으로부터 제조된다.

실시예 3e: 산화제 양이온에 의해 상쇄된 결합 음이온의 분자적-박층은 PEDT:PSSThiA이다.

실시예 3a에 기재된 바와 같이 FET를 제조하고, 여기서 결합 음이온의 분자적-박층은 무수 프로필렌 카르보네이트 중에 용해된 ThiA⁺SbF₆ ^-의 30 mM 산화제 용액과 이온-교환된 2-3 nm PEDT:PSSC로부터 제조된다.

실시예 3f: 산화제 양이온에 의해 상쇄된 결합 음이온의 분자적-박층은 PEDT:PSSTPA이다.

실시예 3a에 기재된 바와 같이 FET를 제조하고, 여기서 결합 음이온의 분자적-박층은 무수 프로필렌 카르보네이트 중의 TPA⁺SbCl₆ ^-의 30 mM 산화제 용액과 이온-교환된 2-3 nm PEDT:PSSC로부터 제조된다.

도 3은 p-도핑된 DPPT-T2 유기 반도체 막의 라만 분광법 증거를 나타낸다.

실시예 4: 낮은 FET 성능

실시예 4a: 분자적-박층 결합 음이온은 세슘 폴리(스티렌 술포네이트)(PSSC)이다.

L=10, 20, 50, 100 마이크로미터의 가변 채널 길이 및 1 센티미터의 채널 길이를 갖는 7-nm Cr/30-nm Au 소스-드레인 전극으로 제조된 0.2mm-두께 폴리에틸렌 테레프탈레이트 (PET) 기판을 산소-플라즈마 (24초, 270W)에 의해 정화하였다. 산소-플라즈마 정화된 기판을 2 mg/mL PSSC 용액에 60℃에서 10분 동안 침지시켜 Au 소스-드레인 전극 상의 PSSC 막의 초박층을 증착시켰다. 이어서, 기판을 5000 rpm에서 스핀-건조시키고 120℃로 어닐링시켜 Au 전극 상에서 초박층의 접착을 더욱 촉진시켰다. 기판을 5000 rpm에서 밀리포어® 물로 스핀-세척하여 채널 상의 임의의 잔류 PSSC를 제거하고 질소-퍼지 환경에서 120℃로 10분 동안 어닐링하였다. PSSC 층의 최종 두께는 2-3 nm이다. 이어서, 100-nm 두께 p-형 고 이동도 DPPT-T2 유기 반도체를 도펀트 중간층에 증착시켰다. 500-nm 두께 게이트 유전체, 폴리스티렌 (시그마-알드리치, Mw 2M)을 유기 반도체 상에 증착시키고, 7-nm-두께 Cr/30-nm-두께 Ag의 열 증발로 디바이스를 완성하였다. 변형된 TLM을 사용하여 추출된 이 FET의 접촉 저항은 27 kΩcm이다. 산화제 양이온을 포함한 결합-음이온 층을 갖지 않는 이러한 디바이스는 더욱 높은 R_c를 갖는 상당히 낮은 성능 디바이스를 제공한다.

도 5는 7-nm Cr /30-nm Au 상에서 구경꾼 양이온(PSSC)에 의해 상쇄된 결합-음이온 분자적-박층의 X-선 광전자 분광법 증거를 나타낸다.

도 8은 Au 소스-드레인 전극의 변형을 갖는 경우와 갖지 않은 경우에 DPPT-T2 유기 반도체 상부-게이트-하부-접촉 전계-효과-트랜지스터의 전달 (좌측 패널) 및 출력 (우측 패널) 곡선을 나타낸다.

Claims

게이트 유전체의 하나 또는 복수의 층에 인접한 패턴화 게이트 전극의 하나 또는 복수의 층을 포함하고, 상기 게이트 유전체의 하나 또는 복수의 층은 반도체의 하나 또는 복수의 층에 인접하며, 상기 반도체의 하나 또는 복수의 층은 결합 음이온의 분자적-박층에 인접하고, 상기 결합 음이온의 분자적-박층은 패턴화 소스 및 드레인 전극 어레이의 하나 또는 복수의 층에 인접하며,
여기서, 상기 반도체는 결합 음이온 층과의 계면에서 p-도핑되고;
양전하를 포함하는 p-도핑된 계면은 결합 음이온의 층 중의 결합 음이온에 의해 상쇄되고, 결합 음이온이 중합체 또는 올리고머 백본에 부착되어 있고,
상기 결합 음이온의 분자적-박층은 그가 형성되는 기판에 결합할 수 있는 것인,
전계-효과 트랜지스터 디바이스.
제1항에 있어서, 결합 음이온이 술포네이트, 플루오로알킬술포네이트, 카르복실레이트, 플루오로알킬카르복실레이트, 포스포네이트, 포스페이트, 술페이트 및 이들의 조합으로 이루어진 군으로부터 선택된 것인 전계-효과 트랜지스터 디바이스.
제1항에 있어서, 결합 음이온의 분자적-박층에 소스 및 드레인 전극 표면에 결합할 수 있는 기판-결합 기가 제공된 것인 전계-효과 트랜지스터 디바이스.
제1항에 있어서, 결합 음이온의 분자적-박층에 반도체 표면에 결합할 수 있는 기판-결합 기가 제공된 것인 전계-효과 트랜지스터 디바이스.
결합 음이온 및 산화제 종을 포함하는 산화제-함유 분자적-박층이며,
여기서, 결합 음이온은 중합체 또는 올리고머 백본에 부착되어 있고;
산화제 종은 그가 적용되는 용매 중에서 표준 수소 전극에 대하여 0.5 V 이상의 표준 전극 포텐셜을 가지며;
인접 반도체로의 옴 정공-주입 또는 인접 반도체로부터의 옴 정공-추출을 제공하기 위해 계면에서 인접한 반도체 층을 p-도핑할 수 있고, 인접한 반도체 층의 p-도핑된 계면의 양전하는 산화제-함유 분자적-박층의 결합 음이온에 의해 상쇄되는 것인
산화제-함유 분자적-박층.
제5항에 있어서, 산화제 종이 산화를 제공할 수 있는 하나 또는 복수의 양이온인 산화제-함유 분자적-박층.
제5항에 있어서, 산화제 종이 산화를 제공할 수 있는 하나 또는 복수의 음이온인 산화제-함유 분자적-박층.
제6항에 있어서, 하나 또는 복수의 양이온이 1-전자 전달에 의해 산화를 제공할 수 있는 1가 양이온인 산화제-함유 분자적-박층.
제8항에 있어서, 1가 양이온이 트리스(p-니트로페닐)아미늄, 트리스(2,4-디브로모페닐)아미늄, 트리스(p-시아노페닐)아미늄, 트리스(p-브로모페닐)아미늄, 트리스(p-부틸페닐)아미늄, 트리스(p-메톡시페닐)아미늄, 티안트레늄, 니트로소늄, 니트로늄 및 이들의 조합으로 이루어진 군으로부터 선택된 것인 산화제-함유 분자적-박층.
제5항에 있어서, 결합 음이온이 술포네이트, 플루오로알킬술포네이트, 카르복실레이트, 플루오로알킬카르복실레이트, 포스포네이트, 포스페이트, 술페이트 및 이들의 조합으로 이루어진 군으로부터 선택된 것인 산화제-함유 분자적-박층.
제5항에 있어서, 중합체 또는 올리고머에 기판-결합 기가 제공된 것인 산화제-함유 분자적-박층.
결합 음이온 및 제1 반대-양이온을 갖는 중합체 또는 올리고머의 분자적-박층을 증착시키는 단계, 및 이후 제1 반대-양이온과 산화제 양이온의 교환 단계를 포함하는, 제5항 내지 제11항 중 어느 한 항에 따른 산화제-함유 분자적-박층의 제조 방법.
패턴화 소스 및 드레인 전극 어레이의 하나 또는 복수의 층을 증착시키는 단계,
제5항의 산화제-함유 분자적-박층을 증착시키는 단계,
반도체의 하나 또는 복수의 층을 증착시키는 단계,
게이트 유전체의 하나 또는 복수의 층을 증착시키는 단계, 및
패턴화 게이트 전극의 하나 또는 복수의 층을 증착시키는 단계
를 전계-효과 트랜지스터 디바이스 구성에 관한 순서로 포함하는, 제1항 내지 제4항 중 어느 한 항의 전계-효과 트랜지스터 디바이스의 제조 방법.
제1항 내지 제4항 중 어느 한 항의 전계-효과 트랜지스터 디바이스를 포함하는 전자 회로.
삭제