KR102377590B1

KR102377590B1 - 다중 adc를 이용한 저 전력 장치 및 방법

Info

Publication number: KR102377590B1
Application number: KR1020150106068A
Authority: KR
Inventors: 수드히르 라마크리시나
Original assignee: 삼성전자주식회사
Priority date: 2014-07-25
Filing date: 2015-07-27
Publication date: 2022-03-24
Also published as: CN106664266B; WO2016013912A1; CN106664266A; KR20160012968A; EP2978266B1; EP2978266A1; US9960946B2; US20160028578A1

Abstract

다양한 실시 예에 따른 수신기는 제어부와, 상기 제어부와 동작적으로 결합되고, 채널을 통해 패킷을 수신하도록 구성된 수신부를 포함하고, 상기 제어부는, 상기 패킷에 기반하여 자동 이득 제어(AGC: auto gain control)을 설정도록 구성되고, 상기 패킷에 기반하여 상기 채널에 대한 채널 추정을 수행하도록 구성되고, 상기 AGC 설정 결과 및 상기 채널 추정 결과에 기반하여 상기 수신기에 포함된 복수 개의 아날로그-디지털 변환기(ADC: analog-to-digital converter)들 중에서 일부 ADC를 선택하도록 구성되고, 상기 선택된 ADC를 이용하여 상기 패킷의 데이터를 복원하도록 구성된다.

Description

다중 ADC를 이용한 저 전력 장치 및 방법{APPARATUS AND METHOD FOR LOW POWER UTILIZING MULTIPLE ADCs}

아래의 실시 예들은 데이터 패킷 전송에 관한 것이다.

무선 통신 네트워크에서, 정보는 여러 신호 전파 경로를 구성하는 무선 채널을 통해 전송 개체(entity)에 의해 전송되고, 수신 개체에 의해 수신된다. 이러한 채널은 가시선(line-of-sight) 구성 요소를 포함할 수도 있고, 혹은 완전히 비시선(non-line-of-light)일 수도 있다. 여기서 상기 가시선은 송신기와 수신기가 서로 간에 물리적으로 볼 수 있는 상태이며, 상기 비시선은 신호가 오직 전파 경로에 있는 다양한 장애물에 대한 반사 및 산란을 통하여 수신기로 전파되는 경우를 말한다. 상기 수신기로 전송된 정보의 복원은 아날로그-디지털 변환(ADC) 동작의 사용을 포함한다.

아래의 실시 예들은, 다중 ADC(Analog to Digital Converter)를 제어하는 장치 및 방법을 제공하기 위한 것이다.

또한, 아래의 실시 예들은, 다중 ADC를 이용하여 전력을 제어하는 장치 및 방법을 제공하기 위한 것이다.

다양한 실시 예에 따른 수신기의 동작 방법은, 채널을 통해 패킷을 수신하는 과정과, 상기 패킷에 기반하여 자동 이득 제어(AGC: auto gain control)을 설정하는 과정과, 상기 패킷에 기반하여 상기 채널에 대한 채널 추정을 수행하는 과정과, 상기 AGC 설정 결과 및 상기 채널 추정 결과에 기반하여 상기 수신기에 포함된 복수 개의 아날로그-디지털 변환기(ADC: analog-to-digital converter)들 중에서 일부 ADC를 선택하는 과정과, 상기 선택된 ADC를 이용하여 상기 패킷의 데이터를 복원하는 과정을 포함한다.

아래의 실시 예들은 아날로그-디지털 변환(analog to digital convert)에서 소모되는 전력을 감소시키는 수신기 및 그의 동작 방법을 제공할 수 있다.

본 개시의 내용 및 장점에 대한 보다 완벽한 이해를 위하여, 첨부된 도면과 함께 하기의 상세한 설명이 참조되었으며, 도면의 참조 번호는 해당 부분을 나타낸다.
도 1은 다양한 실시 예에 따른 무선 네트워크의 한 예를 도시한다.
도 2a 및 2b는 다양한 실시 예에 따른 무선 전송 경로와 무선 수신 경로의 예를 도시한다.
도 3은 다양한 실시 예에 따른 단말의 일 예를 도시한다.
도 4는 다양한 실시 예에 따른 패킷(packet)의 구성을 도시한다.
도 5는 다양한 실시 예에 따른 패킷 기반 전송시스템(packet-transmission-based system)에서 패킷을 검출 및 수신하는 절차의 일 예를 도시한다.
도 6a는 다양한 실시 예에 따른 수신기의 특정 안테나에 대응하는 프론트 엔드(front end)의 예를 도시한다.
도 6b, 6c 및 6d는 다양한 실시 예에 따른 수신기 내의 서로 다른 위치에 있는 신호들의 예를 도시한다.
도 7은 다양한 실시 예에 따른 일차원 수신 안테나 어레이의 일 예를 도시한다.
도 8은 다양한 실시 예에 따른 패킷 기반 전송 시스템에서 패킷 검출 및 수신 절차의 다른 예를 도시한 흐름도이다.
도 9a 및 9b는 다양한 실시 예에 따른 신호 성상도(signal constellation)의 예를 도시한다.
도 10은 다양한 실시 예에 따른 패킷 기반 전송 시스템에서 패킷 검출 및 수신 절차의 다른 예를 도시한다.

도 1 내지 10, 후술하는 내용, 및 본 특허 문서에서 본 개시의 원리를 설명하기 위한 다양한 실시 예들은 예시를 위한 수단에 불과하고 본 개시의 범위를 제한하는 수단으로 구성되어서는 안 된다. 당업자는 본 개시의 원리가 다른 적절히 정리된 장치 혹은 시스템에서도 구현될 수 있다는 것을 이해할 것이다.

하기의 문서 및 표준 설명들은 완전히 명시된 것처럼 본 개시에 포함된다: Tony J. Rouphael, "Wireless 101: Automatic Gain Control", EE Times, June 2014 (REF 1); John G. Proakis, "Digital Communications", 4th Edition (REF 2); IEEE 802.11ad standard spec., Part 11: Wireless LAN medium access control (MAC) and physical layer (PHY) Specifications, Amendment 3: Enhancements for very high throughput in the 60 GHz Band (REF 3); and IEEE 802.11n-2009 standard spec., Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications Amendment 5: Enhancements for Higher Throughput (REF 4); "Pipelined ADC Design and Enhancement Techniques," I. Ahmed, 2010, ISBN 978-90-481-8651-8 (REF5).

도 1은 다양한 실시 예에 따른 무선 네트워크의 한 예를 도시한다.

도 1에 도시된 무선 네트워크 100의 실시 예는 예시를 위한 것에 불과하다. 본 개시의 범위를 벗어 나지 않는 한, 무선 네트워크 100의 다른 실시 예들이 이용될 수 있다.

도 1을 참조하면, 무선 네트워크 100은 기지국(eNodeB 혹은 eNB) 101, 기지국 102, 및 기지국 103을 포함한다. 기지국 101은 기지국 102 및 기지국 103과 통신할 수 있다. 기지국 101은 인터넷, 전용 IP네트워크, 혹은 다른 데이터 네트워크와 같은 적어도 하나의 인터넷 프로토콜(IP: Internet Protocol) 네트워크 130과 통신할 수 있다.

네트워크 유형에 따라, "기지국(eNodeB)" 혹은 "기지국(eNB)" 대신에 "기지국(base station)" "액세스 포인트(acess point)"와 같이 다른 알려진 용어들이 사용될 수 있다. 편의상, 용어 "기지국(eNodeB)" 혹은 "기지국(eNB)"은 본 문서에서 원격 터미널으로의 무선 접근을 제공하는 네트워크 인프라 구성 요소로 언급된다. 또한, 상기 네트워크 유형에 따라, "단말(user equipment)" 혹은 "단말(UE)" 대신에 다른 알려진 용어 "이동국(mobile station)", "가입자 스테이션(subscriber station)", "원격 터미널(remote terminal)", "무선 터미널(wireless terminal)", "STA(station)", 혹은 "사용자 장치(user device)"가 사용될 수 있다. 편의를 위해서, 본 문서에서 사용되는 용어 "단말(user equipment)" 혹은 "단말(UE)"은 본 문서에서 기지국에 무선으로 접근하는 원격 무선 장비로 기술하지만, 상기 "단말(UE)"은 모바일 장치(휴대폰이나 스마트 폰과 같은)일 수도 있고, 고정 장치(데스크탑 컴퓨터 혹은 자판기와 같은)일 수도 있다.

기지국 102는 기지국 102의 커버리지 내에서 복수의 제1 단말에 대한 네트워크 130으로의 무선 광대역 액세스를 제공한다. 상기 복수의 제1 단말은 소기업(SB: small business)에 위치된 단말 111, 기업(E: enterprise)에 위치된 단말 112, 와이파이 핫스팟(HS: WiFi hotspot)에 위치된 단말 113, 제1 레지던스(R: residance)에 위치된 단말 114, 제 2 레지던스에 위치된 단말 115, 그리고 휴대폰, 무선 랩탑, 무선 PDA등과 같은 모바일 장치(M: mobile device)와 같은 단말 116을 포함한다. 기지국 103은 기지국 103의 커버리지 내에서 복수의 제2 단말에 대한 네트워크 130으로의 무선 광대역 액세스를 제공한다. 상기 복수의 제2 단말은 단말 115 및 단말 116을 포함한다. 일부 실시 예에서, 하나 이상의 기지국 101 내지 103은 5G, LTE, LTE-A, WiMAX, Wi-Fi, WiGiG, 혹은 다른 발달된 무선 통신 기술을 이용하여 서로간에 혹은 단말 111 내지 116과 통신을 할 수 있다.

점선은 커버리지 영역 120 및 125의 대략적인 범위를 보여준다. 이들은 단지 예시 및 설명의 목적을 위해 대략적인 원형으로 표현되었다. 커버리지 영역 120 및 125와 같은 상기 기지국 관련된 커버리지 영역은 기지국의 구성 및 자연이나 인위적인 장애물에 따른 무선(radio) 환경의 변화에 따라서 불규칙한 모양을 비롯한 다른 모양을 가질 수 있다.

다양한 실시 예에 따른 장치(apparatus) 및 방법은 전자 장치의 시스템 성능을 유지하면서 ADC 연산에 의한 상기 전자 장치의 전력 소비를 줄이기 위하여 제공된다. 다양한 실시 예에 따른 기지국 101-103 중 하나 또는 그 이상은 전자 장치의 시스템 성능을 유지하면서 상기 ADC 연산에 의한 상기 전자 장치의 전력 소비를 줄이기 위한 프로세스(processes)를 지원하도록 구성된다.

도 1이 무선 네트워크 100의 한 예를 도시한 반면에, 다양한 변형이 도 1에서 이뤄질 수 있다. 예를 들어, 무선 네트워크 100은 다른 적절한 방식에 따라 임의의 기지국의 수 및 임의의 단말의 수를 포함할 수 있다. 또한 기지국 101은 임의의 수의 단말들과 직접 통신하고, 상기 단말들에게 네트워크 130으로의 무선 광대역 액세스를 제공할 수 있다. 유사하게, 기지국 102-103은 네트워크 130과 직접 통신하고, 단말들에게 상기 네트워크 130으로의 직접적인 무선 광대역 액세스를 제공할 수 있다. 또한, 기지국 101, 102 및/또는 103은 외부 전화 네트워크 혹은 다른 유형의 데이터 네트워크와 같은 다른 추가적인 외부 네트워크로의 접근을 제공할 수 있다.

도 2a 및 2b는 다양한 실시 예에 따른 무선 전송 경로와 무선 수신 경로를 도시한다. 이하의 설명에서, 전송 경로 200은 기지국(기지국 102와 같은)에서 구현되는 것으로 설명될 수 있는 반면에, 수신 경로 250은 단말(단말 116과 같은)에서 구현되는 것으로 설명될 수 있다. 그러나, 상기 수신 경로 250은 기지국에서 구현될 수 있고, 전송 경로 200은 단말에서 구현될 수 있다는 것을 이해할 것이다. 일부 실시 예에서, 전송 경로 200 및 수신 경로 250은 단말의 시스템 성능을 유지하면서도 ADC 연산에 의한 단말의 전력 소비를 최소화하기 위해 설계된 데이터 패킷을 전송하도록 구성된다.

전송 경로 200은 채널 코딩 및 변조 블록 205, 직렬-병렬 변환(S-to-P: serial-to-parallel) 블록 210, 크기 N의 역 고속 푸리에 변환(IFFT: Inverse Fast Fourier Transform) 블록 215, 병렬-직렬 변환(P-to-S: parallel-to-serial) 블록 220, 순환 전치 추가(add CP, Cyclic Prefix) 블록 215, 및 상향 변환(UC) 블록 230을 포함한다. 수신 경로 250은 하향 변환(DC) 블록 255, 순환 전치 제거(remove CP) 블록 260, 직렬-병렬 변환(S-to-P: serial-to-parallel) 블록 265, 크기 N의 고속 푸리에 변환(FFT: Fast Fourier Transform) 블록 270, 병렬-직렬 변환(P-to-S: parallel-to-serial) 블록 275, 그리고 채널 디코딩 및 복조 블록 280을 포함한다. 일부 구현으로 전송 경로 200에서, 직렬-병렬 변환 블록 210, 크기 N의 IFFT 블록 215, 병렬-직렬 변환 블록 220, 및 CP 추가 블록 225은 펄스 성형 필터 블록(pulse shaping filter block)으로 대체될 수 있다. 유사하게, 수신 경로 250에서 CP 제거 블록 260, 직렬-병렬 변환 블록 265, 크기 N의 FFT 블록 270, 및 병렬-직렬 변환 블록 275는 채널 등화기(equalizer) 블록으로 대체될 수 있다.

전송 경로 200에서, 채널 코딩 및 변조 블록 205는 정보 비트의 세트(set)를 수신하고, 코딩(저밀도 패리티 체크(LDPC: Low-Density Parity Check)코딩과 같은)을 적용하고, 주파수-영역 변조 심볼의 시퀀스를 생성하기 위하여 상기 입력 비트들을 변조(QPSK, Quadrature Phase Shift Keying 또는 QAM, Quadrature Amplitude Modulation와 같은)한다. 직렬-병렬 변환 블록 210은 직렬의 시간-영역 신호를 생성하기 위하여 크기 N의 IFFT 블록 215에서 비롯된 병렬의 시간-영역 출력 심볼을 변환(역-다중화(de-multiplexes)와 같은)하는데, 상기 N은 기지국 102 및 단말 116에서 사용되는 IFFT/FFT의 크기를 의미한다. 크기 N의 IFFT 블록 215는 시간-영역 출력 신호를 생성하기 위하여 N개의 병렬 심볼 스트림(streams)에 대해 IFFT 연산을 수행한다. 병렬-직렬 변환 블록 220은 직렬의 시간-영역 신호를 생성하기 위하여 크기 N의 IFFT 블록 215로부터 비롯된 병렬의 시간-영역 출력 심볼을 변환(다중화(multiplexes와 같은)한다. CP 추가 블록 225는 순환 전치를 시간 영역 신호에 삽입한다. 상향 변환 블록 230은 병렬-직렬 변환 블록 220에서 출력된 디지털 신호 출력을 디지털-아날로그(DAC) 연산을 통하여 아날로그 형태로 변환하고, 무선 채널을 통하여 전송하기 위해 DAC 연산의 출력을 RF(radio frequency) 신호로 변조한다. CP 추가 블록 225에서 출력된 디지털 신호 출력은 또한 UC 블록 230에 있는 DAC 연산에 입력되기 전에 필터링(흔히 펄스 성형 필터라고 불리는 것을 이용하여)이 될 수 있다. 채널 코딩 및 변조 블록 205의 출력은 직접 펄스 성형 필터 블록으로 입력될 수도 있다.

기지국 102로부터 전송된 RF 신호는 무선 채널을 통해 단말 116에 도착하고, 기지국 102에서 과정의 역 동작이 단말 116에서 수행된다. 하향 변환 블록 255는 수신 받은 신호를 기저 대역 주파수로 하향 변환하며, 이후 연속적인 시간의 아날로그 신호를 이산적 시간의 샘플로 변환하기 위한 아날로그-디지털(ADC)연산 동작이 수행된다. 이후에, CP 제거 블록 260은 직렬의 시간-영역 기저대역 신호를 생성하기 위하여 순환 전치를 제거한다. 직렬-병렬 변환 블록 265는 시간-영역 기저대역 신호를 병렬의 시간 영역 신호로 변환한다. 크기 N의 FFT 블록 270은 N개의 병렬 주파수-영역 신호를 생성하기 위하여 FFT 알고리즘을 수행한다. 병렬-직렬 변환 블록 275는 병렬의 주파수 영역 신호를 변조된 데이터 심볼의 시퀀스로 변환한다. 채널 디코딩 및 복조 블록 280은 원래의 입력 데이터 스트림을 복원하기 위하여 변조된 심볼을 복조 및 디코딩한다. 채널 디코딩 및 복조 블록 280은 수신된 샘플 사이에서 샘플간 간섭을 최소화하기 위한 시도로써 채널 등화기 블록에 의하여 선행될 수 있다.

기지국 101-103 각각은 단말 111-116으로의 하향링크에서 전송과 유사한 전송 경로 200을 구현할 수 있고, 단말 111-116으로부터의 상향링크에서 수신과 유사한 수신 경로 250을 구현할 수 있다. 유사하게, 단말 111-116 각각은 기지국 101-103으로의 상향링크에서 전송을 위한 전송 경로 200을 구현할 수 있고 기지국 101-103으로부터의 하향링크에서 수신을 위한 수신 경로 250을 구현할 수 있다.

도 2a 및 2b의 구성 요소 각각은 하드웨어만을 이용하거나 하드웨어 및 소프트웨어/펌웨어의 조합을 이용하여 구현될 수 있다. 특정한 예로써, 도 2a 및 도 3B의 구성 요소 중 적어도 일부는 소프트웨어에서 구현될 수 있는 반면에, 다른 구성 요소들은 변경이 가능한 하드웨어 혹은 소프트웨어 및 변경 가능한 하드웨어의 혼합에 의해 구현될 수 있다. 예를 들어, FFT 블록 270 및 IFFT 블록 215는 변경이 가능한 소프트웨어 알고리즘으로써 구현될 수 있으며, 크기 N의 값은 상기 구현에 따라 수정될 수 있다.

더욱이, FFT 및 IFFT를 사용하여 설명하였으나, 이것은 예시의 수단에 불과한 것이고 본 개시의 범위를 제한하도록 구성되어서는 안 된다. 이산 푸리에 변환(DFT: Discrete Fourier Transform)및 역 이산 푸리에 변환(IDFT: Inverse Discrete Fourier Transform)함수와 같은 다른 유형의 변환이 다양한 실시 예에서 적용될 수 있다. 변수 N의 값은 FFT 및 IFFT 함수에 대하여 임의의 2의 거듭 제곱(a power of two)(예컨대 1, 2, 4, 8, 16 등의)이 될 수 있는 반면에, 변수 N의 값은 DFT 및 IDFT 함수에 대하여 임의의 정수(예컨대 1, 2, 3, 4 등의)가 될 수 있다.

도 2a 및 2b는 무선 전송 및 수신 경로의 예를 도시하고 있으나, 도 2a 및 2b에서 다양한 변화가 이뤄질 수 있다. 예를 들어, 도 2a 및 2b의 다양한 구성 요소는 특정 필요에 따라 결합되거나, 심지어 세분화되거나, 혹은 생략 및 추가적인 구성 요소가 부가될 수 있다. 또한 도 2a 및 2b는 무선 네트워크에서 사용될 수 있는 전송 및 수신 경로 유형의 예를 설명하기 위한 것이다. 임의의 다른 적절한 아키텍처(architectures)가 무선 네트워크에서 무선 통신을 지원하기 위하여 사용될 수 있다.

도 3은 다양한 실시 예에 따른 단말의 일 예를 도시한다.

도 3에 예시된 단말 116의 실시 예는 단지 예시를 위한 것에 불과하고, 도 1의 단말 111-115도 동일 혹은 유사한 구성을 가질 수 있다. 본 개시의 범위를 벗어나지 않는 한, 다양한 구성이 상기 단말들에 적용될 수 있다. 특정 실시 예에서, 도 3에 도시된 단말 116은 스테이션(station, STA)으로서, 그리고 하나 이상의 IEEE 802.11a/b/g/n/ac/ad 표준(specification)에 따라서 통신이 가능하도록 구성될 수 있다.

도 3을 참조하면, 단말 116은 안테나 305, 무선 주파수(RF) 송수신기 310, 전송(TX) 처리 회로 315, 마이크로폰 320 및 수신(RX) 처리 회로 325를 포함한다. 단말 116은 또한 스피커 330, 메인 프로세서 340, 입/출력(I/O) 인터페이스(IF) 345, 키패드 350, 디스플레이 355 및 메모리 360을 포함한다. 메모리 360은 기본 운영 체제(OS) 361 및 하나 이상의 어플리케이션 362를 포함한다.

RF 송수신기 310은 네트워크 100의 기지국으로부터 전송되어 안테나 305를 통해 들어오는 RF 신호를 수신한다. RF 송수신기 310은 수신된 RF 신호를 중간 주파수(IF) 혹은 기저 대역 신호로 생성하기 위하여 하향 변환한다. 상기 IF 혹은 기저 대역 신호는 RX 처리 회로 325로 전달되고, RX 처리 회로 325는 기저대역 혹은 중간 주파수 신호를 필터링, 복호화, 및/또는 디지털화하여 처리된 기저 대역 신호를 생성한다. RX 처리 회로 325는 상기 처리된 기저 대역 신호를 스피커 330으로 전송하거나 (음성 데이터로써) 더 많은 처리를 위하여 메인 프로세서 340으로 전송한다. (웹 브라우징 데이터와 같은)

TX 처리 회로 315는 마이크로폰 320으로부터 아날로그 혹은 디지털 음성 데이터를 수신하거나 메인 프로세서 340으로부터 다른 송신을 위한(outgoing) 기저 대역 데이터(웹 데이터, 이메일, 혹은 대화형 비디오 게임 데이터와 같은)를 수신한다. TX 처리 회로 315는 처리된 기저 대역 혹은 IF 신호를 생성하기 위하여 송신을 위한 기저대역 데이터를 부호화, 다중화 및/또는 디지털화 한다. RF 송수신기 310은 TX 처리 회로 315로부터 상기 송신 기저 대역 혹은 IF 신호를 수신하고, 기저 대역 혹은 IF 신호를 안테나 305를 통하여 전송되는 RF 신호로 상향 변환한다.

메인 프로세서 340은 하나 이상의 프로세서 혹은 다른 처리 장치를 포함하고 단말 116의 전반적인 동작(operation)을 제어하기 위하여 메모리 360에 저장된 기본 운영 체제 361을 실행할 수 있다. 예를 들어, 메인 프로세서 340은 이미 알려진 원리에 따라서 RF 송수신기 310, RX 처리 회로 325, 및 TX 처리 회로 315로부터의 순방향 채널 신호의 수신 및 역방향 채널 신호의 전송을 제어할 수 있다. 일부 실시 예에서, 메인 프로세서 340은 적어도 하나의 마이크로 프로세서 혹은 마이크로 컨트롤러를 포함한다.

또한, 메인 프로세서 340은 시스템 성능을 유지하면서도 ADC 연산에 의한 전력 소비를 줄이기 위한 동작(operation)을 위해 메모리 360에 있는 다른 프로세스 및 프로그램의 실행을 할 수 있다. 메인 프로세서 340은 실행 프로세스의 요구에 따라 데이터를 메모리 360의 내부 혹은 외부로 이동할 수 있다. 일부 실시 예에서, 메인 프로세서 340은 기본 운영 체제 361에 기반하여, 또는 운영자(operator) 또는 기지국들로부터 수신한 신호에 대응하여 어플리케이션 362를 실행하도록 구성된다. 또한, 메인 프로세서 340은 또한 입/출력 인터페이스 345에 결합될 수 있고, 상기 입/출력 인터페이스 345는 단말 116이 랩탑 컴퓨터 및 휴대용 컴퓨터와 같은 다른 장치(device)에 연결될 수 있도록 한다. 입/출력 인터페이스 345는 액세서리들과 메인 프로세서 340 간의 통신 경로이다.

메인 프로세서 340은 또한 키패드 350 및 디스플레이 유닛 355에 결합될 수 있다. 단말 116의 운영자는 단말 116에 데이터를 입력하기 위하여 키패드 350을 사용할 수 있다. 디스플레이 355는 액정 표시 장치(LCD: Liquid Crystal Display) 혹은 웹 사이트로부터 비롯된 문자 및/또는 제한된 그래픽을 렌더링(rendering)할 수 있는 다른 디스플레이가 될 수 있다. 디스플레이 355는 또한 터치스크린으로 구성될 수도 있다.

메모리 360은 메인 프로세서 340과 결합될 수 있다. 메모리 360의 일부는 랜덤 액세스 메모리(RAM: Random Access Memory)를 포함할 수 있고, 다른 일부는 플래시 메모리 혹은 다른 읽기-전용 메모리(ROM: Read-Only Memory)를 포함할 수 있다.

도 3이 단말 116의 한 예를 도시하였으나, 다양한 변화가 도 3에서 이루어질 수 있다. 예를 들어, 도 3의 다양한 구성 요소들은 결합될 수 있고, 세분화 되거나, 생략될 수 있다. 또한, 도 3의 다양한 구성 요소에 추가 구성 요소들이 부가될 수도 있다. 특정 예로써, 메인 프로세서 340은 하나 이상의 중앙 처리 유닛(CPUs) 및 하나 이상의 그래픽 처리 유닛(GPUs)과 같은 멀티 프로세서로 나누어질 수 있다. 또한 도 3이 단말 116을 휴대 전화 혹은 스마트 폰으로 도시하였지만, 단말은 다른 유형의 이동 장치 혹은 고정 장치로써 동작하도록 구성될 수 있다.

무선 통신 시스템은 여러 신호 전파 경로를 포함하는 무선 채널을 통하여 전송 개체에 의해 전송되고, 수신 개체에 의해 수신되는 정보를 이용한다. 무선 채널은 전송기와 수신기가 서로를 바라볼 수 있는 가시선(line-of-sight) 구성 요소를 포함할 수 있다. 무선 채널은 또한 전파 경로에 있는 다양한 장애물에 따라 반사, 산란, 회절을 통해 신호가 수신기로 전파되는 비시선(non-line-of-sight) 구성 요소를 포함할 수도 있다.

"WiFi(Wireless Fidelity)" 혹은 "WiGig(Wireless Gigabit)"로 널리 알려진 IEEE 802.11a/b/g/n/ac/ad 표준에 기반한 시스템의 컨텍스트(context)에서, 상기 개체들은 액세스 포인트(AP: Access Point) 및 스테이션(STA: station) 으로 언급되며 상기 액세스 포인트는 인터넷에 연결된 개체를 의미한다. 공통적인 가정 환경의 예로써, 상기 AP는 인터넷과 연결된 WiFi 라우터(router)를 포함할 수 있다. 상기 AP는 또한 WiFi 칩 혹은 WiFi 칩셋을 포함한 랩탑을 포함할 수 있다. 이러한 시스템과 함께 여러 상황이 일어날 수 있다. 예를 들어, AP는 송신기가 되고 STA는 수신기가 될 수 있다. 다른 예로써, STA는 송신기가 되고 AP는 수신기가 될 수 있다. 또 다른 예로써, STA는 송신기가 되고 다른 STA는 수신기가 될 수 있다. 또 다른 예로써, REF 3 및 REF 4에서 또한 논의 되었듯이, AP는 송신기가 되고 다른 AP는 수신기가 될 수 있다.

IEEE 802.11a/b/g/n/ac/ad 표준에 기반한 시스템은 패킷-기반 시스템으로 언급된다. 이것은 송신기와 수신기 사이에 선행적인(a-priori) 동기화가 없기 때문이다. IEEE 802.11a/b/g/n/ac/ad 표준과 대체로 유사한 IEEE 802.11d 표준을 구체적으로 참조하면, 각 전송된 패킷은 시간 순서대로 두 개의 주요한 부분을 포함한다: 전제부(preamble)와 실제 데이터 또는 정보 부분이다.

도 4는 다양한 실시 예에 따른 패킷(packet)의 구성을 도시한다. 도 4에 도시된 패킷 400의 예는 예시에 불과한 것이다. 본 개시의 범위를 벗어나지 않는 한 패킷 400의 다른 실시 예가 적용될 수 있다. 일 실시 예에서, 도 4에 도시된 패킷 400은 IEEE 802.11ad 표준의 예시적인 패킷이 될 수 있다.

도 4에 도시 된 예에서, 전체 패킷 400은 프리앰블(preamble) 405, 데이터 헤더 410 및 데이터 필드 415를 포함한다. 프리앰블(preamble) 405은 STF(Short training field) 420 및 채널 추정(CE) 필드 425를 포함한다. 데이터 헤더 410은 후속 데이터에 대한 표시를 포함한다. 예를 들어, 데이터 헤더 410은 데이터를 표현하기 위해 송신기에 의해 사용된 변조 및 코딩 방식(MCS, Modulation and Coding scheme)을 포함한다. 다른 예에서, 데이터 헤더 410은 데이터 필드의 크기를 포함한다. 데이터 필드 415는 데이터를 포함하고, 상기 데이터 헤더 410 뒤에 위치된다. 프리앰블(preamble) 405가 먼저 전송된다. 구체적으로 프리앰블 405의 STF 420이 먼저 송신되고, 다음에 프리앰블 405의 CE 필드 425가 송신된다. 데이터 필드 415은 데이터 헤더 410 이후에 송신된다. 그러므로 수신기는 가장 먼저 상기 STF 420을 수신한 후, CE 필드 425를 수신하고, 데이터 헤더 410를 수신하며, 마지막으로 데이터 필드 415를 수신한다. 특정 실시 예에서는 다른 선택적인 정보 필드 430이 데이터 필드 415 뒤에 전송될 수 있다.

도 5는 다양한 실시 예에 따른 패킷 기반 송신 시스템(packet-transmission-based system)에서 패킷을 검색 및 수신하는 절차의 일 예를 도시한다.

흐름도가 일련의 순차적인 단계들 도시하고 있지만, 명시적으로 언급되지 않는 한, 절차의 특정 순서에 대한 시퀀스, 동시적이거나 중첩적인 방식이라기 보다는 순차적인 것에 대한 단계 또는 부분의 절차, 또는 중간 사이 또는 중간 단계의 발생 없이 배타적으로 도시된 단계의 절차로부터 어떠한 추론도 도출되어서는 아니된다. 도시 된 예에 도시된 프로세스는 예를 들어 AP 또는 STA에서의 프로세싱 회로에 의해 구현된다. 실시 예에서, 패킷 전송 기반 시스템은 IEEE 802.11 ad 기반의 시스템이다. 수신기는 도 4에 도시 된 데이터 패킷 400의 구조를 이용하여 도 5에 도시 된 절차 500을 통해 패킷의 데이터를 복원할 수 있다.

501 단계에서, 적어도 하나의 패킷 400의 수신과정이 시작된다. 수신기는 상기 수신기를 위해 의도된 패킷 전송을 가정하고, 패킷 400의 수신을 시도한다. 502 단계에서, 수신기는 앞서 기술한 바와 같이, 수신에 이용하는 기본 통신 파라미터(basic communication parameters)의 변수를 이용하여 패킷의 STF 수신을 시도한다. 기본 통신 패턴은 고 신뢰성 수신을 위한 수신 신호에 대하여 적용되는 이득과 위상의 결정 및 타이밍 및 주파수 동기화(timing and frequency synchronization)를 포함한다. 기본 통신 파라미터 뿐만 아니라 STF의 존재를 결정하는 데 가능한 기법은 다음과 같다. 이 기법은 STF의 가능한 구조에 의존하는데, 여기서 STF는 수신기에 알려진 특정한 시간 영역에서의 의사 잡음(PN) 파형 또는 시퀀스를 포함한다. 수신기는 수신 신호에 상기 파형 또는 시퀀스의 복사본과 상관 연산(correlation)을 수행할 수 있다. 수신기는 상이한 타이밍과 주파수 오프셋을 가정하면서 상기 파형 또는 시퀀스의 복사본에 상이한 타이밍과 주파수 오프셋을 시도할 수 있으며, 또한 수신된 신호에 다양한 이득 및 위상 값을 인가할 수 있다. 임의의 미리 결정된 임계 값 이상의 상관 값은 STF의 존재 뿐만 아니라, 나머지 패킷의 수신을 위해 사용하는 기본 통신 파라미터 산출 값 모두를 표시 할 수 있다. 수신된 신호에 적용되는 이득과 위상의 결정은, 예를 들어 자동 이득 제어(AGC, Automatic Gain Control) 루프를 통해 수신된 신호에 적용되는 이득과 위상의 결정 동작이 본 명세서에서 추가로 논의될 것이다.

503 단계에서, 수신기는 STF 420이 획득되었는지 여부를 확인하기 위해 검사를 수행한다. 예를 들면, 상기 수신기는 수신된 신호의 STF에 대해 상관연산을 수행한다. 상기 수신기는 상기 상관연산이 미리 결정된 임계값을 초과하는지 여부에 기반하여 STF의 존재 여부를 결정한다. 또 다른 예를 들면, 상기 수신기는 수신된 에너지 레벨이 임계값 이상인지 확인하여 STF 420을 획득하였는지 여부를 확인한다. STF 420을 획득하지 않은 경우, 상기 수신기는 STF 420에 대한 검색을 계속 수행하기 위해 501 단계의 동작을 수행한다. 상기 수신기는 STF 420이 획득되었다고 판정한 후, 504 단계에서, 상기 수신기는 채널 추정을 수행하기 위해 패킷 400의 CE 필드 425를 이용한다. 채널 추정을 수행하기 위해 CE 필드 425를 이용함으로써 상기 수신기가 송신 채널을 통해 송신된 정보에 유입된 진폭 및 위상 왜곡을 추정하고 보상할 수 있도록 한다. 상기 수신기는 데이터 헤더 410 및 데이터 필드 415와 같은 패킷의 후속 부분에서 진폭 및 위상 왜곡을 보정 할 수 있다.

505 단계에서, 채널 추정들을 이용하여, 상기 수신기는 데이터 필드 415에서 정보를 복원하기 위해 데이터 헤더 410의 정보를 복원한다. 506 단계에서, 상기 수신기는, 데이터 필드 415의 정보를 복원하기 위해 데이터 헤더 410의 정보를 이용한다. 데이터 필드 415의 데이터의 복원이 완료되면, 단계 507에서, 수신기는 다시 501 단계에서 다음 패킷의 STF 420에 대한 검색을 시작한다.

패킷 400의 구조는 각각의 패킷 400이 상기 수신기가 패킷 내의 데이터에 대하여 우선적으로 동기화하고, 다음에 후속하여 패킷 내의 데이터를 복원할 수 있도록 자기 충족적(self-contained)인 것을 보증한다. 상기 패킷의 구조는 IEEE 802.11 표준에서 설명된 패킷 구조 뿐만 아니라, 유사한 패킷 기반의 시스템과 같은 다른 패킷 기반 시스템의 패킷 구조에서도 사용될 수 있음을 주목해야 한다. 또한, 선택 정보 부분 430과 같은 부가적인 필드는, 데이터 필드 415 뒤에 위치될 수 있다.

또한, 패킷 400의 내용은 변조된(modulated) 심볼(symbols)을 포함한다. 변조된 심볼은 전송되는 입력 비트로부터 송신기에서 유도된다. 변조 프로세스는 입력 비트들의 그룹들을 수집하고, 입력 비트들의 그룹들을 심볼 성상점(symbol constellation point)에 매핑(mapping)하는 과정을 포함한다.

예를 들어, QPSK(Quadrature Phase Shift Keying) 변조에서, 상기 심벌 성상도(constellation)는 하기의 수학식 1과 같은 네 개의 점을 포함한다.

이러한 4개의 점은 2차원에서의 4개의 점을 나타낸다. QPSK 변조를 수행하기 위해서는 전송되는 비트 스트림(bit stream)은 두 비트들의 세트(set)들로 그룹핑된다. 이어서, 두 비트들의 특정 세트는 두 비트들이 나타내는 값에 기반하여 하나의 성상점(symbol constellation point)에 배치된다. 예를 들면 맵핑은

일 수 있다.

성상도 모양이

와 같은 형태인 경우(여기서,

는 허수이고, "a"는 복소수의 진폭,

는 복소수의 위상), 각각의 성상점은 상기 송신기에 의해 부과된 무선 주파수 캐리어 상의 특정 진폭 및 위상의 부과를 나타낸다. 변조 프로세스의 추가적인 세부 사항은 REF 2의 4 장에서 찾을 수 있다.

또한, 송신기에서 채널 인코더는 변조 과정 전에 비트들을 처리한다. 상기 채널 인코더는 비트가 채널 손상하는 경우, 복원되는 비트의 안정성을 증가시키기 위해 비트 스트림에 리던던시(redundancy)를 추가한다. 예를 들어, 특정 채널 인코더는 특정 크기의 입력 비트들의 블록들 상에서 동작하고, 예로 N 비트들의 경우, 2N 비트의 부호화된 블록을 형성하기 위해 N 개의 추가 비트들을 추가한다. 이러한 경우, 상기 추가된 비트들은 패리티 비트(parity bits)일 수 있다. 각각의 패리티 비트는 N개의 정보 비트들의 특정 선형 조합으로서 산출된다. 2비트가 입력 비트 당 출력이기 때문에, 상기 인코더는 "코드율 1/2" 인코더이다. 채널 인코딩의 추가 세부 사항은 REF 2의 8 장에서 찾을 수 있다.

패킷 400의 서로 다른 부분은(예컨대 STF 420, CE 필드 425, 데이터 헤더 410와 데이터 부분 415과 같은) 변조 심볼들을 포함하고 있다.

각 부분은 서로 다른 코딩 또는 변조 방식(scheme)을 사용할 수 있다. 채널 추정을 통해 채널에 유입된 진폭 및 위상 왜곡을 보상한 후, 상기 수신기는 전송 된 원본 비트들을 값을 산출하기 위해 역 프로세싱을 적용한다.

무선 통신 시스템에서, 수신 안테나에 의해 수신된 연속 시간 신호는 연속 시간 아날로그 신호를 별개의 이산 시간 인스턴스(instance)들에 대응하는 샘플들의 시퀀스(sequence)로 변환하도록 처리된다. 이후, 프로세싱은 이산 또는 디지털 샘플들로 수행된다. 상기 프로세스는 아날로그-디지털 변환으로 지칭되고, 아날로그-디지털 컨버터(ADC) 에 의해 수행된다. 상기 ADC 연산에서, 신호 진폭 변화의 예상 범위는 하위 범위(sub-range)들의 세트나 빈(bin)으로 분할된다. 상기 ADC는 일반적으로 특정한 수의 비트에 의해 표현되는 고정적이고 이산적인 특정 출력 값에 의해 특정 하위 범위 혹은 빈(bin)의 범주에 있는 모든 입력 아날로그 신호 값들을 나타낸다. 최고 및 최저 값을 넘어서는 모든 값들은 각각 고정된 최고 및 최저 출력 값으로 표현된다. 상기 하위 범위 또는 빈(bin)의 개수는 정확성의 척도이고, 최고 및 최저 값은 ADC의 동적인 범위를 나타낸다. 예를 들어, 하위 범위 또는 빈(bin)들의 개수는 신호의 스펙트럼 내용의 정확한 표현을 유지하는 ADC의 능력의 척도이다. 빈(bin)들의 수는 ADC의 해상도(resolution)"를 의미할 수 있다. 입력 신호의 특성(예를 들면 모양, 출력, 위상)에 대한 왜곡을 최소화하기 위해, 상기 신호 변화가 ADC의 동적 범위와 일치하도록 입력 신호의 이득을 확대 또는 압축하는 것이 유익하다. 상기 기능은 본 개시의 자동 이득 제어 (AGC) 루프를 통해 구현된다. ADC 동작의 추가 세부 사항은 REF 2의 3 장에서 찾을 수 있다.

도 6a는 다양한 실시 예에 따른 수신기의 특정 안테나에 대응하는 프론트 엔드(front end)의 예를 도시한다. 도 6a에 도시 된 수신기 600의 실시 예는 단지 설명을 위한 것이다. 본 개시의 범위를 벗어나지 않는 한, 수신기 600의 다른 실시 예들이 이용될 수 있다.

수신기 600은 여러 개의 수신 안테나 601을 포함한다. 각각의 안테나에 대한 아키텍처 및 기능은 도 6a에 도시된 수신 안테나 601과 동일할 수 있다. 수신 안테나 601은 전송 개체의 송신 안테나(또는 다중 안테나들)로부터 전파 채널을 통해 도착하는 무선 주파수 (RF) 신호를 수신하는 수신기 600의 요소를 포함한다. 수신된 신호는 저잡음 증폭기(LNA) 602에 의해 처리된다. 예를 들어, LNA 602는 미리 설정된 범위 내의 신호의 동적 범위를 유지하는 특정 성능 기준을 만족하도록 상기 신호의 진폭(어떤 경우에는 위상도 포함)을 수정하여 수신된 신호를 처리한다. 수신 신호의 이득(어떤 경우에 위상도 포함)은 프로세서 623으로부터 입력에 따라 LNA 602에 의해 수정된다. LNA 602로부터의 출력은 대역 통과 필터(BPF1) 603에 의해 처리되어 s(t)로 표기된 신호 604를 출력하고, 여기서 t는 시간이다.

도 6b, 도 6c 및 6d는 다양한 실시 예에 따른 수신기 내의 서로 다른 위치에 있는 신호들의 예를 나타낸다.

도 6b, 6c 및 6d에 도시된 신호 630, 신호 632 및 신호 616의 실시 예들은 단지 설명을 위한 것이다. 본 개시의 범위를 벗어나지 않는 한 신호 630, 신호 632 및 신호 616의 다른 실시 예들이 이용될 수 있다.

도 6b에 도시 된 바와 같이, BPF1 603의 효과는

로 표시된 캐리어 주파수에 대한 특정 대역폭 신호로 s(t)의 크기를 제한한다. 이 대역폭은 일반적으로 상기 신호와 관련된 유용한 정보를 포함한다. 상기 캐리어 주파수 및 상기 대역폭은 일반적으로 수신기 600에 알려져 있다. 상기 신호 s(t)는 믹서 605에 의해 처리되는데, 믹서 605는 상기 캐리어 주파수

와 서로 다른 주파수

에서 정현파(sinusoid)와 신호 s(t)의 곱으로 구성된다. 정현파는 하기의 수학식 2와 같은 형식의 신호일 수 있다.

여기서, 진폭 a, b 및 위상

는 조정 가능한 파라미터들이고, t는 시간을 나타낸다. 일 예에 따른 믹서의 구현은 a=0 또는 b=0을 포함할 수 있고, 위상

을 가능한 작게 하기 위한 메커니즘을 포함할 수 있다.

믹서 605로부터의 출력은 PMA(Post-Mixer Amplifier) 606에 공급되고, 여기서 PMA 606은 프로세서 623로부터의 입력에 따라 이득(가능한 경우에는 위상도 포함)을 수정한다. PMA 606으로부터 출력된 신호는 밴드 패스 필터(BPF2) 607에 공급되고, 여기서 BPF2 607은 중간 캐리어 주파수

주변에 집중된 주파수들의 특정 세트에 신호 진폭으로 제한한다. 믹서 605, PMA 606와 BPF 607의 조합은 중간 주파수 또는 IF 스테이지일 수 있는데, 상기 신호의 주파수 내용은 캐리어 주파수

로 이동되었기 때문이다. 도 6b의 신호 630 및 도 6c의 신호 632의 비교 값은 각각 RF와 IF 신호들 s(t) 및 s₁(t)의 진폭 응답을 각각 나타낸다.

BPF2 607로부터의 출력 신호

608은 LPF1 612 및 LPF2 613뿐 아니라 믹서 609 및 믹서 611로 구성되는 블록에 공급된다. 상기 블록은 동-위상 및 직교 성분

614와

615를 출력한다. 상기 동-위상 및 직교 성분은 상기 신호의 실수 및 허수 성분일 수 있고, 동 위상 및 직교 성분은

로 표시될 수 있다. 여기서

는 허수의 단위이다. 신호 표현의 추가적인 세부 사항은 REF 2의 4 장에서 찾아 볼 수 있다.

믹서 609 및 믹서 611은 같은 주파수

에서 동작하는데, 다만 위상 쉬프터(shifter) 610에 의해 도시된 바와 같이

의 상대적 위상 오프셋을 가진다. 이하에서 논의 된 바와 같이, 상기 믹서의 동작은 정현파와 입력 신호의 곱으로 구성되고, 상기 정현파는

의 주파수를 갖는다. 일반적인 구현에서, 믹서 609와 믹서 611은 각각 정현파

와

와 입력 신호

의 곱으로 구성된다. LPF 612, LPF 613 뿐만 아니라 믹서 609와 믹서 611의 조합도 기저대역 신호

를 출력한다. 신호

는 기저대역 신호라고 불리는데, 이는 주파수 내용이 도 6d에 도시된 바와 같이 0의 주파수로 집중되기 때문이다.

LPF1 612 및 LPF2 613 뿐만 아니라 믹서 609 및 믹서 611의 구현은 상기 신호의 전체 주파수 응답을 유지하는 동안 중심 주파수

에서 중심주파수 0으로 신호

의 주파수 내용을 쉬프트한다.

이어서, 직교 신호

614 및

615의 이득(가능한 경우 위상도 포함)은 각각 프로세서 623으로부터 입력들에 대응하여 VGA1(variable-gain amplifier, 가변 증폭기) 617 및 VGA2 618에 의해 수정된다. 연속 시간 아날로그 신호들인 VGA1 617 및 VGA2 618의 출력은 각각 ADC1 619 및 ADC2 920에 의해 샘플링(sampling)되고, 디지털 형식으로 변환된다. VGA1 617, ADC1 619는

를 입력 받아

621을 출력하고, VGA2 618, ADC2 620은

를 입력 받아

622를 출력한다.

및

에서 n은 이산 시간 인덱스(index)를 의미할 수 있다. 특정 비트 수는 이산 시간 인덱스를 나타내는데 이용되기 때문에

621의 값과

622의 값은 이산 세트(

,

이 취할 수 있는 값들이 연속 세트인 것과 반대로)로 제한된다.

모든 패킷의 첫번째 부분에 포함된 STF는 잘 알려진 특성(내용들(contents)과 같은)과 함께 트레이닝(training) 또는 파일럿 신호를 포함하고, AGC 루프의 교정하는 목적을 위해 전력을 전송한다. 따라서, 상기 전송에 대응하는 샘플

621 및

622 각각은 프로세서 623의 입력이다.

621 및

622를 이용하여, 프로세서 623은 LNA 602, PMA 606과 VGA1 617 VGA2 618이 공급하는 이득(가능한 경우, 위상도 포함)을 결정한다. 상기 이득들은(가능한 경우, 위상도 포함)은

및

이 정확하게 신호

614 및

615의 스펙트럼 내용을 나타내도록 보증하기 위해, 동-위상과 직교 시간 연속 아날로그 신호

614 및

615의 동적 범위가 각각 ADC1 619 및 ADC2 620의 동적 범위에 대응하도록 한 세트이다. 따라서,

614 및

615는 안테나 601에 수신된 신호의 스펙트럼 내용을 정확하게 나타낼 수 있다. REF 1은 샘플 으로부터의 이득(적어도 일부의 경우 위상)을 결정 기술의 세부 사항을 포함한다. 도 6a에 단일 개체로 도시된 수신 안테나 601은 대신에 1차원, 2차원 또는 3차원 배열 패턴을 가지는 안테나들의 배열로 대체될 수 있다.

도 7은 다양한 실시 예에 따른 일차원 수신 안테나 어레이(array)의 일 예를 도시한다.

도 7에 도시 된 안테나 어레이 700의 실시 예는 단지 설명을 위한 것이다. 본 개시의 범위를 벗어나지 않는 한, 안테나 어레이 700의 다른 실시 예들이 이용될 수 있다. 도 7을 참조하면, 안테나 어레이 700은 M개의 수신 안테나들 701을 포함한다. 안테나 701은 RF 신호를 수신하는데, 상기 RF 신호는 LNA 702에 의해 처리된다. 특정 실시 예에서, LNA 702는 도 6a의 LNA 602일 수 있다. 위상 변환기 703을 이용하여, 위상 변환이 LNA 702의 출력 신호에 적용된다. 어레이(array) 내의 다른 수신 안테나들에 대응하는 위상 쉬프터들(phase shifts)은 각각 서로 다를 수 있다. 각각의 안테나 분기(branch) 내의 위상 시프터들(phase shifters) 703으로부터의 출력들(outputs)은 가산기(adder) 704에 의해 합산된다. 가산기 704로부터의 신호 출력은 도6a의 BPF1 603의 입력일 수 있다. 안테나들의 어레이의 전체 효과(net effect)는 선택된 공간적인 방향들(chosen spatial directions)로부터 수신한 신호들을 증폭할 수 있는 것이다. 도 7에 도시된 위상 어레이(phased array)는 비록 여러 개의 개별 안테나 구성요소들로 구성되어 있지만, 동작(behavior)적인 관점에서는 논리적으로 하나의 안테나를 나타내는 것일 수도 있다.

몇몇 시스템에서, 단일 ADC(Analog-to-Digital Converter)가 모든 AGC-루프, 채널 추정, 및 데이터 복원 동작(data recovery operation)에 이용될 수 있다. 다양한 실시 예에 따른 ADC(Analog-to-Digital Converter)는 ADC에서 소비되는 전력을 감소시킬 수 있다. 더 높은 샘플링 레이트(sampling rates)를 요구하는 더 높은 데이터 레이트(data rates)는 더 높은 전력 소모를 야기한다. AGC 세팅 및 채널 추정이 높은 정확도로 알려진 경우, AGC 세팅 및 고-해상(high-resolution) 채널 추정을 수행하는 동안, 데이터를 복원하기 위해 저-해상(lower-resolution) ADC가 이용될 수 있는데, 상기 저-해상 ADC는 상기 ADC로 인한 전력 소비를 감소시키면서, 처리율(throughput)에 대한 성능 손실을 최소화할 수 있다.

일정한 범위 [L, U] 내에서 연속된 값인 아날로그 전압 신호가 ADC(Analog-to-Digital Converter)로 입력되는 것을 고려할 수 있는데, 여기서 L(볼트)은 신호의 최소값이고, U(볼트)는 최대값이다. 각각의 이산 출력 샘플(discrete output sample)을 나타내는 N1 비트를 이용하는 ADC1과 같은 ADC를 고려한다. 이 경우, ADC1의 출력들은

개의 별개의 이산 값일 수 있다. 균일 양자화(uniform quantization)라고 불리는 간단한 양자화 방식(simple quantization scheme)은 상기 ADC가 입력 아날로그 신호 범위 [L, U]를 0에서

까지 인덱스된(indexed)

개의 하위 범위(sub-range)로 나눈 것이다. 특정 하위 범위(sub-range) 내의 모든 입력 아날로그 신호 값에 대해, 출력은 하위 범위 인덱스(sub-range index)의 N1-비트 디지털 표현일 것이다. 각각의 하위 범위는

볼트를 나타낼 것이다. 일 예로, 맵핑하는 과정은, 볼트 하위 범위

에서 모든 입력 아날로그 값을 인덱스 #0(예를 들면, 모든 N1개의 비트가 0인 것과 같은 출력)으로 표현된 상기 이산 샘플에 맵핑하는 과정과, 볼트 하위 범위

에서 모든 입력 아날로그 신호 값을 인덱스 #1(예를 들면, N1-1개의 최상위 비트가 0이고, 최하위 비트가 0인 것과 같은 출력)으로 표현된 상기 이산 샘플로 맵핑하는 과정과, (중략), 마지막 볼트 하위 범위

에서 모든 입력 아날로그 신호값을 인덱스 #

(모든 N1개의 비트가 1인 것과 같은 출력)으로 표현된 상기 이산 샘플로 맵핑하는 과정을 포함할 수 있다.

다음으로, 샘플 당N2 개(N2<N1)의 비트들을 이용하는 ADC2와 같은 다른 ADC(Analog-to-Digital Converter)를 고려한다. 예를 들어, N2=N1-1이라고 하면, ADC2는 ADC1과 비교하여 샘플 당 1비트씩을 적게 이용한다. ADC2의 출력들은 ADC1의 출력들

과 비교하여 절반의 이산 값을 가질 수 있다. 결과적으로, ADC2의 동작에서 입력 신호 하위 범위(sub-range)는 ADC1의 동작에서 하위 범위보다 2배만큼 큰데, 이는 아날로그 입력을 나눌 수 있는 능력이 절반일 수 있기 때문이다. 예를 들어, ADC1에 대하여, 2개의 아날로그 신호를 고려하는데, 여기서 상기 2개의 아날로그 신호는 각각 [

,

] 볼트 및

볼트의 범위에 있다. ADC1이 상기 2개의 아날로그 신호를 이산 샘플로 변환하기 위해 이용되는 경우, 상기 2개의 아날로그 신호는 명백하게 구별될 수 있는데, 각각의 상기 2개의 아날로그 신호들이 N1개의 비트 인덱스 0과 1에 대응하기 때문이다. 그러나 ADC2가 이용되는 경우, 상기 2개의 아날로그 신호들은 둘 다 N2개의 비트 인덱스 0에 대응하기 때문에 구별되지 않을 수 있다. 상기의 설명은 두 개의 ADC(Analog-to-Digital Converter)를 비교하는 경우를 예로서 설명하고 있지만, 일반적으로 샘플 당 더 큰 수의 비트를 이용하는 ADC(Analog-to-Digital Converter)는 다른 아날로그 입력을 구분하는데 있어서 보다 높은 해상도(resolution)를 제공하는데, 이는 출력 샘플들이 입력 아날로그 신호에 대하여 보다 적은 왜곡을 표현한다는 것을 의미할 수 있다.

일반적으로, 가능한 한 높은 ADC 해상도(resolution) 또는 정확도(precision)가 선호된다. 그러나, ADC의 전력 소모는 ADC에 의해 이용되는 샘플 당 비트의 수와 같은 정확도(precision)만큼 증가한다. 이는 ADC 정확도(precision)가 증가할수록, ADC 동작이 가능하도록 요구되는 아날로그 구성요소의 수도 증가하기 때문이며, 이러한 아날로그 구성요소의 증가는 전체 전력 소모의 증가로 야기한다. 2개의 통상의 ADC 구조에 대하여 정확도(precision)의 기능에 따른 ADC 전력 소모 증가를 설명하는 2가지의 예가 하기에 제공된다. 한편 상기 2개의 통상의 ADC 구조는 REF5의 2장에서 설명되어 있다.

첫번째 예로, 플래시(flash) ADC가 제공된다. 플래시 ADC에서,

개의 아날로그 비교기들(comparators)이 N-bit 정확도(precision)을 산출하기 위해 요구된다. 아날로그 비교기는 아날로그 장치인데, 상기 아날로그 장치는 입력으로서 2개의 아날로그 신호를 수신하는데, 여기서 상기 2개의 아날로그 신호 중 하나는 관심 신호(signal of interest)이고, 다른 하나는 기준 신호(reference)이다. 상기 아날로그 신호에 대한 상기 아날로그 비교기의 출력은 관심 신호(signal of interest)가 기준 신호(reference)보다 높은지 낮은지 여부에 따라 아날로그 "high" 또는 "low"를 출력한다. 플래시 ADC의 전력 소모는 비교기들(comparator)의 전력 소모에 의해 기인되는데, 상기 비교기는 상기에서 설명한 바와 같이, 정확도(precision)에 대한 수에 따라 기하급수적으로 증가하여, 기하급수적인 정확도(precision)에 대한 전력 소모 증가를 야기한다. 따라서, N-비트 플래시 ADC는 N-1 비트 ADC보다 2배의 전력을 소모한다. 정확도의 1 비트 감소는 플래시 ADC에 대하여 50%의 전력 절약을 야기한다.

두 번째 예로, SAR(Successive Approximation Register) ADC들이 제공된다. SAR ADC 구조에서, 입력 아날로그 신호에서 이산 샘플로의 변환은 DAC(Digital-to-Analog Conversion) 동작(operation)을 통해 중간(intermediate) 이산 샘플을 아날로그 버전으로 하는 중간 변환을 통해 수행된다. N-비트 정확도(precision)을 위해, 중간 DAC는 아날로그 스위치 및 전류원(또는 전압원) 형태의

개의 아날로그 구성요소의 이용법(usage)을 이용한다. 플래시 ADC의 경우에 있어서, 정확도(precision)과 함께 아날로그 구성요소의 수의 증가는 정확도(precision)에 대한 ADC 전력 소모의 증가를 야기한다.

단일 ADC(Analog-to-Digital Converter)가 통상적으로 모든 AGC-루프, 채널 추정 및 데이터 복원 동작에서 이용된다. 본 개시의 다양한 실시 예에 따른 장치 및 방법은 ADC에 의한 전력 소모 감소할 수 있다. 보다 높은 샘플링 레이트(sampling rate)와 보다 높은 ADC(Analog-to-Digital Converter) 정확도(precision)을 요구하는 보다 높은 데이터 레이트(data rate)들은 높은 전력 소모를 야기한다. ADC 전력 소모는 ADC의 정확도(precision)와 밀접하게 관련된다. 다양한 실시 예에 따른 장치 및 방법은 저-정확도(low-precision) 연산을 허용함으로써 ADC 전력 소모를 감소시킨다. 고 해상(higher-resolution) ADC의 이용을 통해 획득되는AGC 세팅과 채널 추정이 이용된다는 것을 고려하면, AGC 세팅과 채널 추정이 높은 정확도로 알려진 경우, 저 해상(low-resolution) ADC(Analog-to-Digital Converter)로 데이터를 충분히 복원할 수 있다. 다양한 실시 예에 따른 장치 및 방법은 처리율(throughput)에 대한 최소 성능 손실과 함께 ADC 동작으로 인한 전력 소모를 줄이는데 이용될 수 있다.

수신기는 수신 안테나 당 수신된 신호를 처리할 수 있는 2개 이상의 ADC를 포함할 수 있다. 안테나 어레이에서, 같이 동작되는 안테나 구성요소의 구별되는 그룹 또는 세트마다 2개의 ADC들이 이용 가능하다. 상기 안테나 구성요소의 그룹은 상기 각각의 안테나 구성요소들로부터 수신된 신호가 안테나 구성요소들의 배열로 표현된 전체 수신 신호를 산출하기 위해 처리되고 가산되도록 동작된다.

일 실시 예에서, 2 개 이상의 ADC들 중에서 일부는 다른 ADC들보다 더 높은 해상도 (resolution)를 가진다. 상기 해상도(resolution)는 샘플 당 비트 수 또는 비트 수의 용어(term)일 수 있다. 상기 ADC들은 ADC 동작에 대하여 적어도 2가지 모드를 가질 수 있다. 이는 활성(active) 동작 모드 및 비활성(inactive) 또는 유휴(idle) 동작 모드이다. 활성 동작 모드에서, ADC는 입력 아날로그 신호를 이산 샘플로 변환한다. 비활성 동작 모드에서, ADC는 아날로그-디지털 변환을 수행하지 않는다. 비활성 동작 모드는 동작 모드에 비해 적은 전력을 소모한다. 수신된 아날로그 신호에 대하여, ADC들 중 일부는 서로 다른 ADC 해상도에서 아날로그 신호의 서로 다른 부분이 샘플들 또는 디지털 등가물(equivalent)로 변환되는 것과 같은 ADC동작을 수행하기 위해 선택된다.

도 8은 다양한 실시 예에 따른 패킷 탐지 및 수신 절차를 도시한 흐름도이다. 흐름도가 일련의 순차적인 단계를 도시하고 있지만, 명시적으로 언급되지 않는 한, 절차의 특정 순서에 대한 시퀀스, 동시적이거나 중첩적인 방식이라기 보다는 순차적인 단계 또는 부분의 절차, 또는 중간 사이 또는 중간 단계의 발생 없이 배타적으로 도시된 단계의 절차로부터 어떠한 추론도 도출되어서는 아니된다. 예를 들어, 설명된 예에 도시된 프로세스는 단말 내의 프로세싱 회로에 구현될 수 있다.

801 단계에서, 적어도 하나의 패킷 400의 수신 프로세스가 개시된다. 수신기는 상기 수신기를 위해 의도된 패킷 전송이 있다고 가정하고 패킷을 수신을 시도한다. 802 단계에서, 상기 수신기는 수신을 위해 이용하는 기본적인 통신 파라미터(parameter)의 다양한 값들을 테스트하여 가정된 패킷의 STF 부분의 수신을 시도한다. 기본적인 통신 패턴은 높은 신뢰도의 수신을 위해 수신된 신호에 대하여 위상과 이득의 결정 및 타이밍과 주파수 동기화를 포함한다. 기본적인 통신 파라미터 뿐만 아니라 STF의 존재를 결정하기 위해 가능한 기법들이 하기에 기술된다. 상기 기법은 STF의 가능한 구조에 의존하는데, 여기서 STF는 수신기에 알려진 특정 시간영역(time-domain) PN(Pseudo-Noise) 파형 또는 시퀸스(sequences)를 포함한다. 상기 수신기는 이러한 파형 또는 시퀸스의 복사본(copy)과 수신된 신호에 대한 상관 연산(correlation operation)을 수행할 수 있다. 상기 수신기는 동시에 수신된 신호에 다양한 이득과 위상 값을 적용하면서, 서로 다른 타이밍과 주파수 오프셋을 가정하고 시도할 수 있다. 미리 결정된 특정 임계값(threshold) 이상의 상관관계(correlation) 값은 STF의 존재 뿐만 아니라 나머지 패킷의 수신을 위해 이용하는 기본적인 통신 파라미터의 산출(yield) 값 모두를 표시할 수 있다. 예를 들어 수신된 신호에 적용될 이득과 위상의 결정은 AGC 루프를 통해 설명될 수 있다. 2개의 ADC들이 이용 가능하기 때문에, 보다 높은 해상도의 ADC의 이용이 802 단계에서 명시적으로 특정된다.

803 단계에서, STF가 실제로 획득되었는지 여부를 확인하기 위한 검사가 수행된다. 상기 확인을 위해 한가지 가능한 기술은 수신기가 수신된 신호의 STF 에 대해 상관관계 연산을 수행하는 것과, 상기 상관관계가 미리 결정된 임계값(threshold) 이상인지 여부에 기반하여 STF의 존재 유무를 결정하는 것이다. 또 다른 가능한 기술은 수신기가 수신된 에너지 수준이 임계값(threshold) 이상인지 검사하여 상기 STF 420이 획득되었는지 확인하는 것이다. STF가 획득되지 않은 경우, 상기 수신기는 801 단계에서 STF를 탐색한다. STF가 획득된 경우, 상기 수신기는 804 단계의 동작을 수행한다. 804 단계에서, 상기 수신기는 채널 추정을 수행하기 위해 상기 패킷의 CE 필드를 이용한다. CE필드의 이용은 수신기가 전송 채널에 의해 전송된 정보로 유도된 진폭과 위상 왜곡을 추정하고 보상하여 이들의 보정을 제공하는 것을 가능하게 한다. 블록 802에서와 같이, 보다 높은 해상도의 ADC의 이용은 804 단계에서 명시적으로 특정된다.

805 단계에서, 채널 추정을 이용하여 상기 수신기는 데이터 헤더의 정보를 복원한다. 802 단계에서와 같이, 보다 높은 해상도의 ADC의 이용은 805 단계에서 명시적으로 특정된다. 806 단계에서, 보다 낮은 해상도의 ADC는 "유휴"모드에서 "활성"모드로 스위칭되는 반면, 보다 높은 해상도의 ADC는 "활성"모드에서 "유휴"모드로 스위칭된다. 804 단계 및 805단계로부터의 채널 추정 및 데이터 헤더 정보를 각각 이용하여, 낮은 해상도의 ADC가 동작하는 동안 데이터가 복원된다. 상기 복원 동작은 패킷의 데이터 필드의 복원을 위해 저(low) 정확도(precision) ADC를 이용하는데, 이는 상기 패킷의 상기 필드에 대한 전력 소모의 감소를 야기한다. STC, CE 및 프리앰블(preamble) 필드의 크기가 미리 결정되는 반면, 데이터 필드의 크기는 변할 수 있다. 대부분의 패킷에 있어서, 데이터 필드는 STC, CE 및 프리앰블 부분보다 크다(즉, 상기 데이터 필드는 보다 많은 비트를 포함하고 전송 시간이 더 길게 확장된다). 따라서 다양한 실시 예에 따른 장치 및 방법은 일반적으로 상기 패킷의 가장 큰 부분에 대해 소비 전력의 절약을 제공한다.

807 단계에서, 보다 높은 해상도의 ADC는 "유휴(idle)"모드에서 "활성(active)"모드로 스위칭되는 반면, 보다 낮은 해상도의 ADC는 "활성"모드에서 "유휴"모드로 스위칭된다. STF를 검색하는 하기의 동작들은 보다 높은 해상도의 ADC를 이용하여 수행된다.

일 실시 예에서는, 서로 다른 해상도를 가지는 2개의 ADC들 대신에 2개의 해상도를 선택할 수 있는 단일 ADC가 이용되는 경우, 낮은 해상도의 ADC에 대한 모든 단계들은 ADC의 보다 낮은 해상 모드에 대한 단계로 대체될 수 있다. 또한, 보다 높은 해상도의 ADC에 대한 모든 단계는 ADC의 높은 해상 모드에 대한 단계로 대체될 수 있다. 예를 들면, 도8에서 도시된 802, 804 및 805단계에서, 용어 "고-해상 ADC"는 "ADC의 고-해상 모드"로 대체될 수 있다. 806 단계에서, 구성1은 제거되고, 구성2는 "ADC를 저-해상 모드로 동작", 그리고 "저-해상 ADC"는 "ADC의 저-해상 모드"로 대체될 수 있다. 807 단계에서, 구성1과2는 ADC가 고-해상 모드로 스위칭하는 하나의 구성으로 대체될 수 있다.

ADC 단계들을 수행하는 경우, ADC가 올바른 모드에 있도록 ADC 모드 스위칭 시간을 고려하는 추가적인 ADC(Analog-to-Digital Converter) 스위칭 규칙(rule)이 구현될 수 있다. 예를 들면, 805 단계에서, 저-정확도의 ADC는 "유휴"모드에서 "활성"모드로 스위칭될 수 있다. 상기 아날로그 신호는 높은 정확도(precision)의 입력이 되는 것뿐만 아니라 낮은 정확도(precision) ADC(Analog-to-Digital Converter)의 입력이 될 수도 있다. 또한, 저-해상도의 ADC로부터의 디지털 샘플들은 고-해상도의 ADC로부터 출력된 샘플만 사용될 수 있도록 폐기될 수 있다. 806 단계에서, 구성요소 2는 이용되지 않을 수 있다. 저 해상도의 ADC로 제공되는 아날로그 신호와 함께 "유휴"모드에서 "활성"모드로 저-정확도의 ADC를 스위칭하는 것은 801 단계 내지 805 단계 중 어떤 단계에서도 수행이 가능하다는 것을 주목해야 한다. 806 단계 이전에 저-정확도(precision) ADC가 "유휴"모드에서 "활성"모드로 스위칭되는 경우, 저-정확도(precision)으로부터 출력된 디지털 샘플들은 폐기된다.

다른 실시 예에서는, 각각 다른 정확도(precision)을 가진 다수의 ADC의 이용 가능성을 가정하는데, 상기 패킷의 데이터 필드(충분히 복원된)에서의 정보의 변조(modulation) 차수에 대한 충분한 동작을 위해 충분한 정확도(precision)를 구비한 ADC의 선택이 이루어질 수 있다. 변조(modulation) 프로세스는 입력 비트의 그룹을 수집하는 과정과, 상기 입력 비트들은 심볼 성상점(symbol constellation point)으로 맵핑하는 과정을 포함한다.

도 9a 및 9b는 다양한 실시 예에 따른 신호 성상도(signal constellation)의 예를 도시한다.

도 9a를 참조하면, 신호 성상도 900은 4개의 신호 포인트(또는, 점)들로 구성되는 QPSK 변조에 대한 신호 성상도의 예일 수 있다. 도 9b를 참조하면, 신호 성상도 950은 8개의 신호 포인트(또는, 점)들로 구성되는 8-PSK 변조에 대한 신호 성상도의 예일 수 있다. 도 9a 및 9b에 도시된 신호 성상도 900 및 950은 예시적인 것에 불과하다. 본 개시의 범위를 벗어 나지 않는 한 신호 성상도 900 및 950의 다른 실시 예들이 이용될 수 있다.

QPSK 변조에서, 입력 비트들의 특정 세트는 송신기에 의하여 4개의 성상 점(constellation points)들 중 특정한 한 곳에 맵핑된다. 예시적인 맵핑은 앞서 설명한 바와 같이

로 될 수 있다. 유사한 맵핑 규칙이 8-PSK에 이용될 수 있는데, 3 비트들의 특정 세트가 특정 성상 점에 맵핑된다. 예시적인 맵핑은

등이 될 수 있다. 신호 성상 점 중에서 임의의 하나가 동일하게 전송된다고 가정한다면, 신호 성상 점의 평균 전력은 수학식 3과 같이 정의될 수 있다.

여기서 N은 신호 성상 점의 개수를 의미한다. (예를 들면, QPSK인 경우 N=4, 8-PSK인 경우 N=8) 도 9a 및 9b에서 QPSK 및 8-PSK는 동일한 평균 신호 전력을 가진다는 것에 주목할 수 있다. 따라서, 유사한 전송 전력의 사용 및 정해진 전파 손실을 수반한 수신의 사용이 주어지는 경우, 고-정확도(precision)의 ADC는 QPSK보다는 8-PSK를 요구될 것이다. 이것은 주어진 평균 전력을 가진 신호 성상도에 대해서, 더 많은 신호 점을 가진 성상도는 적은 신호 간 거리를 가지게끔 서로 가까이 있을 것이다. 따라서, 동일한 정확도와 거리를 둔 신호 점들을 이야기 설명하기 위하여, 적은 성상도의 경우에 비해서 더 큰 성상도의 경우에 고-해상 ADC를 이용할 필요가 있다. 실제로, 주어진 변조 차수에 대해 사용하는 적절한 ADC 해상도는 시뮬레이션을 통해 결정될 수 있다. ADC 해상도에 대한 변조 차수는 오프라인(offline) 테이블(table, 또는 표)에 저장될 수 있다.

데이터 부분 복원을 위한 최고 해상도 ADC의 사용은 적은 변조 차수의 경우에 필요한 성능에 비해 불필요하게 클 수 있고, 불필요하게 큰 전력 소비를 야기할 수 있다. 따라서, 패킷의 데이터 필드의 변조 차수에 기반하여 패킷의 데이터 필드의 복원을 하는 동안 ADC 해상도를 조정하는 것이 유리할 수 있다. 상기 변조 차수는 패킷의 데이터 헤더 부분에서 결정된다.

도 10은 다양한 실시 예에 따른 패킷 검출 및 수신 절차를 도시한다. 흐름도가 일련의 순차적인 단계를 도시하고 있지만, 명시적으로 언급되지 않는 한, 절차의 특정 순서에 대한 시퀀스, 동시적이거나 중첩적인 방식이라기 보다는 순차적인 단계 또는 부분의 절차, 또는 중간 사이 또는 중간 단계의 발생 없이 배타적으로 도시된 단계의 절차들로부터 어떠한 추론도 도출되어서는 아니된다. 예를 들어 상기 예에서 도시된 프로세스는 단말에 있는 처리 회로에 의해서 구현된다.

1001 단계에서, 적어도 하나의 패킷 400의 수신 프로세스가 개시된다. 수신기는 상기 수신기를 위해 의도된 패킷 전송을 가정하고, 패킷 400의 수신을 시도한다. 1002 단계에서, 상기 수신기는 본원에 기술된 바와 같이 수신을 위해 사용하는 기본 통신 파라미터의 다양한 값을 시험함으로써 가정된 패킷의 STF 의 수신을 시도한다. 기본 통신 패턴은 타이밍과 주파수 동기화, 그리고 높은-신뢰성 수신을 위해 수신된 신호에 관하여 적용되는 이득 및 위상의 결정을 포함한다. 기본 통신 파라미터 뿐만 아니라 STF의 존재를 결정하기 위해 가능한 기법은 하기와 같다. 상기 가능한 기법은 수신기에 알려진 어떤 시간-영역 의사 잡음(PN: Pseudo-noise) 파형 및 시퀀스를 포함하는 상기 STF의 구조에 의존할 수 있다. 상기 수신기는 상기 파형 또는 시퀀스의 복사본과 상기 수신된 신호에 대해 상관관계(correlation) 연산(operation)을 수행할 수 있다. 상기 수신기는 수신된 신호에 다양한 이득 및 위상 값을 적용하면서 상기 시퀀스 또는 파형의 복사본에 서로 다른 타이밍 및 주파수 오프셋을 가정하고 시도할 수 있다. 상기 미리 결정된 특정 임계 값(threshold) 이상의 상관관계 값은 STF의 존재 뿐만 아니라, 나머지 패킷의 수신을 위해 사용하는 기본 통신 파라미터의 산출(yield) 값 모두를 나타낼 수 있다. 예를 들어 자동 이득 제어(AGC) 루프를 통해 수신된 신호에 인가되는 이득 및 위상이 결정될 수 있다. 두 개의 ADC가 이용 가능하므로, 최고 해상도 ADC의 사용은 1002 단계에 명시적으로 개시(disclose)된다.

1003 단계에서, STF가 실제로 요구되는지 확인(verify)하는 검사가 실행된다. 예를 들어, 상기 확인을 위해, 상기 수신기는 수신된 신호의 STF에 대하여 상관관계 연산을 수행할 수 있다. 상기 수신기는 상기 상관관계가 미리 결정된 임계 값 이상인지 여부에 기반하여 STF의 존재 유무를 결정할 수 있다. 또 다른 예를 들어, 상기 확인을 위해, 상기 수신기는 수신된 에너지 레벨이 임계 값 이상인지 여부를 검사하여 STF 420이 획득되었는지 여부를 판정할 수 있다. 상기 STF가 획득되지 않은 경우, 상기 수신기는 1001 단계에서 STF 검색을 수행할 수 있다. 상기 STF가 획득된 경우, 상기 수신기는 1004 단계의 동작을 수행할 수 있다. 1004 단계에서, 상기 수신기는 패킷의 CE 필드를 이용하여 채널 추정을 수행할 수 있다. 상기 CE 필드의 이용은 상기 수신기가 상기 전송 채널을 통해 전송된 정보에 유입된 진폭 및 위상 왜곡에 대한 추정 및 보상을 하고 상기 왜곡에 대한 보정을 할 수 있게 한다. 1002 단계에서와 같이, 최고 해상도 ADC의 사용은 1004 단계에서 명시적으로 특정된다.

1005 단계에서, 채널 추정을 이용하여, 상기 수신기는 데이터 헤더 내의 정보를 복원한다. 1002 단계에서와 같이, 고해상 ADC의 사용은 1005 단계에서 명시적으로 특정된다. 1006 단계에서, 데이터 복원(패킷의 데이터 필드의 복원에 관한)에 사용되는 ADC는 데이터 부분의 변조 차수에 대하여 적절한 정확도(precision)를 갖도록 선택된다. "적절한(adequate)" 정확도(precision)는 만족할만한 데이터의 복원에 사용되는 정확도(precision) 이상의 정확도(precision)을 의미할 수 있다. 이것은 변조 차수 및 ADC 정확도(precision) 사이에 미리 결정된 맵(map)에 기반할 수 있다. 상기 특정 ADC는 "활성" 모드로 스위칭되고 데이터 복원 연산에 사용되는 반면에, 다른 ADC들은 "유휴" 모드로 스위칭된다. 1007 단계에서, 패킷의 데이터 부분의 복원이 완료되면, 최고 해상 ADC는 "활성" 모드로 튜닝되는 반면에, 다른 모든 ADC들은 "유휴" 모드로 스위칭된다. 상기와 같은 방법을 통해 다양한 실시 예에 따른 장치 및 방법은 패킷의 데이터 부분의 변조 차수에 대한 ADC 정확도(precision)를 조정함으로써 레거시(legacy) 방법에 관하여 더 많은 전력 소비 절약을 제공한다는 것이다.

일 실시 예에서, 서로 다른 정확도(precision)를 가진 다중 ADC보다, 선택이 가능한 다중 정확도(precision)를 가진 단일 ADC가 사용될 수 있다. 예를 들어, 도 10의 1002 단계 내지 1005에서, 용어 "최고 해상 ADC"는 "ADC의 최고 해상도"로 대체될 수 있다. 이러한 경우, 1006 단계는 패킷의 데이터 필드에 사용되는 변조 차수(헤더로부터 결정됨)에 기반하여, ADC를 적절한 정확도(precision)로 결정 및 스위칭하는 단계와, 채널 추정 및 헤더로부터 비롯된 정보를 이용하여, 데이터 필드에 있는 정보를 복원하는 단계를 포함하는 동작으로 대체될 수 있다. 이러한 경우, 1007 단계는 ADC를 "유휴" 또는 "비활성" 또는 "최저 전력" 동작 모드로 스위칭하는 동작으로 대체될 수 있다.

데이터 복원 단계가 완료된 후, 수신기가 패킷 전송의 존재를 가정하고 패킷의 STF 필드를 검색하는 유휴 모드 동작에서 전력 절약을 가능하게 하기 위해, 아래의 단계가 수행될 수 있다. 다중 ADC의 경우, 최저 정확도(precision) ADC는 "활성" 모드로 스위칭되는 반면(해당 모드가 아직 되지 않았다면), 다른 모든 ADC는 "유휴" 모드로 스위칭된다. ADC가 선택 가능한 다중 정확도(precision)을 가진 경우, 상기 ADC는 정확도들 중에서 최저 정확도(precision)으로 동작된다. 여기서, 상기 수신기는 패킷 전송, 보다 상세하게는 패킷 앞에 있는 STF 필드를 가정하고 검색하는 유휴 모드에 있다. 이 경우, 하기와 같은 동작들이 수행될 수 있다. 상기 수신기는 최저 ADC 정확도(precision)를 이용하여 패킷 전송의 존재를 검출하려고 시도한다. 예를 들어 상기 패킷 전송의 존재 검출은 수신기가 수신된 신호 에너지의 변화를 검출하려고 시도하는 에너지 검출(energy detection)을 통해 가능할 수 있다. 고 ADC 정확도로 스위치를 트리거(trigger)하는 것과 같은 변화는 성공적으로 타이밍 및 동기화를 복원하고 뿐만 아니라 AGD 루프를 세팅하고, STF를 복원하도록 한다. 패킷의 STF 필드를 검출하기 위한 일부 가능한 기술이 본 개시에 기술될 수 있다. STF 필드에 관하여 성공적인 동작을 위해 요구되는 상기 ADC 정확도(precision)는 STF의 구조(코딩 및 변조)에 대한 정보와 함께 오프라인으로 결정될 수 있다. 이와 달리 STF 검출에 실패한 경우, 상기 수신기는 최저 ADC 정확도(precision)"검색" 모드를 수행할 수 있다. 성공적인 STF의 수신을 한 후, 앞서 기술한 패킷의 채널 추정, 데이터 헤더 및 데이터 필드의 복원 동작이 상기 수신기에서 구현될 수 있다.

일부 실시 예는 (다중 ADC들 중에서) 최고 정확도 ADC와 관계된 AGC 루프 동작을 기술하고 있는데, 여기서 높은-신뢰성 포스트-ADC 수신에 대한 상기 수신된 신호에 관련되어 적용된 상기 이득이 결정된다. 다양한 실시 예는 또한 패킷 상의 데이터 필드를 처리할 때, (다중 ADC 중에서) 저-정확도(precision) ADC 또는 단일 ADC의 저-정확도(precision) 모드 중 어느 하나로 스위칭되는 것을 포함하는 절차의 변형을 설명한다.

수신된 신호에 관하여 인가되는 상기 이득(가능하다면 위상)은 이후의 아날로그-디지털 변환 동작을 수행하는 ADC에 의존하며, 아래의 단계가 수행될 수 있다. 특정 ADC 정확도(precision)에 관계된 다양한 증폭기에 대한 이득(가능하다면 위상)이 세팅되면, 저-정확도(precision) ADC에 관계하여 대응하는 이득(가능하다면 위상)을 결정하는 것이 가능하다. 이러한 산출은 오프라인으로 수행될 수 있다. 예를 들어, 도 6에서 도시된 N1개의 비트 ADC에 관한 특별한 증폭기에 인가되는 상기 이득이 gN1으로 표기된다면, N2 비트 ADC에 관한 동일 증폭기에 인가되는 이득 gN2(N2<N1)는 오프라인으로 계산되어 저장될 수 있다. 높은 정확도(precision) ADC에서 낮은 정확도(precision)로 스위칭이 발생할 때, 상기 증폭기 이득(가능하다면 위상) 또한 갱신된다. 상기 기술한 바와 같이, N-비트 ADC에 관한 ADC 임계 값 세팅 동작은 입력 아날로그 신호 범위(range)의 하위 범위를 결정하고, 분기하여 특정 하위 범위에 있는 모든 입력 신호가 이미 결정된 이산 샘플 값에 맵핑되는 것을 포함할 수 있고, 상기 ADC로부터 나온 N 비트 출력은 특정 값으로 표현될 수 있다. ADC 정확도에 따른 상기 임계 값의 생성 동작은 상기 ADC 정확도(precision)가 변하는 경우 반복되고, 입력 아날로그 신호에 대한 새로운 하위 범위의 세트와 같이 새로운 임계 값의 세트를 생성한다. 저 정확도(precision)에 관한 상기 하위 범위는 채널 추정 및 고 정확도(precision) ADC에 관한 하위 범위에 기반하여 산출될 수 있다.

상기와 같은 다양한 실시 예에 따른 전자 장치는, 채널을 통해 패킷(packet)을 검출하도록 구성되고, 상기 패킷의 TF(Training Field)를 이용하여 아날로그 디지털 변환(ADC: Analog-to-Digital Conversion) 연산의 동작적인 세팅과 통신 파라미터을 설정하도록 구성되고, 상기 채널의 채널 추정(CE: Channel Estimation)을 수행하기 위해 상기 패킷의 채널 추정 부분을 이용하도록 구성되고, 상기 패킷의 상기 채널 추정 부분의 후속(subsequent) 부분에 해당하는 부분과 관련하여 상기 채널에 유입된(introduced) 왜곡을 보상하기 위해 채널 추정을 이용하도록 구성되고, 상기 패킷의 상기 데이터 부분에 사용되는 코딩 배열(scheme) 및 변조 명령을 획득하도록 구성되고, 상기 패킷의 데이터 부분의 복구(recovery)에 이용되는 ADC를 선택하도록 구성되고, 상기 패킷의 데이터 부분에 대응하는 ADC 출력 샘플을 이용하여 상기 패킷의 데이터 부분의 정보를 복구하도록 구성되는 프로세싱 회로를 포함할 수 있다. ADC 정확도는 상기 변조 명령을 포함하는 상기 패킷의 데이터 부분의 정보에 기반하여 선택되고, 상기 ADC는 2개 이상의 ADC의 최저 정확도 ADC를 포함하고, 상기 최저 정확도는 상기 데이터 패킷의 데이터 부분의 상기 변조 명령에 의해 결정된다. 상기 프로세싱 회로는 활성(active) 모드에서 상기 선택된 최저 정밀성 아날로그 디지털 변환을 동작하도록 구성되고, 유휴(idle) 모드에서 2개 이상의 아날로그 디지털 변환 중에서 (최저 정밀성 아날로그 디지털 변환을 제외한) 나머지(remaining) 아날로그 디지털 변환을 동작하도록 구성되며, 상기 선택된 최저 정확도 아날로그 디지털 변환은 상기 패킷의 데이터 부분의 상기 변조 명령에 의해 결정된다.

또한, 단일 아날로그 디지털 변환은 2개 이상의 정밀성 레벨들 사이에서 동작하도록 구성된다. 상기 프로세싱 회로는 상기 아날로그 디지털 변환의 최저 정확도 레벨에 상기 아날로그 디지털 변환의 정확도 레벨을 세팅하도록 구성되고, 상기 최저 정확도는 상기 패킷의 데이터 부분의 상기 변조 명령에 의해 결정된다.

또한, 상기 ADC 연산의 동작적인 세팅은 상기 STF로부터 결정된 상기 ADC 연산의 상기 동작적인 세팅으로부터 유도된다. 상기 ADC 연산의 동작적인 세팅은 아날로그 입력으로부터 상기 ADC로의 맵핑과 상기 ADC로부터 상기 디지털 출력으로의 맵핑을 포함한다.

또한, 상기 프로세싱 회로는 최고 신뢰성 수신에 대한 상기 수신 신호와 관련하여 적용되는 이득과 위상을 결정하기 위해 구성되고, 상기 ADC 연산에 대한 최고 레벨 정밀성을 이용하여 상기 채널 추정 연산을 수행하도록 구성된다.

상기와 같은 다양한 실시 예에 따른 전자 장치의 동작 방법은, 채널을 통해 패킷 전송이 있음을 검출하는 과정과, 상기 패킷의 TF(Training Field)를 이용하여 ADC 연산의 동작적인 세팅과 통신 파라미터를 설정하는 과정과, 상기 채널의 채널 추정을 수행하기 위해 상기 패킷의 채널 추정 부분을 이용하는 과정과, 상기 패킷의 채널 추정 부분의 후속 부분에 대응하는 부분과 관련하여 상기 채널에 유입된 왜곡을 보상하기 위해 상기 채널 추정을 이용하는 과정과, 상기 패킷의 데이터 부분에 이용되는 변조 명령과 코딩 구성을 획득하는 과정과, 상기 패킷의 데이터 부분의 복구에 이용되는 ADC를 선택하는 과정과, 상기 패킷의 데이터 부분에 대응하는 ADC 출력 샘플을 이용하여 상기 패킷의 데이터 부분에 정보를 복구하는 과정을 포함할 수 있다. ADC 정확도는 상기 변조 명령을 포함하는 상기 패킷의 데이터 부분의 정보에 기반하여 선택되고, 상기 ADC는 2개 이상의 ADC의 최저 정확도 ADC를 포함하고, 상기 최저 정확도는 상기 데이터 패킷의 데이터 부분의 상기 변조 명령에 의해 결정된다. 활성(active) 모드에서 상기 선택된 최저 정확도 ADC를 동작하는 과정과, 유휴(idle) 모드에서 2개 이상의 ADC 중 (최저 정확도 ADC를 제외한) 나머지 ADC들을 동작하는 과정을 더 포함하고, 상기 최저 정확도 ADC는 상기 패킷의 데이터 부분의 상기 변조 명령에 의해 결정된다.

또한, 단일 ADC는 2개 또는 그 이상의 정밀성 레벨 사이에서 동작하도록 구성된다. 상기 ADC의 최저 정확도 레벨에 상기 ADC의 상기 정확도 레벨을 세팅하는 과정을 더 포함하고, 상기 최저 정확도는 상기 패킷의 데이터 부분의 상기 변조 명령에 의해 결정된다. 상기 ADC 동작의 상기 동작적인 세팅은 상기 TF로부터 결정된 상기 ADC 동작의 동작적인 세팅으로부터 유도된다. 상기 ADC의 동작의 상기 동작적인 세팅은 아날로그 입력으로부터 상기 ADC로의 맵핑하는 과정과 상기 ADC로부터 디지털 출력으로의 맵핑하는 과정을 포함한다.

또한, 전자 장치의 동작 방법은 최고-신뢰성 수신에 대한 수신 신호와 관련하여 적용된 이득과 위상을 결정하는 과정과, 상기 ADC 동작에 대한 최고 정밀성 레벨을 이용하여 채널 추정 동작을 수행하는 과정을 포함할 수 있다.

상기와 같은 다양한 실시 예에 따른 전자 장치는, 채널을 통해 패킷 전송이 있음을 검출하도록 구성되고, TF(Training Field)를 포함하는 상기 패킷인지 여부를 판정하도록 구성되고, 상기 채널의 채널 추정을 수행하기 위해 상기 패킷의 채널 추정 부분을 이용하도록 구성되는 프로세싱 회로를 포함한다. 상기 프로세싱 회로는 상기 패킷이 상기 패킷에 의해 제공된 수신 에너지 임계값에 기반한 TF를 포함하는 것을 결정하도록 구성된다.

또한, 상기 프로세싱 회로는 상기 채널 추정 부분의 후속 패킷 부분과 관련하여 상기 채널에 유입된 왜곡을 보상하기 위해 채널 추정을 이용하도록 구성된다. 상기 프로세싱 회로는 상기 패킷의 데이터 부분에 이용된 변조 명령 및 코딩 배열(scheme)을 획득하도록 구성되고, 상기 패킷의 데이터 부분의 복구에 이용되는 ADC를 선택하도록 구성되고, 상기 패킷의 데이터 부분에 해당하는 ADC 출력 샘플을 이용하여 상기 패킷의 데이터 부분의 정보를 복구하도록 구성된다.

본 개시가 예시적인 실시 예로 설명이 되었더라도, 당업자에게 다양한 변화 및 수정이 제시될 수 있다. 본 개시는 그러한 변화 및 수정을 첨부된 특허 청구 범위의 범위를 벗어나지 않는 한도에서 포함하고 있음을 목적으로 한다.

Claims

수신기의 동작 방법에 있어서,
채널을 통해 패킷을 수신하는 과정과,
상기 패킷에 기반하여 자동 이득 제어(AGC: auto gain control)을 설정하는 과정과,
상기 패킷에 기반하여 상기 채널에 대한 채널 추정을 수행하는 과정과,
상기 수신기에 포함된 고-해상도(higher-resolution) ADC를 통해, 상기 AGC 설정 결과 및 상기 채널 추정 결과에 기반하여 상기 패킷에 포함된 데이터 헤더를 복원하는 과정과,
상기 데이터 헤더의 복원 결과가 성공인 경우, 상기 수신기에 포함된 ADC들 중에서 저-해상도(lower-resolution) ADC를 선택하는 과정과,
상기 선택된 ADC를 통해, 상기 데이터 헤더의 정보에 기반하여 상기 패킷의 데이터를 복원하는 과정을 포함하는 방법.
삭제
청구항 1에 있어서,
상기 AGC를 설정하는 과정은,
상기 수신기에 포함된 고-해상도(higher-resolution) ADC를 통해, 상기 패킷에 포함된 STF(short training field)에 기반하여 상기 AGC를 설정하는 방법.
청구항 1에 있어서,
상기 채널 추정을 수행하는 과정은,
상기 수신기에 포함된 고-해상도(higher-resolution) ADC를 통해, 상기 채널을 통해 상기 패킷에 포함된 채널 추정 필드에 기반하여 채널 추정을 수행하는 방법.
삭제
삭제
청구항 1에 있어서,
상기 데이터 헤더의 정보는 상기 패킷에 포함된 데이터 필드에 대한 표시를 포함하고,
상기 데이터는 상기 데이터 필드에 포함되는 방법.
청구항 7에 있어서,
상기 데이터 필드에 대한 표시는,
상기 데이터 필드의 크기 또는 MCS(modulation and coding scheme) 중 하나 또는 그 이상을 포함하는 방법.
수신기의 동작 방법에 있어서,
채널을 통해 패킷을 수신하는 과정과,
상기 패킷에 기반하여 자동 이득 제어(AGC: auto gain control)을 설정하는 과정과,
상기 패킷에 기반하여 상기 채널에 대한 채널 추정을 수행하는 과정과,
상기 AGC 설정 결과 및 상기 채널 추정 결과에 기반하여 상기 패킷에 포함된 데이터 헤더를 복원하는 과정과,
상기 데이터 헤더의 복원 결과가 성공인 경우, 상기 수신기에 포함된 ADC의 해상도를 저-해상도(lower-resolution)으로 결정하는 과정, 및
상기 결정된 해상도에 따라 상기 ADC를 통해, 상기 패킷의 데이터를 복원하는 과정을 포함하는 방법.
삭제
수신기에 있어서,
제어부와,
상기 제어부와 동작적으로 결합되고,
채널을 통해 패킷을 수신하도록 구성된 수신부를 포함하고,
상기 제어부는,
상기 패킷에 기반하여 자동 이득 제어(AGC: auto gain control)을 설정도록 구성되고,
상기 패킷에 기반하여 상기 채널에 대한 채널 추정을 수행하도록 구성되고,
상기 수신기에 포함된 고-해상도(higher-resolution) ADC를 통해, 상기 AGC 설정 결과 및 상기 채널 추정 결과에 기반하여 상기 패킷에 포함된 데이터 헤더를 복원하도록 구성되고,
상기 데이터 헤더의 복원 결과가 성공인 경우, 상기 수신기에 포함된 ADC들 중에서 저-해상도(lower-resolution) ADC를 선택하도록 구성되고,
상기 선택된 ADC를 통해, 상기 데이터 헤더의 정보에 기반하여 상기 패킷의 데이터를 복원하도록 구성되는 수신기.
삭제
청구항 11에 있어서,
상기 제어부는,
상기 수신기에 포함된 고-해상도(higher-resolution) ADC를 통해, 상기 패킷에 포함된 STF(short training field)에 기반하여 상기 AGC를 설정하도록 구성된 수신기.
청구항 11에 있어서,
상기 제어부는
상기 수신기에 포함된 고-해상도(higher-resolution) ADC를 통해, 상기 채널을 통해 상기 패킷에 포함된 채널 추정 필드에 기반하여 채널 추정을 수행하도록 구성된 수신기.
삭제
삭제
청구항 11에 있어서,
상기 데이터 헤더의 정보는 상기 패킷에 포함된 데이터 필드에 대한 표시를 포함하고,
상기 데이터는 상기 데이터 필드에 포함되는 수신기.
청구항 17에 있어서,
상기 데이터 필드에 대한 표시는,
상기 데이터 필드의 크기 또는 MCS(modulation and coding scheme) 중 하나 또는 그 이상을 포함하는 수신기.
수신기에 있어서,
제어부와,
상기 제어부와 동작적으로 결합되고,
채널을 통해 패킷을 수신하도록 구성된 수신부를 포함하고,
상기 제어부는,
상기 패킷에 기반하여 자동 이득 제어(AGC: auto gain control)을 설정하도록 구성되고,
상기 패킷에 기반하여 상기 채널에 대한 채널 추정을 수행하도록 구성되고,
상기 AGC 설정 결과 및 상기 채널 추정 결과에 기반하여 상기 패킷에 포함된 데이터 헤더를 복원하도록 구성되고,
상기 데이터 헤더의 복원 결과가 성공인 경우, 상기 수신기에 포함된 ADC의 해상도를 저-해상도(lower-resolution)로 결정하도록 구성되고,
상기 결정된 해상도에 따라 상기 ADC를 통해, 상기 패킷의 데이터를 복원하도록 구성되는 수신기.
삭제