KR102361299B1

KR102361299B1 - 스트라이프 스커미온에 기초한 논리 게이트

Info

Publication number: KR102361299B1
Application number: KR1020200097427A
Authority: KR
Inventors: 문경웅; 황찬용
Original assignee: 한국표준과학연구원
Priority date: 2020-08-04
Filing date: 2020-08-04
Publication date: 2022-02-11

Abstract

본 발명은 스트라이프 스커미온에 기초하여 구성한 논리 게이트에 관한 것으로, 재구성 가능한 논리 게이트는 중금속층, 상기 중금속층 위에 배치되고, 스트라이프 스커미온(stripe skyrmion)이 이동하는 통로로 기능하는 제1 강자성층, 상기 중금속층 위에 상기 제1 강자성층과 평행하게 배치되고, 스트라이프 스커미온이 이동하는 통로로 기능하는 제2 강자성층, 제1 입력 단자를 구비하고, 상기 제1 강자성층 상의 단부에 배치되는 제1 입력단, 제2 입력 단자를 구비하고, 상기 제2 강자성층 상의 상기 제1 입력단이 구비되는 단부와 동일한 단부에 배치되는 제2 입력단, 출력 단자 및 상기 출력 단자를 통해 출력되는 출력 전위의 반전을 제어하는 출력 제어 단자를 구비하고, 상기 제1 강자성층 상의 상기 단부의 반대쪽 단부에 구비되는 출력단, 상기 제1 강자성층의 중간부에 배치되고, 제1 제어 입력 단자를 구비한 제1 제어 게이트, 상기 제2 강자성층의 중간부에 배치되고, 제2 제어 입력 단자를 구비한 제2 제어 게이트 및 스커미온의 스트라이프 현상을 야기하기 위하여 상기 제1 입력단에 인접하게 배치되고, 스커미온의 자기 방향을 고정시키는 고정자를 포함할 수 있다. 이에 따라, 본 개시에서 제안하는 장치는 설정에 따라 AND, NAND, NOR, OR, XOR, XNOR 또는 NOT 등의 논리 소자를 스트라이프 스커미온을 이용하여 구성할 수 있다.

Description

스트라이프 스커미온에 기초한 논리 게이트{LOGIC GATE BASED ON STRIPE SKYRMION}

다양한 실시 예는 논리 게이트 회로에 관한 것으로, 더욱 상세하게는 자성 스커미온에 기초한 재구성 가능한 논리 게이트에 관한 것이다.

전통적인 마이크로 전자 장치는 전자에 기초한 전하 이동 작업을 진행하는 것이지만, 스핀 전자 장치는 전자의 스핀 속성에 기초하여 정보의 저장, 전송과 처리를 수행한다. 스핀 전자장치가 이용하는 자성 스커미온(magnetic skyrmion)은 강자성(ferromagnetic) 층 표면에서 생성되는 소용돌이 모양의 토폴로지 스핀 구조를 말한다. 자성 스커미온은 직경이 수 나노 미터로 매우 작고, 동작을 시작하기 위한 최소 전류 밀도도 상대적으로 작기 때문에 자기 메모리 또는 논리 소자를 구성하는데 유용할 수 있다.

이에 따라 스커미온을 이용한 메모리 소자 및 신호 전달 소자에 관한 특허가 출원되고 등록되어 왔다. 예를 들면 한국등록특허 10-1894756, 10-1902261, 10-1924723, 10-2072069및 10-2099068은 스커미온에 기반한 메모리 소자를 제안하고 있으며, 한국등록특허 10-1825174 및 10-1877899 스커미온에 기반한 신호 전달 소자를 제안하고 있다.

또한, 스커미온을 이용하여 논리 소자를 구성할 수 있는데, 예를 들면, 공개된 중국 특허(2017-11049783)는 자성 스커미온에 기초한 재구성 논리 소자에 대하여 제안하고 있다. 하지만 이 중국 특허에서 제안한 방식은 스커미온을 제어하는데 있어 동기화 문제가 야기될 수 있다.

또한, 시지앙 루오 등은 논문을 통해 스커미온을 이용한 재구성 가능한 논리소자를 제안하고 있다. 그런데 시지앙 루오 등이 제안한 방식은 스커미온을 이용하여 논리 소자를 구성하는데 있어 동기화 문제가 야기될 수 있다.

1. 한국등록특허 제10-1894756호 2. 한국등록특허 제10-1902261호 3. 한국등록특허 제10-1924723호 4. 한국등록특허 제10-2072069호 5. 한국등록특허 제10-2099068호 6. 한국등록특허 제10-1825174호 7. 한국등록특허 제10-1877899호

1. Shijiang Luo, Min Song, Xin Li, Yue Zhang, Jeongmin Hong, Xiaofei Yang, Xuecheng Zou, Nuo Xu, and Long You, "Reconfigurable Skyrmion Logic Gates," Nano letters, 2018, 18, 1180-1184.

본 발명의 다양한 실시 예는 상술한 동기화 문제를 해소할 수 있는 스커미온을 이용한 재구성 가능한 논리 소자를 제공한다.

본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 개시의 다양한 실시 예에 따르면, 재구성 가능한 논리 게이트는 중금속층, 상기 중금속층 위에 배치되고, 스트라이프 스커미온(stripe skyrmion)이 이동하는 통로로 기능하는 제1 강자성층, 상기 중금속층 위에 상기 제1 강자성층과 평행하게 배치되고, 스트라이프 스커미온이 이동하는 통로로 기능하는 제2 강자성층, 제1 입력 단자를 구비하고, 상기 제1 강자성층 상의 단부에 배치되는 제1 입력단, 제2 입력 단자를 구비하고, 상기 제2 강자성층 상의 상기 제1 입력단이 구비되는 단부와 동일한 단부에 배치되는 제2 입력단, 출력 단자 및 상기 출력 단자를 통해 출력되는 출력 전위의 반전을 제어하는 출력 제어 단자를 구비하고, 상기 제1 강자성층 상의 상기 단부의 반대쪽 단부에 구비되는 출력단, 스트라이프 스커미온의 이동을 제어하기 위해, 상기 제1 강자성층의 중간부에 배치되고, 제1 제어 입력 단자를 구비한 제1 제어 게이트, 스트라이프 스커미온의 이동을 제어하기 위해, 상기 제2 강자성층의 중간부에 배치되고, 제2 제어 입력 단자를 구비한 제2 제어 게이트 및 스커미온의 스트라이프 현상을 야기하기 위하여 상기 제1 입력단에 인접하게 배치되고, 스커미온의 자기 방향을 고정시키는 고정자를 포함하고, 상기 제1 강자성층 및 상기 제2 강자성층은 상기 제1 제어 게이트 및 상기 제2 제어 게이트가 구비된 중간부 양쪽의 두 곳에서 서로 접합될 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 스커미온의 이동을 위하여 상기 제1 입력단 및 상기 제2 입력단으로부터 상기 출력단으로 향하는 전류가 상기 중금속층을 따라 진행할 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 제1 입력단은 상기 제1 강자성층 위에 배치되는 방벽층, 상기 방벽층 위에 배치되는 고정층을 포함하고, 상기 고정층, 상기 방벽층 및 상기 제1 강자성층은 MTJ(magnetic tunnel junction)를 형성하고, 상기 제2 입력단은 상기 제2 강자성층 위에 배치되는 방벽층, 상기 방벽층 위에 배치되는 고정층을 포함하고, 상기 고정층, 상기 방벽층 및 상기 제2 강자성층은 MTJ(magnetic tunnel junction)를 형성하고, 상기 제1 입력 단자는 상기 제1 입력단의 고정층에 연결되고, 상기 제2 입력 단자는 상기 제2 입력단의 고정층에 연결될 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 제1 입력단자 및/또는 상기 제2 입력단자에 임계 전압 이상의 전압 또는 임계 전류 이상의 전류를 인가함으로써 상기 형성된 MTJ에 의해 자화 방향이 수직 방향인 스커미온을 생성시키고, 상기 고정자는 상기 생성된 스커미온의 자하 방향과 동일한 방향으로 해당 위치에서의 자화 방향을 고정시켜 상기 스커미온의 이동에 따라 스트라이프 시커미온이 생성되도록 할 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 출력단은 상기 제1 강자성층 위에 배치되는 방벽층, 상기 방벽층 위에 배치되는 고정층 및 상기 고정층 위에 배치되는 반강자성층을 포함하고, 상기 고정층, 상기 방벽층 및 상기 제1 강자성층은 MTJ(magnetic tunnel junction)를 형성하고, 상기 출력단자, 상기 출력 제어 단자는 상기 반강자성층에 연결될 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 출력단은, 상기 출력단 하방의 강자성층에 스커미온이 존재하는 지 여부에 따라 변화되는 저항 값에 기초하여 출력 전위를 출력할 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 제1 제어 게이트는 상기 제1 제어 입력 단자를 통해 인가되는 전압에 기초하여 스트라이프 스커미온의 이동을 중지시키거나 계속 진행시키고, 상기 제2 제어 게이트는 상기 제2 제어 입력 단자를 통해 인가되는 전압에 기초하여 스트라이프 스커미온의 이동을 중지시키거나 계속 진행시킬 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 제1 제에 입력 단자에 인가되는 제1 제어 입력, 상기 제2 제어 입력 단자에 인가되는 제2 제어 입력 및 상기 출력 제어 단자에 입력되는 제3 제어 입력에 기초하여 수행할 논리를 결정할 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 제1 제어 입력, 상기 제2 제어 입력 및 상기 제3 제어 입력에 기초하여 상기 재구성 가능한 논리 게이트를 AND 게이트, OR 게이트, NAND 게이트, NOR 게이트 또는 NOT 게이트로 구성할 있다.

본 개시의 다양한 실시 예에 따르면, 제1 논리 게이트, 제2 논리 게이트 및 제3 논리 게이트의 3개의 논리 게이트를 연결하여 XOR 게이트 또는 XNOR 게이트를 구성할 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 제1 논리 게이트 및 상기 제2 논리 게이트의 제1 입력 단자는 동일한 제1 입력 신호가 인가되도록 제어되고, 상기 제1 논리 게이트 및 상기 제2 논리 게이트의 제2 입력 단자는 동일한 제2 입력 신호가 인가되도록 제어되고, 상기 제1 논리 게이트의 출력 단자의 출력 값에 기초하여 상기 제3 논리 게이트의 제1 입력 단자에 인가되는 입력 신호가 결정되고, 상기 제2 논리 게이트의 출력 단자의 출력 값에 기초하여 상기 제3 논리 게이트의 제2 입력 단자에 인가되는 입력 신호가 결정될 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 제1 논리 게이트는 AND 게이트로 동작하고, 상기 제2 논리 게이트는 NOR 게이트로 동작하고, 상기 제3 논리 게이트는 NOR 게이트 또는 OR 게이트로 동작하여 각각 XOR 게이트 또는 XNOR 게이트를 구성할 수 있다.

본 개시의 다양한 실시 예에 따르면, 상기 제1 논리 게이트는 NAND 게이트로 동작하고, 상기 제2 논리 게이트는 OR 게이트로 동작하고, 상기 제3 논리 게이트는 AND 게이트 또는 NAND 게이트로 동작하여 각각 XOR 게이트 또는 XNOR 게이트를 구성할 수 있다.

본 개시에서 제안하는 장치는 설정에 따라 AND, NAND, NOR, OR, XOR, XNOR 또는 NOT 등의 논리 소자를 스트라이프 스커미온을 이용하여 구성할 수 있다.

본 개시에서 제안하는 장치는 아주 작은 크기에 해당 논리 소자를 구성함으로써 종래의 전자의 이동을 이용한 전자장치보다 집적도를 높일 수 있다.

본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 스커미온(skyrmion)을 생성하고 이동시키는 예를 도시한 도면이다.
도 2는 스커미온의 이동 예를 도시한 도면이다.
도 3 내지 도 5는 스커미온을 이용한 논리 소자의 동작 예를 도시한 도면이다.
도 6은 동기화되지 않은 두 개의 스커미온(20, 22) 생성 시의 이동 예를 도시한 도면이다.
도 7은 스커미온 입자가 길어짐 현상(스트라이프 스커미온)을 도시한 도면이다.
도 8 내지 도 10은 스커미온의 길어짐 현상을 이용한 논리 소자의 동작 예를 도시한 도면이다.
도 11은 다양한 실시 예에 따른 스커미온의 늘어짐 현상을 이용하여 재구성 가능한 논리 게이트를 도시한 도면이다.
도 12는 출력단(160)의 구조 및 동작을 설명하는 도면이다.
도 13은 재구성 가능한 논리 게이트(100)를 이용하여 XOR, XNOR 논리 게이트를 구현하는 예를 도시한 도면이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

이하에서, 본 발명의 이해를 제공하기 위해 특정 세부 사항이 설명될 수 있다. 그러나, 본 발명이 이러한 세부 사항없이 실시될 수 있다는 것은 통상의 기술자에게 명백할 것이다. 또한, 통상의 기술자는 이하에서 설명되는 본 발명의 다양한 실시 예가 프로세스, 장치, 시스템 또는 컴퓨터 판독 가능 매체 상의 방법과 같은 다양한 방식으로 구현될 수 있음을 인식할 것이다.

도면에 도시된 구성 요소는 본 발명의 예시적인 실시 예를 도시하고 있을 뿐이고, 발명을 모호하게 하는 것을 피하기 위한 것이다. 또한, 도면 내의 구성 요소들 간의 연결은 직접 연결로 제한되지 않는다. 오히려, 이들 구성 요소들 사이의 데이터는 중간 구성 요소 또는 장치에 의해 수정, 재 포맷 또는 달리 변경될 수 있다. 또한 추가 또는 더 적은 연결이 사용될 수 있다. "연결된" 또는 "통신적으로 연결된"이라는 용어는 직접 연결, 하나 이상의 중개 장치를 통한 간접 연결 및 무선 연결을 포함하는 것으로 이해되어야 한다.

도 1은 스커미온(skyrmion)을 생성하고 이동시키는 예를 도시한 도면이다.

도 1을 참조하면, 고정층(pinned layer)(10), 방벽층(barrier layer)(11) 및 자유층(free layer)(12)으로 구성되는 MTJ(magnetic tunnel junction)에 의하여 스커미온이 생성될 수 있다. 스커미온은 소용돌이 형태의 모양을 하고 있는 스핀의 구조체로서, 스커미온의 중심과 주변이 서로 반대 방향의 스핀을 가지며 주변으로부터 중심으로 오면서 스핀의 방향이 조금씩 틀어지게 된다. 이러한 스커미온은 MTJ에 일정 크기 이상의 스핀 편향 전류 또는 전압을 인가하면 생성될 수 있다.

생성된 스커미온은 중금속층(heavy metal layer)(13)에 흐르는 전류(14)를 따라 이동할 수 있다. 이때, 스핀 홀 효과(spin hall effect)에 의하여 중금속층(13)에 흐르는 전류(14)에 수직한 방향으로 스핀 전류(15)가 발생할 수 있다. 이에 의하여 스커미온은 직선으로 이동하지 않고 휘어지면서 이동을 하게 된다.

도 2는 스커미온의 이동 예를 도시한 도면이다.

도 2를 참조하면, 스커미온(20)은 중금속층에 흐르는 전류(14)의 힘에 더하여 수직한 방향으로 생성되는 스핀 전류(15)의 힘에 의하여 시간이 (a)->(b)->(c)->(d)로 흐름에 따라 스핀 전류(15)에 의해 가해지는 힘에 의해 중심에서 일 벽면으로 이동하게 된다.

스커미온을 이용한 재구성 가능한 논리 소자는 도 2에 도시된 스커미온의 이동 특성을 이용하여 만들 수 있다.

도 3 내지 도 5는 스커미온을 이용한 논리 소자의 동작 예를 도시한 도면이다.

도 3 내지 도 5에 도시된 바와 같이 스커미온이 이동할 수 있는 제1 통로(30) 및 제2 통로(35)가 있고 제1 통로(30) 및 제2 통로(35)의 중간이 접합되어 있다면 스커미온이 이 접합된 부분에서 다른 통로로 넘어갈 수 있을 것이다.

도 3에 도시된 바와 같이 제2 통로(35)의 입력단에 스커미온(20)이 생성하여 도 2에 도시된 바와 같이 이동한다고 하면 스커미온(20)은 제1 통로(30)의 출력단에 존재하게 되고 제2 통로(35)의 출력단에는 존재하지 않게 된다.

도 4에 도시된 바와 같이 제1 통로(30)의 입력단에 스커미온이 생성하여 도 2에 도시된 바와 같이 이동한다고 하면 스커미온(20)은 도 3에 도시된 바와 동일하게 제1 통로(30)의 출력단에 존재하게 되고 제2 통로(35)의 출력단에는 존재하지 않게 된다.

도 5에 도시된 바와 같이 제1 통로(30) 및 제2 통로(35)의 입력단에서 스커미온(20, 22)이 동시에 생성하여 도 2에 도시된 바와 같이 이동하다가 중간 접합점에서 두 개의 생성된 스커미온이 만난다면 서로 반발력(50)이 생겨 제2 통로(35)의 스커미온(22)이 제1 통로(30)로 이동하지 못하고 제2 통로(35)로 이동하게 된다. 최종적으로 제1 통로(30)의 출력단 및 제2 통로(35)의 출력단 모두에 스커미온이 존재하게 된다.

이때, 입력단에 존재하는 MTJ에 일정 크기 이상의 전류 또는 전압을 인가하면 스커미온이 생성될 수 있으므로, 이진 데이터가 '1'인 경우에 스커미온이 생성될 수 있는 전류 또는 전압을 인가하고 이진 데이터가 '0'인 경우에 스커미온을 생성하지 않는다고 하고, 출력단에 스커미온이 존재하는 경우를 이진 데이터 '1'로 상정하고 스커미온이 존재하지 않는 경우를 이진 데이터 '0'으로 상정하면 위의 동작에 따라 다음 [표 1]과 같은 논리 결과를 획득할 수 있다.

제1 통로 입력 값	제2 통로 입력 값	제1 통로 출력 값	제2 통로 출력 값
0	0	0	0
0	1	1	0
1	0	1	0
1	1	1	1

상술한 [표 1]을 참조하면 제1 통로(30)의 출력단의 결과는 'OR' 게이트로 동작하는 것이고, 제2 통로(35)의 출력단의 결과는 'AND' 게이트로 동작하는 것임을 알 수 있다. 따라서, 스커미온을 이용하여 논리 게이트를 구성할 수 있음을 알 수 있다.

다만 도 5와 같이 스커미온 입자 사이의 반발력(50)에 기초하여 논리 소자를 구성하는 경우 발생하는 두 개의 스커미온 입자 간의 동기화가 중요할 수 있다.

도 6은 동기화되지 않은 두 개의 스커미온(20, 22) 생성 시의 이동 예를 도시한 도면이다.

도 6을 참조하면, 제2 통로(35)의 스커미온(22)은 t0에 생성되고, 제1 통로(30)의 스커미온(20)은 t1에 생성되는 것과 같이 상이한 시간에 생성된다고 가정하자. 그러면 시간 t2에서 제1 통로(30)의 스커미온(20)이 접합부에 아직 도착하지 않아 도 5에 도시된 반발력(50)이 작용하지 않을 수 있다. 따라서, 제2 통로(35)의 스커미온(22)은 접합부에서 제1 통로(30)로 넘어가는 데 있어 저항을 받지 않게 된다. 그 결과로 생성된 2개의 스커미온(20, 22) 모두 제1 통로(30)에 존재할 수 있고, 제2 통로(35)의 출력단에서의 "AND' 게이트의 논리 구성에 있어서 오동작이 발생할 수 있다.

상술한 동기화 문제를 해결하기 위하여 본원 발명의 입자의 이동을 입자가 길어지는 것으로 대체하는 것을 제안한다.

도 7은 스커미온 입자가 길어짐을 도시한 도면이다.

도 7을 참조하면, 도 2와 비교하였을 때, 생성된 입자 형태의 스커미온(70)이 그 형태 그대로 이동하는 것이 아니라 생성된 위치부터 스커미온(70)이 이동 경로를 따라 계속 늘어나 길어지도록 형성할 수 있다.

이러한 늘어짐 현상을 이용하여서도 논리 게이트를 구성할 수 있다.

도 8 내지 도 10은 스커미온의 길어짐 현상을 이용한 논리 소자의 동작 예를 도시한 도면이다.

도 8 내지 도 10을 참고하면, 스커미온의 길어짐 현상을 이용하면 도 3 내지 도 5에 도시된 논리 소자 동작과 동일한 동작을 수행할 수 있을 뿐만 아니라 제1 통로(30)의 스커미온(70)이 먼저 길어지면 제2 통로(35)의 스커미온(75)이 늦게 길어지더라도 접속부에서 반발력이 유지될 수 있기 때문에 정확한 동기화 문제가 해소될 수 있다.

도 7에 도시된 바와 같이 스커미온 입자가 이동하는 것이 아니라 길어지도록 하기 위해서는 스커미온이 가진 자화 방향을 국소적으로 고정시키면 될 수 있다. 일 실시 예에 따라, 자석을 사용하거나, 또는 전자석을 사용하여 스커미온이 가진 자화 방향을 고정시킬 수 있다. 또는 스커미온이 자화되는 방향에 맞추어 자화된 자성체를 자유층(12) 위에 올려둠에 의하여 스커미온이 가진 자화 방향을 고정시킬 수 있다. 또한, 강자성 물질인 자유층(12) 상에 반강자성 물질을 접합함으로써 익스체인지 바이아스(exchange bias) 층을 형성함에 의하여 자화 상태를 한쪽 방향으로 고정할 수 있다.

이렇게 시작부가 고정된 스커미온은 전류의 힘을 받아 이동하면서 입자(particle) 형상이 아닌 스트라이프(stripe) 형상으로 이동하게 되어 도 7에 도시된 바와 같은 늘어짐 현상이 발생할 수 있다.

도 11은 다양한 실시 예에 따른 스커미온의 늘어짐 현상을 이용하여 재구성 가능한 논리 게이트를 도시한 도면이다.

도 11을 참조하면 재구성 가능한 논리 게이트(100)는 중금속층(130) 박막 위에 2개의 스트라이프 스커미온이 이동하게 되는 통로로 기능하는 강자성층(121, 125) 박막을 포함한다. 또한, 재구성 가능한 논리 게이트(100)는 제1 강자성층(121) 상에 논리 게이트의 첫번째 입력 신호를 인가하기 위한 제1 입력단(111) 및 출력단(160)을 구비하고, 제2 강자성층(125) 상에 논리 게이트의 두번째 입력 신호를 인가하기 위한 제2 입력단(115)을 구비할 수 있다. 또한, 재구성 가능한 논리 게이트(100)는 제1 강자성층(121) 및 제2 강자성층(125) 상에 스커미온의 이동을 제어하는 제어 게이트(151, 155)를 구비할 수 있다. 제어 게이트(151, 155)의 제어 입력(C0, C1)을 통해 전압이 인가되면, 게이트 아래의 제어되는 강자성층 영역에서 물성이 변화하여, 이동을 방해하는 반발 쌍극자 힘이 스커미온에 작용하여 스커미온이 더 이상 이동하지 못하도록 할 수 있다.

재구성 가능한 논리 게이트(100)는 스커미온의 스트라이프 현상을 야기하기 위하여 제1 입력단(111) 및 제2 입력단(115) 바로 옆에 스커미온의 자기 방향을 고정시킬 수 있는 고정자(141, 145)를 구비할 수 있다. 일 실시 예에 따라, 제2 입력단(115) 옆에 있는 고정자(145)는 없을 수 있다. 고정자(141, 145)는 상술한 바와 같이 자석, 전자석, 자성체, 익스체인지 바이아스를 형성하도록 하는 반 강자성체일 수 있다.

또한, 재구성 가능한 논리 게이트(100)는 제어 게이트(151, 155)의 양쪽에 제1 강자성층(121)과 제2 강자성층(125)을 연결하는 두 개의 연결부(171, 175)를 구비할 수 있다. 이 연결부에 의하여 제2 강자성층(125)에서 생성된 스커미온이 제1 강자성층(121) 쪽으로 이동할 수 있다.

제1 입력단(111) 및 제2 입력단(115)은 강자성층(121, 125)과 함께 MTJ를 형성할 수 있다. 제1 입력단(111) 및 제2 입력단(115)은 입력 신호(In0, In1)에 기초하여 제1 강자성층(121) 및/또는 제2 강자성층(125)에 스커미온을 생성할 수 있다. 일 실시 예에 따라 입력 신호(In0, In1)의 전압이 임계 전압 이상이 되는 경우 제1 입력단(111) 및/또는 제2 입력단(115) 하방의 강자성층 영역에서 스커미온이 생성될 수 있다. 그리고 중금속층(130)에 인가되어 있는 전류를 따라 생성된 스커미온이 이동하게 되는데 고정자(141, 145)에 의하여 자화 방향이 고정됨으로써 입자의 이동이 아닌 스트라이프 형태로 늘어지면서 이동하게 된다. 일 실시 예에 따라, 제1 입력단(111) 및 제2 입력단(115)의 입력 신호(In0, In1)의 전압이 임계 전압 이하인 경우는 로직 '0'에 대응할 수 있고, 입력 신호(In0, In1)의 전압이 임계 전압 이상인 경우는 로직 '1'에 대응하도록 설정할 수 있다. 또는 이와는 반대로 입력 신호(In0, In1)의 전압이 임계 전압 이하인 경우에 로직 '1'에 대응하고, 입력 신호(In0, In1)의 전압이 임계 전압 이상이 경우에 입력 로직 '0'에 대응하도록 할 수 있다.

출력단(160)은 제1 입력단(111) 및/또는 제2 입력단(115)으로부터 스트라이프 형태로 이동해온 스커미온의 존재 여부를 파악하고 그에 따른 논리 게이트의 출력을 결정할 수 있다.

도 12는 출력단(160)의 구조 및 동작을 설명하는 도면이다.

도 12를 참조하면, 출력단(160)은 강자성층(121)과 함께 MTJ를 형성하는 고정층(163) 및 방벽층(165)과 MTJ 상에 구비되는 반강자성층(161)을 포함하고, 반강자성층(161)에는 출력 제어 단자, 출력 단자 및 그라운드(ground)가 연결될 수 있다.

도 12의 (a) 및 (b)에 도시된 바와 같이, 반강자성층(161)에 양전압을 인가하는 경우 익스체인지 바이아스 효과에 의하여 고정층(163)에 +z(위) 방향으로 자기 모멘트가 고정될 수 있다. 반대로 도 12의 (c) 및 (d)에 도시된 바와 같이, 반강자성층(161)에 음전압을 인가하는 경우 익스체인지 바이아스 효과에 의하여 고정층(163)에 -z(아래) 방향으로 자기 모멘트가 고정될 수 있다.

출력단(160)에 형성된 MTJ의 저항은 터널 자기 저항(terminal magnetic resistance) 효과로 인해 고정층(163)과 강자성층(121)의 자기 모멘트의 상태에 따라 상이할 수 있다.

도 12의 (a)에 도시된 바와 같이 강자성층(121)에 스커미온이 존재하지 않고, 고정층(163)과 강자성층(121)의 자기 모멘트의 방향이 +z 방향으로 일치할 때 MTJ는 낮은 저항 상태에 있을 수 있다. 반면에 도 12의 (b)에 도시된 바와 같이 강자성층(121)에 스커미온이 존재하고, 스커미온의 중심 자기 모멘트의 방향이 고정층(163)의 자기 모멘트의 방향과 반대일 때, MTJ는 높은 저항상태에 있게 된다. 따라서, 동일한 전류가 MTJ에 흐른다고 가정할 때, 도 12의 (a)와 같이 스커미온이 존재하지 않는 경우에는 낮은 전압이 출력 단자(Out)로 출력될 수 있고, 도 12의 (b)와 같이 스커미온이 존재하는 경우 높은 전압이 출력 단자(Out)로 출력될 수 있다.

한편, 도 12의 (c)에 도시된 바와 같이 강자성층(121)에 스커미온이 존재하지 않고, 고정층(163)과 강자성층(121)의 자기 모멘트의 방향이 서로 반대일 때, MTJ는 높은 저항 상태에 있을 수 있다. 반면에 도 12의 (d)에 도시된 바와 같이 강자성층(121)에 스커미온이 존재하고, 스커미온의 중심 자기 모멘트의 방향이 고정층(163)의 자기 모멘트의 방향과 일치할 때, MTJ는 낮은 저항상태에 있게 된다. 따라서, 동일한 전류가 MTJ에 흐른다고 가정할 때, 도 12의 (c)와 같이 스커미온이 존재하지 않는 경우에는 높은 전압이 출력 단자(Out)로 출력될 수 있고, 도 12의 (d)와 같이 스커미온이 존재하는 경우 낮은 전압이 출력 단자(Out)로 출력될 수 있다.

여기서 출력단(160)의 출력 단자(Out)에 높은 전압이 출력되는 경우를 논리 "1"에 대응시키고 낮은 전압이 출력되는 경우를 논리 "0"에 대응시킬 수 있다.

그러면 출력 제어 단자에 양전압(양전류) 또는 음전압(음전류)를 인가함에 따라, 스커미온의 존재 여부에 따른 논리 출력을 반전할 수 있다.

도 11에 도시된 재구성 가능한 논리 게이트(100)의 제어 입력들(C0, C1, C2)을 조정하여 AND, NAND, OR, NOR, NOT 게이트를 구성할 수 있다. 다음 [표 2]는 각각의 논리 게이트를 구성하기 위한 제어 입력들을 도시한 것이다.

논리 게이트	C0	C1	C2
AND	양전압	GND	양전압
NAND	양전압	GND	음전압
OR	GND	양전압	양전압
NOR	GND	양전압	음전압
NOT	음전압	-	음전압

[표 2]에서 NOT 게이트의 경우 입력이 하나이므로 두 개의 입력단(111, 115) 중 어느 하나만을 사용하면 되고, 나머지 하나는 논리 '0'에 해당하는 값을 인가함으로써 구현될 수 있다.

도 11에 도시된 재구성 가능한 논리 게이트(100)를 좀 더 상세히 살펴보면 제어 게이트(151, 155)의 전단은 접합부(171)에 의해 도 8 내지 도 10에 따라 동작하여 제어 게이트(151) 쪽에는 OR 논리에 따라 스커미온이 존재하게 되고, 제어 게이트(155) 쪽에는 AND 논리에 따라 스커미온이 존재하게 된다. 따라서, 제어 게이트(151)에 GND 또는 임계 전압보다 낮은 전압을 인가하여 OFF시키면, OR 논리에 따라 생성된 스커미온이 계속 진행되어 출력단(160)에 다다르게 된다. 그리고, 출력단(160)은 출력 제어 입력(C2)에 따라 OR 논리 결과 값을 출력하거나 NOR 논리 결과 값을 출력할 수 있다. 반대로 제어 게이트(151)에 임계 전압보다 높은 전압을 인가하여 ON시키면, 스커미온이 더 이상 진행하지 못하도록 할 수 있어 OR 논리에 따라 진행해온 스커미온이 출력단(160)으로 진행하지 못하도록 할 수 있다.

유사하게, 제어 게이트(155)에 GND 또는 임계 전압보다 낮은 전압을 인가하여 OFF시키면, AND 논리에 따라 생성된 스커미온이 계속 진행되어 접속부(175)를 통해 출력단(160)에 다다르게 된다. 그리고, 출력단(160)은 출력 제어 입력(C2)에 따라 AND 논리 결과 값을 출력하거나 NAND 논리 결과 값을 출력할 수 있다. 반대로 제어 게이트(151)에 임계 전압보다 높은 전압을 인가하여 ON시키면, 스커미온이 더 이상 진행하지 못하도록 할 수 있어 AND 논리에 따라 진행해온 스커미온이 출력단(160)으로 진행하지 못하도록 할 수 있다.

따라서, [표 2]에 나타나 있는 제어 입력을 도 11에 도시된 재구성 가능한 논리 게이트(100)에 인가함으로써 AND, NAND, OR, NOR, NOT의 논리 게이트를 구현할 수 있다.

도 13은 재구성 가능한 논리 게이트(100)를 이용하여 XOR, XNOR 논리 게이트를 구현하는 예를 도시한 도면이다.

도 13을 참조하면, 3개의 재구성 가능한 논리 게이트(101, 102, 103)를 이용하여 XOR, XNOR 논리 게이트를 구성할 수 있다. 일 실시 예에 따라, 첫 번째 논리 게이트(101)와 두 번째 논리 게이트(102)의 제1 입력단으로 제1 입력 신호(In0)를 입력하고, 첫 번째 논리 게이트(101)와 두 번째 논리 게이트(102)의 제2 입력단으로 제2 입력 신호(In1)를 입력하고, 첫 번째 논리 게이트(101)의 출력단의 결과(Out0)가 세 번째 논리 게이트(103)의 제1 입력단으로 입력되는 제1 입력 신호가 되도록 하고, 두 번째 논리 게이트(102)의 출력단의 결과(Out1)가 세 번째 논리 게이트(102)의 제2 입력단으로 입력되는 제2 입력 신호가 되도록 한 뒤 다음 [표 3]에 나타나 있는 바와 같이 3개의 재구성 가능한 논리 게이트(101, 102, 103)의 제어 입력을 인가하면, XOR 또는 XNOR 논리 게이트를 구성할 수 있다.

논리	C00	C01	C02	C10	C11	C12	C20	C21	C22
XOR	양전압	GND	양전압	GND	양전압	음전압	GND	양전압	음전압
XOR	양전압	GND	음전압	GND	양전압	양전압	양전압	GND	양전압
XNOR	양전압	GND	양전압	GND	양전압	음전압	GND	양전압	양전압
XNOR	양전압	GND	음전압	GND	양전압	양전압	양전압	GND	음전압

[표 3]을 참조하면, 일 실시 예에 따라, 첫 번째 논리 게이트(101)는 AND 논리 게이트로 동작하도록 구성하고, 두 번째 논리 게이트(102)는 NOR 논리 게이트로 동작하도록 구성하고, 세 번째 논리 게이트(103)는 NOR 논리 게이트로 동작하도록 구성하면 XOR 논리 게이트를 구성할 수 있다. 그리고 세 번째 논리 게이트(103)를 OR 논리 게이트로 동작하도록 구성하면 XNOR 논리 게이트를 구성할 수 있다.

다른 일 실시 예에 따라, 첫 번째 논리 게이트(101)는 NAND 논리 게이트로 동작하도록 구성하고, 두 번째 논리 게이트(102)는 OR 논리 게이트로 동작하도록 구성하고, 세 번째 논리 게이트(103)는 AND 논리 게이트로 동작하도록 구성하면 XOR 논리 게이트를 구성할 수 있다. 그리고 세 번째 논리 게이트(103)를 NAND 논리 게이트로 동작하도록 구성하면 XNOR 논리 게이트를 구성할 수 있다.

상술한 각 논리 게이트의 입력 신호(In0, In1)에 따른 출력(Out)의 논리 값은 다음 [표 4]와 같을 수 있다.

In0	In1	Out
In0	In1	AND	NAND	OR	NOR	NOT	XOR	XNOR
0	0	0	1	1	0	1	0	1
0	1	0	1	1	0	1	1	0
1	0	0	1	1	0	0	1	0
1	1	1	0	0	1	0	0	1

상술한 [표 4]에서 논리 '1'은 스커미온이 생성될 수 있도록 하는 임계 전압 이상의 전압 또는 임계 전류 이상의 전류로 정의되고, 논리 '0'은 임계 전압 이하의 전압 또는 임계 전류 이하의 전류로 정의될 수 있다.

상술한 바와 같이 본원 발명은 스트라이프 스커미온 현상을 이용하여 제어 입력에 따라 재구성 가능한 논리 게이트를 제안한다. 스트라이프 스커미온 현상을 이용하여는 경우 하나의 논리 게이트를 나노미터(nano meter) 스케일의 아주 작은 크기로도 구성이 가능하며, 또한, 두 개의 통로를 따라 진행하는 스커미온의 동기화가 필요 없다는 장점을 가진다.

Claims

재구성 가능한 논리 게이트에 있어서,
중금속층;
상기 중금속층 위에 배치되고, 스트라이프 스커미온(stripe skyrmion)이 길어지며 진행하는 통로로 기능하는 제1 강자성층;
상기 중금속층 위에 상기 제1 강자성층과 평행하게 배치되고, 스트라이프 스커미온이 길어지며 진행하는 통로로 기능하는 제2 강자성층;
제1 입력 단자를 구비하고, 상기 제1 강자성층 상의 단부에 배치되는 제1 입력단;
제2 입력 단자를 구비하고, 상기 제2 강자성층 상의 상기 제1 입력단이 구비되는 단부와 동일한 단부에 배치되는 제2 입력단;
출력 단자 및 상기 출력 단자를 통해 출력되는 출력 전위의 반전을 제어하는 출력 제어 단자를 구비하고, 상기 제1 강자성층 상의 상기 단부의 반대쪽 단부에 구비되는 출력단;
스트라이프 스커미온의 진행을 제어하기 위해, 상기 제1 강자성층의 중간부에 배치되고, 제1 제어 입력 단자를 구비한 제1 제어 게이트;
스트라이프 스커미온의 진행을 제어하기 위해, 상기 제2 강자성층의 중간부에 배치되고, 제2 제어 입력 단자를 구비한 제2 제어 게이트; 및
스커미온의 길어지며 진행하는 스트라이프 현상을 야기하기 위하여 상기 제1 입력단에 인접하게 배치되고, 스커미온의 자기 방향을 고정시키는 고정자를 포함하고,
상기 제1 강자성층 및 상기 제2 강자성층은 상기 제1 제어 게이트 및 상기 제2 제어 게이트가 구비된 중간부 양쪽의 두 곳에서 서로 접합되어 있는, 재구성 가능한 논리 게이트.
제1항에 있어서,
상기 스커미온이 길어지며 진행되도록 상기 제1 입력단 및 상기 제2 입력단으로부터 상기 출력단으로 향하는 전류가 상기 중금속층을 따라 진행하는, 재구성 가능한 논리 게이트.
제2항에 있어서,
상기 제1 입력단은 상기 제1 강자성층 위에 배치되는 방벽층, 상기 방벽층 위에 배치되는 고정층을 포함하고, 상기 제1 입력단의 상기 고정층, 상기 방벽층 및 상기 제1 강자성층은 MTJ(magnetic tunnel junction)를 형성하고,
상기 제2 입력단은 상기 제2 강자성층 위에 배치되는 방벽층, 상기 방벽층 위에 배치되는 고정층을 포함하고, 상기 제2 입력단의 상기 고정층, 상기 방벽층 및 상기 제2 강자성층은 MTJ(magnetic tunnel junction)를 형성하고,
상기 제1 입력 단자는 상기 제1 입력단의 고정층에 연결되고,
상기 제2 입력 단자는 상기 제2 입력단의 고정층에 연결되는, 재구성 가능한 논리 게이트.
제3항에 있어서,
상기 제1 입력 단자 및/또는 상기 제2 입력 단자에 임계 전압 이상의 전압 또는 임계 전류 이상의 전류를 인가함으로써 상기 형성된 MTJ에 의해 자화 방향이 수직 방향인 스커미온을 생성시키고,
상기 고정자는 상기 생성된 스커미온의 자화 방향과 동일한 방향으로 해당 위치에서의 자화 방향을 고정시켜 상기 스커미온의 진행에 따라 스트라이프 스커미온이 생성되도록 하는, 재구성 가능한 논리 게이트.
제2항에 있어서,
상기 출력단은 상기 제1 강자성층 위에 배치되는 방벽층, 상기 방벽층 위에 배치되는 고정층 및 상기 고정층 위에 배치되는 반강자성층을 포함하고,
상기 고정층, 상기 방벽층 및 상기 제1 강자성층은 MTJ(magnetic tunnel junction)를 형성하고,
상기 출력단자, 상기 출력 제어 단자는 상기 반강자성층에 연결되는, 재구성 가능한 논리 게이트.
제5항에 있어서,
상기 출력단은,
상기 출력단 하방의 강자성층에 스커미온이 존재하는 지 여부에 따라 변화되는 저항 값에 기초하여 출력 전위를 출력하는, 재구성 가능한 논리 게이트.
제1항에 있어서,
상기 제1 제어 게이트는 상기 제1 제어 입력 단자를 통해 인가되는 전압에 기초하여 스트라이프 스커미온의 진행을 중지시키거나 계속 진행시키고,
상기 제2 제어 게이트는 상기 제2 제어 입력 단자를 통해 인가되는 전압에 기초하여 스트라이프 스커미온의 진행을 중지시키거나 계속 진행시키는, 재구성 가능한 논리 게이트.
제7항에 있어서,
상기 제1 제어 입력 단자에 인가되는 제1 제어 입력, 상기 제2 제어 입력 단자에 인가되는 제2 제어 입력 및 상기 출력 제어 단자에 입력되는 제3 제어 입력에 기초하여 수행할 논리를 결정하는, 재구성 가능한 논리 게이트.
제 8항에 있어서,
상기 제1 제어 입력, 상기 제2 제어 입력 및 상기 제3 제어 입력에 기초하여 상기 재구성 가능한 논리 게이트를 AND 게이트, OR 게이트, NAND 게이트, NOR 게이트 또는 NOT 게이트로 구성하는, 재구성 가능한 논리 게이트.
제9항에 있어서,
제1 논리 게이트, 제2 논리 게이트 및 제3 논리 게이트의 3개의 논리 게이트를 연결하여 XOR 게이트 또는 XNOR 게이트를 구성하는, 재구성 가능한 논리 게이트.
제10항에 있어서,
상기 제1 논리 게이트 및 상기 제2 논리 게이트의 제1 입력 단자는 동일한 제1 입력 신호가 인가되도록 제어되고,
상기 제1 논리 게이트 및 상기 제2 논리 게이트의 제2 입력 단자는 동일한 제2 입력 신호가 인가되도록 제어되고,
상기 제1 논리 게이트의 출력 단자의 출력 값에 기초하여 상기 제3 논리 게이트의 제1 입력 단자에 인가되는 입력 신호가 결정되고,
상기 제2 논리 게이트의 출력 단자의 출력 값에 기초하여 상기 제3 논리 게이트의 제2 입력 단자에 인가되는 입력 신호가 결정되는, 재구성 가능한 논리 게이트.
제11항에 있어서,
상기 제1 논리 게이트는 AND 게이트로 동작하고,
상기 제2 논리 게이트는 NOR 게이트로 동작하고,
상기 제3 논리 게이트는 NOR 게이트 또는 OR 게이트로 동작하여 각각 XOR 게이트 또는 XNOR 게이트를 구성하는, 재구성 가능한 논리 게이트.
제11항에 있어서,
상기 제1 논리 게이트는 NAND 게이트로 동작하고,
상기 제2 논리 게이트는 OR 게이트로 동작하고,
상기 제3 논리 게이트는 AND 게이트 또는 NAND 게이트로 동작하여 각각 XOR 게이트 또는 XNOR 게이트를 구성하는, 재구성 가능한 논리 게이트.