KR20050115242A - 자기 논리 시스템 - Google Patents

자기 논리 시스템 Download PDF

Info

Publication number
KR20050115242A
KR20050115242A KR1020057015477A KR20057015477A KR20050115242A KR 20050115242 A KR20050115242 A KR 20050115242A KR 1020057015477 A KR1020057015477 A KR 1020057015477A KR 20057015477 A KR20057015477 A KR 20057015477A KR 20050115242 A KR20050115242 A KR 20050115242A
Authority
KR
South Korea
Prior art keywords
conduit
magnetic
ferromagnetic
supply
electrical
Prior art date
Application number
KR1020057015477A
Other languages
English (en)
Inventor
러쎌 폴 코우번
Original Assignee
인제니아 테크놀러지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인제니아 테크놀러지 리미티드 filed Critical 인제니아 테크놀러지 리미티드
Publication of KR20050115242A publication Critical patent/KR20050115242A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Logic Circuits (AREA)
  • Non-Mechanical Conveyors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

강자성 도관을 통해 자기 영역 벽의 전파를 수행하는 구동 시스템 및 방법이 설명되었으며, 여기서 발진하는 전기적 전기적 전류는 상기 도관상의 적어도 두개의 이격된 지점들과 전기적 연결을 위하여 채택된 적어도 두개의 전기적 콘택들을 경유하여 발진하는 전류 공급 원으로부터 상기 도관을 통과한다. 강자성 도관은 영역 벽을 유지하고 전파가능한 자기적 재료의 연속하는 트랙으로서 형성된 긴(elongate) 강자성 요소 및 바람직하게는 논리적 기능들이 처리될 수 있는 결과로서 노드들 및/또는 방향 변화들을 제공하는 것에 의해 자기 논리 요소로서 제공하도록 채택된 일련의 어레이내의 구동시스템을 포함하여 이루어진 것으로 설명되었다.

Description

자기 논리 시스템{MAGNETIC LOGIC SYSTEM}
본 발명은 자기 논리 시스템에서 도관(conduit)을 통해 자기 영역 벽의 전파를 위한 구동 시스템 및 방법의 제공 및 그 구동시스템 및 방법과 결합하는 자기 논리 시스템 및 그의 동작방법에 관한 것이다.
국제 특허 출원번호 WO 02/41492는 자기 영역 벽들 또는 식각적으로(lithographically)정의된 자기 도관(conduit)들을 지나가는 솔리톤(solitons)이 사용된 디지털 회로용 신규 시스템을 설명한다. 도관들은 정자기학적으로(magnetostatically) 상호작용하는 단일 영역 입자들의 네트워크들 또는 강자성(ferromagnetic) 재료의 연속적인 서브-마이크론(sub-micron) 폭 트랙들로부터 만들어진 것 중 하나인 것으로 설명되었다.
종래의 마이크로전자 디지털 회로에 있어서, 두개의 부울대수(boolean) 상태 '1' 및 '0'는 하이 전압 및 로우 전압에 의한 신호를 보낸다. 상기 자료에 있어서 제안된 나노마그네틱(nanomagnetic) 회로 도식(scheme)에 있어서, 두개의 부울대수 상태들은 상기 도관내에서 자화(magnetisation)의 방향에 의해 신호를 보낸다. 종래의 마이크로전자 시스템은 전기적으로 도전적인 상호연결의 길이를 따라 전위(potential)의 상승 또는 하강 에지를 전송함으로써 칩상에서의 한 점으로부터 다른 점까지 부울 상태의 변화를 전송한다.
전기적으로 도전성인 재료의 특성은 그런 전위 변화들이 파동 방정식(wave equation)에 따르며, 그래서 상승 또는 하강 에지들은 뚜렷하게(explicitly) 추진될(propelled) 필요가 없었다. 하나의 실시예로 상기 자료에서 제안된 나노마그네틱 회로 도식에 있어서, 부울 대수 상태의 변화는 상기 자기 도관 아래로 자기 영역 벽을 전송함으로써 전달된다. 그러나, 전기적인(electrical) 경우와는 반대로, 상기 영역 벽은 결함을 에지에 속박하기 때문에 자력-추진(self-propelling)하는 것이 아니며, 그래서 뚜렷하게 힘에 의해 이동되어야만 한다. 개시된 자료에 언급된 것에 있어서, 상기 힘은 상기 시스템에 동시적인 계시(synchronous clock)로서 또한 작용하며 시간을 가지고 회전하는 자기장으로부터 나와야만 한다는 것을 제안하였다.
추진하는 영역 벽들에서 상기 회전하는 장은 매우 효과적인 한편, 상대적으로 높은 전류 및 부피가 큰(bulky) 코일이 보통 요구되기 때문에 그런 장(field)을 발생하도록 해야만 하는 것은 불편한 것이다. 특히 이를테면 랩-탑 컴퓨터들 및 이동 전화기와 같은 휴대용 응용기기들에 있어서 이것이 문제가 되는데, 자기장을 발생시키는데 요구된 전력은 제한된 배터리 용량상에 특별한 고갈의 원인이 된다.
따라서 그러한 회로 시스템에서 참고자료에서 설명된 자기 구동 필드가 외부적으로 발생된 고 에너지 입력을 요구하지 않는 자기 영역의 전파를 달성하는 구동 시스템 및 방법, 그 구동시스템 및 방법과 결합하는 자기 논리 시스템 및 그 구동 방법을 제공하기 위한 일반적인 희망(desire)이 있다. 특히 이것은 만약 상기 논리 시스템은 전력 용량이 제한된 실용적인 휴대용 기기들에 적용될 경우이다.
본 발명의 구동 시스템의 동작의 일예, 및 본 발명의 원리에 따른 예시적인 자기 논리 소자들은 첨부되는 도면들에 의해 이하 상세히 설명될 것이다.
도 1은 본 발명에 따른 전파 시스템의 일예를 나타낸 것이다.
도 2는 자기 NOT 게이트에 인가된 도 1의 원리를 나타낸 것이다.
도 3 내지 도 6은 다른 논리 요소들에 인가된 유사한 원리들을 나타낸 것이다.
도 7은 본 발명의 원리를 시험하는 실시예를 도시한 것이다.
본 발명의 목적은 자기 논리 시스템에서 도관(conduit)을 통해 자기 영역 벽의 전파를 위한 구동 시스템 및 방법의 제공 및 그런 구동 시스템 및 방법에 결합하는 자기 논리 시스템 및 그러한 시스템의 동작방법에 관한 것으로서, 종래 시스템들의 여러 단점들을 완화하고 특히 도관을 따라 상기 영역 벽의 이동을 실행하기 위해 요구하는 에너지 입력을 줄이고자 하는 것이다.
본 발명의 특별한 목적은 상기 자료에서 설명된 대안으로서의 구동 시스템 및 방법 및 특히 가변하는 자기장의 응용을 포함하지 않는 시스템 및 방법을 제공하고자 하는 것이다.
따라서, 본 발명의 제 1의 측면에 따르면, 예를 들면 상기 자료에 설명된 것과 같은 회로 시스템에 있어서 강자성 도관을 통해 자기 영역 벽의 전파를 수행하는 구동 시스템은 강자성 도관상에 적어도 두개의 이격된 지점들과 전기적 연결을 만들기 위하여 채택된 적어도 두개의 전기적 콘택들(contacts) 및 상기 콘택들에 발진 전류를 공급하고 따라서 상기 도관을 통해 발진하는 전기적 전류를 보내도록 적소에(in place) 상기 콘택들과 함께 사용하는 전기 전류 원(electrical current source)을 포함하여 이루어진다.
그러한 인가된 전기적 전류는 자기적 영역 벽들 아래의 강자성 재료의 연속적 트랙들을 추진하는 것과 임의의 외부적으로 인가된 자기장을 포함하지 않고 동시적인 계시를 제공하는 것이 효과적이라는 것을 발견하였다. 결과적으로, 본 발명을 결합하는 장치들은 물리적으로 부피가 적고 외부적으로 인가된 자기장을 사용하는 것보다 더 적은 에너지를 사용할 것이다.
본 발명은 임의의 특별한 이론에 필수적으로 제한되지 않는 한편, 상기 인가된 전기적 전류는 "스핀 전달 효과(spin transfer effect)" 의 이유에 따라 강자성 재료의 연속적 트랙들을 아래로 자기적 영역 벽들을 추진하는 것에 있어서 효과적이다.
주로 이런 이론을 요약하는 두개의 매우 중요한 과학적 논문들이 1996년에 Slonczewski(J.C.Slonczewski, J.Magn. Magn. Mater. 159, L1(1996)) 및 Berger(L.Berger, Phys. Rev. B 54, 9353 (1996))에 의해 발표되었다. 약간 다른 형식들을 이용함으로써, 만약 전기적 전류가 두개의 강자성 층들 사이를 지나가면, 상기 도전 전자들은 한 층에서 스핀 극성을 가지게 되어 그들이 다른 층에 토크(torque)를 가한다는 것을 각각 예언했다. 이런 토크는 스핀-전달 토크로 명명되었는데, 그 이유는 한 층으로부터 다른 층으로 전달되는 도전 전자들의 스핀으로부터 생기기 때문이다.
이런 예측의 최초의 증명은 1999년 Myers et al.(E.B.Myers, D.C.Ralph, J.A.Katine, R.N.Louie, R.A.Buhrman, Science 285, 867(1999))에 의해 만들어졌는데, 간단히 상기 두 층들사이에 전기적 전류가 지나감으로써 자기 스핀-밸브로 이루어지는 두개의 강자성 층들 중 하나의 자기적 스위칭에 성공했다. 비록 매우 큰 전류 밀도가 주목할만한 스핀 전달 효과를 달성하기 위해서 요구되지만, 상기 소자들의(보통 100nm x 100 nm) 작은 단면적은 활성(actual) 전류가 매우 작다는 것을 의미하며 고전적인 자기장을 통해 동일한 스위칭을 달성하기 위하여 외부장 코일에 전원을 공급하는데 요구되는 것보다 훨씬 작다. 스핀 전달은 새롭고, 비-고전적 효과이며 자기장의 생성을 포함하지 않는다는 것을 강조하는 것이 중요하다. 스핀 전달의 간단한 개관(overview)은 Ralph(D.Ralph, Science 291,999(2001))에 의해 주어졌다.
본 발명에 따르면 나노마그네틱 논리 소자들에 있어서 영역 벽 도관들을 따라 영역 벽들을 추진하기 위해 사용될 수 있는 스핀 전달 효과를 통해 전기적 전류가 지나감으로써 자기적 영역 벽상에 이행력(translational force)을 가하는 것은 가능하다. 도전 전자들은 상기 영역 벽의 일측에 균일하게 자화된 영역내에서 스핀 극성이 될 것이며; 그들이 상기 벽 자체를 지날 때, 스핀 극성은 상기 벽의 핵심(core)에서 스핀들이 전진하도록 하며 및 상기 벽이 상기 전자 흐름의 방향내에서 이동하도록 한다(즉, 종래 전류 흐름의 방향과는 반대로).
만약 상기 영역 벽(domain wall)이 1㎛이하의 폭 및 50nm이하의 두께의 도관 내부라면, 상기 영역 벽을 이동하는데 요구된 전류는 매우 작다(보통 1mA 이하). 이것은 보통 1A와 비교되는데, 고전적 수단에 의해 상기 동일한 벽을 이동하는데 충분한 고전적 자기장(스트립 라인 필드 코일을 사용하여)을 발생시키기 위해 요구된 전류이며, 따라서 보통 본 발명은 종래 기술에서 제시된 회전 자기장과 비교하여 큰 효율 및 크게 감소된 전력 요구사항들을 가져온다. 논리에 기초해 만들어진 소자들은 더욱 더 효율적이며, 본래 제한된 전력 공급을 가지는 작고 휴대용인 소자들 또는 다른 소자들은 더욱 더 실용적이다.
상기 전기적 전류 원은 상기 콘택들에 발진 전류를 공급하여 상기 콘택들과 적절히 사용시 상기 강자성 도관을 통해 발진하는 전기 전류가 지나가도록 채택된다. 이런 전류가 상대적으로 바람직하게는 100mA이하, 더욱 바람직하게는 10mA이하로 적어질 수 있다는 것이 본 발명의 장점이다. 발진 주파수는 1 KHz 부터 수백 MHz, 예를 들면, 1kHz 및 1GHz사이 특히, 20kHz 및 500MHz사이이다. 사인곡선(sinusoidal), 삼각형 또는 구형파 또는 비트 시퀀스(bit sequence) 제한 없이 임의의 적당한 발진 파형이 사용될 수 있다.
또 다른 측면에 있어서, 본 발명은 영역 벽을 유지하고 전파할 수 있는 자기 재료의 연속적 트랙으로서 형성된 길게된 강자성 요소, 특히 보통 긴(elongate), 평면의(planar), 얇은 층 강자성 구조를 포함하는 자기 논리 시스템용 강자성 도관 및 상기 도관 또는 그의 일부의 길이를 따라 이격된 상기 설명된 것과 같은 일련의 전기적 콘택들을 포함하여 이루어지는 구동 시스템을 포함하여 이루어진다. 따라서 상기 도관은 예를 들면 여기에 참고자료로서 포함된 국제 특허 출원 WO 02/41492 내용에 설명된 상기 도관 구조들 중 하나이다.
예를 들면, 상기 일련의 어레이에서의 상기 콘택들(contacts)은 예를 들면 다른 인접 쌍들 사이에서의 저항의 불연속성을 피하기 위하여 동일하게 이격될 수 있다. 다르게는 상기 콘택들은 불규칙적으로 이격되거나 원하는 효과를 생성하기 위하여, 예를 들면 특별한 논리적 기능 등을 실행하기 위하여 도관내에서 적당한 구조적 특징과 관련한 도관내에서의 불연속을 도입하고, 증대시키거나 변경하기 위하여 특별한 불균일한 간격 패턴을 가질 수 있다.
적어도 두 개의 전기적 콘택들을 상기 강자성 도관을 따라 적어도 두 개의 이격된 지점들과 전기적으로 연결시킴으로써, 상기 도관을 따라 전기적 전류가 통과하여 영역 벽이 그들사이에서 길이방향으로(longitudinally) 이동될 수 있도록 한다. 상기 적어도 두개의 전기적 콘택들은 바람직하게는 상기 도관을 따라 보통 길이 방향으로 흐르도록 전기적 전류를 인가하기 위하여 상기 도관상에 배치된다. 더욱 바람직하게는, 각각의 구동 콘택은 상기 트랙 또는 그의 일부를 지나 세로로(transversely) 연장하는 콘택 부재를 포함하여 이루어진다.
바람직한 실시예에 있어서, 상기 구동 시스템은 상기 도관 또는 그의 일부의 길이를 따라 상기 설명된 것과 같은 구동 콘택들의 일련의 어레이를 포함하여 이루어지며, 상기 전기적 전류 원은 각각의 도관에 발진하는 전류를 공급하도록 채택되는데, 상기 공급은 상기 길이를 따라 적어도 360° 사이클을 완성하기 위하여 상기 어레이의 인접 구성원들 사이에 순차적으로(sequentially) 상 천이된다. 영역 벽 전파의 단향성(unidirectionality)을 유지하기 위하여 인접하는 콘택 쌍들 사이에서의 상기 상 천이는 180°이하가 되어야만 하며 따라서 적어도 3개의 콘택들에 있어서 360°사이클을 완성하기 위하여 요구될 것이라는 것을 보여준다.
하나의 사이클은 바람직하게는 3개의 콘택들 이상을 포함하여 이루어진다. 다수의 사이클들은 상기 어레이의 길이를 따라 완성될 수 있을 것이다. 다수의 사이클들이 상기 길이를 따라 완성되면, 상기 상 천이의 방향성은 상기 어레이(array)의 순차(sequence)를 따라 점진적으로 될 것이고, 상기 어레이의 순차를 따른 점진적인 상 천이의 패턴은 연속적인 사이클들과 함께 반복된다.
따라서, 회전하는 자기장을 통해 종래 기술에서 달성된 방향성 및 동시적 계시(clocking)는 또한 스핀 전달 추진(propulsion)을 통해 달성될 수 있다.
콘택들이 적당하게 상 천이된 순차에서 도시적으로 나타나는 한, 상기 콘택들은 균등하게 이격되어야 한다는 요구를 필요로 하지 않는다. 유사하게, 편의를 위해서, 인접한 콘택들에서 상기 공급 사이에 이격하는 상(phase)은 보통 상기 어레이를 따라 일정한 것이 보통 바람직하지만, 이것은 본 발명의 이러한 실시예의 요구사항이 아니며, 어떤 응용에 대하여는 이것은 덜 규칙적인 배치가 바람직할 것이다.
일반적으로, 그런 시퀀스(sequence)에 있어서의 각각의 콘택으로의 상기 발진 전류 공급은 단지 상만 다를 뿐 편의상 동일한 진폭, 주파수 및 파형을 가질 것이다. 어떤 응용을 위하여 진폭 및/또는 주파수 및/또는 파형을 가변시키는 둘 또는 그 이상의 공급들은 단향성을 위하여 상기 어레이의 순차를 따라 점진하는 상기 상 천이가 단일 방향내에 있어야만 한다는 조건에 지배를 받는 것으로 고려될 수 있을 것이다. 상기 전기적 전류 원은 임의의 알려진 방식에 있어서 다수의 요구된 상 천이된 공급들을 제공하도록 채택될 수 있을 것이다.
편리하게도, 상기 순차적으로 상 천이된 배치(arrangement)는 구동시스템이 상기 설명된 바와 같은 구동 콘택들의 일련의 어레이를 포함하여 이루어지는 식으로 달성되며, 콘택들은 서로 맞물린(interdigited) 경향으로 연결된 다수의 별개의 그룹들을 포함하여 이루어지며, 각각의 그룹은 공통의 전기적 공급과 함께(단일 공급 수단 또는 다수의 동일한 동시적 공급 수단 또는 그의 결합을 의미하는) 하나 또는 그 이상의 콘택들을 포함하여 이루어지며, 상기 각각의 전기적 공급들은 개별적으로 위상을 가진다. 상기 별개의 위상은 이를 테면 상기 공급이 반복 그룹 패턴 당 적어도 하나의 360°사이클을 완성하기 위하여 상기 어레이의 인접하는 구성원들 사이에서 순차적으로 상 천이된 것이다.
예를 들면 상기 전기적 전류 원은 세 개의 서로 맞물린 콘택 그룹들에 공급된 별도의 세 개의 상 천이된 공급들을 공급하도록 채택된 것으로서, 바람직하게는 각각의 공급은 보통 다른 두개의 상으로부터 ±120°주위에 있다.
바람직하게는 연속하는 트랙은 1㎛ 이하의 폭을 가지며, 더욱 바람직하게는 200nm이하, 더 바람직하게는 150nm이하 및 가장 바람직하게는 100nm이하의 폭을 가진다. 상기 트랙 폭은 일정할 수 있으며 급작스럽게 또는 점진적으로 가변될 수 있는데, 예를 들면, WO 02/41492에 설명된 방식과 같이 자기 논리 요소를 창출하도록 상기 도관내에서 전파 에너지의 불연속을 생성하거나 완화시키기 위한 것이다.
상기 트랙의 관통 두께는 바람직하게는 50nm이하이고, 더욱 바람직하게는 5 및 20nm사이에 있다. 5nm 이하에서, 재료 불일치 및 생산 어려움들은 더욱 커지기 쉽다. 더 큰 두께에서는 전력 요구가 상승할 것이다. 다시, 상기 두께는 임의의 주어진 자기 논리 요소 또는 소자에 있어서 상기 트랙의 길이에 걸쳐 일정할 수 있으며, 또는 상기 트랙을 따라 전파 에너지에서의 불연속을 도입하거나 완화하기 위하여 급작스럽게 또는 점진적으로 가변될 수 있을 것이다.
상기 자기 요소들은 바람직하게는 이를 테면 퍼멀로이(Permalloy, Ni80Fe20) 또는 CoFe와 같은 연한(soft) 자기 재료로 형성된다.
상기 도관의 상기 자기 재료는 기판상에 형성될 수 있을 것이다. 상기 기판은 전기적 절연물(insulator)이거나 또는 상기 기판 및 상기 도관의 벌크(bulk) 재료사이에 절연 장벽 층을 가진다. 예를 들면 실리콘 기판이 그 위에 이산화 규소 장벽층을 가지고 사용될 수 있다.
본 발명의 또 다른 측면에 있어서, 논리 소자용 자기 논리 요소는 영역 벽을 유지하고 전파가 가능하며 상기 도관 또는 적어도 그의 일부의 길이를 따라 상기 설명된 바와 같은 일련의 구동 콘택 어레이로 이루어지는 구동 시스템을 제공하는 적어도 하나의 도관을 포함하여 이루어지며, 상기 도관은 논리적 기능들이 처리될 수 있는 결과로서 노드들 및/또는 방향 변화들을 제공하는 것에 의해 또한 채택될 수 있다.
논리 소자의 요소 또는 논리 소자 또는 논리 회로의 요소에 대한 여기에서의 참고자료들은 효과적인 논리-기반 시스템을 만드는 데 필요한 것으로서 그 기술분야에서 알려진 모든 회로 요소들 또는 소자들로 연장하는 것으로서 읽혀지도록 의도되었으며, 특히 연속하는 상호연결, 코너들(corners), 분기된 상호연결 또는 접합들 및 AND,OR 및 NOT 게이트들과 같은 논리 게이트들을 포함하는 상호연결들을 포함하여 이루어지는 그룹으로부터 선택된 소자들 또는 회로 요소들이다. 그들로부터 만들어진 논리 회로들은 일반적인 방법으로 적당한 배치(arrangement)로서 상기 설명한 것의 일부 또는 전부로부터 선택된 다수의 요소들을 포함한다.
요소들은(elements) 예를 들면 국제 특허 출원 WO 02/41492에 설명된 아키텍처(architecture)일 것이다. 효과적인 상호연결들 및 게이트들을 생성하기 위하여, 엄격한 선형성(linearity)으로부터 편향(deviation)은 도관내에서 노드들,접합들 및 방향 변화들의 준비를 통해 필요할 것이며, 상기 트랙을 따라 덜 효과적인 연결(coupling)을 생성하도록 의도하며 영역 벽을 전파하기 위하여 요구된 에너지를 증가시킬 것이다. 영역 벽 전파 에너지에서의 상기 결과적인 불연속은 본 발명에 따라 논리 상호연결들 및 게이트들 및 그와 유사한 것에서 이용된다.
본 발명의 또 다른 측면에 있어서, 예를 들면, 상기 참고자료에서 언급된 것과 같은 논리 시스템에서, 강자성 도관을 통해 자기 영역 벽을 전파하는 방법은 그위에 있는 적어도 두개의 지점들 사이에서의 상기 도관을 따라 발진하는 전기적 전류를 인가하는 것을 포함하여 이루어진다. 특히, 상기 방법은 적어도 그 길이의 일부에 대해 그를 따라 연속적으로(serially) 배치된 다수의 지점들에서 상기 도관을 따라 전기적 전류를 인가하는 것을 포함하여 이루어진다.
바람직한 실시예에서, 상기 방법은 그를 따라 연속적으로 배치된 다수의 지점들에서 상기 도관을 따라 발진하는 전기적 전류를 인가하는 것을 포함하여 이루어지며, 여기서 상기 전기적 전류 공급은 상기 길이를 따라 적어도 360°사이클을 완성하도록 상기 열의 인접하는 구성원들 사이에서 연속적으로 상 천이된다.
더욱 바람직하게는, 상기 방법은 전기적 전류가 서로 맞물린(interdigited) 경향으로 연결된 다수의 별개의 그룹들로 이루어진 콘택들에 공급되는 식으로 그들을 따라 연속적으로 배치된 다수의 점들에서 상기 도관을 따라 발진하는 전기적 전류를 인가하는 것을 포함하여 이루어지며, 그룹내에서 각각의 콘택은 동일한 전기적 공급을 가지고 공급되며, 상기 각각의 전기적 공급들은 개별적으로 위상을 가지는데, 이를 테면 상기 공급이 반복 그룹 패턴 당 적어도 하나의 360°사이클을 완성하기 위하여 상기 어레이의 인접하는 구성원들 사이에서 순차적으로 상 천이된 것이다. 예를 들면 상기 세개의 별도의 전압들은 세개의 서로 맞물린 콘택 그룹들에 공급되며, 바람직하게는 각각의 전압은 보통 다른 두개의 상으로부터 ±120°주위에 있다.
본 발명의 또 다른 측면에 따르면, 자기 논리 회로용 자기 논리 상호연결은 그안에 영역 벽을 전파하도록 상기에 설명된 상기 구동 시스템 또는 방법을 결합하는 상기 설명된 적어도 하나의 요소를 포함하여 이루어진다. 본 발명의 또 다른 측면에 따르면, 자기 논리 회로용 자기 논리 게이트는 그안에 영역 벽을 전파하도록 상기에 설명된 상기 구동 시스템 또는 방법을 결합하는 상기 설명된 적어도 하나의 요소를 포함하여 이루어진다. 본 발명의 또 다른 측면에 따르면, 자기 논리 회로는 그안에 영역 벽을 전파하도록 상기에 설명된 상기 구동 시스템 또는 방법을 결합하는 상기 설명된 적당하게 설계된 다수의 자기 논리 상호연결 및 자기 논리 게이트들을 포함하여 이루어진다. 그러한 회로에 있어서, 본 발명의 제 1 측면에 따른 자기 논리 요소들은 OR 게이트들, AND 게이트들 및 NOT 게이트들 및 그들의 임의의 결합 또는 적당한 상호연결과 함께 임의의 다른 알려진 논리 게이트들을 제공하도록 구성될 수 있을 것이다.
상기 소자 또는 시스템은 상기 자기 논리 소자가 더 큰 회로에서 사용가능하도록 적당한 전기적 입력 및/또는 출력들로 이루어질 수 있을 것이다.
도 1은 바람직한 조건의 하나의 특별한 경우의 실시예를 나타낸 것으로서 세개의 각각의 전압들이 세개의 별개의 콘택 그룹들에 인가되는데, 이를 테면 각각의 전압은 사인파형을 이용하는 다른 두개의 상으로부터 ±120°에 있다.
이 도면은 강자성 재료(영역 벽 도관)의 전형적인 서브-마이크론 트랙의 도식적인 도면을 제공한다. 전파하는 영역 벽(13)은 트랙내에 도시되는데, 화살표(15)에 의해 지시된 측면에서 자화 방향을 가진다. 전기적 연결(E)은 세 개의 다른 그룹들(E1,E2,E3)에 연결된 상기 영역 벽 도관에 만들어진다. 세개의 다른 그룹들은 도면의 하부 부분에 도시된 사인파형 상으로부터 ±120°를 가진 세개의 다른 인가된 전압들(V1,V2,V3)을 가진다.
제 1 사이클의 시작에서, 전자 전류의 순 흐름(net flow)은 콘택(E1)(가장 포지티브하다)을 향하고, 따라서 영역 벽들은 최근접 콘택 형태(E1)을 향해 추진된다. 사이클의 제2의 1/3 동안, 전자 전류의 순 흐름은 콘택(E2)로 향하여 영역 벽들은 최근접 콘택 형태(E2) 까지 추진된다. 사이클의 최종 1/3 동안, 전자 전류의 순 흐름은 콘택(E3)로 향하여 영역 벽들은 최근접 콘택 형태(E3) 까지 추진된다. 따라서 상기 영역 벽은 화살표(17)의 일반적인 방향에서 상기 도관을 따라서 측면으로(laterally) 추진된다.
상기 콘택들이 항상 1-2-3-1-등의 순서로 되어있는 한, 상기 벽은 꾸준하게 왼쪽에서 오른쪽으로 추진됨을 알 수 있다. 최소 세개의 다른 전기적 상들은 단방향 운동을 위해 요구된다. 더 많은 상들은 만약 원한다면 사용될 수 있을 것이다. 상기 콘택들은 그들이 도식적으로(topologically) 1-2-3-1-등의 시퀀스로 나타나는 한 동일한 간격을 가질 필요는 없다. 따라서, 회전하는 자기 장을 통해 달성된 동시적인 시각은 또한 스핀 전달 추진을 통해 달성될 수 있다.
3-상(또는 그 이상) 전기적 전류들을 이용하는 동시적인 추진은 논리 함수의 초기 부분으로 불리안 방정식 계산(Boolean calculation)의 피드백을 포함하는 논리 회로에 본질적이다. 이 경우에 있어서, 정보 경로(information pathway)에 대한 시작과 끝을 정의하는 것은 불가능하고, 그래서 단일 전기적 전류는 상기 함수를 통해 모든 길로 영역 벽들을 이동시킬 수 없다. 그런 회로의 예들은 동시적인 카운터들 및 다른 유한-상태 기계(finite-state machines)[예. Holdsworth에 의해 설명된, 디지털 논리 설계, 8장, 버터워스(butterworths)]를 포함한다.
동시성 계수(clocking)가 가장 중요한 또 다른 경우는 국제 특허 출원 제 WO 02/41492호 및 영국 특허 출원번호 제0220907.0호에 설명된 NOT 게이트에 대한 것이다. 이들 선행 기술들에 따르면, 나노마그네틱 영역 벽 NOT 게이트 기능은 상기 영역 벽을 단(cusp) 모양 또는 그와 동등한 도식적 형태로 비틀어서 달성될 수 있다. 도 2는 그러한 논리 요소를 보여주는데, 상기 주요 벽 도관은 NOT 기능을 수행하도록 첨단(21)의 모양을 갖추고 있다.
상기 도면은 세 개의 전기적 접촉들이 본 발명에 따른 스핀 전달 전류만을 이용하여 NOT 게이트와 같은 것을 통해 영역 벽을 추진시키기 위하여 어떻게 만들어지는지를 보여준다. 제1의 1/3 사이클 동안, 상기 전자 전류는 점 E1 에서부터 E2까지 이동하며, 상기 영역 벽은 입력으로부터 중앙 수직 팔까지 추진된다. 제2의 1/3 사이클 동안, 상기 전자 전류는 점 E2 에서부터 E3까지 이동하며, 상기 영역 벽은 게이트로부터 추진된다. 따라서 역 기능은 제 1의 1/3 사이클내에서 완성된다.
도 3은 상기 영역 벽 도관(31)이 6개의 연쇄된(concatenated) NOT 게이트들(33)로 형성되며, 상기 전기적 연결들(35)은 여전히 1-2-3-1의 순서로 도식적으로 도시되며, 도 2에 도시된 것보다 더 간단한 6-비트 직렬 데이터 저장 링을 나타낸다.
도 4는 세 개의 전기적 연결들(43), 세 개의 인가된 그룹 전압들(V1,V2,V3)과 함께 세 개의 자기 입력(I1,I2,I3) 단일 자기 입력(O1) 다수(MAJORITY) 게이트(다수 기능의 정의에 대하여 스나이더 등의 자료를 보시오. J.Appl.Phys. 85,4283(1999))로서 구성된 영역 벽 도관(41)을 나타낸다.
도 5는 세 개의 인가된 그룹 전압들(V1,V2,V3)을 가지며 그 전에, 세 개의 전기적 연결들(53)을 가지며, NOT 게이트에 연결된 3-입력 다수(MAJORITY)게이트로서 구성된 영역 벽 도관(51)을 나타낸다.
도 6은 3-입력 다수 게이트로서 구성된 영역 벽 도관(61)을 나타내며, 출력은 2 부분으로 분리되며; 한 부분(O2)은 상기 기능으로부터의 출력이고 다른 부분은 다수 게이트로 되돌아 공급된다. 세개의 전기적 연결들은 인가된 전압들(V1,V2,V3)를 가지며 도면부호 (63)으로 표시된다.
스핀 전달을 통해 영역 벽으로 이동하는 것이 가능하다는 것을 증명하기 위하여, 전자 빔 식각(lithography)을 사용하여 퍼멀로이(Ni80Fe20)로부터 100nm 폭, 5nm 두께의 영역 벽 도관을 제조하였다. 도 7은 표본을 나타낸다. 상기 영역 벽 도관(73)은 문자 'C'의 형상이며, 다량의 퍼멀로이 영역 벽 인젝터(injector) 패드(71)는 영역 벽에 주입하기 위하여 전선(wire)의 일단에 연결된다. 또한 전기적 연결(77)은 상기 영역 벽 도관(73)의 타단에 만들어졌다.
자기광학(magnetooptical) 마그네토미터(magnetomer)의 초점이 맞추어진 레이저 스폿(spot)은 그 지점에서 상기 도관의 자기적 스위칭을 감시하기 위하여 상기 도관의 제 2 코너 이후 일 지점(75)에 위치된다. 수평 자기장 펄스는 상기 패드로부터 상기 영역 벽에 주입하고 상기 제1 코너까지 전파하기 위하여 인가된다. 상기 마그네토미터는 상기 영역 벽이 상기 루프(loop) 주위에 완전하게 전파하지 않는다면 임의의 변화를 등록하지 않는다. 350㎂의 전류는 상기 전선을 통해 통과된다. 상기 전류가 온 상태로 전환되자마자, 상기 마그네토미터는 상기 전류가 상기 제1 코너로부터 상기 트랙의 일단까지의 범위내에서 상기 영역 벽을 밀치는 것을 보여주면서 스위치를 기록하는 것이 발견된다. 이것은 자기 영역 벽 도관을 따라 영역 벽을 추진시키는 스핀 전달의 능력을 증명한다.
본 발명은 특히 국제 특허 출원 제 WO 02/41492호에 제시된 논리적 아키텍처들을 참고로 하여 설명되었다. 본 발명은 그런 아키텍처에 대한 자기 장 드라이버들의 특별한 장점들을 주지만, 본 발명은 논리적 또는 다른 함수가 강자성 도관을 따라 측면으로 자기 영역 벽을 전파함으로써 얻어지는 임의의 아키텍처에 적용가능한 것으로 이해될 수 있을 것이다.

Claims (21)

  1. 강자성 도관상에 적어도 두개의 이격된 지점들과 전기적 연결을 만들기 위하여 채택된 적어도 두개의 전기적 콘택들(contacts) 및 그 콘택들에 발진하는 전류를 공급하고 상기 도관을 통해 발진하는 전기적 전류를 지나도록 적소에 상기 콘택들과 함께 사용하는 전기 전류 원을 포함하여 이루어지는 것을 특징으로 하는 강자성 도관을 통해 자기 영역 벽의 전파를 수행하는 구동 시스템.
  2. 제 1 항에 있어서, 상기 전기적 전류원은 100mA 까지의 발진 전류를 공급하도록 채택된 것을 특징으로 하는 강자성 도관을 통해 자기 영역 벽의 전파를 수행하는 구동 시스템.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 전기적 전류원은 1kHz 및 1GHz사이의 발진 주파수에서 발진하는 전류를 공급하도록 채택된 것을 특징으로 하는 강자성 도관을 통해 자기 영역 벽의 전파를 수행하는 구동 시스템 .
  4. 영역 벽을 유지하고 전파가능한 자기적 재료의 연속하는 트랙으로서 형성된 긴(elongate) 강자성 요소 및 상기 도관 또는 그의 일부의 길이를 따라 이격된 이전의 청구항에 따른 일련의 전기적 콘택들을 포함하여 이루어지는 구동시스템을 포함하여 이루어지는 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  5. 제 4 항에 있어서, 상기 일련의 어레이에서의 상기 콘택들(contacts)은 동일하게 이격된 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 전기적 콘택들은 상기 도관을 따라 보통 길이 방향으로(longitudinal direction) 흐르도록 전기적 전류를 공급하기 위하여 상기 도관상에 배치된 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서, 각각의 구동 콘택은 상기 트랙 또는 그의 일부를 지나 세로로(transversely) 연장하는 콘택 부재를 포함하여 이루어진 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  8. 제 4 항 내지 제 7항 중 어느 한 항에 있어서, 상기 전기적 전류원은 상기 어레이에서 각각의 콘택에 발진 전류를 공급하도록 채택되는데, 상기 공급은 상기 길이를 따라 적어도 360° 사이클을 완성하기 위하여 상기 어레이의 인접 구성원들 사이에 순차적으로(sequentially) 상 천이된 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  9. 제 8항에 있어서, 상기 시퀀스에 있어서 각각의 콘택에 상기 발진 전류 공급은 단지 상(phase)만 다를 뿐 동일한 진폭(amplitude), 주파수(frequency) 및 파형(waveform)을 가지는 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  10. 제 8 항 또는 제 9항에 있어서, 상기 일련의 어레이에서의 상기 콘택들은 서로 맞물린(interdigited) 경향으로 연결된 다수의 별개의 그룹들을 포함하여 이루어지며, 각각의 그룹은 공통의 전기적 공급과 함께 하나 또는 그 이상의 콘택들을 포함하여 이루어지며, 각각의 전기적 공급은 상기 공급(supply)이 반복 그룹 패턴 당 적어도 하나의 360°사이클을 완성하기위하여 상기 어레이의 인접하는 구성원들 사이에서 순차적으로 상 천이되는 식으로 개별적으로 위상을 가진 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  11. 제 10항에 있어서, 상기 전기적 전류원은 세개의 서로 맞물린 콘택 그룹들에 공급된 별도의 세개의 상 천이된 공급들을 공급하도록 채택된 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  12. 제 11항에 있어서, 각각의 공급은 보통 다른 두개의 상으로부터 ±120°주위에 있는 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  13. 제 4 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 연속하는 트랙은 1㎛ 이하의 폭을 가진 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  14. 제 4 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 트랙의 관통 두께는 50nm이하인 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  15. 제 4 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 자기 요소들은 바람직하게는 이를 테면 퍼멀로이(Permalloy, Ni80Fe20) 또는 CoFe와 같은 연한 자기 재료(magnetic material)로 형성된 것을 특징으로 하는 자기 논리 시스템용 강자성 도관.
  16. 제 4 항 내지 제 15항 중 어느 한 항에 따른 적어도 하나의 도관 및 구동 시스템을 포함하여 이루어지는 논리 소자용 자기 논리 요소에 있어서, 상기 도관은 논리적 기능들이 처리될 수 있는 결과로서 노드들 및/또는 방향 변화들을 제공하는 것에 의해 또한 채택된 것을 특징으로 하는 논리 소자용 자기 논리 요소.
  17. 도관위의 적어도 두개의 지점들 사이에서 상기 도관을 따라 발진하는 전기적 전류를 인가하는 단계를 포함하여 이루어진 것을 특징으로 하는 강자성 도관을 통해 자기 영역 벽을 전파하는 방법.
  18. 제 17 항에 있어서, 적어도 그 길이의 일부에 대해 그를 따라 연속적으로(serially) 배치된 다수의 지점들에서 상기 도관을 따라 전기적 전류를 인가하는 단계를 포함하여 이루어진 것을 특징으로 하는 강자성 도관을 통해 자기 영역 벽을 전파하는 방법.
  19. 제 18 항에 있어서, 상기 전기적 전류 공급은 상기 길이를 따라 적어도 360°사이클을 완성하도록 상기 어레이의 인접하는 구성원들 사이에서 연속적으로 상 천이된 것을 특징으로 하는 강자성 도관을 통해 자기 영역 벽을 전파하는 방법.
  20. 제 19 항에 있어서, 발진하는 전기적 전류는 전기적 전류가 서로 맞물린(interdigited) 경향으로 연결된 다수의 별개의 그룹들로 이루어진 콘택들에 공급되는 식으로 그들을 따라 연속적으로 배치된 다수의 점들에서 상기 도관을 따라 공급되며, 그룹내에서 각각의 콘택은 동일한 전기적 공급을 가지고 공급되며, 상기 각각의 전기적 공급들은 상기 공급이 반복 그룹 패턴 당 적어도 하나의 360°사이클을 완성하기 위하여 상기 어레이의 인접하는 구성원들 사이에서 순차적으로 상 천이된 식으로 개별적으로 위상을 가진 것을 특징으로 하는 강자성 도관을 통해 자기 영역 벽을 전파하는 방법.
  21. 제 20 항에 있어서, 상기 세개의 별도의 전압들은 세개의 서로 맞물린 콘택 그룹들에 공급되며, 각각의 전압은 보통 다른 두개의 상으로부터 ±120°주위에 있는 것을 특징으로 하는 강자성 도관을 통해 자기 영역 벽을 전파하는 방법.
KR1020057015477A 2003-02-28 2004-02-27 자기 논리 시스템 KR20050115242A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0304610.9 2003-02-28
GBGB0304610.9A GB0304610D0 (en) 2003-02-28 2003-02-28 Magnetic logic system

Publications (1)

Publication Number Publication Date
KR20050115242A true KR20050115242A (ko) 2005-12-07

Family

ID=9953851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015477A KR20050115242A (ko) 2003-02-28 2004-02-27 자기 논리 시스템

Country Status (13)

Country Link
US (1) US20070030718A1 (ko)
EP (1) EP1602110A1 (ko)
JP (1) JP4459223B2 (ko)
KR (1) KR20050115242A (ko)
CN (1) CN100585741C (ko)
AU (1) AU2004216146A1 (ko)
BR (1) BRPI0407885A (ko)
CA (1) CA2517350A1 (ko)
GB (1) GB0304610D0 (ko)
MX (1) MXPA05009174A (ko)
RU (1) RU2005127048A (ko)
TW (1) TW200503419A (ko)
WO (1) WO2004077451A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0028092D0 (en) * 2000-11-17 2001-01-03 Eastgate Invest Ltd Magnetic logic elements
GB2438003B (en) * 2006-05-09 2008-05-14 Ingenia Holdings Data storage device and method
US7710770B2 (en) 2006-05-09 2010-05-04 Ingenia Holdings Uk Limited Data storage device and method
KR100846510B1 (ko) 2006-12-22 2008-07-17 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법
US7957175B2 (en) 2006-12-22 2011-06-07 Samsung Electronics Co., Ltd. Information storage devices using movement of magnetic domain walls and methods of manufacturing the same
KR101323716B1 (ko) 2007-01-03 2013-10-30 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치 및 그 동작방법
WO2008139131A1 (en) * 2007-05-09 2008-11-20 Ingenia Holdings (Uk) Limited Data storage device and method
US7710769B2 (en) 2007-05-09 2010-05-04 Ingenia Holdings Uk Limited Data storage device and method
EP2191237B1 (de) * 2007-08-27 2014-03-26 Institut für Photonische Technologien e.V. Magnetischer umdrehungszähler
CN101752003B (zh) * 2008-11-28 2012-11-07 财团法人工业技术研究院 磁性移位寄存存储器以及数据存取方法
US8358153B2 (en) 2010-05-19 2013-01-22 International Business Machines Corporation Magnetic logic circuits formed with tapered magnetic wires
US9431599B2 (en) * 2013-05-17 2016-08-30 Nanyang Technological University Non-volatile logic device
WO2015112214A2 (en) * 2013-11-01 2015-07-30 Carnegie Mellon University Magnetic shift register
US10026431B2 (en) 2013-11-01 2018-07-17 Carnegie Mellon University Magnetic shift register
DE102013018680B4 (de) * 2013-11-04 2022-05-25 Leibniz-Institut für Photonische Technologien e. V. Magnetischer Sensor zur absoluten Zählung von Umdrehungen oder linearen Wegstrecken
JP6449004B2 (ja) * 2014-12-03 2019-01-09 東洋ゴム工業株式会社 空気入りタイヤ
US20170352802A1 (en) * 2014-12-18 2017-12-07 Intel Corporation Magneto-electric devices and interconnect

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL233342A (ko) * 1957-11-18
US3176276A (en) * 1962-05-31 1965-03-30 Massachusetts Inst Technology Magnetic domain-wall storage and logic
US3369225A (en) * 1964-05-05 1968-02-13 Lab For Electronics Inc Thin film shift register
US3432823A (en) * 1964-06-01 1969-03-11 Richard L Snyder Memory with cores threaded by single conductors
US3794988A (en) * 1969-07-22 1974-02-26 R Entner Programmable electromagnetic logic
US3786451A (en) * 1972-05-01 1974-01-15 Cambridge Memories Magnetic thin film shift register having bidirectional transmission elements and alternately-paired block sites
US3825910A (en) * 1972-05-05 1974-07-23 Westinghouse Electric Corp Propagation of magnetic domains by self-induced drive fields
US4075613A (en) * 1977-01-03 1978-02-21 Sperry Rand Corporation Logic gate for cross-tie wall memory system incorporating isotropic data tracks
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
GB0028092D0 (en) * 2000-11-17 2001-01-03 Eastgate Invest Ltd Magnetic logic elements
US6898132B2 (en) * 2003-06-10 2005-05-24 International Business Machines Corporation System and method for writing to a magnetic shift register
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6970379B2 (en) * 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer

Also Published As

Publication number Publication date
WO2004077451A1 (en) 2004-09-10
EP1602110A1 (en) 2005-12-07
MXPA05009174A (es) 2006-03-08
AU2004216146A1 (en) 2004-09-10
CN100585741C (zh) 2010-01-27
BRPI0407885A (pt) 2006-03-01
CA2517350A1 (en) 2004-09-10
GB0304610D0 (en) 2003-04-02
US20070030718A1 (en) 2007-02-08
TW200503419A (en) 2005-01-16
CN1774770A (zh) 2006-05-17
RU2005127048A (ru) 2006-02-10
JP4459223B2 (ja) 2010-04-28
JP2006519537A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
KR20050115242A (ko) 자기 논리 시스템
RU2231214C2 (ru) Магнитные логические элементы
Bandyopadhyay et al. Electron spin for classical information processing: a brief survey of spin-based logic devices, gates and circuits
Zhang et al. Stochastic computing implemented by skyrmionic logic devices
Khitun et al. Magnonic logic circuits
CN107800426B (zh) 磁性多数决定门
US20120176154A1 (en) All-spin logic devices
US9379313B2 (en) Non-volatile spin switch
CN109583592B (zh) 多超导量子比特中任意两个比特耦合的方法及其系统
US8872547B2 (en) Nanomagnetic logic gate and an electronic device
US4075613A (en) Logic gate for cross-tie wall memory system incorporating isotropic data tracks
CN113228320A (zh) 电子设备、数字端口、模拟部件和用于生成电压的方法
US10879453B2 (en) Spin oscillator device and mutually synchronized spin oscillator device arrays
US9431599B2 (en) Non-volatile logic device
US8358153B2 (en) Magnetic logic circuits formed with tapered magnetic wires
JP3462524B2 (ja) ロジック素子
Nikonov et al. Cascade-able spin torque logic gates with input–output isolation
CN110233609B (zh) 基于磁性斯格明子的具有环形磁性赛道结构的jk触发器
Khitun et al. Magnonic logic devices
CN110137344B (zh) 一种基于倾斜电极的电压脉冲调控的纳磁体翻转系统
Alam et al. On-chip clocking scheme for nanomagnet QCA
Leem et al. Magnetic coupled spin-torque devices and magnetic ring oscillator
JP2007005641A (ja) スピントランジスタ
Zhang et al. Conventional applications of skyrmions
Khitun Synthetic multiferroic interconnects for magnetic logic circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee