KR102359549B1 - 국부 전자파 어닐링을 이용하여 접착된 기판들내의 비접착 영역들을 제거하기 위한 장치 및 방법 - Google Patents

국부 전자파 어닐링을 이용하여 접착된 기판들내의 비접착 영역들을 제거하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR102359549B1
KR102359549B1 KR1020187028921A KR20187028921A KR102359549B1 KR 102359549 B1 KR102359549 B1 KR 102359549B1 KR 1020187028921 A KR1020187028921 A KR 1020187028921A KR 20187028921 A KR20187028921 A KR 20187028921A KR 102359549 B1 KR102359549 B1 KR 102359549B1
Authority
KR
South Korea
Prior art keywords
substrate
bonded
substrates
adhesive areas
pair
Prior art date
Application number
KR1020187028921A
Other languages
English (en)
Other versions
KR20180132672A (ko
Inventor
후세인 이엘-고로우리
밍수안 리우
카메쉬와르 야다발리
웨이롱 탕
벤자민 하스켈
하이롱 조우
Original Assignee
오스텐도 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스텐도 테크놀로지스 인코포레이티드 filed Critical 오스텐도 테크놀로지스 인코포레이티드
Publication of KR20180132672A publication Critical patent/KR20180132672A/ko
Application granted granted Critical
Publication of KR102359549B1 publication Critical patent/KR102359549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

접착된 기판들의 페어에 있어서의 비접착 영역들을 접착시키기 위한 전자기파 방사 장치 및 방법이 개시된다. 기판들간의 비접착 영역들은 포논 또는 전자 여기를 유발하도록 선택된 파장을 가진 전자기파 방사에 의해 유도되는 비접착 ㅇ여역에 있어서의 열적 활성화에 의해 제거된다. 접착된 기판들의 페어 중 제 1 기판은 전자기 방사를 흡수하고, 결과하는 열적 에너지의 일부는 제 1 및 제 2 기판들의 상대편들이 상호 작용하여 접착(예를 들어, Si-O-Si 접착)을 형성하도록 탈수되게 하는 충분한 플럭스를 가진채 비접착 영역에 있는 접착된 기판 페어의 인터페이스에 전달된다.

Description

국부 전자파 어닐링을 이용하여 접착된 기판들내의 비접착 영역들을 제거하기 위한 장치 및 방법
본 출원은 2016년 3월 8일자 출원된 미국 가특허출원번호 제62/305,454호에 우선권을 주장한다.
본 발명은 일반적으로 반도체 제조 프로세스 분야에 관한 것이다. 보다 구체적으로, 본 발명은, 기판 접착 프로세스에서 결함이 발생할 수 있는, 접착된 기판들의 페어(bonded pair of substrates)의 인터페이스에서의 보이드(void) 또는 비접착 영역들을 접착시키기 위한 전자기파 방사 장치 및 방법에 관한 것이다. 또한, 본 발명은 전자 및 포토닉(photonic) 디바이스들의 기판 접착 및 다운스트림 제조에 관한 것이다.
직접 기판 접착은, 일반적으로, 거의 모든 물질의 화학적-기계적 평탄화된(Chemical-Mechanical Planarized: CMP) 부드럽고 깨끗한 기판의 평탄 표면들이 실온에서 접촉하게 되고, 반 데르 발스의 힘(van der Waals force) 및/또는 수소 결합 힘에 의해 서로 국부적으로 유인되어 서로 부착 또는 접착되는 반도체 프로세스를 지칭한다. 이러한 유형의 기판 접착은 반도체 프로세싱 기술에서 "직접 접착" 또는 "냉각 용접(cold welding)"으로 알려져 있다.
일반적으로, 접착 프로세스에 있어서의 기판은 마이크로전자기기 또는 광전자기기에서 통상적으로 이용되는 실리콘, 게르마늄 질화물 또는 갈륨 비소와 같은 단결정 물질들로 이루어진 반도체 기판 또는 웨이퍼이다. 불행하게도, 실온에서 반 데르 발스 힘 및/또는 수소 결합 힘을 이용하여 접착된 기판들은 공유 결합으로 또는 이온성으로 접착된 물질에 비해 바람직하지 않게 약한 본드(bond)를 가진다.
마이크로전자기계 시스템(MEMS), 나노전자기계 시스템(NEMS), 마이크로전자기기 및 광전자기기의 제조를 위한 웨이퍼-레벨에서 실행되는 대부분의 직접 접착 동작에 있어서, 표면 처리(예를 들어, 표면 평탄화, 수화(hydration), 플라즈마 활성화)는 표면 인력 및 접착 프로세스를 촉진시키기 위해 기판 표면 접촉전에 실행된다. 전형적으로, 직접 접착은 직접 접착 프로세스 동안에 2개의 기판 표면을 함께 압착함에 의해 지원받는다. 또한, 일반적으로 2개의 접착된 기판들 중 하나 또는 둘 모두가 특정 애플리케이션에 따라 수 마이크로(㎛) 내지 수 나노미터(㎚) 범위에 있을 수 있는 두께로 백 티닝된다(back-thinned).
불행하게도, 기판 접착에 있어서의 현재 최신 기술은 바람직하지 않게 기판 활성 표면의 인터페이스에 도입되거나 형성되는 비 접착 영역들 또는 접착 보이드로 결과한다. 이러한 비 접착 영역들(또는 보이드들)은 식각 시스템, 이식, CVD(Chemical Vapor Deposition) 및/또는 CMP 단계들 또는 임의 개수의 프로세스들로부터의 원치않는 입자들 또는 오염물들의 결과일 수 있다. 결함있는 포토리소그래피 단계들은, 또한, 표면 결함으로 결과하며, 그의 위치들은 기판 접착 인터페이스에서 비접착된 채로 유지된다. 기판/웨이퍼 접착 인터페이스에서의 모든 비접착 영역들 및 접착 보이드들을 최소화하거나 바람직하게 제거하는 것이 아주 중요한데, 그 이유는, 그러한 비접착 영역들이 결국 디바이스 고장 및 낮은 웨이퍼 수율을 이끌 것이기 때문이다.
본 발명에 따른 방법은 본 명세서에 있어서의 예시적인 실시 예로 그 방법을 제한하지 않으며, 후속적인 도면을 참조하여 보다 상세하게 설명된다.
도 1a는 X-Y 스테이지를 이용하여 기판의 접착이 실행되는 본 발명의 장치의 일 실시 예의 개략적인 측면도이다.
도 1b는 2개의 기판들의 인터페이스에 있는 비접착 영역 또는 보이드를 가진 접착된 기판들의 페어를 도시한 도면이다.
도 1c는 비접착 영역 또는 보이드와 국부 프리 인터페이스(locally free interface)를 가진 접착된 기판들의 페어를 도시한 도면이다.
도 2는 본 발명의 장치의 대안적인 실시 예의 개략적인 도면이다.
도 3은 본 발명의 측면들에 따른 접착 및 전자기파 방사를 위한 기판들을 마련하기 위한 프로세스를 도시한 도면이다.
도 4는 본 발명의 측면들에 따른, 비접착 영역들을 제거하기 위해 전자기파 방사 프로세스로 접착된 기판들의 예시적인 소노스캔(sonoscan) 이미지들을 가진 비접착 영역의 제거를 위한 프로세스를 도시한 도면이다.
본 발명 및 그의 다양한 실시 예들은, 본 출원에 대한 우선권을 주장하는 임의 출원의 임의 후속적인 청구항들에 있어서 본 발명의 예시적인 사례로서 안출된 실시 예들의 이하의 설명에 의지함에 의해 보다 더 이해될 수 있다. 그러한 청구항들에 의해 정의된 본 발명은 이하에 설명된 예시적인 실시 예들보다 넓을 수 있음을 명확히 알 것이다.
본 명세서에서 이용된, 용어 "웨이퍼" 및 "기판"은, 각각 "기판"을 지칭한 것으로, 그 용어들은 본 명세서에서 간결성을 위해 상호 교환하여 이용될 수 있음을 알아야 한다. 본 발명은, 직접 접착되거나 냉각 용접된 기판 어셈블리와 같이, 접착된 기판 어셈블리에 있어서의 비접착 영역들(이는 또한 "보이드"라 지칭함)을 최소화하거나 제거하는 전자기파 방사 장치 및 기판 어셈블리 접착 방법을 개시한다. 개시된 방법은 인터페이스에서 기판들의 페어들간에 높은 접착 세기를 달성하면서, 서로 다른 열적 팽창 작용을 가진 물질들 및 직접 접착 단계를 가진 물질들에 대해 쉽게 이용될 수 있다.
본 발명의 일 측면에 따르면, 전자기파 방사에 의해 접착된 기판 인터페이스에 있어서의 비접착 영역들을 제거하기 위한 방법이 제공되는데, 거기에서는, 반 데르 발스 및/또는 수소 결합 힘을 이용하는 제 1 프로세스 단계에서 2개의 기판들이 직접 접촉되게 함으로써, 2개의 기판들이 접착되며, 제 1 프로세스 단계는 압착 또는 힘을 이용하여 접착 프로세스동안에 2개의 기판 표면들에게 함께 기계적으로 압력을 가하는 것을 더 구비한다. 개시된 방법을 이용하면, 접착된 페어상에 유도된 전자기파 방사에 의해 비접착 영역들이 열적으로 활성화됨으로써 비접착 영역들이 제거되고 접착된다. 바람직하게, 기판들의 다수의 페어들이 설명된 방법에 따라 동일한 장치에서 모두 프로세싱될 수 있다.
본 발명의 방법의 일 측면에 있어서, 비접착 영역들의 제거는 입사 전자기파 방사에 의해 기판 표면상에 유도되는 열적 활성화에 의해 달성되며, 전자기파 에너지는, 바람직하게, 열적 활성화 동안에 기판 물질의 역 위상 변경 또는 역 변환이 없도록 하는 기준에 따라 선택된다. 설명되는 프로세스에서는 기판 물질의 용융 온도에 도달하지 않는다는 사실 때문에, 기판 표면의 원래 프로파일이 유지된다.
본 발명의 방법을 이용하면, 역 물질 위상 천이가 발생되지 않으며, 비접착 영역에 공급된 전자기파 에너지는 선택된 전자기파를 그의 파장으로 흡수하는(hc/λa＞Eg) 기판의 포논 여기(phone excitation)로 전환되는데, 여기서, h는 플랭크 상수이고, c는 빛의 속도이며, λa는 전자기파의 파장이고, Eg는 기판(예를 들어, 피방사되는 기판(substate being irradiated))의 물질의 대역갭이다.
최적화된 전자기파 에너지를 이용하면, 흡수된 에너지는 기판을 열적으로 활성화시키고 접착시켜 비접착 영역을 제거한다. 전자기파 방사의 파장은, 바람직하게, 상술한 바와 같이 선택되며, 전자기파 방사의 포커싱은, 비접착 영역의 제거를 활성화하도록 상부 및 하부 기판들 또는 단지 상부 기판만을 방사하도록 선택된다.
기판들의 각각은 비정질 물질, 부분적인 결정질 물질 및/또는 결정질 물질일 수 있다. 기판상에 전자기파를 정밀하게 포커싱하는 것이 바람직하지만, 이것이 필수적인 것은 아니다. 비접착 영역의 활성화는 전자기파 포커싱, 전자기파 세기, 방사 빔의 스폿 크기(spot size) 등을 가변시키는 것과 같은 많은 프로세스 파라메타들을 통해 조정될 수 있다. 서로 다른 파장들을 가진 여러 전자기파가 본 발명의 방법에 이용될 수 있으며, 그중 일부 또는 전부는 할당된 파장 λa보다 더 짧을 수 있다 (hc/λa＞Eg). 기판상에 충돌된 결과하는 에너지의 제어는 포커싱, 파장 및 빔 크기의 적당한 선택을 통해 달성될 수 있다. 포논 천이 및 그에 따른 빔 위치에서의 에너지 확산은 전자기파 파워(power)에 크게 의존한다.
본 발명의 방법을 실시하기 위한 기판 유형 또는 물질에 대한 제한은 없다. 기판은, 비정질 또는 결정질 물질일 수 있고, 폴리머, 금속, 유리 및 반도체를 포함하는 그룹으로부터 선택될 수 있다. 다른 기판 코팅/증착 물질은 비정질 물질, 부분적 결정질 물질 또는 결정질 물질, 특히, 실리콘 이산화물, 실리콘 질화물, 반도체, 광학 결정(optic crystal) 및 플라스틱 물질을 구비할 수 있다. 결정질 기판은, 바람직하게, 반도체, 세라믹, 압전 세라믹 또는 단결정을 구성하는 그룹으로부터 선택될 수 있다.
반도체 중에서도, 실리콘, 게르마늄, 인듐, 인화물, 갈륨 비소, 알루미늄 갈륨 비소, 갈륨 안티몬화물, 인듐 비소, 알루미늄 질화물 또는 갈륨 질화물이 본 발명의 발명에 있어서의 다양한 실시 예에 이용된다.
비선형 결정(non-linear crystal), 특히 삼붕산 리튬(lithrum triborate), 이붕산 바륨(barium diborate), 니오브산 리튬(lithium niobate) 또는 인산 티나닐 칼륨(potassium titanyl phosphate)이 본 발명의 방법에 이용될 수 있다.
본 발명의 방법에 있어서 기판으로서 플라스틱 물질, 특히, 공중합체 또는 시클로올레핀(cycloolefin), 폴리카보네이트 또는 폴리머 및 폴리메틸메타크릴레이트(polymethymethacrylate) 및 그의 복합 물질들이 이용될 수 있다.
본 발명에 따른 방법은 접착 동작에서 접착되는 임의 2개의 기판들에 아주 적합하다. 특히, 방법에 이용된 2개의 기판들은 동일 물질일 수 있지만, 서로 다른 열 팽창 계수들(thermal coefficients of expansion)을 가진 기판들이 이용될 수도 있다.
본 발명의 전자기파 방사 단계가 실행되는 (도 2에 도시된) 집적 구성(integrated construction)에서 비접착 영역들의 제거가 이루어질 수 있다. 집적 구성은, 진공에서 또는 보호 가스하에서와 같이 이 단계에서 다른 제조 환경으로 실행될 수 있다. 이러한 유형의 열적 흡수 프로세스들은 빔 세기에 의존하며, 그 다음 전자기파 방사의 세기 또는 EM 빔-포커싱 환경에 의존한다.
이하에서는 본 발명에서 설명한 접착 기판의 실시 예를 예시한다. 기판 표면들의 평탄성에 대한 기판의 준비는, 준비 프로세스의 초기 상태로부터 제공되지 않으면, 예를 들어, 기판 표면상의 거칠기 및 입자 오염을 줄이기 위한 알려진 프로세싱 및 세정 단계들을 이용하여 이루어질 수 있다. 기판 전-처리 단계들은, 접착될 기판들의 인터페이스 표면상에서의, 예를 들어, 산화물층 증착, CMP, 기판 표면의 플라즈마 활성, 탈이온수 린스(de-ionized water rinse), 예를 들어, NH3, -SO2와 같은 기능 그룹들의 흡수일 수 있지만, 이에 국한되는 것은 아니다.
본 발명의 일 실시 예에 있어서, CMP, 기판의 세정, 기판 표면의 플라즈마 활성화 및 정렬, 직접 접착 단계 동안 겹겹이 이루지는 기판들의 압착을 이용하는 알려진 직접 접착 프로세스들에 의해 접착이 실행된다. 도 3에 도시된 모든 전 처리 단계들은 임의 시퀀스로 실행될 수 있다. 본 발명의 방법은 기판 표면의 특정 특징부가 접착전에 정확하게 정렬될 필요가 있는 정렬 접착에 적용된다.
본 발명에 따른 애플리케이션의 대안적인 실시 예는 서로 다른 물질들이 단일 유닛으로서 기능화되도록 접착되는 "하이브리드 물질 집적화"에 관한 것이다. 예를 들어, 광전자 부품들인, 실리콘(마이크로전자기기) 및 GaAs 또는 GaN(광학 기기)의 접착과, 유리 또는 투명 플라스틱 물질(마이크로-렌즈 어레이)로 이루어진 구조화된 요소들과의 추가적인 접착으로부터 생성된 비접착 영역들의 제거는 "하이브리드 물질 집적화"란 용어내에 포함된다.
여러 도면들 중에서 유사한 참조번호가 유사한 소자를 정의하는 도면들을 참조하면, 비접착 인터페이스 표면이 감소되거나 제거된 접착된 기판을 제공하는 디바이스 및 방법이 개시된다.
본 발명의 방법의 일반적인 배경으로서, 전자기 방사파가 접착된 기판 페어에 있어서의 흡수 기판상에 충돌하면, 전자기 방사가 기판 표면상에서 국부적으로 열적 에너지로 전환된다. 열적 에너지는 흡수기(absorber)의 열적 및 결정학적 특성에 기초하여 모든 방향으로 흡수 기판을 통해 전도된다. 이러한 열적 에너지의 일부는 접착 인터페이스로 전파될 것이다.
기판 페어의 접착의 인터페이스에서의 완전 접착된 영역들의 경우, 인터페이스에 도달하는 열적 에너지는, 기판 페어의 의도된 기능을 바람직하게 유지하면서 물질 또는 디바이스 특성에 악영향을 주는 일 없이, 물질을 통해 계속적으로 전파된다. 접착된 기판들의 평균 온도는, 국부 온도가 섭씨 수백도로 상승한 경우에도 낮으며, 열이 급속도로 소산되어, 인접 구조체 또는 기판들 그 자체에 열적 손상의 위험을 줄인다. 본 발명의 프로세스에서 달성되는 국부 온도는, 오븐 어닐링(oven annealing)되는 접착 기판 페어가 종래 기술의 어닐링 프로세스에서 통상적으로 노출되는 온도보다 더 높을 수 있음을 알아야 한다.
도 1a 내지 도 1c에서 잘 알 수 있는 바와 같이, 접착된 기판 페어의 인터페이스에 있는 보이드에 의해 유발되는 부분 접착 웨이퍼 영역들 또는 지역들의 경우, 유도된 열적 에너지는, 보이드가 존재하는 접착 인터페이스에서의 국부 화학적 구조를 변경시킨다. 일반적으로, 보이드들은 육안으로 볼 수 있다. 그러나, 일부 실시 예들에 있어서, 객체내의 밀도의 변경을 검출하기 위해 사운드파(sound wave)를 생성하는 스캐닝 음향 현미경(scanning acoustic microscope)과 같은 현미경이, 접착된 기판 페어내의 보이드의 위치를 검출하는데 이용될 수 있다. 일부 실시 예들에 있어서, 보이드들의 크기는 약 5㎛일 수 있다.
산화물 기반 용융 접착(oxide-based fusion bonding)의 경우, 2개의 접착 인터페이스들은 작은 각도만큼 비-평행인 것으로 간주될 수 있는 Si 원자들에 접착된 수산화물(OH-) 그룹으로 대부분 채워진다. 일부 실시 예들에 있어서, 접착될 한 표면 또는 두 표면들은 사전 결정된 OH- 그룹 밀도를 갖도록 별도의 동작으로 채워지거나 보충될 수 있다.
이들 인터페이스들은, 그 인터페이스들이 함께 화학적으로 봉합될 수 있을 경우에 제거되는, 각각과 연관된 특정 표면 에너지를 가진다. 비-평행성의 발생(origin of the non-parallelism)은 다양한 소스로부터 도래할 수 있지만, 중요한 점은, 원래의 접착 프레스(bond press) 또는 어닐링동안, 비접착 영역으로 결과하는 보이드를 실링하거나 접착시키는데 필요한 탈수 반응을 트리거하도록, 기계적 또는 열적 에너지가 비접착 영역에 충분하게 전달되지 않는다는 것이다.
특히, 접착될 2개의 기판들의 열 팽창 계수가 부정합되는 종래 기술의 접착 프로세스들의 경우, 접착된 기판들에 주어지는 최대 평균 온도는 제한되며, 초과 온도는, 기판 시프트(substrate shift), 크래킹(cracking) 등을 유발하는 기판 인터페이스를 가로질러 구축된 장력으로 인해 접착 불량을 유발할 수 있다.
본 발명의 IR(Infrared) 어닐링 방식에 있어서, 보이드의 접착 인터페이스에서의 국부 온도는, 접착된 페어를 거시적으로 왜곡시키지 않고 오븐 어닐링에 대해 허용될 수 있는 것 보다 아주 높게 상승된다. 상기 방법에서 입사 전자기파의 보다 높은 열적 에너지 입력은, 접착 인터페이스의 맞은편들상의 OH- 그룹이 상호 작용하고 탈수되게 하여, Si-O-Si 접착을 형성하고, H2O가 접착된 웨이퍼 페어의 프리 에지(free edge)에서 누출되거나 흡수될 때까지 기판을 통해 확산되는 H2O를 유리시키기에 충분한 플럭스(flux)를 가진다.
보이드 제거는, 본 발명의 센터-아웃 방사형 레이저 래스터링(center-out radial laser rastering)의 EM 스캐닝 방법을 이용하여, (기판 중앙에 가장 가까운) 보이드의 내부 에지에서부터 보이드의 중앙을 향해, 그리고 계속해서 보이드의 외부 에지까지 진행한다.
본 발명의 방법을 이용한 보이드의 "지퍼 잠금(zipping up)"은, 그의 프리 표면 에너지를 줄이기 위한 시스템의 요구의 결과로서, 보이드 제거 프로세스가 진행되고 보이드 직경이 감소됨에 따라 인터페이스들간의 기계적 갭이 극복되고 인터페이스들간의 각도가 감소되도록, 충분히 높은 온도로 접착 인터페이스를 국부 가열함으로써 운동적으로 이루어질 수 있게 된다.
전자기파 방사를 포커싱하는 단계가 도 1a에 개략적으로 도시되며, 전자기파 방사는 접착된 기판들 사이의 인터페이스에서의 비접착 영역들상에 포커싱된다.
도 1a에 있어서, X-Y 또는 스캐닝 스테이지(140)는 이동 스테이지로서, X축 모터 어셈블리와 Y축 모터 어셈블리를 구비할 수 있다. X-Y 스테이지(140)는 스테이지상의 물질(예를 들어, 접착된 기판들(130))의 평면내 움직임(in-plane movement)(X축 및 Y축 움직임)을 제어한다. 비접착 영역들을 가진 접착된 기판들(130)의 국부 열적 활성화는 X-Y 스테이지(140)를 이동시킴에 의해 제어된다. 수직 또는 Z-축 움직임은 전자기파 소스(10)에 의해 생성된 전자기파 빔 또는 광을 포커싱하기 위해 광학 부품(120)(예를 들어, 광학 또는 자기 렌즈, 마이크로미러 디바이스)의 위치를 제어하는데 이용될 수 있는, 기계적, 전자-기계적, 압전, 공압식 또는 그에 등가하는 구동 수단을 이용하여 제어될 수 있다. 추가적으로, Z-축 움직임은 접착된 기판들(130)간의 인터페이스에서의 비접착 영역들상의 전자기파 방사(예를 들어, 펄스형 파 또는 지속파 방사)의 포커스 깊이(focus depth)를 조정하는데 사용할 수 있도록 모터 어셈블리에 의해 제어될 수 있다. 일부 실시 예들에 있어서, 전자기파 빔의 빔 크기는 5㎛, 5mm 또는 10mm이다.
접착된 기판들(130)은 X-Y 스테이지(140)상에 배치된다. 전자기파 방사의 포커싱은 Z-축상의 기계적 제어기 또는 전자 기계적, 압전, 공압식 또는 그에 등가하는 위치 결정 수단을 이용하여 선택될 수 있으며, 전자기파 방사는 이후에 스테이지상의 기판상에만 포커싱된다. 전자기파 방사는, 예를 들어, 가시광, IR, UV(Ultraviolet), 마이크로파, 무선주파수 전자기파 또는 X-레이를 포함하되, 그에 국한되지 않는, 임의 파장으로 레이저를 이용하여 생성된다. 일부 실시 예들에 있어서, 광학 부품(120)은, X-Y 스테이지와 함께 작동하여, 접착된 기판들(130)의 표면에 전자기파 빔을 지향시킴으로써, 접착된 기판들(130)의 표면상에 스캔 패턴을 생성한다. 일부 실시 예들에 있어서, 스캔 패턴은 원형, 래스터 또는 나선형 패턴을 구비할 수 있다.
도 1a를 참조하면, 전자기파 소스(110)에 의해 생성된 전자기파 빔은 광학 부품(120)을 통해 포커싱되고 지향된다. 광학 부품(120)은, X-Y 스테이지(140)의 안내와 함께, 접착된 기판들(130)의 주 평탄 표면상에 전자기파 빔을 지향, 안내 및 포커싱하며, 접착된 기판들(130)의 두께부는 도 1b 및 1c에 도시된 바와 같이, 비접착 영역들 또는 보이드들을 가진 접착된 기판들(130)간의 인터페이스를 구비한다. 전자기파 빔은 접착된 기판들(130)의 표면상에 국부적으로 열을 생성함으로써, 접착된 기판들(130)내의 한 기판을 통해 다른 기판으로 전도를 위한 열을 전파하는데, 전자기파 빔으로부터의 열적 에너지는 접착된 기판에 의해 비접착 영역에서 흡수된다. 열적 에너지는, 예를 들어, 비접착 영역에 Si-O-Si 접착을 형성하도록 접착된 기판들(130)상의 OH-그룹이 상호 작용하여 탈수되게 하는데 충분한 플럭스를 가지며, 그에 의해 비접촉 영역들 또는 보이드가 제거된다.
도 1a에 도시된 예시적인 전자기파 방사 구성(set-up)은, 예를 들어, CMOS(Complementary Metal Oxide Semiconductor) 프로세스에서 이용되는 것 처럼, 반도체 제조에서 통상적으로 발견된 많은 구성들과 호환 가능하다. 그러므로, 본 발명은, 고속 수율을 위한 자동 하역 로봇(automatically loading and unloading robotic)을 이용하여 실행됨으로써 제조 프로세스의 원가를 줄일 수 있다.
도 2에는, 접착된 기판들의 페어내의 비접착 영역의 제거를 위해 이용될 수 있는 장치의 대안적인 실시 예가 도시된다.
도 2는, 전자파 소스(110), 광학 섬유(200), 광학 현미경(240), 접착된 기판들(130) 및 무진동 테이블상에 배치되어 무진동 환경을 제공하고 컴퓨터(230)의 제어하에 2차원적으로 이동할 수 있는 X-Y 스테이지(140)를 구비한다. 일부 실시 예들에 있어서, 광학 현미경(240), 접착된 기판들(130) 및 X-Y 스테이지(140)는, 예를 들어, 전자기파를 포함하고 잠재적인 위험을 방지하기 위하여 광학 보호 박스(210)내에 밀봉될 수 있다. 일반적으로, 광학 보호 박스(210)는 안전 우려를 위해 제공되며, 비접착 영역 제거 프로세스에 영향을 주지 않는다.
일부 실시 예들에 있어서, 전자기파 소스(110)는 코히어런트 하이라이트 섬유 어레이 패키지(Fiber Array Package: FAP) 다이오드 레이저 시스템일 수 있다. 레이저 파워 범위는, 약 810nm의 파장에서 0.005W 내지 약 60W이고, 포커싱 빔의 직경은 약 0.8mm이다. 레이저의 스캐닝 레이트(scanning rate)는 약 4mm/s이고, 스텝형 전자기파 빔의 오버랩(overlap)은 약 0.5mm일 수 있다.
컴퓨터(230)는, 예를 들어, 직렬 포트 제어를 통해 레이저에 접속되고, 적당한 제조 프로그램 가능 인터페이스 소프트웨어를 이용하여 레이저를 프로그래밍한다.
광학 현미경(240)은 레이저 빔 안내 및 포커싱을 위해 구성된 광학기기를 구비한다. 광학 현미경(240)은, X-Y 스테이지(140)상에 배치된, 접착된 기판들(130)상에 레이저 빔이 정밀하게 포커싱될 수 있게 한다. X-Y 스테이지(140)는 비접착 영역들을 제거하는 프로세스동안에 접착된 기판들(130)을 이동시킨다.
X-Y 스테이지(140)는 X-Y 스테이지(140)상에서 마이크로미터 목표물(micrometer target)을 서브-미크론 위치 결정할 수 있는, 프리-비전 컴퓨터 제어형 스테이지(pre-vision computer controlled stage)를 구비할 수 있다.
도 2에 잘 도시된 바와 같이, X-Y 스테이지(140)는 X축 어셈블리 모터, Y축 어셈블리 모터를 구비하며, 그 모두는 컴퓨터(230)에 의해 제어된다. 컴퓨터(230)는 X-Y 스테이지(140)를 제어하도록 구성된다.
도 2에 도시된 장치를 이용하면, 통상적인 실내 환경에서 전자기파 방사가 실행될 수 있다. 진공 상태 또는 청정실 환경은 전자기파 방사를 이용한 비접착 영역들의 제거에 필요치 않다. 추가적으로, 추가적인 가열 어셈블리가 필요치 않다. 일부 실시 예들에 있어서, 예를 들어, 전자기 에너지의 적용을 방해하지 않고, 비접착 영역 제거 프로세스를 도모하기 위하여 접착된 기판들(130)의 표면에 압력이 가해질 수 있다.
도 3에는 본 발명의 측면들에 따른 접착 및 전자기파 방사를 위한 기판을 마련하기 위한 프로세스가 도시된다. 블럭(310)에서, 그 프로세스는 기판 세정을 실행한다. 예를 들어, 접착된 기판들 또는 실리콘 웨이퍼들의 페어는 유기 및/또는 이온성 오염물을 제거하도록 솔벤트 세정 및 RCA 세정에 의해 세정될 수 있다. 블럭(320)에서, 그 프로세스는 산화물 증착을 실행한다. 예를 들어, PECVD(Plasma Enhanced Chemical Vapor Deposition)는 기판상에 필름들(films)을 기체 상태에서 고체 상태로 증착하는데 이용될 수 있다. 예를 들어, 필름들은, 집적 회로 및 멀티칩 모듈(multichip module)들과 같은, 금속-절연 구조체에 있어서의 절연층들로서 이용될 수 있다. 블럭(330)에서, 그 프로세스는, 예를 들어, 기판들의 표면상의 원치않는 도전성 또는 유전성 물질들을 제거하고, 집적 회로의 층들이 구축된 거의 완벽하게 평탄하고 부드러운 표면을 달성하기 위하여 기판 표면 연마(예를 들어, CMP 연마)를 실행한다. 블럭(340)에서, 그 프로세스는, 예를 들어, 기판의 표면 부착 성질과 기판 표면상의 탈이온수 린스를 개선하기 위하여 플라즈마 활성화를 실행한다. 블럭(350)에서, 기판들은, 예를 들어, 반 데르 발스 힘 및/또는 수소 결합 힘을 이용하여 함께 접착되고, 기판들의 서로를 부착 또는 접착시킨다. 블럭(360)에서, 접착된 기판들의 페어의 인터페이스에서의 접착 보이드들 또는 불완전하게 접착된 영역들은, 예를 들어, 도 1 및 2에서 설명한 기술들을 이용하여 제거된다. 본 발명의 방법들은, 기판 표면의 특정 특징부들이 접착 전에 정확한 정렬 상태로 될 필요가 있는 정렬된 접착에 적용된다.
도 4에는 본 발명의 측면들에 따라 비접착 영역들을 제거하기 위해 전자기파 방사 프로세스로 접착된 기판들의 예시적인 소노스캔 이미지들을 가진 비접착 영역을 제거하기 위한 프로세스가 도시된다. 이미지(410)에서는, 전자기파 방사가 접착된 기판들에 적용되지 않음에 따라, 비접착 영역들의 측방향 크기가 크다(예를 들어, 약 5㎛). 이미지(420)에서는, 초기 전자기파 방사 프로세스동안 비접착 영역들의 측방향 크기가 부분적으로 감소되고, 이미지(430)에 도시된 바와 같이, 결과적으로 전자기파 방사에 의해 제거된다. 제거 프로세스에서는 전자기파 세기의 사전 결정된 임계치, 예를 들어, 50W가 이용된다.
비접착 영역들은, 낮은 전자기파 세기를 이용하는 전자기파 방사에 의해 제거될 수 있지만, 전자기파 세기가 임계치를 초과하면 비접착 영역들이 확장될 수 있다고 판정되었다. 이러한 전자기파 세기의 임계치는 반도체 제조 기술의 숙련자라면 쉽게 알 수 있는 바와 같이 이 프로세스에 이용되는 다른 기판 물질들에 따라 가변한다.
전자기파를 이용하여 기판을 노출시키는 스캔 패턴은 원형, 래스터 또는 나선형 패턴을 구비할 수 있다.
본 발명의 다양한 실시 예들은 상대적으로 협대역의 레이저 방사 소스를 이용할 수 있지만, 기판 물질이 선택된 방사 대역을 충분히 흡수하도록 선택된 포커싱된 광대역 방사 소스를 대안적인 방사 소스가 구비할 수 있다.
또한, 방사 소스는 인코히어런트 광 스펙트럼 소스(incoherent broad spectrum source)를 구비할 수 있다. 알겠지만, 레이저 소스는 단일 주파수로 방출하기 보다는 본 발명의 어닐링 프로세스에 기여할 수 있는, 표면상에 충돌하는 스트레이 파장(stray wavelength)을 가진 지배(dominant) 주파수/파장으로 방출한다.
방사 소스는 흡수된 기판 물질 대역갭보다 큰 에너지를 가질 필요가 없다. 중간 갭 상태가 존재할 수 있으며, 또는 인터-서브 밴드 흡수(inter-sub band absorption)가 발생할 수 있다. 포논 생성으로 결과하는 방식으로 기판에 의해 방사가 흡수될 수 있다면, 본 발명의 국부화된 어닐링 기능이 가능하게 된다.
또 다른 대안적인 실시 예에 있어서, 접착 물질로서 실리콘 이산화물 대신에 실리콘 질화물을 가진 용융 접착이 가능하다. 그러한 예시에 있어서, 접착될 기판 표면들은 수소 이온들로 채워지고 탈수 프로세스동안에 암모니아(NH3)를 방출함으로써, 기판들의 페어의 비접착 영역들이 접착된다. 본 발명의 방법은 -NH2기가 방사 소스에 의해 여기되고 제거되는, 층들의 실리콘 질화물 접착이 달성되는 실시 예를 상정한다.
본 발명의 사상 및 범주를 벗어나지 않고도 본 기술 분야의 숙련자에 의해 많은 대안 및 수정이 이루어질 수 있다. 그러므로, 예시적인 실시 예들은 단지 예시를 위해서만 설명되고, 본 출원에 대한 우선권을 주장하는 임의 후속하는 출원에 있어서의 임의 청구항들에 의해 정의된 것으로 본 발명을 제한해서는 안됨을 알아야 한다.
예를 들어, 그러한 청구항의 요소들이 특정 조합으로 설명될 수 있다는 사실에도 불구하고, 본 발명은 그러한 조합으로 초기에 청구되지 않을 때에도 상기에서 설명한 보다 소수의, 보다 많은 또는 서로 다른 요소들의 다른 조합들을 포함함을 명확하게 알아야 한다.
본 발명 및 그의 다양한 실시 예들을 설명하기 위하여 본 명세서에 이용된 용어들은 그들의 통상적으로 정의된 의미 견지에서 뿐만 아니라, 본 명세서에서의 특정 정의에 의해 통상적으로 정의된 의미의 범주를 벗어난 구조, 물질 또는 작용을 포함하는 것으로 이해되어야 한다. 따라서, 소정 요소가 본 명세서의 문맥에서 둘 이상의 의미를 포함하는 것으로 이해될 수 있다면, 후속하는 청구항에서의 그의 이용은 명세서에 의해 및 용어 그 자체에 의해 뒷받침되는 모든 가능한 의미들을 포괄하는 것으로 이해되어야 한다.
그러므로, 본 출원의 우선권을 주장하는 임의 후속하는 출원에 있어서의 임의 청구항들의 요소들 또는 용어들의 정의는 실질적으로 동일한 결과를 획득하기 위해 실질적으로 동일한 방식으로 실질적으로 동일한 기능을 수행하기 위한 모든 등가적인 구조, 물질 또는 작용과, 문자 그대로 설명된 요소들의 조합을 포함하는 것으로 정의되어야 하다. 그러므로, 이러한 견지에서, 아래의 그러한 청구항들에 있어서의 요소들 중 임의 하나에 대해 2개 이상의 요소들의 등가적인 대체가 이루질 수 있거나, 그러한 청구항에 있어서 2 이상의 요소들에 대해 단일의 요소로 대체될 수 있다고 생각된다.
상기에서는 비록 요소들이 특정 조합으로 작용하는 것으로 설명되고 후속적으로 그와 같이 청구될 수 있지만, 일부 경우에 청구된 조합으로부터의 하나 이상의 요소들이 그 조합으로부터 배제되고, 그와 같이 청구된 조합이 서브 조합 또는 서브 조합의 변형에 관련될 수 있음을 명확하게 이해할 수 있을 것이다.
현재 알게되고 나중에 고안될, 본 기술 분야의 숙련자가 본 임의 후속적으로 청구된 주제로부터의 비실질적 변경은, 등가적으로 그러한 청구항들의 범주내인 것임을 명확히 알 것이다. 그러므로, 본 기술 분야의 숙련자에 현재 또는 나중에 알게될 명백한 대체는 정의된 요소의 범주내인 것으로 정의된다.
본 출원에 대한 우선권을 주장하는 임의 후속하는 출원에 있어서의 임의 청구항들은, 상기에서 특정하게 예시되고 설명된 것, 개념적으로 등가인 것, 명백하게 대체될 수 있는 것, 본 발명의 필수적인 발상을 필수적으로 포함하고 있는 것을 포함하는 것으로 이해해야 한다.

Claims (20)

  1. 부분적으로 접착된 기판 페어의 비접착 영역을 제거하는 방법으로서,
    전자기파 소스로, 파장을 가진 전자기파 빔을 생성하고;
    광학 부품이, 전자기파 소스로부터의 전자기파 빔을, 제 1 기판 또는 제 2 기판의 표면상에 포커싱하여, 상기 표면상에 국부적으로 열적 에너지를 생성하고 상기 표면에 방사하는 것을 포함하되,
    제 1 기판은 제 2 기판에 부분적으로 접착되어 접착된 기판 페어를 형성하고 접착된 기판 페어의 접착 인터페이스에 적어도 하나의 비접착 영역을 정의하며,
    그에 의해, 방사된 표면으로부터의 열적 에너지가 접착 인터페이스와, 접착 인터페이스에 있는 비접착 영역에 전달되고, 비-방사된 기판에까지 전달되어, 열적 에너지를 흡수하는 제 1 및 제 2 기판들의 포논 또는 전자 여기(phonon or electron excitation)를 유발하고, 흡수된 열적 에너지는 제 1 및 제 2 기판을 활성화시켜 비접착 영역의 맞은편들이 하나 이상의 접착을 형성하게 하며, 그에 의해 비접착 영역이 제거되는
    비접착 영역 제거 방법.
  2. 제 1 항에 있어서,
    상기 표면상에 스캔 패턴을 생성하기 위하여, 제 1 기판과 제 2 기판 중 적어도 하나의 표면상에 전자기파 빔을 포커싱하면서 스테이지에 의해 접착된 기판 페어의 움직임을 제어하는 것을 더 구비하되, 상기 스테이지는 접착된 기판 페어를 유지하도록 구성되는
    비접착 영역 제거 방법.
  3. 제 2 항에 있어서,
    광학 섬유가, 전자기파 소스로부터의 전자기파 빔을 광학 부품에 지향시키는 것을 더 구비하는
    비접착 영역 제거 방법.
  4. 제 1 항에 있어서,
    광학 부품은, 광학 렌즈, 자기 렌즈, 마이크로미러 디바이스 또는 광학 현미경인
    비접착 영역 제거 방법.
  5. 제 1 항에 있어서,
    상기 파장은 가시광, 적외선, 자외선, 마이크로파, 무선 주파수, 또는 X-레이의 파장인
    비접착 영역 제거 방법.
  6. 제 2 항에 있어서,
    상기 스테이지는, 상기 스테이지상의 접착된 기판 페어의 평면내 움직임(in-plane movement)을 제어하고, 접착된 기판 페어의 국부 열적 활성화(localized thermal activation)를 제어하는 제 1 모터 어셈블리와 제 2 모터 어셈블리를 구비하는
    비접착 영역 제거 방법.
  7. 제 6 항에 있어서,
    제 1 모터 어셈블리와 제 2 모터 어셈블리는 제 1 모터 어셈블리와 제 2 모터 어셈블리를 제어하기 위한 소프트웨어로 구성된 컴퓨터에 결합되는
    비접착 영역 제거 방법.
  8. 제 6 항에 있어서,
    상기 스테이지는, 상기 스테이지상의 접착된 기판 페어의 수직 움직임을 제어하는
    비접착 영역 제거 방법.
  9. 제 2 항에 있어서,
    스캔 패턴은 원형, 나선형, 또는 래스터 스캔 패턴 방사를 구비하는
    비접착 영역 제거 방법.
  10. 제 1 항에 있어서,
    전자기파 빔의 빔 크기는 5미크론, 5밀리미터 또는 10밀리미터인
    비접착 영역 제거 방법.
  11. 제 1 항에 있어서,
    (a) 플랭크 상수와 빛의 속도의 승산값과 (b) 파장간의 비율은 제 1 기판 또는 제 2 기판의 물질의 대역갭보다 더 큰
    비접착 영역 제거 방법.
  12. 부분적으로 접착된 기판 페어의 비접착 영역을 접착시키는 방법으로서,
    파장을 가진 전자기 방사를 생성하고;
    제 1 기판과 제 2 기판 중 적어도 하나의 표면상에 전자기 방사를 포커싱하고 - 제 1 기판은 제 2 기판에 부분적으로 접착되어 접착된 기판 페어를 형성하고 접착된 기판 페어의 인터페이스에 적어도 하나의 불완전 접착 영역을 정의함 - ;
    상기 표면상에 스캔 패턴을 생성하기 위하여, 제 1 기판과 제 2 기판중 적어도 하나의 표면상에 전자기파 빔을 포커싱하면서 스테이지에 의해 접착된 기판 페어의 움직임을 제어하는 것을 더 구비하되,
    상기 파장은 접착된 기판 페어내에 포논(phonon) 또는 전자 여기(electron excitation)를 유발하도록 선택되고, 그에 의해 제 1 기판은 전자기 방사를 흡수하며,
    전자기 방사로부터의 열적 에너지의 일부는, 비접착 영역의 맞은편들이 하나 이상의 접착을 형성하게 하는 플럭스(flux)를 가진 채, 불완전 접착 영역에 있는 접착된 기판 페어의 인터페이스에 전달되는
    비접착 영역 접착 방법.
  13. 제 12 항에 있어서,
    접착된 기판 페어의 움직임을 제어하는 것은, 접착된 기판 페어의 평면내 움직임(in-plane movement)을 제어하는 것을 구비하는
    비접착 영역 접착 방법.
  14. 제 12 항에 있어서,
    인터페이스의 상대편들상에서 OH-그룹들은 상호 작용하여 접착을 형성하도록 탈수되게 하며, 접착은 Si-O-Si 접착인
    비접착 영역 접착 방법.
  15. 제 12 항에 있어서,
    제 1 기판과 제 2 기판의 각각은 비정질, 부분적 결정질, 결정질 또는 그들의 조합인
    비접착 영역 접착 방법.
  16. 제 12 항에 있어서,
    제 1 및 제 2 기판들은 다른 그룹의 물질들로 형성되는
    비접착 영역 접착 방법.
  17. 제 12 항에 있어서,
    제 1 및 제 2 기판들은 동일 물질로 형성되는
    비접착 영역 접착 방법.
  18. 제 12 항에 있어서,
    (a) 플랭크 상수와 빛의 속도의 승산값과 (b) 파장간의 비율은 제 1 기판 또는 제 2 기판의 물질의 대역갭보다 더 큰
    비접착 영역 접착 방법.
  19. 제 12 항에 있어서,
    생성된 전자기 방사에 의해 인터페이스에 있는 적어도 하나의 불완전 접착 영역에 제 1 기판과 제 2 기판 중 적어도 하나의 기판의 분자들 또는 원자들의 열적 여기가 유발되는
    비접착 영역 접착 방법.
  20. 제 12 항에 있어서,
    전자기 방사는 펄스형 파 방사 또는 지속파 방사인
    비접착 영역 접착 방법.

KR1020187028921A 2016-03-08 2017-03-08 국부 전자파 어닐링을 이용하여 접착된 기판들내의 비접착 영역들을 제거하기 위한 장치 및 방법 KR102359549B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662305454P 2016-03-08 2016-03-08
US62/305,454 2016-03-08
US15/452,005 2017-03-07
US15/452,005 US10373830B2 (en) 2016-03-08 2017-03-07 Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
PCT/US2017/021458 WO2017156195A1 (en) 2016-03-08 2017-03-08 Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing

Publications (2)

Publication Number Publication Date
KR20180132672A KR20180132672A (ko) 2018-12-12
KR102359549B1 true KR102359549B1 (ko) 2022-02-08

Family

ID=59786914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028921A KR102359549B1 (ko) 2016-03-08 2017-03-08 국부 전자파 어닐링을 이용하여 접착된 기판들내의 비접착 영역들을 제거하기 위한 장치 및 방법

Country Status (4)

Country Link
US (1) US10373830B2 (ko)
KR (1) KR102359549B1 (ko)
TW (1) TWI762469B (ko)
WO (1) WO2017156195A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315789B2 (en) * 2019-04-24 2022-04-26 Tokyo Electron Limited Method and structure for low density silicon oxide for fusion bonding and debonding
US11239160B2 (en) 2020-06-16 2022-02-01 International Business Machines Corporation E-fuse with dielectric zipping
US11227997B1 (en) 2020-07-07 2022-01-18 International Business Machines Corporation Planar resistive random-access memory (RRAM) device with a shared top electrode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071269A1 (en) * 2001-10-15 2003-04-17 Tseng Ampere A. Apparatus and method for laser selective bonding technique for making sealed or enclosed microchannel structures

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
JPH0691147B2 (ja) * 1988-10-14 1994-11-14 信越半導体株式会社 接合ウエーハ検査方法
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
US6455398B1 (en) 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US20030183904A1 (en) 2002-01-24 2003-10-02 Fonstad Clifton G. Method and system for magnetically assisted statistical assembly of wafers
US20030186521A1 (en) 2002-03-29 2003-10-02 Kub Francis J. Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP4099192B2 (ja) * 2003-08-01 2008-06-11 日本電信電話株式会社 レーザ光源
US7203387B2 (en) 2003-09-10 2007-04-10 Agency For Science, Technology And Research VLSI-photonic heterogeneous integration by wafer bonding
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP2008010835A (ja) 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
KR100748723B1 (ko) * 2006-07-10 2007-08-13 삼성전자주식회사 기판 접합 방법
DE102007008540A1 (de) * 2007-02-21 2008-08-28 Friedrich-Schiller-Universität Jena Verfahren zum Laser-gestützten Bonden, derart gebondete Substrate und deren Verwendung
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN102264659B (zh) * 2008-12-25 2014-03-12 旭硝子株式会社 脆性材料基板的割断方法、装置及车辆用窗玻璃
WO2012094737A1 (en) * 2011-01-10 2012-07-19 UNIVERSITé LAVAL Laser reinforced direct bonding of optical components
EP3442006A3 (de) * 2011-01-25 2019-02-20 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
JP6122297B2 (ja) * 2011-01-31 2017-04-26 須賀　唯知 接合基板作成方法、基板接合方法、及び接合基板作成装置
US10825793B2 (en) * 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
FR2997224B1 (fr) * 2012-10-18 2015-12-04 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
DE112014001822T5 (de) * 2013-04-04 2015-12-24 Fuji Electric Co., Ltd. Verfahren zum Fertigen einer Halbleitervorrichtung
JP6395333B2 (ja) * 2014-04-25 2018-09-26 須賀　唯知 基板接合装置および基板接合方法
KR102306977B1 (ko) * 2014-06-24 2021-09-30 에베 그룹 에. 탈너 게엠베하 기판의 표면 처리를 위한 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071269A1 (en) * 2001-10-15 2003-04-17 Tseng Ampere A. Apparatus and method for laser selective bonding technique for making sealed or enclosed microchannel structures

Also Published As

Publication number Publication date
TW201802986A (zh) 2018-01-16
TWI762469B (zh) 2022-05-01
US10373830B2 (en) 2019-08-06
US20170263457A1 (en) 2017-09-14
KR20180132672A (ko) 2018-12-12
WO2017156195A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
JP6676010B2 (ja) 室温でのガラス対ガラス、ガラス対プラスチックおよびガラス対セラミック／半導体接合
CA2823806C (en) Laser reinforced direct bonding of optical components
US8778121B2 (en) Method for laser-assisted bonding, substrates bonded in this manner and use thereof
KR102474915B1 (ko) 동력학적으로 제한된 나노-스케일 확산 접합 구조 및 방법
KR101751166B1 (ko) 중간-파장 적외선 방사선 애블레이션을 사용한 웨이퍼 결합 해제
KR102359549B1 (ko) 국부 전자파 어닐링을 이용하여 접착된 기판들내의 비접착 영역들을 제거하기 위한 장치 및 방법
US9586291B2 (en) Adhesives for bonding handler wafers to device wafers and enabling mid-wavelength infrared laser ablation release
US8466074B2 (en) Method for processing a substrate using a laser beam
JP2016500918A (ja) 半導体ウェーハを処理するための方法
SG187317A1 (en) Method for curing defects in a semiconductor layer
WO2021131711A1 (ja) 基板処理方法及び基板処理装置
JP5891848B2 (ja) ガラス基板もしくは水晶基板からなるワークの貼り合わせ方法および装置
TWI681482B (zh) 用於預固定基板之方法及裝置
WO2016071835A1 (en) Multi-layer laser debonding structure with tunable absorption
WO2012063348A1 (ja) レーザ加工方法及び装置
Sopeña et al. Transmission laser welding of similar and dissimilar semiconductor materials
WO2006068958A2 (en) Non-contact discrete removal of substrate surface contaminants/coatings, and method, apparatus, and system for implementing the same
TW201705192A (zh) 半導體裝置之製造方法及半導體裝置之製造裝置
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
JP7283886B2 (ja) スライス方法およびスライス装置
Witte et al. Laser joining of glass with silicon
WO2022176798A1 (ja) 接合システム、接合方法、及び半導体装置の製造方法
KR102615398B1 (ko) 기질들을 결합하기 위한 방법 및 장치
Urban et al. Novel Inorganic IR Release Process for High Temperature W2W and D2W Integration
US20230187255A1 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant