KR102356029B1 - 실리케이트 코팅재의 제조 방법 - Google Patents

실리케이트 코팅재의 제조 방법 Download PDF

Info

Publication number
KR102356029B1
KR102356029B1 KR1020210067913A KR20210067913A KR102356029B1 KR 102356029 B1 KR102356029 B1 KR 102356029B1 KR 1020210067913 A KR1020210067913 A KR 1020210067913A KR 20210067913 A KR20210067913 A KR 20210067913A KR 102356029 B1 KR102356029 B1 KR 102356029B1
Authority
KR
South Korea
Prior art keywords
coating layer
oxide
providing
sio
silicate
Prior art date
Application number
KR1020210067913A
Other languages
English (en)
Inventor
이종범
이종수
권병국
Original Assignee
주식회사 그린리소스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 그린리소스 filed Critical 주식회사 그린리소스
Priority to KR1020210067913A priority Critical patent/KR102356029B1/ko
Priority to KR1020210153416A priority patent/KR102503800B1/ko
Application granted granted Critical
Publication of KR102356029B1 publication Critical patent/KR102356029B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/20—Silicates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

챔버내에 제공되는 실리케이트 코팅재를 제공한다. 실리케이트 코팅재는 i) 알루미늄 질화물(aluminum nitride), 흑연(graphite), 실리콘 카바이드(silicon carbide), 탄탈륨 카바이드(tantalum carbide) 및 이들의 조합으로 이루어진 군에서 선택된 하나 이상의 화합물을 포함하는 모재, 및 ii) 모재 위에 제공되고, Yb2Si2O7를 포함하는 실리케이트 코팅층을 포함한다.

Description

실리케이트 코팅재의 제조 방법 {METHOD FOR MANUFACTURING SILICATE COATING MEMBER}
본 발명은 실리케이트 코팅재의 제조 방법에 관한 것이다. 더욱 상세하게는, 플라스마 또는 강한 부식성 분위기하에서도 내식성을 가지는 실리케이트 코팅재의 제조 방법에 관한 것이다.
최근 들어 모바일 산업의 급속한 발달로 인하여 반도체 등의 소형화 및 고집적화가 더욱 절실하게 요구되고 있다. 따라서 반도체를 고집적화하기 위해 3D 형태로 적층하는 신기술이 개발되고 있으며, 이 경우 기존의 반도체 공정과는 다른 공정이 필요하다. 즉, 소자를 세운 상태로 형성해야 하므로 단시간에 특정 부위를 빠르게 식각해 제거할 필요가 있으므로, 강한 부식성을 가지는 에칭 가스 또는 에칭액이 필요하다.
이와 같이 강한 산성을 가지는 에칭액을 사용함에 따라 소자 제조용 챔버내의 윈도우 또는 내벽이 부식된다. 즉, 챔버 내면이 반응성 할로겐 가스가 주입된 플라스마 또는 강한 산성 에칭 분위기와 접촉해 부식되면서 이로 인한 응집물이 떨어져 제조중인 소자를 오염시킨다. 따라서 반응성 할로겐 가스가 주입된 플라스마 또는 강한 산성 분위기에서도 내식성을 유지할 수 있는 코팅재를 제조할 필요가 있다.
한국등록특허 제1,961,411호
플라스마 또는 강한 부식성 분위기에 대해서도 내식성을 가진 실리케이트 코팅재를 제공하고자 한다. 또한, 전술한 실리케이트 코팅재의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 실리케이트 코팅재는 챔버내에 제공된다. 실리케이트 코팅재는 i) 알루미늄 질화물(aluminum nitride), 흑연(graphite), 실리콘 카바이드(silicon carbide), 탄탈륨 카바이드(tantalum carbide) 및 이들의 조합으로 이루어진 군에서 선택된 하나 이상의 화합물을 포함하는 모재, 및 ii) 모재 위에 제공되고, Yb2Si2O7를 포함하는 실리케이트 코팅층을 포함한다.
모재는 챔버내에 설치된 히터, 정전척, 가스 전달 플레이트, 샤워 헤드, 챔버 라이너, 도어 또는 링에 포함될 수 있다. 모재의 열팽창률은 4.0×10-6/K 내지 6.5×10-6/K이고, 실리케이트 코팅층의 열팽창률은 4.5×10-6/K 내지 7.0×10-6/K일 수 있다.
실리케이트 코팅층은 금속 모노실리케이트 및 희토류 금속 디실리케이트를 더 포함하고, 금속 모노실리케이트와 희토류 금속 디실리케이트는 1:20 내지 20:1의 부피비를 가질 수 있다. 실리케이트 코팅층의 열팽창률은 4.0×10-6/K 내지 4.2×10-6/K일 수 있다.
본 발명의 일 실시예에 따른 실리케이트 코팅재는 모재와 실리케이트 코팅층 사이에 위치한 버퍼층을 더 포함할 수 있다. 실리케이트 코팅층은 금속 모노실리케이트 및 희토류 금속 디실리케이트를 더 포함하고, 금속 모노실리케이트는 Y2SiO5, Er2SiO5, Ta2SiO5, Ir2SiO5, Rh2SiO5, La2SiO5, Lu2SiO5, Sc2SiO5, Gd2SiO5, Sm2SiO5 및 Dy2SiO5로 이루어진 군에서 선택된 하나 이상의 화합물이고, 희토류 금속 디실리케이트는 Y2Si2O7, Er2Si2O7, Ta2Si2O7, Ir2Si2O7, Rh2Si2O7, La2Si2O7, Lu2Si2O7, Sc2Si2O7, Gd2Si2O7, Sm2Si2O7 및 Dy2Si2O7로 이루어진 군에서 선택된 하나 이상의 화합물일 수 있다.
본 발명의 일 실시예에 따른 실리케이트 코팅재는 모재와 실리케이트 코팅층 사이에 위치한 버퍼층을 더 포함하고, 버퍼층은 실리콘, 이산화실리콘, 탄화실리콘, 질화실리콘, 실리콘 카바이드 산화물, 실리콘 옥사이드 질화물, 실리콘 카바이드 질화물 및 이들의 조합에서 선택된 하나 이상의 화합물을 포함할 수 있다. 버퍼층의 두께는 1nm 내지 50nm일 수 있다.
본 발명의 일 실시예에 따른 실리케이트 코팅재는 실리케이트 코팅층 위에 제공되는 희토류 산화물 코팅층을 더 포함하고, 희토류 산화물 코팅층은 Y2O3 및 ZrO2의 고용체, Y4Al2O9, 산화 이트륨(Y2O3), 산화 에르븀(Er2O3), 산화 탄탈륨(Ta2SiO5), 산화 이리듐(Ir2O3), 산화 로듐(Rh2O3), 산화 란타늄(La2O3), 산화 루테튬(Lu2O3), 산화 스칸듐(Sc2O3), 산화 가돌리늄(Gd2O3), 산화 사마륨(Sm2O3) 및 산화 디스프로슘(Dy2O3)으로 이루어진 군에서 선택될 수 있다.
본 발명의 일 실시예에 따른 실리케이트 코팅재의 제조 방법은, i) 알루미늄 질화물(aluminum nitride), 흑연(graphite), 실리콘 카바이드(silicon carbide), 탄탈륨 카바이드(tantalum carbide) 및 이들의 조합으로 이루어진 군에서 선택된 하나 이상의 화합물을 포함하는 모재를 제공하는 단계, ii) 모재 위에 SiOx (0.1≤x≤1)를 포함하는 제1 코팅층부를 제공하는 단계, iii) 제1 코팅층부 위에 Yb2Oy (0.1≤y≤1.5)를 포함하는 제2 코팅층부를 제공하는 단계, iv) 제1 코팅층부와 제2 코팅층부를 반복하여 적층한 적층체를 제공하는 단계, 및 v) 적층체를 열처리하여 제1 코팅층부와 제2 코팅층부 상호간의 고상 반응에 의해 결정질의 단일층으로 된 Yb2Si2O7를 포함하는 코팅층을 제공하는 단계를 포함한다.
제1 코팅층부를 제공하는 단계에서 제1 코팅층부는, 이트륨 모노실리케이트(Y2SiO5), 이트륨 디실리케이트(Y2Si2O7), 에르븀 모노실리케이트(Er2SiO5), 에르븀 디실리케이트(Er2Si2O7), 탄탈륨 모노실리케이트(Ta2SiO5), 탄탈륨 디실리케이트(Ta2Si2O7), 이리듐 모노실리케이트(Ir2SiO5), 이리듐 디실리케이트(Ir2Si2O7), 사마륨 디실리케이트(Sm2Si2O7), 디스프로슘 모노실리케이트(Dy2SiO5), 디스프로슘 디실리케이트(Dy2Si2O7), 및 이들의 조합으로 이루어진 군에서 선택된 하나 이상의 화합물을 더 포함할 수 있다. 코팅층을 제공하는 단계에서, 적층체를 800℃내지 1300℃로 가열할 수 있다. 적층체를 제공하는 단계에서, 제1 코팅층부와 제2 코팅층부를 2회 내지 10회 반복하여 적층할 수 있다.
본 발명의 일 실시예에 따른 실리케이트 코팅재의 제조 방법은 실리케이트 코팅층 위에 희토류 산화물 코팅층을 제공하는 단계를 더 포함하고, 희토류 산화물 코팅층은 Y2O3 및 ZrO2의 고용체, Y4Al2O9, 산화 이트륨(Y2O3), 산화 에르븀(Er2O3), 산화 탄탈륨(Ta2SiO5), 산화 이리듐(Ir2O3), 산화 로듐(Rh2O3), 산화 란타늄(La2O3), 산화 루테튬(Lu2O3), 산화 스칸듐(Sc2O3), 산화 가돌리늄(Gd2O3), 산화 사마륨(Sm2O3) 및 산화 디스프로슘(Dy2O3)으로 이루어진 군에서 선택될 수 있다. 희토류 산화물 코팅층은 5nm 내지 25㎛의 두께를 가지고, 화학 기상 증착(CVD), 물리적 기상 증착(PVD), 플라스마 강화 물리적 기상 증착(PEPVD) 및 원자층 증착(ALD)으로 이루어진 군에서 선택된 하나 이상의 증착 공정에 의해 형성될 수 있다.
본 발명의 일 실시예에 따른 실리케이트 코팅재의 제조 방법은 모재를 제공하는 단계와 제1 코팅층부를 제공하는 단계 사이에 버퍼층을 제공하는 단계를 더 포함할 수 있다. 버퍼층은 실리콘, 이산화실리콘, 탄화실리콘, 질화실리콘, 실리콘 카바이드 산화물, 실리콘 옥사이드 질화물, 실리콘 카바이드 질화물 및 이들의 조합에서 선택된 하나 이상의 화합물을 포함할 수 있다.
본 발명의 일 실시예에 따른 실리케이트 코팅재의 제조 방법은 실리케이트 코팅층 위에 제공되는 희토류 산화물 코팅층을 제공하는 단계를 더 포함할 수 있다. 희토류 산화물 코팅층은 Y2O3 및 ZrO2의 고용체, Y4Al2O9, 산화 이트륨(Y2O3), 산화 에르븀(Er2O3), 산화 탄탈륨(Ta2SiO5), 산화 이리듐(Ir2O3), 산화 로듐(Rh2O3), 산화 란타늄(La2O3), 산화 루테튬(Lu2O3), 산화 스칸듐(Sc2O3), 산화 가돌리늄(Gd2O3), 산화 사마륨(Sm2O3) 및 산화 디스프로슘(Dy2O3)으로 이루어진 군에서 선택될 수 있다. 제1 코팅층부를 제공하는 단계에서, 제1 코팅층부의 두께는 3nm 내지 300nm이거나 제2 코팅층부를 제공하는 단계에서, 제2 코팅층부의 두께는 5nm 내지 250nm일 수 있다.
우수한 열전도율, 열팽창 적응성, 기계적 강도, 고온 내피로성 및 내산화성을 가지는 코팅재를 제공할 수 있다. 따라서 고온의 플라스마 산화성 분위기에서도 모재의 손상이나 챔버내에서 가공되는 소자의 오염 등을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 소자 제조용 챔버의 코팅재의 제조 방법의 개략적인 순서도이다.
도 2 내지 도 6은 소자 제조용 챔버의 코팅재의 제조 방법의 각 단계들에서 형성되는 소자들의 개략적인 단면도들이다.
도 7은 본 발명의 제2 실시예에 따른 소자 제조용 챔버의 코팅재의 개략적인 단면도이다.
도 8은 본 발명의 제3 실시예에 따른 소자 제조용 챔버의 코팅재의 개략적인 단면도이다.
도 9 및 도 10은 각각 본 발명의 실험예 및 종래기술의 비교예에 따라 제조한 코팅재의 측면 및 평면 주사전자현미경 사진이다.
도 11은 본 발명의 실험예에 따라 제조한 코팅재 단면의 가열전 및 가열후의 주사전자현미경 사진이다.
도 12는 본 발명의 실험예에 따라 제조한 코팅재의 XRD 그래프이다.
여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
좀더 구체적으로, 이하에서 사용되는 “소자”라는 용어는 “전기 기기 또는 전자 기기에 포함되는 부품”을 의미한다. 이러한 부품은 OLED 패널이나 반도체 등이 될 수도 있으나 이에 한정하지 않고 다른 객체가 될 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 소자 제조용 챔버의 코팅재의 제조 방법의 순서도를 개략적으로 나타낸다. 도 1의 코팅재의 제조 방법은 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 소자 제조용 챔버의 코팅재의 제조 방법을 다른 형태로도 변형할 수 있다.
도 1에 도시한 바와 같이, 소자 제조용 챔버의 코팅재의 제조 방법은, 모재를 제공하는 단계(S10), 모재 위에 SiOx (0.1≤x≤1)를 포함하는 제1 코팅층부를 제공하는 단계(S20), 제1 코팅층부 위에 Yb2Oy (0.1≤y≤1.5)를 포함하는 제2 코팅층부를 제공하는 단계(S30), 제1 코팅층부와 제2 코팅층부를 반복하여 적층한 적층체를 제공하는 단계(S40), 그리고 적층체를 열처리하여 제1 코팅층부와 제2 코팅층부 상호간의 고상 반응에 의해 결정질의 단일층으로 된 Yb2Si2O7를 포함하는 코팅층(S50)을 제공하는 단계를 포함한다. 이외에, 코팅재의 제조 방법은 필요에 따라 다른 단계들을 더 포함할 수 있다.
도 2 내지 도 6은 이러한 도 1의 각 단계들의 단면 구조를 개략적으로 나타낸다. 도 2 내지 도 6의 단면 구조는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 도 2 내지 도 6의 단면 구조를 다른 형태로도 변형할 수 있다. 이하에서는 도 1 내지 도 6을 참조하여 코팅재의 제조 방법을 설명한다.
도 2는 본 발명의 일 실시예에 따른 코팅재(10)를 포함하는 히터(90)를 개략적으로 나타낸다. 도 2의 확대원에는 히터(90)의 표면을 확대하여 개략적으로 나타낸다. 도 2의 히터(90)의 구조는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 히터(90)의 구조를 다른 형태로도 변형할 수 있다.
도 2의 확대원에 도시한 바와 같이, 단계(S10)에서는 모재(10)(도 2, 이하 동일)를 제공한다. 모재(10)는 히터(90)에 포함될 수 있다. 또한, 도 2에는 도시하지 않았지만, 모재(10)는 서셉터, 정전척, 가스 전달 플레이트, 샤워 헤드, 챔버 라이너, 도어 또는 링에 포함될 수 있다. 한편, 모재(10)은 챔버 내벽이 될 수도 있다. 챔버내에서 가공되는 소자는 소자는 반도체 또는 디스플레이가 될 수 있다. 소자 제조 공정시 모재(10)가 챔버 내의 부식성 분위기, 특히 플라스마와 직접 접촉하여 부식될 수 있다. 따라서 내식성을 가진 코팅재로 모재(10)의 표면을 커버하여 모재(10)가 부식성 분위기와 직접 접촉하지 않도록 막는다. 모재의 소재로는 알루미늄 질화물(aluminum nitride), 흑연(graphite), 실리콘 카바이드(silicon carbide) 또는 탄탈륨 카바이드(tantalum carbide)를 사용할 수 있다. 또한, 이들을 조합한 화합물을 사용할 수도 있다.
다시 도 1로 되돌아가면, 도 1의 단계(S20)에서는 모재(10) 위에 제1 코팅층부(20)를 제공한다. (도 3에 도시, 이하 동일) 제1 코팅층부(20)는 SiOx를 포함한다. 여기서, 몰비로 x는 0.1 내지 1일 수 있다. x의 값이 너무 큰 경우, 산소가 많이 혼입되어 후속 공정에서 제조되는 코팅층이 잘 깨질 수 있다. 또한, x의 값이 너무 작은 경우, 안정한 실리콘 산화물이 형성되기 어렵다. 따라서 몰비를 전술한 범위로 유지하는 것이 바람직하다. 특히, 제1 코팅층부(20)를 산소 결핍 상태로 형성하므로, 추후 열처리에 따라 추가로 산소가 혼입되어 코팅재를 형성하더라도 고온 플라스마 분위기에 대한 내식성이 강한 코팅재를 형성할 수 있다. 한편, 제1 코팅층부(20)는 물리적 기상 증착(PVD), 플라스마 강화 물리적 기상 증착(PEPVD) 또는 원자층 증착(ALD)에 의해 모재(10) 위에 형성될 수 있다. 따라서 인시츄 공정에 의해 제1 코팅층부(20)를 형성할 수 있으므로 공정 제어가 용이하다.
한편, 모재(10)가 실리콘 카바이드를 포함하는 경우, 제1 코팅층부(20)는 전술한 SiOx를 포함하는 것이 바람직하다. 이 경우, 모재(10)와 제1 코팅층부(20)가 모두 Si를 포함하므로, 제1 코팅층부(20)가 모재(10) 위에 잘 부착된다. 그 결과, 후속 공정에서 제조된 코팅재를 실제 사용시 열응력에 의해 제1 코팅층부(20)가 모재(10)로부터 박리되지 않는다.
제1 코팅층부(20)의 두께(t20)는 3nm 내지 300nm일 수 있다. 두께(t20)가 너무 작은 경우, 후속 공정에서 제공되는 제2 코팅층부(30)와의 상호 확산이 잘 이루어지지 않는다. 또한, 두께(t20)가 너무 큰 경우, 소재비가 많이 들고 공정 시간이 길어진다. 따라서 두께(t20)를 전술한 범위로 유지하는 것이 바람직하다. 따라서 두께(t20)를 전술한 범위로 조절한다.
제1 코팅층부(20)는 이트륨 모노실리케이트(Y2SiO5), 이트륨 디실리케이트(Y2Si2O7), 에르븀 모노실리케이트(Er2SiO5), 에르븀 디실리케이트(Er2Si2O7), 탄탈륨 모노실리케이트(Ta2SiO5), 탄탈륨 디실리케이트(Ta2Si2O7), 이리듐 모노실리케이트(Ir2SiO5), 이리듐 디실리케이트(Ir2Si2O7), 사마륨 디실리케이트(Sm2Si2O7), 디스프로슘 모노실리케이트(Dy2SiO5), 또는 디스프로슘 디실리케이트(Dy2Si2O7)을 더 포함할 수 있다. 또는, 이들의 화합물을 포함할 수도 있다.
다시 도 1로 되돌아가면, 단계(S30)에서는 제1 코팅층부(20) 위에 제2 코팅층부(30)를 제공한다. (도 4에 도시) 제2 코팅층부(30)는 Yb2Oy를 포함한다. 여기서, y는 0.1 내지 1.5일 수 있다. 좀더 바람직하게는, y는 0.1 내지 1일 수 있다. y의 값이 너무 큰 경우, 산소의 다량 혼입으로 코팅층이 경해질 수 있다. 또한, y의 값이 너무 작은 경우, 이트륨이 안정한 산화물로 형성되기 어려운 문제점이 있다. 따라서 y를 전술한 범위로 유지하는 것이 바람직하다. 특히, 제2 코팅층부(30)를 산소 결핍 상태로 제조함으로써 열처리에 의해 코팅재를 제조시에 산소가 혼입되더라도 고온 플라스마에 강한 코팅재를 제조할 수 있다. Yb는 우수한 내구성 및 내산화성을 가진다. 이러한 점에서 Yb를 사용한다.
제2 코팅층부(30)는 제1 코팅층부(20)와 동일한 방법으로 형성할 수 있다. 예를 들면, 이터븀 산화물을 물리 기상 증착법에 의해 증발시켜 제1 코팅층부(20) 위에 제2 코팅층부(30)를 부착한다. 이터븀 산화물은 우수한 내화학성과 내부식성을 가지고, 플라스마 내식성이 우수하다. 따라서 챔버내에서 발생하는 플라스마로부터 모재(10)를 보호하기에 적합하다.
한편, 제2 코팅층부(30)의 두께(t30)는 5nm 내지 250nm일 수 있다. 두께(t30)가 너무 작은 경우, 제1 코팅층부(20)와의 상호 확산이 잘 이루어지지 않는다. 또한, 두께(t30)가 너무 큰 경우, 소재비가 많이 들고 공정 시간이 길어진다. 따라서 두께(t30)를 전술한 범위로 유지하는 것이 바람직하다.
다시 도 1로 되돌아가면, 도 1의 단계(S40)에서는 제1 코팅층부(20)와 제2 코팅층부(30)를 반복하여 적층된 적층체(40)를 제공한다. 도 5는 그 예시로서, 모재(10) 위에 제1 코팅층부(20)와 제2 코팅층부(30)가 2회 반복되어 적층된 상태를 나타낸다. 제1 코팅층부(20)와 제2 코팅층부(30)를 2회 내지 10회 반복하여 적층할 수 있다. 반복 적층에 의해 모재와 적층체(40)의 열팽창 계수 차이를 줄일 수 있다.
제1 코팅층부(20)와 제2 코팅층부(30)의 적층이 반복되지 않는 경우, 후속 공정에서 가열시 제1 코팅층부(20)와 제2 코팅층부(30)간에 확산이 잘 일어나지 않아 균일한 상태의 코팅층을 제조하기 어렵다. 또한, 제1 코팅층부(20)와 제2 코팅층부(30)의 적층 회수가 너무 많은 경우, 코팅재의 제조 공정 시간이 길어지고 소재를 다량 사용하여 그 단가가 높아진다. 따라서 제1 코팅층부(20)와 제2 코팅층부(30)를 전술한 회수내에서 적층하는 것이 바람직하다.
마지막으로, 도 1의 단계(S50)에서는 적층체(40)를 열처리하여 실리케이트 코팅층(50)을 제공한다. (도 6에 도시) 먼저, 제1 코팅층부(20)이 전술한 SiOx를 포함하는 경우, 실리케이트 코팅층(50)은 SiOx와 YbOy의 반응에 의해 Yb2Si2O7을 포함하도록 형성된다. Yb는 공극률이 거의 0%에 가까운 등각 코팅이다. 실리케이트 코팅층(50)에 포함된 Yb는 컨포멀하게 형성되어 실리케이트 코팅층(50)은 실질적으로 균일한 두께로 모재(10)를 덮는다. 즉, 실리케이트 코팅층(50)의 두께는 ±20%의 편차, 좀더 바림직하게는 ±10%의 편차, 더욱 바람직하게는 ±5%의 편차를 가진다.
단일층으로 된 실리케이트 코팅층(50)을 형성하기 위해 적층체(40)(도 5에 도시, 이하 동일)를 800℃내지 1300℃로 30분 내지 5시간 동안 가열할 수 있다. 이 경우에 형성되는 단일층은 결정질로 형성된다. 온도 범위 및 온도 시간을 감안시 부식에 취약할 수 있는 비정질은 형성되지 않는다. 적층체(40)의 가열 온도가 너무 높은 경우, 적층체(40)가 과열될 수 있다. 또한, 적층체(40)의 가열 온도가 너무 낮은 경우, 제1 코팅층부(20)와 제2 코팅층부(30)가 상호 화합되어 화합물이 형성되기 어렵다. 따라서 전술한 온도 범위로 적층체(40)를 가열하는 것이 바람직하다. 가열 시간이 너무 짧은 경우, 코팅층(50)이 형성되기에 부족하다. 또한, 가열 시간이 너무 긴 경우, 코팅층(50)이 열화될 수 있다. 따라서 가열 시간은 전술한 범위로 조절하는 것이 바람직하다. 다시 도 6으로 돌아가면, 전술한 방법을 통해 적층체(40)를 열처리하는 경우, 적층체(40)가 어느 정도 수축되어 그 두께가 줄어든 실리케이트 코팅층(50)이 형성된다.
한편, 앞서 언급한 내용에서는 제1 코팅층부(20)와 제2 코팅층부(30) 수회 적층한 후 가열해 단일층의 실리케이트 코팅층(50)을 형성하였지만, 이와는 달리 제1 코팅층부(20)를 형성하는 소재와 제2 코팅층부(30)를 형성하는 소재를 동시에 사용하여 바로 단일층의 실리케이트 코팅층(50)을 형성할 수도 있다.
도 6의 실리케이트 코팅재(100)는 모재(50) 및 실리케이트 코팅층(50)을 포함한다. 코팅층(50)은 모재(50) 위에 제공되며, Yb2Si2O7를 포함한다. Yb2Si2O7는 고온의 플라스마 분위기에 강하다. 따라서 모재(10)를 보호하기 위한 내식성 소재로서 적합하다. 특히, 모재(10)의 열팽창률은 4.0×10-6/K 내지 5×10-6/K이고, 실리케이트 코팅층(50)의 열팽창률은 4.0×10-6/K 내지 4.2×10-6/K이다. 좀더 구체적으로, 실리케이트 코팅층(50)의 열팽창률은 4.1×10-6/K 이다. 즉, 열팽창률에 있어서 모재(10)와 실리케이트 코팅층(50)과의 차가 크지 않다. 예를 들면, 실리케이트 코팅층(50)의 열팽창률은 모재(10)의 열팽창률의 ±10% 정도일 수 있다. 그 결과, 실리케이트 코팅재(100)는 챔버내의 3000℃ 이상의 고온 분위기에서도 잘 견딘다. 실리케이트 코팅층(50)은 100GPa 내지 400GPa의 탄성 계수를 가질 수 있다. 실리케이트 코팅층(50)이 전술한 탄성 계수를 가지므로, 경하지 않아서 외부 응력에도 쉽게 파손되지 않는 복원력을 가진다.
한편, 실리케이트 코팅층(500)은 금속 모노실리케이트 및 희토류 금속 디실리케이트를 더 포함할 수 있다. 금속 모노실리케이트는 Y2SiO5, Er2SiO5, Ta2SiO5, Ir2SiO5, Rh2SiO5, La2SiO5, Lu2SiO5, Sc2SiO5, Gd2SiO5, Sm2SiO5 또는 Dy2SiO5일 수 있다. 또는 금속 모노실리케이트는 이들의 화합물일 수 있다. 금속 모노실리케이트는 실리케이트 코팅층(500)의 최상층에 위치한다. 그 결과, 실리케이트 코팅층(500)의 플라스마 내식성을 강화시킨다. 희토류 금속 디실리케이트는 Y2Si2O7, Er2Si2O7, Ta2Si2O7, Ir2Si2O7, Rh2Si2O7, La2Si2O7, Lu2Si2O7, Sc2Si2O7, Gd2Si2O7, Sm2Si2O7 또는 Dy2Si2O7 일 수 있다. 또는 희토류 금속 디실리케이트는 이들의 화합물일 수 있다.
금속 모노실리케이트와 희토류 금속 디실리케이트는 1:20 내지 20:1의 부피비를 가진다. 부피비가 이 범위를 벗어나는 경우, 실리케이트 코팅층(500)을 안정적인 구조로 형성하기 어렵다. 따라서 전술한 범위로 그 부피비를 유지한다. 바람직하게는, 부피비는 1:15 내지 15:1일 수 있다. 좀더 바람직하게는, 부피비는 1:10 내지 10:1일 수 있다. 더욱 바람직하게는, 부피비는 1:8 내지 8:1일 수 있다. 그리고 부피비는 1:5 내지 5:1일 수 있다.
도 7은 본 발명의 제2 실시예에 따른 소자 제조용 챔버의 실리케이트 코팅재(200)의 단면 구조를 개략적으로 나타낸다. 도 7의 실리케이트 코팅재(200)의 구조는 도 6의 실리케이트 코팅재(100)의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며 그 상세한 설명을 생략한다.
도 7에 도시한 바와 같이, 모재(10)와 실리케이트 코팅층(50) 사이에는 버퍼층(60)이 형성된다. 버퍼층(60)은 실리콘, 이산화실리콘, 탄화실리콘, 질화실리콘, 실리콘 카바이드 산화물, 실리콘 옥사이드 질화물 또는 실리콘 카바이드 질화물을 포함한다. 또는, 이들이 조합된 화합물을 포함할 수 있다. 여기서, 이산화실리콘은 비정질일 수도 있다. 버퍼층(60)은 증착 방법에 의해 형성될 수 있다. 이와 같이, 실리콘을 포함하여 모재(10)와 실리케이트 코팅층(50)과의 친화력이 높고, 공공을 다수 포함하는 버퍼층(60)을 사용함으로써 모재(10)에 대한 실리케이트 코팅층(50)의 접착력을 높일 수 있다. 또한, 버퍼층(60)이 고온 분위기에서도 모재(10)의 열팽창과 실리케이트 코팅층(50)의 열팽창을 상호 완충시켜 우수한 내구성과 내식성을 가지는 실리케이트 코팅재(200)를 제조할 수 있다. 한편, 버퍼층(60)은 전술한 금속 모노실리케이트 및 희토류 금속 디실리케이트가 교대로 적층된 다중 적층체로 형성될 수도 있다.
한편, 버퍼층(60)의 두께(t60)는 1nm 내지 50nm일 수 있다. 좀더 바람직하게는, 버퍼층(60)의 두께(t60)는 2nm 내지 25nm일 수 있다. 더욱 바람직하게는, 버퍼층(60)의 두께(t60)는 5nm 내지 10nm일 수 있다. 버퍼층(60)의 두께(t60)를 전술한 범위로 조절하여 모재(10)와 실리케이트 코팅층(50)의 밀착력을 높이고, 양자의 열응력 편차를 최소화할 수 있다.
도 8은 본 발명의 제3 실시예에 따른 소자 제조용 챔버의 실리케이트 코팅재(300)의 단면 구조를 개략적으로 나타낸다. 도 8의 실리케이트 코팅재(300)의 구조는 도 6의 실리케이트 코팅재(100)의 구조와 유사하므로, 동일한 부분에는 동일한 도면 부호를 사용하며 그 상세한 설명을 생략한다.
도 8에 도시한 바와 같이, 실리케이트 코팅층(50) 위에는 희토류 산화물 코팅층(70)이 형성된다. 희토류 산화물 코팅층(70)은 Y2O3 및 ZrO2의 고용체, Y4Al2O9, 산화 이트륨(Y2O3), 산화 에르븀(Er2O3), 산화 탄탈륨(Ta2SiO5), 산화 이리듐(Ir2O3), 산화 로듐(Rh2O3), 산화 란타늄(La2O3), 산화 루테튬(Lu2O3), 산화 스칸듐(Sc2O3), 산화 가돌리늄(Gd2O3), 산화 사마륨(Sm2O3) 또는 산화 디스프로슘(Dy2O3)으로 형성될 수 있다.
희토류 산화물 코팅층(70)은 5nm 내지 25㎛의 두께(t70)를 가진다. 이를 위해 희토류 산화물 코팅층(70)은 화학 기상 증착(CVD), 물리적 기상 증착(PVD), 플라스마 강화 물리적 기상 증착(PEPVD) 또는 원자층 증착(ALD) 등의 공정을 이용해 형성할 수 있다. 공정 시간을 조절하여 두께(t70)를 조절할 수 있다.
이하에서는 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 실험예는 단지 본 발명을 예시하기 위한 것이며. 본 발명이 여기에 한정되는 것은 아니다.
실험예
도 1의 방법을 이용하여 SiC로 된 모재 위에 코팅층을 형성하였다. 먼저, 모재의 표면을 5KW power 조건으로 플라스마 처리하였다. 그리고 모재 위에 실리콘 소스를 3.0Å의 코팅률과 산소 플로우 10sccm, 이터븀 소스를 1.5Å의 코팅률과 산소 플로우 5sccm의 조건으로 교번하는 물리적 기상 증착을 통해 SiO 층과 Yb2O 층을 반복 적층해 적층체를 제조하였다. 이들 산화물들은 모두 산소 결핍 상태로 형성되었다. 여기서, SiO 층과 Yb2O 층을 2회 반복하여 총 4층으로 된 적층체를 제조하였다. 그리고 산소 분위기하에서 700℃의 온도로 적층체를 가열하여 코팅재를 제조하였다.
비교예
이터븀 소스를 사용하는 대신에 이트륨 소스를 사용하였다. 실리콘 소스와 이트륨 소스를 교번하는 물리적 기상 증착을 통해 SiO2 층과 Y2O3 층을 반복 적층한 적층체를 제조하였다. 이트륨 산화물은 산소 결핍 상태가 안 되도록 유지하였다. 나머지 실험 조건들은 전술한 실험예와 동일하였다.
실험 결과
코팅재 조직 관찰
도 9는 전술한 실험예에 따라 제조한 코팅재의 측면 및 평면 주사전자현미경 사진을 나타낸다. 즉, 도 9의 좌측에는 코팅재 측면의 주사전자현미경 사진을 나타내고, 도 9의 중앙에는 이를 확대한 사진을 나타내며, 도 9의 우측에는 코팅재 평면의 주사전자현미경 사진을 나타낸다.
도 9에 도시한 바와 같이, Yb2Si2O7 코팅층이 SiC 모재위에 안정적으로 형성되었다. 또한, Yb2Si2O7 코팅층 표면에서는 크랙을 전혀 관찰할 수 없었다. 즉, Yb2Si2O7 코팅층의 열팽창계수는 4.1x10-6 K-1으로서, SiC의 열팽창계수인 4~5x10-6 K-1 과 유사하였다. 즉, 코팅재를 고온 플라스마 환경에서 사용하여도 Yb2Si2O7 코팅층과 SiC 모재의 열응력 편차가 적어서 장기간 사용이 가능한 것을 확인할 수 있었다.
도 10은 전술한 비교예에 따라 제조한 코팅재의 측면 및 평면 주사전자현미경 사진을 나타낸다. 즉, 도 10의 좌측에는 코팅재 측면의 주사전자현미경 사진을 나타내고, 도 10의 중앙에는 이를 확대한 사진을 나타내며, 도 10의 우측에는 코팅재 평면의 주사전자현미경 사진을 나타낸다.
도 10에 도시한 바와 같이, SiO2 코팅재가 SiC 모재 위에 형성되었다. 그러나 SiO2 코팅재 표면에서 다량의 크랙이 관찰되었다. 따라서 SiC 모재 위에 SiO2 코팅재가 불안정하여 형성된 것을 알 수 있었다.
적층 구조 관찰
도 11은 본 발명의 실험예에서 따라 제조한 코팅재의 열처리 전 및 열처리 후의 측면 주사전자현미경 사진들을 나타낸다. 즉, 도 11의 좌측에는 코팅재의 열처리 전의 주사전자현미경 사진을 나타내고, 도 11의 우측에는 코팅재의 열처리 후의 주사전자현미경 사진을 나타낸다.
도 11에 도시한 바와 같이, 물리적 기상 증착법에 의해 적층체를 제조하는 경우, 각각 산소 결핍 상태의 각 2개층의 SiO 층과 Yb2O 층이 반복 형성되어 총 4층의 적층체가 형성된 것을 확인할 수 있다. 그리고 이 적층체를 가열한 결과, 도 11의 우측 사진에 나타난 바와 같이, SiO 층과 Yb2O 층의 상호 확산에 의해 핵생성 및 재결정이 이루어져 모재 위에 Yb2Si2O7로 된 단일층이 형성된 것을 확인할 수 있었다.
도 12는 본 발명의 실험예에 따라 제조한 코팅재의 XRD 그래프를 나타낸다. 도 12에서 코팅층 소재인 Yb2Si2O7는 적색점으로 나타내고, 모재 소재인 SiC는 녹색점으로 나타낸다.
도 12에 도시한 바와 같이, XRD 실험 결과, 코팅재에서 Yb2Si2O7 및 SiC가 검출되었다. 여기서, SiC는 모재의 성분이고, Yb2Si2O7는 코팅층의 성분인 것을 확인할 수 있었다. 따라서 전술한 방법들을 통하여 Yb2Si2O7로 된 코팅층이 잘 형성된다는 것을 알 수 있었다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 종사하는 자들은 쉽게 이해할 것이다.
10. 모재
101. 표면
20. 제1 코팅층부
30. 제2 코팅층부
40. 적층체
50. 실리케이트 코팅층
60. 버퍼층
70. 희토류 산화물 코팅층
100, 200, 300. 실리케이트 코팅재

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 알루미늄 질화물(aluminum nitride), 흑연(graphite), 실리콘 카바이드(silicon carbide), 탄탈륨 카바이드(tantalum carbide) 및 이들의 조합으로 이루어진 군에서 선택된 하나 이상의 화합물을 포함하는 모재를 제공하는 단계,
    상기 모재 위에 SiOx (0.1≤x≤1)를 포함하는 제1 코팅층부를 제공하는 단계,
    상기 제1 코팅층부 위에 Yb2Oy (0.1≤y≤1.5)를 포함하는 제2 코팅층부를 제공하는 단계,
    상기 제1 코팅층부와 상기 제2 코팅층부를 반복하여 적층한 적층체를 제공하는 단계, 및
    상기 적층체를 열처리하여 상기 제1 코팅층부와 상기 제2 코팅층부 상호간의 고상 반응에 의해 결정질의 단일층으로 된 Yb2Si2O7를 포함하는 실리케이트 코팅층을 제공하는 단계
    를 포함하는 실리케이트 코팅재의 제조 방법.
  12. 제11항에서,
    상기 제1 코팅층부를 제공하는 단계에서, 상기 제1 코팅층부는,
    이트륨 모노실리케이트(Y2SiO5),
    이트륨 디실리케이트(Y2Si2O7),
    에르븀 모노실리케이트(Er2SiO5),
    에르븀 디실리케이트(Er2Si2O7),
    탄탈륨 모노실리케이트(Ta2SiO5),
    탄탈륨 디실리케이트(Ta2Si2O7),
    이리듐 모노실리케이트(Ir2SiO5),
    이리듐 디실리케이트(Ir2Si2O7),
    사마륨 디실리케이트(Sm2Si2O7),
    디스프로슘 모노실리케이트(Dy2SiO5),
    디스프로슘 디실리케이트(Dy2Si2O7), 및
    이들의 조합으로 이루어진 군에서 선택된 하나 이상의 화합물을 더 포함하는 실리케이트 코팅재의 제조 방법.
  13. 제11항에서,
    상기 실리케이트 코팅층을 제공하는 단계에서, 상기 적층체를 800℃내지 1300℃로 가열하는 실리케이트 코팅재의 제조 방법.
  14. 제11항에서,
    상기 적층체를 제공하는 단계에서, 상기 제1 코팅층부와 상기 제2 코팅층부를 2회 내지 10회 반복하여 적층하는 실리케이트 코팅재의 제조 방법.
  15. 제11항에서,
    상기 실리케이트 코팅층 위에 희토류 산화물 코팅층을 제공하는 단계를 더 포함하고, 상기 희토류 산화물 코팅층은 Y2O3 및 ZrO2의 고용체, Y4Al2O9, 산화 이트륨(Y2O3), 산화 에르븀(Er2O3), 산화 탄탈륨(Ta2SiO5), 산화 이리듐(Ir2O3), 산화 로듐(Rh2O3), 산화 란타늄(La2O3), 산화 루테튬(Lu2O3), 산화 스칸듐(Sc2O3), 산화 가돌리늄(Gd2O3), 산화 사마륨(Sm2O3) 및 산화 디스프로슘(Dy2O3)으로 이루어진 군에서 선택되며,
    상기 희토류 산화물 코팅층은 5nm 내지 25㎛의 두께를 가지고, 화학 기상 증착(CVD), 물리적 기상 증착(PVD), 플라스마 강화 물리적 기상 증착(PEPVD) 및 원자층 증착(ALD)으로 이루어진 군에서 선택된 하나 이상의 증착 공정에 의해 형성되는 실리케이트 코팅재의 제조 방법.
  16. 제11항에서,
    상기 모재를 제공하는 단계와 상기 제1 코팅층부를 제공하는 단계 사이에 버퍼층을 제공하는 단계를 더 포함하고, 상기 버퍼층은 실리콘, 이산화실리콘, 탄화실리콘, 질화실리콘, 실리콘 카바이드 산화물, 실리콘 옥사이드 질화물, 실리콘 카바이드 질화물 및 이들의 조합에서 선택된 하나 이상의 화합물을 포함하는 실리케이트 코팅재의 제조 방법.
  17. 제11항에서,
    상기 실리케이트 코팅층 위에 희토류 산화물 코팅층을 제공하는 단계를 더 포함하고, 상기 희토류 산화물 코팅층은 Y2O3 및 ZrO2의 고용체, Y4Al2O9, 산화 이트륨(Y2O3), 산화 에르븀(Er2O3), 산화 탄탈륨(Ta2SiO5), 산화 이리듐(Ir2O3), 산화 로듐(Rh2O3), 산화 란타늄(La2O3), 산화 루테튬(Lu2O3), 산화 스칸듐(Sc2O3), 산화 가돌리늄(Gd2O3), 산화 사마륨(Sm2O3) 및 산화 디스프로슘(Dy2O3)으로 이루어진 군에서 선택된 실리케이트 코팅재의 제조 방법.
  18. 제11항에서,
    상기 제1 코팅층부를 제공하는 단계에서, 상기 제1 코팅층부의 두께는 3nm 내지 300nm이거나 상기 제2 코팅층부를 제공하는 단계에서, 상기 제2 코팅층부의 두께는 5nm 내지 250nm인 실리케이트 코팅재의 제조 방법.
KR1020210067913A 2021-05-26 2021-05-26 실리케이트 코팅재의 제조 방법 KR102356029B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210067913A KR102356029B1 (ko) 2021-05-26 2021-05-26 실리케이트 코팅재의 제조 방법
KR1020210153416A KR102503800B1 (ko) 2021-05-26 2021-11-09 실리케이트 코팅재

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210067913A KR102356029B1 (ko) 2021-05-26 2021-05-26 실리케이트 코팅재의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210153416A Division KR102503800B1 (ko) 2021-05-26 2021-11-09 실리케이트 코팅재

Publications (1)

Publication Number Publication Date
KR102356029B1 true KR102356029B1 (ko) 2022-02-08

Family

ID=80252783

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210067913A KR102356029B1 (ko) 2021-05-26 2021-05-26 실리케이트 코팅재의 제조 방법
KR1020210153416A KR102503800B1 (ko) 2021-05-26 2021-11-09 실리케이트 코팅재

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210153416A KR102503800B1 (ko) 2021-05-26 2021-11-09 실리케이트 코팅재

Country Status (1)

Country Link
KR (2) KR102356029B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004175627A (ja) * 2002-11-28 2004-06-24 Kyocera Corp 耐食性セラミックス
KR20060056229A (ko) * 2004-11-19 2006-05-24 유나이티드 테크놀로지스 코포레이션 보호성 코팅
JP2013248852A (ja) * 2012-06-04 2013-12-12 Ihi Corp 耐環境被覆されたセラミックス基複合材料部品及びその製造方法
WO2014199459A1 (ja) * 2013-06-12 2014-12-18 株式会社日立製作所 管状体および管状体の製造方法
WO2016129588A1 (ja) * 2015-02-09 2016-08-18 三菱重工航空エンジン株式会社 コーティング部材、コーティング用材料、及び、コーティング部材の製造方法
JP2017193483A (ja) * 2016-04-22 2017-10-26 ロールス−ロイス コーポレイション スラリー系反応結合された環境バリアコーティング
KR101961411B1 (ko) 2018-07-02 2019-03-22 주식회사 그린리소스 대면적 oled 패널 제조용 챔버의 코팅재 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101916238B1 (ko) * 2011-06-28 2019-01-30 엘지이노텍 주식회사 진공 열처리 장치
KR20170006807A (ko) * 2015-07-09 2017-01-18 (주)티티에스 공정 챔버의 부품파트 및 화학기상증착에 의해 이트리아를 부품파트에 증착하는 방법
US20200024735A1 (en) * 2018-07-18 2020-01-23 Applied Materials, Inc. Erosion resistant metal fluoride coatings deposited by atomic layer deposition

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004175627A (ja) * 2002-11-28 2004-06-24 Kyocera Corp 耐食性セラミックス
KR20060056229A (ko) * 2004-11-19 2006-05-24 유나이티드 테크놀로지스 코포레이션 보호성 코팅
JP2013248852A (ja) * 2012-06-04 2013-12-12 Ihi Corp 耐環境被覆されたセラミックス基複合材料部品及びその製造方法
WO2014199459A1 (ja) * 2013-06-12 2014-12-18 株式会社日立製作所 管状体および管状体の製造方法
WO2016129588A1 (ja) * 2015-02-09 2016-08-18 三菱重工航空エンジン株式会社 コーティング部材、コーティング用材料、及び、コーティング部材の製造方法
JP2017193483A (ja) * 2016-04-22 2017-10-26 ロールス−ロイス コーポレイション スラリー系反応結合された環境バリアコーティング
KR101961411B1 (ko) 2018-07-02 2019-03-22 주식회사 그린리소스 대면적 oled 패널 제조용 챔버의 코팅재 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Materials. Vol.13(7).* *

Also Published As

Publication number Publication date
KR20220159864A (ko) 2022-12-05
KR102503800B1 (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
TWI748046B (zh) 原子層沉積之多孔體的抗電漿塗佈
CN108330467B (zh) 通过原子层沉积获得的多层抗等离子体涂层
TWI483291B (zh) 減小曝露於含鹵素電漿下之表面腐蝕速率的方法與設備
US8623527B2 (en) Semiconductor processing apparatus comprising a coating formed from a solid solution of yttrium oxide and zirconium oxide
US10242888B2 (en) Semiconductor processing apparatus with a ceramic-comprising surface which exhibits fracture toughness and halogen plasma resistance
KR102259919B1 (ko) 챔버 코팅재 및 그 제조 방법
KR102356029B1 (ko) 실리케이트 코팅재의 제조 방법
JP2004107718A (ja) 積層体、溶射膜および積層体の製造方法
JP4570372B2 (ja) 耐プラズマ性半導体製造装置用部材
CN113652669B (zh) 通过原子层沉积获得的多层抗等离子体涂层
JP2013181243A (ja) 窒化アルミニウム被覆膜及びそれを被覆してなる被覆部材

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant