KR102354368B1 - 반도체 소자의 박막 형성 방법 - Google Patents

반도체 소자의 박막 형성 방법 Download PDF

Info

Publication number
KR102354368B1
KR102354368B1 KR1020140153075A KR20140153075A KR102354368B1 KR 102354368 B1 KR102354368 B1 KR 102354368B1 KR 1020140153075 A KR1020140153075 A KR 1020140153075A KR 20140153075 A KR20140153075 A KR 20140153075A KR 102354368 B1 KR102354368 B1 KR 102354368B1
Authority
KR
South Korea
Prior art keywords
chamber
plasma
euv
thin film
gas
Prior art date
Application number
KR1020140153075A
Other languages
English (en)
Other versions
KR20160021003A (ko
Inventor
김형삼
테오도르 이안쿠 안드레이
비. 프린즈 프레드릭
씨.랭스턴 마이클
김기현
쉰들러 피터
타카네 우스이
피 월치 스티븐
Original Assignee
삼성전자주식회사
더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티 filed Critical 삼성전자주식회사
Publication of KR20160021003A publication Critical patent/KR20160021003A/ko
Application granted granted Critical
Publication of KR102354368B1 publication Critical patent/KR102354368B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32321—Discharge generated by other radiation
    • H01J37/32339—Discharge generated by other radiation using electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

챔버 내로 전구체 가스를 공급하여 상기 기판의 표면에 전구체 층을 형성하고, 상기 챔버 내로 퍼지 가스를 공급하여 상기 챔버 내에 남아 있는 상기 전구체 가스를 상기 챔버 외부로 배출시키고, 상기 챔버 내로 반응 가스를 공급하고, 상기 반응 가스로부터 플라즈마를 발생시키고, 상기 챔버 내로 EUV(Extreme Ultraviolet; 극자외선)를 조사하여 상기 플라즈마와 상기 전구체 층의 화학 반응에 의해 박막을 형성하고, 및 상기 챔버 내로 퍼지 가스를 공급하여 상기 챔버 내에 남아 있는 상기 반응 가스 및 상기 플라즈마를 상기 챔버 외부로 배출시키는 것을 포함하는 반도체 소자의 박막 형성 방법이 설명된다.

Description

반도체 소자의 박막 형성 방법{Method of forming a thin film of a semiconductor device}
본 발명은 반도체 소자의 박막 형성 방법에 관한 것이다.
ALD(atomic layer deposition) 공정은 전구체 가스(precursor gas), 퍼지 가스(purge gas) 및 반응 가스(reactant gas)를 차례로 공급하여 박막을 형성하는 공정이다. 일반적으로, 반응 가스로는 오존이나 산소 플라즈마와 같은 산화제가 사용될 수 있다. 이때, 산화제로 오존을 사용하는 경우, 전구체와 충분하게 반응하도록 하기 위해서는 챔버 내로 많은 양의 오존을 주입해야 하므로, 수율이 낮아진다. 또한, 산화제로 산소 플라즈마를 사용하는 경우, 산소 플라즈마에 의해 생성된 산소 라디칼들이 재결합될 수 있는데 이는 이방성 증착을 야기할 수 있다.
본 발명이 해결하고자 하는 과제는 반도체 소자에서 두께 균일성(thickness uniformity) 및 단차 도포성(step coverage)이 우수한 박막을 형성하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시 예에 의한 반도체 소자의 박막 형성 방법은 챔버 내로 전구체 가스를 공급하여 상기 기판의 표면에 전구체 층을 형성하고, 상기 챔버 내로 퍼지 가스를 공급하여 상기 챔버 내에 남아 있는 상기 전구체 가스를 상기 챔버 외부로 배출시키고, 상기 챔버 내로 반응 가스를 공급하고, 상기 반응 가스로부터 플라즈마를 발생시키고, 상기 챔버 내로 EUV(Extreme Ultraviolet; 극자외선)를 조사하여 상기 플라즈마와 상기 전구체 층의 화학 반응에 의해 박막을 형성하고, 및 상기 챔버 내로 퍼지 가스를 공급하여 상기 챔버 내에 남아 있는 상기 반응 가스 및 상기 플라즈마를 상기 챔버 외부로 배출시키는 것을 포함할 수 있다.
상기 플라즈마를 발생시키는 시간은 상기 반응 가스를 공급하는 시간보다 짧을 수 있다.
상기 플라즈마를 발생시키는 시점은 상기 반응 가스를 공급하는 시점 보다 늦을 수 있다.
상기 챔버 내로 상기 EUV를 조사하는 시간은 상기 플라즈마를 발생시키는 시간과 동일할 수 있다.
상기 플라즈마를 생성하는 시간 동안 상기 EUV 램프는 온 상태로 유지될 수 있다.
상기 챔버 내로 상기 EUV를 조사하여 상기 플라즈마를 발생시키는 시간 동안 상기 EUV 램프는 온/오프가 반복될 수 있다.
상기 챔버 내로 상기 EUV를 조사하는 시간은 상기 플라즈마를 발생시키는 시간 보다 짧을 수 있다.
상기 챔버 내로 상기 EUV를 조사하는 시점은 상기 플라즈마를 발생시키는 시점보다 늦을 수 있다.
상기 챔버 내로 상기 EUV를 조사하는 시점은 상기 플라즈마를 발생시키는 시점과 동일할 수 있다.
상기 플라즈마를 발생시키는 시간 동안 상기 EUV 램프는 온 상태로 유지될 수 있다.
상기 챔버 내로 상기 EUV를 조사하여 상기 플라즈마를 발생시키는 시간 동안 상기 EUV 램프 온/오프가 교대로 반복될 수 있다.
상기 EUV는 라이먼 알파선을 포함할 수 있다.
본 발명의 기술적 사상의 다른 실시 예에 의한 반도체 소자의 박막 형성 방법은 상기 기판의 표면에 전구체 층을 형성하고, 상기 챔버 내에 남아 있는 상기 전구체 가스를 상기 챔버 외부로 배출시키고, 상기 챔버 내로 반응 가스를 공급하고, 상기 챔버 내로 EUV(Extreme Ultraviolet; 극자외선)를 조사하여 상기 반응 가스와 상기 전구체 층의 화학 반응에 의해 박막을 형성하는 것을 포함할 수 있다.
상기 챔버 내로 상기 EUV를 조사하는 시간은 상기 반응 가스를 공급하는 시간보다 짧을 수 있다.
상기 EUV는 라이먼 알파선을 포함할 수 있다.
본 발명의 기술적 사상의 또 다른 실시 예에 의한 반도체 소자의 박막 형성 방법은 챔버 내의 기판 상에 전구체 층을 형성하고, 플라즈마를 형성하기 위해 상기 기판 상에 반응 가스를 공급하고, 및 상기 챔버 내로 EUV를 조사하여 상기 전구체 층과 상기 플라즈마 내에 포함된 라디칼들 사이의 반응에 의해 박막을 형성하는 것을 포함할 수 있다.
상기 플라즈마를 형성하는 시간은 상기 반응 가스를 공급하는 시간 보다 짧을 수 있다.
상기 플라즈마를 형성하는 시점은 상기 반응 가스를 공급하는 시점보다 늦을 수 있다.
상기 플라즈마를 형성하는 시간 동안 EUV 램프는 온 상태를 유지하거나 또는 온/오프 상태를 반복할 수 있다.
상기 반응 가스는 물(H2O), 오전(O3), 및 산소(O2) 중 적어도 하나를 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상의 다양한 실시 예들에 의한 반도체 소자의 박막 형성 방법에 따르면, 플라즈마 원자층 증착법을 이용하여 박막을 형성할 때, 플라즈마에 의해 생성된 라디칼들의 수명(lifetime)을 증가시킬 수 있으므로, 나노 구조의 기판(nanostructured substrate) 상에 등방성이 우수한 박막을 형성할 수 있다.
기타 다양한 효과들은 상세한 설명 내에서 언급될 것이다.
도 1a는 본 발명의 일 실시 예에 의한 박막 형성 장치의 종단면도이고, 도 1b는 본 발명의 다른 실시 예에 의한 박막 형성 장치의 종단면도이며, 도 1c는 본 발명의 일 실시 예에 의한 박막 형성 장치의 종단면도이다.
도 2는 본 발명의 일 실시 예에 의한 박막 형성 방법을 도시한 흐름도로서, PEALD에 의한 박막 형성 방법을 도시한 흐름도이다.
도 3은 본 발명의 일 실시 예에 의한 박막 형성 사이클을 도시한 도면이다.
도 4는 본 발명의 다른 실시 예에 의한 박막 형성 사이클을 도시한 도면이다.
도 5a 및 도 5b는 본 발명의 또 다른 실시 예들에 의한 박막 형성 사이클을 도시한 도면이다.
도 6a 및 도 6b는 본 발명의 또 다른 실시 예들에 의한 박막 형성 사이클을 도시한 도면이다.
도 7 내지 도 13은 본 발명의 일 실시 예에 의한 박막 형성 방법을 이용한 STI 공정을 설명하기 위한 단면도들 및 A 부분에 대한 확대도들이다.
도 14 내지 도 21은 본 발명의 일 실시 예에 의한 박막 형성 방법을 이용한 TVS 공정을 설명하기 위한 단면도들 및 B 부분에 대한 확대도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 '접속된(connected to)' 또는 '커플링된(coupled to)' 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 '직접 접속된(directly connected to)' 또는 '직접 커플링된(directly coupled to)'으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. '및/또는'은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1a는 본 발명의 일 실시 예에 의한 박막 형성 장치(100)의 종단면도이다.
도 1a를 참조하면, 본 발명의 일 실시 예에 의한 박막 형성 장치(100)는 기판(1)이 위치하는 공간을 한정하는 챔버(110) 및 챔버(110)를 덮는 챔버 덮개(120)를 포함할 수 있다.
챔버 덮개(120)는 챔버(110)를 덮을 수 있다. 챔버 덮개(120)는 예를 들어, 스테인리스로 만들어질 수 있다. 챔버 덮개(120)는 복수 개의 주입구(inlet port)를 포함할 수 있다.
챔버 덮개(120)는 제1 주입구(122)를 포함할 수 있다. 제1 주입구(122)는 챔버 덮개(120)의 상부에 배치될 수 있다. 제1 주입구(122)는 기판(1)에 수직하게 배치될 수 있다. 반응 가스(reactant gas)는 제1 주입구(122)로 주입될 수 있다. 반응 가스는 반응 가스 조절 밸브(122a)를 통해 제1 주입구(122)로 주입되어 상기 챔버(110) 내로 공급될 수 있다. 반응 가스가 제1 주입구(122)로 주입될 때에는 반응 가스 조절 밸브(122a)는 개방될 수 있고, 후술될 전구체 가스 조절 밸브(124a) 및 퍼지 가스 조절 밸브(124b)는 폐쇄될 수 있다.
제1 주입구(122)의 외주면에는 반응 가스로부터 플라즈마를 발생시키기 위한 ICP(Inductively Coupled Plasma; 유도 결합 플라즈마) 코일(130)이 배치될 수 있다. ICP 코일(130)은 제1 주입구(122)의 외주면을 따라 감기되, 챔버 덮개(120)의 내부에 배치될 수 있다.
ICP 코일(130)에는 제1 매칭 유닛(132)이 연결될 수 있고, 제1 매칭 유닛(132)에는 제1 RF 발생기(134)가 연결될 수 있다. 제1 RF 발생기(134)는 예를 들어, 13.56MHz 400W에서 동작할 수 있다. 제1 매칭 유닛(132)은 제1 RF 발생기(134)와 ICP 코일(130) 사이의 임피던스 차이를 보정할 수 있다. 반응 가스가 제1 주입구(122)로 주입되는 동안 제1 RF 발생기(134)에 전원이 인가되면, ICP 코일(130)에 고주파 전류가 흐르게 되고, ICP 코일(130)의 주변에 자기장이 발생할 수 있다. 발생된 자기장에 의해 챔버(110) 내부에 유도 전기장이 발생하며, 이 전기장에 의해 전자가 가속되어 반응 가스로부터 플라즈마가 발생될 수 있다.
챔버 덮개(120)는 제2 주입구(124)를 포함할 수 있다. 제2 주입구(124)는 챔버 덮개(120)의 일측 예를 들어, 챔버 덮개(120)의 좌측에 배치될 수 있다. 제2 주입구(124)는 기판(1)의 위치보다 높은 위치에 배치될 수 있다. 제2 주입구(124)는 기판(1)과 평행하게 배치될 수 있다. 전구체 가스(precursor gas) 또는 퍼지 가스(purge gas)는 제2 주입구(124)로 주입될 수 있다. 전구체 가스는 전구체 가스 조절 밸브(124a)를 통해 제2 주입구(124)로 주입될 수 있다. 퍼지 가스는 퍼지 가스 조절 밸브(124b)를 통해 제2 주입구(124)로 주입될 수 있다. 전구체 가스가 제2 주입구(124)로 주입될 때에는 전구체 가스 조절 밸브(124a)는 개방되고, 반응 가스 조절 밸브(122a) 및 퍼지 가스 조절 밸브(124b)는 폐쇄될 수 있다. 퍼지 가스가 제2 주입구(124)로 주입될 때에는 퍼지 가스 조절 밸브(124b)는 개방되고, 전구체 가스 조절 밸브(124a) 및 반응 가스 조절 밸브(122a)는 폐쇄될 수 있다.
챔버 덮개(120)는 제3 주입구(126)을 포함할 수 있다. 제3 주입구(126)는 챔버 덮개(120)의 타측 예를 들어, 챔버 덮개(120)의 우측에 배치될 수 있다. 제3 주입구(126)는 기판(1)의 위치보다 높은 위치에 배치될 수 있다. 실시 예에 따르면, 제3 주입구(126)는 기판(1)에 대하여 소정 각도(θ)를 이룰 수 있다. 제3 주입구(126)에는 극자외선(Extreme Ultraviolet; 이하 'EUV'라 함)을 발생시키는 EUV 램프(150)가 삽입될 수 있다. EUV 램프(150)에서 발생된 광자들(photons)은 공기를 통과하기 어렵다. 따라서 제3 주입구(126)에 EUV 램프(150)를 삽입하면, EUV 램프(150)에서 발생된 광자들이 기판(1)으로 직접 공급될 수 있다. EUV 램프(150)의 직경이 제3 주입구(126)의 직경보다 작은 경우, EUV 램프(150)의 외면과 제3 주입구(126)의 내면 사이의 틈을 밀폐하기 위한 패킹(152)이 더 배치될 수 있다.
EUV 램프(150)는 수소 반응형 램프(hydrogen resonance type lamp)를 포함할 수 있다. 예를 들어, EUV 램프(150)의 동작 조건은 60W, 2453 MHz 이며, 반사 전력(reflected power)은 대략 30W 이다. EUV 램프(150)는 예를 들어, 라이먼 알파선(Lyman-alpha line)을 포함할 수 있다. 라이먼 알파선의 파장은 121.6nm이다.
EUV 램프(150)에서 발생된 EUV는 반응 가스로부터 발생된 플라즈마를 향해 조사될 수 있다. 앞서 설명한 바와 같이, 제3 주입구(126)가 기판(1)에 대하여 소정 각도(θ)를 이루므로, 플라즈마를 향하여 조사된 EUV는 기판(1)에 의해 반사될 수 있다. 기판(1)에 의해 반사된 EUV는 다시 기판(1) 상부의 플라즈마를 향해 조사될 수 있다.
한편, 도 1a는 제3 주입구(126)가 기판(1)에 대하여 소정 각도를 이루는 경우를 도시하고 있으나, 특별히 이에 한정되는 것은 아니다. 다른 실시 예에 따르면, 제3 주입구(126)는 기판(1)의 위치보다 높은 위치에 배치되되, 기판(1)과 평행하게 배치될 수 있다. 또 다른 실시 예에 따르면, 제3 주입구(126)는 챔버 덮개(120)의 상부에 배치될 수도 있다. 구체적으로, 제3 주입구(126)는 챔버 덮개(120)의 상부에 배치되되, 기판(1)에 수직하게 배치될 수 있다.
제3 주입구(126)의 내부에는 EUV가 조사되는 방향으로 EUV 조절 밸브(126a)가 배치될 수 있다. EUV 조절 밸브(126a)가 개방되면 EUV 램프(150)에서 발생된 EUV가 기판(1)으로 조사될 수 있다. EUV 조절 밸브(126a)가 폐쇄되면 기판(1)으로 조사되는 EUV를 차단할 수 있다. 뿐만 아니라 EUV 조절 밸브(126a)를 폐쇄하면, EUV 램프(150)가 사용되지 않는 동안 챔버(110) 내에 존재하는 가스들로부터 EUV 램프(150)를 보호할 수 있다. 다른 실시 예에 따르면, EUV 조절 밸브(126a)는 생략될 수도 있다. EUV 조절 밸브(126a)가 생략된 경우에는 EUV 램프(150)의 전원을 온(on)시키거나 오프(off)시킴으로써, EUV가 챔버(110) 내의 플라즈마를 향하여 조사되도록 하거나 플라즈마를 향하여 조사되는 EUV를 차단할 수 있다.
챔버(110) 내에는 서셉터(susceptor, 140)가 배치될 수 있다. 서셉터(140)는 기판(1)을 지지하는 지지 영역(140a)과 기판(1)의 둘레를 둘러싸는 주변 영역(140b)을 포함할 수 있다. 서셉터(140)는 회전 가능하도록 구현될 수 있다. 실시 예에 따르면, 박막 형성 공정은 서셉터(140)가 회전하지 않는 상태에서 진행될 수도 있고, 서셉터(140)가 회전하는 상태에서 진행될 수도 있다. 박막 형성 공정이 진행되는 동안 서셉터(140)를 회전시키면 서셉터(140)를 회전시키지 않는 경우에 비하여 두께 균일성이 우수한 박막을 얻을 수 있다.
서셉터(140)에는 제2 매칭 유닛(142)이 연결되고, 제2 매칭 유닛(142)에는 제2 RF 발생기(144)가 연결될 수 있다. 제2 RF 발생기(144)는 기판(1)에 수직 바이어스(vertical bias)를 인가할 수 있다. 제2 매칭 유닛(142)은 제2 RF 발생기(144)와 서셉터(140) 사이의 임피던스 차이를 보정할 수 있다.
챔버(110)의 측벽에는 제3 매칭 유닛(112)이 연결되고, 제3 매칭 유닛(112)에는 제3 RF 발생기(114)가 연결될 수 있다. 제3 RF 발생기(114)는 기판(1)에 수평 바이어스(horizontal bias)를 인가할 수 있다. 제3 매칭 유닛(112)은 제3 RF 발생기(114)와 챔버(110)의 측벽 사이의 임피던스 차이를 보정할 수 있다.
이상, 도 1a를 참조하여 본 발명의 일 실시 예에 따른 박막 형성 장치(100)의 구조를 설명하였다. 다음으로, 도 1b를 참조하여 본 발명의 다른 실시 예에 따른 박막 형성 장치(100)의 구조를 설명하기로 한다.
도 1b는 본 발명의 다른 실시 예에 따른 박막 형성 장치(1000)의 종단면도이다.
도 1b를 참조하면, 본 발명의 다른 실시 예에 따른 박막 형성 장치(1000)의 구조는 도 1a에 도시된 박막 형성 장치(100)의 구조와 유사하다. 다만, 도 1a에 도시된 박막 형성 장치(100)의 제3 주입구(126)가 챔버 덮개(120)와 일체형인데 비하여, 도 1b에 도시된 박막 형성 장치(1000)의 제3 주입구(126)는 챔버 덮개(120)와 분리될 수 있다. 분리 가능한 제3 주입구(126)는 수리 및/또는 교체가 용이할 수 있다.
구체적으로, 도 1b를 참조하면, 제3 주입구(127)의 일단에는 플랜지(127)가 배치될 수 있다. 플랜지(127)는 챔버 덮개(120)의 외벽에 배치될 수 있으며, 결합 부재(128)에 의해 결합될 수 있다. 예를 들어, 결합 부재(128)는 볼트(bolt)를 포함할 수 있다. 챔버 덮개(120)의 외벽과 제3 주입구(126)의 플랜지(127) 사이에는 챔버 덮개(120)의 외벽과 플랜지(127) 사이의 틈을 밀폐하기 위한 패킹(129)이 더 배치될 수 있다.
이상, 도 1a 및 도 1b를 참조하여, 본 발명의 실시 예들에 따른 박막 형성 장치(100, 1000)의 구조를 설명하였다. 도 1a 및 도 1b를 참조하여 설명한 박막 형성 장치(100, 1000)에서는 원자층 증착법(Atomic Layer Deposition, 이하 'ALD'라 함)에 의한 박막 형성이나, 플라즈마 원자층 증착법(Plasma Enhanced Atomic Layer Deposition, 이하 'PEALD'라 함)에 의한 박막 형성이 가능하다.
또한 상술한 박막 형성 장치(100, 1000)에서는 도 1c에 도시된 바와 같이, 리소그래피(lithography)에 의한 선택적인 박막 형성도 가능하다. 기판(1)의 표면에 선택적으로 박막을 증착시키기 위해서는 섀도 마스크(shadow mask, 160)가 사용될 수 있다. 섀도 마스크(160)는 개방 영역(160a)과 폐쇄 영역(160b)을 포함할 수 있다. 이처럼 기판(1) 위에 쉐도우 마스크(160)를 배치하면, 기판(1)의 표면 중에서 쉐도우 마스크(160)의 개방 영역에 대응하는 부분에 박막을 선택적으로 증착시킬 수 있다. 개방 영역(160a)의 폭(W)은 EUV의 파장에 따라 결정될 수 있다. 왜냐하면 EUV는 쉐도우 마스크(160)의 개방 영역(160a)를 통과하면서 회절(diffraction)될 수 있기 때문이다. 예를 들어, 쉐도우 마스크(160)의 개방 영역(160a)의 폭(W)은 100nm 이상일 수 있다.
이하의 설명에서는 도 1a에 도시된 박막 형성 장치(100)에서 PEALD에 의한 박막 형성을 예로 들어 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 의한 박막 형성 방법을 도시한 흐름도로서, PEALD에 의한 박막 형성 방법을 도시한 흐름도이다.
챔버(110) 내로 기판(1)을 로딩하고, 챔버(110) 내로 전구체 가스를 공급한다(S210). 전구체 가스는 전구체 가스 조절 밸브(124a) 및 제2 주입구(124)를 거쳐 챔버(110) 내로 공급될 수 있다. 챔버(110) 내로 전구체 가스를 공급할 때, 전구체 가스의 유량(sccm), 압력(torr), 시간(s) 및 기판(1)의 온도(℃)는 전구체 가스의 종류에 따라 결정될 수 있다. 챔버(110) 내로 공급된 전구체 가스는 기판(1)의 표면과 반응하여 상기 기판(1)의 표면에 화학적으로 흡착될 수 있다. 전구체 가스가 기판(1)의 표면에 흡착되면, 과잉의 전구체 가스가 챔버(110) 내로 공급되더라도, 기판(1)의 표면에서는 더 이상의 반응이 일어나지 않는다.
이 후 전구체 가스 공급을 중단하고, 챔버(110) 내로 퍼지 가스를 공급한다(S220). 퍼지 가스는 퍼지 가스 조절 밸브(124b) 및 제2 주입구(124)를 거쳐 챔버(110) 내로 공급될 수 있다. 퍼지 가스로는 불활성 기체인 아르곤(Ar) 또는 질소(N2)가 사용될 수 있다. 챔버(110) 내로 퍼지 가스가 공급되면, 챔버(110) 내에 남아 있던 전구체 가스가 퍼지 가스에 의해 챔버(110) 외부로 배출될 수 있다.
이 후 퍼지 가스 공급을 중단하고, 챔버(110) 내로 반응 가스를 공급한다(S230). 반응 가스는 반응 가스 조절 밸브(122a) 및 제1 주입구(122)를 거쳐 챔버(110) 내로 공급될 수 있다. 반응 가스로는 산화제인 물(H2O), 오존(O3) 또는 산소(O2)가 사용될 수 있다. 반응 가스로 산소가 사용되는 경우, 고순도(high purity)의 산소 예를 들어, 순도 99.999%의 산소가 사용될 수 있다.
한편 반응 가스가 공급되고 있는 동안 제1 RF 발생기(134)에 전원을 인가하여 반응 가스로부터 플라즈마를 발생시키고, EUV 램프(150)에 전원을 인가하여 챔버(110) 내로 EUV를 조사한다(S240). EUV를 조사하면, 플라즈마에 의해 생성된 라디칼들의 수명(lifetime)을 연장시킬 수 있으므로, 나노 구조를 갖는 기판(1) 상에 등방성이 우수한 박막을 형성할 수 있다.
예를 들어, 반응 가스로서 산소를 사용하는 경우, 제1 RF 발생기(134)에 전원을 인가하면 산소 플라즈마가 발생될 수 있다. 발생된 산소 플라즈마는 기판(1)의 주변으로 확산되며, 산소 플라즈마에 의해 생성된 산소 라디칼들은 기판(1)의 표면에 흡착된 전구체들과 반응하여 박막을 형성하게 된다. 산소 라디칼들은 반응성이 강하기 때문에 반응 시간을 줄일 수 있다.
그러나 산소 라디칼들은 나노 트렌치(nano trench)와 같은 고종횡비 구조들(high aspect ratio structures)에서 짧은 확산 거리(short diffusion lengths)를 가질 뿐만 아니라, 재결합될 가능성이 높아, 나노 구조의 기판(nanostructured substrate, 1) 상에 이방성 증착(anisotropic deposition)을 야기할 수 있다. 그런데 본 발명과 같이, 챔버(110) 내로 EUV를 조사하면, 재결합된 산소 라디칼들이 EUV에 의해 해리될 수 있다. 다시 말해, 챔버(110) 내로 EUV를 조사함으로써, 산소 라디칼들의 수명을 연장시킬 수 있다. 반응성이 큰 산소 라디칼들의 수명이 연장되므로, 나노 구조의 기판(1) 상에 등방성이 우수한 박막이 형성될 수 있다. 또한, 산소 라디칼들은 특정 ALD 전구체(ALD precursors)와 활성화 에너지 장벽(activation energy barrier) 없이도 반응할 수 있다. 그 결과, 넓은 ALD 열처리 윈도우(wide thermal processing window)를 가질 수 있다.
이 후, 반응 가스 공급, 플라즈마 발생 및 EUV 조사를 모두 중단한다. 그리고 챔버(110) 내로 퍼지 가스를 공급한다(S250). 퍼지 가스는 퍼지 가스 조절 밸브(124b) 및 제2 주입구(124)를 거쳐 챔버(110) 내로 공급될 수 있다. 퍼지 가스로는 불활성 기체인 아르곤(Ar) 또는 질소(N2)가 사용될 수 있다. 챔버(110) 내로 퍼지 가스가 공급되면, 챔버(110) 내에 남아 있던 반응 가스 및 플라즈마가 퍼지 가스에 의해 챔버(110) 외부로 배출될 수 있다.
도 3은 본 발명의 일 실시 예에 의한 박막 형성 사이클을 도시한 도면이다.
도 3을 참조하면, 일 실시 예에 의한 박막 형성 사이클은 전구체 가스 공급 주기, 퍼지 가스 공급 주기, 반응 가스 공급 주기 및 퍼지 가스 공급 주기를 포함할 수 있다.
제1 주기(P1) 동안에는 전구체 가스가 챔버(110) 내로 공급될 수 있다. 챔버(110) 내로 공급된 전구체 가스는 기판(1)의 표면에 흡착될 수 있다. 제1 주기(P1)는 예를 들어, 2~3초일 수 있다.
제2 주기(P2) 동안에는 퍼지 가스가 챔버(110) 내로 공급될 수 있다. 퍼지 가스는 챔버(110) 내에 남아 있는 전구체 가스를 챔버(110) 외부로 배출시킬 수 있다. 제2 주기(P2)는 제1 주기(P1)에 비하여 길 수 있다. 그 이유는 챔버(110) 내에 남아 있는 전구체 가스가 모두 챔버(110) 외부로 배출될 수 있도록 하기 위함이다. 제2 주기(P2)는 예를 들어, 10초 이하일 수 있다.
제3 주기(P3) 동안에는 반응 가스가 챔버(110) 내로 공급될 수 있다. 반응체가 공급되는 동안에는 반응 가스로부터 플라즈마를 발생시킬 수 있다. 이처럼 반응 가스를 공급하면서 플라즈마를 발생시키면 반응성을 향상시킬 수 있다. 도 3을 참조하면, 챔버(110) 내로 반응 가스가 공급되는 시간 보다 플라즈마를 발생시키는 시간이 짧은 것을 알 수 있다. 또한 플라즈마를 발생시키는 시점이 반응 가스를 공급하는 시점보다 늦다는 것을 알 수 있다. 챔버(110) 내로 반응 가스를 먼저 공급한 후에 플라즈마를 발생시키면, 반응 가스의 압력과 유량 조건이 안정화된 후에 플라즈마가 발생되므로, 플라즈마가 안정적으로 발생될 수 있다.
또한, 플라즈마를 발생시키는 동안에는 챔버(110) 내로 EUV가 조사될 수 있다. 챔버(110) 내로 조사된 EUV는 재결합된 라디칼들을 해리시키거나 및/또는 라디칼들의 재결합을 저지할 수 있다. 이처럼 반응성이 큰 라디칼들은 기판(1)의 표면에 흡착된 전구체들과 반응하여 박막을 형성할 수 있다. 도 3을 참조하면, 플라즈마를 발생시키는 시점과 챔버(110) 내로 EUV가 조사되는 시점이 동일한 것을 알 수 있다. 그리고 플라즈마를 발생시키는 시간과 챔버(110) 내로 EUV가 조사되는 시간이 동일한 것을 알 수 있다. 또한, 챔버(110) 내로 EUV가 조사되는 동안 EUV 램프(150)가 온 상태로 유지되는 것을 알 수 있다.
제4 주기(P4) 동안에는 퍼지 가스가 챔버(110) 내로 공급된다. 퍼지 가스는 챔버(110) 냄에 남아 있는 반응 가스 및 플라즈마를 챔버(110) 외부로 배출시킨다.
상술한 바와 같은 사이클을 반복함으로써, 기판(1) 상에 형성되는 박막의 두께를 제어할 수 있다.
도 4는 본 발명의 다른 실시 예에 의한 박막 형성 사이클을 도시한 도면이다.
도 4에 도시된 박막 형성 사이클은 도 3에 도시된 박막 형성 사이클과 마찬가지로 전구체 가스를 공급하는 제1 주기(P1), 퍼지 가스를 공급하는 제2 주기(P2), 반응 가스를 공급하는 제3 주기(P3) 및 퍼지 가스를 공급하는 제4 주기(P4)를 포함할 수 있다. 다만, 도 3에 도시된 박막 형성 사이클은 챔버(110) 내로 EUV가 조사되는 동안 EUV 램프(150)가 온(on) 상태로 유지되는데 비하여, 도 4에 도시된 박막 형성 사이클은 챔버(110) 내로 EUV가 조사되는 동안 EUV 램프(150)가 온/오프 된다는 점에서 차이가 있다.
도 5a 및 도 5b는 본 발명의 또 다른 실시 예들에 의한 박막 형성 사이클을 도시한 도면이다.
도 5a에 도시된 박막 형성 사이클은 도 3에 도시된 박막 형성 사이클과 마찬가지로 전구체 가스를 공급하는 제1 주기(P1), 퍼지 가스를 공급하는 제2 주기(P2), 반응 가스를 공급하는 제3 주기(P3) 및 퍼지 가스를 공급하는 제4 주기(P4)를 포함할 수 있다. 다만, 도 3에 도시된 박막 형성 사이클은 플라즈마를 발생시키는 시간과 챔버(110) 내로 EUV가 조사되는 시간이 동일한데 비하여, 도 5a에 도시된 박막 형성 사이클은 플라즈마를 발생시키는 시간에 비하여 챔버(110) 내로 EUV가 조사되는 시간 짧다는 점에서 차이가 있다. 도 5a는 챔버(110) 내로 EUV가 조사되는 시점이 플라즈마를 발생시키는 시점에 비하여 늦은 경우를 도시하고 있다. 도 5b를 참조하면, 챔버(110) 내로 EUV가 조사되는 시점은 플라즈마를 발생시키는 시점과 동일할 수도 있다.
도 6a 및 도 6b는 본 발명의 또 다른 실시 예들에 의한 박막 형성 사이클을 도시한 도면이다.
도 6a에 도시된 박막 형성 사이클은 도 5a에 도시된 박막 형성 사이클과 마찬가지로, 플라즈마를 발생시키는 시간에 비하여 챔버(110) 내로 EUV가 조사되는 시간이 짧다. 다만, 도 6a에 도시된 박막 형성 사이클은 챔버(110) 내로 EUV가 조사되는 동안 EUV 램프(150)가 온/오프 된다는 점에서 도 5a에 도시된 박막 형성 사이클과 차이가 있다. 도 6a는 챔버(110) 내로 EUV가 조사되는 시점이 플라즈마를 발생시키는 시점에 비하여 늦은 경우를 도시하고 있다. 도 6b를 참조하면, 챔버(110) 내로 EUV가 조사되는 시점은 플라즈마를 발생시키는 시점과 동일할 수도 있다.
도 7 내지 도 13은 본 발명의 일 실시 예에 의한 박막 형성 방법을 이용한 STI(shallow trench isolation) 공정을 설명하기 위한 단면도들 및 A 부분에 대한 확대도들이다.
도 7을 참조하면, 상기 STI 공정은 패터닝된 마스크 층(310)을 이용하여 기판(300) 상에 트렌치(320)를 형성하는 것을 포함할 수 있다. 상기 기판(300)은 반도체 제조용 웨이퍼일 수 있다. 예를 들어, 단결정 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, 또는 화합물 반도체 웨이퍼일 수 있다. 상기 패터닝된 마스크 층(310)은 포토레지스트(photoresist)를 포함할 수 있다. 포토레지스트는 고분자 포토레지스트 또는 저분자 포토레지스트일 수 있다. 상기 트렌치(320)는 기판(300) 내에 제1 폭(W1) 및 제1 깊이(D1)로 형성될 수 있다.
도 8a 내지 도 11b를 참조하면, 상기 STI 공정은 기판(300) 상에 트렌치 라이너 층(330')을 형성하는 것을 포함할 수 있다. 상기 트렌치 라이너 층(330')을 형성하는 것은 본 발명의 일 실시 예에 의한 PEALD 공정을 이용하여 트렌치 라이너 층(330')을 형성하는 것을 포함할 수 있다.
도 8a 및 도 8b를 참조하면, 상기 트렌치 라이너 층(330')을 형성하는 것은 챔버(110) 내로 전구체 가스(510)를 공급하는 것을 포함할 수 있다. 챔버(110) 내로 전구체 가스(510)가 공급되면, 전구체는 기판(300)의 표면, 트렌치(320)의 바닥 및 트렌치(320)의 측벽에 흡착되어, 전구체 층(330)이 형성될 수 있다. 이 후, 챔버(110) 내로 퍼지 가스가 공급되면, 챔버(110) 내에 남아 있던 전구체 가스(510)가 챔버(110) 외부로 배출될 수 있다.
도 9a 및 도 9b를 참조하면, 상기 트렌치 라이너 층(330')을 형성하는 것은 챔버(110) 내로 반응 가스(520)를 공급하는 것을 포함할 수 있다. 챔버(110) 내로 공급된 반응 가스(520)는 기판(300)의 표면, 트렌치(320)의 바닥 및 트렌치(320)의 측벽으로 확산될 수 있다.
도 10a 및 도 10b를 참조하면, 상기 트렌치 라이너 층(330')을 형성하는 것은 플라즈마를 발생시키고, 챔버(110) 내로 EUV를 조사하는 것을 포함할 수 있다. 플라즈마를 발생시키면, 플라즈마에 의해 라디칼들이 생성될 수 있다. 생성된 라디칼들은 기판(300)의 표면, 트렌치(320)의 바닥 및 트렌치(320)의 측벽에 형성된 전구체 층(330)과 반응할 수 있다. 플라즈마에 의해 생성된 라디칼들은 재결합될 수 있는데, 챔버(110) 내로 EUV를 조사하면, 재결합된 라디칼들이 해리될 수 있다. 해리된 라디칼들은 기판(300)의 표면, 트렌치(320)의 바닥 및 트렌치(320)의 측벽에 형성된 전구체 층(330)과 반응할 수 있다.
도 11a 및 도 11b를 참조하면, 라디칼들은 전구체 층(330)과 반응하여, 기판(300) 표면, 트레치(320)의 바닥 및 트렌치(320)의 측벽에 트렌치 라이너 층(330')을 형성한다. 트렌치 라이너 층(330')은 수 십 Å의 얇은 두께로 형성될 수 있다. 이 후, 챔버(110) 내로 퍼지 가스가 공급되면, 챔버(110) 내에 남아 있던 반응 가스(520) 및 플라즈마가 챔버(110) 외부로 배출될 수 있다.
도 12를 참조하면, 상기 STI 공정은 트렌치 라이너 층(330') 상에 절연물질 층(340)을 형성하는 것을 포함할 수 있다. 이 때, 절연물질 층(340)은 트렌치(320)를 완전히 채울 수 있도록 형성될 수 있다. 절연물질은 유동성(flowability)을 가질 수 있다. 예를 들어, 절연물질은 솔벤트와 같은 유기 용제를 포함할 수 있다.
도 13을 참조하면, 상기 STI 공정은 기판(300)의 표면을 연마하는 것을 포함할 수 있다. 예를 들어, 기판(300)의 표면은 CMP 공정(chemical mechanical polishing; 화학적 기계적 연마)에 의해 연마될 수 있다. CMP 공정은 화학적 작용과 물리적 작용을 이용하여 기판(300) 상에 도포된 박막을 연마하여 평탄화 또는 제거하는 공정이다. 기판(300)의 표면을 연마하면, 절연물질 층(340) 및 절연물질 층(340)의 아래에 형성되어 있는 트렌치 라이너 층(330')이 차례로 제거될 수 있다.
도 14 내지 도 21은 본 발명의 일 실시 예에 의한 박막 형성 방법을 이용한 TVS(through silicon via) 공정을 설명하기 위한 단면도들 및 B 부분에 대한 확대도들이다.
도 14를 참조하면, 상기 TSV 공정은 패터닝된 마스크 층(410)을 이용하여 기판(400) 상에 홀(420)을 형성하는 것을 포함할 수 있다. 상기 기판(400)은 반도체 제조용 웨이퍼일 수 있다. 예를 들어, 단결정 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, 또는 화합물 반도체 웨이퍼일 수 있다. 상기 패터닝된 마스크 층(410)은 포토레지스트(photoresist)를 포함할 수 있다. 포토레지스트는 고분자 포토레지스트 또는 저분자 포토레지스트일 수 있다. 상기 홀(420)은 기판(400) 내에 제2 폭(W2) 및 제2 깊이(D2)로 형성될 수 있다. 제2 폭(W2)은 도 7의 제1 폭(W1) 보다 넓을 수 있다. 제2 깊이(D2)는 도 7의 제1 깊이(D1) 보다 깊을 수 있다.
도 15a 내지 도 18b를 참조하면, 상기 TSV 공정은 기판(400) 상에 홀 라이너 층(hole liner; 430')을 형성하는 것을 포함할 수 있다. 상기 홀 라이너 층(430')을 형성하는 것은 본 발명의 일 실시 예에 의한 PEALD 공정을 이용하여 홀 라이너 층(430')를 형성하는 것을 포함할 수 있다.
도 15a 및 도 15b를 참조하면, 상기 홀 라이너 층(430')을 형성하는 것은 챔버(110) 내로 전구체 가스(610)를 공급하는 것을 포함할 수 있다. 챔버(110) 내로 전구체 가스(610)가 공급되면, 전구체는 기판(400)의 표면, 홀(420)의 바닥 및 홀(420)의 측벽에 흡착되어, 전구체 층(430)이 형성된다. 이 후, 챔버(110) 내로 퍼지 가스가 공급되면, 챔버(110) 내에 남아 있던 전구체 가스가 챔버(110) 외부로 배출될 수 있다.
도 16a 및 도 16b를 참조하면, 상기 홀 라이너 층(430')을 형성하는 것은 챔버(110) 내로 반응 가스(620)를 공급하는 것을 포함할 수 있다. 챔버(110) 내로 공급된 반응 가스(620)는 기판(400)의 표면, 홀(400)의 바닥 및 홀(400)의 측벽으로 확산될 수 있다.
도 17a 및 도 17b를 참조하면, 상기 홀 라이너 층(430')을 형성하는 것은 플라즈마를 발생시키고, 챔버(110) 내로 EUV를 조사하는 것을 포함할 수 있다. 플라즈마를 발생시키면, 플라즈마에 의해 라디칼들이 생성된다. 생성된 라디칼들은 기판(400)의 표면, 홀(420) 바닥 및 홀(420) 측벽에 형성된 전구체 층(430)과 반응할 수 있다. 플라즈마에 의해 생성된 라디칼들은 재결합될 수 있는데, 챔버(110) 내로 EUV를 조사하면, 재결합된 라디칼들이 해리될 수 있다. 해리된 라디칼들(630)은 기판(400)의 표면, 홀(420)의 바닥 및 홀(420)의 측벽에 형성된 전구체 층(430)과 반응할 수 있다.
도 18a 및 도 18b를 참조하면, 라디칼들은 전구체 층(430)과 반응하여, 기판(400)의 표면, 홀(420)의 바닥 및 홀(420)의 측벽에 홀 라이너 층(430')을 형성한다. 홀 라이너 층(430')은 수 십 Å의 얇은 두께로 형성될 수 있다. 이 후, 챔버(110) 내로 퍼지 가스가 공급되면, 챔버(110) 내에 남아 있던 반응 가스 및 플라즈마가 챔버(110) 외부로 배출된다.
도 19를 참조하면, 상기 TSV 공정은 홀 라이너 층(430') 상에 배리어 메탈 층(Barrier metal layer, 440)을 형성하는 것을 포함할 수 있다. 배리어 메탈 층(440)은 물리적 기상 증착(physical vapor deposition; PVD) 또는 화학적 기상 증착(chemical vapor deposition; CVD)에 의해 형성될 수 있다. 예를 들어, 배리어 메탈 층(440)은 티타늄(Ti), 질화 티타늄(TiN), 탄탈(Ta), 또는 질화 탄탈(TaN)을 포함할 수 있다.
도 20을 참조하면, 상기 TSV 공정은 상기 배리어 메탈 층(440) 상에 배선물질 층(450)을 형성하는 것을 포함할 수 있다. 배선물질 층(450)은 홀(420)을 완전히 채울 수 있도록 형성된다. 배선물질 층(450)은 전해도금(electroplating) 방법에 의해 형성될 수 있다. 배선물질은 예를 들어, 구리(Cu)를 포함할 수 있다.
도 21을 참조하면, 상기 TSV 공정은 기판(400)의 표면을 연마하는 것을 포함할 수 있다. 기판(400)의 표면은 CMP 공정에 의해 연마될 수 있다. 기판(400)의 표면을 연마하면, 배선물질(450), 배선물질(450)의 아래에 형성되어 있는 배리어 메탈 층(440) 및 배리어 메탈 층(440)의 하부에 형성되어 있는 홀 라이너 층(430')이 차례로 제거된다.
이상, PEALD에 의한 박막 형성을 예로 들어 설명하였다. 그러나 본 발명의 일 실시 예에 따른 박막 형성 장치(100)에서는 ALD에 의한 박막 형성도 가능하다. ALD에 의해 박막을 형성하는 경우, 반응 가스로부터 플라즈마를 발생시키는 것이 생략될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 기판 100: 박막 형성 장치
110: 챔버 112: 제3 매칭 유닛
114: 제3 RF 발생기 120: 챔버 덮개
122: 제1 주입구 122a: 반응 가스 조절 밸브
124: 제2 주입구 124a: 전구체 가스 조절 밸브
124b: 퍼지 가스 조절 밸브 126: 제3 주입구
126a: EUV 조절 밸브 130: ICP 코일
132: 제1 매칭 유닛 134: 제1 RF 발생기
140: 서셉터 142: 제2 매칭 유닛
144: 제2 RF 발생기 150: EUV 램프
152: 패킹 300: 기판
310: 마스크 층 320: 트렌치
330: 전구체 층 330': 트렌치 라이너 층
340: 절연물질 층 400: 기판
410: 마스크 층 420: 홀
430: 전구체 층 430': 홀 라이너 층
440: 배리어 메탈 층 450: 배선물질 층

Claims (10)

  1. 챔버 내로 전구체 가스를 공급하여 기판의 표면에 전구체 층을 형성하고,
    상기 챔버 내로 퍼지 가스를 공급하여, 상기 챔버 내에 남아 있는 상기 전구체 가스를 상기 챔버 외부로 배출시키고,
    상기 챔버 내로 반응 가스를 공급하고,
    상기 반응 가스로부터 플라즈마를 발생시키고,
    상기 챔버 내로 EUV(Extreme Ultraviolet; 극자외선)를 조사하여, 상기 플라즈마와 상기 전구체 층의 화학 반응에 의해 박막을 형성하고,
    상기 챔버 내로 퍼지 가스를 공급하여, 상기 챔버 내에 남아 있는 상기 반응 가스 및 상기 플라즈마를 상기 챔버 외부로 배출시키는 것을 포함하고,
    상기 플라즈마를 발생시키는 시간은 상기 반응 가스를 공급하는 시간보다 짧은 것을 포함하고,
    상기 플라즈마를 발생시키는 시점은 상기 반응 가스를 공급하는 시점 보다 늦은 것을 포함하고, 및
    상기 챔버 내로 상기 EUV를 조사하는 시간은 상기 반응 가스로부터 상기 플라즈마를 발생시키는 시간 보다 짧은 것을 포함하는 반도체 소자의 박막 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 플라즈마를 생성하는 시간 동안 상기 EUV 램프는 온 상태를 유지하는 반도체 소자의 박막 형성 방법.
  6. 제1항에 있어서,
    상기 챔버 내로 상기 EUV를 조사하여 상기 플라즈마를 생성하는 시간 동안 상기 EUV 램프는 온/오프를 교대로 반복하는 반도체 소자의 박막 형성 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 챔버 내로 상기 EUV를 조사하는 시점은 상기 플라즈마를 발생시키는 시점보다 늦은 반도체 소자의 박막 형성 방법.
  9. 제1항에 있어서,
    상기 챔버 내로 상기 EUV를 조사하는 시점은 상기 플라즈마를 발생시키는 시점과 동일한 반도체 소자의 박막 형성 방법.
  10. 제1항에 있어서,
    상기 EUV는 라이먼 알파선을 포함하는 반도체 소자의 박막 형성 방법.
KR1020140153075A 2014-08-14 2014-11-05 반도체 소자의 박막 형성 방법 KR102354368B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/459,644 2014-08-14
US14/459,644 US9564286B2 (en) 2014-08-14 2014-08-14 Method of forming thin film of semiconductor device

Publications (2)

Publication Number Publication Date
KR20160021003A KR20160021003A (ko) 2016-02-24
KR102354368B1 true KR102354368B1 (ko) 2022-01-21

Family

ID=55302670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140153075A KR102354368B1 (ko) 2014-08-14 2014-11-05 반도체 소자의 박막 형성 방법

Country Status (2)

Country Link
US (1) US9564286B2 (ko)
KR (1) KR102354368B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600530B2 (en) * 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US20210217585A1 (en) * 2020-01-15 2021-07-15 Applied Materials, Inc. Methods and apparatus for carbon compound film deposition
US11508572B2 (en) * 2020-04-01 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806828B1 (ko) 2003-02-07 2008-02-22 에이에스엠엘 홀딩 엔.브이. 웨이퍼 트랙 환경에서 플라즈마 처리 챔버들로 반도체웨이퍼들을 처리하기 위한 방법들 및 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668827B1 (ko) * 2004-07-01 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100597321B1 (ko) * 2004-07-15 2006-07-06 주식회사 아이피에스 박막증착방법
KR100624391B1 (ko) * 2004-12-09 2006-09-18 한국전자통신연구원 알루미늄 실리케이트 박막 형성 방법
KR100642390B1 (ko) 2005-04-04 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 세정장치 및 이를 이용한 세정방법
KR20080009528A (ko) * 2006-07-24 2008-01-29 삼성전자주식회사 박막 형성 방법
KR20090020920A (ko) * 2007-08-24 2009-02-27 삼성전자주식회사 Ｐｅａｌｄ 장치 및 그를 이용한 박막 형성방법
US7964039B2 (en) 2007-09-07 2011-06-21 Imec Cleaning of plasma chamber walls using noble gas cleaning step
KR20090055443A (ko) 2007-11-28 2009-06-02 주식회사 케이씨텍 원자층 증착 장치
JP5705592B2 (ja) 2010-03-18 2015-04-22 ギガフォトン株式会社 極端紫外光生成装置
KR101303031B1 (ko) * 2010-05-04 2013-09-03 조병구 플라즈마 원자층증착법을 이용한 아격자 구조제어기술에 의한 자외선 발광소자용 다성분계 박막 제조방법 및 이를 이용한 양자우물형성방법
KR101188959B1 (ko) * 2010-12-17 2012-10-08 주식회사 케이씨텍 원자층 증착 방법
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
KR101450573B1 (ko) * 2012-09-04 2014-10-15 주식회사 테스 박막증착장치
US20150064361A1 (en) * 2013-09-04 2015-03-05 Intermolecular Inc. UV treatment for ALD film densification

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806828B1 (ko) 2003-02-07 2008-02-22 에이에스엠엘 홀딩 엔.브이. 웨이퍼 트랙 환경에서 플라즈마 처리 챔버들로 반도체웨이퍼들을 처리하기 위한 방법들 및 장치

Also Published As

Publication number Publication date
US9564286B2 (en) 2017-02-07
KR20160021003A (ko) 2016-02-24
US20160049291A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
US11410883B2 (en) Tungsten feature fill with nucleation inhibition
US10465294B2 (en) Oxide and metal removal
US10784086B2 (en) Cobalt etch back
US9659791B2 (en) Metal removal with reduced surface roughness
JP6440716B2 (ja) 周期的エッチング工程を用いたエッチング停止層のエッチング方法
TWI520212B (zh) 選擇性氮化鈦蝕刻
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
TWI497592B (zh) 成膜裝置及成膜方法
JP6195898B2 (ja) 核形成の抑制を伴うタングステンによるフィーチャ充填
US20150345029A1 (en) Metal removal
KR20180117525A (ko) Ale (atomic layer etch) 리셋을 사용한 선택적인 증착
KR101989216B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101989657B1 (ko) 기판 처리 장치 및 기판 처리 방법
US11651967B2 (en) Non-atomic layer deposition (ALD) method of forming sidewall passivation layer during high aspect ratio carbon layer etch
KR102354368B1 (ko) 반도체 소자의 박막 형성 방법
TWI712085B (zh) 粒子去除方法及基板處理方法
US20230041794A1 (en) Tungsten feature fill with nucleation inhibition
US20150357183A1 (en) Methods for forming interconnect structure utilizing selective protection process for hardmask removal process
KR101925580B1 (ko) 기판처리장치 및 그 동작 방법
KR20190065934A (ko) 실리콘 질화막의 성막 방법 및 성막 장치
US20230107536A1 (en) Methods for forming low resistivity tungsten features
CN118140301A (zh) 用于形成低电阻率钨特征的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant