KR102349492B1 - 전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조 - Google Patents

전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조 Download PDF

Info

Publication number
KR102349492B1
KR102349492B1 KR1020200099733A KR20200099733A KR102349492B1 KR 102349492 B1 KR102349492 B1 KR 102349492B1 KR 1020200099733 A KR1020200099733 A KR 1020200099733A KR 20200099733 A KR20200099733 A KR 20200099733A KR 102349492 B1 KR102349492 B1 KR 102349492B1
Authority
KR
South Korea
Prior art keywords
transistor
current
unit
switch unit
control signal
Prior art date
Application number
KR1020200099733A
Other languages
English (en)
Inventor
이정원
오지환
김지형
Original Assignee
(주)세미솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)세미솔루션 filed Critical (주)세미솔루션
Priority to KR1020200099733A priority Critical patent/KR102349492B1/ko
Application granted granted Critical
Publication of KR102349492B1 publication Critical patent/KR102349492B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 보다 정확한 아날로그 전압을 출력할 수 있는 전류 구동 디지털-아날로그 변환기 및 디지털-아날로그 변환기에서 단위 전류 셀 회로를 제공한다. 본 발명의 실시예에 따른 전류 구동 디지털-아날로그 변환기의 단위 전류 셀 회로는, 바이어스 전류를 생성하는 전류 소스부와, 상기 전류 소스부로부터 생성된 전류를 제1 출력단 또는 제2 출력단 중 하나로 스위칭하는 스위치부와, 상기 스위치부에 전기적으로 연결되고, 상기 스위치부의 스위칭시 상기 스위치부의 잔여 전하를 흡수하는 더미 스위치부를 포함한다. 본 발명의 실시예에 따르면, 단위 전류 셀 회로에서 더미 스위치부에 의해 스위치부의 스위칭시 잔여 전하가 흡수됨으로써 출력 전류의 노이즈를 감소시킬 수 있다.

Description

전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조{CURRENT CELL STRUCTURE INCLUDING DUMMY SWITCH FOR IMPROVING PERFORMANCE OF CURRENT STEERING DIGITAL-ANALOG CONVERTER}
본 발명은 전류 구동 디지털-아날로그 변환기에 관한 것으로, 보다 구체적으로 전류를 제어하여 정확한 아날로그 신호를 출력할 수 있는 전류 구동 디지털-아날로그 변환기에 관한 것이다.
디지털-아날로그 변환기(Digital-to-Analog Converter, DAC)는 디지털 신호를 아날로그 신호로 변환시키기 위한 장치이다. DAC는 디지털 프로세서와 같은 디지털 처리 장치에 의해 출력되는 디지털 신호가 음향 장치 또는 디스플레이와 같은 아날로그 장치에 처리될 수 있도록 변환하기 위하여 사용될 수 있다.
디지털 장치와 아날로그 장치의 요구 성능이 점차 고도화됨에 따라, 디지털 신호로부터 왜곡 없이 아날로그 신호를 출력할 수 있는 DAC가 요구되고 있다.
따라서, 본 발명의 실시예는 정확한 아날로그 신호를 출력할 수 있는 전류 구동 디지털-아날로그 변환기를 제공한다.
또한, 본 발명의 실시예는 출력되는 전류의 노이즈를 저감시킬 수 있는 전류 구동 디지털-아날로그 변환기의 단위 전류 셀 회로를 제공한다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
본 발명의 실시예에 따른 전류 구동 디지털-아날로그 변환기의 단위 전류 셀 회로는, 바이어스 전류를 생성하는 전류 소스부와, 상기 전류 소스부로부터 생성된 전류를 제1 출력단 또는 제2 출력단 중 하나로 스위칭하는 스위치부와, 상기 스위치부에 전기적으로 연결되고, 상기 스위치부의 스위칭시 상기 스위치부의 잔여 전하를 흡수하는 더미 스위치부를 포함한다.
일 실시예에서, 상기 전류 소스부는, 제1 바이어스 제어 신호에 의해 제어되는 제1 트랜지스터와, 상기 제1 트랜지스터에 직렬로 연결되고, 제2 바이어스 제어 신호에 의해 제어되는 제2 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 스위치부는, 상기 제2 트랜지스터에 연결되고, 제1 스위칭 제어 신호에 의해 제어되는 제3 트랜지스터와, 상기 제2 트랜지스터에 연결되고, 상기 제1 스위칭 제어 신호의 반전 신호에 해당하는 제2 스위칭 제어 신호에 의해 제어되는 제4 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 더미 스위치부는, 상기 제3 트랜지스터에 연결되고, 상기 제2 스위칭 제어 신호에 의해 제어되는 제5 트랜지스터와, 상기 제4 트랜지스터에 연결되고, 상기 제1 스위칭 제어 신호에 의해 제어되는 제6 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 제3 트랜지스터와 상기 제1 출력단이 직접적으로 연결되고, 상기 제4 트랜지스터와 상기 제2 출력단이 직접적으로 연결될 수 있다.
본 발명의 실시예에 따른 전류 구동 디지털-아날로그 변환기는, 클럭 발생기의 클럭 신호에 따라 입력 디지털 데이터를 동기시켜 출력하는 입력 래치부와, 상기 입력 래치부에서 출력되는 디지털 데이터에 대한 온도계 코드를 생성하는 온도계 디코더부와, 상기 온도계 디코더부로부터 제공된 온도계 코드에 대응하는 아날로그 전압을 출력하는 DAC 코어부와, 상기 DAC 코어부의 출력을 버퍼링하여 출력하는 아날로그 출력 버퍼를 포함한다. 여기서 상기 DAC 코어부의 단위 전류 셀 회로는, 바이어스 전류를 생성하는 전류 소스부와, 상기 전류 소스부로부터 생성된 전류를 제1 출력단 또는 제2 출력단 중 하나로 스위칭하는 스위치부와, 상기 스위치부에 전기적으로 연결되고, 상기 스위치부의 온-오프 스위칭시 상기 스위치부의 잔여 전하를 흡수하는 더미 스위치부를 포함할 수 있다.
본 발명의 실시예에 따르면, 단위 전류 셀 회로에서 더미 스위치부에 의해 스위치부의 스위칭시 잔여 전하가 흡수됨으로써 출력 전류의 노이즈를 감소시킬 수 있다.
또한, 본 발명의 실시예에 따르면, 단위 전류 셀 회로에서 출력되는 전류의 노이즈를 저감시킴으로써 정확한 아날로그 신호를 출력할 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 전류 구동 디지털-아날로그 변환기의 개략적인 구조를 도시한다.
도 2는 전류 구동 디지털-아날로그 변환기에서 단위 전류 셀 회로의 예를 도시한다.
도 3은 본 발명의 실시예에 따른 디지털-아날로그 변환기에서 단위 전류 셀 회로의 예를 도시한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적인 실시예에서만 설명하고, 그 외의 다른 실시예에서는 대표적인 실시예와 다른 구성에 대해서만 설명하기로 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(또는 결합)"되어 있다고 할 때, 이는 "직접적으로 연결(또는 결합)"되어 있는 경우뿐만 아니라, 다른 부재를 사이에 두고 "간접적으로 연결(또는 결합)"된 것도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 전류 구동(Current Steering) 디지털-아날로그 변환기(Digital-to-Analog Converter, DAC)의 개략적인 구조를 도시한다. 본 발명의 실시예에 따른 전류 구동 DAC는 데이터 플립플롭 구조의 입력래치부(400), 온도계 디코더부(500), DAC 코어부(DAC Current Cell)(600), 아날로그 출력 버퍼(700) 및 클럭 발생기(800)를 포함한다.
클럭 발생기(800)는 외부의 기준 클럭 신호(CLK)를 입력으로 받아서 입력래치부(400) 등 내부 동작에 필요한 모 든 디지털 컨트롤을 위한 클럭 신호들을 발생시킨다.
입력래치부(400)는 데이터 플립플롭(Data Flip-Flop, DFF) 구조로 구현될 수 있으며, 클럭 발생기(900)의 클럭 신호에 따라 입력 디지털 데이터(예: IN1~IN12)를 동기시켜 출력할 수 있다. 입력래치부(400)는 TSPC(True Single-Phase Clock) DFF를 사용하여 디지털 입력 데이터를 동기화할 수 있다.
온도계 디코더부(500)는 입력래치부(400)에서 출력된 동기된 n 비트의 디지털 데이터에 대한 2n - 1 개의 온도계 코드를 출력한다. 온도계 디코더부(500)는 해상도에 따른 개수의 온도계 코드 신호를 출력할 수 있다. 예를 들어, 해상도가 12 비트인 경우 온도계 디코더부(500) 4095개의 온도계 코드를 출력할 수 있다.
DAC 코어부(600)는 온도계 디코더부(500)로부터 입력되는 온도계 코드들에 대응하는 아날로그 전압을 출력한다. DAC 코어부(600)는 온도계 디코더부(500)로부터 출력되는 온도계 코드들에 대응하는 개수의 단위 전류 셀 회로를 포함할 수 있다. 각각의 단위 전류 셀 회로는 각 온도계 코드에 대응하는 스위칭 제어 신호에 의해 아날로그 전압을 생성하기 위한 전류를 출력하거나 차단할 수 있다.
아날로그 출력 버퍼(700)는 DAC 코어부(600)의 출력을 오피앰프 등을 이용하여 버퍼링하여 후속하는 장치에 왜곡없이 전달되도록 아날로그 출력을 생성한다.
도 2는 전류 구동 디지털-아날로그 변환기에서 단위 전류 셀 회로의 예를 도시한다. 도 2는 도 1의 DAC 코어부(600)에 포함된 단위 전류 셀들 중 하나의 단위 전류 셀 회로를 나타낸다.
도 2는 캐스코드 단위 전류 셀의 회로의 예로서, 상단에는 전류(Iout)를 생성하는 전류 소스부(610)와 전류 소스부(610)에 의해 생성된 전류를 제1 출력단(Outp) 또는 제2 출력단(Outn)으로 유도하는 스위치부(620)를 포함한다.
전류 소스부(610)는 제1 바이어스 제어 신호(vb)에 의해 제어되는 제1 트랜지스터(M1)와 제2 바이어스 제어 신호(vc)에 의해 제어되는 제2 트랜지스터(M2)를 포함할 수 있다. 제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 직렬로 연결되며, 제2 트랜지스터(M2)의 출력단(드레인)에 높은 임피던스가 발생하는 효과를 유발하여 정확한 출력 전류(Iout)를 생성할 수 있다.
전류 소스부(610)의 출력단에는 서로 반대되는 제1 스위칭 제어 신호, 제2 스위칭 제어 신호(s, sb)가 게이트로 인가되는 MOSFET 트랜지스터(M3, M4)가 병렬로 연결된 스위치부(620)가 제공된다. 스위치부(620)의 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 온도계 디코더부(500)로부터 제공되는 온도계 코드에 의해 온-오프가 제어되며, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 온/오프 동작에 의해 전류(Iout)가 제1 출력단(Outp) 또는 제2 출력단(Outn)으로 유도될 수 있다. 예를 들어, 제1 출력단(Outp)은 아날로그 전압을 생성하기 위한 저항과 연결될 수 있고, 제2 출력단(Outn)은 접지로 연결될 수 있다.
여기서, 제1 스위칭 제어 신호(s)(또는 제2 스위칭 제어 신호(sb))가 '1'에서 '0'으로(또는 '0'에서 '1로) 전환될 때 출력 전압(Iout)에 왜곡이 발생할 수 있다. 즉, 도 2에서 전류 소스부(510)에 의한 정상 전류 출력 값이 Iout 일 때 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 게이트에 입력되는 제1 스위칭 제어 신호(s) 및 제2 스위칭 제어 신호(sb)가 각각 '1'에서 '0'으로, '0'에서 '1'로 변화가 일어나게 되면 'Ioutp', 'Ioutn'의 값은 정상 전류 출력 값인 Iout에서 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 채널 내의 잔여 전하로 인한 전류 값만큼 변화가 발생할 수 있다.
예를 들어, MOSFET 트랜지스터(M3, M4)의 게이트 단 - 소스 단의 커패시턴스(Cgs), 게이트 단 - 드레인 단의 커패시턴스(Cgd)에 의해 출력 전압이 왜곡되는 클락 피드-스루(Clock Feed-through), 또는 MOSFET 트랜지스터(M3, M4)의 채널에 남아있는 전하가 오프시 소스 단과 드레인 단으로 빠져나감으로 출력 전류(Ioutp, Ioutn)에 왜곡이 발생하는 전하 주입(Charge Injection)이 발생할 수 있다.
즉, 온도계 디코더부(500)로부터 제공되는 제어 신호(온도계 코드)에 의해 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 온/오프 스위칭될 때 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 채널 내에 미쳐 빠져나가지 못한 전하가 출력 전류(Ioutp, Ioutn)에 영향을 미치게 된다. 이러한 출력 전류의 노이즈는 전류 구동 DAC가 정확한 아날로그 출력 값을 내지 못하게 하여 전류 구동 DAC의 성능 저하를 유발할 수 있다.
도 3은 본 발명의 실시예에 따른 디지털-아날로그 변환기에서 단위 전류 셀 회로의 예를 도시한다. 도 3을 참조하면, 디지털-아날로그 변환기에서 단위 전류 셀 회로는 전원 전압으로부터 바이어스 전류를 생성하는 전류 소스부(610)와, 전류 소스부(610)로부터 생성된 전류를 제1 출력단(Outp) 또는 제2 출력단(Outn) 중 하나로 스위칭하는 스위치부(620)와, 스위치부(620)에 전기적으로 연결되고 스위치부(620)의 스위칭시 스위치부(620)의 잔여 전하를 흡수하는 더미 스위치부(630)를 포함한다.
도 3을 참조하면, 더미 스위치부(630)는 제3 트랜지스터(M3)에 연결되고, 제2 스위칭 제어 신호(sb)에 의해 제어되는 제5 트랜지스터(M5)와, 제4 트랜지스터(M4)에 연결되고 제1 스위칭 제어 신호(s)에 의해 제어되는 제6 트랜지스터(M6)를 포함할 수 있다. 제3 트랜지스터(M3)와 제1 출력단(Outp)이 직접적으로 연결되고, 제4 트랜지스터(M4)와 제2 출력단(Outn)이 직접적으로 연결될 수 있다.
즉, 더미 스위치부(630)는 제3 트랜지스터(M3)와 제1 출력단(Outp) 사이를 직접적으로 연결하는 제1 연결 라인과, 제4 트랜지스터(M4)와 제2 출력단(Outn) 사이를 직접적으로 연결하는 제2 라인을 더 포함할 수 있다.
도 2와 같은 단위 전류 셀 회로에서 출력 전류가 왜곡되는 문제를 해결하기 위하여, 도 3의 단위 전류 셀 회로는 스위치부(620)의 출력에 더미 스위치부(630)를 부가함으로써 코드 변화에 따른 스위치 온/오프 시 스위치부(620)의 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 채널에 존재하는 잔여 전하들이 더미 스위치부(630)의 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)의 드레인-소스 단으로 흡수되므로, 전류(Ioutp, Ioutn)에 노이즈의 영향이 발생하지 않게 되고 전류 구동 DAC가 보다 정확한 아날로그 전압을 출력할 수 있다.
도 3과 같이 더미 트랜지스터인 제5 트랜지스터(M5) 및 제6 트랜지스터(M6) M5, M6을를 추가하고 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 게이트 입력으로서 서로 반대인 스위칭 제어 신호(sb, s)를 인가할 수 있다. 제3 트랜지스터(M3)(또는 제4 트랜지스터(M4))가 오프 시 제5 트랜지스터(M5)(또는 제6 트랜지스터(M6)는 온 되게 하여 제3 트랜지스터(M3)(또는 제4 트랜지스터(M4))의 채널 내의 잔여 전하를 흡수할 수 있도록 할 수 있다. 그리하여, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 게이트 입력의 변화에 관계없이 정상 전류 출력 값(Iout)이 출력될 수 있다.
도 3에서 제안된 더미 스위치가 추가된 단위 전류 셀 회로를 통해 노이즈가 제거된 정상 전류 출력 값을 낼 수 있으며 최종적으로는 DAC의 선형성과 신호 대 잡음비를 개선시킬 수 있다.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (10)

  1. 전류 구동 디지털-아날로그 변환기의 단위 전류 셀 회로에 있어서,
    바이어스 전류를 생성하는 전류 소스부;
    상기 전류 소스부로부터 생성된 전류를 제1 출력단 또는 제2 출력단 중 하나로 스위칭하는 스위치부; 및
    상기 스위치부에 전기적으로 연결되고, 상기 스위치부의 스위칭시 상기 스위치부의 잔여 전하를 흡수하는 더미 스위치부를 포함하고,
    상기 전류 소스부는,
    제1 바이어스 제어 신호에 의해 제어되는 제1 트랜지스터; 및
    상기 제1 트랜지스터에 직렬로 연결되고, 제2 바이어스 제어 신호에 의해 제어되는 제2 트랜지스터를 포함하며,
    상기 스위치부는,
    상기 제2 트랜지스터에 연결되고, 제1 스위칭 제어 신호에 의해 제어되는 제3 트랜지스터; 및
    상기 제2 트랜지스터에 연결되고, 상기 제1 스위칭 제어 신호의 반전 신호에 해당하는 제2 스위칭 제어 신호에 의해 제어되는 제4 트랜지스터를 포함하며,
    상기 더미 스위치부는,
    상기 제3 트랜지스터에 연결되고, 상기 제2 스위칭 제어 신호에 의해 제어되는 제5 트랜지스터; 및
    상기 제4 트랜지스터에 연결되고, 상기 제1 스위칭 제어 신호에 의해 제어되는 제6 트랜지스터를 포함하는 것을 특징으로 하는 단위 전류 셀 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 전류 구동 디지털-아날로그 변환기에 있어서,
    클럭 발생기의 클럭 신호에 따라 입력 디지털 데이터를 동기시켜 출력하는 입력 래치부;
    상기 입력 래치부에서 출력되는 디지털 데이터에 대한 온도계 코드를 생성하는 온도계 디코더부;
    상기 온도계 디코더부로부터 제공된 온도계 코드에 대응하는 아날로그 전압을 출력하는 DAC 코어부; 및
    상기 DAC 코어부의 출력을 버퍼링하여 출력하는 아날로그 출력 버퍼를 포함하고,
    상기 DAC 코어부의 단위 전류 셀 회로는,
    바이어스 전류를 생성하는 전류 소스부;
    상기 전류 소스부로부터 생성된 전류를 제1 출력단 또는 제2 출력단 중 하나로 스위칭하는 스위치부; 및
    상기 스위치부에 전기적으로 연결되고, 상기 스위치부의 온-오프 스위칭시 상기 스위치부의 잔여 전하를 흡수하는 더미 스위치부를 포함하고,
    상기 전류 소스부는,
    제1 바이어스 제어 신호에 의해 제어되는 제1 트랜지스터; 및
    상기 제1 트랜지스터에 직렬로 연결되고, 제2 바이어스 제어 신호에 의해 제어되는 제2 트랜지스터를 포함하고,
    상기 스위치부는,
    상기 제2 트랜지스터에 연결되고, 상기 온도계 코드에 대응하는 제1 스위칭 제어 신호에 의해 제어되는 제3 트랜지스터; 및
    상기 제2 트랜지스터에 연결되고, 상기 제1 스위칭 제어 신호의 반전 신호에 해당하는 제2 스위칭 제어 신호에 의해 제어되는 제4 트랜지스터를 포함하고,
    상기 더미 스위치부는,
    상기 제3 트랜지스터에 연결되고, 상기 제2 스위칭 제어 신호에 의해 제어되는 제5 트랜지스터; 및
    상기 제4 트랜지스터에 연결되고, 상기 제1 스위칭 제어 신호에 의해 제어되는 제6 트랜지스터를 포함하는 것을 특징으로 하는 전류 구동 디지털-아날로그 변환기.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020200099733A 2020-08-10 2020-08-10 전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조 KR102349492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200099733A KR102349492B1 (ko) 2020-08-10 2020-08-10 전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200099733A KR102349492B1 (ko) 2020-08-10 2020-08-10 전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조

Publications (1)

Publication Number Publication Date
KR102349492B1 true KR102349492B1 (ko) 2022-01-11

Family

ID=79355481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099733A KR102349492B1 (ko) 2020-08-10 2020-08-10 전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조

Country Status (1)

Country Link
KR (1) KR102349492B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110019127A (ko) * 2009-08-19 2011-02-25 중앙대학교 산학협력단 영점회기 디지털 아날로그 변환기 및 그 방법
KR20120067684A (ko) * 2010-12-16 2012-06-26 한국전자통신연구원 전류스위치 구동회로 및 디지털 아날로그 신호변환기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110019127A (ko) * 2009-08-19 2011-02-25 중앙대학교 산학협력단 영점회기 디지털 아날로그 변환기 및 그 방법
KR20120067684A (ko) * 2010-12-16 2012-06-26 한국전자통신연구원 전류스위치 구동회로 및 디지털 아날로그 신호변환기

Similar Documents

Publication Publication Date Title
Palmers et al. A 10–Bit 1.6-GS/s 27-mW current-steering D/A converter with 550-MHz 54-dB SFDR bandwidth in 130-nm CMOS
Peluso et al. 900 mV differential class AB OTA for switched opamp applications
TWI446139B (zh) 降低或消除參考偏壓之訊號相依調變之電路及方法
US6392573B1 (en) Method and apparatus for reduced glitch energy in digital-to-analog converter
US8493251B2 (en) Self-calibrated DAC with reduced glitch mapping
KR930009432B1 (ko) 디지탈/아나로그 변환기용 전류소자
WO2018082656A1 (zh) 电阻分段式数模转换器及其控制系统
US7576675B1 (en) Return-to-zero current-steering DAC with clock-to-output isolation
US5450084A (en) D/A converter with differential switching circuit providing symmetrical switching
US6369734B2 (en) Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter
KR102349492B1 (ko) 전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조
Kumar et al. Low-power and low glitch area current steering DAC
US20120161997A1 (en) Digital-to-analog conversion device
TWI407701B (zh) 具受控緩衝輸入之數位至類比轉換器
KR100727885B1 (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
Taha et al. An 8-bit 3.5 GS/s Current Steering DAC for Wireless Applications
US7403148B2 (en) Methods and apparatus to balance reference settling in switched-capacitor pipelined digital to analog converter
Zeng et al. Output impedance linearization technique for current-steering DACs
Saeedi et al. A 1-V 400MS/s 14bit self-calibrated CMOS DAC with enhanced dynamic linearity
JP2004517522A (ja) 電圧範囲の圧縮および膨張を有する低電圧サンプルおよびホールド回路
Li et al. A 14-Bit 2-GS/s DAC with SFDR> 70dB up to 1-GHz in 65-nm CMOS
CN112039526B (zh) 一种应用于数模转换器的数控开关驱动电路
Chiou A 1.2-V 14-bit 300-MHz current-steering DAC with transimpedance output
Hao et al. A 10-bit CMOS 300 MHz Current-Steering D/A Converter
Chou et al. A 10-bit 250MS/s low-glitch binary-weighted digital-to-analog converter

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant