KR102349359B1 - 멀티 레벨 인버터 - Google Patents

멀티 레벨 인버터 Download PDF

Info

Publication number
KR102349359B1
KR102349359B1 KR1020150108982A KR20150108982A KR102349359B1 KR 102349359 B1 KR102349359 B1 KR 102349359B1 KR 1020150108982 A KR1020150108982 A KR 1020150108982A KR 20150108982 A KR20150108982 A KR 20150108982A KR 102349359 B1 KR102349359 B1 KR 102349359B1
Authority
KR
South Korea
Prior art keywords
unit
pwm control
inverter
phase
level inverter
Prior art date
Application number
KR1020150108982A
Other languages
English (en)
Other versions
KR20170014926A (ko
Inventor
오승훈
Original Assignee
엘에스일렉트릭(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스일렉트릭(주) filed Critical 엘에스일렉트릭(주)
Priority to KR1020150108982A priority Critical patent/KR102349359B1/ko
Publication of KR20170014926A publication Critical patent/KR20170014926A/ko
Application granted granted Critical
Publication of KR102349359B1 publication Critical patent/KR102349359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 멀티 레벨 인버터에 관한 것이다. 본 발명의 일 실시예에 따른 멀티 레벨 인버터는, 각각의 상 별로 2 이상의 단위 셀이 직렬로 연결되는 인버터부, 미리 정해진 PWM 제어 방식에 따라서 기준 신호 및 캐리어 신호를 생성하고, 상기 기준 신호와 상기 캐리어 신호를 비교하여 상기 인버터부를 제어하기 위한 게이트 신호를 출력하는 PWM 제어부 및 각각의 PWM 제어 방식에 따라 출력되는 게이트 신호의 전고조파 왜율(Total Harmonic Distortion, THD)을 측정하는 THD 측정부를 포함하고, 상기 PWM 제어부는 상기 THD 측정부에 의해 측정된 전고조파 왜율이 가장 낮은 PWM 제어 방식을 선택하는 것을 특징으로 한다. 본 발명에 의한 멀티 레벨 인버터를 사용할 경우, 스위칭 속도를 높여 THD를 줄이고 송전 효율을 높일 수 있는 장점이 있다.

Description

멀티 레벨 인버터{MULTI LEVEL INVERTER}
본 발명은 멀티 레벨 인버터에 관한 것이다.
최근 산업설비의 대용량화 추세와 고압화에 따라 고압 대용량 인버터 시스템에 대한 수요가 증가하고 있으며, 전력용 반도체 소자의 제한된 정격을 극복할 수 있는 대용량 인버터에 대한 연구가 지속적으로 이루어져 왔다. 일반적으로 사용되는 대용량 인버터로는 H-브릿지(H-Bridge) 토폴로지(topology)를 이용한 2-레벨 인버터가 있는데, 2-레벨 인버터는 전력 효율이 낮고 전고조파 왜율(Total Harmonic Distortion, THD)이 좋지 않으며 부품에 대한 스트레스가 증가하여 전체 시스템의 수명을 단축시키는 단점이 있다.
멀티 레벨 인버터는 기존의 2-레벨 인버터에 비해 직렬 연결된 소자를 사용할 때 발생하는 스위치 소자의 차단 전압 불균형 문제가 발생하지 않으며, 동일한 스위칭 주파수에서 출력 전압 파향을 정현파에 가깝게 만들어 THD를 상당히 감소시킬 수 있고, 전압 변화율을 감소시켜 전자파 간섭현상을 줄일 수 있는 장점이 있다. 멀티 레벨 인버터의 예로는 다이오드 클램프(Diode clamped) 방식, 플라잉 캐패시터(Flying Capacitor) 방식, 캐스케이드 H-브릿지(Cascade H-Bridge) 방식 등을 들 수 있다.
그러나 종래 방식에 따른 멀티 레벨 인버터를 대용량 PCS(Power Conditioning System)와 같은 대용량 설비에 사용하게 될 경우, 낮은 스위칭 속도로 인하여 THD가 높게 나타난다. 이에 따라 멀티 레벨 인버터에 연결되는 각 계통에 대한 송전 효율이 떨어지며, 전동기와의 동기가 이루어지지 않음으로써 탈조, 진동, 과열 등의 문제가 발생할 수 있다.
본 발명은 스위칭 속도를 높여 THD를 줄이고 송전 효율을 높일 수 있는 멀티 레벨 인버터를 제공하는 것을 목적으로 한다.
또한 본 발명은 스위칭 속도를 높여 대용량 시스템에서 사용되는 전동기와의 동기를 이룸으로써 탈조, 진동, 과열 등의 문제를 해결할 수 있는 멀티 레벨 인버터를 제공하는 것을 다른 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
이러한 목적을 달성하기 위한 본 발명은 멀티 레벨 인버터에 있어서, 각각의 상 별로 2 이상의 단위 셀이 직렬로 연결되는 인버터부, 미리 정해진 PWM 제어 방식에 따라서 기준 신호 및 캐리어 신호를 생성하고, 상기 기준 신호와 상기 캐리어 신호를 비교하여 상기 인버터부를 제어하기 위한 게이트 신호를 출력하는 PWM 제어부 및 각각의 PWM 제어 방식에 따라 출력되는 게이트 신호의 전고조파 왜율(Total Harmonic Distortion, THD)을 측정하는 THD 측정부를 포함하고, 상기 PWM 제어부는 상기 THD 측정부에 의해 측정된 전고조파 왜율이 가장 낮은 PWM 제어 방식을 선택하는 것을 특징으로 한다.
본 발명에 의한 멀티 레벨 인버터를 사용할 경우, 스위칭 속도를 높여 THD를 줄이고 송전 효율을 높일 수 있는 장점이 있다.
또한 본 발명에 의한 멀티 레벨 인버터를 사용할 경우, 스위칭 속도를 높여 대용량 시스템에서 사용되는 전동기와의 동기를 이룸으로써 탈조, 진동, 과열 등의 문제를 해결할 수 있는 장점이 있다.
도 1은 종래 기술에 따른 3상 인버터의 구조를 나타낸다.
도 2는 종래 기술에 따른 다이오드 클램프(Diode clamped) 방식의 멀티 레벨 인버터의 구조를 나타낸다.
도 3은 종래 기술에 따른 플라잉 캐패시터(Flying Capacitor) 방식의 멀티 레벨 인버터의 구조를 나타낸다.
도 4는 종래 기술에 따른 캐스케이드 H-브릿지(Cascade H-Bridge) 방식의 멀티 레벨 인버터의 구조를 나타낸다.
도 5는 종래 기술에 따른 3상 인버터를 제어하기 위한 PWM 신호의 생성에 이용되는 공간 벡터의 개념을 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 구성도이다.
도 7은 본 발명의 일 실시예에 따른 멀티 레벨 인버터에 포함되는 단위 셀의 세부 구성도이다.
도 8은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Disposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Opposition Disposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
도 10은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Alternative Phase Opposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Disposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Opposition Disposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이다.
도 13은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Alternative Phase Opposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 1은 종래 기술에 따른 3상 인버터의 구조를 나타낸다.
도 1을 참조하면, 종래 기술에 따른 3상 인버터는 외부로부터 입력되어 정류된 직류 전원을 직류 링크부의 캐패시터(Vdc)를 통해 충전하고, 캐패시터(Vdc)에 충전된 전압을 다수의 스위칭 소자(Q1 내지 Q6)를 통해 3상의 전류로 변환한다. 이 때 스위칭 소자(Q1 내지 Q6)는 외부로부터 입력되는 PWM 신호에 따라서 턴 온(turn on) 및 턴 오프(turn off)를 미리 정해진 패턴대로 반복적으로 수행한다. 이와 같은 스위칭 소자(Q1 내지 Q6)의 스위칭 동작에 따라 멀티 레벨의 출력 전압이 생성되고, 생성된 출력 전압이 저항(Ras, Rbs, Rcs) 및 인덕턴스(Las, Lbs, Lcs)를 거쳐 3상의 교류 전류가 생성된다. 이와 같은 종래 기술에 따른 3상 인버터는 다양한 분야에서 전동기와 같은 부하의 구동을 위해 사용되나, 대용량 PCS와 같은 대용량 설비에는 적합하지 않다.
이에 따라 도 2 내지 도 4와 같은 새로운 구조의 멀티 레벨 인버터 토폴로지가 제안된 바 있다. 도 2는 종래 기술에 따른 다이오드 클램프(Diode clamped) 방식의 멀티 레벨 인버터의 구조를 나타내고, 도 3은 종래 기술에 따른 플라잉 캐패시터(Flying Capacitor) 방식의 멀티 레벨 인버터의 구조를 나타내며, 도 4는 종래 기술에 따른 캐스케이드 H-브릿지(Cascade H-Bridge) 방식의 멀티 레벨 인버터의 구조를 나타낸다.
도 2의 다이오드 클램프 방식의 멀티 레벨 인버터에서는 인버터 출력 전압을 증가시키기 위하여 한 상당 복수의 스위칭 소자(SW1 내지 SW8) 및 클램핑(Clamping) 다이오드(D1 내지 D6)가 구비되며, 직류 링크부에도 복수의 캐패시터(C1 내지 C4)가 구비되어 전압 분배가 이루어진다. 이러한 다이오드 클램프 방식의 멀티 레벨 인버터는 클램핑 다이오드(D1 내지 D6)에 걸리는 전압 스트레스가 일정하지 않고 직류 링크부의 캐패시터(C1 내지 C4) 간 전압 분배가 균일하게 이루어지지 않는 단점이 있다.
도 2의 다이오드 클램프 방식의 멀티 레벨 인버터의 단점을 보완하기 위한 인버터가 도 3의 플라잉 캐패시터 방식의 멀티 레벨 인버터이다. 플라잉 캐패시터 방식의 멀티 레벨 인버터는 도 3과 같이 복수의 캐패시터(C1 내지 C5)에 의해 각각의 스위칭 소자(SW1 내지 SW8)에 대한 전압 분배 문제를 어느 정도 해결할 수 있다.
또 다른 멀티 레벨 인버터로서 도 4와 같은 캐스케이드 H-브릿지 방식의 멀티 레벨 인버터가 있다. 캐스케이드 H-브릿지 방식의 멀티 레벨 인버터에서는 각각의 스위칭 소자(SW1 내지 SW8)를 직렬 연결하는 대신에 단상의 H-브릿지로 구성된 단위 셀들을 직렬로 연결한다. 이 경우 각 단위 셀은 독립된 캐패시터(C1, C2)를 가지므로 별도의 클램핑 회로가 없어도 스위칭 소자(SW1 내지 SW8)에 일정 전압이 걸리게 된다.
그러나 도 2 내지 도 4와 같은 멀티 레벨 인버터를 대용량 PCS와 같은 대용량 설비에 사용하게 될 경우, 낮은 스위칭 속도로 인하여 THD가 높게 나타난다는 문제가 있다. 또한 도 2 내지 도 4와 같은 멀티 레벨 인버터에 연결되는 각 계통에 대한 송전 효율이 떨어지며, 전동기와의 동기가 이루어지지 않음으로써 탈조, 진동, 과열 등의 문제가 발생할 수 있다.
도 5는 종래 기술에 따른 3상 인버터를 제어하기 위한 PWM 신호의 생성에 이용되는 공간 벡터의 개념을 나타내는 그래프이다.
도 5에 도시된 (a)는 도 1에 도시된 바와 같은 3상(a상, b상, c상) 인버터를 제어하기 위한 PWM 신호의 생성을 위한 입력 신호의 패턴이다. a상의 스위칭 소자를 Ta, Ta', b상의 스위칭 소자를 Tb, Tb', c상의 스위칭 소자를 Tc, Tc'라고 할 때 각 상의 스위칭 소자는 서로 상보적으로 스위칭 동작을 수행한다. 예컨대 a상의 경우 Ta가 턴 온되면 Ta'는 턴 오프될 수 있다. 이와 같은 스위칭 동작에 의해 3상 인버터의 출력 벡터는 다음과 같이 8가지로 나타난다.
Figure 112015074776438-pat00001
[표 1]과 같이 나타나는 출력만을 이용할 경우 고정된 전압만을 얻게 되므로 선형적인 전압 출력을 생성하는 것이 어렵다. 따라서 도 5의 (b)와 같은 공간 벡터를 생성하는 것이 바람직한데, 이를 위해 [표 1]의 0 벡터, 즉 벡터 0 및 벡터 7을 이용하여 PWM 신호를 생성할 수 있다. 즉, 도 5의 (b)에 도시된 바와 같이 인접하는 두 벡터와 0 벡터를 이용하여 벡터(V*)를 생성할 수 있다. 이 때 생성된 벡터는 도 5의 (b)에 도시된 육각형 형상을 벗어나지 않는다.
이와 같은 벡터를 일반화시키기 위해 도 5의 (b)에 도시된 육각형에 내접하는 원이 존재한다고 가정하며, 원의 반지름은 1이라 가정한다. 이 때 입력 제한은 cos 30°가 되며, 합성 벡터를 생성하기 위한 인접 벡터 및 0 벡터의 스위칭 시간은 아래와 같이 정리될 수 있다.
Figure 112015074776438-pat00002
이 때 스위칭 주기가 매우 짧다고 가정하면 스위칭 주기 내에서 V(k) 및 V(k+1)이 각각 일정하다고 가정할 수 있으며, V(0)은 0벡터이므로 합성 벡터(V*ts)는 다음과 같이 표현될 수 있다.
Figure 112015074776438-pat00003
이 때 t1 및 t2는 샘플링 주기에서 V(k) 및 v(k+1)를 인가하는 시간이며, 남은 시간(t0)에는 0벡터를 인가한다. t1, t2, t0는 각각 다음과 같이 표현될 수 있다.
Figure 112015074776438-pat00004
이와 같이 얻어진 t1, t2, t0를 이용하여 V(k), V(k+1), V(0) 벡터로 PWM 신호를 합성하게 되면 도 5의 (b)와 같이 원하는 벡터(V*)를 생성하여 인버터에 제공할 수 있다.
그러나 전술한 바와 같은 PWM 방식은 복잡한 구조에 의해 구현이 어려울 뿐만 아니라 이하에서 설명할 새로운 멀티 레벨 인버터의 제어에는 적합하지 않다.
이에 따라 본 발명에서는 도 1 내지 도 4와 같은 종래의 인버터와는 다른, 대용량 설비에 적합한 새로운 멀티 레벨 인버터의 구조 및 이러한 새로운 멀티 레벨 인버터의 제어를 위한 새로운 PWM 제어 방식을 제공한다.
도 6은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 구성도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 멀티 레벨 인버터는 인버터부(604) 및 PWM 제어부(606)를 포함한다. 또한 인버터부(604)에는 복수의 단위 셀(61 내지 66)이 포함된다.
본 발명의 실시예에 따르면, 인버터부(604)에서는 각각의 상 별로 2 이상의 단위 셀이 직렬로 연결될 수 있다. 도 6의 실시예에서는 직렬로 연결되는 2개의 단위 셀이 하나의 상과 대응된다. 예컨대 직렬로 연결되는 단위 셀(61, 62)가 a상, 직렬로 연결되는 단위 셀(63, 64)가 b상, 직렬로 연결되는 단위 셀(65, 66)이 c상과 각각 대응될 수 있다. 도 6의 실시예에서는 인버터부(604)에 6개의 단위 셀(61 내지 66)이 포함되는 것으로 도시되었으나, 본 발명의 다른 실시예에서는 각각의 상의 대응되는 단위 셀의 개수가 달라질 수도 있고, 상의 개수가 달라질 수도 있다.
PWM 제어부(606)는 미리 정해진 PWM 제어 방식에 따라서 기준 신호 및 캐리어 신호를 생성하고, 생성된 기준 신호와 캐리어 신호를 비교하여 인버터부(604)를 제어하기 위한 게이트 신호를 출력한다. 인버터부(604)에 포함된 복수의 단위 셀(61 내지 66)에는 복수의 스위칭 소자가 포함되며, 이 스위칭 소자들은 PWM 제어부(606)에 의해 생성된 게이트 신호에 의해 스위칭 동작을 수행하여 3상의 교류 전류를 생성한다. 이와 같이 생성되는 3상의 교류 전류는 멀티 레벨 인버터와 연결된 부하(602), 예컨대 전동기의 구동에 사용된다.
THD 측정부(608)는 PWM 제어부(606)에 의해 선택된 PWM 제어 방식에 따라서 출력되는 게이트 신호의 전고조파 왜율(THD)을 측정한다. THD 측정부(608)에 의해 측정된 각 PWM 제어 방식에 의한 게이트 신호의 전고조파 왜율은 PWM 제어부(606)로 전달될 수 있다. PWM 제어부(606)는 THD 측정부(608)에 의해 전달된 각각의 PWM 제어 방식 별 전고조파 왜율을 비교하고, 전고조파 왜율이 가장 작은 PWM 제어 방식을 멀티 레벨 인버터의 PWM 제어 방식으로 선택할 수 있다.
도 7은 도 6에 도시된 멀티 레벨 인버터에 포함되는 단위 셀의 세부 구성도이다.
본 발명의 일 실시예에서, 도 6에 도시된 멀티 레벨 인버터의 인버터부(604)에 포함된 단위 셀(61 내지 66)은 각각 도 7과 같은 NPC(Neutral Point Clamped) 방식의 멀티 레벨 인버터로 구성될 수 있다. NPC 방식의 멀티 레벨 인버터에서는 도 7과 같이 4개의 스위칭 소자(TA11+, TA12+, TA11-, TA12-)가 서로 직렬로 연결되고, 다른 4개의 스위칭 소자(TA21+, TA22+, TA21-, TA22-)가 서로 직렬로 연결된다. 또한 NPC 방식의 멀티 레벨 인버터는 직렬로 연결되는 2개의 캐패시터(C1, C2)가 스위칭 소자들과 병렬로 연결된다.
이하에서는 도 7과 같은 NPC 멀티 레벨 인버터로 구성되는 복수의 단위 셀들을 포함하는 멀티 레벨 인버터를 제어하기 위해서, 도 6의 PWM 제어부(606)에 의해 결정되는 PWM 제어 방식에 대해 설명한다.
도 8은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Disposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
PWM 제어부(606)가 인버터부(604)의 제어 방식으로 Phase Disposition PWM 방식을 선택한 경우, PWM 제어부(606)는 도 8과 같은 정현파 형태의 기준 신호(802) 및 삼각파 형태의 단위 캐리어 신호(81 내지 88)를 생성한다. 이 때 생성되는 단위 캐리어 신호들(81 내지 88)은 도 8에 나타난 바와 같이 모두 동일한 위상을 갖는다.
도 9는 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Opposition Disposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
PWM 제어부(606)가 인버터부(604)의 제어 방식으로 Phase Opposition Disposition PWM 방식을 선택한 경우, PWM 제어부(606)는 도 9와 같은 정현파 형태의 기준 신호(902) 및 삼각파 형태의 단위 캐리어 신호(91 내지 98)을 생성한다. 이 때 제1 그룹 캐리어 신호(904), 즉 단위 캐리어 신호(91 내지 94)의 위상은 제2 그룹 캐리어 신호(906), 즉 단위 캐리어 신호(95 내지 98)의 위상과 서로 반대이다.
도 10은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Alternative Phase Opposition PWM 방식의 기준 신호 및 캐리어 신호를 나타낸다.
PWM 제어부(606)가 인버터부(604)의 제어 방식으로 Alternative Phase Opposition PWM 방식을 선택한 경우, PWM 제어부(606)는 도 10과 같은 정현파 형태의 기준 신호(1002) 및 삼각파 형태의 단위 캐리어 신호(101 내지 108)을 생성한다. 이 때 인접하는 단위 캐리어 신호들(101 내지 108)은 서로 반대이다. 예를 들어 단위 캐리어 신호(102)의 위상과, 단위 캐리어 신호(102)와 인접하는 단위 캐리어 신호(101) 또는 단위 캐리어 신호(103)의 위상은 서로 반대이다.
본 발명의 일 실시예에서 PWM 제어부(606)는 결정된 PWM 제어 방식에 따라 도 8, 도 9 또는 도 10과 같이 생성된 기준 신호 및 캐리어 신호를 비교하여 인버터부(604)를 제어하기 위한 게이트 신호를 생성한다. 예를 들어 도 7에 도시된 단위 셀을 구성하는 각각의 스위칭 소자(TA11+, TA12+, TA11-, TA12-, TA21+, TA22+, TA21-, TA22-)는 출력 전압에 따라 다음과 같은 스위칭 상태를 가질 수 있다.
Figure 112015074776438-pat00005
도 11은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Disposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이고, 도 12는 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Phase Opposition Disposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이며, 도 13은 본 발명의 일 실시예에 따른 멀티 레벨 인버터의 PWM 제어 방식 중 Alternative Phase Opposition PWM 방식에 의한 인버터 구동 시 THD 측정 결과를 나타내는 그래프이다.
본 발명의 일 실시예에 따른 멀티 레벨 인버터의 제어에 사용되는 PWM 제어 방식들, 즉 Phase Disposition PWM 방식, Phase Opposition Disposition PWM 방식, PWM 제어 방식 중 Alternative Phase Opposition PWM 방식을 각각 사용하여 인버터부(604)를 제어할 경우, 도 11 내지 도 13에 도시된 바와 같이 THD가 매우 작게 나타난다. 본 발명에 따른 멀티 레벨 인버터 및 제어 방식에 따르면 이와 같은 낮은 THD로 인해 각 계통에 대한 전력 송전 효율이 높아지는 장점이 있다. 또한 본 발명에 따른 멀티 레벨 인버터를 사용할 경우 종래 멀티 레벨 인버터에 비해 스위칭 소자의 스위칭 속도가 향상되므로 전동기와의 동기가 불안정해지는 상황을 방지할 수 있으며, 동기 불안정에 따른 탈조, 진동, 과열 등을 방지할 수 있는 효과도 있다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (6)

  1. 각각의 상 별로 2 이상의 단위 셀이 직렬로 연결되는 인버터부;
    미리 정해진 PWM 제어 방식에 따라서 기준 신호 및 캐리어 신호를 생성하고, 상기 기준 신호와 상기 캐리어 신호를 비교하여 상기 인버터부를 제어하기 위한 게이트 신호를 출력하는 PWM 제어부; 및
    각각의 PWM 제어 방식에 따라 출력되는 게이트 신호의 전고조파 왜율(Total Harmonic Distortion, THD)을 측정하는 THD 측정부를 포함하고,
    상기 PWM 제어부는 상기 THD 측정부에 의해 측정된 전고조파 왜율이 가장 낮은 PWM 제어 방식을 선택하고,
    상기 PWM 제어 방식은
    Phase Disposition PWM 방식, Phase Opposition Disposition PWM 방식, Alternative Phase Opposition PWM 방식을 포함하는
    멀티 레벨 인버터.
  2. 제1항에 있어서,
    상기 인버터부에 포함되는 각각의 단위 셀은 NPC(Neutral Point Clamped) 방식의 인버터로 구성되는
    멀티 레벨 인버터.
  3. 제1항에 있어서,
    상기 PWM 제어 방식이 Phase Disposition PWM 방식인 경우
    상기 캐리어 신호는
    위상이 동일한 복수의 단위 캐리어 신호를 포함하는
    멀티 레벨 인버터.
  4. 제1항에 있어서,
    상기 PWM 제어 방식이 Phase Opposition Disposition PWM 방식인 경우
    상기 캐리어 신호는
    제1 그룹 캐리어 신호 및 상기 제1 그룹 캐리어 신호와 위상이 서로 반대인 제2 그룹 캐리어 신호를 포함하는
    멀티 레벨 인버터.
  5. 제1항에 있어서,
    상기 PWM 제어 방식이 Alternative Phase Opposition PWM 방식인 경우
    상기 캐리어 신호는
    인접하는 단위 캐리어 신호와 위상이 서로 반대인 복수의 단위 캐리어 신호를 포함하는
    멀티 레벨 인버터.
  6. 제1항에 있어서,
    상기 PWM 제어부는
    상기 인버터의 전압 레벨이 n일 경우 (n-1)개의 캐리어 신호를 생성하는
    멀티 레벨 인버터.
KR1020150108982A 2015-07-31 2015-07-31 멀티 레벨 인버터 KR102349359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150108982A KR102349359B1 (ko) 2015-07-31 2015-07-31 멀티 레벨 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150108982A KR102349359B1 (ko) 2015-07-31 2015-07-31 멀티 레벨 인버터

Publications (2)

Publication Number Publication Date
KR20170014926A KR20170014926A (ko) 2017-02-08
KR102349359B1 true KR102349359B1 (ko) 2022-01-11

Family

ID=58155879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150108982A KR102349359B1 (ko) 2015-07-31 2015-07-31 멀티 레벨 인버터

Country Status (1)

Country Link
KR (1) KR102349359B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101697375B1 (ko) * 2011-04-04 2017-02-02 엘에스산전 주식회사 멀티-레벨 인버터 구동 장치 및 방법
KR101769176B1 (ko) * 2013-04-10 2017-08-17 엘에스산전 주식회사 멀티레벨 인버터 시스템
KR101791290B1 (ko) * 2013-07-02 2017-11-20 엘에스산전 주식회사 멀티레벨 고압 인버터

Also Published As

Publication number Publication date
KR20170014926A (ko) 2017-02-08

Similar Documents

Publication Publication Date Title
Najafi et al. Design and implementation of a new multilevel inverter topology
Tan et al. An optimized SVPWM strategy for five-level active NPC (5L-ANPC) converter
CN108292896B (zh) 中压无变压器多电平变换器及用于控制中压无变压器多电平变换器的方法
JP5803683B2 (ja) マルチレベル電力変換回路
EP2415147B1 (en) Device and method for converting direct current into alternate current
CA2578585A1 (en) Nine device ac-to-ac converter
EP3210297A1 (en) Systems and methods for controlling multi-level diode-clamped inverters using space vector pulse width modulation (svpwm)
Ahmadzadeh et al. Modified PWM control method for neutral point clamped multilevel inverters
Sambath et al. Performance evaluation of multi carrier based PWM techniques for single phase five level H-bridge type FCMLI
CA2696215C (en) Medium voltage inverter system
Udakhe et al. Comparison of different types of SPWM techniques for three phase seven level cascaded H-Bridge inverter
KR20160013176A (ko) 병렬로 접속된 다단 컨버터들을 가지는 컨버터 어셈블리 및 상기 다단 컨버터들을 제어하기 위한 방법
Ghosh et al. A comparative study of different multilevel inverters
JP5362657B2 (ja) 電力変換装置
Hota et al. A new three phase multilevel inverter topology with reduced number of switches with Common Mode Voltage elimination
Jyothi et al. Performance analysis of 3-level 5-phase multilevel inverter topologies
Kumar et al. Asymmetric hybrid multilevel inverter with reduced harmonic using hybrid modulation technique
US11038436B2 (en) Inverter system
KR102349359B1 (ko) 멀티 레벨 인버터
JP6111726B2 (ja) マルチレベル電力変換回路の制御方式
Sharna Diode clamped multilevel inverter switching topology
Boussada et al. Modeling of diode clamped inverter using SPWM technique
KR101224589B1 (ko) 멀티레벨 인버터
KR101484105B1 (ko) 단일 입력 전압원을 갖는 멀티레벨 인버터
JP2023009353A (ja) 三相インバータのマルチパルスｐｗｍ制御法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant