KR101484105B1 - 단일 입력 전압원을 갖는 멀티레벨 인버터 - Google Patents

단일 입력 전압원을 갖는 멀티레벨 인버터 Download PDF

Info

Publication number
KR101484105B1
KR101484105B1 KR20130150465A KR20130150465A KR101484105B1 KR 101484105 B1 KR101484105 B1 KR 101484105B1 KR 20130150465 A KR20130150465 A KR 20130150465A KR 20130150465 A KR20130150465 A KR 20130150465A KR 101484105 B1 KR101484105 B1 KR 101484105B1
Authority
KR
South Korea
Prior art keywords
switch
capacitor
voltage source
input voltage
unit
Prior art date
Application number
KR20130150465A
Other languages
English (en)
Inventor
강필순
최진성
Original Assignee
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR20130150465A priority Critical patent/KR101484105B1/ko
Application granted granted Critical
Publication of KR101484105B1 publication Critical patent/KR101484105B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/521—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 단일 입력 전압원을 갖는 멀티레벨 인버터에 관한 것으로서, 더욱 상세하게는 단일 DC 입력 전압원(10)과 병렬로 연결되며, 상기 단일 DC 입력 전압원(10)으로부터 인가되는 전압을 분할하는 커패시터부(100), 상기 커패시터부(100)의 복수 개의 노드에 연결되는 다수 개의 스위칭 소자를 포함하여, 상기 스위칭 소자들의 구동에 따라 멀티레벨 출력 전압을 변압하여 출력하는 서브 스위칭부(200), 상기 커패시터부(100)의 양단에 연결되는 다수 개의 스위칭 소자를 포함하여, 상기 서브 스위칭부(200)에서 인가되는 출력신호를 캐스케이드 방식의 H-브릿지(Cascaded H-bridge)를 통해 상기 스위칭 소자의 상보적 동작시 멀티레벨 출력 전압의 극성을 결정하여 출력하는 메인 스위칭부(300) 및 상기 서브 스위칭부(200)와 상기 메인 스위칭부(300)에 각각 연결되어, 역전류를 방지하는 다이오드부(400)를 포함하여 구성되는 것을 특징으로 하는 단일 입력 전압원을 갖는 멀티레벨 인버터에 관한 것이다.

Description

단일 입력 전압원을 갖는 멀티레벨 인버터{Multilevel inverter with a single input source}
본 발명은 단일 입력 전압원을 갖는 멀티레벨 인버터에 관한 것으로서, 더욱 상세하게는 단일 DC 입력 전압원과 상대적으로 적은 스위치로 7-레벨 출력전압을 생성하는 단일 입력 전압원을 갖는 멀티레벨 인버터에 관한 것이다.
멀티레벨 인버터는 고전압, 대전력 응용을 목적으로 다양한 분야에서 응용되고 있다. 다수의 DC 전압을 합성하여 정현파에 가깝게 출력함으로써 왜곡이 적은 AC 전압을 손쉽게 만들 수 있다.
멀티레벨 인버터는 여러 개의 스위치 소자를 이용하여 낮은 전압을 합성하여 출력 전압을 형성하는 방식으로, 스위칭되는 전압의 크기가 작아 dv/dt에 의한 영향이 작아지며 EMI/EMC(전자파 간섭/적합성) 등의 문제 역시 감소된다.
또한, 전압 합성을 하기 위해, 스위치들이 직렬로 연결되므로 사용되는 스위치의 전압정격을 낮출 수 있다.
이 때, 멀티레벨 인버터의 각 스위치는 적절한 스위칭 패턴을 이용하면, 다수의 레벨을 이용한 사인파의 형성이 가능하므로, 스위칭 주파수를 낮출 수 있으며, 이로 인해 스위칭 손실을 저감할 수 있는 장점이 있다.
허나, 다양한 장점에도 불구하고 멀티레벨 인버터는 다수의 스위치를 이용한다는 점에서 기본적인 단점을 가지고 있으며, 특히, 전압 레벨이 증가할수록 스위치의 개수도 비례하여 증가하고, 스위치를 구동하기 위한 구동회로 역시 증가하므로, 회로적인 복잡성 및 비용증가로 이어지며, 스위치 소자의 제어가 복잡해지는 단점이 있다.
또한, 전압 레벨이 증가할수록 멀티레벨 인버터의 종류에 따라 스위치 이외에 추가적으로 클램핑 다이오드, 플라잉 커패시터 독립된 DC 전압원을 필요로 한다.
이에 따라, 다수의 출력전압 레벨을 생성하기 위한 멀티레벨 인버터 회로 구성에서 가능한 적은 수의 소자로 회로를 구성하는 것은 매우 중요하며, 양질의 출력전압을 생성시키는 인버터의 구조 관점에서 최소의 소자 수로 최대 개수의 출력전압 레벨 생성에 대한 연구가 활발히 진행되고 있다.
멀티레벨 인버터는 회로의 구조적 특징에 따라, Diode-clamped 멀티레벨 인버터, Flying-capacitor 멀티레벨 인버터 및 Cascaded H-bridge 멀티레벨 인버터로 구분된다.
Diode-clamped 멀티레벨 인버터의 구조는 도 1의 a)에 도시되어 있으며, 고조파 성분이 매우 낮고 모든 소자들이 기본 주파수로 스위칭되기 때문에, 인버터 효율이 높으며 제어가 간단한 장점이 있지만, 레벨수가 높을수록 다수의 다이오드가 필요하다는 단점이 있다.
Flying-capacitor 멀티레벨 인버터의 구조는 도 1의 b)에 도시되어 있으며, Diode-clamped 멀티레벨 인버터와 비슷한 구조이나, 다이오드 대신 커패시터를 이용함으로써, 내부 전압 레벨이 여유를 얻을 수 있어 안정적인 전원 공급이 가능하지만, 레벨수가 올라갈수록 제어가 복잡해지고 다수의 커패시터가 필요하며, 구조상 모듈화시키기 어렵기 때문에, 확장에 어려움이 따른다.
또한, 다수의 커패시터 전압의 불균형 문제로 인해 제어가 복잡하다는 단점도 있다.
Cascaded H-bridge 멀티레벨 인버터의 구조는 도 1의 c)에 도시되어 있으며, 다수의 H-bridge 모듈을 직렬로 연결한 구조로, 기존의 클램핑 다이오드나 플라잉 커패시터가 불필요하다.
이에 따라, 최소의 소자로 구성이 가능하며, 모듈화를 통한 확장 및 제어가 용이하고, 구조상 전압 불균형이 발생하지 않는다.
하지만, Cascaded H-bridge 멀티레벨 인버터는 독립된 DC 전압원을 이용하기 때문에, 전압레벨이 증가할수록 그에 비례하여 독립된 DC 전압원 역시 증가하게 되며, 일반적으로 신재생 에너지 분야를 제외한 일반 산업용 응용 분야에서는 다수의 독립된 DC 전압원을 확보하는데 어려움이 따르므로 사용에 제약이 있다.
국내등록특허 제10-1312589호("멀티레벨 인버터 및 그 인버터의 구동 방법", 이하 선행문헌 1)에서는 역률 제어가 가능한 DC 링크 스위치를 갖는 멀티레벨 인버터 및 그 인버터의 구동 방법을 개시하고 있다.
국내 등록 특허 제10-1312589호(등록일자 2013.09.23.)
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 단일 DC 입력 전압원과 상대적으로 적은 스위치로 7-레벨 출력전압을 생성할 수 있는 단일 입력 전압원을 갖는 멀티레벨 인버터를 제공하는 것이다.
본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터는, 단일 DC 입력 전압원(10)과 병렬로 연결되며, 상기 단일 DC 입력 전압원(10)으로부터 인가되는 전압을 분할하는 커패시터부(100), 상기 커패시터부(100)의 복수 개의 노드에 연결되는 다수 개의 스위칭 소자를 포함하여, 상기 스위칭 소자들의 구동에 따라 멀티레벨 출력 전압을 변압하여 출력하는 서브 스위칭부(200), 상기 커패시터부(100)의 양단에 연결되는 다수 개의 스위칭 소자를 포함하여, 상기 서브 스위칭부(200)에서 인가되는 출력신호를 캐스케이드 방식의 H-브릿지(Cascaded H-bridge)를 통해 상기 스위칭 소자의 상보적 동작시 멀티레벨 출력 전압의 극성을 결정하여 출력하는 메인 스위칭부(300) 및 상기 서브 스위칭부(200)와 상기 메인 스위칭부(300)에 각각 연결되어, 역전류를 방지하는 다이오드부(400)를 포함하여 구성되는 것을 특징으로 한다.
이 때, 상기 커패시터부(100)는 제 1 내지 제 3 커패시터(101 내지 103)를 포함하여 구성되어, 상기 제 1 내지 제 3 커패시터(101 내지 103)은 서로 직렬로 연결되며, 상기 제 1 커패시터(101) 일단과 상기 제 3 커패시터(103)의 일단은 상기 단일 DC 입력 전압원(10)의 양단에 각각 연결되고, 상기 제 1 커패시터(101)의 타단과 상기 제 3 커패시터(103)의 타단은 상기 제 2 커패시터(102)의 양단에 각각 연결되는 것을 특징으로 하며,
상기 서브 스위칭부(200)는 제 1 내지 제 3 스위치(201 내지 203)를 포함하여 구성되어, 상기 제 1 스위치(201)는 상기 제 1 커패시터(101)와 상기 제 2 커패시터(102) 사이의 제 1 노드(1) 및 상기 제 3 스위치(203)의 일단 사이에 배치되고, 상기 제 2 스위치(202)는 상기 제 2 커패시터(102)와 상기 제 3 커패시터(103) 사이의 제 2 노드(2) 및 상기 제 3 스위치(203)의 타단 사이에 배치되고, 상기 제 3 스위치(203)는 상기 제 1 스위치(201)의 일단과 상기 다이오드부(400) 사이의 제 3 노드(3) 및 상기 제 2 스위치(202)의 일단과 상기 다이오드부(400) 사이의 제 4 노드(4)에 각각 연결되는 것을 특징으로 한다.
또한, 상기 메인 스위칭부(300)는 제 4 내지 제 7 스위치(304 내지 307)를 포함하여 구성되며, 상기 제 4 스위치(304)의 일단과 상기 제 5 스위치(305)의 일단은 서로 연결되고, 상기 제 4 스위치(304)의 타단 및 상기 제 5 스위치(305)의 타단은 상기 제 1 커패시터(101)의 일단 및 상기 제 3 커패시터(103)의 일단에 각각 연결되며, 상기 제 6 스위치(306)의 일단과 상기 제 7 스위치(307)의 일단은 서로 연결되고, 상기 제 6 스위치(306)의 타단 및 상기 제 7 스위치(307)의 타단은 상기 제 4 스위치(304)의 타단 및 상기 제 5 스위치(305)의 타단에 각각 연결되는 것을 특징으로 한다.
더불어, 상기 다이오드부(400)는 제 1 및 제 2 다이오드(401, 402)를 포함하여 구성되며, 상기 제 1 다이오드(401)는 제 1 스위치(201)의 일단과, 제 4 스위치(304)와 제 5 스위치(305) 사이의 제 5 노드(5) 사이에 배치되고, 상기 제 2 다이오드(402)는 제 2 스위치(202)의 타단과, 상기 제 5 노드(5) 사이에 배치되는 것을 특징으로 한다.
기존의 Cascaded H-bridge 멀티레벨 인버터를 통해서 7-레벨의 출력전압을 생성하기 위해서, 12개의 스위치가 필요한 반면에, 상기와 같은 구성에 의한 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터는 단일 DC 입력 전압원과, 상대적으로 적은 7개의 스위치 개수를 가지며, 출력전압레벨 수를 효과적으로 증가시킬 수 있는 효과가 있다. 이에 따라, 비용절감 및 스위칭 손실저감이 가능한 장점이 있다.
또한, 셀 단위로 모듈화가 가능하여 모듈을 추가함으로써, 출력전압 레벨확장에 매우 유용하며, 모듈로 구성되어 있으므로 유지보수 측면에서도 간편한 장점이 있다.
도 1은 일반적인 멀티레벨 인버터의 구조를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 출력전압 0 일 때의 전류 흐름을 나타낸 실시예이다.
도 4는 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 출력전압 Vdc/3 일 때의 전류 흐름을 나타낸 실시예이다.
도 5는 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 출력전압 2Vdc/3 일 때의 전류 흐름을 나타낸 실시예이다.
도 6은 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 출력전압 Vdc 일 때의 전류 흐름을 나타낸 실시예이다.
도 7은 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 출력전압 -Vdc/3 일 때의 전류 흐름을 나타낸 실시예이다.
도 8은 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 출력전압 -2Vdc/3 일 때의 전류 흐름을 나타낸 실시예이다.
도 9는 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 출력전압 -Vdc 일 때의 전류 흐름을 나타낸 실시예이다.
도 10은 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 스위칭 패턴을 나타낸 실시예이다.
이하 첨부한 도면들을 참조하여 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터를 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 명세서 전반에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이 때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
도 2는 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터의 구조를 나타낸 도면이며, 도 10은 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터를 제어하기 위한 스위칭 패턴을 나타낸 도면이다.
도 2를 참조로 하여 본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터를 상세히 설명한다.
본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터는 도 2에 도시된 바와 같이, 단일 DC 입력 전압원(10), 커패시터부(100), 서브 스위칭부(200), 메인 스위칭부(300) 및 다이오드부(400)를 포함하여 구성될 수 있다.
본 발명의 일 실시예에 따른 단일 입력 전압원을 갖는 멀티레벨 인버터를 통해서, 기존의 캐스케이드 방식의 H-브릿지(Cascaded H-Bridge) 멀티레벨 인버터와 비교하여, 스위치 개수가 상대적으로 감소하여 이로 인한 비용절감 및 스위칭 손실저감이 가능하며, 모듈화가 가능하여 멀티레벨 인버터 모듈을 추가함으로써, 출력전압 레벨 수를 효과적으로 증가시킬 수 있는 장점이 있습니다.
각 구성에 대해서 자세히 알아보자면,
상기 커패시터부(100)는 상기 단일 DC 입력 전압원(10)과 병렬로 연결되며, 상기 단일 DC 입력 전압원(10)으로부터 인가되는 전압을 분할할 수 있다.
상기 단일 DC 입력 전압원(10)은 태양전지와 같은 DC 전압원이거나 풍력발전과 같이 교류의 상용전원을 제공받아, DC 전압으로 변환하여 출력할 수 있으며, DC 전압을 출력하기 위하여, 상기 단일 DC 입력 전압원(10)은 입력되는 교류 전원을 정류하기 위한 정류부(미도시) 및 상기 정류부에서 출력되는 전압을 평활하는 평활회로부(미도시)를 포함하여 구성될 수 있다.
상기 커패시터부(100)는 제 1 내지 제 3 커패시터(101 내지 103)를 포함하여 구성되어, 각각의 커패시터에는 Vdc/3의 전압이 걸리게 된다.
이 때, 상기 제 1 내지 제 3 커패시터(101 내지 103)는 서로 직렬로 연결되어 있으며,
도 2에 도시된 바와 같이, 상기 제 1 커패시터(101)의 일단과 상기 제 3 커패시터(103)의 일단은 상기 단일 DC 입력 전압원(10)의 양단에 각각 연결되고,
상기 제 1 커패시터(101)의 타단과 상기 제 3 커패시터(103)의 타단은 상기 제 2 커패시터(102)의 양단에 각각 연결될 수 있다.
이와 같은, 상기 제 1 내지 제 3 커패시터(101 내지 103)는 전압을 분할할 수 있는 어떠한 소자여도 무관하며, 분압 저항으로 대체될 수도 있다.
본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터는 상기 커패시터부(100)의 전압을 이용하여, Vdc, 2Vdc/3, Vdc/3, 0, -Vdc/3, -2Vdc/3 및 -Vdc 의 7-레벨의 전압을 얻을 수 있다.
상기 서브 스위칭부(200)는 상기 커패시터부(100)의 제 1 커패시터(101)와 제 2 커패시터(102) 사이에 구비된 제 1 노드(1) 및, 상기 제 2 커패시터(102)와 상기 제 3 커패시터(103) 사이에 구비된 제 2 노드(2)에 연결되는 다수 개의 스위칭 소자를 포함하며, 상기 스위칭 소자들의 구동에 따라 멀티레벨 출력 전압을 변압하여 출력할 수 있다.
이 때, 상기 스위칭 소자들은 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor)로 구성될 수 있다.
자세히 알아보자면, 상기 서브 스위칭부(200)는 제 1 내지 제 3 스위치(201 내지 203)를 포함하여 구성되며, 상기 제 1 내지 제 3 스위치(201 내지 203)의 적절한 스위칭 조합을 통해, 전압레벨을 형성할 수 있다.
도 2에 도시된 바와 같이, 상기 제 1 스위치(201)는 상기 제 1 노드(1) 및 상기 제 3 스위치(203)의 일단 사이에 배치되며,
상기 제 2 스위치(202)는 상기 제 2 노드(2) 및 상기 제 3 스위치(203)의 타단 사이에 배치되며,
상기 제 3 스위치(203)의 양단은 상기 제 1 스위치(201)의 일단과 상기 다이오드부(400) 사이의 제 3 노드(3) 및 상기 제 2 스위치(202)의 일단과 상기 다이오드부(400) 사이의 제 4 노드(4)에 각각 연결될 수 있다.
상기 메인 스위칭부(300)는 상기 커패시터부(100)의 양단에 연결되는 다수 개의 스위칭 소자를 포함하며, 상기 서브 스위칭부(200)에서 인가되는 출력신호를 캐스케이드 방식의 H-브릿지(Cascaded H-Bridge)를 통해 상기 스위칭 소자의 상보적 동작시 멀티레벨 출력 전압의 극성을 결정하여 출력할 수 있다.
이 때, 상기 스위칭 소자들은 상기 서브 스위칭부(200)의 스위칭 소자와 마찬가지로, 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor)로 구성될 수 있다.
자세히 알아보자면, 상기 메인 스위칭부(300)는 제 4 내지 제 7 스위치(304 내지 307)를 포함하여 구성되며, 상기 제 4 내지 제 7 스위치(304 내지 307)는 가장 높은 전압레벨인 Vdc, -Vdc 및 출력전압의 극성을 결정하는 일을 수행할 수 있다.
도 2에 도시된 바와 같이, 상기 제 4 스위치(304)의 일단과 상기 제 5 스위치(305)의 일단은 서로 연결되어 있으며, 상기 제 4 스위치(304)의 타단과 상기 제 5 스위치(305)의 타단은 상기 제 1 커패시터(101)의 일단 및 상기 제 3 커패시터(103)의 일단에 각각 연결되어 있으며,
상기 제 6 스위치(306)의 일단과 상기 제 7 스위치(307)의 일단은 서로 연결되어 있으며, 상기 제 6 스위치(306)의 타단과 상기 제 7 스위치(307)의 타단은 상기 제 4 스위치(304)의 타단 및 상기 제 5 스위치(305)의 타단에 각각 연결되어 있다.
여기서, 상기 제 4 스위치(304)의 일단과 상기 제 5 스위치(305)의 일단이 서로 연결되어 있는 노드와, 상기 제 6 스위치(306)의 일단과 상기 제 7 스위치(307)의 일단이 서로 연결되어 있는 노드에 양단이 연결되어 있는 부하로의 출력전압 Vout은 하기의 수학식 1과 같다.
Figure 112013111391217-pat00001
여기서,
Figure 112013111391217-pat00002

또한, 상기 다이오드부(400)는 상기 서브 스위칭부(200)와 상기 메인 스위칭부(300)에 각각 연결되어, 역전류를 방지할 수 있다.
자세히 알아보자면, 상기 다이오드부(400)는 제 1 다이오드(401) 및 제 2 다이오드(402)를 포함하여 구성될 수 있으며,
상기 제 1 다이오드(401)는 상기 제 1 스위치(201)의 일단 및 상기 제 4 스위치(304)와 상기 제 5 스위치(305) 사이의 제 5 노드(5) 사이에 배치되고,
상기 제 2 다이오드(402)는 상기 제 2 스위치(202)의 타단 및 상기 제 5 노드(5) 사이에 배치될 수 있다.
도 3 내지 도 9는 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터를 통해서 7-레벨 출력전압 형성을 위한 스위치 동작을 7-레벨 별로 각각 나타낸 도면이다.
도 3은 출력전압 Vout이 0 일 때의 전류의 흐름을 나타낸 도면이며, 도 3에 도시된 바와 같이, 출력전압이 0 Vout일 때, 상기 제 5 스위치(305)와 상기 제 7 스위치(307)가 도통되고, 입력단과 분리되어 출력단에 0 Vdc의 출력전압이 형성된다. 이 때, 직렬 연결된 상기 제 1 내지 제 3 커패시터(101 내지 103)는 충전을 수행하게 된다.
또는, 상기 제 4 스위치(304)와 상기 제 6 스위치(306)가 도통되어, 0 Vdc의 출력전압을 형성할 수도 있다.
도 4는 출력전압 Vout이 Vdc/3 일 때의 전류의 흐름을 나타낸 도면이며, 도 4에 도시된 바와 같이, 출력전압 Vdc/3 Vout일 때, 상기 제 3 커패시터(103)가 출력부하를 담당하며, 상기 제 2 스위치(202)의 바디다이오드, 상기 제 3 스위치(203), 상기 제 1 다이오드(401) 및 상기 제 7 다이오드(307)를 통해 방전된다.
또한, 도 5는 출력전압 Vout이 2Vdc/3 일 때의 전류의 흐름을 나타낸 도면이며, 도 5에 도시된 바와 같이, 출력전압 2Vdc/3 Vout일 때, 상기 제 2 커패시터(102) 및 상기 제 3 커패시터(103)가 출력부하를 담당하며, 상기 제 1 스위치(201), 상기 제 1 다이오드(401) 및 상기 제 7 스위치(307)를 통해 방전된다.
도 6은 출력전압 Vout이 Vdc 일 때의 전류의 흐름을 나타낸 도면이며, 도 6에 도시된 바와 같이, 출력전압 Vdc Vout일 때, 상기 제 1 내지 제 3 커패시터(101 내지 103)이 출력부하를 담당하며, 상기 제 4 스위치(304) 및 상기 제 7 스위치(307)를 통해 방전되며,
도 7은 출력전압 Vout이 -Vdc/3 일 때의 전류의 흐름을 나타낸 도면이며, 도 7에 도시된 바와 같이, 출력전압 -Vdc/3 Vout일 때, 상기 제 1 커패시터(101)가 출력부하를 담당하며, 상기 제 1 스위치(201)의 바디다이오드, 상기 제 3 스위치(203), 상기 제 2 다이오드(402) 및 상기 제 6 스위치(306)를 통해 방전된다.
더불어, 도 8은 출력전압 Vout이 -2Vdc/3 일 때의 전류의 흐름을 나타낸 도면이며, 도 9는 출력전압 Vout이 -Vdc 일 때의 전류의 흐름을 나타낸 도면이다.
도 8에 도시된 바와 같이, 출력전압 -2Vdc/3 Vout일 때, 상기 제 1 커패시터(101) 및 상기 제 2 커패시터(102)가 출력부하를 담당하며, 상기 제 2 스위치(202), 상기 제 2 다이오드(402) 및 상기 제 6 스위치(306)를 통해 방전되고,
도 9에 도시된 바와 같이, 출력전압 -Vdc Vout일 때, 상기 제 1 내지 제 3 커패시터(101 내지 103)가 출력부하를 담당하며, 상기 제 5 스위치(305) 및 상기 제 6 스위치(306)를 통해 방전된다.
하기의 표 1은 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터의 출력전압에 따른 스위치 상태를 간략하게 정리한 표이며, 상태조건 1은 스위치의 도통상태를 의미하며, 상태조건 0은 스위치의 차단상태를 의미한다.
출력전압
Vout 		스위치 상태
제 1
스위치
(201)		 제 2
스위치
(202)		 제 3
스위치
(203)		 제 4
스위치
(304)		 제 5
스위치
(305)		 제 6
스위치
(306)		 제 7
스위치
(307)
Vdc 0 0 0 1 0 0 1
2Vdc/3 1 0 0 0 0 0 1
Vdc/3 0 0 1 0 0 0 1
0 0 0 0 0 1 0 1
-Vdc/3 0 0 1 0 0 1 0
-2Vdc/3 0 1 0 0 0 1 0
-Vdc 0 0 0 0 1 1 0
도 10은 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터를 제어하기 위한 스위칭 패턴을 나타낸 도면이다.
도 10에 도시된 바와 같이, 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터를 제어하기 위해서는, 하나의 기준파와 세 개의 반송파가 필요하며, 세 개의 반송파는 같은 주파수와 진폭을 갖지만, 각각의 오프셋이 상이하다.
기준파와, 각각의 반송파를 비교함으로써, 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터의 지령신호를 얻을 수 있으며, 상기 제 1 내지 제 5 스위치(201, 202, 203, 304, 305)는 반송파와 동일한 주파수로 동작하고,
상기 제 6 스위치(306) 및 상기 제 7 스위치(307)는 기준파와 동일한 주파수로 동작한다.
기준파의 한 주기 동안 6개의 모드로 나눌 수 있으며, 각 모드는 하기의 수식과 같이 표시할 수 있다.
Figure 112013111391217-pat00003
and
Figure 112013111391217-pat00004
Figure 112013111391217-pat00005
and
Figure 112013111391217-pat00006
Figure 112013111391217-pat00007
Figure 112013111391217-pat00008
and
Figure 112013111391217-pat00009
Figure 112013111391217-pat00010
and
Figure 112013111391217-pat00011
Figure 112013111391217-pat00012

또한, 스위칭 각은 변조비 Ma에 의존하며, 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터의 변조비 Ma는 하기의 수학식 2와 같다.
Figure 112013111391217-pat00013
이 때, Ac는 반송파의 진폭,
Am은 기준파의 진폭이다.
본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터는 변조비 Ma가 0.33보다 작을 경우, 출력전압은 3-레벨을 형성하며, 변조비 Ma가 0.33과 0.66 사이일 경우, 출력전압은 5-레벨을 형성하며, 변조비 Ma가 0.66보다 클 경우, 7-레벨의 출력전압을 보여준다.
일 예를 들자면,
변조비 Ma가 0.33보다 작을 경우, 스위칭 각은 하기의 수학식 3과 같다.
Figure 112013111391217-pat00014
Figure 112013111391217-pat00015

변조비 Ma가 0.33보다 크고 0.66보다 작을 경우, 스위칭 각은 하기의 수학식 4와 같다.
Figure 112013111391217-pat00016
Figure 112013111391217-pat00017
Figure 112013111391217-pat00018
Figure 112013111391217-pat00019
Figure 112013111391217-pat00020
Figure 112013111391217-pat00021

상기 수학식 3과 수학식 4를 통해, θ2, θ3, θ6, θ7 스위칭 각이 변화하지 않음을 확인할 수 있으며, 변조비 Ma가 0.66보다 클 경우, 스위칭 각은 하기의 수학식 5와 같다.
Figure 112013111391217-pat00022
Figure 112013111391217-pat00023
Figure 112013111391217-pat00024
Figure 112013111391217-pat00025
Figure 112013111391217-pat00026
Figure 112013111391217-pat00027
Figure 112013111391217-pat00028
Figure 112013111391217-pat00029

더불어, 상기 수학식 4와 수학식 5를 통해, θ1, θ4, θ5, θ8 스위칭 각이 변화하지 않음을 확인할 수 있다.
즉, 다시 말하자면, 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터는 기존의 Cascaded H-bridge 멀티레벨 인버터를 통해서 7-레벨의 출력전압을 생성하기 위해서, 12개의 스위치가 필요한 반면에, 상기와 같은 구성에 의한 본 발명의 단일 입력 전압원을 갖는 멀티레벨 인버터는 단일 DC 입력 전압원과, 상대적으로 적은 7개의 스위치 개수를 가지며, 출력전압레벨 수를 효과적으로 증가시킬 수 있는 효과가 있다.
이상과 같이 본 발명에서는 구체적인 구성 소자 등과 같은 특정 사항들과 한 정된 실시예 도면에 의해 설명되었으나 이는 본발명의 보다 전반적인 이해를 돕기 위해서 제공된 것 일 뿐, 본 발명은 상기의 일 실시예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술되는 특허 청구 범위뿐 아니라 이 특허 청구 범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
10 : 단일 DC 입력 전압원
1 : 제 1 노드 2 : 제 2 노드
3 : 제 3 노드 4 : 제 4 노드
5 : 제 5 노드
100 : 커패시터부
101 : 제 1 커패시터 102 : 제 2 커패시터
103 : 제 3 커패시터
200 : 서브 스위칭부
201 : 제 1 스위치 202 : 제 2 스위치
203 : 제 3 스위치
300 : 메인 스위칭부
304 : 제 4 스위치 305 : 제 5 스위치
306 : 제 6 스위치 307 : 제 7 스위치
400 : 다이오드부
401 : 제 1 다이오드 402 : 제 2 다이오드

Claims (5)

  1. 단일 DC 입력 전압원(10)과 병렬로 연결되며, 상기 단일 DC 입력 전압원(10)으로부터 인가되는 전압을 분할하는 커패시터부(100);
    상기 커패시터부(100)의 복수 개의 노드에 연결되는 다수 개의 스위칭 소자를 포함하여, 상기 스위칭 소자들의 구동에 따라 멀티레벨 출력 전압을 변압하여 출력하는 서브 스위칭부(200);
    상기 커패시터부(100)의 양단에 연결되는 다수 개의 스위칭 소자를 포함하여, 상기 서브 스위칭부(200)에서 인가되는 출력신호를 캐스케이드 방식의 H-브릿지(Cascaded H-bridge)를 통해 상기 스위칭 소자의 상보적 동작시 멀티레벨 출력 전압의 극성을 결정하여 출력하는 메인 스위칭부(300); 및
    상기 서브 스위칭부(200)와 상기 메인 스위칭부(300)에 각각 연결되어, 역전류를 방지하는 다이오드부(400);
    를 포함하여 구성되며,
    상기 커패시터부(100)는
    제 1 내지 제 3 커패시터(101 내지 103)를 포함하여 구성되어
    상기 제 1 내지 제3 커패시터(101 내지 103)는 서로 직렬로 연결되며,
    상기 제 1 커패시터(101) 일단과 상기 제 3 커패시터(103)의 일단은 상기 단일 DC 입력 전압원(10)의 양단에 각각 연결되고,
    상기 제 1 커패시터(101)의 타단과 상기 제 3 커패시터(103)의 타단은 상기 제 2 커패시터(102)의 양단에 각각 연결되는 것을 특징으로 하는 단일 입력 전압원을 갖는 멀티레벨 인버터.
  2. 삭제
  3. 제 1항에 있어서,
    상기 서브 스위칭부(200)는
    제 1 내지 제 3 스위치(201 내지 203)를 포함하여 구성되어,
    상기 제 1 스위치(201)는 상기 제 1 커패시터(101)와 상기 제 2 커패시터(102) 사이의 제 1 노드(1) 및 상기 제 3 스위치(203)의 일단 사이에 배치되고,
    상기 제 2 스위치(202)는 상기 제 2 커패시터(102)와 상기 제 3 커패시터(103) 사이의 제 2 노드(2) 및 상기 제 3 스위치(203)의 타단 사이에 배치되고,
    상기 제 3 스위치(203)는 상기 제 1 스위치(201)의 일단과 상기 다이오드부(400) 사이의 제 3 노드(3) 및 상기 제 2 스위치(202)의 일단과 상기 다이오드부(400) 사이의 제 4 노드(4)에 각각 연결되는 것을 특징으로 하는 단일 입력 전압원을 갖는 멀티레벨 인버터.
  4. 제 1항에 있어서,
    상기 메인 스위칭부(300)는
    제 4 내지 제 7 스위치(304 내지 307)를 포함하여 구성되며,
    상기 제 4 스위치(304)의 일단과 상기 제 5 스위치(305)의 일단은 서로 연결되고, 상기 제 4 스위치(304)의 타단 및 상기 제 5 스위치(305)의 타단은 상기 제 1 커패시터(101)의 일단 및 상기 제 3 커패시터(103)의 일단에 각각 연결되며,
    상기 제 6 스위치(306)의 일단과 상기 제 7 스위치(307)의 일단은 서로 연결되고, 상기 제 6 스위치(306)의 타단 및 상기 제 7 스위치(307)의 타단은 상기 제 4 스위치(304)의 타단 및 상기 제 5 스위치(305)의 타단에 각각 연결되는 것을 특징으로 하는 단일 입력 전압원을 갖는 멀티레벨 인버터.
  5. 제 1항에 있어서,
    상기 다이오드부(400)는
    제 1 및 제 2 다이오드(401, 402)를 포함하여 구성되며,
    상기 제 1 다이오드(401)는 제 1 스위치(201)의 일단과, 제 4 스위치(304)와 제 5 스위치(305) 사이의 제 5 노드(5) 사이에 배치되고,
    상기 제 2 다이오드(402)는 제 2 스위치(202)의 타단과, 상기 제 5 노드(5) 사이에 배치되는 것을 특징으로 하는 단일 입력 전압원을 갖는 멀티레벨 인버터.
KR20130150465A 2013-12-05 2013-12-05 단일 입력 전압원을 갖는 멀티레벨 인버터 KR101484105B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130150465A KR101484105B1 (ko) 2013-12-05 2013-12-05 단일 입력 전압원을 갖는 멀티레벨 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130150465A KR101484105B1 (ko) 2013-12-05 2013-12-05 단일 입력 전압원을 갖는 멀티레벨 인버터

Publications (1)

Publication Number Publication Date
KR101484105B1 true KR101484105B1 (ko) 2015-01-16

Family

ID=52590891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130150465A KR101484105B1 (ko) 2013-12-05 2013-12-05 단일 입력 전압원을 갖는 멀티레벨 인버터

Country Status (1)

Country Link
KR (1) KR101484105B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180005136A (ko) * 2016-07-05 2018-01-15 독터. 인제니어. 하.체. 에프. 포르쉐 악티엔게젤샤프트 전자 시스템
US11336203B2 (en) 2018-09-07 2022-05-17 Socovar S.E.C. Multilevel electric power converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355296A (en) 1992-12-10 1994-10-11 Sundstrand Corporation Switching converter and summing transformer for use therein
JP2007028860A (ja) 2005-07-21 2007-02-01 Hitachi Ltd 電力変換装置及びこれを備えた鉄道車輌
US20080049460A1 (en) 2006-08-22 2008-02-28 Regents Of The University Of Minnesota Open-ended control circuit for electrical apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355296A (en) 1992-12-10 1994-10-11 Sundstrand Corporation Switching converter and summing transformer for use therein
JP2007028860A (ja) 2005-07-21 2007-02-01 Hitachi Ltd 電力変換装置及びこれを備えた鉄道車輌
US20080049460A1 (en) 2006-08-22 2008-02-28 Regents Of The University Of Minnesota Open-ended control circuit for electrical apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
경북대학교 석사학위논문(제목: 직류링크 스위치를 갖는 단상 5레벨 인버터), 논문발표, 2010년 12월 *
경북대학교 석사학위논문(제목: 직류링크 스위치를 갖는 단상 5레벨 인버터), 논문발표, 2010년 12월*

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180005136A (ko) * 2016-07-05 2018-01-15 독터. 인제니어. 하.체. 에프. 포르쉐 악티엔게젤샤프트 전자 시스템
KR101997333B1 (ko) 2016-07-05 2019-07-05 독터. 인제니어. 하.체. 에프. 포르쉐 악티엔게젤샤프트 전자 시스템
US11336203B2 (en) 2018-09-07 2022-05-17 Socovar S.E.C. Multilevel electric power converter

Similar Documents

Publication Publication Date Title
Alishah et al. Novel topologies for symmetric, asymmetric, and cascade switched-diode multilevel converter with minimum number of power electronic components
US9641098B2 (en) Multi-level inverter apparatus and method
Gupta et al. A novel multilevel inverter based on switched DC sources
EP2323248B1 (en) Operation of a three level converter
Kakar et al. New asymmetrical modular multilevel inverter topology with reduced number of switches
Bhatnagar et al. A switched-capacitors-based 13-level inverter
US9214878B2 (en) Multilevel power converter circuit
US9099937B2 (en) Power converter capable of outputting a plurality of different levels of voltages
Almakhles et al. Switched capacitor-based 13L inverter topology for high-frequency AC power distribution system
Salodkar et al. A comparison of seven-level inverter topologies for multilevel DC-AC power conversion
Hosseinpour et al. A new symmetric/asymmetric multilevel inverter based on cascaded connection of sub-multilevel units aiming less switching components and total blocked voltage
KR101484105B1 (ko) 단일 입력 전압원을 갖는 멀티레벨 인버터
Reddy et al. An asymmetrical multilevel inverter topology with reduced source count
KR20160112204A (ko) 멀티레벨 인버터 장치
US11038436B2 (en) Inverter system
EP3291435A1 (en) An active neutral point clamped converter with silicon carbide mos-fet output switches
Feloups et al. Design of single-phase seven-level inverter with reduced number of switching devices for PV applications
Dalai et al. Three phase multilevel switched capacitor inverter for low/high voltage applications using pd-pwm technique
Siddique et al. Switched-capacitor based seven-level triple voltage gain boost inverter (7L-TVG-BI)
Boora et al. A new general topology for asymmetrical multilevel inverter with reduced number of switching components
Wang et al. A novel hybrid-clamped four-level converter
Shahir et al. 16-level basic topology for cascaded multilevel inverters with reduced number of components
Majdoul et al. A nine-switch nine-level converter new topology with optimal modulation control
KR101718303B1 (ko) 단일 입력 전압원과 배터리 직병렬 결합을 이용한 멀티레벨 인버터
Alishah et al. Novel single-phase multilevel inverter topology based on cascaded connection of basic units

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 5