KR102344896B1 - Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process - Google Patents

Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process Download PDF

Info

Publication number
KR102344896B1
KR102344896B1 KR1020210070252A KR20210070252A KR102344896B1 KR 102344896 B1 KR102344896 B1 KR 102344896B1 KR 1020210070252 A KR1020210070252 A KR 1020210070252A KR 20210070252 A KR20210070252 A KR 20210070252A KR 102344896 B1 KR102344896 B1 KR 102344896B1
Authority
KR
South Korea
Prior art keywords
release film
underfill
mold member
circuit board
underfill material
Prior art date
Application number
KR1020210070252A
Other languages
Korean (ko)
Inventor
윤관희
이정은
Original Assignee
씰테크 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씰테크 주식회사 filed Critical 씰테크 주식회사
Priority to KR1020210070252A priority Critical patent/KR102344896B1/en
Priority to PCT/KR2021/017699 priority patent/WO2022255574A1/en
Application granted granted Critical
Publication of KR102344896B1 publication Critical patent/KR102344896B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08JWORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18Manufacture of films or sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • H01L21/566Release layers for moulds, e.g. release layers, layers against residue during moulding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08JWORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2375/00Characterised by the use of polyureas or polyurethanes; Derivatives of such polymers
    • C08J2375/04Polyurethanes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

The present invention provides a method of forming an underfill capable of significantly improving process efficiency by preventing a mold from being polluted during an under fill process, a method of manufacturing a semiconductor package using the same, and a release film for an underfill process. The method of forming an underfill comprises: providing a device structure including a circuit board having at lease one vent hole, a plurality of semiconductor devices mounted on the circuit board, and a plurality of electric connection members disposed between the circuit board and the plurality of semiconductor devices; arranging a first release film on a first mold member having a plurality of suction holes; arranging the device structure on the release film so that the circuit board faces the first release film; forming a plurality of ventilation holes at a position corresponding to the plurality of suction holes of the first release film by applying first suction pressure to the plurality of suction holes; and filling an underfill material between and around the plurality of electric connection members while sucking gas above the first release film through the plurality of suction holes and the plurality of ventilation holes by applying second suction pressure to the plurality of suction holes.

Description

언더필 형성 방법, 이를 적용한 반도체 패키지의 제조 방법 및 언더필 공정용 이형 필름{Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process}Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process

본 발명은 반도체 공정 및 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 언더필 형성 방법 및 이를 적용한 반도체 패키지의 제조 방법에 관한 것이다.The present invention relates to a semiconductor process and a method for manufacturing a semiconductor package, and more particularly, to a method for forming an underfill and a method for manufacturing a semiconductor package to which the same is applied.

반도체 소자의 패키징 과정에서 몰딩 공정은 몰딩 재료로 칩과 칩이 실장된캐리어 기판을 캡슐화하는 공정이다. 반도체 소자의 밀봉에는 몰드 성형 장치가 사용되며, 몰딩 재료로는 에폭시 수지와 같은 몰드 수지에 무기 재료와 각종 부재료가 첨가된 EMC (epoxy molding compound)가 주로 사용된다. 상기 몰드 수지를 포함하는 몰딩 재료가 몰드 금형에 주입되어 몰드 성형이 이루어진다. In the packaging process of a semiconductor device, a molding process is a process of encapsulating a chip and a carrier substrate on which the chip is mounted with a molding material. A mold molding apparatus is used to encapsulate a semiconductor device, and an epoxy molding compound (EMC) in which an inorganic material and various auxiliary materials are added to a mold resin such as an epoxy resin is mainly used as a molding material. A molding material including the mold resin is injected into a mold mold to form a mold.

언더필(underfill) 공정은 BGA(ball grid array), CSP(chip scale package), 플립칩(flip chip) 등의 반도체 패키지에서 소자의 하부를 절연 수지를 이용해서 메워주는 공정이다. 언더필은 인쇄 회로 기판과 반도체 소자 사이의 열팽창 계수(coefficient of thermal expansion)(CTE)의 불일치를 보정하는 역할을 하며, 아울러, 물리적 충격, 화학적 충격, 습기 등의 영향을 방지 또는 최소화하는 역할을 할 수 있다. 또한, 언더필은 반도체 소자에서 발생하는 열을 방출시키는 기능, 즉, 방열 기능을 가질 수 있다. 이러한 언더필 공정은 반도체 패키징에서 중요한 기술 요소 중 하나이다. The underfill process is a process in which an insulating resin is used to fill a lower portion of a device in a semiconductor package such as a ball grid array (BGA), a chip scale package (CSP), or a flip chip. The underfill serves to correct the mismatch in the coefficient of thermal expansion (CTE) between the printed circuit board and the semiconductor device, and also serves to prevent or minimize the effects of physical shock, chemical shock, and moisture. can In addition, the underfill may have a function of dissipating heat generated in the semiconductor device, that is, a heat dissipation function. Such an underfill process is one of the important technical elements in semiconductor packaging.

일반적인 언더필 공정에서, 언더필용 수지 재료가 몰드 장치(즉, 금형)의 표면부로 유출되어 몰드 장치를 오염시키는 문제가 발생할 수 있다. 따라서, 언더필 공정을 수행한 후, 다음 번 언더필 공정을 수행하기 위해서는, 몰드 장치에 대한 세정 작업을 수행할 필요가 있다. 이는 공정 효율을 저하시켜 패키징 처리량을 저감시키는 요인이 된다. 또한, 반도체 소자가 실장된 기판을 고온의 몰드 장치 상에 로딩(loading)하면, 기판과 반도체 소자의 열팽창 계수(CTE)의 차이로 인해 상기 기판이 아래로 볼록하게(즉, U자형으로) 변형되는 문제가 발생하고, 이로 인해, 작업성이 떨어지는 문제가 있다. 따라서, 상기한 기존 언더필 공정의 문제점들을 극복할 수 있는 기술의 개발이 요구된다. In a general underfill process, there may occur a problem that the resin material for underfill flows out to the surface portion of the mold device (ie, the mold) to contaminate the mold device. Therefore, after performing the underfill process, in order to perform the next underfill process, it is necessary to perform a cleaning operation on the mold apparatus. This lowers the process efficiency and becomes a factor to reduce the packaging throughput. In addition, when the substrate on which the semiconductor device is mounted is loaded onto a high-temperature mold apparatus, the substrate is deformed to be convex downward (that is, in a U-shape) due to a difference in coefficient of thermal expansion (CTE) between the substrate and the semiconductor device. There is a problem that occurs, and thus, there is a problem that workability is deteriorated. Accordingly, there is a need to develop a technology capable of overcoming the problems of the conventional underfill process.

본 발명이 이루고자 하는 기술적 과제는 언더필 공정시 몰드 장치(즉, 금형)가 오염되는 문제를 방지함으로써 공정 효율을 상당히 개선할 수 있는 언더필 형성 방법 및 이를 적용한 반도체 패키지의 제조 방법을 제공하는데 있다. An object of the present invention is to provide a method of forming an underfill capable of significantly improving process efficiency by preventing a problem of contamination of a mold device (ie, a mold) during an underfill process, and a method of manufacturing a semiconductor package to which the same is applied.

또한, 본 발명이 이루고자 하는 기술적 과제는 언더필 공정시 몰드 장치(즉, 금형) 상에서 기판 변형에 의한 작업성 저하 문제를 해소할 수 있는 언더필 형성 방법 및 이를 적용한 반도체 패키지의 제조 방법을 제공하는데 있다. In addition, the technical problem to be achieved by the present invention is to provide a method of forming an underfill capable of solving a problem of deterioration in workability due to substrate deformation on a mold apparatus (ie, a mold) during an underfill process, and a method of manufacturing a semiconductor package to which the same is applied.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다. The problem to be solved by the present invention is not limited to the problems mentioned above, and other problems not mentioned will be understood by those skilled in the art from the following description.

본 발명의 일 실시예에 따르면, 적어도 하나의 벤트홀(vent hole)을 갖는 회로 기판, 상기 회로 기판 상에 탑재된 복수의 반도체 소자부 및 상기 회로 기판과 상기 복수의 반도체 소자부 사이에 배치된 복수의 전기적 연결 부재를 포함하는 소자 구조체를 마련하는 단계; 복수의 석션홀(suction hole)을 갖는 제 1 몰드 부재 상에 제 1 이형 필름(release film)을 배치하는 단계; 상기 제 1 이형 필름 상에 상기 소자 구조체를 배치하되, 상기 회로 기판이 상기 제 1 이형 필름과 마주하도록 상기 소자 구조체를 배치하는 단계; 상기 복수의 석션홀에 제 1 흡입 압력을 인가하여 상기 제 1 이형 필름의 상기 복수의 석션홀에 대응하는 위치에 복수의 통기홀을 형성하는 단계; 및 상기 복수의 석션홀에 제 2 흡입 압력을 인가하여 상기 복수의 석션홀 및 상기 복수의 통기홀을 통해 상기 제 1 이형 필름 위쪽의 기체를 석션하면서 상기 복수의 전기적 연결 부재 사이 및 그 주위에 언더필(underfill) 물질을 충진하는 단계를 포함하는 언더필 형성 방법이 제공된다. According to an embodiment of the present invention, a circuit board having at least one vent hole, a plurality of semiconductor device parts mounted on the circuit board, and a plurality of semiconductor device parts disposed between the circuit board and the plurality of semiconductor device parts providing a device structure including a plurality of electrical connection members; disposing a first release film on a first mold member having a plurality of suction holes; disposing the device structure on the first release film, and disposing the device structure so that the circuit board faces the first release film; forming a plurality of ventilation holes at positions corresponding to the plurality of suction holes of the first release film by applying a first suction pressure to the plurality of suction holes; and applying a second suction pressure to the plurality of suction holes to suck the gas above the first release film through the plurality of suction holes and the plurality of ventilation holes while underfilling between and around the plurality of electrical connection members A method of forming an underfill comprising the step of filling an underfill material is provided.

상기 제 1 이형 필름은 열경화성(thermosetting) 고분자 필름일 수 있다. The first release film may be a thermosetting polymer film.

상기 제 1 이형 필름은 열경화성 폴리우레탄계 고분자 필름일 수 있다. The first release film may be a thermosetting polyurethane-based polymer film.

상기 제 1 이형 필름은 약 15 ㎛ ∼ 60 ㎛ 범위의 두께를 가질 수 있다. The first release film may have a thickness in the range of about 15 μm to 60 μm.

상기 제 1 흡입 압력은 약 20 KPa ∼ 90 KPa 범위일 수 있다. The first suction pressure may be in the range of about 20 KPa to 90 KPa.

상기 복수의 통기홀을 형성하는 단계에서 상기 제 1 몰드 부재의 온도는 약 50 ℃ ∼250 ℃ 범위일 수 있다. In the forming of the plurality of ventilation holes, the temperature of the first mold member may be in a range of about 50°C to 250°C.

상기 복수의 통기홀은 약 0.05 mm ∼ 8 mm 범위의 직경을 가질 수 있다. The plurality of ventilation holes may have a diameter in the range of about 0.05 mm to about 8 mm.

상기 제 1 몰드 부재는 제 1 가장자리 영역에 배치된 제 1 지지핀부 및 제 2 가장자리 영역에 배치된 제 2 지지핀부를 포함할 수 있고, 상기 제 1 이형 필름은 상기 제 1 지지핀부에 대응하는 위치에 형성된 제 1 관통홀 및 상기 제 2 지지핀부에 대응하는 위치에 형성된 제 2 관통홀을 포함할 수 있으며, 상기 제 1 몰드 부재 상에 상기 제 1 이형 필름을 배치하는 단계에서 상기 제 1 관통홀에 상기 제 1 지지핀부를 삽입할 수 있고, 상기 제 2 관통홀에 상기 제 2 지지핀부를 삽입할 수 있다. The first mold member may include a first support pin portion disposed on a first edge region and a second support pin portion disposed on a second edge region, and the first release film may be positioned corresponding to the first support pin portion. and a second through-hole formed at a position corresponding to the first through-hole and the second support pin portion, wherein in the step of disposing the first release film on the first mold member, the first through-hole The first support pin part may be inserted into the , and the second support pin part may be inserted into the second through hole.

상기 언더필 물질을 충진하는 단계에서 상기 언더필 물질의 일부는 상기 회로 기판의 상기 벤트홀을 통과하여 상기 제 1 이형 필름의 상면에 접촉될 수 있다. In the filling of the underfill material, a portion of the underfill material may pass through the vent hole of the circuit board to contact the upper surface of the first release film.

상기 언더필 물질을 충진하는 단계 전, 상기 소자 구조체 상에 상기 제 1 몰드 부재와 대향하는 제 2 몰드 부재를 배치할 수 있다. 상기 제 2 몰드 부재와 상기 소자 구조체 사이에 제 2 이형 필름이 개재된 상태로 상기 제 2 몰드 부재를 배치할 수 있다. 상기 제 2 몰드 부재를 배치하는 단계 후, 상기 언더필 물질을 충진하는 단계를 MUF(molded underfill) 공정으로 수행할 수 있다. Before the filling of the underfill material, a second mold member facing the first mold member may be disposed on the device structure. The second mold member may be disposed with a second release film interposed between the second mold member and the device structure. After disposing the second mold member, the filling of the underfill material may be performed through a molded underfill (MUF) process.

본 발명의 다른 실시예에 따르면, 반도체 패키지의 제조 방법으로서, 적어도 하나의 벤트홀(vent hole)을 갖는 회로 기판, 상기 회로 기판 상에 탑재된 복수의 반도체 소자부 및 상기 회로 기판과 상기 복수의 반도체 소자부 사이에 배치된 복수의 전기적 연결 부재를 포함하는 소자 구조체를 마련하는 단계; 복수의 석션홀(suction hole)을 갖는 제 1 몰드 부재 상에 제 1 이형 필름(release film)을 배치하는 단계; 상기 제 1 이형 필름 상에 상기 소자 구조체를 배치하되, 상기 회로 기판이 상기 제 1 이형 필름과 마주하도록 상기 소자 구조체를 배치하는 단계; 상기 복수의 석션홀에 제 1 흡입 압력을 인가하여 상기 제 1 이형 필름의 상기 복수의 석션홀에 대응하는 위치에 복수의 통기홀을 형성하는 단계; 상기 복수의 석션홀에 제 2 흡입 압력을 인가하여 상기 복수의 석션홀 및 상기 복수의 통기홀을 통해 상기 제 1 이형 필름 위쪽의 기체를 석션하면서 상기 복수의 전기적 연결 부재 사이 및 그 주위에 언더필 물질을 충진하는 단계; 상기 언더필 물질이 형성된 상기 소자 구조체를 상기 제 1 몰드 부재와 상기 제 1 이형 필름으로부터 분리하는 단계; 및 상기 소자 구조체를 복수의 단위 소자로 분할하는 단계를 포함하는 반도체 패키지의 제조 방법이 제공된다. According to another embodiment of the present invention, as a method of manufacturing a semiconductor package, a circuit board having at least one vent hole, a plurality of semiconductor device units mounted on the circuit board, and the circuit board and the plurality of providing a device structure including a plurality of electrical connection members disposed between the semiconductor device parts; disposing a first release film on a first mold member having a plurality of suction holes; disposing the device structure on the first release film, and disposing the device structure so that the circuit board faces the first release film; forming a plurality of ventilation holes at positions corresponding to the plurality of suction holes of the first release film by applying a first suction pressure to the plurality of suction holes; An underfill material between and around the plurality of electrical connection members while suctioning gas above the first release film through the plurality of suction holes and the plurality of ventilation holes by applying a second suction pressure to the plurality of suction holes filling the separating the device structure on which the underfill material is formed from the first mold member and the first release film; and dividing the device structure into a plurality of unit devices.

상기 제 1 이형 필름은 열경화성(thermosetting) 고분자 필름일 수 있다. The first release film may be a thermosetting polymer film.

상기 제 1 이형 필름은 열경화성 폴리우레탄계 고분자 필름일 수 있다. The first release film may be a thermosetting polyurethane-based polymer film.

상기 제 1 이형 필름은 약 15 ㎛ ∼ 60 ㎛ 범위의 두께를 가질 수 있다. The first release film may have a thickness in the range of about 15 μm to 60 μm.

상기 제 1 흡입 압력은 약 20 KPa ∼ 90 KPa 범위일 수 있다. The first suction pressure may be in the range of about 20 KPa to 90 KPa.

상기 복수의 통기홀을 형성하는 단계에서 상기 제 1 몰드 부재의 온도는 약 50 ℃ ∼ 250 ℃ 범위일 수 있다. In the forming of the plurality of vent holes, the temperature of the first mold member may be in a range of about 50°C to 250°C.

상기 복수의 통기홀은 약 0.05 mm ∼ 8 mm 범위의 직경을 가질 수 있다. The plurality of ventilation holes may have a diameter in the range of about 0.05 mm to about 8 mm.

상기 제 1 몰드 부재는 제 1 가장자리 영역에 배치된 제 1 지지핀부 및 제 2 가장자리 영역에 배치된 제 2 지지핀부를 포함할 수 있고, 상기 제 1 이형 필름은 상기 제 1 지지핀부에 대응하는 위치에 형성된 제 1 관통홀 및 상기 제 2 지지핀부에 대응하는 위치에 형성된 제 2 관통홀을 포함할 수 있으며, 상기 제 1 몰드 부재 상에 상기 제 1 이형 필름을 배치하는 단계에서 상기 제 1 관통홀에 상기 제 1 지지핀부를 삽입할 수 있고, 상기 제 2 관통홀에 상기 제 2 지지핀부를 삽입할 수 있다. The first mold member may include a first support pin portion disposed on a first edge region and a second support pin portion disposed on a second edge region, and the first release film may be positioned corresponding to the first support pin portion. and a second through-hole formed at a position corresponding to the first through-hole and the second support pin portion, wherein in the step of disposing the first release film on the first mold member, the first through-hole The first support pin part may be inserted into the , and the second support pin part may be inserted into the second through hole.

상기 언더필 물질을 충진하는 단계에서 상기 언더필 물질의 일부는 상기 회로 기판의 상기 벤트홀을 통과하여 상기 제 1 이형 필름의 상면에 접촉될 수 있다. In the filling of the underfill material, a portion of the underfill material may pass through the vent hole of the circuit board to contact the upper surface of the first release film.

상기 언더필 물질을 충진하는 단계 전, 상기 소자 구조체 상에 상기 제 1 몰드 부재와 대향하는 제 2 몰드 부재를 배치할 수 있다. 상기 제 2 몰드 부재와 상기 소자 구조체 사이에 제 2 이형 필름이 개재된 상태로 상기 제 2 몰드 부재를 배치할 수 있다. 상기 제 2 몰드 부재를 배치하는 단계 후, 상기 언더필 물질을 충진하는 단계를 MUF(molded underfill) 공정으로 수행할 수 있다.Before the filling of the underfill material, a second mold member facing the first mold member may be disposed on the device structure. The second mold member may be disposed with a second release film interposed between the second mold member and the device structure. After disposing the second mold member, the filling of the underfill material may be performed through a molded underfill (MUF) process.

본 발명의 실시예들에 따르면, 반도체 패키지의 제조 과정에서 언더필 공정시 몰드 장치(즉, 금형)가 오염되는 문제를 방지함으로써 공정 효율을 크게 개선할 수 있다. 또한, 본 발명의 실시예들에 따르면, 반도체 패키지의 제조 과정에서 언더필 공정시 몰드 장치(즉, 금형) 상에서 기판의 변형에 의한 작업성 저하 문제를 효과적으로 해소할 수 있다. According to embodiments of the present invention, process efficiency can be greatly improved by preventing a problem of contamination of a mold device (ie, a mold) during an underfill process during a semiconductor package manufacturing process. In addition, according to embodiments of the present invention, it is possible to effectively solve a problem of deterioration of workability due to deformation of a substrate on a mold device (ie, a mold) during an underfill process during a manufacturing process of a semiconductor package.

실시예들에 따르면, 상당히 간단한 방법을 이용해서 몰드 장치(즉, 금형)의 오염을 원천적으로 방지하면서 기판 변형에 의한 문제를 효과적으로 해소할 수 있기 때문에, 저비용으로 높은 공정 개선 효과를 얻을 수 있다.According to embodiments, since the problem due to substrate deformation can be effectively solved while fundamentally preventing contamination of the mold apparatus (ie, the mold) using a fairly simple method, a high process improvement effect can be obtained at low cost.

도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 언더필 형성 방법을 설명하기 위한 단면도이다.
도 2는 비교예에 따른 언더필 형성 방법의 문제점을 설명하기 위한 단면도이다.
도 3은 비교예에 따른 언더필 형성 방법의 문제점을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 언더필 형성 방법에서 이형 필름에 통기홀이 형성되는 과정을 설명하기 위한 모식도이다.
도 5는 비교예에 따른 언더필 형성 방법에서 이형 필름에 통기홀이 형성되는 과정을 설명하기 위한 모식도이다.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 언더필 형성 방법을 설명하기 위한 단면도이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 것으로, 언더필된 소자 구조체를 복수의 단위 소자로 분할하는 과정을 보여주는 평면도이다.
1A to 1C are cross-sectional views illustrating a method of forming an underfill according to an exemplary embodiment of the present invention.
2 is a cross-sectional view for explaining a problem of an underfill forming method according to a comparative example.
3 is a cross-sectional view for explaining a problem of a method for forming an underfill according to a comparative example.
4 is a schematic diagram for explaining a process of forming a ventilation hole in a release film in the underfill forming method according to an embodiment of the present invention.
5 is a schematic diagram for explaining a process of forming a ventilation hole in a release film in the method for forming an underfill according to a comparative example.
6A to 6D are cross-sectional views for explaining a method of forming an underfill according to another embodiment of the present invention.
7A and 7B are plan views illustrating a process of dividing an underfilled device structure into a plurality of unit devices according to an embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있다. Examples of the present invention to be described below are provided to more clearly explain the present invention to those of ordinary skill in the art, and the scope of the present invention is not limited by the following examples, The embodiment may be modified in many different forms.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이라는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 "연결"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. The terminology used herein is used to describe specific embodiments, not to limit the present invention. As used herein, terms in the singular form may include the plural form unless the context clearly dictates otherwise. Also, as used herein, the terms “comprise” and/or “comprising” refer to a referenced shape, step, number, action, member, element, and/or group that specifies the existence of these groups. and does not exclude the presence or addition of one or more other shapes, steps, numbers, acts, elements, elements, and/or groups thereof. In addition, as used herein, the term “connection” not only means that certain members are directly connected, but also includes indirectly connected members with other members interposed therebetween.

아울러, 본원 명세서에서 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 "약", "실질적으로" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. In addition, in the present specification, when a member is said to be located "on" another member, this includes not only a case in which a member is in contact with another member but also a case in which another member is present between the two members. As used herein, the term “and/or” includes any one and any combination of one or more of those listed items. In addition, as used herein, terms such as "about", "substantially", etc. are used in the meaning of the range or close to the numerical value or degree, in consideration of inherent manufacturing and material tolerances, and to help the understanding of the present application The exact or absolute figures provided for this purpose are used to prevent the infringer from using the mentioned disclosure unfairly.

이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The size or thickness of the regions or parts shown in the accompanying drawings may be slightly exaggerated for clarity and convenience of description. Like reference numerals refer to like elements throughout the detailed description.

도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 언더필 형성 방법을 설명하기 위한 단면도이다. 1A to 1C are cross-sectional views illustrating a method of forming an underfill according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 적어도 하나의 벤트홀(vent hole)(VH10)을 갖는 회로 기판(S10), 회로 기판(S10) 상에 탑재된 복수의 반도체 소자부(D10) 및 회로 기판(S10)과 복수의 반도체 소자부(D10) 사이에 배치된 복수의 전기적 연결 부재(B10)를 포함하는 소자 구조체(DS10)를 마련할 수 있다. Referring to FIG. 1A , a circuit board S10 having at least one vent hole VH10, a plurality of semiconductor device parts D10 mounted on the circuit board S10, and the circuit board S10, A device structure DS10 including a plurality of electrical connection members B10 disposed between the plurality of semiconductor device portions D10 may be provided.

회로 기판(S10)은 인쇄 회로 기판(printed circuit board)(PCB)일 수 있다. 예를 들어, 회로 기판(S10)은 연성 인쇄 회로 기판(flexible printed circuit board)(FPCB)일 수 있다. 회로 기판(S10)을 그 두께 방향으로 관통하는 적어도 하나의 벤트홀(VH10)이 형성될 수 있다. 벤트홀(VH10)은 하나 이상 형성될 수 있고, 회로 기판(S10)의 중앙부 또는 가장자리 영역에 형성되거나, 중앙부와 가장자리 영역 사이의 중간 영역에 형성될 수도 있다. 복수의 벤트홀(VH10)이 형성된 경우, 회로 기판(S10)의 전영역 또는 대체로 전영역에 걸쳐 또는 소정 범위의 영역 내에서 비교적 균일하게 분포되도록 형성될 수 있다. 도 1a에 도시된 복수의 벤트홀(VH10)의 형성 위치 및 개수 등은 예시적인 것으로 본 발명이 이에 한정된 것은 아니며, 다양하게 설계될 수 있다. The circuit board S10 may be a printed circuit board (PCB). For example, the circuit board S10 may be a flexible printed circuit board (FPCB). At least one vent hole VH10 passing through the circuit board S10 in its thickness direction may be formed. One or more vent holes VH10 may be formed, and may be formed in the central portion or edge region of the circuit board S10 , or in an intermediate region between the central portion and the edge region. When the plurality of vent holes VH10 are formed, they may be formed to be relatively uniformly distributed over the entire region or substantially the entire region of the circuit board S10 , or within a predetermined range. The formation positions and number of the plurality of vent holes VH10 illustrated in FIG. 1A are exemplary, and the present invention is not limited thereto, and may be designed in various ways.

회로 기판(S10) 상에 탑재된 또는 실장된 복수의 반도체 소자부(D10) 각각은 반도체 칩(chip)(즉, die)일 수 있다. 복수의 반도체 소자부(D10)는 일정 간격을 두고 상호 이격하여 배치될 수 있다. 복수의 반도체 소자부(D10)는 이차원적인 어레이를 이루도록 배열될 수 있다. 각각의 반도체 소자부(D10)와 회로 기판(S10) 사이에 이들을 상호 전기적으로 연결하기 위한 복수의 전기적 연결 부재(B10)가 배치될 수 있다. 전기적 연결 부재(B10)는 솔더 범프(solder bump)일 수 있다. 각각의 반도체 소자부(D10)의 하면에 복수의 제 1 전극 패드가 형성될 수 있고, 회로 기판(S10)의 상면에 복수의 제 2 전극 패드가 형성될 수 있다. 복수의 전기적 연결 부재(B10)는 상기 복수의 제 1 전극 패드와 상기 복수의 제 2 전극 패드를 상호 연결하도록 배치될 수 있다. Each of the plurality of semiconductor device units D10 mounted or mounted on the circuit board S10 may be a semiconductor chip (ie, a die). The plurality of semiconductor device units D10 may be disposed to be spaced apart from each other at a predetermined interval. The plurality of semiconductor device units D10 may be arranged to form a two-dimensional array. A plurality of electrical connection members B10 may be disposed between each of the semiconductor device portions D10 and the circuit board S10 to electrically connect them to each other. The electrical connection member B10 may be a solder bump. A plurality of first electrode pads may be formed on a lower surface of each semiconductor element unit D10 , and a plurality of second electrode pads may be formed on an upper surface of the circuit board S10 . The plurality of electrical connection members B10 may be disposed to interconnect the plurality of first electrode pads and the plurality of second electrode pads.

각각의 반도체 소자부(D10) 상에 상부 몰딩층(C10)이 더 형성될 수 있다. 다시 말해, 소자 구조체(DS10)는 복수의 반도체 소자부(D10) 상에 형성된 복수의 상부 몰딩층(C10)을 더 포함할 수 있다. 상부 몰딩층(C10)은 일종의 보호층일 수 있고, 예를 들어, EMC(epoxy molding compound)와 같은 몰딩 재료로 형성될 수 있다. 여기서는, 각각의 반도체 소자부(D10) 상에 상부 몰딩층(C10)이 개별적으로 형성된 경우를 도시하였지만, 경우에 따라서는, 복수의 반도체 소자부(D10)의 상면을 전체적으로 덮어주도록 하나의 몰딩층(상부 몰딩층)이 형성될 수도 있다. An upper molding layer C10 may be further formed on each semiconductor device portion D10 . In other words, the device structure DS10 may further include a plurality of upper molding layers C10 formed on the plurality of semiconductor device portions D10 . The upper molding layer C10 may be a kind of protective layer, and may be formed of, for example, a molding material such as an epoxy molding compound (EMC). Here, the case where the upper molding layer C10 is individually formed on each of the semiconductor device portions D10 is illustrated, but in some cases, one molding layer may completely cover the upper surfaces of the plurality of semiconductor device portions D10. (upper molding layer) may be formed.

본 발명의 실시예에 따르면, 복수의 석션홀(suction hole)(SH10)을 갖는 제 1 몰드 부재(MT10)를 마련한 후, 제 1 몰드 부재(MT10) 상에 제 1 이형 필름(release film)(RF10)을 배치할 수 있고, 제 1 이형 필름(RF10) 상에 언더 필 공정이 수행될 소자 구조체(DS10)를 배치할 수 있다. According to an embodiment of the present invention, after the first mold member MT10 having a plurality of suction holes SH10 is provided, a first release film is formed on the first mold member MT10 ( RF10 may be disposed, and the device structure DS10 to which an underfill process is to be performed may be disposed on the first release film RF10 .

제 1 몰드 부재(MT10)는 제 1 몰딩 툴 부재(장치부)라고 할 수 있다. 제 1 몰드 부재(MT10)는 금형 부재일 수 있다. 예를 들어, 제 1 몰드 부재(MT10)는 하부 금형일 수 있다. 제 1 몰드 부재(MT10)에는 복수의 석션홀(SH10)이 형성될 수 있다. 복수의 석션홀(SH10)은 규칙적으로 또는 패턴을 가지고 상호 소정 간격을 두고 배치될 수 있다. 복수의 석션홀(SH10)은 제 1 몰드 부재(MT10)를 그 두께 방향으로 관통하도록 형성될 수 있지만, 경우에 따라서는, 두께 방향으로 관통하지 않고, 제 1 몰드 부재(MT10)의 상면부로부터 측면쪽으로 굴절하여 연장되도록 형성될 수도 있다. 복수의 석션홀(SH10)은 회로 기판(S10)의 벤트홀(VH10)과 중첩되지 않도록 벤트홀(VH10)에 대해서 수평 방향으로 이격되어 배치될 수 있다. 석션홀(SH10)의 적어도 상단부는 벤트홀(VH10)과 중첩되지 않도록 벤트홀(VH10)에 대해서 수평 방향으로 이격되어 배치될 수 있다. 도 1a에 도시된 복수의 석션홀(SH10)의 형성 위치 및 개수 등은 예시적인 것에 불과하고, 본 발명의 범위 내에서 다양하게 변경 실시될 수 있다. The first mold member MT10 may be referred to as a first molding tool member (device unit). The first mold member MT10 may be a mold member. For example, the first mold member MT10 may be a lower mold. A plurality of suction holes SH10 may be formed in the first mold member MT10 . The plurality of suction holes SH10 may be arranged at a predetermined distance from each other in a regular or patterned manner. The plurality of suction holes SH10 may be formed to pass through the first mold member MT10 in the thickness direction, but in some cases, they do not penetrate in the thickness direction, but are formed from the upper surface of the first mold member MT10. It may be formed to extend by bending toward the side. The plurality of suction holes SH10 may be horizontally spaced apart from the vent hole VH10 so as not to overlap the vent hole VH10 of the circuit board S10 . At least an upper end of the suction hole SH10 may be spaced apart from the vent hole VH10 in a horizontal direction so as not to overlap the vent hole VH10. The formation positions and number of the plurality of suction holes SH10 illustrated in FIG. 1A are merely exemplary and may be variously changed within the scope of the present invention.

제 1 이형 필름(RF10)은 열경화성(thermosetting) 고분자 필름일 수 있다. 예를 들어, 제 1 이형 필름(RF10)은 열경화성(thermosetting) 폴리우레탄계 고분자 필름일 수 있다. 일 실시예에서, 제 1 이형 필름(RF10)은 열경화성 폴리우레탄 필름일 수 있다. 상기 열경화성 폴리우레탄 필름은 폴리우레탄 수지로 형성될 수 있다. 상기 폴리우레탄 수지에 대해 보다 구체적으로 설명하면 다음과 같다. The first release film RF10 may be a thermosetting polymer film. For example, the first release film RF10 may be a thermosetting polyurethane-based polymer film. In an embodiment, the first release film RF10 may be a thermosetting polyurethane film. The thermosetting polyurethane film may be formed of a polyurethane resin. The polyurethane resin will be described in more detail as follows.

상기 폴리우레탄 수지는 성분 측면에서, 상기 폴리우레탄 수지의 수평균 분자량(또는 중량평균 분자량)은 약 50,000 내지 500,000 정도일 수 있다. 우레탄(폴리우레탄)은 폴리올(polyol)과 이소시아네이트(isocyanate)의 반응에 의해 얻어질 수 있고, 촉매를 사용하여 반응 속도와 분자량을 조절하여 제조할 수 있다.In terms of components, the polyurethane resin may have a number average molecular weight (or weight average molecular weight) of about 50,000 to 500,000. Urethane (polyurethane) can be obtained by reaction of polyol and isocyanate, and can be prepared by controlling the reaction rate and molecular weight using a catalyst.

상기 폴리올(polyol)로서는 분자량이 약 500 내지 7000 까지의 제품을 하나 또는 두 개 이상의 혼합하여 원료로서 사용할 수 있다. 에테르(ether)계 폴리올로는 폴리프로필렌 글리콜(polypropylene glycol), 변성 폴리프로필렌 글리콜(modified polypropylene glycol) 및 폴리테트라메칠렌글리콜(PTMG) 등을 사용할 수 있다. 폴리에스테르(polyester)계 폴리올로는 분자량이 약 500 내지 7000 범위의 폴리에틸렌 글리콜(polyethylene glycol) 및 폴리카보네이트(polycarbonate)계 중축합계인 adipate계 폴리에스터 폴리올과 개환 중합계의 lactone계 폴리올이 사용될 수 있다. 또한, 폴리부타디엔 글리콜(polybutadiene glycol)과 아크릴(acryl)계 폴리올을 하나 내지는 두 개 이상 섞어서 사용할 수 있다. 그러나 상기한 물질들은 예시적인 것이고, 본 발명의 실시예가 이에 한정되는 것은 아니다.As the polyol, one or a mixture of two or more products having a molecular weight of about 500 to 7000 may be used as a raw material. As the ether-based polyol, polypropylene glycol, modified polypropylene glycol, and polytetramethylene glycol (PTMG) may be used. As the polyester-based polyol, polyethylene glycol having a molecular weight in the range of about 500 to 7000 and adipate-based polyester polyol that is a polycondensation-based polycarbonate and lactone-based polyol of ring-opening polymerization can be used. . In addition, one or two or more of polybutadiene glycol and acryl-based polyol may be mixed and used. However, the above materials are exemplary, and the embodiment of the present invention is not limited thereto.

상기 이소시아네이트(isocyanate) 물질로는 여러 가지 디이소시아네이트(diisocyanate)계 물질이 사용될 수 있다. 예를 들어, 분자량 160.1의 p-phenylene diisocyanate로서 PPDI, 분자량 174.2의 toluene-diisocyanate로서 그 이성체를 포함한 TDI, 분자량 210.2의 1,5-naphthalene diisocyanate로서 NDI, 분자량 168.2의 1,6-hexamethylene diisocyanate로서 HDI, 분자량 250.3의 4,4'-diphenylmethane diisocyanate로서 MDI, 분자량 222.3의 isoporon diisocyanate로서 IPDI, 분자량 262의 cyclohexylmethane diisocyanate로서 H12MDI 등이 사용될 수 있다. 그러나 상기한 물질들은 예시적인 것이고, 본원은 이에 한정되지 않는다.As the isocyanate material, various diisocyanate-based materials may be used. For example, PPDI as p-phenylene diisocyanate with a molecular weight of 160.1, TDI including its isomer as toluene-diisocyanate with a molecular weight of 174.2, NDI as 1,5-naphthalene diisocyanate with a molecular weight of 210.2, HDI as 1,6-hexamethylene diisocyanate with a molecular weight of 168.2 , MDI as 4,4'-diphenylmethane diisocyanate with a molecular weight of 250.3, IPDI as isoporon diisocyanate with a molecular weight of 222.3, and H12MDI as cyclohexylmethane diisocyanate with a molecular weight of 262 may be used. However, the above materials are exemplary, and the present application is not limited thereto.

또한, 상기 폴리올 및 이소시아네이트에 부가해서 사슬연장제(chain extender) 물질이 더 사용될 수 있다. 상기 사슬연장제는 폴리우레탄의 분자량을 증가시키고 다양한 기능성을 부여하는 역할을 할 수 있다. 상기 사슬연장제는 하나 내지 두 개 이상을 혼합하여 사용할 수 있다. 상기 사슬연장제로는 ethylene glycol계 물질, propylene glycol계 물질, butadiene glycol계 물질, 실리콘(silicone)을 포함한 다가알콜류, 불소(fluorine)를 포함한 다가알콜류 등이 사용될 수 있다. 그러나 상기한 물질들은 예시적인 것이고, 본원은 이에 한정되지 않는다.In addition, in addition to the polyol and isocyanate, a chain extender material may be further used. The chain extender may serve to increase the molecular weight of the polyurethane and impart various functionalities. One to two or more of the chain extenders may be mixed and used. As the chain extender, ethylene glycol-based material, propylene glycol-based material, butadiene glycol-based material, polyhydric alcohol including silicone, polyhydric alcohol including fluorine, etc. may be used. However, the above materials are exemplary, and the present application is not limited thereto.

상기 촉매로는 여러 가지 유기 주석계 물질 및 유기 비스무스계 물질이 사용될 수 있다. 상기 유기 주석계 물질(유기 주석계 화합물)은, 예를 들어, dibutyltin dilaurate, stannous octoate, dibutyltin diacetate, dibutyltin dimercaptide 등을 포함할 수 있다. 여기서, dibutyltin dilaurate는 (CH3CH2CH2CH2)2Sn[CH3(CH2)10COO]2 이고, stannous octoate는 Sn[C7H15COO]2 이고, dibutyltin diacetate는 (CH3CH2CH2CH2)2Sn[CH3COO]2 이고, dibutyltin dimercaptide는 (CH3CH2CH2CH2)2Sn[SC12H25] 이다. 상기 유기 비스무스계 물질(유기 비스무스계 화합물)은 분자량이 다양할 수 있고, 예를 들어, bismuth를 함유한 carboxylate계 촉매 물질을 포함할 수 있다. 여기서, 상기 carboxylate계 촉매 물질은 bismuth를 약 9% 내지 45% 정도 함유할 수 있다. 그러나 상기한 물질들은 예시적인 것이고, 본원은 이에 한정되지 않는다.As the catalyst, various organic tin-based materials and organic bismuth-based materials may be used. The organotin-based material (organotin-based compound) may include, for example, dibutyltin dilaurate, stannous octoate, dibutyltin diacetate, dibutyltin dimercaptide, and the like. where dibutyltin dilaurate is (CH 3 CH 2 CH 2 CH 2 ) 2 Sn[CH 3 (CH 2 ) 10 COO] 2 , stannous octoate is Sn[C 7 H 15 COO] 2 , and dibutyltin diacetate is (CH 3 CH 2 CH 2 CH 2 ) 2 Sn[CH 3 COO] 2 and dibutyltin dimercaptide is (CH 3 CH 2 CH 2 CH 2 ) 2 Sn[SC 12 H 25 ]. The organic bismuth-based material (organic bismuth-based compound) may have various molecular weights, and may include, for example, a carboxylate-based catalyst material containing bismuth. Here, the carboxylate-based catalyst material may contain about 9% to about 45% of bismuth. However, the above materials are exemplary, and the present application is not limited thereto.

폴리우레탄 수지 용액을 만들기 위한 용매로는, 예를 들어, DMF(dimethylformamide), DEF(diethylformamide), DMSO(dimethylsulfoxaide), DMAC(dimethylacetamide), toluene, ethyl acetate(EA), methyl ethyl ketone을 포함한 여러 가지 아세톤류 용제 등이 사용될 수 있다. 그러나 상기한 물질들은 예시적인 것이고, 본원은 이에 한정되지 않는다.As a solvent for making a polyurethane resin solution, for example, DMF (dimethylformamide), DEF (diethylformamide), DMSO (dimethylsulfoxaide), DMAC (dimethylacetamide), toluene, ethyl acetate (EA), methyl ethyl ketone, including various Acetone solvents and the like can be used. However, the above materials are exemplary, and the present application is not limited thereto.

상기 폴리올, 이소시아네이트, 용매 등이 혼합된 폴리우레탄 제조용 수지액을 제조한 후, melamine계 경화제와 그 촉매 및 여러 가지 분자량으로 중합된 isocyanate계 경화제를 이용한 반응으로 다양한 crosslinking density를 갖는 고분자 경화물을 형성할 수 있다. 이때, 열에 의한 경화 방식이 적용될 수 있다.After preparing a resin solution for preparing polyurethane in which the polyol, isocyanate, and solvent are mixed, a polymer cured product having various crosslinking densities is formed by reaction using a melamine-based curing agent, its catalyst, and an isocyanate-based curing agent polymerized with various molecular weights. can do. In this case, a curing method by heat may be applied.

폴리우레탄 조성물에는 우레탄 반응을 위한 제 1 물질로서 폴리에스터계 폴리올(예컨대, 분자량 500∼7000), 폴리에테르계 폴리올(예컨대, 분자량 200∼3000) 또는 폴리카보네이트계 폴리올(예컨대, 분자량 500∼8000)과 같은 폴리올이 적용될 수 있고, 우레탄 반응을 위한 제 2 물질로서 이소시아네이트(isocyanate)계 물질이 적용될 수 있다. 상기 이소시아네이트계 물질로는 황변성 benzene-ring을 함유한 여러 가지 isocyanate 종류들과 비황변형으로서 hexamethylene계, isophorone계와 cyclohexylmethane계를 포함한 여러 가지 isocyanate를 사용할 수 있다. 또한, 폴리우레탄의 분자량을 늘리기 위해 사슬 연장제(chain extender)를 더 사용할 수 있다. 상기 사슬 연장제로는 ethylene glycol계 물질, propylene glycol계 물질, butadiene glycol계 물질, 실리콘(silicone)을 포함한 다가알콜류, 불소(fluorine)를 포함한 다가알콜류 등을 사용할 수 있고, 이러한 사슬 연장제를 우레탄 반응에 참여시켜 폴리우레탄의 분자량을 증가시킬 수 있다.The polyurethane composition includes a polyester-based polyol (eg, molecular weight 500 to 7000), polyether-based polyol (eg, molecular weight 200 to 3000) or polycarbonate polyol (eg, molecular weight 500 to 8000) as a first material for the urethane reaction. Polyol such as may be applied, and an isocyanate-based material may be applied as a second material for the urethane reaction. As the isocyanate-based material, various isocyanate types containing a yellowing benzene-ring and various isocyanates including hexamethylene-based, isophorone-based and cyclohexylmethane-based non-yellowing modified isocyanates can be used. In addition, a chain extender may be further used to increase the molecular weight of the polyurethane. As the chain extender, ethylene glycol-based materials, propylene glycol-based materials, butadiene glycol-based materials, polyhydric alcohols including silicone, polyhydric alcohols including fluorine, etc. may be used, and the chain extender is reacted with urethane It is possible to increase the molecular weight of the polyurethane by participating in it.

기타 첨가물로는 레벨링제(leveling agent), 소포제, 경화제 등을 더 사용할 수 있다. 상기 레벨링제로는 실리콘계, 불소계 혹은 비실리콘계를 포함한 변성 폴리에테르계 레벨링제를 사용할 수 있고, 상기 레벨링제는 약 0.1 wt% ∼ 5 wt% 정도 혼합하여 사용할 수 있다. 상기 소포제는 탈포 기능을 위한 것으로서, 예를 들어, 실리콘계 혹은 비실리콘계 소포제를 사용할 수 있다. 상기 소포제는 약 0.1 wt% ∼ 5 wt% 정도 혼합하여 사용할 수 있다. 또한, 제조된 폴리우레탄의 경화 반응을 위한 경화제로는 멜라민계 경화제 및 몇 개의 분자들로 중합된 isocyanate계 경화제 등을 사용할 수 있다. 또한, 상기 경화 반응은 산촉매 하에서 그 반응이 촉진될 수 있다. As other additives, a leveling agent, an antifoaming agent, a curing agent, and the like may be further used. As the leveling agent, a silicone-based, fluorine-based or non-silicone-based modified polyether-based leveling agent may be used, and the leveling agent may be used in a mixture of about 0.1 wt% to 5 wt%. The antifoaming agent is for a defoaming function, for example, a silicone-based or non-silicone-based antifoaming agent may be used. The antifoaming agent may be used in a mixture of about 0.1 wt% to 5 wt%. In addition, as a curing agent for the curing reaction of the prepared polyurethane, a melamine-based curing agent and an isocyanate-based curing agent polymerized with several molecules may be used. In addition, the curing reaction may be accelerated in the presence of an acid catalyst.

제 1 이형 필름(RF10)은 위와 같은 열경화성 폴리우레탄 수지로 형성된 열경화성 폴리우레탄 필름일 수 있다. 제 1 이형 필름(RF10)의 열경화성 폴리우레탄의 함유량은 약 80 wt% 내지 100 wt% 일 수 있다. 그러나, 경우에 따라, 제 1 이형 필름(RF10)은 열경화성 폴리우레탄 이외에 다른 폴리머 물질이나 다른 첨가물을 일부(소량) 포함할 수도 있다. 또한, 경우에 따라, 제 1 이형 필름(RF10)은 열경화성 폴리우레탄계 폴리머가 아닌 다른 열경화성 폴리머로 형성될 수도 있다. The first release film RF10 may be a thermosetting polyurethane film formed of the above thermosetting polyurethane resin. The content of the thermosetting polyurethane in the first release film RF10 may be about 80 wt% to 100 wt%. However, in some cases, the first release film RF10 may include a part (a small amount) of other polymer materials or other additives in addition to the thermosetting polyurethane. Also, in some cases, the first release film RF10 may be formed of a thermosetting polymer other than the thermosetting polyurethane-based polymer.

제 1 이형 필름(RF10)은 약 15 ㎛ ∼ 60 ㎛ 정도 범위의 두께를 가질 수 있다. 이러한 두께 조건에서 제 1 이형 필름(RF10)은 본 실시예에 따른 언더필 공정에서 후술하는 흡입 압력에 의한 파열을 통해 통기홀을 형성하는 공정을 단순화하는 우수한 기계적 물성을 나타낼 수 있다. 다만, 제 1 이형 필름(RF10)의 강도를 약하게 하거나 후술하는 흡입 압력을 증가시킴으로써 파열 공정을 유도할 수도 있기 때문에, 이 경우, 제 1 이형 필름(RF)의 두께는 더 증가할 수도 있다. 제 1 이형 필름(RF10)은 양면(하면 및 상면)에 이형성을 갖는 필름일 수 있고, 상기 양면 중 적어도 한 면에 이형성 향상을 위한 표면 조도(surface roughness)를 형성하는 미세요철을 갖는 필름일 수도 있다. 상기 미세요철의 형성은 선택적인(optional) 것일 수 있다. The first release film RF10 may have a thickness in a range of about 15 μm to about 60 μm. Under this thickness condition, the first release film RF10 may exhibit excellent mechanical properties that simplifies the process of forming a vent hole through rupture by suction pressure, which will be described later in the underfill process according to the present embodiment. However, since the rupture process may be induced by weakening the strength of the first release film RF10 or increasing the suction pressure to be described later, in this case, the thickness of the first release film RF may be further increased. The first release film RF10 may be a film having releasability on both surfaces (lower surface and upper surface), and may be a film having fine concavities and convexities forming surface roughness for improving releasability on at least one surface of the both surfaces. have. The formation of the fine irregularities may be optional.

제 1 이형 필름(RF10) 상에 소자 구조체(DS10)를 배치할 수 있다. 이때, 회로 기판(S10)이 제 1 이형 필름(RF10)과 마주하도록 소자 구조체(DS10)를 배치할 수 있다. 제 1 몰드 부재(MT10)의 상면에 제 1 이형 필름(RF10)의 하면이 접촉될 수 있고, 제 1 이형 필름(RF10)의 상면에 소자 구조체(DS10)의 하단, 즉, 회로 기판(S10)의 하단이 접촉될 수 있다. 도 1a에 도시하지는 않았지만, 회로 기판(S10)의 하면에는 복수의 솔더 볼(solder ball)과 같은 외부 회로와의 접촉이나 실장을 위한 복수의 도전성 부재들이 더 형성될 수 있고, 이 경우, 상기 복수의 도전성 부재들이 제 1 이형 필름(RF10)의 상면에 접촉될 수 있고, 회로 기판(S10)의 하면은 제 1 이형 필름(RF10)의 상면과 다소 이격될 수 있다. The device structure DS10 may be disposed on the first release film RF10 . In this case, the device structure DS10 may be disposed such that the circuit board S10 faces the first release film RF10 . The lower surface of the first release film RF10 may be in contact with the upper surface of the first mold member MT10, and the lower end of the device structure DS10, that is, the circuit board S10, may be in contact with the upper surface of the first release film RF10. The lower end of the may be in contact. Although not shown in FIG. 1A , a plurality of conductive members for contacting or mounting an external circuit such as a plurality of solder balls may be further formed on the lower surface of the circuit board S10 . In this case, the plurality of of the conductive members may be in contact with the upper surface of the first release film RF10 , and the lower surface of the circuit board S10 may be slightly spaced apart from the upper surface of the first release film RF10 .

본 발명의 실시예에 따르면, 제 1 몰드 부재(MT10)는 제 1 가장자리 영역(제 1 가장자리 또는 그와 인접한 영역)에 배치된 제 1 지지핀부(P10) 및 제 2 가장자리 영역(제 2 가장자리 또는 그와 인접한 영역)에 배치된 제 2 지지핀부(P20)를 더 포함할 수 있다. 또한, 제 1 이형 필름(RF10)은 제 1 지지핀부(P10)에 대응하는 위치에 형성된 제 1 관통홀(TH1) 및 제 2 지지핀부(P20)에 대응하는 위치에 형성된 제 2 관통홀(TH2)을 포함할 수 있다. 제 1 몰드 부재(MT10) 상에 제 1 이형 필름(RF10)을 배치하는 단계에서 제 1 관통홀(TH1)에 제 1 지지핀부(P10)를 삽입할 수 있고, 제 2 관통홀(TH2)에 제 2 지지핀부(P20)를 삽입할 수 있다. 이와 같이, 제 1 및 제 2 관통홀(TH1, TH2)에 각각 제 1 및 제 2 지지핀부(P10, P20)를 삽입함으로써, 제 1 몰드 부재(MT10) 상에 제 1 이형 필름(RF10)을 정렬하고 그 위치를 고정하는 것이 용이해질 수 있다. 한편, 도 1a에 도시된 제 1 및 제 2 지지핀부(P10, P20)와 회로 기판(S10) 사이의 배치, 방향, 거리 관계는 언더 필 공정에서 요구되는 이형 필름(RF10)의 평평도, 정렬, 고정력 등 다양한 공정 요구를 고려하여 결정될 수 있으며, 본 발명의 범위 내에서 다양하게 변경 실시될 수 있다. According to an embodiment of the present invention, the first mold member MT10 includes the first support pin portion P10 and the second edge region (the second edge or the second edge) disposed in the first edge region (the first edge or a region adjacent thereto). It may further include a second support pin portion (P20) disposed in the adjacent region). In addition, the first release film RF10 includes a first through hole TH1 formed at a position corresponding to the first support pin portion P10 and a second through hole TH2 formed at a position corresponding to the second support pin portion P20 . ) may be included. In the step of disposing the first release film RF10 on the first mold member MT10, the first support pin part P10 may be inserted into the first through hole TH1, and the first support pin part P10 may be inserted into the second through hole TH2. The second support pin portion P20 may be inserted. As described above, by inserting the first and second support pin portions P10 and P20 into the first and second through holes TH1 and TH2, respectively, the first release film RF10 is formed on the first mold member MT10. Aligning and fixing the position may be facilitated. On the other hand, the arrangement, direction, and distance relationship between the first and second support pin portions P10 and P20 and the circuit board S10 shown in FIG. 1A shows the flatness and alignment of the release film RF10 required in the underfill process. , may be determined in consideration of various process requirements, such as fixing force, and may be variously changed and implemented within the scope of the present invention.

도 1b를 참조하면, 복수의 석션홀(SH10)에 제 1 흡입 압력(1st suction pressure)을 인가하여 제 1 이형 필름(RF10)에 복수의 통기홀(AH10)을 형성할 수 있다. 복수의 통기홀(AH10)은 개개의 석션홀(SH10)을 마주보고 있는 제 1 이형 필름(RF10)의 해당 부분이 제 1 흡입 압력에 의해 파열되면서, 제 1 이형 필름(RF10)의 두께 방향으로 관통하도록 형성될 수 있다. 그에 따라, 복수의 통기홀(AH10)은 복수의 석션홀(SH10)에 대응하는 위치에 형성될 수 있다. 보다 구체적으로는, 복수의 통기홀(AH10)은 복수의 석션홀(SH10)의 상단부에 대응하는 위치에 형성될 수 있다. 이와 같이, 복수의 통기홀(AH10)은 복수의 석션홀(SH10)에 상기 제 1 흡입 압력을 인가하는 석션 공정에 의해 형성될 수 있다. 상기 제 1 흡입 압력은 일종의 진공 압력 또는 음압이라고 할 수 있다. 본 명세서에서는, 이와 같이 복수의 통기홀(AH10)을 형성하는 공정을 천공 공정이라고 칭한다. Referring to FIG. 1B , a plurality of ventilation holes AH10 may be formed in the first release film RF10 by applying a first suction pressure to the plurality of suction holes SH10 . The plurality of ventilation holes AH10 are formed in the thickness direction of the first release film RF10 while a corresponding portion of the first release film RF10 facing the respective suction holes SH10 is ruptured by the first suction pressure. It may be formed to penetrate. Accordingly, the plurality of ventilation holes AH10 may be formed at positions corresponding to the plurality of suction holes SH10 . More specifically, the plurality of ventilation holes AH10 may be formed at positions corresponding to upper ends of the plurality of suction holes SH10 . As such, the plurality of ventilation holes AH10 may be formed by a suction process of applying the first suction pressure to the plurality of suction holes SH10 . The first suction pressure may be a kind of vacuum pressure or negative pressure. In the present specification, the process of forming the plurality of ventilation holes AH10 in this way is referred to as a drilling process.

복수의 통기홀(AH10)을 형성하기 위한 상기 제 1 흡입 압력은, 예컨대, 약 20 KPa ∼ 90 KPa 정도의 범위일 수 있다. 또한, 복수의 통기홀(AH10)을 형성하는 단계에서 제 1 몰드 부재(MT10)의 온도는 약 50 ℃ ∼ 250 ℃ 정도의 범위일 수 있다. 이러한 흡입 압력(즉, 상기 제 1 흡입 압력) 조건 및 온도 조건을 만족할 때, 천공 공정에 의한 복수의 통기홀(AH10)의 형성이 보다 용이할 수 있고, 개개의 석션홀(SH10)에 정렬된 통기홀(AH10)에 의해 후속의 언더필 공정도 용이하게 진행될 수 있다. The first suction pressure for forming the plurality of ventilation holes AH10 may be, for example, in a range of about 20 KPa to about 90 KPa. In addition, in the step of forming the plurality of ventilation holes AH10 , the temperature of the first mold member MT10 may be in a range of about 50° C. to about 250° C. When these suction pressure (ie, the first suction pressure) conditions and temperature conditions are satisfied, the formation of the plurality of ventilation holes AH10 by the drilling process may be easier, and the respective suction holes SH10 are aligned. A subsequent underfill process may also be easily performed by the ventilation hole AH10.

제 1 몰드 부재(MT10)를 상기한 온도 범위로 가열함에 따라, 소자 구조체(DS10)도 가열될 수 있는데, 이때, 소자 구조체(DS10)의 회로 기판(S10)과 반도체 소자부(D10)와 상부 몰딩층(C10) 사이의 열팽창 계수의 차이로 인하여 소자 구조체(DS10)가 아래로 볼록하게(즉, U자형으로) 변형될 수 있다. 그러나, 본 발명의 실시예에 따르면, 상기 제 1 흡입 압력을 이용해서 복수의 통기홀(AH10)을 형성할 경우, 복수의 통기홀(AH10)이 형성되면서 복수의 통기홀(AH10)을 통한 순간적인 강한 진공 압력으로 그 위쪽의 소자 구조체(DS10)를 강하게 흡착하여 아래쪽으로 잡아 당겨줄 수 있다. 따라서, 상기한 가열로 인해 소자 구조체(DS10)가 아래로 볼록하게(즉, U자형으로) 변형되어 있었다고 하더라도, 복수의 통기홀(AH10)이 형성되고 강한 진공 압력이 소자 구조체(DS10)에 인가됨에 따라, 소자 구조체(DS10)는 제 1 몰드 부재(MT10) 쪽으로 밀착(흡착)되어 평탄한 구조를 이루면서 제 1 몰드 부재(MT10) 측으로 고정될 수 있다. 이와 관련해서, 언더필 공정의 작업성이 향상되는 효과를 얻을 수 있다. As the first mold member MT10 is heated to the above-described temperature range, the device structure DS10 may also be heated. In this case, the circuit board S10, the semiconductor device portion D10, and the upper portion of the device structure DS10 are Due to the difference in the coefficient of thermal expansion between the molding layers C10 , the device structure DS10 may be deformed downwardly convexly (ie, in a U-shape). However, according to the embodiment of the present invention, when the plurality of vent holes AH10 are formed using the first suction pressure, the plurality of vent holes AH10 are formed while passing through the plurality of vent holes AH10. It is possible to strongly adsorb the device structure DS10 above it with strong vacuum pressure and pull it downward. Therefore, even if the device structure DS10 is deformed to be convex downward (ie, U-shape) due to the above heating, a plurality of ventilation holes AH10 are formed and a strong vacuum pressure is applied to the device structure DS10 . Accordingly, the device structure DS10 may be closely adhered (adsorbed) toward the first mold member MT10 to form a flat structure, and may be fixed toward the first mold member MT10. In this regard, the effect of improving the workability of the underfill process can be obtained.

복수의 통기홀(AH10)은, 예컨대, 약 0.05 mm ∼ 8 mm 정도의 직경을 가질 수 있다. 이러한 범위의 직경을 갖는 경우, 복수의 통기홀(AH10)을 이용한 후속의 언더필 공정을 보다 용이하게 진행할 수 있다. The plurality of ventilation holes AH10 may have, for example, a diameter of about 0.05 mm to about 8 mm. When the diameter is within this range, a subsequent underfill process using the plurality of vent holes AH10 may be more easily performed.

도 1c를 참조하면, 복수의 석션홀(SH10)에 제 2 흡입 압력을 인가하여 복수의 석션홀(SH10) 및 복수의 통기홀(AH10)을 통해 제 1 이형 필름(RF10) 위쪽의 기체를 석션하면서 복수의 전기적 연결 부재(B10) 사이 및 그 주위에 언더필(underfill) 물질을 충전하는 언더필 공정을 수행할 수 있다. 그 결과, 복수의 전기적 연결 부재(B10) 사이 및 그 주위에 언더필 물질층(F10)이 보이드 없이 형성될 수 있다. Referring to FIG. 1C , the gas above the first release film RF10 is sucked through the plurality of suction holes SH10 and the plurality of ventilation holes AH10 by applying a second suction pressure to the plurality of suction holes SH10. An underfill process of filling an underfill material between and around the plurality of electrical connection members B10 may be performed while doing so. As a result, the underfill material layer F10 may be formed without voids between and around the plurality of electrical connection members B10 .

상기 언더필 물질은 일종의 수지일 수 있다. 예를 들어, 상기 언더필 물질은 EMC 등의 물질을 포함할 수 있다. 상기 언더필 물질은 소정의 디스펜서(dispenser)를 이용해서 소자 구조체(DS10)의 가장자리 영역으로 공급될 수 있다. 상기 언더필 물질이 소자 구조체(DS10)의 가장자리 영역으로부터 그 내측으로 공급되면서 모세관(capillary) 압력이 작용할 수 있고, 상기 모세관 압력과 함께 상기 제 2 흡입 압력이 작용함으로써, 언더필 공정이 이루어질 수 있다. 상기 제 2 흡입 압력은, 예컨대, 약 20 KPa ∼ 300 KPa 정도의 범위일 수 있다. 상기 제 2 흡입 압력은 도 1b에서 설명한 상기 제 1 흡입 압력과 동일하거나 실질적으로 더 작을 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 제 2 흡입 압력은 상기 제 1 흡입 압력보다 더 클 수도 있다. 또한, 언더필 물질층(F10)을 형성하는 단계에서 제 1 몰드 부재(MT10)의 온도는 약 50 ℃ ∼ 250 ℃ 정도의 범위로 제어될 수 있다. 이러한 조건들을 만족할 때, 언더필 물질층(F10)의 형성이 보다 용이하게 이루어질 수 있다. The underfill material may be a kind of resin. For example, the underfill material may include a material such as EMC. The underfill material may be supplied to the edge region of the device structure DS10 using a predetermined dispenser. As the underfill material is supplied from the edge region of the device structure DS10 to the inside thereof, capillary pressure may act, and the second suction pressure may act together with the capillary pressure, thereby performing an underfill process. The second suction pressure may be, for example, in the range of about 20 KPa to about 300 KPa. The second suction pressure may be equal to or substantially smaller than the first suction pressure described with reference to FIG. 1B . However, the present invention is not limited thereto, and the second suction pressure may be greater than the first suction pressure. In addition, in the step of forming the underfill material layer F10 , the temperature of the first mold member MT10 may be controlled in a range of about 50° C. to about 250° C. When these conditions are satisfied, the underfill material layer F10 may be more easily formed.

언더필 물질층(F10)을 형성하는 단계에서 언더필 물질의 일부는 회로 기판(S10)의 벤트홀(VH10)을 통과하여 제 1 이형 필름(RF10)의 상면에 접촉될 수 있다. 이때, 벤드홀(VH10)과 통기홀(AH10)은 중첩되지 않고 수평 방향으로 이격되어 있기 때문에, 벤트홀(VH10)을 통과해서 나온 상기 언더필 물질은 통기홀(AH10)이나 그 아래의 석션홀(SH10)로는 들어가지 않을 수 있다. 본 발명의 실시예에서는 통기홀(AH10)이 형성된 제 1 이형 필름(RF10)을 사용함으로써, 벤트홀(VH10)을 통과해서 나온 상기 언더필 물질이 제 1 몰드 부재(MT10)(즉, 하부 금형)의 표면을 오염시키는 문제를 원천적으로 방지할 수 있다. 따라서, 한번의 언더필 공정을 수행한 후, 제 1 몰드 부재(MT10)(즉, 하부 금형)의 표면에 대한 별도의 세정 공정 없이, 다음 번 언더필 공정을 수행할 수 있다. 따라서, 언더필 공정의 작업성 및 효율이 크게 향상될 수 있다. In the step of forming the underfill material layer F10 , a portion of the underfill material may pass through the vent hole VH10 of the circuit board S10 to contact the upper surface of the first release film RF10 . At this time, since the bend hole VH10 and the vent hole AH10 do not overlap and are spaced apart in the horizontal direction, the underfill material passing through the vent hole VH10 is the vent hole AH10 or a suction hole below it ( SH10) may not be entered. In the embodiment of the present invention, by using the first release film RF10 in which the ventilation hole AH10 is formed, the underfill material passing through the vent hole VH10 is transferred to the first mold member MT10 (ie, the lower mold). It is possible to fundamentally prevent the problem of contaminating the surface of Accordingly, after performing one underfill process, the next underfill process may be performed without a separate cleaning process for the surface of the first mold member MT10 (ie, the lower mold). Accordingly, workability and efficiency of the underfill process may be greatly improved.

도 2는 비교예에 따른 언더필 형성 방법의 문제점을 설명하기 위한 단면도이다. 2 is a cross-sectional view for explaining a problem of an underfill forming method according to a comparative example.

도 2를 참조하면, 도 1a 내지 도 1c에서 설명한 제 1 이형 필름(RF10) 없이 제 1 몰드 부재(MT10) 상에 소자 구조체(DS10)를 직접 배치시켜서 언더필 공정을 진행하는 경우, 벤트홀(VH10)을 통과해서 나온 언더필 물질이 제 1 몰드 부재(MT10)의 표면에 접촉되어 제 1 몰드 부재(MT10)를 오염시킬 수 있다. 이 경우, 언더필 공정을 수행할 때마다, 매번 제 1 몰드 부재(MT10)의 표면을 세척해줄 필요가 있다. 따라서, 작업성 및 공정 효율이 크게 떨어질 수 있다. Referring to FIG. 2 , when the underfill process is performed by directly disposing the device structure DS10 on the first mold member MT10 without the first release film RF10 described with reference to FIGS. 1A to 1C , the vent hole VH10 ) may come into contact with the surface of the first mold member MT10 and contaminate the first mold member MT10 . In this case, it is necessary to clean the surface of the first mold member MT10 every time the underfill process is performed. Accordingly, workability and process efficiency may be greatly reduced.

도 3은 비교예에 따른 언더필 형성 방법의 문제점을 설명하기 위한 단면도이다. 3 is a cross-sectional view for explaining a problem of a method for forming an underfill according to a comparative example.

도 3을 참조하면, 도 1a 내지 도 1c에서 설명한 제 1 이형 필름(RF10) 없이 제 1 몰드 부재(MT10) 상에 소자 구조체(DS10)를 직접 배치시켜서 언더필 공정을 진행하는 경우, 소정 온도로 가열된 제 1 몰드 부재(MT10) 상에 소자 구조체(DS10)를 로딩(loading)하면, 회로 기판(S10)과 반도체 소자부(D10) 및 상부 몰딩층(C10) 사이의 열팽창 계수의 차이로 인해 소자 구조체(DS10)가 아래로 볼록하게(즉, U자형으로) 변형되는 문제가 발생할 수 있다. 여기서, 상기 변형의 형태는 도 3의 상부에 도시된 점선 라인과 유사할 수 있다. 이와 같이, 소자 구조체(DS10)가 아래로 볼록하게(즉, U자형으로) 변형된 상태에서는, 석션홀(SH10)을 통해서 석션 압력을 인가하더라도, 소자 구조체(DS10)의 가장자리 부분이 제 1 몰드 부재(MT10)에 잘 밀착되지 않을 수 있다. 따라서, 석션 과정에서 작업자가 소자 구조체(DS10)의 일부를 강제로 변형시켜 제 1 몰드 부재(MT10)에 밀착시킬 필요가 있다. 이로 인해, 언더필 공정의 작업성이 떨어질 수 있다. Referring to FIG. 3 , when the underfill process is performed by directly disposing the device structure DS10 on the first mold member MT10 without the first release film RF10 described with reference to FIGS. 1A to 1C , heating to a predetermined temperature When the device structure DS10 is loaded on the first mold member MT10 , the device structure DS10 is loaded due to a difference in the coefficient of thermal expansion between the circuit board S10 , the semiconductor device part D10 , and the upper molding layer C10 . There may be a problem in that the structure DS10 is deformed downward to be convex (ie, in a U-shape). Here, the shape of the deformation may be similar to the dotted line shown in the upper part of FIG. 3 . In this way, in a state in which the device structure DS10 is deformed to be convex downward (ie, in a U-shape), even when a suction pressure is applied through the suction hole SH10 , the edge of the device structure DS10 is formed by the first mold. It may not adhere well to the member MT10. Accordingly, it is necessary for the operator to forcibly deform a portion of the device structure DS10 to adhere to the first mold member MT10 during the suction process. For this reason, workability of the underfill process may be deteriorated.

그러나, 본 발명의 실시예에 따르면, 도 1a 내지 도 1c를 참조하여 설명한 바와 같이, 도 2 및 도 3과 같은 비교예의 문제점들을 원천적으로 또는 효과적으로 해결할 수 있다. 따라서, 언더필 공정의 작업성 및 공정 효율이 상당히 향상되는 효과를 얻을 수 있다. However, according to the embodiment of the present invention, as described with reference to FIGS. 1A to 1C , the problems of the comparative examples shown in FIGS. 2 and 3 can be fundamentally or effectively solved. Accordingly, it is possible to obtain the effect that the workability and process efficiency of the underfill process are significantly improved.

도 4는 본 발명의 일 실시예에 따른 언더필 형성 방법에서 이형 필름에 통기홀이 형성되는 과정을 설명하기 위한 모식도이다. 4 is a schematic diagram for explaining a process of forming a ventilation hole in a release film in the underfill forming method according to an embodiment of the present invention.

도 4를 참조하면, 석션홀(SH10)을 갖는 제 1 몰드 부재(MT10) 상에 제 1 이형 필름(RF10)을 배치시키고, 석션홀(SH10)을 통해 흡입 압력을 인가하면, 석션홀(SH10)에 대향하는 제 1 이형 필름(RF10)의 일부가 석션홀(SH10)을 따라 풍선처럼 인장 변형되면서 최종적으로 파열되면서, 제 1 이형 필름(RF10)에 통기홀(AH10)을 형성할 수 있다. 이때, 제 1 이형 필름(RF10)은 열경화성(thermosetting) 고분자 필름일 수 있다. 이 경우, 제 1 이형 필름(RF10)은 열경화성 고분자 필름의 특성상 어느 정도 단단한 물성을 갖기 때문에, 흡입 압력을 버티다가 파열되면서, 즉, 터지면서 통기홀(AH10)이 형성될 수 있다. 제 1 이형 필름(RF10)에서 석션홀(SH10)에 대응하는 부분이 흡입 압력에 의해 스트레스(stress)를 받다가 통기홀(AH10)이 형성되면 스트레스가 해소되면서, 그에 따라, 통기홀(AH10)의 형태가 다소 조정될 수 있다. 결과적으로, 도 4의 가장 오른쪽 도면과 같은 통기홀(AH10)이 형성될 수 있다. 따라서, 제 1 이형 필름(RF10)에서 통기홀(AH10)의 주변부는 석션홀(SH10)의 내부로 인입되지 않거나 거의 인입되지 않을 수 있다. Referring to FIG. 4 , when the first release film RF10 is disposed on the first mold member MT10 having the suction hole SH10 and suction pressure is applied through the suction hole SH10, the suction hole SH10 ), a portion of the first release film RF10 facing the suction hole SH10 is tensilely deformed like a balloon and finally ruptured, thereby forming a ventilation hole AH10 in the first release film RF10. In this case, the first release film RF10 may be a thermosetting polymer film. In this case, since the first release film RF10 has hard physical properties due to the characteristics of the thermosetting polymer film, the vent hole AH10 may be formed as it ruptures while resisting the suction pressure. When the portion corresponding to the suction hole SH10 in the first release film RF10 is stressed by the suction pressure and the ventilation hole AH10 is formed, the stress is relieved, and accordingly, the ventilation hole AH10 The shape can be adjusted somewhat. As a result, the ventilation hole AH10 as shown in the rightmost view of FIG. 4 may be formed. Accordingly, in the first release film RF10 , the peripheral portion of the ventilation hole AH10 may not or hardly be introduced into the suction hole SH10 .

도 5는 비교예에 따른 언더필 형성 방법에서 이형 필름에 통기홀이 형성되는 과정을 설명하기 위한 모식도이다. 5 is a schematic diagram for explaining a process of forming a ventilation hole in a release film in the method for forming an underfill according to a comparative example.

도 5를 참조하면, 석션홀(SH10)을 갖는 제 1 몰드 부재(MT10) 상에 이형 필름(RF10')을 배치시키고, 석션홀(SH10)을 통해 흡입 압력을 인가하여 이형 필름(RF10')에 통기홀(AH10')을 형성할 수 있다. 이때, 이형 필름(RF10')은 열가소성 고분자 필름일 수 있다. 이 경우, 이형 필름(RF10')은 가열 온도 및 흡입 압력에 의해 석션홀(SH10) 내부로 비교적 깊이 침투하도록 늘어날 수 있고, 늘어난 부분의 하단이 파열되면서 통기홀(AH10')이 형성될 수 있다. 열가소성 고분자 필름의 특성상, 통기홀(AH10')이 형성된 후에도, 이형 필름(RF10')에서 석션홀(SH10) 내부로 늘어난(침투한) 부분은 그 상태를 유지할 수 있다. 따라서, 이 경우, 이형 필름(RF10')에 의해 석션홀(SH10)의 일부가 막히는 등의 문제가 발생할 가능성이 있다. 그러므로, 열가소성 고분자 필름 대신에 상기한 열경화성 고분자 필름을 사용하는 것이 보다 바람직할 수 있다. Referring to FIG. 5 , a release film RF10 ′ is disposed on the first mold member MT10 having a suction hole SH10 , and suction pressure is applied through the suction hole SH10 to apply a suction pressure to the release film RF10 ′. A ventilation hole AH10' may be formed in the . In this case, the release film RF10' may be a thermoplastic polymer film. In this case, the release film RF10' may be stretched to penetrate relatively deeply into the suction hole SH10 by the heating temperature and suction pressure, and the vent hole AH10' may be formed as the lower end of the stretched portion is ruptured. . Due to the characteristics of the thermoplastic polymer film, even after the ventilation hole AH10 ′ is formed, the portion extending (penetrating) into the suction hole SH10 from the release film RF10 ′ may maintain its state. Accordingly, in this case, there is a possibility that a problem such as a part of the suction hole SH10 being blocked by the release film RF10 ′ may occur. Therefore, it may be more preferable to use the above-described thermosetting polymer film instead of the thermoplastic polymer film.

도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 언더필 형성 방법을 설명하기 위한 단면도이다. 6A to 6D are cross-sectional views for explaining a method of forming an underfill according to another embodiment of the present invention.

도 6a를 참조하면, 적어도 하나의 벤트홀(VH10)을 갖는 회로 기판(S10), 회로 기판(S10) 상에 탑재된 복수의 반도체 소자부(D10) 및 회로 기판(S10)과 복수의 반도체 소자부(D10) 사이에 배치된 복수의 전기적 연결 부재(B10)를 포함하는 소자 구조체(DS10a)를 마련할 수 있다. 이때, 각각의 반도체 소자부(D10) 상에는 도 1a에서와 같은 상부 몰딩층(도 1a의 C10)이 구비되지 않을 수 있다. 복수의 석션홀(SH10)을 갖는 제 1 몰드 부재(MT10)를 마련한 후, 제 1 몰드 부재(MT10) 상에 제 1 이형 필름(RF10)을 배치할 수 있고, 제 1 이형 필름(RF10) 상에 소자 구조체(DS10a)를 배치할 수 있다. 제 1 이형 필름(RF10)은 열경화성 고분자 필름일 수 있다. 예를 들어, 제 1 이형 필름(RF10)은 열경화성 폴리우레탄계 고분자 필름일 수 있다. 도 6a의 구조는 반도체 소자부(D10) 상에 상부 몰딩층(도 1a의 C10)이 구비되지 않은 것을 제외하면 도 1a의 구조와 동일하거나 실질적으로 동일할 수 있다. 따라서, 도 1a에서 설명한 특징들은 도 6a에도 그대로 적용될 수 있다. Referring to FIG. 6A , a circuit board S10 having at least one vent hole VH10, a plurality of semiconductor device units D10 mounted on the circuit board S10, and the circuit board S10 and a plurality of semiconductor devices A device structure DS10a including a plurality of electrical connection members B10 disposed between the portions D10 may be provided. In this case, the upper molding layer ( C10 of FIG. 1A ) as shown in FIG. 1A may not be provided on each semiconductor device part D10 . After preparing the first mold member MT10 having the plurality of suction holes SH10 , the first release film RF10 may be disposed on the first mold member MT10 , and on the first release film RF10 . A device structure DS10a may be disposed on the . The first release film RF10 may be a thermosetting polymer film. For example, the first release film RF10 may be a thermosetting polyurethane-based polymer film. The structure of FIG. 6A may be the same as or substantially the same as that of FIG. 1A except that the upper molding layer (C10 of FIG. 1A ) is not provided on the semiconductor device part D10 . Accordingly, the features described in FIG. 1A may be directly applied to FIG. 6A as well.

도 6b를 참조하면, 복수의 석션홀(SH10)에 제 1 흡입 압력을 인가하여 제 1 이형 필름(RF10)에 복수의 통기홀(AH10)을 형성할 수 있다. 이러한 도 6b의 공정은 도 1b에서 설명한 공정과 동일하거나 실질적으로 동일할 수 있다. 따라서, 도 1b에서 설명한 공정 조건 및 특징들은 도 6b에도 그대로 적용될 수 있다. Referring to FIG. 6B , a plurality of ventilation holes AH10 may be formed in the first release film RF10 by applying a first suction pressure to the plurality of suction holes SH10 . The process of FIG. 6B may be the same as or substantially the same as the process described with reference to FIG. 1B. Accordingly, the process conditions and characteristics described in FIG. 1B may be directly applied to FIG. 6B as well.

도 6b에서와 같이, 상기 제 1 흡입 압력을 이용해서 복수의 통기홀(AH10)을 형성할 경우, 복수의 통기홀(AH10)이 형성되면서 복수의 통기홀(AH10)을 통한 순간적인 강한 진공 압력으로 그 위쪽의 소자 구조체(DS10a)를 강하게 흡착하여 아래쪽으로 잡아 당겨줄 수 있다. 따라서, 상기한 가열로 인해 소자 구조체(DS10a)가 아래로 볼록하게(즉, U자형으로) 변형되어 있었다고 하더라도, 복수의 통기홀(AH10)이 형성되고 강한 진공 압력이 소자 구조체(DS10a)에 인가됨에 따라, 소자 구조체(DS10a)는 평탄한 구조를 이루면서 제 1 몰드 부재(MT10) 쪽으로 밀착(흡착)되어 고정될 수 있다. 이와 관련해서, 언더필 공정의 작업성이 향상되는 효과를 얻을 수 있다. As shown in FIG. 6B , when the plurality of ventilation holes AH10 are formed using the first suction pressure, the plurality of ventilation holes AH10 are formed and instantaneous strong vacuum pressure through the plurality of ventilation holes AH10 is formed. As a result, it is possible to strongly adsorb the device structure DS10a above it and pull it downward. Therefore, even if the device structure DS10a is deformed to be convex downward (that is, in a U-shape) due to the above heating, a plurality of ventilation holes AH10 are formed and a strong vacuum pressure is applied to the device structure DS10a. Accordingly, the device structure DS10a may be fixedly adhered to (adsorbed) toward the first mold member MT10 while forming a flat structure. In this regard, the effect of improving the workability of the underfill process can be obtained.

도 6c를 참조하면, 소자 구조체(DS10a) 상에 제 1 몰드 부재(MT10)와 대향하는 제 2 몰드 부재(MT20)를 배치할 수 있다. 이때, 제 2 몰드 부재(MT20)와 소자 구조체(DS10a) 사이에 제 2 이형 필름(RF20)을 개재시킬 수 있다. 제 2 몰드 부재(MT20)는 제 2 몰딩 툴 부재(장치부)라고 할 수 있다. 제 2 몰드 부재(MT20)는 금형 부재일 수 있고, 상부 금형이라고 할 수 있다. 제 2 이형 필름(RF20)은 제 1 이형 필름(RF10)과 동일한 필름일 수 있지만, 다른 필름일 수도 있다. Referring to FIG. 6C , a second mold member MT20 facing the first mold member MT10 may be disposed on the device structure DS10a. In this case, the second release film RF20 may be interposed between the second mold member MT20 and the device structure DS10a. The second mold member MT20 may be referred to as a second molding tool member (device unit). The second mold member MT20 may be a mold member, and may be referred to as an upper mold. The second release film RF20 may be the same film as the first release film RF10 , but may be a different film.

제 2 몰드 부재(MT20)의 하면부에는 제 1 지지핀부(P10)가 삽입되는 제 1 삽입홈(G1) 및 제 2 지지핀부(P20)가 삽입되는 제 2 삽입홈(G2)이 구비될 수 있다. 제 1 및 제 2 삽입홈(G1, G2) 내에 각각 제 1 및 제 2 지지핀부(P10, P20)가 삽입되도록 제 2 몰드 부재(MT20)를 제 1 몰드 부재(MT10) 상에 배치시킬 수 있다. 그러나, 여기에 도시된 사이의 제 1 몰드 부재(MT10)와 제 2 몰드 부재(MT20) 사이의 결합 관계는 예시적인 것에 불과하고, 이는 다양하게 변화될 수 있다. 또한, 제 1 및 제 2 지지핀부(P10, P20)와 제 2 이형 필름(RF20) 사이의 배치 관계도 예시적인 것이고, 다양하게 변화될 수 있다. A first insertion groove G1 into which the first support pin portion P10 is inserted and a second insertion groove G2 into which the second support pin portion P20 is inserted may be provided on the lower surface of the second mold member MT20. have. The second mold member MT20 may be disposed on the first mold member MT10 so that the first and second support pin parts P10 and P20 are respectively inserted into the first and second insertion grooves G1 and G2. . However, the coupling relationship between the first mold member MT10 and the second mold member MT20 illustrated here is merely exemplary, and may be variously changed. Also, the arrangement relationship between the first and second support pin portions P10 and P20 and the second release film RF20 is exemplary and may be variously changed.

도 6c에 도시하지는 않았지만, 도 6c의 단계에서도 도 6b에서 설명한 상기 제 1 석션 압력을 계속해서 복수의 석션홀(SH10)에 인가할 수 있다. 즉, 도 6b에서 설명한 상기 제 1 석션 압력은 도 6c의 단계에서도 계속해서 복수의 석션홀(SH10)에 인가될 수 있다. Although not shown in FIG. 6C , the first suction pressure described with reference to FIG. 6B may be continuously applied to the plurality of suction holes SH10 even in the step of FIG. 6C . That is, the first suction pressure described with reference to FIG. 6B may be continuously applied to the plurality of suction holes SH10 even in the step of FIG. 6C .

도 6d를 참조하면, 복수의 석션홀(SH10)에 제 2 흡입 압력을 인가하여 복수의 석션홀(SH10) 및 복수의 통기홀(AH10)을 통해 제 1 이형 필름(RF10) 위쪽의 기체를 석션하면서 복수의 전기적 연결 부재(B10) 사이 및 그 주위에 언더필(underfill) 물질을 충진하는 언더필 공정을 수행할 수 있다. 이때, 상기 언더필 공정은 MUF(molded underfill) 공정일 수 있다. 즉, 복수의 전기적 연결 부재(B10) 사이 및 그 주위에 언더필 물질을 충진하면서 복수의 반도체 소자부(D10)의 상면 및 그 주변 영역까지 언더필 물질로 몰딩할 수 있다. 그 결과, 복수의 반도체 소자부(D10)의 상면 및 그 주변 영역과 복수의 전기적 연결 부재(B10) 사이 및 그 주위에 MUF 물질층(MF10)이 형성될 수 있다. MUF 물질층(MF10)은 언더필 물질층을 포함한다고 할 수 있다. 상기 언더필 물질은 EMC 등의 물질을 포함할 수 있고, 소정의 방법을 통해 제 1 몰드 부재(MT10)와 제 2 몰드 부재(MT20) 사이로 주입될 수 있다. Referring to FIG. 6D , the gas above the first release film RF10 is sucked through the plurality of suction holes SH10 and the plurality of ventilation holes AH10 by applying a second suction pressure to the plurality of suction holes SH10. An underfill process of filling an underfill material between and around the plurality of electrical connection members B10 may be performed while doing so. In this case, the underfill process may be a molded underfill (MUF) process. That is, while filling the underfill material between and around the plurality of electrical connection members B10 , the upper surfaces of the plurality of semiconductor device portions D10 and surrounding areas may be molded with the underfill material. As a result, the MUF material layer MF10 may be formed between and around the top surfaces and peripheral regions of the plurality of semiconductor device portions D10 and the plurality of electrical connection members B10 . The MUF material layer MF10 may include an underfill material layer. The underfill material may include a material such as EMC, and may be injected between the first mold member MT10 and the second mold member MT20 through a predetermined method.

상기 제 2 흡입 압력은, 예컨대, 약 20 KPa ∼ 200 KPa 정도의 범위일 수 있다. 상기 제 2 흡입 압력은 도 6b에서 설명한 상기 제 1 흡입 압력과 동일하거나 실질적으로 더 작을 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 제 2 흡입 압력은 상기 제 1 흡입 압력보다 더 클 수도 있다. 또한, MUF 물질층(MF10)을 형성하는 단계에서 제 1 몰드 부재(MT10)의 온도는 약 50 ℃ ∼ 250 ℃ 정도의 범위로 제어될 수 있다. 이러한 조건들을 만족할 때, MUF 물질층(MF10)의 형성이 보다 용이하게 이루어질 수 있다. The second suction pressure may be, for example, in the range of about 20 KPa to 200 KPa. The second suction pressure may be equal to or substantially smaller than the first suction pressure described with reference to FIG. 6B . However, the present invention is not limited thereto, and the second suction pressure may be greater than the first suction pressure. Also, in the step of forming the MUF material layer MF10 , the temperature of the first mold member MT10 may be controlled in a range of about 50° C. to about 250° C. When these conditions are satisfied, the MUF material layer MF10 may be more easily formed.

MUF 물질층(MF10)을 형성하는 단계에서 언더필 물질의 일부는 회로 기판(S10)의 벤트홀(VH10)을 통과하여 제 1 이형 필름(RF10)의 상면에 접촉될 수 있다. 이때, 벤드홀(VH10)과 통기홀(AH10)은 중첩되지 않고 수평 방향으로 이격되어 있기 때문에, 벤트홀(VH10)을 통과해서 나온 상기 언더필 물질은 통기홀(AH10)이나 그 아래의 석션홀(SH10)로는 들어가지 않을 수 있다. 본 발명의 실시예에서는 통기홀(AH10)이 형성된 제 1 이형 필름(RF10)을 사용함으로써, 벤트홀(VH10)을 통과해서 나온 상기 언더필 물질이 제 1 몰드 부재(MT10)(즉, 하부 금형)의 표면을 오염시키는 문제를 원천적으로 방지할 수 있다. 따라서, 한번의 언더필 공정을 수행한 후, 제 1 몰드 부재(MT10)(즉, 하부 금형)의 표면에 대한 별도의 세정 공정 없이, 다음 번 언더필 공정을 수행할 수 있다. 따라서, 언더필 공정의 작업성 및 효율이 크게 향상될 수 있다. In the step of forming the MUF material layer MF10 , a portion of the underfill material may pass through the vent hole VH10 of the circuit board S10 to contact the upper surface of the first release film RF10 . At this time, since the bend hole VH10 and the vent hole AH10 do not overlap and are spaced apart in the horizontal direction, the underfill material passing through the vent hole VH10 is the vent hole AH10 or a suction hole below it ( SH10) may not be entered. In the embodiment of the present invention, by using the first release film RF10 in which the ventilation hole AH10 is formed, the underfill material passing through the vent hole VH10 is transferred to the first mold member MT10 (ie, the lower mold). It is possible to fundamentally prevent the problem of contaminating the surface of Accordingly, after performing one underfill process, the next underfill process may be performed without a separate cleaning process for the surface of the first mold member MT10 (ie, the lower mold). Accordingly, workability and efficiency of the underfill process may be greatly improved.

도 1a 내지 도 1c의 방법 또는 도 6a 내지 도 6d의 방법을 이용해서 언더필 공정을 수행한 후, 언더필된 소자 구조체를 제 1 몰드 부재(MT10) 및 제 1 이형 필름(RF10)으로부터 분리한 후, 상기 언더필된 소자 구조체를 복수의 단위 소자로 분할함으로써, 반도체 패키지(즉, 반도체 패키지 소자)를 제조할 수 있다. After performing the underfill process using the method of FIGS. 1A to 1C or the method of FIGS. 6A to 6D , the underfilled device structure is separated from the first mold member MT10 and the first release film RF10, By dividing the underfilled device structure into a plurality of unit devices, a semiconductor package (ie, a semiconductor package device) may be manufactured.

도 7a 및 도 7b는 본 발명의 일 실시예에 따른 것으로, 언더필된 소자 구조체(100)를 복수의 단위 소자(10)로 분할하는 과정을 보여주는 평면도이다. 7A and 7B are plan views illustrating a process of dividing the underfilled device structure 100 into a plurality of unit devices 10 according to an embodiment of the present invention.

도 7a를 참조하면, 언더필된 소자 구조체(100)는 도 1a 내지 도 1c 또는 도 6a 내지 도 6d의 방법으로 형성된 것일 수 있다. 여기서, 참조번호 S10은 회로 기판을 나타내고, D10은 반도체 소자부를 나타낸다. Referring to FIG. 7A , the underfilled device structure 100 may be formed by the method of FIGS. 1A to 1C or 6A to 6D . Here, reference numeral S10 denotes a circuit board, and D10 denotes a semiconductor element part.

도 7b를 참조하면, 언더필된 소자 구조체(도 7a의 100)를 복수의 단위 소자(10)로 분할할 수 있다. 각각의 단위 소자(10)는 반도체 소자부(D10)를 포함할 수 있다. 단위 소자(10)는 패키지된 반도체 소자, 즉, 반도체 패키지 소자라고 할 수 있다. Referring to FIG. 7B , the underfilled device structure ( 100 of FIG. 7A ) may be divided into a plurality of unit devices 10 . Each unit device 10 may include a semiconductor device portion D10. The unit device 10 may be referred to as a packaged semiconductor device, that is, a semiconductor package device.

이상에서 설명한 본 발명의 실시예들에 따르면, 반도체 패키지의 제조 과정에서 언더필 공정시 몰드 장치(즉, 금형)가 오염되는 문제를 방지함으로써 공정 효율을 크게 개선할 수 있다. 또한, 본 발명의 실시예들에 따르면, 반도체 패키지의 제조 과정에서 언더필 공정시 몰드 장치(즉, 금형) 상에서 기판의 변형에 의한 작업성 저하 문제를 효과적으로 해소할 수 있다. 실시예들에 따르면, 상당히 간단한 방법을 이용해서 몰드 장치(즉, 금형)의 오염을 원천적으로 방지하면서 기판 변형에 의한 문제를 효과적으로 해소할 수 있기 때문에, 저비용으로 높은 공정 개선 효과를 얻을 수 있다. According to the embodiments of the present invention described above, process efficiency can be greatly improved by preventing the problem of contamination of the mold device (ie, the mold) during the underfill process during the manufacturing process of the semiconductor package. In addition, according to embodiments of the present invention, it is possible to effectively solve a problem of deterioration of workability due to deformation of a substrate on a mold device (ie, a mold) during an underfill process during a manufacturing process of a semiconductor package. According to embodiments, since the problem due to substrate deformation can be effectively solved while fundamentally preventing contamination of the mold apparatus (ie, the mold) using a fairly simple method, a high process improvement effect can be obtained at low cost.

본 발명의 실시예에 따른 기술들은 MUF(molded underfill) 공정 뿐 아니라 다양한 언더필 공정에 적용될 수 있다. 즉, 실시예에 따른 기술들은 회로 기판에 벤트홀(수지 관통홀)이 형성되고, 하부 금형의 석션홀을 통해 회로 기판을 하부 금형 쪽으로 밀착하게 하는 다양한 언더필 공정에 적용될 수 있다. 또한, 실시예에 따른 기술들은 BGA(ball grid array), CSP(chip scale package), 플립칩(flip chip), TSV(through silicon via) 등 언더필 공정을 통해 제조될 수 있는 모든 종류의 반도체 패키지 생산에 적용될 수 있다. Techniques according to an embodiment of the present invention may be applied to various underfill processes as well as a molded underfill (MUF) process. That is, the techniques according to the embodiment can be applied to various underfill processes in which a vent hole (resin through hole) is formed in the circuit board and the circuit board is brought into close contact with the lower mold through the suction hole of the lower mold. In addition, the techniques according to the embodiment produce all kinds of semiconductor packages that can be manufactured through an underfill process, such as a ball grid array (BGA), a chip scale package (CSP), a flip chip, and a through silicon via (TSV). can be applied to

본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1a 내지 도 1c, 도 4, 도 6a 내지 도 6d, 도 7a 및 도 7b를 참조하여 설명한 실시예에 따른 언더필 형성 방법 및 이를 적용한 반도체 패키지의 제조 방법이, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다. In the present specification, preferred embodiments of the present invention have been disclosed, and although specific terms are used, these are only used in a general sense to easily explain the technical content of the present invention and help the understanding of the present invention, and to limit the scope of the present invention. It is not meant to be limiting. It will be apparent to those of ordinary skill in the art to which the present invention pertains that other modifications based on the technical spirit of the present invention can be implemented in addition to the embodiments disclosed herein. Those of ordinary skill in the art will recognize the method for forming underfill according to the embodiment described with reference to FIGS. 1A to 1C, 4, 6A to 6D, and 7A and 7B and manufacturing a semiconductor package to which the method is applied. It will be appreciated that the method may be variously substituted, changed, and modified without departing from the spirit of the present invention. Therefore, the scope of the invention should not be determined by the described embodiments, but should be determined by the technical idea described in the claims.

* 도면의 주요 부분에 대한 부호설명 *
AH10 : 통기홀 B10 : 전기적 연결 부재
C10 : 상부 몰딩층 D10 : 반도체 소자부
DS10, DS10a : 소자 구조체 F10 : 언더필 물질층
G1, G2 : 삽입홈 MF10 : MUF 물질층
MT10 : 제 1 몰드 부재 MT20 : 제 2 몰드 부재
P10, P20 : 지지핀부 RF10 : 제 1 이형 필름
RF20 : 제 2 이형 필름 S10 : 회로 기판
SH10 : 석션홀 TH1, TH2 : 관통홀
VH10 : 벤트홀 10 : 단위 소자
100 : 언더필된 소자 구조체
* Explanation of symbols for the main parts of the drawing *
AH10: Ventilation hole B10: Electrical connection member
C10: upper molding layer D10: semiconductor element part
DS10, DS10a: device structure F10: underfill material layer
G1, G2: insertion groove MF10: MUF material layer
MT10: first mold member MT20: second mold member
P10, P20: support pin RF10: first release film
RF20: second release film S10: circuit board
SH10 : Suction hole TH1, TH2 : Through hole
VH10: vent hole 10: unit element
100: underfilled device structure

Claims (27)

적어도 하나의 벤트홀(vent hole)을 갖는 회로 기판, 상기 회로 기판 상에 탑재된 복수의 반도체 소자부 및 상기 회로 기판과 상기 복수의 반도체 소자부 사이에 배치된 복수의 전기적 연결 부재를 포함하는 소자 구조체를 마련하는 단계;
복수의 석션홀(suction hole)을 갖는 제 1 몰드 부재 상에 제 1 이형 필름(release film)을 배치하는 단계;
상기 제 1 이형 필름 상에 상기 소자 구조체를 배치하되, 상기 회로 기판이 상기 제 1 이형 필름과 마주하도록 상기 소자 구조체를 배치하는 단계;
상기 복수의 석션홀에 제 1 흡입 압력을 인가하여 상기 제 1 이형 필름의 상기 복수의 석션홀에 대응하는 위치에 복수의 통기홀을 형성하는 단계; 및
상기 복수의 석션홀에 제 2 흡입 압력을 인가하여 상기 복수의 석션홀 및 상기 복수의 통기홀을 통해 상기 제 1 이형 필름 위쪽의 기체를 석션하면서 상기 복수의 전기적 연결 부재 사이 및 그 주위에 언더필(underfill) 물질을 충전하는 단계를 포함하고, 상기 언더필 물질을 충전하는 단계에서 상기 회로 기판의 상기 벤트홀은 상기 언더필 물질의 일부를 상기 제 1 이형 필름 쪽으로 통과시키는 역할을 하도록 구성된, 언더필 형성 방법.
A device comprising: a circuit board having at least one vent hole; a plurality of semiconductor device portions mounted on the circuit board; and a plurality of electrical connection members disposed between the circuit board and the plurality of semiconductor device portions providing a structure;
disposing a first release film on a first mold member having a plurality of suction holes;
disposing the device structure on the first release film, and disposing the device structure so that the circuit board faces the first release film;
forming a plurality of ventilation holes at positions corresponding to the plurality of suction holes of the first release film by applying a first suction pressure to the plurality of suction holes; and
Underfill ( filling an underfill material, wherein in the filling the underfill material the vent hole of the circuit board is configured to serve to pass a portion of the underfill material toward the first release film.
제 1 항에 있어서,
상기 제 1 이형 필름은 열경화성(thermosetting) 고분자 필름인 언더필 형성 방법.
The method of claim 1,
The first release film is a thermosetting (thermosetting) polymer film underfill forming method.
제 2 항에 있어서,
상기 제 1 이형 필름은 열경화성 폴리우레탄계 고분자 필름인 언더필 형성 방법.
3. The method of claim 2,
The first release film is a thermosetting polyurethane-based polymer film underfill forming method.
제 1 항에 있어서,
상기 제 1 이형 필름은 15 ㎛ ∼ 60 ㎛ 범위의 두께를 갖는 언더필 형성 방법.
The method of claim 1,
The first release film is an underfill forming method having a thickness in the range of 15 μm to 60 μm.
제 1 항에 있어서,
상기 제 1 흡입 압력은 20 KPa ∼ 90 KPa 범위인 언더필 형성 방법.
The method of claim 1,
wherein the first suction pressure is in the range of 20 KPa to 90 KPa.
제 1 항에 있어서,
상기 복수의 통기홀을 형성하는 단계에서 상기 제 1 몰드 부재의 온도는 50 ℃ ∼ 250 ℃ 범위인 언더필 형성 방법.
The method of claim 1,
In the forming of the plurality of vent holes, the temperature of the first mold member is in the range of 50°C to 250°C.
제 1 항에 있어서,
상기 복수의 통기홀은 0.05 mm ∼ 8 mm 범위의 직경을 갖는 언더필 형성 방법.
The method of claim 1,
The plurality of vent holes have a diameter in the range of 0.05 mm to 8 mm.
제 1 항에 있어서,
상기 제 1 몰드 부재는 제 1 가장자리 영역에 배치된 제 1 지지핀부 및 제 2 가장자리 영역에 배치된 제 2 지지핀부를 포함하고,
상기 제 1 이형 필름은 상기 제 1 지지핀부에 대응하는 위치에 형성된 제 1 관통홀 및 상기 제 2 지지핀부에 대응하는 위치에 형성된 제 2 관통홀을 포함하며,
상기 제 1 몰드 부재 상에 상기 제 1 이형 필름을 배치하는 단계에서 상기 제 1 관통홀에 상기 제 1 지지핀부를 삽입하고, 상기 제 2 관통홀에 상기 제 2 지지핀부를 삽입하는 언더필 형성 방법.
The method of claim 1,
The first mold member includes a first support pin portion disposed on a first edge region and a second support pin portion disposed on a second edge region;
The first release film includes a first through hole formed at a position corresponding to the first support pin portion and a second through hole formed at a position corresponding to the second support pin portion,
In the disposing of the first release film on the first mold member, the underfill forming method includes inserting the first support pin part into the first through hole and inserting the second support pin part into the second through hole.
제 1 항에 있어서,
상기 언더필 물질을 충진하는 단계에서 상기 언더필 물질의 일부는 상기 회로 기판의 상기 벤트홀을 통과하여 상기 제 1 이형 필름의 상면에 접촉되는 언더필 형성 방법.
The method of claim 1,
In the step of filling the underfill material, a portion of the underfill material passes through the vent hole of the circuit board and contacts the upper surface of the first release film.
제 1 항에 있어서,
상기 언더필 물질을 충진하는 단계 전, 상기 소자 구조체 상에 상기 제 1 몰드 부재와 대향하는 제 2 몰드 부재를 배치하되, 상기 제 2 몰드 부재와 상기 소자 구조체 사이에 제 2 이형 필름이 개재된 상태로 상기 제 2 몰드 부재를 배치하는 단계를 더 포함하고,
상기 제 2 몰드 부재를 배치하는 단계 후, 상기 언더필 물질을 충전하는 단계를 MUF(molded underfill) 공정으로 수행하고, 여기서, 상기 MUF 공정은 상기 복수의 전기적 연결 부재 사이 및 그 주위에 상기 언더필 물질을 충전하면서 상기 복수의 반도체 소자부의 상면 및 그 주변을 상기 언더필 물질로 몰딩하는 공정인 언더필 형성 방법.
The method of claim 1,
Before the filling of the underfill material, a second mold member facing the first mold member is disposed on the device structure, with a second release film interposed between the second mold member and the device structure further comprising disposing the second mold member;
After disposing the second mold member, the step of filling the underfill material is performed as a molded underfill (MUF) process, wherein the MUF process deposits the underfill material between and around the plurality of electrically connecting members. The underfill forming method is a process of molding an upper surface and a periphery of the plurality of semiconductor device parts with the underfill material while charging.
반도체 패키지의 제조 방법으로서,
적어도 하나의 벤트홀(vent hole)을 갖는 회로 기판, 상기 회로 기판 상에 탑재된 복수의 반도체 소자부 및 상기 회로 기판과 상기 복수의 반도체 소자부 사이에 배치된 복수의 전기적 연결 부재를 포함하는 소자 구조체를 마련하는 단계;
복수의 석션홀(suction hole)을 갖는 제 1 몰드 부재 상에 제 1 이형 필름(release film)을 배치하는 단계;
상기 제 1 이형 필름 상에 상기 소자 구조체를 배치하되, 상기 회로 기판이 상기 제 1 이형 필름과 마주하도록 상기 소자 구조체를 배치하는 단계;
상기 복수의 석션홀에 제 1 흡입 압력을 인가하여 상기 제 1 이형 필름의 상기 복수의 석션홀에 대응하는 위치에 복수의 통기홀을 형성하는 단계;
상기 복수의 석션홀에 제 2 흡입 압력을 인가하여 상기 복수의 석션홀 및 상기 복수의 통기홀을 통해 상기 제 1 이형 필름 위쪽의 기체를 석션하면서 상기 복수의 전기적 연결 부재 사이 및 그 주위에 언더필 물질을 충전하는 단계;
상기 언더필 물질이 형성된 상기 소자 구조체를 상기 제 1 몰드 부재와 상기 제 1 이형 필름으로부터 분리하는 단계; 및
상기 소자 구조체를 복수의 단위 소자로 분할하는 단계를 포함하고,
상기 언더필 물질을 충전하는 단계에서 상기 회로 기판의 상기 벤트홀은 상기 언더필 물질의 일부를 상기 제 1 이형 필름 쪽으로 통과시키는 역할을 하도록 구성된, 반도체 패키지의 제조 방법.
A method for manufacturing a semiconductor package, comprising:
A device comprising: a circuit board having at least one vent hole; a plurality of semiconductor device portions mounted on the circuit board; and a plurality of electrical connection members disposed between the circuit board and the plurality of semiconductor device portions providing a structure;
disposing a first release film on a first mold member having a plurality of suction holes;
disposing the device structure on the first release film, and disposing the device structure so that the circuit board faces the first release film;
forming a plurality of ventilation holes at positions corresponding to the plurality of suction holes of the first release film by applying a first suction pressure to the plurality of suction holes;
An underfill material between and around the plurality of electrical connection members while suctioning gas above the first release film through the plurality of suction holes and the plurality of ventilation holes by applying a second suction pressure to the plurality of suction holes charging;
separating the device structure on which the underfill material is formed from the first mold member and the first release film; and
dividing the device structure into a plurality of unit devices;
and the vent hole of the circuit board in the step of filling the underfill material is configured to serve to pass a portion of the underfill material toward the first release film.
제 11 항에 있어서,
상기 제 1 이형 필름은 열경화성 고분자 필름인 반도체 패키지의 제조 방법.
12. The method of claim 11,
The first release film is a method of manufacturing a semiconductor package which is a thermosetting polymer film.
제 12 항에 있어서,
상기 제 1 이형 필름은 열경화성 폴리우레탄계 고분자 필름인 반도체 패키지의 제조 방법.
13. The method of claim 12,
The first release film is a method of manufacturing a semiconductor package that is a thermosetting polyurethane-based polymer film.
제 11 항에 있어서,
상기 제 1 이형 필름은 15 ㎛ ∼ 60 ㎛ 범위의 두께를 갖는 반도체 패키지의 제조 방법.
12. The method of claim 11,
The first release film is a method of manufacturing a semiconductor package having a thickness in the range of 15㎛ ~ 60㎛.
제 11 항에 있어서,
상기 제 1 흡입 압력은 20 KPa ∼ 90 KPa 범위인 반도체 패키지의 제조 방법.
12. The method of claim 11,
The first suction pressure is in the range of 20 KPa to 90 KPa.
제 11 항에 있어서,
상기 복수의 통기홀을 형성하는 단계에서 상기 제 1 몰드 부재의 온도는 50 ℃ ∼ 250 ℃ 범위인 반도체 패키지의 제조 방법.
12. The method of claim 11,
In the forming of the plurality of ventilation holes, the temperature of the first mold member is in the range of 50°C to 250°C.
제 11 항에 있어서,
상기 복수의 통기홀은 0.05 mm ∼ 8 mm 범위의 직경을 갖는 반도체 패키지의 제조 방법.
12. The method of claim 11,
The method of manufacturing a semiconductor package wherein the plurality of ventilation holes have a diameter in the range of 0.05 mm to 8 mm.
제 11 항에 있어서,
상기 제 1 몰드 부재는 제 1 가장자리 영역에 배치된 제 1 지지핀부 및 제 2 가장자리 영역에 배치된 제 2 지지핀부를 포함하고,
상기 제 1 이형 필름은 상기 제 1 지지핀부에 대응하는 위치에 형성된 제 1 관통홀 및 상기 제 2 지지핀부에 대응하는 위치에 형성된 제 2 관통홀을 포함하며,
상기 제 1 몰드 부재 상에 상기 제 1 이형 필름을 배치하는 단계에서 상기 제 1 관통홀에 상기 제 1 지지핀부를 삽입하고, 상기 제 2 관통홀에 상기 제 2 지지핀부를 삽입하는 반도체 패키지의 제조 방법.
12. The method of claim 11,
The first mold member includes a first support pin portion disposed on a first edge region and a second support pin portion disposed on a second edge region;
The first release film includes a first through hole formed at a position corresponding to the first support pin portion and a second through hole formed at a position corresponding to the second support pin portion,
In the disposing of the first release film on the first mold member, the manufacturing of a semiconductor package in which the first support pin part is inserted into the first through hole and the second support pin part is inserted into the second through hole Way.
제 11 항에 있어서,
상기 언더필 물질을 충진하는 단계에서 상기 언더필 물질의 일부는 상기 회로 기판의 상기 벤트홀을 통과하여 상기 제 1 이형 필름의 상면에 접촉되는 반도체 패키지의 제조 방법.
12. The method of claim 11,
In the filling of the underfill material, a portion of the underfill material passes through the vent hole of the circuit board and contacts the upper surface of the first release film.
제 11 항에 있어서,
상기 언더필 물질을 충진하는 단계 전, 상기 소자 구조체 상에 상기 제 1 몰드 부재와 대향하는 제 2 몰드 부재를 배치하되, 상기 제 2 몰드 부재와 상기 소자 구조체 사이에 제 2 이형 필름이 개재된 상태로 상기 제 2 몰드 부재를 배치하는 단계를 더 포함하고,
상기 제 2 몰드 부재를 배치하는 단계 후, 상기 언더필 물질을 충전하는 단계를 MUF(molded underfill) 공정으로 수행하고, 여기서, 상기 MUF 공정은 상기 복수의 전기적 연결 부재 사이 및 그 주위에 상기 언더필 물질을 충전하면서 상기 복수의 반도체 소자부의 상면 및 그 주변을 상기 언더필 물질로 몰딩하는 공정인 반도체 패키지의 제조 방법.
12. The method of claim 11,
Before the filling of the underfill material, a second mold member facing the first mold member is disposed on the device structure, with a second release film interposed between the second mold member and the device structure further comprising disposing the second mold member;
After disposing the second mold member, the step of filling the underfill material is performed as a molded underfill (MUF) process, wherein the MUF process deposits the underfill material between and around the plurality of electrically connecting members. A method of manufacturing a semiconductor package, comprising a step of molding an upper surface and a periphery of the plurality of semiconductor device parts with the underfill material while charging.
벤트홀(vent hole)을 갖는 회로 기판과 상기 회로 기판 상에 탑재된 반도체 소자부 및 상기 회로 기판과 상기 반도체 소자부 사이에 배치된 전기적 연결 부재를 포함하는 소자 구조체에서 상기 반도체 소자부와 상기 회로 기판 사이에 언더필 물질을 충전하는 언더필 공정을 위한 이형 필름으로서,
상기 벤트홀은 상기 언더필 공정에서 상기 언더필 물질의 일부를 상기 회로 기판 아래에 배치되는 상기 이형 필름 쪽으로 통과시키는 역할을 하고,
상기 이형 필름은, 복수의 석션홀을 갖는 하부 몰드 부재 상에서, 상기 회로 기판과 상기 하부 몰드 부재 사이에 배치되는 열경화성(thermosetting) 고분자 필름이며, 15 ㎛ ∼ 60 ㎛ 범위의 두께를 갖고, 상기 복수의 석션홀에 인가된 제 1 흡입 압력에 의해 상기 이형 필름의 상기 복수의 석션홀에 대응하는 부분이 파열되어 복수의 통기홀이 형성되도록 구성된, 이형 필름.
In a device structure including a circuit board having a vent hole, a semiconductor device mounted on the circuit board, and an electrical connection member disposed between the circuit board and the semiconductor device, the semiconductor device and the circuit A release film for an underfill process of filling an underfill material between substrates, the release film comprising:
The vent hole serves to pass a portion of the underfill material toward the release film disposed under the circuit board in the underfill process,
The release film is a thermosetting polymer film disposed between the circuit board and the lower mold member on the lower mold member having a plurality of suction holes, and has a thickness in the range of 15 μm to 60 μm, and the plurality of A release film configured to form a plurality of ventilation holes by rupturing portions of the release film corresponding to the plurality of suction holes by the first suction pressure applied to the suction holes.
삭제delete 삭제delete 제 21 항에 있어서,
상기 이형 필름은 열경화성 폴리우레탄계 고분자 필름인 이형 필름.
22. The method of claim 21,
The release film is a release film that is a thermosetting polyurethane-based polymer film.
삭제delete 제 21 항에 있어서,
상기 제 1 흡입 압력은 20 kPa ∼ 80 Kpa 범위인 이형 필름.
22. The method of claim 21,
The first suction pressure is a release film in the range of 20 kPa ~ 80 Kpa.
제 21 항에 있어서,
상기 복수의 통기홀은 0.05 mm ∼ 8 mm 범위의 직경을 갖는 이형 필름.
22. The method of claim 21,
The plurality of ventilation holes is a release film having a diameter in the range of 0.05 mm to 8 mm.
KR1020210070252A 2021-05-31 2021-05-31 Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process KR102344896B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210070252A KR102344896B1 (en) 2021-05-31 2021-05-31 Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process
PCT/KR2021/017699 WO2022255574A1 (en) 2021-05-31 2021-11-29 Release film for semiconductor package, method for manufacturing same, and method for manufacturing semiconductor package thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210070252A KR102344896B1 (en) 2021-05-31 2021-05-31 Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process

Publications (1)

Publication Number Publication Date
KR102344896B1 true KR102344896B1 (en) 2021-12-30

Family

ID=79178692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210070252A KR102344896B1 (en) 2021-05-31 2021-05-31 Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process

Country Status (1)

Country Link
KR (1) KR102344896B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377015A (en) * 2022-08-29 2022-11-22 北京超材信息科技有限公司 Packaging structure of electronic device and manufacturing method

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133351A (en) * 2001-10-29 2003-05-09 Towa Corp Resin encapsulating apparatus and method
KR20030039447A (en) * 2001-11-13 2003-05-22 (주)제이티 Method for Continuous Punching IC Card sheets in One Direction by Use of Inhalation, and Punching Apparatus thereof
KR20040034898A (en) * 2002-10-17 2004-04-29 신범상 Air hole film laminated and the method with non-woven fabric
JP2005294853A (en) * 2005-04-14 2005-10-20 Renesas Technology Corp Manufacturing method of semiconductor integrated circuit device
KR100652124B1 (en) * 2005-09-29 2006-12-01 서광티피유 주식회사 A manufacturing method for a upper of shoes
JP2008227475A (en) * 2007-02-14 2008-09-25 Toray Ind Inc Release sheet for semiconductor sealing, and its production process
JP2013075455A (en) * 2011-09-30 2013-04-25 Micro-Tec Co Ltd Sheet and method of producing the same
KR20130086114A (en) * 2010-06-07 2013-07-31 니폰 덴키 가라스 가부시키가이샤 Transfer device for plate-like member, and suction pad
JP2013153146A (en) * 2011-12-27 2013-08-08 Apic Yamada Corp Resin sealing method and resin sealing apparatus
KR20150143265A (en) * 2014-06-12 2015-12-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Wafer level transfer molding and apparatus for performing the same
JP2020047836A (en) * 2018-09-20 2020-03-26 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method and semiconductor device
JP6796887B2 (en) * 2017-12-15 2020-12-09 株式会社新川 Mounting device and drilling needle

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133351A (en) * 2001-10-29 2003-05-09 Towa Corp Resin encapsulating apparatus and method
KR20030039447A (en) * 2001-11-13 2003-05-22 (주)제이티 Method for Continuous Punching IC Card sheets in One Direction by Use of Inhalation, and Punching Apparatus thereof
KR20040034898A (en) * 2002-10-17 2004-04-29 신범상 Air hole film laminated and the method with non-woven fabric
JP2005294853A (en) * 2005-04-14 2005-10-20 Renesas Technology Corp Manufacturing method of semiconductor integrated circuit device
KR100652124B1 (en) * 2005-09-29 2006-12-01 서광티피유 주식회사 A manufacturing method for a upper of shoes
JP2008227475A (en) * 2007-02-14 2008-09-25 Toray Ind Inc Release sheet for semiconductor sealing, and its production process
KR20130086114A (en) * 2010-06-07 2013-07-31 니폰 덴키 가라스 가부시키가이샤 Transfer device for plate-like member, and suction pad
JP2013075455A (en) * 2011-09-30 2013-04-25 Micro-Tec Co Ltd Sheet and method of producing the same
JP2013153146A (en) * 2011-12-27 2013-08-08 Apic Yamada Corp Resin sealing method and resin sealing apparatus
KR20150143265A (en) * 2014-06-12 2015-12-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Wafer level transfer molding and apparatus for performing the same
JP6796887B2 (en) * 2017-12-15 2020-12-09 株式会社新川 Mounting device and drilling needle
JP2020047836A (en) * 2018-09-20 2020-03-26 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377015A (en) * 2022-08-29 2022-11-22 北京超材信息科技有限公司 Packaging structure of electronic device and manufacturing method

Similar Documents

Publication Publication Date Title
CN110637355B (en) Method for manufacturing semiconductor device and extension band
KR101387706B1 (en) Semiconductor Package, Method of Fabricating the Same and Electronic Device Including the Same
US8034667B2 (en) Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
CN104851826B (en) Vacuum laminating apparatus and method for manufacturing semiconductor device
US8609471B2 (en) Packaging an integrated circuit die using compression molding
US20070176317A1 (en) Semiconductor device and method of manufacturing thereof
KR102344896B1 (en) Method of forming underfill, method of manufacturing semiconductor package using the same, and release film for underfill process
US9391049B2 (en) Molding package assembly and molding material
US20180247834A1 (en) Method for manufacturing semiconductor apparatus
KR100546372B1 (en) Method for fabricating wafer level chip size package
CN101733567A (en) Injection molded solder method and device used for forming solder bumps on substrates
US20060027907A1 (en) Manufacturing system and apparatus for balanced product flow with application to low-stress underfilling of flip-chip electronic devices
US8642445B2 (en) Method and apparatus for reducing package warpage
CN109494162B (en) Multi-die fan-out package and process
US8609462B2 (en) Methods for forming 3DIC package
US20180063963A1 (en) Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices
KR101532756B1 (en) Thermosetting temporary-bonding-film for semiconductor wafer, laminated body comprising the same and method for debonding laminated body
US20150325457A1 (en) Method of Packaging Semiconductor Devices and Apparatus for Performing the Same
US20240222146A1 (en) Release film for semiconductor package, manufacturing method thereof, and manufacturing method of semiconductor package using the same
US20150325461A1 (en) Method of Packaging Semiconductor Devices and Apparatus for Performing the Same
US20230178383A1 (en) Release film for semiconductor package and manufacturing method therefor
WO2022255574A1 (en) Release film for semiconductor package, method for manufacturing same, and method for manufacturing semiconductor package thereby
KR102295595B1 (en) Method for manufacturing chip on film package
KR102407517B1 (en) Release film for semiconductor package and method of manufacturing the same
US20240071781A1 (en) Method for sealing electronic component mounting substrate, and heat-curable sheet

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant