KR102334399B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR102334399B1
KR102334399B1 KR1020140176070A KR20140176070A KR102334399B1 KR 102334399 B1 KR102334399 B1 KR 102334399B1 KR 1020140176070 A KR1020140176070 A KR 1020140176070A KR 20140176070 A KR20140176070 A KR 20140176070A KR 102334399 B1 KR102334399 B1 KR 102334399B1
Authority
KR
South Korea
Prior art keywords
substrate
housing
noise
control unit
semiconductor package
Prior art date
Application number
KR1020140176070A
Other languages
Korean (ko)
Other versions
KR20160069894A (en
Inventor
우동순
윤선우
박지현
Original Assignee
주식회사 솔루엠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 솔루엠 filed Critical 주식회사 솔루엠
Priority to KR1020140176070A priority Critical patent/KR102334399B1/en
Publication of KR20160069894A publication Critical patent/KR20160069894A/en
Application granted granted Critical
Publication of KR102334399B1 publication Critical patent/KR102334399B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Abstract

내부공간을 가지는 하우징과, 상기 하우징에 조립되는 제1 기판을 구비하는 파워부 및 상기 제1 기판의 일측 상부에 배치되도록 상기 하우징에 조립되는 제2 기판을 구비하는 제어부를 포함하며, 상기 제1 기판에는 상기 제2 기판의 하부에 배치되며 발생되는 노이즈의 상기 제2 기판으로의 전달을 방지하는 노이즈 전달방지층이 형성되는 반도체 패키지가 개시된다.A housing having an inner space, a power unit having a first substrate assembled to the housing, and a control unit having a second substrate assembled to the housing to be disposed on one side upper portion of the first substrate, wherein the first Disclosed is a semiconductor package in which a noise transmission preventing layer disposed under the second substrate and preventing transmission of generated noise to the second substrate is formed on the substrate.

Description

반도체 패키지{Semiconductor package}semiconductor package

본 발명은 반도체 패키지에 관한 것이다.
The present invention relates to a semiconductor package.

현대에 있어서 에너지 사용량의 증가와 더불어 소형/집적에 따라 패키지 공정이 다양해지고 있는 추세에 있다.In modern times, along with the increase in energy consumption, the packaging process tends to be diversified according to the small size/integration.

그리고, 반도체 패키지는 제어부에 구비되는 회로기판에 구동 IC 소자와 수동 소자들이 실장되고, 파워부에 구비되는 방열기판에 FRD 칩과 스위칭소자인 MOSFET이 실장된다.In the semiconductor package, a driving IC element and passive elements are mounted on a circuit board provided in the control unit, and an FRD chip and a MOSFET, which is a switching element, are mounted on a heat dissipation board provided in the power unit.

그리고, 반도체 패키지는 기능적으로 PFC부(Power Factor Correction)와 LLC부(Inductor Inductior Capacitor)로 구성된다. 즉, 실제 구동시 PFC부에서는 인가되는 전압과 전류의 위상차이를 보정하고, LLC부에서는 DC/DC 컨버터 역을, 다시 말해 PFC부의 출력에 해당되는 고전압을 실제 사용에 필요한 저전압으로 변환하는 역할을 한다.In addition, the semiconductor package is functionally composed of a power factor correction (PFC) unit and an inductor inductor capacitor (LLC) unit. That is, during actual operation, the PFC unit corrects the phase difference between the applied voltage and the current, and the LLC unit plays the role of the DC/DC converter, that is, converting the high voltage corresponding to the output of the PFC unit to the low voltage required for actual use. do.

이 때, 스위칭소자인 MOSFET에서 발생되는 노이즈로 인하여 제어부의 소자들에 부정적인 영향을 주는 문제가 있다.At this time, there is a problem in that the noise generated in the MOSFET, which is a switching element, negatively affects the elements of the control unit.

따라서, 노이즈의 전달을 감소시킬 수 있는 구조의 개발이 필요한 실정이다.Accordingly, there is a need to develop a structure capable of reducing the transmission of noise.

일본 공개특허공보 제2000-133768호Japanese Laid-Open Patent Publication No. 2000-133768

노이즈의 전달을 감소시킬 수 있는 반도체 패키지가 제공된다.
A semiconductor package capable of reducing transmission of noise is provided.

본 발명의 일 실시예에 따른 반도체 패키지는 내부공간을 가지는 하우징과, 상기 하우징에 조립되는 제1 기판을 구비하는 파워부 및 상기 제1 기판의 일측 상부에 배치되도록 상기 하우징에 조립되는 제2 기판을 구비하는 제어부를 포함하며, 상기 제1 기판에는 상기 제2 기판의 하부에 배치되며 발생되는 노이즈의 상기 제2 기판으로의 전달을 방지하는 노이즈 전달방지층이 형성될 수 있다.
A semiconductor package according to an embodiment of the present invention includes a housing having an internal space, a power unit including a first substrate assembled to the housing, and a second substrate assembled to the housing to be disposed on one side of the first substrate and a control unit comprising: a noise transmission preventing layer disposed under the second substrate and preventing transmission of generated noise to the second substrate on the first substrate.

노이즈 전달을 감소시킬 수 있는 효과가 있다.
There is an effect that can reduce noise transmission.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 개략 사시도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지에 구비되는 제1 기판을 나타내는 개략 사시도이다.
도 4는 제1 기판의 제1 변형실시예를 나타내는 개략 사시도이다.1 is a schematic perspective view illustrating a semiconductor package according to an embodiment of the present invention.
2 is an exploded perspective view illustrating a semiconductor package according to an embodiment of the present invention.
3 is a schematic perspective view illustrating a first substrate provided in a semiconductor package according to an embodiment of the present invention.
4 is a schematic perspective view showing a first modified embodiment of the first substrate.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiment of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art. The shapes and sizes of elements in the drawings may be exaggerated for clearer description.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 개략 사시도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 분해 사시도이다.
1 is a schematic perspective view showing a semiconductor package according to an embodiment of the present invention, and FIG. 2 is an exploded perspective view showing a semiconductor package according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 일예로서, 하우징(110), 파워부(120) 및 제어부(130)를 포함하여 구성될 수 있다.
1 and 2 , a semiconductor package 100 according to an embodiment of the present invention may include, for example, a housing 110 , a power unit 120 , and a control unit 130 .

하우징(110)은 내부공간을 가진다. 일예로서, 하우징(110)은 일측이 개구된 박스 형상을 가질 수 있다.The housing 110 has an inner space. As an example, the housing 110 may have a box shape in which one side is opened.

한편, 하우징(110)은 프레임부(112)와, 외벽부(114)를 구비할 수 있다.Meanwhile, the housing 110 may include a frame portion 112 and an outer wall portion 114 .

프레임부(112)에는 제1,2 개구부(112a,112b)가 형성된다. 이를 위해, 프레임부(112)의 중앙에는 제1,2 개구부(112a,112b)를 구획하는 분할바(112c)가 형성된다.First and second openings 112a and 112b are formed in the frame portion 112 . To this end, a dividing bar 112c dividing the first and second openings 112a and 112b is formed in the center of the frame portion 112 .

한편, 프레임부(112)에는 제어부(130)의 설치를 위한 설치홈(112d)이 형성될 수 있다. 즉, 제어부(130)는 프레임부(112)의 설치홈(112d)에 삽입되어 설치된다.이에 따라, 제어부(130)의 저면은 제1 개구부(112a)를 통해 하우징(110)의 외부로 노출될 수 있다.Meanwhile, an installation groove 112d for installing the control unit 130 may be formed in the frame unit 112 . That is, the control unit 130 is installed by being inserted into the installation groove 112d of the frame unit 112 . Accordingly, the bottom surface of the control unit 130 is exposed to the outside of the housing 110 through the first opening 112a . can be

외벽부(114)는 프레임부(112)의 가장자리로부터 연장 형성되어 하우징(110)이 내부공간을 가지도록 한다. 그리고, 외벽부(114)에는 리드 프레임(116)이 형성된다. 리드 프레임(116)은 메인기판(미도시)에 반도체 패키지(110)가 설치될 때, 메인기판에 연결되도록 하는 구성으로서, 외벽부(114)로부터 돌출 형성된다.The outer wall portion 114 is formed to extend from the edge of the frame portion 112 so that the housing 110 has an inner space. In addition, the lead frame 116 is formed on the outer wall portion 114 . The lead frame 116 is configured to be connected to the main board when the semiconductor package 110 is installed on the main board (not shown), and is formed to protrude from the outer wall part 114 .

한편, 리드 프레임(116)은 외벽부(114)의 일측과 타측에 각각 형성된다. 그리고, 외벽부(114)의 일측에 설치되는 리드 프레임(116)과, 외벽부(114)의 타측에 설치되는 리드 프레임(116)은 서로 다른 크기를 가질 수 있으며, 설치되는 개수도 상이할 수 있다.On the other hand, the lead frame 116 is formed on one side and the other side of the outer wall portion 114, respectively. In addition, the lead frame 116 installed on one side of the outer wall part 114 and the lead frame 116 installed on the other side of the outer wall part 114 may have different sizes, and the number of installed parts may be different from each other. have.

다만, 이에 한정되지 않으며, 리드 프레임(116)은 모두 같은 크기를 가질 수도 있으며, 외벽부(114)의 일측과 타측에 설치되는 리드 프레임(116)의 개수도 동일할 수 있다.However, the present invention is not limited thereto, and all lead frames 116 may have the same size, and the number of lead frames 116 installed on one side and the other side of the outer wall portion 114 may be the same.

또한, 외벽부(114)에는 나사체결부(114a)가 형성될 수 있다.In addition, a screw fastening portion 114a may be formed on the outer wall portion 114 .

한편, 제2 개구부(112b)는 제1 개구부(112a)와 나란하게 배치될 수 있으며, 분할바(112c)에 의해 제1 개구부(112a)와 제2 개구부(112b)는 분리된다. 그리고, 제2 개구부(112b)에 의해 파워부(120)가 외부로 노출될 수 있다.
Meanwhile, the second opening 112b may be disposed parallel to the first opening 112a, and the first opening 112a and the second opening 112b are separated by the dividing bar 112c. In addition, the power unit 120 may be exposed to the outside by the second opening 112b.

파워부(120)는 하우징(110)에 조립되는 제1 기판(122)을 구비한다. 일예로서, 파워부(120)는 제1 기판(122)과, 복수개의 파워 소자(124)를 구비할 수 있다.The power unit 120 includes a first substrate 122 assembled to the housing 110 . As an example, the power unit 120 may include a first substrate 122 and a plurality of power devices 124 .

제1 기판(122)은 금속 재질로 이루어지는 베이스부(122a)를 구비할 수 있으며, 베이스부(122a)는 외부로 열을 용이하게 전달할 수 있도록 일예로서 알루미늄 재질로 이루어질 수 있다. 한편, 제1 기판(122)에는 절연층(122b)이 형성될 수 있으며, 절연층(122b) 상에는 패턴층(122c)이 형성될 수 있다.The first substrate 122 may include a base portion 122a made of a metal material, and the base portion 122a may be made of, for example, an aluminum material to easily transfer heat to the outside. Meanwhile, an insulating layer 122b may be formed on the first substrate 122 , and a pattern layer 122c may be formed on the insulating layer 122b.

그리고, 패턴층(122c)에는 복수개의 파워 소자(124)가 설치될 수 있다. 파워소자(124)는 모스펫(MOSFET, Metal Oxide Silicon Field Effect Transistor)과 다이오드(FRD) 등으로 구성될 수 있다.In addition, a plurality of power devices 124 may be installed on the pattern layer 122c. The power device 124 may include a MOSFET (Metal Oxide Silicon Field Effect Transistor) and a diode (FRD).

한편, 제1 기판(122)은 하우징(110)의 저면에 설치되며, 패턴층(122c)과 파워소자(124)는 제2 개구부(112b)를 통해 프레임부(112)의 상면 측으로 노출될 수 있다.Meanwhile, the first substrate 122 is installed on the bottom surface of the housing 110 , and the pattern layer 122c and the power device 124 may be exposed toward the upper surface of the frame unit 112 through the second opening 112b. have.

이와 같이, 제1 기판(122)이 하우징(110)의 저면에 설치되고 금속 재질로 이루어지므로 복수개의 파워 소자(124)로부터 발생되는 열이 제1 기판(122)을 통해 외부로 전달될 수 있다.
As such, since the first substrate 122 is installed on the lower surface of the housing 110 and made of a metal material, heat generated from the plurality of power elements 124 may be transferred to the outside through the first substrate 122 . .

여기서, 방향에 대한 용어를 정의하면, 하우징(110)의 상면은 도 1에서 프레임부(112)로부터 외벽부(114)가 연장 형성되는 면을 말하며, 하우징(110)의 저면은 하우징(110)의 상면의 반대측에 배치되는 면을 말한다.Here, when the term for the direction is defined, the upper surface of the housing 110 refers to a surface on which the outer wall portion 114 extends from the frame portion 112 in FIG. 1 , and the lower surface of the housing 110 is the housing 110 . refers to the surface disposed on the opposite side of the upper surface of

다만, 여기서의 상면과 저면은 설명의 편의를 위한 것으로, 반도체 패키지(100)가 메인 기판에 설치되는 경우 상면과 저면은 상기에서 설명한 방향과 반대방향일 수 있다.
However, the upper surface and the lower surface here are for convenience of description, and when the semiconductor package 100 is installed on the main substrate, the upper surface and the lower surface may be opposite to the directions described above.

또한, 제1 기판(122)은 방열의 효율을 증대시키기 위해 하우징(110)의 프레임부(112)에 대응되는 크기를 가질 수 있다.In addition, the first substrate 122 may have a size corresponding to the frame portion 112 of the housing 110 in order to increase heat dissipation efficiency.

나아가, 제1 기판(122)에는 제어부(130)의 하부에 배치되며, 발생되는 노이즈의 제어부(130)로의 전달을 방지하기 위한 노이즈 전달 방지층(126)이 형성된다.Furthermore, a noise transmission prevention layer 126 is disposed on the first substrate 122 under the control unit 130 to prevent the generated noise from being transmitted to the control unit 130 .

노이즈 전달 방지층(126)은 패턴층(122c)으로부터 이격 배치되며, 금속 재질로 이루어질 수 있다. 일예로서, 노이즈 전달 방지층(126)은 구리 재질로 이루어지며, 패터닝에 의해 형성될 수 있다.The noise transmission prevention layer 126 is spaced apart from the pattern layer 122c and may be made of a metal material. As an example, the noise transmission prevention layer 126 is made of a copper material and may be formed by patterning.

이와 같이, 노이즈 전달 방지층(126)이 제어부(130)의 하부에 배치되므로, 파워 소자(124)로부터 발생되는 노이즈가 제어부(130)로 전달되는 것을 저감시킬 수 있다.As described above, since the noise transmission prevention layer 126 is disposed under the control unit 130 , it is possible to reduce transmission of noise generated from the power device 124 to the control unit 130 .

한편, 노이즈 전달 방지층(126)은 제어부(130)의 크기에 대응되는 크기를 가질 수 있다.Meanwhile, the noise transmission prevention layer 126 may have a size corresponding to the size of the controller 130 .

이에 대하여 도 3을 참조하여 보다 자세하게 살펴보면, 파워 소자(124)의 구동 시 파워 소자(124) 중 모스펫으로부터 노이즈가 발생된다. 발생된 노이즈는 일반적으로 제1 기판(122)을 매개로 하여 이동된다. 즉, 발생된 노이즈는 패턴층(122c)를 지나 절연층(122b)으로 전달되고, 절연층(122b)으로 전달된 노이즈는 금속 재질로 이루어지는 제1 기판(122)의 베이스부(122a)로 전달된다.In this regard, referring to FIG. 3 in more detail, noise is generated from the MOSFET among the power elements 124 when the power element 124 is driven. The generated noise is generally moved via the first substrate 122 . That is, the generated noise is transmitted to the insulating layer 122b through the pattern layer 122c, and the noise transmitted to the insulating layer 122b is transmitted to the base portion 122a of the first substrate 122 made of a metal material. do.

그리고, 베이스부(122a)로 전달된 노이즈는 베이스부(122a)의 일측으로부터 베이스부(122a)의 타측으로(도 3의 A 방향으로) 전달되고, 이후 베이스부(122a)의 타측에서 절연층(122b)을 지나 상부 측으로 이동된다.Then, the noise transmitted to the base part 122a is transmitted from one side of the base part 122a to the other side of the base part 122a (in the direction A of FIG. 3 ), and then the insulating layer is formed on the other side of the base part 122a. It is moved to the upper side through (122b).

그런데, 노이즈 전달 방지층(126)이 제1 기판(122)의 타측에 형성되므로, 노이즈의 이동을 억제할 수 있다. 즉, 구리 재질로 이루어지는 노이즈 전달 방지층(126)에 의해 노이즈를 차폐할 수 있는 것이다.However, since the noise transmission prevention layer 126 is formed on the other side of the first substrate 122 , the movement of noise can be suppressed. That is, noise can be shielded by the noise transmission prevention layer 126 made of a copper material.

결국, 제1 기판(122)으로부터 제어부(130)로의 노이즈 전달을 방지할 수 있다.
As a result, transmission of noise from the first substrate 122 to the controller 130 may be prevented.

이하에서는 다시 도 1 및 도 2를 참조하여 설명하기로 한다.
Hereinafter, it will be described again with reference to FIGS. 1 and 2 .

제어부(130)는 제1 기판(122)의 일측 상부에 배치되도록 하우징(110)에 조립되는 제2 기판(132)을 구비한다. 일예로서, 제어부(130)는 제2 기판(132)과, 구동 IC 소자(134) 및 수동 소자(136)를 구비할 수 있다.The control unit 130 includes a second substrate 132 assembled to the housing 110 so as to be disposed on one side of the upper portion of the first substrate 122 . As an example, the controller 130 may include a second substrate 132 , a driving IC device 134 , and a passive device 136 .

제2 기판(132)은 인쇄회로기판으로 이루어질 수 있으며, 금속 패턴층(미도시)이 형성된다. 한편, 제2 기판(132)은 상기에서 설명한 바와 같이, 프레임부(112)의 설치홈(112d)에 삽입 설치된다.The second substrate 132 may be formed of a printed circuit board, and a metal pattern layer (not shown) is formed thereon. Meanwhile, as described above, the second substrate 132 is inserted and installed into the installation groove 112d of the frame unit 112 .

또한, 제2 기판(132)과 제1 기판(122)는 도면에는 도시되지 않았으나, 리드 와이어(미도시)를 통해 전기적으로 연결될 수 있다. 나아가, 제1 기판(122)과 제2 기판(132)은 상기한 리드 프레임(116)에 전기적으로 연결되며, 일예로서, 리드 와이어(미도시)를 매개로 하여 리드 프레임(116)에 연결될 수 있다.Also, although not shown in the drawings, the second substrate 132 and the first substrate 122 may be electrically connected through a lead wire (not shown). Furthermore, the first substrate 122 and the second substrate 132 may be electrically connected to the lead frame 116 and may be connected to the lead frame 116 via a lead wire (not shown) as an example. have.

다만, 이에 한정되지 않으며, 별도의 접속부재를 통해 제1,2 기판(122,132)이 전기적으로 연결될 수도 있으며, 제1,2 기판(122,132)과 리드 프레임(116)이 연결될 수도 있을 것이다.
However, the present invention is not limited thereto, and the first and second substrates 122 and 132 may be electrically connected to each other through a separate connection member, and the first and second substrates 122 and 132 and the lead frame 116 may be connected to each other.

한편, 도면에는 도시되지 않았으나, 하우징(110)의 내부 공간에는 몰딩층(미도시)이 적층될 수도 있다. 몰딩층은 상기한 제1,2 기판(122,132)에 실장된 파워소자(124)와 구동 IC 소자(134), 수동소자(136)가 내부에 매립되도록 적층되며, 파워소자(124)와 구동 IC 소자(134) 및 수동소자(136)를 보호하는 역할을 수행할 수 있다.Meanwhile, although not shown in the drawings, a molding layer (not shown) may be stacked in the inner space of the housing 110 . The molding layer is stacked so that the power device 124 mounted on the first and second substrates 122 and 132, the driving IC device 134, and the passive device 136 are buried therein, and the power device 124 and the driving IC It may serve to protect the element 134 and the passive element 136 .

즉, 외부 충격에 의해 파워소자(124)와 구동 IC 소자(134), 수동소자(136)가 제1,2 기판(122,132)로부터 분리되는 것을 방지하는 동시에 파워소자(124)와 구동 IC 소자(134), 수동소자(136)가 파손되는 것을 방지할 수 있는 것이다.
That is, the power element 124, the driving IC element 134, and the passive element 136 are prevented from being separated from the first and second substrates 122 and 132 by an external impact, while the power element 124 and the driving IC element ( 134), it is possible to prevent the passive element 136 from being damaged.

상기한 바와 같이, 노이즈 전달 방지층(126)을 통해 파워부(120)로부터 발생되는 노이즈가 제어부(130)로 전달되는 것을 억제할 수 있다.As described above, it is possible to suppress transmission of noise generated from the power unit 120 to the control unit 130 through the noise transmission prevention layer 126 .

이에 따라, 노이즈에 의한 제어부(130)의 구동 IC 소자(134) 및 수동 소자(136)에 끼치는 악영향을 방지할 수 있는 것이다.
Accordingly, it is possible to prevent an adverse effect on the driving IC element 134 and the passive element 136 of the control unit 130 due to noise.

이하에서는 도면을 참조하여 제1 기판의 변형 실시예에 대하여 설명하기로 한다.
Hereinafter, a modified embodiment of the first substrate will be described with reference to the drawings.

도 4는 제1 기판의 제1 변형실시예를 나타내는 개략 사시도이다.
4 is a schematic perspective view showing a first modified embodiment of the first substrate.

도 4를 참조하면, 제1 기판(222)은 금속 재질로 이루어지는 베이스부(222a)를 구비할 수 있다. 베이스부(212a)는 외부로 열을 용이하게 전달할 수 있도록 일예로서 알루미늄 재질로 이루어질 수 있다. Referring to FIG. 4 , the first substrate 222 may include a base portion 222a made of a metal material. The base portion 212a may be made of, for example, an aluminum material to easily transfer heat to the outside.

한편, 제1 기판(222)에는 절연층(222b)이 형성될 수 있으며, 절연층(222b) 상에는 패턴층(222c)이 형성될 수 있다.Meanwhile, an insulating layer 222b may be formed on the first substrate 222 , and a pattern layer 222c may be formed on the insulating layer 222b.

그리고, 패턴층(222c)에는 복수개의 파워 소자(124, 도 2 참조)가 설치될 수 있다. 파워소자(124)는 모스펫(MOSFET, Metal Oxide Silicon Field Effect Transistor)과 다이오드(FRD) 등으로 구성될 수 있다.In addition, a plurality of power devices 124 (refer to FIG. 2 ) may be installed on the pattern layer 222c. The power device 124 may include a MOSFET (Metal Oxide Silicon Field Effect Transistor) and a diode (FRD).

한편, 제1 기판(222)은 하우징(110, 도 2 참조)의 저면에 설치되며, 패턴층(222b)과 파워소자(224)는 제2 개구부(112b, 도 2 참조)를 통해 프레임부(112, 도 2 참조)의 상면 측으로 노출될 수 있다. On the other hand, the first substrate 222 is installed on the bottom surface of the housing 110 (refer to FIG. 2), and the pattern layer 222b and the power device 224 are connected to the frame part through the second opening 112b (refer to FIG. 2). 112 (refer to FIG. 2) may be exposed to the upper surface side.

이와 같이, 제1 기판(222)이 하우징(110)의 저면에 설치되고 금속 재질로 이루어지므로 복수개의 파워 소자(224)로부터 발생되는 열이 제1 기판(222)을 통해 외부로 전달될 수 있다.As such, since the first substrate 222 is installed on the bottom surface of the housing 110 and made of a metal material, heat generated from the plurality of power elements 224 may be transmitted to the outside through the first substrate 222 . .

또한, 제1 기판(222)은 방열의 효율을 증대시키기 위해 하우징(110)의 프레임부(112)에 대응되는 크기를 가질 수 있다.Also, the first substrate 222 may have a size corresponding to the frame portion 112 of the housing 110 in order to increase heat dissipation efficiency.

나아가, 제1 기판(222)에는 제어부(130, 도 2 참조)의 하부에 배치되며, 발생되는 노이즈의 제어부(130)로의 전달을 방지하기 위한 노이즈 전달 방지층(226)이 형성된다.Furthermore, the first substrate 222 is disposed under the control unit 130 (refer to FIG. 2 ), and a noise transmission prevention layer 226 is formed to prevent the generated noise from being transmitted to the control unit 130 .

노이즈 전달 방지층(226)은 패턴층(222c)에 연결될 수 있다. 즉, 노이즈 전달 방지층(226)은 패턴층(222c)의 접지패턴(222d)에 연결될 수 있다. 그리고, 노이즈 전달 방지층(226)은 금속 재질로 이루어질 수 있다. 일예로서, 노이즈 전달 방지층(226)은 구리 재질로 이루어지며, 패터닝에 의해 형성될 수 있다.The noise transmission prevention layer 226 may be connected to the pattern layer 222c. That is, the noise transmission prevention layer 226 may be connected to the ground pattern 222d of the pattern layer 222c. In addition, the noise transmission prevention layer 226 may be made of a metal material. As an example, the noise transmission prevention layer 226 is made of a copper material and may be formed by patterning.

한편, 노이즈 전달 방지층(226)은 제어부(130)의 크기에 대응되는 크기를 가질 수 있다.Meanwhile, the noise transmission prevention layer 226 may have a size corresponding to the size of the controller 130 .

이와 같이, 노이즈 전달 방지층(226)이 제어부(130)의 하부에 배치되므로, 파워 소자(124)로부터 발생되는 노이즈가 제어부(130)로 전달되는 것을 저감시킬 수 있다.As described above, since the noise transmission prevention layer 226 is disposed under the control unit 130 , it is possible to reduce transmission of noise generated from the power device 124 to the control unit 130 .

그리고, 노이즈 전달 방지층(226)으로 유입된 노이즈는 접지패턴(222d)을 통해 외부로 유출될 수 있다.In addition, the noise introduced into the noise transmission prevention layer 226 may flow out through the ground pattern 222d.

이에 대하여 보다 자세하게 살펴보면, 파워 소자(224)의 구동 시 파워 소자(124) 중 모스펫으로부터 노이즈가 발생된다. 발생된 노이즈는 일반적으로 제1 기판(222)을 매개로 하여 이동된다. 즉, 발생된 노이즈는 패턴층(222c)를 지나 절연층(222b)으로 전달되고, 절연층(222b)으로 전달된 노이즈는 금속 재질로 이루어진 제1 기판(222)의 베이스부(222a)로 전달된다.Looking at this in more detail, noise is generated from the MOSFET among the power elements 124 when the power element 224 is driven. The generated noise is generally moved via the first substrate 222 . That is, the generated noise is transmitted to the insulating layer 222b through the pattern layer 222c, and the noise transmitted to the insulating layer 222b is transmitted to the base portion 222a of the first substrate 222 made of a metal material. do.

그리고, 베이스부(222a)로 전달된 노이즈는 베이스부(222a)의 일측으로부터 타측으로(A 방향으로) 전달되고, 이후 베이스부(222a)의 타측에서 절연층(222b)을 지나 상부 측으로 이동된다.Then, the noise transmitted to the base portion 222a is transferred from one side of the base portion 222a to the other side (in the A direction), and then passes the insulating layer 222b from the other side of the base portion 222a to the upper side. .

그런데, 노이즈 전달 방지층(226)이 제1 기판(122)의 타측에 형성되므로, 노이즈의 제1 기판(222)을 통과하여 상부의 제어부(130)로 이동되는 것을 억제할 수 있다. 즉, 구리 재질로 이루어지는 노이즈 전달 방지층(226)에 의해 노이즈를 차폐할 수 있는 것이다.However, since the noise transmission prevention layer 226 is formed on the other side of the first substrate 122 , it is possible to suppress noise from passing through the first substrate 222 and moving to the upper control unit 130 . That is, noise can be shielded by the noise transmission prevention layer 226 made of a copper material.

결국, 제1 기판(222)으로부터 제어부(130)로의 노이즈 전달을 방지할 수 있다.As a result, transmission of noise from the first substrate 222 to the controller 130 may be prevented.

나아가, 노이즈 전달 방지층(226)으로 유입된 노이즈는 접지패턴(222d)를 통해 외부의 접지단자(미도시)로 이동된다.Further, the noise introduced into the noise transmission prevention layer 226 is moved to an external ground terminal (not shown) through the ground pattern 222d.

따라서, 발생된 노이즈가 접지단자를 통해 외부로 유출될 수 있는 것이다.Accordingly, the generated noise may be leaked to the outside through the ground terminal.

결국, 접지패턴(222d)에 연결되는 노이즈 전달 방지층(226)을 통해 노이즈가 제어부(130) 측으로 이동되는 것을 보다 확실하게 방지할 수 있는 것이다.
As a result, it is possible to more reliably prevent noise from moving toward the control unit 130 through the noise transmission prevention layer 226 connected to the ground pattern 222d.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations are possible within the scope without departing from the technical spirit of the present invention described in the claims. It will be apparent to those of ordinary skill in the art.

100 : 반도체 패키지
110 : 하우징
120 : 파워부
122, 222, 322 : 제1 기판
124 : 파워소자
126, 226 : 노이즈 전달 방지층
130 : 제어부
132 : 제2 기판
134 : 구동 IC 소자
136 : 수동 소자100: semiconductor package
110: housing
120: power unit
122, 222, 322: first substrate
124: power element
126, 226: noise transmission prevention layer
130: control unit
132: second substrate
134: driving IC element
136: passive element

Claims (10)

내부공간을 가지는 하우징;
상기 하우징에 조립되는 제1 기판을 구비하는 파워부; 및
상기 제1 기판 상부에 배치되도록 상기 하우징에 조립되는 제2 기판을 구비하는 제어부;
를 포함하며,
상기 제1 기판은:
상기 제2 기판의 하부에 수직 중첩하게 배치되며, 발생되는 노이즈를 상기 제2 기판으로의 전달을 방지하는 노이즈 전달방지층; 및
상기 노이즈 전달방지층의 일측으로부터 이격 배치되어 상기 제 2 기판에 의해 노출되는 패턴층을 포함하되, 상기 노이즈 전달방지층은 상기 패턴층에 형성된 접지패턴에 연결되는 반도체 패키지.
a housing having an inner space;
a power unit having a first substrate assembled to the housing; and
a control unit having a second substrate assembled to the housing so as to be disposed on the first substrate;
includes,
The first substrate may include:
a noise transmission preventing layer disposed to vertically overlap a lower portion of the second substrate and preventing the generated noise from being transmitted to the second substrate; and
and a pattern layer spaced apart from one side of the noise transmission prevention layer and exposed by the second substrate, wherein the noise transmission prevention layer is connected to a ground pattern formed on the pattern layer.
 제1항에 있어서,
상기 제1 기판은 금속 재질로 이루어지는 베이스부를 구비하는 반도체 패키지.
According to claim 1,
The first substrate is a semiconductor package including a base portion made of a metal material.
 제2항에 있어서,
상기 제1 기판은 상기 하우징의 일면에 설치되며, 상기 제2 기판은 상기 하우징의 타면에 설치되되,
하우징의 타면은 하우징의 상면이고 하우징의 일면은 상면의 반대측에 배치되는 면인 반도체 패키지.
3. The method of claim 2,
The first substrate is installed on one surface of the housing, and the second substrate is installed on the other surface of the housing,
The other surface of the housing is an upper surface of the housing, and one surface of the housing is a surface disposed on the opposite side of the upper surface.
 제1항에 있어서,
상기 하우징은 제1,2 개구부가 형성되는 프레임부와, 상기 프레임부의 가장자리로부터 연장 형성되는 외벽부를 구비하는 반도체 패키지.
According to claim 1,
The housing includes a frame portion having first and second openings formed therein, and an outer wall portion extending from an edge of the frame portion.
 제4항에 있어서,
상기 외벽부의 일측에는 상기 제어부에 연결되는 제1 리드프레임이 설치되고, 상기 외벽부의 타측에는 상기 파워부에 연결되는 제2 리드프레임이 설치되는 반도체 패키지.
5. The method of claim 4,
A semiconductor package in which a first lead frame connected to the control unit is installed on one side of the outer wall part, and a second lead frame connected to the power part is installed on the other side of the outer wall part.
 삭제delete 삭제delete 제1항에 있어서,
상기 파워부는 상기 제1 기판에 실장되는 파워 소자를 더 구비하는 반도체 패키지.
According to claim 1,
The power unit may further include a power device mounted on the first substrate.
 제1항에 있어서,
상기 제어부는 상기 제2 기판에 실장되는 구동 IC 소자와 수동 소자 중 적어도 하나를 더 구비하는 반도체 패키지.
According to claim 1,
The control unit may further include at least one of a driving IC device and a passive device mounted on the second substrate.
 삭제delete
KR1020140176070A 2014-12-09 2014-12-09 Semiconductor package KR102334399B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140176070A KR102334399B1 (en) 2014-12-09 2014-12-09 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140176070A KR102334399B1 (en) 2014-12-09 2014-12-09 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20160069894A KR20160069894A (en) 2016-06-17
KR102334399B1 true KR102334399B1 (en) 2021-12-02

Family

ID=56343934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140176070A KR102334399B1 (en) 2014-12-09 2014-12-09 Semiconductor package

Country Status (1)

Country Link
KR (1) KR102334399B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102248521B1 (en) * 2015-07-03 2021-05-06 삼성전기주식회사 Power module and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055302B2 (en) * 1992-04-24 2000-06-26 三菱電機株式会社 Semiconductor device
JP3941266B2 (en) 1998-10-27 2007-07-04 三菱電機株式会社 Semiconductor power module
KR101862370B1 (en) * 2011-05-30 2018-05-29 삼성전자주식회사 Semiconductor device, a semiconductor package and a electronic device

Also Published As

Publication number Publication date
KR20160069894A (en) 2016-06-17

Similar Documents

Publication Publication Date Title
US20070195563A1 (en) Dc/dc converter
EP3073812B1 (en) Integrated power electronics assembly module
JP5939246B2 (en) Electronic control unit
JP2008027993A (en) Power semiconductor device
EP3098843A1 (en) Package assembly
KR102334399B1 (en) Semiconductor package
US9877408B2 (en) Package assembly
TW201535626A (en) Semiconductor device and module
WO2018173379A1 (en) Power conversion device
EP3850909B1 (en) Snubber circuit, power semiconductor module, and induction heating power supply device
JP6360865B2 (en) Snubber circuit, power semiconductor module, and induction heating power supply device
JP2008028311A (en) Semiconductor device
KR102425694B1 (en) Power module package
KR101288220B1 (en) Heat sink
CN108738367B (en) Electronic module
KR102211961B1 (en) Inverter package for motor and Motor using the same
KR101287664B1 (en) Heat sink module
JP2013058556A (en) Electronic circuit device
US20140252541A1 (en) Systems and methods for power train assemblies
KR20160111825A (en) Power module package
KR101734540B1 (en) Power board and electronic components including thereof
JP2012028529A (en) Semiconductor device and dc-dc converter
KR20160111826A (en) Power module package
KR100708679B1 (en) Structure for heat dissipation of intelligent power module
KR100669768B1 (en) Structure for heat dissipation of intelligent power module, and display module equipped with the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant