KR102334360B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102334360B1
KR102334360B1 KR1020150050328A KR20150050328A KR102334360B1 KR 102334360 B1 KR102334360 B1 KR 102334360B1 KR 1020150050328 A KR1020150050328 A KR 1020150050328A KR 20150050328 A KR20150050328 A KR 20150050328A KR 102334360 B1 KR102334360 B1 KR 102334360B1
Authority
KR
South Korea
Prior art keywords
resistance
electrode
liquid crystal
gate
semiconductor layer
Prior art date
Application number
KR1020150050328A
Other languages
English (en)
Other versions
KR20160121661A (ko
Inventor
정재훈
양단비
한민주
홍지표
박흥식
신기철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150050328A priority Critical patent/KR102334360B1/ko
Priority to US14/858,020 priority patent/US9799684B2/en
Publication of KR20160121661A publication Critical patent/KR20160121661A/ko
Application granted granted Critical
Publication of KR102334360B1 publication Critical patent/KR102334360B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133788—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by light irradiation, e.g. linearly polarised light photo-polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/12—Application of an electrode to the exposed surface of the selenium or tellurium after the selenium or tellurium has been applied to the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

실시 예에 따른 액정 표시 장치는 제1 기판, 제1 기판 위에 형성되어 있는 게이트선 및 데이터선, 게이트선 및 데이터선에 연결되어 있는 제1 박막 트랜지스터와 제2 박막 트랜지스터, 제1 박막 트랜지스터에 연결되어 있는 제1 부화소 전극, 제2 박막 트랜지스터에 연결되어 있고, 게이트 선으로 인가되는 펄스 형태의 게이트 온 신호에 의해 값이 변경되는 저항 및 저항에 연결되어 있는 제2 부화소 전극을 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
실시 예는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치가 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다.
이러한 방식의 액정 표시 장치의 경우에는 측면 시인성을 정면 시인성에 가깝게 하기 위하여, 하나의 화소를 두 개의 부화소로 분할하고 두 부화소의 전압을 달리 인가함으로써 투과율을 다르게 하는 방법이 제시되었다.
그러나, 이처럼 하나의 화소를 두 개의 부화소로 구분하고, 투과율을 다르게 하여 측면 시인성을 정면 시인성에 가깝게 하는 경우, 두 개의 부화소에 서로 다른 전압을 인가하기 위하여 복수의 트랜지스터를 형성하고, 트랜지스터와 부화소 사이의 연결을 위하여 복수의 접촉 구멍을 형성하는데, 이러한 박막 트랜지스터와 접촉 구멍에 의해 액정 표시 장치의 개구율이 저하된다.
본 발명이 해결하고자 하는 과제는 하나의 화소를 두 개의 부화소로 구분하고, 투과율을 다르게 하여 측면 시인성을 정면 시인성에 가깝게 하면서도 트랜지스터와 접촉 구멍에 따른 액정 표시 장치의 개구율 저하를 방지할 수 있는 액정 표시 장치를 제공하는 것이다.
상기 또는 다른 목적을 달성하기 위해 실시 예에 따른 액정 표시 장치는 제1 기판, 제1 기판 위에 형성되어 있는 게이트선 및 데이터선, 게이트선 및 데이터선에 연결되어 있는 제1 박막 트랜지스터와 제2 박막 트랜지스터, 제1 박막 트랜지스터에 연결되어 있는 제1 부화소 전극, 제2 박막 트랜지스터에 연결되어 있고, 게이트 선으로 인가되는 펄스 형태의 게이트 온 신호에 의해 값이 변경되는 저항 및 저항에 연결되어 있는 제2 부화소 전극을 포함한다.
저항은 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 저항 입력 단자 및 제2 화소 전극에 연결되어 있는 저항 출력 단자를 포함할 수 있다.
저항 입력 단자 및 저항 출력 단자 아래에 형성되어 있는 저항 반도체층을 더 포함할 수 있다.
저항 입력 단자와 저항 출력 단자의 가장자리 중 일부는 저항 반도체층의 가장자리와 적어도 일부분 중첩할 수 있다.
저항 입력 단자와 저항 출력 단자는 서로 이격되어 형성될 수 있다.
게이트 신호선은 저항 기준 전극을 포함하고, 저항 기준 전극은 저항 반도체층 아래에 형성될 수 있다.
저항 기준 전극의 가장자리와 저항 반도체층의 가장자리는 서로 중첩하고, 저항 입력 단자와 저항 출력 단자의 가장자리 중 일부는 저항 기준 전극의 가장자리 및 저항 반도체층의 가장자리와 적어도 일부분 중첩할 수 있다.
저항 기준 전극은 저항 입력 단자에 중첩하는 저항 반도체층의 하부 및 저항 출력 단자에 중첩하는 저항 반도체층의 하부에 각각 분리되어 형성될 수 있다.
반도체층은 수소화된 비정질 실리콘으로 형성될 수 있다.
게이트 온 신호의 크기는 데이터선에 인가되는 데이터 전압의 크기보다 클 수 있다.
게이트 온 신호의 크기가 증가하면, 저항의 값이 감소할 수 있다.
실시 예에 따른 액정 표시 장치에 따르면, 하나의 화소를 두 개의 부화소로 구분하고, 투과율을 다르게 하여 측면 시인성을 정면 시인성에 가깝게 하면서도 트랜지스터와 접촉 구멍에 따른 액정 표시 장치의 개구율 저하를 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 2는 본 발명의 한 실시 예에 따른 액정 표시 장치의 배치도이다.
도 3은 도 2의 액정 표시 장치를 Ⅰ-Ⅰ선을 따라 잘라 도시한 단면도이다.
도 4a 및 도 4b는 도 2의 액정 표시 장치의 일부를 도시한 도면이다.
도 5는 도 2의 액정 표시 장치의 화소 전극의 기본 영역을 도시한 평면도이다.
도 6은 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
도 7은 본 발명의 한 실험 예의 결과를 나타내는 그래프이다.
첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참고하여, 본 발명의 한 실시 예에 따른 액정 표시 장치의 신호선 및 화소의 배치와 그 구동 방법에 대하여 설명한다. 도 1은 본 발명의 한 실시 예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 1을 참고하면, 본 실시 예에 따른 액정 표시 장치의 한 화소(PX)는 게이트 신호를 전달하는 게이트선(GL) 및 데이터 신호를 전달하는 데이터선(DL)을 포함하는 복수의 신호선, 그리고 복수의 신호선에 연결되어 있는 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)를 포함한다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 각각 게이트선(GL) 및 데이터선(DL)에 연결되어 있다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 제1 스위칭 소자(Qa)의 출력 단자는 제1 액정 축전기(Clca)에 연결되어 있고, 제2 스위칭 소자(Qb)의 출력 단자는 제2 액정 축전기(Clcb)에 연결되어 있다.
제2 스위칭 소자(Qb)의 출력 단자와 제2 액정 축전기(Clcb) 사이에는 저항(R)이 연결되어 있다.
게이트선(GL)에 게이트 온 신호가 인가되면, 이에 연결된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)가 턴 온된다. 이에 따라 데이터선(DL)에 인가된 데이터 전압은 턴 온된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통하여 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에 인가된다. 이 때 제2 스위칭 소자(Qb)에 인가된 데이터 전압은 제2 액정 축전기(Clcb)에 인가되기 전에 저항(R)을 통과하며 작아진다.
이에 의해 제2 액정 축전기(Clcb)에 충전된 전압 값은 저항(R)의 저항 값에 의해 낮아지게 된다. 즉, 제1 액정 축전기(Clca)에 충전된 전압은 제2 액정 축전기(Clcb)에 충전된 전압보다 더 높게 된다.
이처럼, 제1 액정 축전기(Clca)에 충전된 전압과 제2 액정 축전기(Clcb)에 충전된 전압은 서로 달라지게 된다. 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압이 서로 다르므로 제1 부화소와 제2 부화소에서 액정 분자들이 기울어진 각도가 다르게 되고 이에 따라 두 부화소의 휘도가 달라진다.
따라서, 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압을 적절하게 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있으며 이렇게 함으로써 측면 시인성을 향상할 수 있다.
그러면, 도 2 내지 도 5를 참고하여, 도 1에 도시한 실시 예에 따른 액정 표시 장치의 구체적인 구성에 대하여 설명한다.
도 2는 본 발명의 한 실시 예에 따른 액정 표시 장치의 배치도이다. 도 3은 도 2의 액정 표시 장치를 Ⅰ-Ⅰ선을 따라 잘라 도시한 단면도이다. 도 4는 도 2의 액정 표시 장치의 일부를 도시한 도면이다. 도 5는 도 2의 액정 표시 장치의 화소 전극의 기본 영역을 도시한 평면도이다.
먼저, 도 2 및 도 3을 참고하면, 본 실시 예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3) 및 표시판(100, 200) 바깥 면에 부착되어 있는 한 쌍의 편광자(도시하지 않음)를 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제1 기판(110) 위에 게이트선(121)과 유지 전압선(131)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제1 저항 기준 전극(125a) 및 제2 저항 기준 전극(125b)을 포함한다.
유지 전압선(131)은 제1 유지 전극(135, 136)을 포함한다. 유지 전압선(131)에는 연결되어 있지 않으나, 제2 부화소 전극(191b)과 중첩하는 제2 유지 전극(138, 139)이 형성되어 있다. 이하에서는 유지 전압선(131)이 형성되는 것으로 설명하나, 실시 예에 따라서는 유지 전압선(131)을 형성하지 않을 수도 있으며, 이 경우에도 제1 유지 전극(135, 136) 및 제2 유지 전극(138, 139)은 하부 표시판(100)에 형성될 수 있다.
다음으로, 게이트선(121) 및 유지 전압선(131) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)가 형성되어 있다.
반도체(154a, 154b, 154c) 위에는 복수의 저항성 접촉 부재(163a, 165a, 163b, 165b, 167a, 167b)가 형성되어 있다.
저항성 접촉 부재(163a, 165a, 163b, 165b, 167a, 167b) 및 게이트 절연막(140) 위에는 데이터선(171), 제1 소스 전극(173a) 및 제2 소스 전극(173b), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 저항 입력 전극(177a) 및 저항 출력 전극(177b)을 포함하는 데이터 도전체가 형성되어 있다.
제1 소스 전극(173a) 및 제2 소스 전극(173b)은 데이터선(171)으로부터 확장되고, 데이터선(171)과 연결되어 있다.
저항 입력 전극(177a)은 제2 드레인 전극(175b)에 연결되어 있다.
데이터 도전체 및 그 아래에 위치되어 있는 반도체 및 저항성 접촉 부재는 하나의 마스크를 이용하여 동시에 형성될 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 하나의 제1 박막 트랜지스터(thin film transistor, TFT)(Qa)를 이루며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체(154a)에 형성된다. 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 하나의 제2 박막 트랜지스터(Qb)를 이루며, 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체(154b)에 형성된다.
저항 기준 전극(125)은 저항 입력 전극(177a) 및 저항 출력 전극(177b) 아래에 위치하며, 저항 기준 전극(125)의 가장자리는 저항 입력 전극(177a) 및 저항 출력 전극(177b)의 가장자리와 중첩한다.
데이터선(171), 제1 소스 전극(173a) 및 제2 소스 전극(173b), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 저항 입력 전극(177a) 및 저항 출력 전극(177b), 그리고 반도체(154a, 154b, 154c)의 노출된 부분 위에는 제1 보호막(180p)이 형성되어 있다. 제1 보호막(180p)은 질화규소 또는 산화규소 등의 무기 절연막을 포함할 수 있다. 제1 보호막(180p)은 그 위에 형성되는 색필터(230)의 안료가 노출된 반도체(154a, 154b, 154c) 부분으로 유입되는 것을 방지할 수 있다.
제1 보호막(180p) 위에는 색필터(230)가 형성되어 있다. 색필터(230)는 서로 인접한 두 개의 데이터선을 따라 세로 방향으로 뻗어 있다. 도시하지는 않았지만, 제1 표시판(100) 위에는 차광 부재가 형성되어 있을 수 있다.
색필터(230) 위에는 제2 보호막(180q)이 형성되어 있다.
제2 보호막(180q)은 질화규소 또는 산화규소 등의 무기 절연막을 포함할 수 있다. 제2 보호막(180q)은 색필터(230)가 들뜨는 것을 방지하고 색필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
제1 보호막(180p) 및 제2 보호막(180q)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(contact hole)(185a) 및 제2 접촉 구멍(185b)이 형성되어 있다.
제2 보호막(180q) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 각 화소 전극(191)은 게이트선(121)을 사이에 두고 서로 분리되어, 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다. 화소 전극(191)은 ITO 및 IZO 등의 투명 물질로 이루어질 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 각각 도 5에 도시한 기본 전극(199) 또는 그 변형을 하나 이상 포함하고 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통하여 각각 제1 드레인 전극(175a) 및 저항 출력 전극(177b)과 물리적, 전기적으로 연결되어 있으며, 제1 드레인 전극(175a) 및 저항 출력 전극(177b)으로부터 데이터 전압을 인가 받는다.
앞서 설명한 바와 같이, 제2 드레인 전극(175b)과 제2 부화소 전극(191b) 사이에는, 저항(R)을 이루는 저항 입력 전극(177a) 및 저항 출력 전극(177b)이 형성되어 있다. 이에 의하여, 제2 드레인 전극(175b)으로 인가된 데이터 전압은 제2 부화소 전극(191b)으로 전달될 때 그 크기가 작아진다. 따라서, 제1 부화소 전극(191a)에 인가되는 전압의 크기는 제2 부화소 전극(191b)에 인가되는 전압의 크기보다 크게 된다.
데이터 전압이 인가된 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 상부 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
화소 전극(191) 위에는 제1 배향막(도시하지 않음)이 형성되어 있다.
이제 상부 표시판(200)에 대하여 설명한다.
제2 기판(210) 위에 공통 전극(270)이 형성되어 있다. 공통 전극(270) 위에는 제2 배향막(도시하지 않음)이 형성되어 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.
제1 배향막, 제2 배향막, 그리고 액정층 중 적어도 하나는 광중합체를 포함할 수 있다.
그러면, 도 4a 및 도 4b를 참고하여, 본 발명의 실시 예에 따른 액정 표시 장치의 저항(R)에 대하여 설명한다.
도 4a를 참고하면, 제1 기판(110) 위에 제1 저항 기준 전극(125a) 및 제2 저항 기준 전극(125b)이 형성되어 있고, 제1 저항 기준 전극(125a) 및 제2 저항 기준 전극(125b) 위에 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다.
그리고, 게이트 절연막(140) 위에 비정질 실리콘 등으로 이루어진 제3 반도체(154c)가 형성되어 있다. 비정질 실리콘 자체는 결함 밀도 (1019/cm3)가 높기 때문에, TFT 소자의 액티브 재료로 사용되기 어려우나, 수소화를 통해 댕글링 밴드(dangling bond)의 수를 줄이거나 밴드갭(band gap) 내의 국재 상태(localized state)를 줄이면 결함 밀도 (1015/cm3)가 낮아지기 때문에, 스위칭 소자의 반도체로 사용 가능하다.
수소화된 비정질 실리콘의 광학적 밴드 갭(optical band-gap)은 대략 1.8eV 이며, 암 전도도(dark conductivity)는 3 x 10-10 (S/cm)이고, 광 전도도(photo conductivity)는 1 x 10-4(S/cm) 이다. 즉, 빛에 의한 비정질 실리콘의 도전율이 변함을 알 수 있는데, 이는 비정질 실리콘 자체가 광 전도적인(photo conductive) 특성을 갖고 있음에 기인한다.
그리고, 제3 반도체(154c) 위에 저항성 접촉 부재(167a, 167b)가 형성되어 있다. 저항성 접촉 부재(167a, 167b) 위에 저항 입력 전극(177a) 및 저항 출력 전극(177b)이 형성되어 있다.
도 4b를 참고하면, 제1 저항 기준 전극(125a) 및 제2 저항 기준 전극(125b)에 게이트 온 신호가 인가되면, 제1 저항 기준 전극(125a)에 인가되는 전압에 의해 저항 입력 전극(177a) 및 저항 출력 전극(177b)의 하부 표면에 전하가 모이게 된다.
그러나, 저항 입력 전극(177a) 및 저항 출력 전극(177b) 사이에는 전극이 형성되어 있지 않기 때문에, 저항 입력 전극(177a)의 하부 표면에 모인 전하는 쉽게 저항 출력 전극(177b)로 이동하지 못한다.
앞서 설명하였듯이, 제1 저항 기준 전극(125a) 및 제2 저항 기준 전극(125b)에 인가되는 게이트 온 신호의 크기는 데이터선(171)에 인가되는 데이터 전압의 크기보다 크다.
이처럼, 제1 저항 기준 전극(125a) 및 제2 저항 기준 전극(125b)에 인가되는 게이트 온 신호의 크기가 크면, 저항 입력 전극(177a)에 축적되는(accumulated) 전하량이 많아지고 이렇게 축적된 전하는 제3 반도체(154c)를 통해 점차 이동하여, 저항 출력 전극(177b)으로 이동함으로써, 제2 화소 전극(191b)으로 전압이 전달된다.
그러나 저항 입력 전극(177a)과 저항 출력 전극(177b) 사이의 제3 반도체(154c) 하부에는 전극이 형성되어 있지 않기 때문에, 제3 반도체(154c)는 채널이 되지 못하고, 저항 입력 전극(177a)과 저항 출력 전극(177b) 사이의 제3 반도체(154c)가 저항이 되어, 저항 입력 전극(177a)에 인가된 전압 중 일부분만 저항 출력 전극(177b)에 전달되게 된다. 따라서, 제2 드레인 전극(175b)에 인가되는 전압이 제2 화소 전극(191b)로 전달될 때의 크기는, 제1 드레인 전극(175a)에 인가되는 데이터 전압의 크기보다 작아진다.
한편, 게이트 온 신호의 크기에 따라 저항 입력 전극(177a)과 저항 출력 전극(177b) 사이의 제3 반도체(154c)의 저항 크기가 변경될 수 있다. 이에 대해서는 도 7을 참조하여 후술한다.
상기에서는 저항 입력 전극(177a)과 저항 출력 전극(177b)이 게이트 온 신호가 인가되는 게이트 선(121)로부터 연장되는 것으로 설명하였으나, 저항 입력 전극(177a)과 저항 출력 전극(177b)은 영상을 표시하는 하나의 프레임 동안 펄스 형태의 신호가 인가되는 전극으로부터 연장될 수도 있다.
이처럼, 본 실시 예에 따른 액정 표시 장치에 따르면, 제2 부화소 전극(191b)에 인가되는 전압의 크기를 낮추기 위하여, 추가적인 박막 트랜지스터를 형성하지 않고, 게이트 도전체, 반도체, 데이터 도전체를 이용하여 저항을 형성함으로써, 박막 트랜지스터 또는 접촉 구멍을 추가하지 않고, 제1 부화소 전극(191a)과 제2 부화소 전극(191b)에 서로 다른 전압을 인가할 수 있어, 측면 시인성을 정면 시인성에 가깝게 하면서도 트랜지스터와 접촉 구멍에 따른 액정 표시 장치의 개구율 저하를 방지할 수 있다.
그러면, 도 5를 참고하여, 기본 전극(199)에 대하여 설명한다.
도 5에 도시한 바와 같이, 기본 전극(199)의 전체적인 모양은 사각형이며 가로 줄기부(193) 및 이와 직교하는 세로 줄기부(192)로 이루어진 십자형 줄기부를 포함한다. 또한 기본 전극(199)은 가로 줄기부(193)와 세로 줄기부(192)에 의해 제1 부영역(Da), 제2 부영역(Db), 제3 부영역(Dc), 그리고 제4 부영역(Dd)으로 나뉘어지며 각 부영역(Da-Dd)은 복수의 제1 미세 가지부(194a), 복수의 제2 미세 가지부(194b), 복수의 제3 미세 가지부(194c), 그리고 복수의 제4 미세 가지부(194d)를 포함한다.
제1 미세 가지부(194a)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 제2 미세 가지부(194b)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 제3 미세 가지부(194c)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 아래 방향으로 뻗어 있으며, 제4 미세 가지부(194d)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)는 게이트선(121a, 121b) 또는 가로 줄기부(193)와 대략 45도 또는 135도의 각을 이룬다. 또한 이웃하는 두 부영역(Da, Db, Dc, Dd)의 미세 가지부(194a, 194b, 194c, 194d)는 서로 직교할 수 있다.
앞서 설명한 바와 같이, 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통하여 각기 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 연결되어 있으며 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 전압을 인가 받는다. 이 때, 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)의 변은 전기장을 왜곡하여 액정 분자들(31)의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)의 변에 거의 수평하다. 따라서, 도 5에 도시한 바와 같이, 액정 분자(31)들은 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향에 평행한 방향으로 기울어진다. 한 화소 전극(191)은 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향이 서로 다른 네 개의 부영역(Da-Dd)을 포함하므로 액정 분자(31)가 기울어지는 방향은 대략 네 방향이 되며 액정 분자(31)의 배향 방향이 다른 네 개의 도메인이 액정층(3)에 형성된다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
그러면, 액정 분자(31)가 선경사를 가지도록 초기 배향하는 방법에 대하여 도 6을 참고하여 설명한다.
도 6은 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
우선 자외선 등의 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)(33)를 액정 물질과 함께 두 표시판(100, 200) 사이에 주입한다. 전중합체(33)는 자외선 등의 광에 의해 중합 반응을 하는 반응성 메조겐(reactive mesogen)일 수 있다.
다음 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)에 전압을 인가하고 상부 표시판(200)의 공통 전극(270)에 공통 전압을 인가하여 두 표시판(100, 200) 사이의 액정층(3)에 전기장을 생성한다. 그러면 액정층(3)의 액정 분자(310)들은 그 전기장에 응답하여 앞에서 설명한 바와 같이 두 단계에 걸쳐 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향에 평행한 방향으로 기울어지며 한 화소에서 액정 분자(31)들이 기울어지는 방향은 총 네 방향이 된다.
액정층(3)에 전기장을 생성한 다음 자외선 등의 광을 조사하면 전중합체(33)가 중합 반응을 하여 도 6에 도시한 바와 같이 중합체(370)를 형성한다. 중합체(370)는 표시판(100, 200)에 접하여 형성된다. 중합체(370)에 의해 액정 분자(31)들은 앞서 설명한 방향으로 선경사를 가지도록 배향 방향이 정해진다. 따라서, 전기장 생성 전극(191, 270)에 전압을 가하지 않은 상태에서도 액정 분자(31)들은 서로 다른 네 방향으로 선경사를 가지고 배열하게 된다.
그러면, 도 7을 참고하여, 본 발명의 한 실험 예에 대하여 설명한다. 도 7은 본 발명의 한 실험 예의 결과를 나타내는 그래프이다.
본 실험 예에서는 제2 드레인 전극(175b)과 제2 화소 전극(191b) 사이에 저항(R)을 형성한 경우에 대하여, 게이트 온 신호의 크기 및 데이터선으로 전달되는 데이터 신호의 크기에 따라 저항(R)의 값을 측정하였고, 그 결과를 도 7에 도시하였다.
도시된 바와 같이, 저항(R)의 값은 게이트 온 신호의 크기가 증가할수록, 작아진다. 15V 내지 25V의 값을 갖는 게이트 온 신호의 경우, 데이터 신호의 크기에 큰 영향을 받지 않고, 일정한 저항 값을 가지는 것으로 측정된다.
본 실험 예에서 보는 바와 같이, 펄스 형태의 게이트 온 신호의 전압 값을 제어함으로써, 제2 드레인 전극(175b)과 제2 화소 전극(191b) 사이에 저항(R)의 값을 조절할 수 있다. 그러면, 제2 부화소 전극(191b)에 전달되는 데이터 신호의 크기는 저항(R)의 값에 따라 변경된다. 따라서, 실시 예에 따른 액정 표시 장치의 경우에 게이트 온 신호의 전압 값을 제어하여 제2 부화소 전극(191b)의 전압의 크기를 조절할 수 있음을 알 수 있었다. 또한, 영상을 표시하는 하나의 프레임 내에서 하나의 화소(PX)가 게이트 온 신호를 인가받는 시간이 매우 적으므로, 제2 드레인 전극(175b)과 제2 화소 전극(191b) 사이에 저항(R)의 열화를 방지할 수 있는 효과가 있다.
이상에서 본 발명의 바람직한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100, 200: 표시판 110, 210: 기판
121: 게이트선 124a, 124b: 게이트 전극
125, 125a, 125b: 저항 기준 전극 131: 유지 전압선
135, 136, 138, 139: 유지 전극 154a, 154b, 154c: 반도체
171: 데이터선 173a, 173b: 소스 전극
175a, 175b: 드레인 전극 177a: 저항 입력 전극
177a: 저항 출력 전극 180p, 180q: 보호막
191, 191a, 191b: 화소 전극 192: 세로 줄기부
193: 가로 줄기부
194a, 194b, 194c, 194d: 미세 가지부
230: 색필터 270: 공통 전극
3: 액정층 31: 액정 분자
Da, Db, Dc, Dd: 부영역 PX: 화소
R: 저항

Claims (11)

  1. 제1 기판;
    상기 제1 기판 위에 형성되어 있는 게이트선 및 데이터선;
    상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터와 제2 박막 트랜지스터;
    상기 제1 박막 트랜지스터에 연결되어 있는 제1 부화소 전극;
    상기 제2 박막 트랜지스터에 연결되어 있고, 상기 게이트 선으로 인가되는 펄스 형태의 게이트 온 신호에 의해 값이 변경되는 저항; 및
    상기 저항에 연결되어 있는 제2 부화소 전극을 포함하고,
    상기 저항은,
    상기 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 저항 입력 단자;
    상기 제2 부화소 전극에 연결되어 있는 저항 출력 단자; 및
    상기 저항 입력 단자 및 상기 저항 출력 단자 아래에 형성되어 있는 저항 반도체층을 포함하고,
    상기 게이트선은 저항 기준 전극을 포함하고,
    상기 저항 기준 전극은 상기 저항 반도체층 아래에 형성되고,
    상기 저항 기준 전극의 가장자리와 상기 저항 반도체층의 가장자리는 서로 중첩하고,
    상기 저항 입력 단자와 상기 저항 출력 단자의 가장자리 중 일부는 상기 저항 기준 전극의 가장자리 및 상기 저항 반도체층의 가장자리와 적어도 일부분 중첩하고,
    상기 저항 기준 전극은 상기 저항 입력 단자에 중첩하는 상기 저항 반도체층의 하부 및 상기 저항 출력 단자에 중첩하는 상기 저항 반도체층의 하부에 각각 분리되어 형성되는, 액정 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1 항에 있어서,
    상기 저항 입력 단자와 상기 저항 출력 단자는 서로 이격되어 형성되는 액정 표시 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1 항에 있어서,
    상기 저항 반도체층은 수소화된 비정질 실리콘으로 형성되는 액정 표시 장치.
  10. 제1 항에 있어서,
    상기 게이트 온 신호의 크기는 상기 데이터선에 인가되는 데이터 전압의 크기보다 큰 액정 표시 장치.
  11. 제10 항에 있어서,
    상기 게이트 온 신호의 크기가 증가하면, 상기 저항의 값이 감소하는 액정 표시 장치.
KR1020150050328A 2015-04-09 2015-04-09 액정 표시 장치 KR102334360B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150050328A KR102334360B1 (ko) 2015-04-09 2015-04-09 액정 표시 장치
US14/858,020 US9799684B2 (en) 2015-04-09 2015-09-18 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150050328A KR102334360B1 (ko) 2015-04-09 2015-04-09 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20160121661A KR20160121661A (ko) 2016-10-20
KR102334360B1 true KR102334360B1 (ko) 2021-12-01

Family

ID=57112162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150050328A KR102334360B1 (ko) 2015-04-09 2015-04-09 액정 표시 장치

Country Status (2)

Country Link
US (1) US9799684B2 (ko)
KR (1) KR102334360B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102335825B1 (ko) * 2015-04-23 2021-12-06 삼성디스플레이 주식회사 액정 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090040413A1 (en) * 2007-08-10 2009-02-12 Innolux Display Corp. Thin film transistor substrate assembly, and liquid crystal display having same
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122118A (ko) * 2005-05-25 2006-11-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101659831B1 (ko) * 2010-04-22 2016-09-27 삼성디스플레이 주식회사 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법
KR101941984B1 (ko) * 2011-09-27 2019-04-12 삼성디스플레이 주식회사 액정표시장치
KR101883378B1 (ko) 2012-04-23 2018-07-30 삼성전자주식회사 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090040413A1 (en) * 2007-08-10 2009-02-12 Innolux Display Corp. Thin film transistor substrate assembly, and liquid crystal display having same
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20160299397A1 (en) 2016-10-13
KR20160121661A (ko) 2016-10-20
US9799684B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
JP6710744B2 (ja) 液晶表示装置
KR101863759B1 (ko) 액정 표시 장치
US8610864B2 (en) Liquid crystal display
US8098358B2 (en) Liquid crystal display
KR20140021105A (ko) 액정 표시 장치
KR102268068B1 (ko) 액정 표시 장치
KR100778952B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102078810B1 (ko) 액정 표시 장치
KR102240418B1 (ko) 액정 표시 장치
KR102440559B1 (ko) 액정 표시 장치 및 액정 표시 장치의 제조 방법
US20160154280A1 (en) Liquid crystal display
KR101635954B1 (ko) 액정 표시 장치
KR102141168B1 (ko) 액정 표시 장치 및 그 제조 방법
US9298043B2 (en) Liquid crystal display
KR102160112B1 (ko) 액정 표시 장치
KR20150031386A (ko) 액정 표시 장치
KR102074956B1 (ko) 액정 표시 장치
KR102104926B1 (ko) 액정 표시 장치
KR102342694B1 (ko) 액정 표시 장치
KR102334360B1 (ko) 액정 표시 장치
KR102173134B1 (ko) 액정 표시 장치
US20150036088A1 (en) Liquid crystal display
JP2015031960A (ja) 液晶表示装置
KR102231630B1 (ko) 액정 표시 장치
KR102169685B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant