KR102332254B1 - 메모리 동작을 위한 이벤트 카운터 - Google Patents

메모리 동작을 위한 이벤트 카운터 Download PDF

Info

Publication number
KR102332254B1
KR102332254B1 KR1020217015237A KR20217015237A KR102332254B1 KR 102332254 B1 KR102332254 B1 KR 102332254B1 KR 1020217015237 A KR1020217015237 A KR 1020217015237A KR 20217015237 A KR20217015237 A KR 20217015237A KR 102332254 B1 KR102332254 B1 KR 102332254B1
Authority
KR
South Korea
Prior art keywords
capacitor
voltage
coupled
counter
response
Prior art date
Application number
KR1020217015237A
Other languages
English (en)
Other versions
KR20210065194A (ko
Inventor
마르코 스포르진
움베르토 디 빈센조
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20210065194A publication Critical patent/KR20210065194A/ko
Application granted granted Critical
Publication of KR102332254B1 publication Critical patent/KR102332254B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G11C11/4045—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell using a plurality of serially connected access transistors, each having a storage capacitor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K25/00—Pulse counters with step-by-step integration and static storage; Analogous frequency dividers
    • H03K25/02—Pulse counters with step-by-step integration and static storage; Analogous frequency dividers comprising charge storage, e.g. capacitor without polarisation hysteresis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/068—Integrator type sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

카운터는 다수의 감지 컴포넌트들을 가질 수 있다. 각 개별 감지 구성 요소는 개별 이벤트를 감지하도록 구성될 수 있고, 개별 감지 구성 요소가 개별 이벤트를 감지하는 것에 응답하여 제 2 커패시터에 선택적으로 결합되도록 구성된 제1 개별 커패시터를 포함할 수 있다. 제2 커패시터는 제2 커패시터에 선택적으로 결합된 각 제1 개별 커패시터에 의해 전압으로 충전되도록 구성될 수 있다. 카운터는 제2 커패시터에 결합된 제1 입력부 및 이벤트들의 임계 수량에 대응하는 기준 전압에 결합된 제2 입력부를 갖는 비교기를 가질 수 있다. 비교기는 제2 커패시터의 전압이 기준 전압 이상인 것에 응답하여 감지되는 이벤트들의 임계 수량을 나타내는 신호를 출력하도록 구성될 수 있다.

Description

메모리 동작을 위한 이벤트 카운터
본 개시는 일반적으로 전자 장치에 관한 것으로, 보다 자세하게는 메모리 동작들에 대한 이벤트 카운터들에 관한 것이다.
메모리 시스템들과 같은 전자 시스템들은 전압 변화, 스위칭 이벤트 등과 같은 다수의 이벤트들을 경험할 수 있다. 예를 들어, 메모리 시스템의 데이터 버스와 같은 버스 라인들의 전압들은 변할 수 있다. 메모리 시스템의 데이터 레지스터들과 같은 레지스터들의 전압들은 레지스터들의 데이터 값들이 변경됨에 따라 변할 수 있다. 일부 예들에서, 메모리 시스템들은 특정 상태로 프로그래밍된 메모리 셀들을 감지(예를 들어, 판독)하는 것과 관련된 스위칭 이벤트들을 경험할 수 있다.
메모리 시스템들은 컴퓨터, 휴대폰, 핸드 헬드 전자 장치 등과 같은 전자 시스템들에서 구현될 수 있다. 솔리드 스테이트 드라이브들(SSD들), 임베디드 멀티미디어 컨트롤러(eMMC) 장치들, 범용 플래시 저장(UFS) 장치들 등과 같은 일부 메모리 시스템들은 호스트로부터의 호스트(예를 들어, 사용자) 데이터를 저장하는 비휘발성 저장 메모리들을 포함할 수 있다. 비휘발성 저장 메모리들은 전원이 공급되지 않을 때 저장된 데이터를 유지함으로써 영구 데이터를 제공하며, 다른 메모리 유형들 중에서도, NAND 플래시 메모리, NOR 플래시 메모리, 읽지 전용 메모리(ROM), 전기적으로 소거 가능한 프로그램 가능 ROM(EEPROM), 소거 가능한 프로그램 가능 ROM(EPROM) 및 예컨대 상 변화 랜덤 액세스 메모리(PCRAM), 3차원 크로스포인트 메모리(예를 들어, 3D X포인트), 저항성 랜덤 액세스 메모리(RRAM), 강유전성 랜덤 액세스 메모리(FeRAM), 자기저항 랜덤 액세스 메모리(MRAM)와 같은 저항 가변 메모리 및 프로그램 가능한 도전성 메모리를 포함한다.
메모리 셀들은 어레이 아키텍처로 배열될 수 있으며, 레지스터 세트가 있는 버퍼들은 어레이에 결합되어 호스트로의 후속 전송을 위해 데이터가 어레이로부터 레지스터로 판독될 수 있거나 호스트 데이터가 레지스터들에서 수신되고 이어서 어레이에 기입(예를 들어, 어레이에 프로그래밍)될 수 있도록 한다.
메모리 셀들은 하나 이상의 데이터 유닛들(예를 들어, 비트들)에 대응하는 다수의 상이한 데이터 상태들로 프로그래밍될 수 있다. 일 예로서, 일부 저항 가변 메모리 셀들과 같은 일부 메모리 셀들은 낮은 임계 전압(Vt) 상태에 대응하는 저 저항 상태 또는 높은 Vt 상태에 대응하는 고 저항 상태로 프로그래밍될 수 있다. 일부 예들에서, 저 저항 상태의 저항 가변 셀은 세트 Vt 분포(예를 들어, 논리 1로 인코딩됨)에 대응하는 세트 상태에 있다고 말할 수 있으며, 고 저항 상태의 저항 가변 셀은 리셋 Vt 분포(예를 들어, 논리 0으로 인코딩됨)에 대응하는 리셋 상태에 있다고 말할 수 있다.
예를 들어, 메모리 셀의 상태는 판독 전압 또는 경계 전압으로 지칭될 수 있는 감지 전압을 셀에(예를 들어, 셀에 걸쳐) 인가하는 것에 응답하여 셀이 그 저항 상태를 변경하는지(예를 들어, 스위칭 이벤트를 경험하는지) 여부를 결정함으로써 감지될 수 있다. 예를 들어, 감지 전압보다 낮은 Vts를 갖는 메모리 셀들은 스위칭 이벤트를 경험할 수 있는 반면, 감지 전압보다 큰 Vts를 갖는 메모리 셀들은 그렇지 않을 수 있다. 이와 같이, 감지 전압은 세트 상태에 있는 메모리 셀들이 감지 전압에 응답하여 스위칭 이벤트를 경험할 수 있도록 세트 Vt 분포에 대응하는 Vts보다 크고 리셋 Vt 분포에 대응하는 Vts보다 작도록 선택될 수 있다.
도 1은 본 개시의 많은 실시예들에 따른 카운터를 예시한다.
도 2는 본 개시의 많은 실시예들에 따른 다른 카운터를 예시한다.
도 3a 내지 3c는 본 개시의 많은 실시예들에 따른 카운터의 특정 동작 단계들에 대응하는 카운터의 다양한 구성들을 예시한다.
도 4는 본 개시의 많은 실시예들에 따른 카운터의 동작에 대응하는 다양한 파형들을 예시한다.
도 5는 본 개시의 많은 실시예들에 따른 메모리 셀 어레이의 일부를 예시한다.
도 6은 본 개시의 많은 실시예들에 따른 장치의 블록도이다.
본 개시는 메모리들 및 메모리 시스템들과 같은 전자 시스템들에서 이벤트들의 임계 수량에 도달하는 시기를 결정하는 데 사용될 수 있는 카운터들의 기술적 개선에 관한 것이다. 예를 들어, 이벤트들의 임계 수량은 데이터 패턴의 특정 가중치에 대응할 수 있는 데이터 패턴의 특정 개수의 이벤트들에 대응할 수 있다.
일 예에서, 카운터는 다수의 감지 컴포넌트들을 가질 수 있다. 각 개별 감지 구성 요소는 개별 이벤트를 감지하도록 구성될 수 있고, 개별 감지 구성 요소가 개별 이벤트를 감지하는 것에 응답하여 제 2 커패시터에 선택적으로 결합되도록 구성된 제1 개별 커패시터를 포함할 수 있다. 제2 커패시터는 제2 커패시터에 선택적으로 결합된 각 제1 개별 커패시터에 의해 전압으로 충전되도록 구성될 수 있다. 카운터는 제2 커패시터에 결합된 제1 입력부 및 이벤트들의 임계 수량에 대응하는 기준 전압에 결합된 제2 입력부를 갖는 비교기를 가질 수 있다. 비교기는 제2 커패시터의 전압이 기준 전압 이상인 것에 응답하여 감지되는 이벤트들의 임계 수량을 나타내는 신호를 출력하도록 구성될 수 있다.
일부 예들에서, 카운터는 유리하게는 다수의 동시 독립 이벤트들을 감지할 수 있다. 감지될 수 있는 이벤트들은 그 중에서도, 감지 전압으로 (예를 들어, 3D X포인트 메모리의) 세트 상태의 저항 가변 메모리 셀들을 감지하는 것과 관련된 스위칭 이벤트들, 특정 값을 갖는 정적 전압들에 결합된 스위칭 회로부와 관련된 스위칭 이벤트들, 데이터 레지스터 세트의 데이터 값들을 변경하는 것과 관련된 이벤트들을 포함할 수 있다.
일부 예들에서, 이벤트들의 임계 수량은 증가하는 감지 전압 램프와 같은 증가하는 감지 전압이 메모리 셀 그룹을 감지하는 데 사용되는 것에 응답하여 스위칭 이벤트를 경험하는 메모리 셀 그룹의 메모리 셀들의 수량의 절반일 수 있다. 예를 들어, 셀의 절반에 대한 스위칭 이벤트가 발생하는 가장 높은 감지 전압은 셀 그룹에 대한 Vt 분포의 중앙값에 대응할 수 있다.
도 1은 본 개시의 많은 실시예들에 따른, 이벤트 카운터와 같은 카운터(100)를 예시한다. 예를 들어, 카운터(100)는 본원에서 논의되는 다양한 스위칭과 같은, 스위칭 이벤트들을 카운트하는데 사용될 수 있다.
일부 예들에서, 카운터(100)의 입력부들(102-1 내지 102-N)은 각각 전압 신호들(104-1 내지 104-N)을 수신할 수 있다. 예를 들어, 개별 전압 신호들(104-1 내지 104-N) 각각은 초기에 로직 로우(예를 들어, 논리 0)에 대응하는 전압(Vlow)(예를 들어, 제로(0) 볼트)에 있을 수 있다. 그런 다음, 개별 전압 신호(104)는 스위칭 이벤트에 응답하여 로직 하이(예를 들어, 로직 1)에 대응하는 전압(Vhigh)(예를 들어, 전원 공급 전압(VCC))로 이동할 수 있다. 예를 들어, 개별 신호(104)는 저항 가변 메모리 셀(예를 들어, 세트 상태에서)이 감지 전압이 메모리 셀에 인가되는 것에 응답하여 스위칭 이벤트를 경험하는 것에 응답하여 Vhigh로 이동할 수 있다. 개별 신호(104)는 메모리 셀(예를 들어, 리셋 상태에서)이 감지 전압이 메모리 셀에 인가되는 것에 응답하여 스위칭 이벤트를 경험하지 않을 때 Vlow로 유지될 수 있다. 예를 들어, 전압(Vhigh)는 스위칭 이벤트를 나타낼 수 있고, 전압(Vlow)은 스위칭 이벤트 없음을 나타낼 수 있다.
카운터(100)는 각각 입력부들(102-1 내지 102-N)을 갖는 감지 컴포넌트들(106-1 내지 106-N)과 같은, 다수의 감지 컴포넌트들(106)을 포함한다. 개별 감지 컴포넌트들(106-1 내지 106-N) 각각은 p-채널 트랜지스터와 같은 트랜지스터(108) 및 n-채널 트랜지스터와 같은 트랜지스터(109)를 포함한다. 개별 입력부들(102-1 내지 102-N) 각각은 개별 감지 컴포넌트들(106-1 내지 106-N) 각각의 트랜지스터들(108 및 109)에 결합된다. 감지 컴포넌트들(106-1 내지 106-N) 각각은 또한 커패시턴스(Ca)를 갖는 커패시터(110)를 포함한다.
각각의 개별 감지 컴포넌트(106)의 커패시터(110)는 개별 감지 컴포넌트(106)의 트랜지스터들(108 및 109)에 결합된다. 예를 들어, 커패시터(110)는 접지(0 볼트)와 트랜지스터들(108 및 109) 사이에 결합될 수 있다. 트랜지스터(108)는 VCC일 수 있는 충전 전압과 커패시터(110) 사이에 결합된다. 예를 들어, 트랜지스터(108)는 Vlow에 응답하여 활성화(예를 들어, 턴 온)되어 VCC를 커패시터(110)에 선택적으로 결합하여 커패시터(110)를 VCC로 충전할 수 있다. 예를 들어, 커패시터(110)는 개별 입력부(102)에서의 전압이 Vlow인 한 VCC에 결합될 수 있다.
감지 컴포넌트들(106-1 내지 106-N)은 노드(113)에 병렬로 결합된 분기들(111-1 내지 111-N)에 각각 결합 가능하다. 카운터(100)는 노드(113)에 결합된 입력부(114) 및 감지 컴포넌트(106)의 임계 수량에 의해 각각 독립적으로 감지된 이벤트들의 임계 수량에 대응하는 기준 전압(Vref)을 수신하도록 결합된 입력부(116)를 갖는 비교기(112)를 포함한다. 비교기(112)는 독립 이벤트들을 각각 독립적으로 감지하는 다수의 감지 컴포넌트들(106)에 대응하는 노드(113) 상의 전압(Vcount)과 Vref를 비교할 수 있다. 예를 들어, 비교기(112)는 Vref 이상의 Vcount에 응답하여 카운터(100)에 의해 감지되는 이벤트들의 임계 수량을 나타내는 전압(Vout)을 출력할 수 있다.
개별 감지 컴포넌트(106)의 트랜지스터(109)는 개별 전압 신호(104)가 Vhigh로 이동하는 것에 응답하여 개별 감지 컴포넌트(106)를 개별 분기(111)에 선택적으로 결합하도록 구성된다. 트랜지스터(109)는 전압 신호(104)가 Vlow에 있을 때 비활성화(예를 들어, 턴 오프)될 수 있고, Vhigh에 응답하여 활성화되어 개별 감지 컴포넌트(106)를 개별 분기(111)에 선택적으로 결합할 수 있다. 예를 들어, 트랜지스터(109)는 Vhigh에 응답하여 분기들(111) 각각(예를 들어, 모두)과 병렬로 개별 감지 컴포넌트(106)의 커패시터(110)를 선택적으로 결합할 수 있다. 트랜지스터(108)는 Vhigh에 응답하여 턴 오프될 수 있음에 주의하라.
커패시턴스(Cw)를 갖는 개별 커패시터들(115)은 접지와 분기들(111-1 내지 111-N)의 개별 분기들 사이에 결합될 수 있다. N개의 커패시터들(115)은 노드(113)에 병렬로 결합되고 초기에 접지로 방전될 수 있다. 커패시터(115)가 도 1의 예의 분기들(111-1 내지 111-N) 각각에 결합되나, 커패시터(115)는 N개 미만의 분기들에 결합될 수 있다. 예를 들어, 일반적으로, 커패시터(115)는 M개의 분기들(111-1 내지 111-M)에 결합되어 노드(113)에 병렬로 결합된 총 M개의 커패시터들(115)이 존재한다. 예를 들어, M은 하나(1)에서 N까지의 임의의 정수일 수 있다. 예를 들어, 노드(113)와 접지 사이에 결합된 단일 커패시터(115)가 있을 수 있다.
n-채널 트랜지스터와 같은 트랜지스터(116)는 노드(113)와 접지 사이에 결합될 수 있다. 예를 들어, 트랜지스터(116)는 초기에 노드(113) 및 커패시터들(115)을 접지로 방전하도록 활성화될 수 있다. 트랜지스터(116)는 이후 노드(113) 및 커패시터들(115)이 접지로 방전된 후에 비활성화될 수 있다.
일부 예들에서, 각각의 개별 감지 컴포넌트(106)의 커패시터(110)는 개별 감지 컴포넌트(106)가 이벤트를 감지하는 것에 응답하여(예를 들어, 트랜지스터(116)가 비활성화되는 동안) 모든 M개의 초기 방전된 커패시터들(115)과 병렬로 선택적으로 결합될 수 있다. 예를 들어, 개별 감지 컴포넌트(106)의 커패시터(110)는 트랜지스터가 Vhigh를 수신하는 것에 응답하여 모든 M개의 커패시터들(115)과 병렬로 선택적으로 결합될 수 있다. 일부 예들에서, 각각의 개별 감지 컴포넌트(106)의 커패시터(110)는 노드(113)와 접지 사이에 결합된 단일 커패시터(115)와 병렬로 선택적으로 결합될 수 있다.
K 감지 컴포넌트들(106-1 내지 106-K)와 같은 감지 컴포넌트들(106-1 내지 106-N)의 서브셋이 이벤트를 감지할 때, 감지 컴포넌트들(106-1 내지 106-K)의 K 커패시터들(110)은 M개의 커패시터들(115)과 병렬로 결합된다. 이와 같이, K개의 커패시터들(110)은 K개의 커패시터들(110) 및 M개의 커패시터들(115)이 Vcount와 동일한 평형 전압에 도달할 때까지 M개의 방전된 커패시터들(115)을 충전할 수 있다. 예를 들어, K개의 커패시터들(110)은 Vcount에 도달될 때까지 VCC로부터 M개의 커패시터들(115)로 방전될 수 있다.
그 결과, 각각의 분기들(111-1 내지 111-N), 및 이에 따른 노드(113)는 r = Cw/Ca의 경우 Vcount = (VCC)(KCa)/(KCa + MCw) = VCC/(1+Mr/K)로 이동할 수 있으며, Cw = Ca의 경우 VCC/(1+M/K)로 주어질 수 있다.
Vref는 커패시턴스(αC)를 갖는 커패시터(120)와 직렬로 결합된 커패시턴스(C)를 갖는 커패시터(119) 사이의 노드(118)에서의 전압일 수 있다. 예를 들어, 커패시터(119)는 노드(118)와 커패시터들(110)을 충전하기 위한 충전 전압과 동일한 VCC와 같은 전압 사이에 결합될 수 있고, 커패시터(120)는 노드(118)와 접지 사이에 결합될 수 있다. 이와 같이, 커패시터들(119 및 120)은 VC와 접지 사이에 직렬로 결합될 수 있다. 예를 들어, Vref = VCC/(1+α)이다.
각 감지 컴포넌트는 이벤트들의 임계 수량(Kth)을 감지하기 위해 감지 컴포넌트들(106)의 임계 수량(Kth)을 얻도록 하나의 이벤트를 감지할 수 있다. 따라서, Kth의 이벤트의 경우 Vcountth = VCC/(1 + Mr/Kth) = VCC/(1 + α)이며, α = Mr/Kth로 주어진다. 이는 α, 및 이에 따른 Vref가 커패시터들의 특정 개수(M), 이벤트들의 임계 수량(Kth) 및 r = Cw/Ca인 특정 비율에 대해 지정되도록 한다. 카운터(100)는 하나 이상의 감지 컴포넌트(106)에 의해 동시에 감지된 이벤트들과 동시 이벤트들을 감지할 수 있다는 점에 유의한다.
카운터(100)의 와이어들 및 트랜지스터들(108 및 109)은 기생 커패시턴스를 도입할 수 있다. 일부 예들에서, 이러한 기생 커패시턴스들은 커패시턴스들(Cw 및/또는 Ca)에 포함될 수 있다.
도 2는 본 개시의 다수의 실시예들에 따른, 이벤트 카운터와 같은 카운터(225)를 예시한다. 예를 들어, 카운터(225)는 본원에서 논의되는 다양한 스위칭과 같은, 스위칭 이벤트들을 카운트하는데 사용될 수 있다.
일부 예들에서, 카운터(225)의 입력부들(202-1 내지 202-N)은 각각 전압 신호들(204-1 내지 204-N)을 수신할 수 있다. 개별 전압 신호들(204-1 내지 204-N) 각각은 도 1과 관련하여 전압 신호들(104-1 내지 104-N)에 대해 앞서 설명된 바와 같을 수 있다. 예를 들어, 개별 전압 신호들(204-1 내지 204-N) 각각은 초기에 전압(Vlow)(예를 들어, 제로(0) 볼트)에 있을 수 있다. 그런 다음, 개별 전압 신호(204)는 스위칭 이벤트에 응답하여 전압(Vhigh)(예를 들어, VCC)로 이동할 수 있다.
카운터(225)는 각각 입력부들(202-1 내지 202-N)을 갖는 감지 컴포넌트들(226-1 내지 226-N)와 같은, 다수의 감지 컴포넌트들(226)을 포함한다. 감지 컴포넌트들(226-1 내지 226-N)는 p-채널 트랜지스터들일 수 있는 트랜지스터들(228-1 내지 228-N)에 각각 결합된다. 예를 들어, 트랜지스터들(228-1 내지 228-N)은 트랜지스터들(228-1 내지 228-N)이 단자(230)에 병렬로 결합될 수 있도록 커패시턴스(CE)를 갖는 커패시터(232)의 단자(230)에 결합되는 노드(229)에 병렬로 결합될 수 있다.
트랜지스터들(228-1 내지 228-N)은 감지 컴포넌트들(226-1 내지 226-N)를 노드(229)에, 그리고 이에 따라 커패시터(230)의 단자(230)에 각각 선택적으로 결합하도록 구성된다. 스위치(sw5)와 같은 스위치(234)는 예를 들어 노드(229), 및 이에 따른 단자(230)에 선택적으로 결합하도록 구성된다. 예를 들어, 스위치(sw5)는 제어 신호들이 스위치(sw5)에 의해 수신되는 것에 응답하여 접지로 및 접지로부터 노드(229)를 각각 선택적으로 결합 및 분리하기 위해 개폐될 수 있다. 커패시터(232)의 단자(233)는 일부 예들에서 접지에 결합될 수 있다.
카운터(225)는 노드(229)에 결합된 입력부(236) 및 감지 컴포넌트(226)의 임계 수량에 의해 각각 독립적으로 감지된 이벤트들의 임계 수량에 대응하는 기준 전압(Vref)을 수신하도록 결합된 입력부(238)를 갖는 비교기(212)를 포함한다. 비교기(212)는 Vref를 노드(229) 상의 전압(VE)와 비교할 수 있으며, 이는 다수의 감지 컴포넌트들(226)이 독립 이벤트들을 각각 독립적으로 감지하는 것에 응답하여 선택적으로 배치된 충전 커패시터(232)에 대응한다. 예를 들어, 이벤트를 감지하는 개별 감지 컴포넌트들(226)로부터 발생하는 전하들은 노드(229)에서 합산될 수 있으며 커패시터(CE)를 전압(VE)으로 충전할 수 있다. 비교기(212)는 Vref 이상의 VE에 응답하여 카운터(225)에 의해 감지되는 이벤트들의 임계 수량을 나타내는 전압(Vout)을 출력할 수 있다.
감지 컴포넌트들(226-1 내지 226-N) 각각은 커패시턴스(Cb)를 갖는 커패시터(245)를 포함한다. 감지 컴포넌트들(226-1 내지 226-N) 각각은 스위치(sw1)와 같은 스위치(247)를 포함한다. 스위치(sw1)는 개별 감지 컴포넌트(226)의 커패시터(245)의 단자(248)를 VCC + OV와 같은 충전 전압에 선택적으로 결합하도록 구성될 수 있으며, "OV"는 예를 들어 약 100 밀리 볼트일 수 있는 과전압이다. 예를 들어, 스위치(sw1)는 제어 신호들이 스위치(sw1)에 의해 수신되는 것에 응답하여 당자(248)로 및 이로부터 충전 전압을 각각 선택적으로 결합 및 분리하기 위해 개폐될 수 있다.
감지 컴포넌트들(226-1 내지 226-N) 각각은 스위치(sw2)와 같은 스위치(250)를 포함한다. 예를 들어, 스위치(sw2)는 이벤트에 응답하여 개별 감지 컴포넌트(226)의 커패시터(245)의 단자(252)를 각각의 입력부(202)에 선택적으로 결합하도록 구성될 수 있다. 예를 들어, 스위치(sw2)는 각각의 전압 신호(204)가 Vhigh로 이동하는 것에 응답하여 단자(252)를 입력부(202)에 선택적으로 결합하기 위해 닫힐 수 있고, 전압 신호(204)가 Vlow로 이동하는 것에 응답하여 단자(252)를 입력부(202)로부터 선택적으로 분리하기 위해 열릴 수 있다.
감지 컴포넌트들(226-1 내지 226-N) 각각은 스위치(sw3)와 같은 스위치(255)를 포함한다. 예를 들어, 스위치(sw3)는 각각의 감지 컴포넌트(226)의 커패시터(245)의 단자(252)를 접지와 같은 전압에 선택적으로 결합하도록 구성될 수 있다. 예를 들어, 스위치(sw3)는 각각의 전압 신호(204)가 Vlow로 이동하는 것에 응답하여 단자(252)를 선택적으로 접지에 결합하도록 닫힐 수 있고, 전압 신호(204)가 Vhigh로 이동하는 것에 응답하여 단자(252)를 접지로부터 선택적으로 분리하도록 열릴 수 있다.
감지 컴포넌트들(226-1 내지 226-N) 각각은 스위치(sw4)와 같은 스위치(260)를 포함한다. 예를 들어, 스위치(sw4)는 각각의 감지 컴포넌트(226)의 커패시터(245)의 단자(248)를 각각의 트랜지스터(228)의 소스/드레인(예를 들어, 소스)와 같은 각각의 트랜지스터(228)에 선택적으로 결합하도록 구성될 수 있다. 예를 들어, 스위치(sw4)는 제어 신호들이 스위치(sw4)에 의해 수신되는 것에 응답하여 접지로 및 접지로부터 단자(248)를 각각 선택적으로 결합 및 분리하기 위해 개폐될 수 있다. 개별 트랜지스터들(228-1 내지 228-N) 각각의 소스/드레인(예를 들어, 드레인)(264)이 노드(229)에 결합된다. 각각의 감지 컴포넌트(226) 및 각각의 트랜지스터(228)의 스위치(sw4)는 각각의 감지 컴포넌트(226)의 커패시터(245)의 단자(248)를 노드(229) 및 이에 따른 커패시터(232)에 선택적으로 결합하도록 구성된다는 점에 유의한다.
커패시터(265)는 예를 들어 접지와 각각의 트랜지스터들(228-1 내지 228-N) 사이에 결합될 수 있다. 예를 들어, 커패시터(265)는 각각의 트랜지스터들(228-1 내지 228-N)이 Vbias로 바이어스되도록 바이어싱 전압(Vbias)으로 충전될 수 있다.
Vbias는 약 VCC에서 트랜지스터(228-1 내지 228-N)의 Vt를 뺀 값일 수 있다. 트랜지스터들(228-1 내지 228-N)의 Vt는 카운터(225)의 동작 온도들과 같은 다양한 동작 조건들의 범위에 대해 VCC보다 낮고 드레인(264)의 전압보다 낮을 수 있다. 일부 예들에서, 과전압(OV)은 트랜지스터들(228-1 내지 228-N)의 Vts에서의 불일치를 보상할 수 있다. 카운터(225)는 하나 이상의 감지 컴포넌트(226)에 의해 동시에 감지된 이벤트들과 같은, 동시 이벤트들을 감지할 수 있다는 점에 유의한다.
도 3a 내지 3c는 본 개시의 다수의 실시예들에 따른 카운터(325)의 특정 동작 단계들에 대응하는 카운터(325)의 다양한 구성들을 예시한다. 도 4는 본 개시의 많은 실시예들에 따른 카운터(325)의 동작에 대응하는 다양한 파형들을 예시한다.
도 3a는 본 개시의 다수의 실시예들에 따른 감지 컴포넌트들(326-1 내지 326-N)를 초기화하도록 선택적으로 구성된 카운터(325)를 예시한다. 도 3a에서, 개별 감지 컴포넌트들(326-1 내지 326-N) 각각의 커패시터(345)는 예를 들어, 각 개별 감지 컴포넌트(326)의 스위치(sw1)가 커패시터(345)의 단자(348)에 VCC + OV를 선택적으로 결합하면서, 스위치(sw3)가 접지에 커패시터(245)의 단자(352)를 선택적으로 결합하면서, 스위치(sw5)가 접지에 노드(329), 커패시터(332)의 단자(330) 및 비교기(312)의 입력부(336)를 선택적으로 결합하면서, 스위치들(sw2 및 sw4)이 열려 있으면서, 그리고 입력부들(302-1 내지 302-N) 각각의 전압이 Vlow인 것에 응답하여, VCC + OV와 같은 충전 전압으로 사전 충전된다.
도 4는 개별 감지 컴포넌트들(326-1 내지 326-N) 각각의 커패시터(345)의 단자(348)에서 전압 신호(QV1)의 파형을 예시한다. 예를 들어, 시간(t1)에서, 각 개별 감지 컴포넌트(326)의 스위치(sw1) 및 스위치(sw5)는 동시에 닫힐 수 있다. 스위치(sw1)를 닫으면 QV1의 전압이 0V에서 VCC + OV로 증가하게 한다. 이는 커패시터(345)를 VCC + OV로 충전한다 (예를 들어, VCC + OV가 커패시터(345) 양단에 걸린다). 예를 들어, 도 3a에서 개별 감지 컴포넌트들(326-1 내지 326-N) 각각은 개별 감지 컴포넌트들(326-1 내지 326-N) 각각의 커패시터(345)를 VCC + OV로 충전함으로써 초기화된다.
도 3b는 본 개시의 다수의 실시예들에 따른 카운터(325)의 트랜지스터들(328-1 내지 328-N)을 초기화하도록 선택적으로 구성된 카운터(325)를 예시한다. 예를 들어, 도 3b에서 트랜지스터들(328-1 내지 328-N)은 트랜지스터들(328-1 내지 328-N)이 턴 오프되도록 동일한 전도성 상태(예를 들어, 비전도성 상태)에 놓인다. 도 3b에서, 스위치(sw1)는 열리고 개별 감지 컴포넌트들(326-1 내지 326-N) 각각의 커패시터(345)의 단자(348)를 충전 전압 VCC + OV에서 분리하면서 스위치(sw4)는 개별 감지 컴포넌트들(326-1 내지 326-N) 각각의 커패시터(345)의 단자(348)의 전압 신호(QV1)를 개별 트랜지스터들(328-1 내지 328-N) 각각의 소스(362)에 선택적으로 결합하도록 닫힌다. 스위치(sw2)는 열린 상태로 유지되고 스위치들(sw3 및 sw5)은 닫힌 상태로 유지된다.
도 4는 개별 트랜지스터들(328-1 내지 328-N) 각각의 소스(362)의 전압 신호(QV2)의 파형을 예시한다. 예를 들어, 시간(t2)에서, 각 개별 감지 컴포넌트들(326)의 스위치(sw4)는 QV2를 QV1에 선택적으로 결합하기 위해 닫는다. QV2를 QV1에 선택적으로 결합하고, 이에 따라 커패시터(345)의 단자(348)를 각각의 트랜지스터(328)의 소스(362)에 결합하면 전압 신호(QV2)의 전압이 0 볼트에서 VCC + OV가 된다. 이는 각각의 트랜지스터들(328-1 내지 328-N)이 전도되고 전류가 개별 감지 컴포넌트들(326-1 내지 326-N) 각각의 커패시터(345)로부터 노드(329)를 통해 접지로 흐르게 한다.
예를 들어, 커패시터(345)는 VCC + OV에서 Vbias + Vt로 노드(329)로 방전되며, Vbias는 트랜지스터들(328-1 내지 328-N)의 게이트들 상의 전압이고 Vt는 각각의 트랜지스터(328)의 임계 전압이다. 예를 들어, 전압 신호들(QV1 및 QV2)의 전압들은 도 4에 도시된 바와 같이, VCC + OV에서 Vbias + Vt로 감소한다. 각각의 트랜지스터들(328)은 QV2가 Vbias + Vt에 도달하는 것에 응답하여 턴 오프될 수 있으며 따라서 동일한 비전도성 상태에 놓인다.
각각의 트랜지스터들(328)의 Vt들은 상이할 수 있어서 Vbias + Vt가 개별 트랜지스터들(328-1 내지 328-N)의 각각의 소스들(362) 상에서 상이할 수 있음에 유의한다. 일부 예들에서, 각각의 트랜지스터들(328)을 통해 흐르는 전류들은 커패시터(345) 방전과 동일하게 될 수 있다.
도 3c는 본 개시의 다수의 실시예들에 따른 감지 동작 동안의 카운터(325)를 예시한다. 도 3c에서, N개의 감지 컴포넌트들(326-1 내지 326-N) 각각은 개별 입력부들(302-1 내지 302-N) 각각의 전압이 Vlow로부터 VCC로 이동하게 하는 독립 이벤트를 감지하고 있다.
VCC에 응답하여, 각 개별 감지 컴포넌트(326)의 스위치(sw3)는 접지로부터 각 개별 감지 컴포넌트(326)의 커패시터(345)의 단자(352)를 선택적으로 분리하도록 열리고, 각 개별 감지 컴포넌트(326)의 스위치(sw2)는 시간(t3)에 닫혀서 각 개별 감지 컴포넌트(326)의 커패시터(345)의 단자(352)를 VCC에 선택적으로 결합하면서, 스위치(sw1)는 열린 상태로 유지된다. 스위치(sw5)는 노드(329), 비교기(312)에 대한 입력부(336) 및 커패시터(332)의 단자(330)가 트랜지스터들(328-1 내지 328-N)의 드레인들(364)에 결합되도록 QV2가 Vbias + Vt에 도달한 후에 열릴 수 있다.
시간(t3)에서 시작하여, 전압 신호들(QV1 및 QV2)은 도 4에 도시된 바와 같이, 스위치(sw2)가 VCC를 커패시터(345)의 단자(352)에 선택적으로 결합하는 것에 응답하여 Vbias + Vt에서 VCC + Vbias + Vt로 증가한다. 예를 들어, 커패시터(345) 양단의 전압은 Vbias + Vt에서 보존될 수 있다. 각 개별 트랜지스터(328)는 노드(329), 비교기(312)에 대한 입력부(336) 및 커패시터(332)의 단자(330)가 개별 감지 컴포넌트(326)의 스위치(s4) 및 각각의 활성화된 트랜지스터(328)에 의해 각 개별 감지 컴포넌트(326)의 커패시터(345)의 단자(348)에 선택적으로 결합되도록 VCC + Vbias + Vt에 응답하여 활성화된다.
각 개별 감지 컴포넌트(326)의 커패시터(345)는 각 개별 트랜지스터(328)이 활성화되는 것에 응답하여, 노드(329)로 그리고 이에 따라 커패시터(332)로 방전된다. 도 4에 도시된 바와 같이, 각 커패시터(345)는 전압 신호들(QV1 및 QV2)의 전압이 VCC에 의해 감소되고 각각의 트랜지스터들(328)이 비활성화되는 전압인, Vbias + Vt로 리턴될 때까지 방전된다. 이와 같이, CbVCC 양의 전하는 방전 동안 각 커패시터(345)로부터 커패시터(332)로 전달된다.
커패시터(332)의 단자(330) 상의 전압 신호(QVE)는 도 4에 도시된 바와 같이, 전하가 각 커패시터(345)로부터 전달되는 것에 응답하여 0 볼트에서 전압(VE)로 이동하여, 커패시터(332)가 전압(VE)로 충전된다. 커패시터로 전달된 전하는 CEVE이고 커패시터들(345)로부터의 전하들(CbVCC)의 합과 같다. 예를 들어, N개의 독립 이벤트들을 각각 감지하는 N개의 감지 컴포넌트들의 경우, 전하들(CbVCC)의 합은 NCbVCC이다.
K개의 독립 이벤트들과 같은 N개 미만의 독립 이벤트들은 K개의 감지 컴포넌트들에 의해 각각 독립적으로 감지될 수 있으며, 이 경우 K개의 전하들의 합이 KCbVCC이며, 따라서 KCbVCC의 전하가 커패시터(332)로 전송되어 커패시터(332)의 전하(CEVE)를 생성한다는 것에 유의한다. 예를 들어, CEVE = KCbVCC이며, VE = (KCbVCC)/CE로 주어진다. VE는 K에 정비례하고, VE는 K의 선형 함수라는 점에 유의한다. 이는 전하(CbVCC)가 K개의 감지 컴포넌트들 각각으로부터 커패시터(332)로 전달된 결과이다. 예를 들어, 각 감지 이벤트는 동일한 양의 전하가 커패시터(332)로 전달되게 하고, 따라서 커패시터(332) 상의 전하를 동일한 양만큼 증가시킬 수 있다. 이는, 적어도 부분적으로는, 트랜지스터들(228)의 초기화로 인해, 이전에 도 3b와 관련하여 설명되었다.
각 감지 컴포넌트(326)는 이벤트들의 임계 수량(Kth)을 감지하기 위해 감지 컴포넌트들(326)의 임계 수량(Kth)을 얻도록 하나의 이벤트를 감지할 수 있다. 예를 들어, Vref는 감지 컴포넌트들(326)의 Kth에 의해 감지된 이벤트들의 임계 수량(Kth)에 대응할 수 있다. 따라서, Vref = VEth = (KthCbVCC)/CE이다. 예를 들어, 도 4에 도시된 바와 같이, 비교기(312)의 출력에서의 전압 신호(QVout)는 VE가 Vref 이상인 것에 응답하여 0 볼트에서 Vout으로 이동할 수 있다.
각 감지된 이벤트에 응답하는 전압 단계는 ΔVE = (VCCCb/CE)이라흔 점에 유의한다. 예를 들어, Cb/CE가 선택되어 더 큰 ΔVE를 제공할 수 있다. Vref = (KthCbVCC)/CE에서 Cb/CE = Vref/KthVCC이 된다. 그러나, Vref는 VCC보다 작아야 한다. 일부 예들에서, Vref는 VCC - VM일 수 있으며, Cb/CE = (VCC - VM)/KthVCC로 주어진다. 예를 들어, 전압(VM)은 특정 레벨 이상의 K 값에 대해 K에 대한 의존성(VE)을 변경하도록 작용할 수 있는 포화 효과로부터 보호할 수 있는 전압 마진을 제공할 수 있다.
일부 예들에서, Vref는 임계 수량(Kth)에서 VE에 해당하는 전압, VEth = (KthCbVCC)/CE과 Kth보다 1 카운트 적은 Kth - 1에서 VE에 해당하는 전압, VEth = [(Kth-1)CbVCC]/CE 사이의 중간과 같이, 그들 사이에서 선택될 수 있다. 예를 들어, Vref는 이벤트 수가 Kth에 도달할 때까지 VE가 Vref를 초과하지 않도록 [(Kth-(1/2))CbVCC]/CE일 수 있다.
카운터(325)의 와이어들 및 트랜지스터들(328)은 기생 커패시턴스들을 도입할 수 있다. 일부 예들에서, 이러한 기생 커패시턴스들은 커패시턴스들(Cb 및/또는 CE)에 포함될 수 있다.
도 5는 본 개시의 많은 실시예들에 따른 저항성 가변 메모리 셀(552) 어레이(550)의 일부를 예시한다. 일부 예들에서, 어레이(550)는 이러한 티어들의 스택을 포함할 수 있는 3D X포인트 어레이의 티어일 수 있다.
어레이(550)는 워드 라인들로 지칭될 수 있는 액세스 라인들(554-1 내지 554-L) 각각에 공통적으로 결합된 저항성 가변 메모리 셀(552-1 내지 552-N)의 각각의 그룹을 포함한다. 각각의 메모리 셀들(552-1 내지 552-N)은 비트 라인들로 지칭될 수 있는 각각의 데이터 라인들(556-1 내지 556-N)에 각각 결합된다. 예를 들어, 각 데이터 라인 - 액세스 라인 교차에 메모리 셀(552)이 있다. 감지 증폭기들(558-1 내지 558-N)은 데이터 라인들(556-1 내지 556-N)에 각각 결합된다. 감지 증폭기들(558-1 내지 558-N)은 카운터(100)의 입력부들(102-1 내지 102-N), 카운터(225)의 입력부들(202-1 내지 202-N) 또는 카운터(325)의 입력부들(302-1 내지 302-N)에 각각 결합될 수 있다.
일부 예들에서, 각 메모리 셀(552-1 내지 552-N) 그룹은 0들과 1들의 패턴과 같은 데이터 패턴을 저장할 수 있다. 액세스 라인(554-1)에 결합된 메모리 셀(552-1 내지 552-N) 그룹에 저장된 데이터 패턴과 같은 데이터 패턴은 액세스 라인(554-1)에 판독 전압(Vread)을 인가함으로써 판독될 수 있는 반면, 0 볼트일 수 있는 전압이 데이터 라인들(556-1 내지 556-N)에 인가되어 메모리 셀들(552-1 내지 552-N)에 걸쳐 0 볼트를 뺀 전압(Vread)를 생성한다. 일부 예들에서, Vread는 증가하는 램프 전압일 수 있다.
일부 예들에서, 1을 저장하는 메모리 셀(552-1 내지 552-N) 그룹의 메모리 셀들은 해당 감지 증폭기들이 Vlow에서 Vhigh로 이동할 수 있는 Vread에 대한 응답으로 스위칭 이벤트를 경험할 수 있는 반면, 0을 저장하는 메모리 셀(552-1 내지 552-N) 그룹의 메모리 셀들은 Vread에 대한 응답으로 스위칭 이벤트를 경험하지 않을 수 있다. 예를 들어, 셀 간 변동으로 인해, 1을 저장하는 모든 셀들이 동시에 스위칭 이벤트를 겪는 것은 아니며, 예를 들어 Vt의 변동으로 인해 각각의 셀들이 증가하는 램프 전압(Vread) 동안 서로 다른 시간에 스위칭된다는 점에 유의한다. 스위칭 이벤트들을 감지함으로써, 카운터들(100, 225, 325)은 스위칭 이벤트들의 양, 및 이에 따른 데이터 패턴에서의 이벤트의 양이 임계 수량(Kth) 이상인지 여부를 결정할 수 있다.
데이터 패턴에서 1들의 수량은 데이터 패턴의 해밍 웨이트(Hamming weight)와 같은 가중치로 지칭될 수 있다. 예를 들어, Kth는 판독되고 있는 데이터 패턴의 가중치에 해당할 수 있으며, 카운터들(100, 225, 325)은 데이터 패턴이 특정 가중치를 갖는지 여부를 결정할 수 있다. 이와 같이, 카운터들(100, 225 및 325)은 계량기들로 지칭될 수 있다.
도 6은 본 개시의 많은 실시예들에 따른 컴퓨팅 시스템(660) 형태의 장치의 블록도이다. 컴퓨팅 시스템(660)은 예를 들어 SSD, UFS 장치, eMMC 장치 등과 같은 저장 시스템일 수 있는 메모리 시스템(662)을 포함한다. 그러나, 실시예들은 특정 유형의 메모리 시스템으로 제한되지 않는다. 예를 들어, 메모리 시스템(622)은 시스템(660)의 메인 메모리 역할을 할 수 있다.
도 6에 도시된 바와 같이, 메모리 시스템(662)은 컨트롤러(663)가 메모리(664)를 제어할 수 있다는 점에서 메모리 시스템 컨트롤러로 지칭될 수 있는 컨트롤러(663)를 포함할 수 있다. 컨트롤러(663)는 호스트(665) 및 메모리(664)에 결합된다. 예를 들어, 메모리(664)는 다수의 메모리 장치들(예를 들어, 다이들, 칩들 등)을 포함할 수 있고, 메모리(예를 들어, 메인 메모리) 및/또는 컴퓨팅 시스템(660)을 위한 저장 볼륨 역할을 할 수 있다.
메모리(664)는 데이터 버스를 포함할 수 있고 다양한 표준들을 지원할 수 있고 및/또는 이중 데이터 레이트(DDR) 등과 같은 다양한 인터페이스 유형들을 따를 수 있는 인터페이스(666)(예를 들어, 메모리 인터페이스)를 통해 컨트롤러(663)에 결합될 수 있다. 컨트롤러(663)는 호스트(665)로부터 판독 및 기입 명령들과 같은 명령들을 수신할 수 있다. 예를 들어, 컨트롤러(663)는 호스트 인터페이스(667)를 통해 호스트(665)로부터 메모리(664)로 기입될 호스트 데이터를 수신할 수 있다. 본원에 사용된 바와 같이, 메모리 시스템(662), 컨트롤러(663), 메모리(664), 컨트롤러(672) 또는 카운터(680)는 또한 "장치"로 별도로 간주될 수 있다.
호스트(665)는 다양한 다른 유형의 호스트들 중에서도, 예를 들어 개인용 랩탑 컴퓨터, 데스크탑 컴퓨터, 디지털 카메라, 모바일 장치(예를 들어, 휴대폰), 네트워크 서버, 사물 인터넷(IoT) 지원 장치 또는 메모리 카드 판독기, 다양한 다른 유형의 호스트 중에서 메모리 카드 판독기와 같은 호스트 시스템일 수 있다. 예를 들어, 호스트(665)는 버스를 포함할 수 있는 인터페이스(667)를 통해 (예를 들어, 컨트롤러(663)를 통해) 메모리(664)에 액세스 할 수 있는 하나 이상의 프로세서들을 포함할 수 있다. 인터페이스(667)는 다양한 것들 중에서도, 직렬 고급 기술 결합(SATA), 주변 기기 상호 연결 익스프레스(PCIe), 또는 범용 직렬 버스(USB)와 같은 표준화된 인터페이스일 수 있다.
메모리(664)는 다수의 메모리 어레이들(650)(예를 들어, 집합적으로 어레이(650)로 지칭됨) 및 임베디드 컨트롤러로 지칭될 수 있는 컨트롤러(672)를 포함할 수 있다. 일부 예들에서, 어레이(650)는 크로스 포인트(예를 들어, 3D X포인트) 어레이 구조들과 같은 2D 및/또는 3D 어레이 구조들을 포함할 수 있다. 어레이(650)는 예를 들어, 3D X포인트 기술을 사용하는 것과 같은, 비휘발성 저항성 가변 메모리 셀들을 포함할 수 있다. 예를 들어, 어레이(650)는 어레이(550)일 수 있다.
컨트롤러(672)는 메모리(664) 내부에 위치될 수 있으며, 메모리 인터페이스(666)를 통해 컨트롤러(663)로부터 명령들(예를 들어, 기입 명령들, 판독 명령들 등)을 수신할 수 있다. 컨트롤러(662)는 상태 머신 및/또는 시퀀서를 포함할 수 있다. 컨트롤러(672)는 메모리(664)의 동작을 제어하도록 구성될 수 있다. 데이터 버퍼(674)는 어레이(650)에 결합될 수 있다. 예를 들어, 데이터는 어레이(650)로부터 버퍼(674)로 판독될 수 있거나, 호스트 데이터는 컨트롤러(663)로부터 버퍼(674)에서 수신되고 이어서 어레이(650)에 기입될 수 있다.
메모리(664)는 카운터(100, 225 또는 325)일 수 있는 카운터(680)를 포함할 수 있다. 카운터(680)는 메모리(664)에서 발생하는 다수의 이벤트들을 감지할 수 있다. 예를 들어, 카운터(680)는 어레이(650) 내의 메모리 셀 그룹의 메모리 셀들의 임계 수량이 판독 전압에 응답하여 스위칭 이벤트를 경험하는지 여부, 및 이에 따른 메모리 셀 그룹에 저장된 데이터 패턴이 특정 가중치를 갖는지 여부를 결정할 수 있다.
일부 예들에서, 카운터(680)의 입력부들은 데이터 버스의 와이어들에 각각 결합될 수 있다. 예를 들어, 카운터(680)의 각각의 입력부들은 버퍼(674)의 레지스터(675-1 내지 675-N) 세트의 각각의 레지스터들에 결합될 수 있으므로 카운터(680)는 판독 동작 동안 어레이(650)로부터 또는 기입 동작 동안 호스트(665)로부터 레지스터 세트의 데이터 패턴을 수신하는 것과 관련된 스위칭 이벤트들을 감지할 수 있다. 일부 예들에서, 레지스터들(675-1 내지 675-N)은 카운터(680)의 입력부들에 각각 결합될 수 있다. 일부 예들에서, 레지스터 세트는 초기에 모든 0의 패턴을 저장할 수 있고, 카운터(680)는 판독 또는 기입 동안 레지스터 세트에서 데이터 패턴을 수신한 결과 값들이 1들로 변경되는 레지스터들에 대응하는 스위칭 이벤트들을 감지할 수 있다. 그 결과, 카운터(680)는 버퍼(674)에서 수신된 데이터 패턴이 1들의 임계 수량, 및 이에 따른 특정 가중치를 갖는지 여부를 결정할 수 있다.
일부 예들에서, 카운터(680)의 각 개별 입력부는 Vhigh와 같은 정적 전압에 결합되는 것에 응답하여 스위칭 이벤트를 경험할 수 있고, Vlow과 같은 다른 정적 전압에 결합되는 것에 응답하여 스위칭 이벤트를 경험하지 않을 수 있는 각각의 스위칭 회로를 포함할 수 있다. 카운터(680)는 스위칭 회로에 의해 경험되는 스위칭 이벤트들을 감지할 수 있다.
일부 예들에서, 각각의 입력부들은 (예를 들어, 버퍼(674)의) 각각의 레지스터들에 의해 저장된 데이터 값들에 대응하는 정적 전압들에서 각각의 레지스터들에 결합될 수 있다. 예를 들어, Vhigh는 논리적 1에 해당할 수 있고, Vlow는 논리적 0에 해당할 수 있다. 그런 다음, 카운터(680)는 논리적 1들을 저장하는 레지스터들에 대응하는 스위칭 이벤트들을 감지할 수 있다. 이와 같이, 카운터(680)는 레지스터들에 의해 저장된 데이터 패턴이 1들의 임계 수량, 및 이에 따른 특정 가중치를 갖는지 여부를 결정할 수 있다.
상술한 상세한 설명에서, 본 명세서의 일부를 형성하고 특정 예들을 예시적으로 도시한 첨부 도면들에 대한 참조가 이루어진다. 도면들에서, 유사한 번호들은 여러 도면들에 걸쳐 실질적으로 유사한 구성요소들을 기술한다. 다른 예들이 이용될 수 있으며, 본 개시의 범위를 벗어나지 않고 구조적, 논리적 및/또는 전기적 변경들이 이루어질 수 있다.
본원에서 도면들은 첫 번째 숫자 또는 숫자들이 도면 번호에 해당하고 나머지 숫자들이 도면에서의 요소 또는 구성요소를 식별하는 넘버링 관례를 따른다. 다른 도면들 간 유사한 요소들 또는 구성요소들이 유사한 숫자들의 사용에 의해 식별될 수 있다. 예를 들어, 202는 도 2의 요소 "02"를 참조하고, 유사한 요소는 도 3a 내지 3c에서 302로 참조될 수 있다. 이해하고 있는 바와 같이, 본원의 다양한 실시예들에서 도시된 요소들은 본 개시의 많은 추가 실시예들을 제공하기 위해 추가, 교체 및/또는 제거될 수 있다. 추가로, 이해되는 바와 같이, 도면들에 제공된 요소들의 비율 및/또는 상대적 축척은 본 개시의 특정 실시예들을 예시하기 위한 것으로 의도되며 제한적인 의미로 사용되어서는 안된다.
본원에 사용된 바와 같이, "다수의(a number of)" 또는 "다량의(quantity of)" 어떤 것은 이러한 것들 중 하나 이상을 지칭할 수 있다. 예를 들어, 다수의 또는 다량의 메모리 셀들은 하나 이상의 메모리 셀들을 지칭할 수 있다. "복수의" 어떤 것은 둘 이상을 의미한다. 본원에 사용된 바와 같이, 동시에 수행되는 다수의 동작들은 특정 시간 기간 동안 적어도 부분적으로 중첩되는 동작들을 말한다. 본원에 사용된 바와 같이, "결합된"이라는 용어는 중간 요소들 없이(예를 들어, 직접적인 물리적 접촉에 의해) 전기적으로 결합된, 직접 결합된 및/또는 직접 연결된, 중간 요소들과 간접적으로 결합된 및/또는 연결된 또는 무선으로 결합된을 포함할 수 있다. 결합된이라는 용어는 (예를 들어, 원인과 결과 관계에서와 같이) 서로 협력하거나 상호 작용하는 둘 이상의 요소들을 더 포함할 수 있다.
특정 예들이 본원에 예시되고 설명되었지만, 당업자들은 동일한 결과들을 달성하도록 계산된 배열이 도시된 특정 실시예들로 대체될 수 있음을 이해할 것이다. 이 개시는 본 개시의 하나 이상의 실시예들의 적응 또는 변형을 커버하도록 의도된다. 상기 설명은 제한적인 것이 아니라 예시적인 방식으로 이루어진 것으로 이해해야 한다. 본 개시의 하나 이상의 예들의 범위는 첨부된 청구항과, 이와 함께 이러한 청구항들이 부여되는 등가물들의 전체 범위를 참조하여 결정되어야 한다.

Claims (20)

  1. 카운터에 있어서,
    복수의 감지 컴포넌트들로서, 각 개별 감지 컴포넌트는 개별 이벤트를 감지하도록 구성되고 상기 개별 감지 컴포넌트가 상기 개별 이벤트를 감지하는 것에 응답하여 제2 커패시터에 선택적으로 결합되도록 구성된 개별 제1 커패시터를 포함하며, 상기 제2 커패시터는 상기 제2 커패시터에 선택적으로 결합되는 각 개별 제1 커패시터에 의한 전압으로 충전되도록 구성되는, 상기 복수의 감지 컴포넌트;
    상기 제2 커패시터에 결합된 제1 입력부 및 이벤트들의 임계 수량에 대응하는 기준 전압에 결합된 제2 입력부를 포함하는 비교기로서, 상기 비교기는 상기 제2 커패시터의 상기 전압이 상기 기준 전압 이상인 것에 응답하여 감지되는 상기 이벤트들의 임계 수량을 나타내는 신호를 출력하도록 구성되는, 상기 비교기; 및
    복수의 분기들 중 하나를 통해 상기 제2 커패시터에 결합되는 노드에 병렬로 결합된 상기 복수의 분기들을 포함하고, 각 개별 감지 컴포넌트의 상기 개별 제1 커패시터는 상기 개별 감지 컴포넌트가 상기 개별 이벤트를 감지하는 것에 응답하여 개별 분기에 선택적으로 결합되도록 구성되는, 카운터.
  2. 삭제
  3. 제1항에 있어서,
    각 개별 감지 컴포넌트의 입력부는 메모리 셀 그룹에 결합된 감지 증폭기 그룹의 개별 감지 증폭기에 결합되고;
    각 개별 이벤트는 상기 개별 감지 증폭기에 결합된 상기 그룹의 개별 메모리 셀에서 발생하는 스위칭 이벤트인, 카운터.
  4. 제3항에 있어서, 상기 이벤트들의 임계 수량은 상기 메모리 셀 그룹에 저장된 데이터 패턴의 가중치에 대응하는, 카운터.
  5. 카운팅 방법에 있어서,
    카운터의 다수의 감지 컴포넌트들의 각 개별 감지 컴포넌트에서 개별 이벤트를 나타내는 개별 제1 전압을 수신하는 단계로서, 각 개별 감지 컴포넌트는 초기에 제2 전압으로 충전되는 개별 제1 커패시터를 포함하는, 상기 수신하는 단계;
    각 개별 감지 컴포넌트가 상기 개별 제1 전압을 수신하는 것에 응답하여 상기 카운터의 제2 커패시터와 병렬로 각 개별 제1 커패시터를 결합하여 각 개별 제1 커패시터 및 상기 제2 커패시터가 제3 전압에 도달할 때까지 각 개별 제1 커패시터가 상기 제2 커패시터로 방전하도록 하는 단계; 및
    비교기에 의해 상기 제3 전압을 기준 전압과 비교하여 상기 개별 제1 전압을 수신하는 상기 다수의 감지 컴포넌트들이 임계 수량 이상인지 여부를 결정하는 단계를 포함하고,
    상기 제2 커패시터는 상기 비교기의 입력부에 병렬로 결합되고 각 개별 감지 컴포넌트가 상기 개별 제1 전압을 수신하는 것에 응답하여 각 개별 제1 커패시터와 병렬로 결합되는 복수의 제2 커패시터들 중 하나로서, 각 개별 제1 커패시터 및 상기 복수의 제2 커패시터들이 상기 제3 전압에 도달할 때까지 각 개별 제1 커패시터가 상기 복수의 제2 커패시터들로 방전되도록 하는, 방법.
  6. 삭제
  7. 제5항에 있어서, 상기 개별 이벤트를 나타내지 않는 개별 전압을 각 개별 감지 컴포넌트에서 수신하는 것에 응답하여, 각 개별 제1 커패시터를 상기 제2 전압으로 충전하기 위해 각 개별 제1 커패시터를 상기 제2 전압에 선택적으로 결합하는 단계를 더 포함하는, 방법.
  8. 제7항에 있어서, 각 개별 감지 컴포넌트가 상기 개별 제1 전압을 수신하는 것에 응답하여 각 개별 제1 커패시터로부터 상기 제2 전압을 분리시키는 단계를 더 포함하는, 방법.
  9. 카운팅 방법에 있어서,
    카운터의 다수의 감지 컴포넌트들의 각 개별 감지 컴포넌트에서 개별 이벤트를 나타내는 개별 제1 전압을 수신하는 단계로서, 각 개별 감지 컴포넌트는 초기에 제2 전압으로 충전되는 개별 제1 커패시터를 포함하는, 상기 수신하는 단계;
    각 개별 감지 컴포넌트가 상기 개별 제1 전압을 수신하는 것에 응답하여 각 개별 제1 커패시터를 초기에 방전된 제2 커패시터로 방전시킴으로써 각 개별 제1 커패시터로부터 동일한 양의 전하를 상기 제2 커패시터로 전달하여 상기 제2 커패시터가 제3 전압으로 충전되도록 하는 단계; 및
    비교기에 의해 상기 제3 전압을 기준 전압과 비교하여 상기 개별 제1 전압을 수신하는 상기 다수의 감지 컴포넌트들이 임계 수량 이상인지 여부를 결정하는 단계를 포함하고;
    각 개별 제1 커패시터는 개별 트랜지스터에 결합되고;
    각 개별 제1 커패시터를 상기 제2 커패시터로 방전시키는 것은, 상기 개별 감지 컴포넌트가 상기 개별 제1 전압을 수신하는 것에 응답하여 상기 개별 트랜지스터를 활성화시키는 것에 응답하여 상기 개별 트랜지스터를 통해 각 개별 제1 커패시터를 방전시키는 것을 포함하고;
    각 개별 제1 커패시터의 제1 단자는 상기 개별 트랜지스터에 선택적으로 결합되고;
    각 개별 감지 컴포넌트에서 상기 개별 제1 전압을 수신하는 것은, 상기 제1 전압에 의해 상기 제1 단자 상의 제4 전압을 제5 전압으로 증가시키도록 작용하는 상기 개별 제1 커패시터의 제2 단자에서 상기 개별 제1 전압을 수신하는 것을 포함하고;
    상기 개별 감지 컴포넌트가 상기 개별 제1 전압을 수신하는 것에 응답하여 상기 개별 트랜지스터를 활성화시키는 것은, 상기 제5 전압에 응답하여 상기 개별 트랜지스터를 활성화시키는 것을 포함하는, 방법.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서,
    각 개별 제1 커패시터를 상기 방전된 제2 커패시터로 방전시키는 것은, 상기 개별 제1 커패시터의 상기 제1 단자에서의 상기 전압이 상기 제4 전압으로 리턴될 때까지 상기 개별 트랜지스터를 통해 상기 개별 제1 커패시터를 방전시키는 것을 포함하는, 방법.
  13. 카운터에 있어서,
    복수의 감지 컴포넌트들; 및
    다수의 제1 커패시터들을 포함하며,
    각 개별 감지 컴포넌트는,
    제2 커패시터;
    상기 개별 감지 컴포넌트의 개별 입력부에 결합된 트랜지스터로서, 상기 트랜지스터는 상기 개별 입력부가 스위칭 이벤트를 나태는 전압을 수신하는 것에 응답하여 상기 다수의 제1 커패시터들과 병렬로 상기 제2 커패시터를 선택적으로 결합하도록 구성되는, 상기 트랜지스터를 포함하고;
    상기 다수의 제1 커패시터들과 병렬로 결합된 다수의 제2 커패시터들 각각은 상기 다수의 제1 커패시터들 각각 및 상기 다수의 제2 커패시터들 각각이 평형 전압에 도달할 때까지 상기 다수의 제1 커패시터들로 방전하도록 구성되는, 카운터.
  14. 카운터에 있어서,
    복수의 감지 컴포넌트들;
    제1 커패시터; 및
    각 개별 감지 컴포넌트와 상기 제1 커패시터 사이에 결합된 개별 트랜지스터를 포함하며,
    각 개별 감지 컴포넌트는,
    개별 제2 커패시터;
    상기 개별 제2 커패시터의 제1 단자를 상기 개별 트랜지스터에 선택적으로 결합하도록 구성된 개별 제1 스위치; 및
    상기 개별 감지 컴포넌트가 제1 전압을 수신하는 것에 응답하여 상기 개별 제2 커패시터의 제2 단자를 스위칭 이벤트를 나타내는 상기 제1 전압에 선택적으로 결합하도록 구성된 개별 제2 스위치를 포함하고;
    각 개별 트랜지스터는, 상기 제1 전압이 상기 개별 제2 커패시터의 상기 제1 단자에 결합되는 것에 응답하여 상기 제1 전압에 대응하는 동일한 전하가 각 개별 제2 커패시터로부터 상기 제1 커패시터로 전달될 때까지 전도하도록 구성되어 상기 제1 커패시터가 제2 전압으로 충전되도록 하고, 상기 제2 전압은 상기 제1 전압을 수신하는 개별 감지 컴포넌트들의 수에 정비례하는, 카운터.
  15. 제14항에 있어서, 각 개별 감지 컴포넌트는,
    상기 개별 제2 커패시터의 상기 제1 단자를 충전 전압에 선택적으로 결합하도록 구성된 제3 스위치; 및
    상기 개별 제2 커패시터의 상기 제2 단자를 접지에 선택적으로 결합하도록 구성된 제4 스위치를 더 포함하며,
    상기 제3 스위치는 상기 충전 전압으로 상기 개별 제2 커패시터를 충전하기 위해 상기 개별 제2 커패시터의 상기 제1 단자를 상기 충전 전압에 선택적으로 결합하는 반면 상기 제4 스위치는 상기 개별 제2 커패시터의 상기 제2 단자를 접지에 선택적으로 결합하는, 카운터.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020217015237A 2018-10-24 2019-10-09 메모리 동작을 위한 이벤트 카운터 KR102332254B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/168,952 US10714185B2 (en) 2018-10-24 2018-10-24 Event counters for memory operations
US16/168,952 2018-10-24
PCT/US2019/055283 WO2020086269A1 (en) 2018-10-24 2019-10-09 Event counters for memory operations

Publications (2)

Publication Number Publication Date
KR20210065194A KR20210065194A (ko) 2021-06-03
KR102332254B1 true KR102332254B1 (ko) 2021-12-01

Family

ID=70328411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217015237A KR102332254B1 (ko) 2018-10-24 2019-10-09 메모리 동작을 위한 이벤트 카운터

Country Status (7)

Country Link
US (3) US10714185B2 (ko)
EP (1) EP3871335A4 (ko)
JP (1) JP6963714B1 (ko)
KR (1) KR102332254B1 (ko)
CN (1) CN112823476B (ko)
TW (1) TWI740235B (ko)
WO (1) WO2020086269A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714185B2 (en) * 2018-10-24 2020-07-14 Micron Technology, Inc. Event counters for memory operations
FR3117660B1 (fr) * 2020-12-16 2023-12-22 Commissariat Energie Atomique Mémoire comprenant une matrice de cellules mémoires résistives, et procédé d’interfaçage associé
US20240029800A1 (en) * 2022-07-22 2024-01-25 Micron Technology, Inc. Techniques for threshold voltage scans

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691462B2 (ja) * 1988-02-04 1994-11-14 日本電気株式会社 アナログカウンタ回路
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6577525B2 (en) * 2001-08-28 2003-06-10 Micron Technology, Inc. Sensing method and apparatus for resistance memory device
US6829188B2 (en) 2002-08-19 2004-12-07 Micron Technology, Inc. Dual loop sensing scheme for resistive memory elements
JP4454498B2 (ja) * 2002-08-29 2010-04-21 ザイリンクス インコーポレイテッド スイッチトキャパシタシステム、方法、および使用
US6954392B2 (en) * 2003-03-28 2005-10-11 Micron Technology, Inc. Method for reducing power consumption when sensing a resistive memory
US6870784B2 (en) * 2003-05-28 2005-03-22 Micron Technology, Inc. Integrated charge sensing scheme for resistive memories
US7969783B2 (en) * 2007-06-15 2011-06-28 Micron Technology, Inc. Memory with correlated resistance
US7733262B2 (en) * 2007-06-15 2010-06-08 Micron Technology, Inc. Quantizing circuits with variable reference signals
JP5082952B2 (ja) 2008-03-13 2012-11-28 セイコーエプソン株式会社 クーロンカウンタ、そのダイナミックレンジ可変方法
US8338773B2 (en) 2010-09-06 2012-12-25 King Abdulaziz City for Science and Technology. High-speed analog photon counter and method
US8194441B2 (en) * 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
US8737120B2 (en) * 2011-07-29 2014-05-27 Micron Technology, Inc. Reference voltage generators and sensing circuits
US8837198B2 (en) 2012-10-01 2014-09-16 International Business Machines Corporation Multi-bit resistance measurement
EP3281155A4 (en) * 2015-04-10 2019-02-20 Thin Film Electronics ASA SENSOR-BASED NFC / RF MECHANISM WITH MULTIPLE VALID STATES FOR THE DETECTION OF AN OPEN OR COMPROMED CONTAINER
US10295612B2 (en) 2016-04-05 2019-05-21 Apple Inc. Electronic device with resistive sensor array
US10067827B2 (en) * 2016-06-29 2018-09-04 Micron Technology, Inc. Error correction code event detection
KR102314300B1 (ko) * 2017-02-10 2021-10-21 한국전자통신연구원 뉴로모픽 연산 장치
GB2566338A (en) * 2017-08-31 2019-03-13 Cirrus Logic Int Semiconductor Ltd Modulators
US10079986B1 (en) 2017-09-01 2018-09-18 Bae Systems Information And Electronic Systems Integration Inc. Readout integrated circuit with multivalue digital counters
US10269413B1 (en) * 2017-10-17 2019-04-23 R&D 3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US10431301B2 (en) * 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10559370B2 (en) * 2018-03-22 2020-02-11 Sandisk Technologies Llc System and method for in-situ programming and read operation adjustments in a non-volatile memory
US10424372B1 (en) * 2018-04-19 2019-09-24 Micron Technology, Inc. Apparatuses and methods for sensing memory cells
US10573372B2 (en) * 2018-05-31 2020-02-25 Micron Technology, Inc. Sensing operations in memory by comparing inputs in a sense amplifier
US10714185B2 (en) * 2018-10-24 2020-07-14 Micron Technology, Inc. Event counters for memory operations

Also Published As

Publication number Publication date
TWI740235B (zh) 2021-09-21
US11335408B2 (en) 2022-05-17
US10714185B2 (en) 2020-07-14
EP3871335A1 (en) 2021-09-01
US10950308B2 (en) 2021-03-16
KR20210065194A (ko) 2021-06-03
CN112823476A (zh) 2021-05-18
EP3871335A4 (en) 2022-07-13
US20200135276A1 (en) 2020-04-30
CN112823476B (zh) 2022-04-29
JP2021535532A (ja) 2021-12-16
WO2020086269A1 (en) 2020-04-30
TW202024860A (zh) 2020-07-01
JP6963714B1 (ja) 2021-11-10
US20210202005A1 (en) 2021-07-01
US20200342944A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
US11335408B2 (en) Event counters for memory operations
US10725699B2 (en) Microcontroller instruction memory architecture for non-volatile memory
KR101903932B1 (ko) 메모리 디바이스에서의 상이한 감지 노드 전압들을 이용한 검증 동작들
US10971199B2 (en) Microcontroller for non-volatile memory with combinational logic
US10622075B2 (en) Hybrid microcontroller architecture for non-volatile memory
CN109599140B (zh) 用于存储设备的状态相关的感测电路和预充电操作
US11217306B2 (en) Apparatuses and methods for sensing memory cells
US20190179573A1 (en) Microcontroller architecture for non-volatile memory
US20120120729A1 (en) Word line kicking when sensing non-volatile storage
TW201203257A (en) Simultaneous multi-state read or verify in non-volatile storage
US8630120B2 (en) Compact sense amplifier for non-volatile memory
US10636494B2 (en) Apparatus and method for reducing noise generated from locked out sense circuits in a non-volatile memory system
CN100505100C (zh) 多级闪存设备与编程方法
CN109841237A (zh) 用于非易失性存储器的利用负阈值感测的感测放大器
KR101485727B1 (ko) 메모리로부터의 특정 데이터 양자화의 출력
WO2017099927A1 (en) Reducing verification checks when programming a memory device
US10121522B1 (en) Sense circuit with two sense nodes for cascade sensing
CN112262435B (zh) 用于确定存储器单元的预期数据使用期限的设备及方法
CN112236823B (zh) 存储器管理
CN114945986A (zh) 提取电子电路线的电阻器-电容器时间常数
WO2013134890A1 (en) Nonconsecutive sensing of multilevel memory cells
TWI845270B (zh) 記憶體內計算記憶體裝置及記憶體內計算方法
US11869600B2 (en) Memory cell sensing by charge sharing between sensing nodes

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant