KR102331493B1

KR102331493B1 - Organic light emitting display device

Info

Publication number: KR102331493B1
Application number: KR1020150012493A
Authority: KR
Inventors: 이선미; 심종식
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-01-27
Filing date: 2015-01-27
Publication date: 2021-11-26
Also published as: KR20160092534A

Abstract

본 발명의 실시예는 구동전압 라인들을 이용하여 화소들 각각의 유기발광다이오드의 애노드 전압을 센싱할 수 있는 유기발광표시장치에 관한 것이다. 본 발명의 실시예에 따른 유기발광표시장치는 구동전압 라인들에 접속되어 화소들 각각의 유기발광다이오드의 애노드 전압을 센싱하고, 센싱된 제1 전압을 디지털 데이터인 제1 센싱 데이터로 변환하여 출력하고, 기준전압 라인들에 접속되어 화소들 각각의 구동 트랜지스터의 소스 전압을 센싱하고, 센싱된 제2 전압을 디지털 데이터인 제2 센싱 데이터로 변환하여 출력하는 센싱부를 포함하고, 유기발광다이오드의 애노드 전압을 센싱할 때, 각 화소는 데이터 라인을 통해 공급되는 열화 보상용 데이터 전압을 구동 트랜지스터의 게이트 전극에 공급하고, 기준전압 라인을 통해 공급되는 기준전압을 구동 트랜지스터의 소스 전극에 공급하고, 구동전압 라인을 통해 공급되는 구동전압을 구동 트랜지스터의 드레인 전극에 공급하여, 구동 트랜지스터를 구동하는 기간을 포함한다.An embodiment of the present invention relates to an organic light emitting diode display capable of sensing an anode voltage of an organic light emitting diode of each pixel using driving voltage lines. The organic light emitting diode display according to an embodiment of the present invention is connected to driving voltage lines to sense the anode voltage of each organic light emitting diode of the pixels, and converts the sensed first voltage into first sensed data, which is digital data, and outputs it. and a sensing unit connected to the reference voltage lines to sense the source voltage of the driving transistor of each of the pixels, and to convert the sensed second voltage into second sensing data, which is digital data, and output the sensing unit, the anode of the organic light emitting diode When sensing the voltage, each pixel supplies a data voltage for deterioration compensation supplied through the data line to the gate electrode of the driving transistor, supplies a reference voltage supplied through the reference voltage line to the source electrode of the driving transistor, and drives A period in which the driving voltage supplied through the voltage line is supplied to the drain electrode of the driving transistor to drive the driving transistor is included.

Description

Organic light emitting display device {ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 발명의 실시예는 유기발광표시장치에 관한 것이다.
An embodiment of the present invention relates to an organic light emitting display device.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms. Accordingly, in recent years, various display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) have been used.

이들 중에서 유기발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광 표시장치는 데이터라인들, 스캔라인들, 데이터라인들과 스캔라인들의 교차부에 형성된 다수의 화소들을 구비하는 표시패널, 스캔라인들에 스캔신호들을 공급하는 스캔 구동부, 및 데이터라인들에 데이터전압들을 공급하는 데이터 구동부를 포함한다. 화소들 각각은 유기발광다이오드(organic light emitting diode), 게이트 전극의 전압에 따라 유기발광다이오드에 공급되는 전류의 양을 조절하는 구동 트랜지스터(transistor), 스캔라인의 스캔신호에 응답하여 데이터라인의 데이터 전압을 구동 트랜지스터의 게이트 전극에 공급하는 공급하는 스캔 트랜지스터를 포함한다.Among them, the organic light emitting display device can be driven at a low voltage, is thin, has an excellent viewing angle, and has a fast response speed. An organic light emitting diode display includes a display panel including data lines, scan lines, a plurality of pixels formed at intersections of data lines and scan lines, a scan driver supplying scan signals to the scan lines, and data lines. and a data driver supplying data voltages. Each of the pixels includes an organic light emitting diode, a driving transistor that adjusts the amount of current supplied to the organic light emitting diode according to the voltage of the gate electrode, and data of the data line in response to the scan signal of the scan line. and a scan transistor supplying a voltage to the gate electrode of the driving transistor.

유기발광다이오드는 장기간 구동에 따라 열화되므로, 유기발광다이오드의 휘도는 화소마다 달라질 수 있다. 이를 해결하기 위해, 유기발광다이오드의 열화를 보상하는 보상방법이 제안되었다. 상기 보상방법은 화소에 미리 설정된 데이터 전압을 공급하고, 상기 미리 설정된 데이터 전압에 따라 상기 화소의 유기발광다이오드의 애노드 전압을 센싱라인을 통해 센싱하며, 센싱된 전압을 이용하여 상기 화소에 공급될 디지털 비디오 데이터를 보상함으로써, 유기발광다이오드의 열화를 보상한다.Since the organic light emitting diode deteriorates due to long-term driving, the luminance of the organic light emitting diode may vary for each pixel. In order to solve this problem, a compensation method for compensating for deterioration of an organic light emitting diode has been proposed. The compensation method supplies a preset data voltage to the pixel, senses the anode voltage of the organic light emitting diode of the pixel according to the preset data voltage through a sensing line, and uses the sensed voltage to provide a digital signal to be supplied to the pixel. By compensating the video data, the degradation of the organic light emitting diode is compensated.

한편, 화소의 개구율을 높이기 위해 복수의 화소들은 하나의 센싱라인에 접속될 수 있다. 이 경우, 복수의 화소들의 유기발광다이오드들의 애노드 전압들은 하나의 센싱라인을 통해 센싱된다. 예를 들어, 적색, 녹색, 청색 및 흰색 화소들은 하나의 센싱라인에 접속되며, 이 경우 적색, 녹색, 청색 및 흰색 화소들의 유기발광다이오드들의 애노드 전압들은 하나의 센싱라인을 통해 센싱될 수 있다.Meanwhile, in order to increase the aperture ratio of the pixel, a plurality of pixels may be connected to one sensing line. In this case, the anode voltages of the organic light emitting diodes of the plurality of pixels are sensed through one sensing line. For example, red, green, blue, and white pixels are connected to one sensing line, and in this case, the anode voltages of the organic light emitting diodes of the red, green, blue, and white pixels may be sensed through one sensing line.

유기발광다이오드의 열화는 유기발광다이오드의 애노드 전압에 따른 전류값(또는 휘도값)을 이용하여 보상한다. 유기발광다이오드의 애노드 전압에 따른 전류값(또는 휘도값)은 컬러별로 다르다. 하지만, 적색, 녹색, 청색 및 흰색 화소들을 하나의 센싱라인에 접속하는 경우, 적색, 녹색, 청색 및 흰색 화소들 각각의 유기발광다이오드의 애노드 전압을 센싱하지 못한다. 이로 인해, 컬러별로 유기발광다이오드의 열화를 정확하게 보상할 수 없으므로, 보상 정확도가 낮은 문제가 있다.
The deterioration of the organic light emitting diode is compensated by using a current value (or luminance value) according to the anode voltage of the organic light emitting diode. The current value (or luminance value) according to the anode voltage of the organic light emitting diode is different for each color. However, when the red, green, blue, and white pixels are connected to one sensing line, the anode voltage of the organic light emitting diode of each of the red, green, blue and white pixels cannot be sensed. For this reason, since deterioration of the organic light emitting diode cannot be accurately compensated for by color, there is a problem in that compensation accuracy is low.

본 발명의 실시예는 구동전압 라인들을 이용하여 화소들 각각의 유기발광다이오드의 애노드 전압을 센싱할 수 있는 유기발광표시장치를 제공한다.
An embodiment of the present invention provides an organic light emitting display device capable of sensing the anode voltage of each of the organic light emitting diodes using driving voltage lines.

본 발명의 실시예에 따른 유기발광표시장치는 구동전압 라인들에 접속되어 화소들 각각의 유기발광다이오드의 애노드 전압을 센싱하고, 센싱된 제1 전압을 디지털 데이터인 제1 센싱 데이터로 변환하여 출력하고, 기준전압 라인들에 접속되어 화소들 각각의 구동 트랜지스터의 소스 전압을 센싱하고, 센싱된 제2 전압을 디지털 데이터인 제2 센싱 데이터로 변환하여 출력하는 센싱부, 제1 스위치신호에 의해 스위칭되어 구동전압 라인들과 전압 공급부 간의 접속을 제어하는 제1 스위치부; 제2 스위치신호에 의해 스위칭되어 구동전압 라인들과 센싱부 간의 접속을 제어하는 제2 스위치부; 제3 스위치신호에 의해 스위칭되어 기준전압 라인들과 센싱부 간의 접속을 제어하는 제3 스위치부; 및 제4 스위치신호에 의해 스위칭되어 기준전압 라인들과 전압 공급부 간의 접속을 제어하는 제4 스위치부를 구비하고, 유기발광다이오드의 애노드 전압을 센싱할 때, 각 화소는 데이터 라인을 통해 공급되는 열화 보상용 데이터 전압을 구동 트랜지스터의 게이트 전극에 공급하고, 기준전압 라인을 통해 공급되는 기준전압을 구동 트랜지스터의 소스 전극에 공급하고, 구동전압 라인을 통해 공급되는 구동전압을 구동 트랜지스터의 드레인 전극에 공급하여, 구동 트랜지스터를 구동하는 기간을 포함한다.The organic light emitting diode display according to an embodiment of the present invention is connected to driving voltage lines to sense the anode voltage of each organic light emitting diode of the pixels, and converts the sensed first voltage into first sensed data, which is digital data, and outputs it. and a sensing unit connected to the reference voltage lines to sense the source voltage of the driving transistor of each of the pixels, and to convert the sensed second voltage into second sensing data that is digital data and output the sensing unit, which is switched by the first switch signal a first switch unit for controlling the connection between the driving voltage lines and the voltage supply unit; a second switch unit switched by a second switch signal to control a connection between the driving voltage lines and the sensing unit; a third switch unit switched by the third switch signal to control the connection between the reference voltage lines and the sensing unit; and a fourth switch unit switched by the fourth switch signal to control the connection between the reference voltage lines and the voltage supply unit, wherein when the anode voltage of the organic light emitting diode is sensed, each pixel is configured to compensate for deterioration supplied through the data line The data voltage is supplied to the gate electrode of the driving transistor, the reference voltage supplied through the reference voltage line is supplied to the source electrode of the driving transistor, and the driving voltage supplied through the driving voltage line is supplied to the drain electrode of the driving transistor. , including a period for driving the driving transistor.

본 발명의 실시예는 유기발광다이오드의 애노드 전극에 유기발광다이오드의 문턱전압을 센싱하고, 유기발광다이오드의 애노드 전극을 제j 구동전압라인을 통해 제1 센싱부에 접속시킨다. 그 결과, 본 발명의 실시예는 제1 센싱부를 이용하여 유기발광다이오드(OLED)의 문턱전압(OLEDVth)을 센싱할 수 있다. 즉, 본 발명의 실시예는 어느 한 구동전압 라인을 어느 한 스캔라인에 접속된 하나의 화소에 접속시킬 수 있으므로, 상기 어느 한 구동전압 라인을 이용하여 화소의 유기발광다이오드의 애노드 전압을 센싱할 수 있다. 따라서, 본 발명의 실시예는 화소의 유기발광다이오드의 열화가 화소의 컬러별로 다른 것을 반영하여 화소(P)의 유기발광다이오드의 열화를 보상할 수 있다.
According to an embodiment of the present invention, the threshold voltage of the organic light emitting diode is sensed to the anode electrode of the organic light emitting diode, and the anode electrode of the organic light emitting diode is connected to the first sensing unit through a j-th driving voltage line. As a result, in the embodiment of the present invention, the threshold voltage OLEDVth of the organic light emitting diode OLED may be sensed using the first sensing unit. That is, in the embodiment of the present invention, since any one driving voltage line can be connected to one pixel connected to any one scan line, the anode voltage of the organic light emitting diode of the pixel can be sensed using the one driving voltage line. can Accordingly, in the exemplary embodiment of the present invention, deterioration of the organic light emitting diode of the pixel P can be compensated for by reflecting that the deterioration of the organic light emitting diode of the pixel is different for each color of the pixel.

도 1은 본 발명의 실시예에 따른 유기발광표시장치를 보여주는 블록도.
도 2는 도 1의 표시패널의 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들에 접속된 화소들과 센싱 데이터 출력부, 및 전압 공급부를 보여주는 일 예시도면.
도 3은 도 1의 표시패널의 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들에 접속된 화소들과 센싱 데이터 출력부, 및 전압 공급부를 보여주는 또 다른 예시도면.
도 4는 도 1의 표시패널의 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들에 접속된 화소들과 센싱 데이터 출력부, 및 전압 공급부를 보여주는 또 다른 예시도면.
도 5는 도 2의 화소 및 센싱부를 상세히 보여주는 회로도.
도 6은 표시모드에서 화소에 공급되는 스캔신호와 센싱신호, 구동 트랜지스터의 게이트전압과 소스전압, 및 제1 내지 제4 스위치신호들을 보여주는 파형도.
도 7a 내지 도 7c는 표시모드의 제1 내지 제3 기간들 동안 화소의 동작을 보여주는 예시도면들.
도 8은 문턱전압 센싱모드에서 화소에 공급되는 스캔신호와 센싱신호, 구동 트랜지스터의 게이트전압과 소스전압, 및 제1 내지 제4 스위치신호들을 보여주는 파형도.
도 9a 및 도 9b는 문턱전압 센싱모드의 제1 및 제2 기간들 동안 화소의 동작을 보여주는 예시도면들.
도 10은 열화보상 센싱모드에서 화소에 공급되는 스캔신호와 센싱신호, 구동 트랜지스터의 게이트전압과 소스전압, 및 제1 내지 제4 스위치신호들을 보여주는 파형도.
도 11a 내지 도 11c는 열화보상 센싱모드의 제1 내지 제3 기간들 동안 화소의 동작을 보여주는 예시도면들.
도 12는 유기발광다이오드의 애노드 전압에 따른 전류값을 보여주는 그래프.1 is a block diagram illustrating an organic light emitting display device according to an embodiment of the present invention;
FIG. 2 is an exemplary view illustrating pixels connected to first to fourth and m-3 to mth driving voltage lines, a sensing data output unit, and a voltage supply unit of the display panel of FIG. 1 ;
FIG. 3 is another exemplary view illustrating pixels connected to first to fourth and m-3 to mth driving voltage lines, a sensing data output unit, and a voltage supply unit of the display panel of FIG. 1 ;
FIG. 4 is another exemplary view showing pixels connected to first to fourth and m-3 to mth driving voltage lines, a sensing data output unit, and a voltage supply unit of the display panel of FIG. 1 ;
5 is a circuit diagram illustrating a pixel and a sensing unit of FIG. 2 in detail;
6 is a waveform diagram illustrating a scan signal and a sensing signal supplied to a pixel in a display mode, a gate voltage and a source voltage of a driving transistor, and first to fourth switch signals;
7A to 7C are exemplary views showing the operation of a pixel during first to third periods of a display mode;
8 is a waveform diagram illustrating a scan signal and a sensing signal supplied to a pixel in a threshold voltage sensing mode, a gate voltage and a source voltage of a driving transistor, and first to fourth switch signals;
9A and 9B are exemplary views illustrating an operation of a pixel during first and second periods of a threshold voltage sensing mode;
10 is a waveform diagram illustrating a scan signal and a sensing signal supplied to a pixel in a deterioration compensation sensing mode, a gate voltage and a source voltage of a driving transistor, and first to fourth switch signals;
11A to 11C are exemplary views illustrating an operation of a pixel during first to third periods of a deterioration compensation sensing mode;
12 is a graph showing a current value according to an anode voltage of an organic light emitting diode;

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals refer to substantially identical elements throughout. In the following description, if it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, component names used in the following description may be selected in consideration of the ease of writing the specification, and may be different from the component names of the actual product.

도 1은 본 발명의 실시예에 따른 유기발광표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 표시패널(10), 스캔 구동부(20), 센싱 구동부(30), 데이터 구동부(40), 센싱 데이터 출력부(50), 기준전압 공급부(60), 타이밍 제어부(70) 및 디지털 데이터 보정부(80)를 포함한다.1 is a block diagram illustrating an organic light emitting display device according to an embodiment of the present invention. Referring to FIG. 1 , an organic light emitting display device according to an embodiment of the present invention includes a display panel 10 , a scan driver 20 , a sensing driver 30 , a data driver 40 , a sensing data output unit 50 , It includes a reference voltage supply unit 60 , a timing control unit 70 , and a digital data correction unit 80 .

표시패널(10)에는 데이터라인들(D1~Dm, m은 2 이상의 양의 정수), 스캔라인들(S1~Sn, n은 2 이상의 양의 정수), 센싱라인들(SS1~SSn), 구동전압 라인들(VDL1~VDLm), 및 기준전압 라인들(VRL1~VRLo, o는 m보다 작은 2 이상의 양의 정수, 도 2 내지 도 4 참조)이 마련된다. 데이터라인들(D1~Dm), 구동전압 라인들(VDL1~VDLm), 및 기준전압 라인들(VRL1~VRLo)은 스캔라인들(S1~Sn) 및 센싱라인들(SS1~SSn)과 교차될 수 있다. 데이터라인들(D1~Dm), 구동전압 라인들(VDL1~VDLm), 및 기준전압 라인들(VRL1~VRLo)은 서로 나란할 수 있다. 스캔라인들(S1~Sn)과 센싱라인들(SS1~SSn)은 서로 나란할 수 있다.The display panel 10 includes data lines (D1 to Dm, m is a positive integer greater than or equal to 2), scan lines (S1 to Sn, n is a positive integer greater than or equal to 2), sensing lines (SS1 to SSn), and driving Voltage lines VDL1 to VDLm and reference voltage lines VRL1 to VRLo, where o is a positive integer of 2 or more smaller than m, are provided, refer to FIGS. 2 to 4 . The data lines D1 to Dm, the driving voltage lines VDL1 to VDLm, and the reference voltage lines VRL1 to VRLo are to cross the scan lines S1 to Sn and the sensing lines SS1 to SSn. can The data lines D1 to Dm, the driving voltage lines VDL1 to VDLm, and the reference voltage lines VRL1 to VRLo may be parallel to each other. The scan lines S1 to Sn and the sensing lines SS1 to SSn may be parallel to each other.

화소(P)는 적색, 녹색, 청색, 및 흰색 화소 중 어느 하나로 구현될 수 있다. 또한, 적색, 녹색, 청색, 및 흰색 화소는 하나의 단위 화소로 정의될 수 있다. 화소(P)들 각각은 데이터라인들(D1~Dm) 중 어느 하나, 스캔라인들(S1~Sn) 중 어느 하나, 센싱라인들(SS1~SSn) 중 어느 하나, 구동전압 라인들(VDL1~VDLn) 중 어느 하나, 및 기준전압 라인들(VRL1~VRLn) 중 어느 하나에 접속될 수 있다. 어느 한 기준전압 라인은 어느 한 스캔라인에 접속된 복수의 화소(P)들에 접속된다. 예를 들어, 도 1 내지 도 4와 같이 어느 한 기준전압 라인은 하나의 단위 화소를 이루는 4 개의 화소(P)들에 접속될 수 있다. 특히, 어느 한 구동전압 라인은 어느 한 스캔라인에 접속된 하나의 화소(P)에 접속된다. 이로 인해, 본 발명의 실시예는 구동전압 라인들(VDL1~VDLn)을 이용하여 화소(P)들 각각의 유기발광다이오드의 애노드 전압을 센싱할 수 있으므로, 화소(P)의 유기발광다이오드의 열화가 화소(P)의 컬러별로 다른 것을 반영하여 화소(P)의 유기발광다이오드의 열화를 보상할 수 있다.The pixel P may be implemented as any one of red, green, blue, and white pixels. Also, the red, green, blue, and white pixels may be defined as one unit pixel. Each of the pixels P includes any one of the data lines D1 to Dm, any one of the scan lines S1 to Sn, any one of the sensing lines SS1 to SSn, and the driving voltage lines VDL1 to VDL1 to VDLn) and any one of the reference voltage lines VRL1 to VRLn. One reference voltage line is connected to a plurality of pixels P connected to one scan line. For example, as shown in FIGS. 1 to 4 , any one reference voltage line may be connected to four pixels P constituting one unit pixel. In particular, one driving voltage line is connected to one pixel P connected to one scan line. For this reason, in the embodiment of the present invention, since the anode voltage of the organic light emitting diode of each of the pixels P can be sensed using the driving voltage lines VDL1 to VDLn, the organic light emitting diode of the pixel P is deteriorated. Deterioration of the organic light emitting diode of the pixel P may be compensated for by reflecting the different color for each color of the pixel P.

표시패널(10)의 화소(P)들 각각은 도 5와 같이 유기발광다이오드(organic light emitting diode, OLED)와 유기발광다이오드(OLED)에 전류를 공급하는 화소 구동부(PD)를 포함한다. 화소 구동부(PD)는 도 5와 같이 구동 트랜지스터(transistor)(DT), 스캔라인의 스캔신호에 의해 제어되는 제1 트랜지스터(T1), 센싱라인의 센싱신호에 의해 제어되는 제2 트랜지스터(T2), 및 커패시터(capacitor, C)를 포함할 수 있다. 화소(P)의 구조에 대한 자세한 설명은 도 5를 결부하여 후술한다.Each of the pixels P of the display panel 10 includes an organic light emitting diode (OLED) and a pixel driver PD supplying current to the organic light emitting diode (OLED) as shown in FIG. 5 . As shown in FIG. 5 , the pixel driver PD includes a driving transistor DT, a first transistor T1 controlled by a scan signal of a scan line, and a second transistor T2 controlled by a sensing signal of a sensing line. , and a capacitor (C). A detailed description of the structure of the pixel P will be described later with reference to FIG. 5 .

화소(P)는 표시모드, 문턱전압 센싱모드, 및 열화보상 센싱모드로 구분되어 동작할 수 있다. 화소(P)는 표시모드에서 데이터라인으로부터 발광 데이터전압을 공급받고, 발광 데이터전압에 따라 유기발광다이오드(OLED)에 전류를 공급한다. 이로 인해, 화소(P)는 표시모드에서 소정의 휘도로 발광한다. 또한, 화소(P)는 문턱전압 센싱모드에서 데이터라인으로부터 문턱전압 센싱용 데이터전압을 공급받고, 문턱전압 센싱용 데이터전압에 따라 구동 트랜지스터(DT)의 소스 전극에 구동 트랜지스터(DT)의 문턱전압을 센싱한다. 나아가, 화소(P)는 열화보상 센싱모드에서 데이터라인으로부터 열화보상용 데이터전압을 공급받고, 열화보상용 데이터전압에 따라 유기발광다이오드(OLED)의 애노드 전극에 유기발광다이오드(OLED)의 문턱전압을 센싱한다. 표시모드에서 화소(P)의 동작에 대한 자세한 설명은 도 6 및 도 7a 내지 도 7c를 결부하여 후술하고, 문턱전압 센싱모드에서 화소(P)의 동작에 대한 자세한 설명은 도 8 및 도 9a 내지 도 9c를 결부하여 후술하며, 열화보상 센싱모드에서 화소(P)의 동작에 대한 자세한 설명은 도 10 및 도 11a 내지 도 11c를 결부하여 후술한다.The pixel P may operate in a display mode, a threshold voltage sensing mode, and a deterioration compensation sensing mode. The pixel P receives a light emitting data voltage from a data line in the display mode, and supplies a current to the organic light emitting diode OLED according to the light emitting data voltage. Accordingly, the pixel P emits light with a predetermined luminance in the display mode. In addition, the pixel P receives the threshold voltage sensing data voltage from the data line in the threshold voltage sensing mode, and applies the threshold voltage of the driving transistor DT to the source electrode of the driving transistor DT according to the threshold voltage sensing data voltage. to sense Furthermore, the pixel P receives the data voltage for deterioration compensation from the data line in the deterioration compensation sensing mode, and the threshold voltage of the organic light emitting diode (OLED) is applied to the anode electrode of the organic light emitting diode (OLED) according to the data voltage for the deterioration compensation. to sense A detailed description of the operation of the pixel P in the display mode will be described later with reference to FIGS. 6 and 7A to 7C , and detailed description of the operation of the pixel P in the threshold voltage sensing mode will be provided in FIGS. 8 and 9A to FIG. 9A to FIG. It will be described later in conjunction with FIG. 9C, and detailed description of the operation of the pixel P in the deterioration compensation sensing mode will be described later in conjunction with FIGS. 10 and 11A to 11C.

스캔 구동부(20)는 스캔라인들(S1~Sn)에 접속되어 스캔신호들을 공급한다. 스캔 구동부(20)는 타이밍 제어부(70)로부터 입력되는 스캔 타이밍 제어신호(SCS)에 따라 스캔라인들(S1~Sn)에 스캔신호들을 공급한다. 스캔 구동부(20)는 스캔라인들(S1~Sn)에 스캔신호들을 순차적으로 공급할 수 있으며, 이 경우 쉬프트 레지스터를 포함할 수 있다.The scan driver 20 is connected to the scan lines S1 to Sn to supply scan signals. The scan driver 20 supplies scan signals to the scan lines S1 to Sn according to the scan timing control signal SCS input from the timing controller 70 . The scan driver 20 may sequentially supply scan signals to the scan lines S1 to Sn, and in this case, may include a shift register.

표시모드에서 스캔 구동부(20)의 스캔신호 파형, 문턱전압 센싱모드에서 스캔 구동부(20)의 스캔신호 파형, 및 열화보상 센싱모드에서 스캔 구동부의 스캔신호 파형은 서로 다를 수 있다. 스캔 구동부(20)의 스캔신호 파형에 대한 자세한 설명은 도 6, 도 8 및 도 10을 결부하여 후술한다.The scan signal waveform of the scan driver 20 in the display mode, the scan signal waveform of the scan driver 20 in the threshold voltage sensing mode, and the scan signal waveform of the scan driver 20 in the deterioration compensation sensing mode may be different from each other. A detailed description of the scan signal waveform of the scan driver 20 will be described later with reference to FIGS. 6, 8 and 10 .

센싱 구동부(30)는 센싱라인들(SS1~SSn)에 접속되어 센싱신호들을 공급한다. 센싱 구동부(30)는 타이밍 제어부(70)로부터 입력되는 센싱 타이밍 제어신호(SENCS)에 따라 센싱라인들(SS1~SSn)에 센싱신호들을 공급한다. 센싱 구동부(30)는 센싱라인들(SS1~SSn)에 센싱신호들을 순차적으로 공급할 수 있으며, 이 경우 쉬프트 레지스터를 포함할 수 있다.The sensing driver 30 is connected to the sensing lines SS1 to SSn to supply sensing signals. The sensing driver 30 supplies sensing signals to the sensing lines SS1 to SSn according to the sensing timing control signal SENCS input from the timing controller 70 . The sensing driver 30 may sequentially supply sensing signals to the sensing lines SS1 to SSn, and in this case, may include a shift register.

표시모드에서 센싱 구동부(30)의 센싱신호 파형, 문턱전압 센싱모드에서 스캔 구동부(20)의 스캔신호 파형, 및 열화보상 센싱모드에서 스캔 구동부의 스캔신호 파형은 서로 다를 수 있다. 센싱 구동부(30)의 센싱신호 파형에 대한 자세한 설명은 도 6, 도 8 및 도 10을 결부하여 후술한다.The sensing signal waveform of the sensing driver 30 in the display mode, the scan signal waveform of the scan driver 20 in the threshold voltage sensing mode, and the scan signal waveform of the scan driver in the deterioration compensation sensing mode may be different from each other. A detailed description of the sensing signal waveform of the sensing driver 30 will be described later with reference to FIGS. 6, 8 and 10 .

스캔 구동부(20)와 센싱 구동부(30)는 집적회로(integrated circuit)와 같은 구동 칩(chip)으로 형성되어 표시패널(10)에 부착되는 연성필름상에 실장되거나, 다수의 트랜지스터들을 포함하여 GIP(Gate driver In Panel) 방식으로 표시패널(10)의 비표시영역에 직접 형성될 수 있다. 또한, 스캔 구동부(20)와 센싱 구동부(30) 각각은 표시패널(10)의 일측에 마련되거나, 양측에 마련될 수 있다. 표시패널(10)이 40 인치 이상의 대화면 표시패널인 경우, 스캔 구동부(20)와 센싱 구동부(30) 각각은 표시패널(10)의 양측 가장자리에 마련되는 것이 바람직하다. 이 경우, 양측에 마련된 스캔 구동부(20)는 스캔라인들(S1~Sn)에 스캔신호들을 동시에 공급하고, 양측에 마련된 센싱 구동부(30)는 센싱라인들(SS1~SSn)에 센싱신호들을 동시에 공급함으로써, RC 딜레이로 인한 스캔신호와 센싱신호의 지연을 줄일 수 있다.The scan driver 20 and the sensing driver 30 are formed as a driving chip such as an integrated circuit and mounted on a flexible film attached to the display panel 10 , or GIP including a plurality of transistors. It may be directly formed in the non-display area of the display panel 10 in a (Gate driver In Panel) method. In addition, each of the scan driver 20 and the sensing driver 30 may be provided on one side or both sides of the display panel 10 . When the display panel 10 is a 40-inch or larger large-screen display panel, each of the scan driver 20 and the sensing driver 30 is preferably provided at both edges of the display panel 10 . In this case, the scan drivers 20 provided on both sides simultaneously supply scan signals to the scan lines S1 to Sn, and the sensing drivers 30 provided on both sides simultaneously transmit sensing signals to the sensing lines SS1 to SSn. By supplying it, it is possible to reduce the delay of the scan signal and the sensing signal due to the RC delay.

데이터 구동부(40)는 데이터라인들(D1~Dm)에 접속되어 데이터전압들을 공급한다. 데이터 구동부(40)는 타이밍 제어부(70)로부터 보정 데이터(CDATA), 제1 센싱용 데이터(SDATA1), 또는 제2 센싱용 데이터(SDATA2)와 데이터 타이밍 제어신호(DCS)를 입력 받는다.The data driver 40 is connected to the data lines D1 to Dm to supply data voltages. The data driver 40 receives the correction data CDATA, the first sensing data SDATA1 , or the second sensing data SDATA2 and the data timing control signal DCS from the timing controller 70 .

데이터 구동부(40)는 표시모드에서 데이터 타이밍 제어신호(DCS)와 보정 데이터(CDATA)를 입력받는다. 데이터 구동부(40)는 표시모드에서 데이터 타이밍 제어신호(DCS)에 따라 보정 데이터(CDATA)를 발광 데이터전압들로 변환하여 데이터라인들(D1~Dm)에 공급한다. 발광 데이터전압은 화소(P)의 유기발광다이오드(OLED)를 소정의 휘도로 발광하기 위한 전압이다. 데이터 구동부(40)에 공급되는 보정 데이터(CDATA)가 8 비트인 경우, 발광 데이터전압들 각각은 256 개의 전압들 중 어느 하나로 공급될 수 있다.The data driver 40 receives the data timing control signal DCS and the correction data CDATA in the display mode. The data driver 40 converts the correction data CDATA into light emitting data voltages according to the data timing control signal DCS in the display mode and supplies the converted data to the data lines D1 to Dm. The emission data voltage is a voltage for emitting light with a predetermined luminance of the organic light emitting diode (OLED) of the pixel (P). When the correction data CDATA supplied to the data driver 40 is 8 bits, each of the light emitting data voltages may be supplied as any one of 256 voltages.

데이터 구동부(40)는 문턱전압 센싱모드에서 데이터 타이밍 제어신호(DCS)와 제1 센싱용 데이터(SDATA1)를 입력받는다. 데이터 구동부(40)는 문턱전압 센싱모드에서 데이터 타이밍 제어신호(DCS)에 따라 제1 센싱용 데이터(SDATA1)를 문턱전압 보상용 데이터전압으로 변환하여 데이터라인들(D1~Dm)에 공급한다. 문턱전압 보상용 데이터전압은 화소(P)의 구동 트랜지스터(DT)의 문턱전압을 센싱하기 위해 화소 (P)에 공급되는 전압이다.The data driver 40 receives the data timing control signal DCS and the first sensing data SDATA1 in the threshold voltage sensing mode. The data driver 40 converts the first sensing data SDATA1 into a threshold voltage compensation data voltage according to the data timing control signal DCS in the threshold voltage sensing mode and supplies it to the data lines D1 to Dm. The threshold voltage compensation data voltage is a voltage supplied to the pixel P to sense the threshold voltage of the driving transistor DT of the pixel P.

데이터 구동부(40)는 열화보상 센싱모드에서 데이터 타이밍 제어신호(DCS)와 제2 센싱용 데이터(SDATA2)를 입력받는다. 데이터 구동부(40)는 열화보상 센싱모드에서 데이터 타이밍 제어신호(DCS)에 따라 제2 센싱용 데이터(SDATA2)를 열화보상용 데이터전압으로 변환하여 데이터라인들(D1~Dm)에 공급한다. 열화보상용 데이터전압은 화소(P)의 유기발광다이오드(OLED)의 문턱전압을 센싱하기 위해 화소(P)에 공급되는 전압이다.The data driver 40 receives the data timing control signal DCS and the second sensing data SDATA2 in the deterioration compensation sensing mode. The data driver 40 converts the second sensing data SDATA2 into a data voltage for the deterioration compensation according to the data timing control signal DCS in the deterioration compensation sensing mode and supplies it to the data lines D1 to Dm. The data voltage for deterioration compensation is a voltage supplied to the pixel P to sense the threshold voltage of the organic light emitting diode OLED of the pixel P.

센싱 데이터 출력부(50)는 기준전압 라인들(VRL1~VRLo)에 접속되고, 구동전압 라인들(VRL1~VRLm)에 접속된다. 센싱 데이터 출력부(50)는 기준전압 라인들(VRL1~VRLo)로부터 구동 트랜지스터(DT)의 소스 전압을 센싱하고, 센싱된 전압을 디지털 데이터인 제1 센싱 데이터(SD1)로 변환하여 디지털 데이터 보정부(80)로 출력한다. 또한, 센싱 데이터 출력부(50)는 구동전압 라인들(VRL1~VRLm)로부터 유기발광다이오드의 애노드 전압을 센싱하고, 센싱된 전압을 디지털 데이터인 제2 센싱 데이터(SD2)로 변환하여 디지털 데이터 보정부(80)로 출력한다. 센싱 데이터 출력부(50)에 대한 자세한 설명은 도 2 내지 도 4를 결부하여 후술한다.The sensing data output unit 50 is connected to the reference voltage lines VRL1 to VRLo, and is connected to the driving voltage lines VRL1 to VRLm. The sensing data output unit 50 senses the source voltage of the driving transistor DT from the reference voltage lines VRL1 to VRLo, converts the sensed voltage into first sensing data SD1 which is digital data, and transmits digital data. output to the government 80 . In addition, the sensing data output unit 50 senses the anode voltage of the organic light emitting diode from the driving voltage lines VRL1 to VRLm, converts the sensed voltage into second sensing data SD2 which is digital data, and transmits the digital data. output to the government 80 . A detailed description of the sensing data output unit 50 will be described later with reference to FIGS. 2 to 4 .

데이터 구동부(40)와 센싱 데이터 출력부(50)는 집적회로와 같은 구동 칩으로 형성되어 표시패널(10)에 부착되는 연성필름상에 실장되거나, 표시패널(10)상에 직접 접착될 수 있다.The data driver 40 and the sensing data output unit 50 may be formed of a driving chip such as an integrated circuit and mounted on a flexible film attached to the display panel 10 , or may be directly attached to the display panel 10 . .

전압 공급부(60)는 구동전압 공급라인(VDSL)을 통해 구동전압 라인들(VDL1~VDLm)에 구동전압을 공급한다. 전압 공급부(60)는 기준전압 공급라인(VRSL)을 통해 기준전압 라인들(VRL1~VRLo)에 기준전압을 공급한다. 전압 공급부(60)는 집적회로로 같은 구동 칩으로 형성되어 표시패널(10)에 부착되는 연성필름에 부착되는 인쇄회로보드상에 실장될 수 있다.The voltage supply unit 60 supplies a driving voltage to the driving voltage lines VDL1 to VDLm through the driving voltage supply line VDSL. The voltage supply unit 60 supplies a reference voltage to the reference voltage lines VRL1 to VRLo through the reference voltage supply line VRSL. The voltage supply unit 60 is formed of the same driving chip as an integrated circuit and may be mounted on a printed circuit board attached to a flexible film attached to the display panel 10 .

타이밍 제어부(70)는 디지털 데이터 보정부(80)로부터 보정 데이터(CDATA), 제1 센싱용 데이터(SDATA1) 또는 제2 센싱용 데이터(SDATA2)와 타이밍 신호를 입력받는다. 타이밍 신호는 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다.The timing controller 70 receives the correction data CDATA, the first sensing data SDATA1 or the second sensing data SDATA2 and a timing signal from the digital data correction unit 80 . The timing signal may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.

타이밍 제어부(70)는 스캔 구동부(20), 센싱 구동부(30) 및 데이터 구동부(40)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 생성한다. 타이밍 제어신호들은 데이터 구동부(40)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS), 스캔 구동부(20)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS), 및 센싱 구동부(30)의 동작 타이밍을 제어하기 위한 센싱 타이밍 제어신호(SENCS)를 포함한다.The timing controller 70 generates timing control signals for controlling operation timings of the scan driver 20 , the sensing driver 30 , and the data driver 40 . The timing control signals are a data timing control signal DCS for controlling the operation timing of the data driver 40 , a scan timing control signal SCS for controlling the operation timing of the scan driver 20 , and the sensing driver 30 . and a sensing timing control signal SENCS for controlling the operation timing of the .

타이밍 제어부(70)는 모드 신호(MODE)에 따라 표시모드, 문턱전압 센싱모드 및 열화보상 센싱모드 중 어느 하나의 모드로 스캔 구동부(20), 센싱 구동부(30), 및 데이터 구동부(40)를 동작시킨다. 표시모드는 표시패널(10)의 화소(P)들이 화상을 표시하는 모드이다. 문턱전압 센싱모드는 표시패널(10)의 화소(P)들 각각의 구동 트랜지스터(DT)의 문턱전압을 센싱하기 위해 구동 트랜지스터(DT)의 소스 전압을 센싱하는 모드이다. 구동 트랜지스터(DT)의 문턱전압은 제조시의 공정 편차 또는 장기간 구동으로 인해 쉬프트될 수 있으므로, 구동 트랜지스터의 문턱전압 보상이 필요하다. 열화보상 센싱모드는 표시패널(10)의 화소(P)들 각각의 유기발광다이오드(OLED)의 문턱전압을 센싱하기 위해 유기발광다이오드(OLED)의 애노드 전압을 센싱하는 모드이다. 유기발광다이오드(OLED)이 열화되는 경우 유기발광다이오드(OLED)의 문턱전압이 쉬프트될 수 있으므로, 유기발광다이오드(OLED)의 열화 보상이 필요하다.The timing controller 70 operates the scan driver 20, the sensing driver 30, and the data driver 40 in any one of a display mode, a threshold voltage sensing mode, and a deterioration compensation sensing mode according to the mode signal MODE. make it work The display mode is a mode in which the pixels P of the display panel 10 display an image. The threshold voltage sensing mode is a mode for sensing the source voltage of the driving transistor DT in order to sense the threshold voltage of each of the driving transistors DT of the pixels P of the display panel 10 . Since the threshold voltage of the driving transistor DT may be shifted due to a manufacturing process deviation or long-term driving, it is necessary to compensate the threshold voltage of the driving transistor. The deterioration compensation sensing mode is a mode for sensing the anode voltage of the organic light emitting diode (OLED) in order to sense the threshold voltage of each of the organic light emitting diodes (OLED) of the pixels (P) of the display panel 10 . When the organic light emitting diode (OLED) is deteriorated, the threshold voltage of the organic light emitting diode (OLED) may be shifted, and thus, compensation for deterioration of the organic light emitting diode (OLED) is required.

표시모드, 문턱전압 센싱모드 및 열화보상 센싱모드 각각에서 화소(P)들 각각에 공급되는 스캔신호의 파형과 센싱신호의 파형이 변경되는 경우, 표시모드, 문턱전압 센싱모드 및 열화보상 센싱모드 각각에서 타이밍 제어신호(DCS), 스캔 타이밍 제어신호(SCS), 및 센싱 타이밍 제어신호(SENCS) 역시 변경될 수 있다. 따라서, 타이밍 제어부(70)는 표시모드, 문턱전압 센싱모드 및 열화보상 센싱모드 중 어느 모드인지에 따라 데이터 타이밍 제어신호(DCS), 스캔 타이밍 제어신호(SCS), 및 센싱 타이밍 제어신호(SENCS)를 생성한다.When the waveform of the scan signal supplied to each of the pixels P and the waveform of the sensing signal are changed in each of the display mode, the threshold voltage sensing mode, and the degradation compensation sensing mode, the display mode, the threshold voltage sensing mode, and the degradation compensation sensing mode, respectively In , the timing control signal DCS, the scan timing control signal SCS, and the sensing timing control signal SENCS may also be changed. Accordingly, the timing control unit 70 controls the data timing control signal DCS, the scan timing control signal SCS, and the sensing timing control signal SENCS according to any of the display mode, the threshold voltage sensing mode, and the deterioration compensation sensing mode. create

타이밍 제어부(70)는 보정 데이터(CDATA), 제1 센싱용 데이터(SDATA1) 또는 제2 센싱용 데이터(SDATA2)와 데이터 타이밍 제어신호(DCS)를 데이터 구동부(40)로 출력한다. 타이밍 제어부(70)는 스캔 타이밍 제어신호(SCS)를 스캔 구동부(20)로 출력한다. 타이밍 제어부(70)는 센싱 타이밍 제어신호(SENCS)를 센싱 구동부(30)로 출력한다. 또한, 타이밍 제어부(70)는 도 2 내지 도 5에 도시된 제1 내지 제4 스위치들(SW1~SW4)을 제어하기 위한 제1 내지 제4 스위칭 제어신호들(SCS1~SCS4)을 생성하여 출력한다.The timing controller 70 outputs the correction data CDATA, the first sensing data SDATA1 or the second sensing data SDATA2 and the data timing control signal DCS to the data driver 40 . The timing controller 70 outputs the scan timing control signal SCS to the scan driver 20 . The timing controller 70 outputs the sensing timing control signal SENCS to the sensing driver 30 . Also, the timing controller 70 generates and outputs first to fourth switching control signals SCS1 to SCS4 for controlling the first to fourth switches SW1 to SW4 shown in FIGS. 2 to 5 . do.

또한, 타이밍 제어부(70)는 스캔 구동부(20), 센싱 구동부(30), 데이터 구동부(40), 및 디지털 데이터 보정부(80)를 표시모드, 문턱전압 센싱모드, 및 열화보상 센싱모드 중에 어느 모드로 구동할지에 따라 모드신호(MODE)를 생성한다. 타이밍 제어부(70)는 내부적으로 모드신호(MODE)에 따라 모드 신호(MODE)에 따라 표시모드, 문턱전압 센싱모드, 및 열화보상 센싱모드 중 어느 하나의 모드로 스캔 구동부(20), 센싱 구동부(30), 및 데이터 구동부(40)를 동작시킨다. 타이밍 제어부(70)는 모드신호(MODE)를 디지털 데이터 보정부(80)로 출력한다.In addition, the timing controller 70 selects the scan driver 20 , the sensing driver 30 , the data driver 40 , and the digital data corrector 80 in any of the display mode, the threshold voltage sensing mode, and the deterioration compensation sensing mode. A mode signal MODE is generated depending on whether to drive in mode. The timing controller 70 internally operates the scan driver 20, the sensing driver ( 30), and the data driver 40 are operated. The timing controller 70 outputs the mode signal MODE to the digital data corrector 80 .

디지털 데이터 보정부(80)는 외부로부터 디지털 비디오 데이터(DATA)를 입력받고, 타이밍 제어부(70)로부터 모드신호(MODE)를 입력받는다. 또한, 디지털 데이터 보정부(80)는 센싱 데이터 출력부(50)로부터 제1 또는 제2 센싱 데이터(SD1/SD2)를 입력받는다. 디지털 데이터 보정부(80)는 제1 및 제2 센싱 데이터(SD1, SD2)를 내장 메모리에 저장할 수 있다. 디지털 데이터 보정부(80)는 모드신호(MODE)에 따라 디지털 데이터를 타이밍 제어부(70)로 출력한다.The digital data compensator 80 receives digital video data DATA from the outside, and receives the mode signal MODE from the timing controller 70 . Also, the digital data compensator 80 receives the first or second sensing data SD1/SD2 from the sensing data output unit 50 . The digital data compensator 80 may store the first and second sensing data SD1 and SD2 in the internal memory. The digital data corrector 80 outputs digital data to the timing controller 70 according to the mode signal MODE.

디지털 데이터 보정부(80)는 표시모드에서 제1 및 제2 센싱 데이터(SD1, SD2)에 기초하여 디지털 비디오 데이터(DATA)를 보정 데이터(CDATA)로 보정함으로써, 구동 트랜지스터(DT)의 문턱전압과 유기발광다이오드(OLED)의 열화를 보상할 수 있다. 구체적으로, 디지털 데이터 보정부(80)는 소정의 알고리즘을 이용하여 제2 센싱 데이터(SD2)로부터 구동 트랜지스터(DT)의 문턱전압을 보상하기 위한 데이터를 산출할 수 있으며, 산출된 데이터를 디지털 비디오 데이터(DATA)에 적용함으로써 구동 트랜지스터(DT)의 문턱전압을 보상할 수 있다. 또한, 디지털 데이터 보정부(80)는 소정의 알고리즘을 이용하여 제1 센싱 데이터(SD1)로부터 유기발광다이오드(OLED)의 열화를 보상하기 위한 데이터를 산출할 수 있으며, 산출된 데이터를 구동 트랜지스터(DT)의 문턱전압이 보상된 데이터에 적용함으로써 유기발광다이오드(OLED)의 열화를 보상할 수 있다. 즉, 보정 데이터(CDATA)는 화소(P)들 각각의 구동 트랜지스터(DT)의 문턱전압과 유기발광다이오드(OLED)의 열화를 보상한 데이터이다. 디지털 데이터 보정부(80)는 표시모드에서 보정 데이터(CDATA)를 타이밍 제어부(70)에 공급한다.The digital data compensator 80 corrects the digital video data DATA with the correction data CDATA based on the first and second sensed data SD1 and SD2 in the display mode to thereby correct the threshold voltage of the driving transistor DT. and the deterioration of the organic light emitting diode (OLED) can be compensated. Specifically, the digital data compensator 80 may calculate data for compensating the threshold voltage of the driving transistor DT from the second sensing data SD2 using a predetermined algorithm, and convert the calculated data into a digital video image. By applying to the data DATA, the threshold voltage of the driving transistor DT may be compensated. In addition, the digital data compensator 80 may calculate data for compensating for deterioration of the organic light emitting diode (OLED) from the first sensing data SD1 using a predetermined algorithm, and convert the calculated data to the driving transistor ( Deterioration of the organic light emitting diode (OLED) can be compensated for by applying the threshold voltage of DT) to the compensated data. That is, the correction data CDATA is data obtained by compensating for the threshold voltage of the driving transistor DT of each of the pixels P and deterioration of the organic light emitting diode OLED. The digital data correction unit 80 supplies the correction data CDATA to the timing control unit 70 in the display mode.

디지털 데이터 보정부(80)는 문턱전압 센싱모드에서 내장 메모리에 저장된 제1 센싱용 데이터(SDATA1)를 타이밍 제어부(70)에 공급한다. 제1 센싱용 데이터(SDATA1)는 화소(P)들 각각의 구동 트랜지스터(DT)의 문턱전압을 센싱하기 위해 화소(P)들 각각에 문턱전압 센싱용 데이터전압을 공급하기 위한 데이터이다.The digital data corrector 80 supplies the first sensing data SDATA1 stored in the internal memory to the timing controller 70 in the threshold voltage sensing mode. The first sensing data SDATA1 is data for supplying a threshold voltage sensing data voltage to each of the pixels P in order to sense the threshold voltage of the driving transistor DT of each of the pixels P.

디지털 데이터 보정부(80)는 열화보상 센싱모드에서 내장 메모리에 저장된 제2 센싱용 데이터(SDATA2)를 타이밍 제어부(70)에 공급한다. 제2 센싱용 데이터(SDATA2)는 화소(P)들 각각의 유기발광다이오드(OLED)의 문턱전압을 센싱하기 위해 화소(P)들 각각에 열화보상용 데이터전압을 공급하기 위한 데이터이다. 제2 센싱용 데이터(SDATA2)는 화소(P)들 각각의 구동 트랜지스터(DT)의 문턱전압을 데이터이다. 디지털 데이터 보정부(80)는 문턱전압 센싱모드에서 센싱된 제2 센싱 데이터(SD2)와 제1 센싱용 데이터(SDATA1)를 이용하여 또 다른 알고리즘을 수행함으로써, 제2 센싱용 데이터(SDATA2)를 산출할 수 있다.The digital data corrector 80 supplies the second sensing data SDATA2 stored in the built-in memory to the timing controller 70 in the deterioration compensation sensing mode. The second sensing data SDATA2 is data for supplying a data voltage for deterioration compensation to each of the pixels P in order to sense the threshold voltage of the organic light emitting diode OLED of each of the pixels P. The second sensing data SDATA2 is the threshold voltage of each of the driving transistors DT of the pixels P as data. The digital data correction unit 80 performs another algorithm using the second sensing data SD2 and the first sensing data SDATA1 sensed in the threshold voltage sensing mode, thereby generating the second sensing data SDATA2. can be calculated.

디지털 데이터 보정부(80)는 타이밍 제어부(70)에 내장될 수 있다.The digital data corrector 80 may be built in the timing controller 70 .

이상에서 살펴본 바와 같이, 본 발명의 실시예는 어느 한 구동전압 라인을 어느 한 스캔라인에 접속된 하나의 화소에 접속시킬 수 있다. 그 결과, 본 발명의 실시예는 상기 어느 한 구동전압 라인을 이용하여 화소의 유기발광다이오드의 애노드 전압을 센싱할 수 있으므로, 화소(P)의 유기발광다이오드(OLED)의 열화가 화소(P)의 컬러별로 다른 것을 반영하여 화소(P)의 유기발광다이오드(OLED)의 열화를 보상할 수 있다.
As described above, in the embodiment of the present invention, any one driving voltage line may be connected to one pixel connected to any one scan line. As a result, in the embodiment of the present invention, since the anode voltage of the organic light emitting diode of the pixel can be sensed by using any one of the driving voltage lines, the deterioration of the organic light emitting diode OLED of the pixel P is deteriorated in the pixel P. The deterioration of the organic light emitting diode (OLED) of the pixel (P) may be compensated for by reflecting different colors for each color of the pixel (P).

도 2는 도 1의 표시패널의 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들에 접속된 화소들과 센싱 데이터 출력부, 및 전압 공급부를 보여주는 일 예시도면이다. 도 2에서는 설명의 편의를 위해 제1 스캔라인(S1), 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm), 제1 및 제o 기준전압 라인들(VRL1, VRLo), 제1 스캔라인(S1)과 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm)에 접속된 화소(P)들, 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm)에 접속된 제1 센싱부들(SU1), 및 제1 및 제o 기준전압 라인(VRL1, VRLo)에 접속된 제2 센싱부(SU2)들만을 예시하였다.FIG. 2 is an exemplary view illustrating pixels connected to first to fourth and m-3 to mth driving voltage lines, a sensing data output unit, and a voltage supply unit of the display panel of FIG. 1 . In FIG. 2 , for convenience of explanation, a first scan line S1 , first to fourth and m-3 to m th driving voltage lines VDL1 to VDL4 , VDLm-3 to VDLm, first and oth driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm Pixels connected to the reference voltage lines VRL1 and VRLo, the first scan line S1 and the first to fourth and m-3 to mth driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm (Ps), first to fourth and m-3 to mth driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm, first sensing units SU1 connected to, and first and oth driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm Only the second sensing units SU2 connected to the reference voltage lines VRL1 and VRLo are illustrated.

도 2를 참조하면, 센싱 데이터 출력부(50)는 제1 센싱부(SU1)들 및 제2 센싱부(SU2)들을 포함한다.Referring to FIG. 2 , the sensing data output unit 50 includes first sensing units SU1 and second sensing units SU2 .

제k 스캔라인(Sk)에 접속된 화소(P)들 각각은 구동전압 라인들(VDL1~VDLm) 각각에 일대일로 접속될 수 있다. 예를 들어, 도 2와 같이 제1 스캔라인(S1)에 접속된 화소(P)들 각각은 구동전압 라인들(VDL1~VDLm) 각각에 일대일로 접속될 수 있다. 또한, 제1 센싱부(SU1)들 각각은 구동전압 라인들(VDL1~VDLm) 각각에 일대일로 접속될 수 있다. 이 경우, 센싱 데이터 출력부(50)는 구동전압 라인들(VDL1~VDLm)의 개수만큼의 제1 센싱부(SU1)들을 포함할 수 있다. 제1 센싱부(SU1)들 각각은 아날로그 디지털 변환부를 포함할 수 있다. 이로 인해, 제1 센싱부(SU1)는 구동전압 라인으로부터 유기발광다이오드(OLED)의 애노드 전압을 센싱하고, 센싱된 전압을 디지털 데이터인 제1 센싱 데이터(SD1)로 변환하여 디지털 데이터 보정부(80)로 출력할 수 있다.Each of the pixels P connected to the k-th scan line Sk may be connected one-to-one to each of the driving voltage lines VDL1 to VDLm. For example, as shown in FIG. 2 , each of the pixels P connected to the first scan line S1 may be connected to each of the driving voltage lines VDL1 to VDLm on a one-to-one basis. In addition, each of the first sensing units SU1 may be connected to each of the driving voltage lines VDL1 to VDLm on a one-to-one basis. In this case, the sensing data output unit 50 may include as many first sensing units SU1 as the number of the driving voltage lines VDL1 to VDLm. Each of the first sensing units SU1 may include an analog-to-digital converter. For this reason, the first sensing unit SU1 senses the anode voltage of the organic light emitting diode OLED from the driving voltage line, converts the sensed voltage into first sensing data SD1 which is digital data, and converts the sensed voltage into the digital data correcting unit ( 80) can be printed.

제k 스캔라인(Sk)에 접속된 화소(P)들은 r(r은 양의 정수) 개 단위로 기준전압 라인에 접속될 수 있다. 예를 들어, 도 2와 같이 제1 스캔라인(S1)에 접속된 화소(P)들은 4 개 단위로 기준전압 라인에 접속될 수 있다. 제2 센싱부(SU2)들 각각은 기준전압 라인들(VRL1~VRLo)에 일대일로 접속될 수 있다. 이 경우, 센싱 데이터 출력부(50)는 기준전압 라인들(VRL1~VRLo)의 개수만큼의 제2 센싱부(SU2)들을 포함할 수 있다. 제2 센싱부(SU2)들 각각은 아날로그 디지털 변환부를 포함할 수 있다. 이 경우, 제2 센싱부(SU2)는 기준전압 라인으로부터 구동 트랜지스터(DT)의 소스 전압을 센싱하고, 센싱된 전압을 디지털 데이터인 제2 센싱 데이터(SD2)로 변환하여 디지털 데이터 보정부(80)로 출력할 수 있다.The pixels P connected to the k-th scan line Sk may be connected to the reference voltage line in units of r (r is a positive integer). For example, as shown in FIG. 2 , the pixels P connected to the first scan line S1 may be connected to the reference voltage line in units of four. Each of the second sensing units SU2 may be connected one-to-one to the reference voltage lines VRL1 to VRLo. In this case, the sensing data output unit 50 may include as many second sensing units SU2 as the number of the reference voltage lines VRL1 to VRLo. Each of the second sensing units SU2 may include an analog-to-digital converter. In this case, the second sensing unit SU2 senses the source voltage of the driving transistor DT from the reference voltage line, converts the sensed voltage into second sensing data SD2 that is digital data, and the digital data corrector 80 ) can be printed.

구동전압 라인들(VDL1~VDLm)은 스캔라인들(S1~Sn)과 교차되도록 형성될 수 있다. 구동전압 라인들(VDL1~VDLm)은 스캔라인들(S1~Sn)과 나란한 구동전압 공급라인(VDSL)에 접속될 수 있다. 구동전압 공급라인(VDSL)과 전압 공급부(60) 사이에는 제1 스위치부(SWU1)가 마련될 수 있다. 제1 스위치부(SWU1)는 제1 스위치신호(SCS1)에 의해 스위칭되어 구동전압 공급라인(VDSL)과 전압 공급부(60)의 접속을 제어하는 제1 스위치(SW1)를 포함할 수 있다. 제1 스위치(SW1)는 구동전압 공급라인(VDSL)과 전압 공급부(60) 사이에 접속되며, 제1 로직 레벨 전압의 제1 스위치신호(SCS1)에 의해 턴-온되고, 제2 로직 레벨 전압의 제1 스위치신호(SCS1)에 의해 턴-오프될 수 있다. 제1 스위치(SW1)가 턴-온되는 경우 구동전압 공급라인(VDSL)과 전압 공급부(60)는 서로 접속되고, 제1 스위치(SW1)가 턴-오프되는 경우 구동전압 공급라인(VDSL)과 전압 공급부(60)는 서로 접속되지 않는다.The driving voltage lines VDL1 to VDLm may be formed to cross the scan lines S1 to Sn. The driving voltage lines VDL1 to VDLm may be connected to the driving voltage supply line VDSL parallel to the scan lines S1 to Sn. A first switch unit SWU1 may be provided between the driving voltage supply line VDSL and the voltage supply unit 60 . The first switch unit SWU1 may include a first switch SW1 that is switched by the first switch signal SCS1 to control the connection between the driving voltage supply line VDSL and the voltage supply unit 60 . The first switch SW1 is connected between the driving voltage supply line VDSL and the voltage supply unit 60 , is turned on by the first switch signal SCS1 of a first logic level voltage, and is a second logic level voltage. may be turned off by the first switch signal SCS1. When the first switch SW1 is turned on, the driving voltage supply line VDSL and the voltage supply unit 60 are connected to each other, and when the first switch SW1 is turned off, the driving voltage supply line VDSL and The voltage supply units 60 are not connected to each other.

구동전압 라인들(VDL1~VDLm)과 제1 센싱부(SU1)들 사이에는 제2 스위치부(SWU2)가 마련될 수 있다. 제2 스위치부(SWU2)는 제2 스위치신호(SCS2)에 의해 스위칭되어 구동전압 라인들(VDL1~VDLm)과 제1 센싱부(SU1)들의 접속을 제어하는 제2 스위치(SW2)들을 포함할 수 있다. 제2 스위치(SW2)들 각각은 구동전압 라인들(VDL1~VDLm) 각각과 제1 센싱부(SU1)들 각각의 사이에 접속되며, 제1 로직 레벨 전압의 제2 스위치신호(SCS2)에 의해 턴-온되고, 제2 로직 레벨 전압의 제2 스위치신호(SCS2)에 의해 턴-오프될 수 있다. 제2 스위치(SW2)들이 턴-온되는 경우 구동전압 라인들(VDL1~VDLm)과 제1 센싱부(SU1)들은 서로 접속되고, 제2 스위치(SW2)가 턴-오프되는 경우 구동전압 라인들(VDL1~VDLm)과 제1 센싱부(SU1)들은 서로 접속되지 않는다.A second switch unit SWU2 may be provided between the driving voltage lines VDL1 to VDLm and the first sensing unit SU1 . The second switch unit SWU2 may include second switches SW2 that are switched by the second switch signal SCS2 to control the connection between the driving voltage lines VDL1 to VDLm and the first sensing unit SU1. can Each of the second switches SW2 is connected between each of the driving voltage lines VDL1 to VDLm and each of the first sensing units SU1 , and is connected by a second switch signal SCS2 of a first logic level voltage. It may be turned on, and may be turned off by the second switch signal SCS2 of the second logic level voltage. When the second switches SW2 are turned on, the driving voltage lines VDL1 to VDLm and the first sensing units SU1 are connected to each other, and when the second switch SW2 is turned off, the driving voltage lines are (VDL1 to VDLm) and the first sensing unit SU1 are not connected to each other.

기준전압 라인들(VRL1~VRLo)과 제1 센싱부(SU1)들 사이에는 제3 스위치부(SWU3)가 마련될 수 있다. 제3 스위치부(SWU3)는 제3 스위치신호(SCS3)에 의해 스위칭되어 기준전압 라인들(VRL1~VRLo)과 제2 센싱부(SU2)들의 접속을 제어하는 제3 스위치(SW3)들을 포함할 수 있다. 제3 스위치(SW3)들 각각은 기준전압 라인들(VRL1~VRLo) 각각과 제1 센싱부(SU1)들 각각의 사이에 접속되며, 제1 로직 레벨 전압의 제3 스위치신호(SCS3)에 의해 턴-온되고, 제2 로직 레벨 전압의 제3 스위치신호(SCS3)에 의해 턴-오프될 수 있다. 제3 스위치(SW3)들이 턴-온되는 경우 기준전압 라인들(VRL1~VRLo)과 제1 센싱부(SU1)들은 서로 접속되고, 제3 스위치(SW3)가 턴-오프되는 경우 기준전압 라인들(VRL1~VRLo)과 제2 센싱부(SU2)들은 서로 접속되지 않는다.A third switch unit SWU3 may be provided between the reference voltage lines VRL1 to VRLo and the first sensing unit SU1 . The third switch unit SWU3 may include third switches SW3 that are switched by the third switch signal SCS3 to control the connection between the reference voltage lines VRL1 to VRLo and the second sensing unit SU2. can Each of the third switches SW3 is connected between each of the reference voltage lines VRL1 to VRLo and each of the first sensing units SU1, and is connected by a third switch signal SCS3 of a first logic level voltage. It may be turned on and turned off by the third switch signal SCS3 of the second logic level voltage. When the third switches SW3 are turned on, the reference voltage lines VRL1 to VRLo and the first sensing units SU1 are connected to each other, and when the third switch SW3 is turned off, the reference voltage lines (VRL1 to VRLo) and the second sensing units SU2 are not connected to each other.

기준전압 라인들(VRL1~VRLo)은 스캔라인들(S1~Sn)과 교차되도록 형성될 수 있다. 기준전압 라인들(VRL1~VRLo)은 스캔라인들(S1~Sn)과 나란한 기준전압 공급라인(VRSL)에 접속될 수 있다. 기준전압 공급라인(VRSL)과 전압 공급부(60) 사이에는 제4 스위치부(SWU4)가 마련될 수 있다. 제4 스위치부(SWU4)는 제4 스위치신호(SCS4)에 의해 스위칭되어 기준전압 공급라인(VRSL)과 전압 공급부(60)의 접속을 제어하는 제4 스위치(SW4)를 포함할 수 있다. 제4 스위치(SW4)는 기준전압 공급라인(VRSL)과 전압 공급부(60) 사이에 접속되며, 제1 로직 레벨 전압의 제4 스위치신호(SCS4)에 의해 턴-온되고, 제2 로직 레벨 전압의 제4 스위치신호(SCS4)에 의해 턴-오프될 수 있다. 제4 스위치(SW4)가 턴-온되는 경우 기준전압 공급라인(VRSL)과 전압 공급부(60)는 서로 접속되고, 제4 스위치(SW4)가 턴-오프되는 경우 기준전압 공급라인(VRSL)과 전압 공급부(60)는 서로 접속되지 않는다.The reference voltage lines VRL1 to VRLo may be formed to cross the scan lines S1 to Sn. The reference voltage lines VRL1 to VRLo may be connected to a reference voltage supply line VRSL parallel to the scan lines S1 to Sn. A fourth switch unit SWU4 may be provided between the reference voltage supply line VRSL and the voltage supply unit 60 . The fourth switch unit SWU4 may include a fourth switch SW4 that is switched by the fourth switch signal SCS4 to control the connection between the reference voltage supply line VRSL and the voltage supply unit 60 . The fourth switch SW4 is connected between the reference voltage supply line VRSL and the voltage supply unit 60 , is turned on by the fourth switch signal SCS4 of the first logic level voltage, and is a second logic level voltage. may be turned off by the fourth switch signal SCS4. When the fourth switch SW4 is turned on, the reference voltage supply line VRSL and the voltage supply unit 60 are connected to each other, and when the fourth switch SW4 is turned off, the reference voltage supply line VRSL and The voltage supply units 60 are not connected to each other.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 제1 및 제2 스위치부들(SWU1, SWU2)를 이용하여 구동전압 공급라인(VDSL)과 전압 공급부(60)의 접속을 제어할 수 있다. 그 결과, 본 발명의 실시예는 표시모드와 문턱전압 센싱모드에서 제1 스위치부(SWU1)의 제1 스위치(SW1)를 턴-온시키고 제2 스위치부(SWU2)의 제2 스위치(SW2)들을 턴-오프시킴으로써, 구동전압 공급라인(VDSL)들과 전압 공급부(60)를 접속할 수 있으므로, 구동전압 라인들(VDL1~VDLm)을 통해 화소(P)들에 구동전압을 공급할 수 있다. 또한, 본 발명의 실시예는 열화보상 센싱모드에서 제1 스위치부(SWU1)의 제1 스위치(SW1)를 턴-오프시키고 제2 스위치부(SWU2)의 제2 스위치(SW2)들을 턴-온시킴으로써, 구동전압 라인들(VDL1~VDLm)에 구동전압이 공급되는 것을 차단하고, 제1 센싱부(SU1)들을 통해 유기발광다이오드(OLED)의 애노드 전압을 센싱할 수 있다. 특히, 본 발명의 실시예는 구동전압 라인을 제1 센싱부(SU1)에 접속시키는 경우, 화소(P)의 유기발광다이오드의 애노드 전압을 센싱할 수 있으므로, 화소(P)의 유기발광다이오드(OLED)의 열화가 화소(P)의 컬러별로 다른 것을 반영하여 화소(P)의 유기발광다이오드(OLED)의 열화를 보상할 수 있다.As described above, in the embodiment of the present invention, the connection between the driving voltage supply line VDSL and the voltage supply unit 60 may be controlled using the first and second switch units SWU1 and SWU2 . As a result, in the embodiment of the present invention, the first switch SW1 of the first switch unit SWU1 is turned on in the display mode and the threshold voltage sensing mode, and the second switch SW2 of the second switch unit SWU2 is turned on. By turning them off, the driving voltage supply lines VDSL and the voltage supply unit 60 may be connected, so that the driving voltage may be supplied to the pixels P through the driving voltage lines VDL1 to VDLm. In addition, in the embodiment of the present invention, in the deterioration compensation sensing mode, the first switch SW1 of the first switch unit SWU1 is turned off and the second switches SW2 of the second switch unit SWU2 are turned on. By doing so, the supply of the driving voltage to the driving voltage lines VDL1 to VDLm may be blocked, and the anode voltage of the organic light emitting diode OLED may be sensed through the first sensing units SU1 . In particular, in the embodiment of the present invention, when the driving voltage line is connected to the first sensing unit SU1 , the anode voltage of the organic light emitting diode of the pixel P can be sensed, so the organic light emitting diode ( The deterioration of the organic light emitting diode (OLED) of the pixel (P) may be compensated for by reflecting the deterioration of the OLED for each color of the pixel (P).

나아가, 본 발명의 실시예는 제3 및 제4 스위치부들(SWU3, SWU4)를 이용하여 기준전압 공급라인(VRSL)들과 전압 공급부(60)의 접속을 제어할 수 있다. 그 결과, 본 발명의 실시예는 표시모드와 열화보상 센싱모드에서 제4 스위치부(SWU4)의 제4 스위치(SW4)를 턴-온시키고 제3 스위치부(SWU3)의 제3 스위치(SW3)들을 턴-오프시킴으로써, 기준전압 공급라인(VRSL)과 전압 공급부(60)를 접속할 수 있으므로, 기준전압 라인들(VRL1~VRLo)을 통해 화소(P)들에 기준전압을 공급할 수 있다. 또한, 본 발명의 실시예는 문턱전압 센싱모드에서 제4 스위치부(SWU4)의 제4 스위치(SW4)를 턴-오프시키고 제3 스위치부(SWU3)의 제3 스위치(SW3)들을 턴-온시킴으로써, 기준전압 라인들(VRL1~VRLo)에 기준전압이 공급되는 것을 차단하고, 제2 센싱부(SU2)들을 통해 구동 트랜지스터(DT)의 소스 전압을 센싱할 수 있다.Furthermore, in the embodiment of the present invention, the connection between the reference voltage supply lines VRSL and the voltage supply unit 60 may be controlled using the third and fourth switch units SWU3 and SWU4 . As a result, in the embodiment of the present invention, the fourth switch SW4 of the fourth switch unit SWU4 is turned on in the display mode and the deterioration compensation sensing mode, and the third switch SW3 of the third switch unit SWU3 is turned on. By turning them off, the reference voltage supply line VRSL and the voltage supply unit 60 can be connected, so that the reference voltage can be supplied to the pixels P through the reference voltage lines VRL1 to VRLo. In addition, in the embodiment of the present invention, in the threshold voltage sensing mode, the fourth switch SW4 of the fourth switch unit SWU4 is turned off and the third switches SW3 of the third switch unit SWU3 are turned on. By doing so, the supply of the reference voltage to the reference voltage lines VRL1 to VRLo may be blocked, and the source voltage of the driving transistor DT may be sensed through the second sensing units SU2 .

한편, 제2 내지 제4 스위치부(SWU2~SWU4)는 센싱 데이터 출력부(60)에 포함되고, 제1 스위치부(SWU1)는 표시패널(10)상에 마련되거나 전압 공급부(60)에 포함될 수 있다. 제4 스위치부(SWU4)도 센싱 데이터 출력부(60)가 아닌 전압 공급부(60)에 포함될 수 있다.
Meanwhile, the second to fourth switch units SWU2 to SWU4 are included in the sensing data output unit 60 , and the first switch unit SWU1 is provided on the display panel 10 or included in the voltage supply unit 60 . can The fourth switch unit SWU4 may also be included in the voltage supply unit 60 instead of the sensing data output unit 60 .

도 3은 도 1의 표시패널의 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들에 접속된 화소들과 센싱 데이터 출력부, 및 전압 공급부를 보여주는 또 다른 예시도면이다. 도 3에서는 설명의 편의를 위해 제1 스캔라인(S1), 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm), 제1 및 제o 기준전압 라인(VRL1, VRLo), 제1 스캔라인(S1)과 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm)에 접속된 화소(P)들, 및 제1 및 제o 기준전압 라인들(VRL1, VRLo)과 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm)에 접속된 제1 센싱부들(SU1)만을 예시하였다. 도 3에서는 제2 센싱부(SU2)들이 생략됨에 주의하여야 한다.FIG. 3 is another exemplary view illustrating pixels connected to first to fourth and m-3 to mth driving voltage lines, a sensing data output unit, and a voltage supply unit of the display panel of FIG. 1 . 3, for convenience of explanation, a first scan line S1, first to fourth and m-3 to m-th driving voltage lines VDL1 to VDL4, VDLm-3 to VDLm, first and o-th driving voltage lines VDL1 to VDL4, VDLm-3 to VDLm Pixels connected to the reference voltage lines VRL1 and VRLo, the first scan line S1 and the first to fourth and m-3 to m-th driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm P), and the first and oth reference voltage lines VRL1 and VRLo and the first to fourth and m-3rd to mth driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm Only the first sensing units SU1 are illustrated. It should be noted that the second sensing units SU2 are omitted in FIG. 3 .

도 3의 제1 센싱부(SU1)들 및 제1, 제2 및 제4 스위치부들(SWU1, SWU2, SWU4)에 대한 설명은 도 2를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 3의 제1 센싱부(SU1)들 및 제1, 제2 및 제4 스위치부들(SWU1, SWU2, SWU4)에 대한 자세한 설명은 생략한다.Descriptions of the first sensing units SU1 and the first, second, and fourth switch units SWU1, SWU2, and SWU4 of FIG. 3 are substantially the same as those described with reference to FIG. 2 . Accordingly, detailed descriptions of the first sensing units SU1 and the first, second, and fourth switch units SWU1, SWU2, and SWU4 of FIG. 3 will be omitted.

도 3을 참조하면, 기준전압 라인들(VRL1~VRLo)과 제1 센싱부(SU1)들 일부 사이에는 제3 스위치부(SWU3)가 마련될 수 있다. 제3 스위치부(SWU3)는 제3 스위치신호(SCS3)에 의해 스위칭되어 기준전압 라인들(VRL1~VRLo)과 제1 센싱부(SU1)들 일부의 접속을 제어하는 제3 스위치(SW3)들을 포함할 수 있다. 제3 스위치(SW3)들 각각은 기준전압 라인들(VRL1~VRLo) 각각과 제1 센싱부(SU1)들 일부 각각의 사이에 접속되며, 제1 로직 레벨 전압의 제3 스위치신호(SCS3)에 의해 턴-온되고, 제2 로직 레벨 전압의 제3 스위치신호(SCS3)에 의해 턴-오프될 수 있다. 제3 스위치(SW3)들이 턴-온되는 경우 기준전압 라인들(VRL1~VRLo)과 제1 센싱부(SU1)들 일부는 서로 접속되고, 제3 스위치(SW3)가 턴-오프되는 경우 기준전압 라인들(VRL1~VRLo)과 제1 센싱부(SU1)들 일부는 서로 접속되지 않는다.
Referring to FIG. 3 , a third switch unit SWU3 may be provided between the reference voltage lines VRL1 to VRLo and some of the first sensing units SU1 . The third switch unit SWU3 is switched by the third switch signal SCS3 to control the connection between the reference voltage lines VRL1 to VRLo and a portion of the first sensing units SU1. may include Each of the third switches SW3 is connected between each of the reference voltage lines VRL1 to VRLo and a portion of each of the first sensing units SU1, and is connected to the third switch signal SCS3 of the first logic level voltage. may be turned on by the , and may be turned off by the third switch signal SCS3 of the second logic level voltage. When the third switches SW3 are turned on, the reference voltage lines VRL1 to VRLo and some of the first sensing units SU1 are connected to each other, and when the third switch SW3 is turned off, the reference voltage lines VRL1 to VRLo The lines VRL1 to VRLo and some of the first sensing units SU1 are not connected to each other.

도 4는 도 1의 표시패널의 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들에 접속된 화소들과 센싱 데이터 출력부, 및 전압 공급부를 보여주는 또 다른 예시도면이다. 도 4에서는 설명의 편의를 위해 제1 스캔라인(S1), 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm), 제1 및 제o 기준전압 라인(VRL1, VRLo), 제1 스캔라인(S1)과 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm)에 접속된 화소(P)들, 제1 내지 제4 및 제m-3 내지 제m 구동전압 라인들(VDL1~VDL4, VDLm-3~VDLm)에 접속된 제1 센싱부들(SU1), 및 제1 및 제o 기준전압 라인(VRL1, VRLo)에 접속된 제2 센싱부(SU2)들만을 예시하였다.FIG. 4 is another exemplary view illustrating pixels connected to first to fourth and m-3 to mth driving voltage lines, a sensing data output unit, and a voltage supply unit of the display panel of FIG. 1 . 4, for convenience of explanation, a first scan line S1, first to fourth and m-3 to m-th driving voltage lines VDL1 to VDL4, VDLm-3 to VDLm, first and o-th driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm Pixels connected to the reference voltage lines VRL1 and VRLo, the first scan line S1 and the first to fourth and m-3 to m-th driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm P), the first sensing units SU1 connected to the first to fourth and m-3 to mth driving voltage lines VDL1 to VDL4 and VDLm-3 to VDLm, and the first and oth reference Only the second sensing units SU2 connected to the voltage lines VRL1 and VRLo are illustrated.

도 4의 제1 및 제2 센싱부들(SU1, SU2) 및 제2 내지 제4 스위치부들(SWU2~SWU4)에 대한 설명은 도 2를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 4의 제1 및 제2 센싱부들(SU1, SU2) 및 제2 내지 제4 스위치부들(SWU2~SWU4)에 대한 자세한 설명은 생략한다.Descriptions of the first and second sensing units SU1 and SU2 and the second to fourth switch units SWU2 to SWU4 of FIG. 4 are substantially the same as those described with reference to FIG. 2 . Accordingly, detailed descriptions of the first and second sensing units SU1 and SU2 and the second to fourth switch units SWU2 to SWU4 of FIG. 4 will be omitted.

도 4를 참조하면, 구동전압 라인들(VDL1~VDLm)은 스캔라인들(S1~Sn)과 교차되도록 형성될 수 있다. 구동전압 라인들(VDL1~VDLm)은 스캔라인들(S1~Sn)과 나란한 구동전압 공급라인(VDSL)에 접속될 수 있다. 구동전압 라인들(VDL1~VDLm)과 전압 공급부(60) 사이에는 제1 스위치부(SWU1)가 마련될 수 있다. 제1 스위치부(SWU1)는 제1 스위치신호(SCS1)에 의해 스위칭되어 구동전압 라인들(VDL1~VDLm)과 전압 공급부(60)의 접속을 제어하는 복수의 제1 스위치(SW1)들을 포함할 수 있다. 제1 스위치(SW1)들 각각은 구동전압 라인들(VDL1~VDLm) 각각과 전압 공급부(60) 사이에 접속되며, 제1 로직 레벨 전압의 제1 스위치신호(SCS1)에 의해 턴-온되고, 제2 로직 레벨 전압의 제1 스위치신호(SCS1)에 의해 턴-오프될 수 있다. 제1 스위치(SW1)들이 턴-온되는 경우 구동전압 라인들(VDL1~VDLm)과 전압 공급부(60)는 서로 접속되고, 제1 스위치(SW1)들이 턴-오프되는 경우 구동전압 라인들(VDL1~VDLm)과 전압 공급부(60)는 서로 접속되지 않는다.Referring to FIG. 4 , the driving voltage lines VDL1 to VDLm may be formed to cross the scan lines S1 to Sn. The driving voltage lines VDL1 to VDLm may be connected to the driving voltage supply line VDSL parallel to the scan lines S1 to Sn. A first switch unit SWU1 may be provided between the driving voltage lines VDL1 to VDLm and the voltage supply unit 60 . The first switch unit SWU1 may include a plurality of first switches SW1 switched by the first switch signal SCS1 to control the connection between the driving voltage lines VDL1 to VDLm and the voltage supply unit 60 . can Each of the first switches SW1 is connected between each of the driving voltage lines VDL1 to VDLm and the voltage supply unit 60, and is turned on by the first switch signal SCS1 of a first logic level voltage, It may be turned off by the first switch signal SCS1 of the second logic level voltage. When the first switches SW1 are turned on, the driving voltage lines VDL1 to VDLm and the voltage supply unit 60 are connected to each other, and when the first switches SW1 are turned off, the driving voltage lines VDL1 ~VDLm) and the voltage supply unit 60 are not connected to each other.

한편, 복수의 제1 스위치(SW1)들은 서로 다른 스위치신호에 의해 제어될 수 있다. 이 경우, 일부 화소(P)들에만 구동전압이 공급될 수 있다. 또한, 제4 스위치부(SWU4)는 제1 스위치(SW1)들과 같이 기준전압 라인들(VRL1~VRLo)과 전압 공급부(60) 사이에 접속되는 복수의 제4 스위치(SW4)들을 포함할 수도 있다.
Meanwhile, the plurality of first switches SW1 may be controlled by different switch signals. In this case, the driving voltage may be supplied only to some pixels P. Also, the fourth switch unit SWU4 may include a plurality of fourth switches SW4 connected between the reference voltage lines VRL1 to VRLo and the voltage supply unit 60 like the first switches SW1 . have.

도 5는 도 2의 화소 및 센싱부를 상세히 보여주는 회로도이다. 도 5에서는 설명의 편의를 위해 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터라인(Dj), 제j 구동전압 라인(VDDj), 제k(k는 1≤k≤n을 만족하는 양의 정수) 스캔라인(Sk), 제k 센싱라인(SSk), 및 제i(i는 1≤i≤o을 만족하는 양의 정수) 기준전압 라인(VRLi)에 접속된 화소(P), 제j 구동전압 라인(VDDj)에 접속된 제1 및 제2 스위치들(SW1, SW2)와 제1 센싱부(SU1), 제i(i는 1≤i≤o을 만족하는 양의 정수) 기준전압 라인(VRLi)에 접속된 제3 및 제4 스위치들(SW3, SW4)과 제2 센싱부(SU2), 및 전압 공급부(60)만을 도시하였다.FIG. 5 is a circuit diagram illustrating in detail the pixel and the sensing unit of FIG. 2 . In FIG. 5 , for convenience of explanation, a jth (j is a positive integer satisfying 1≤j≤m) data line Dj, a jth driving voltage line VDDj, and a kth (k is 1≤k≤n) A pixel connected to the scan line Sk, the k-th sensing line SSk, and the i-th reference voltage line VRLi P), the first and second switches SW1 and SW2 and the first sensing unit SU1 connected to the j-th driving voltage line VDDj, the i-th (i is a positive value satisfying 1≤i≤o) integer) only the third and fourth switches SW3 and SW4 connected to the reference voltage line VRLi, the second sensing unit SU2, and the voltage supply unit 60 are illustrated.

도 5를 참조하면, 표시패널(10)의 화소(P)는 유기발광다이오드(OLED)와 유기발광다이오드(OLED)에 전류를 공급하는 화소 구동부(PD)를 포함한다. 화소 구동부(PD)는 도 5와 같이 구동 트랜지스터(DT), 제1 및 제2 트랜지스터들(ST1, ST2), 및 커패시터(C)를 포함할 수 있다.Referring to FIG. 5 , the pixel P of the display panel 10 includes an organic light emitting diode (OLED) and a pixel driver (PD) supplying current to the organic light emitting diode (OLED). The pixel driver PD may include a driving transistor DT, first and second transistors ST1 and ST2, and a capacitor C as shown in FIG. 5 .

유기발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 고전위전압보다 낮은 저전위전압이 공급되는 저전위전압라인(VSSL)에 접속될 수 있다.The organic light emitting diode OLED emits light according to a current supplied through the driving transistor DT. The anode electrode of the organic light emitting diode OLED may be connected to the source electrode of the driving transistor DT, and the cathode electrode may be connected to the low potential voltage line VSSL to which a low potential voltage lower than the high potential voltage is supplied.

유기발광다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광다이오드(OLED)는 애노드전극과 캐소드전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 저전위 구동전압이 공급되는 저전위 구동전압라인(EVSSL)에 접속될 수 있다.An organic light emitting diode (OLED) may include an anode electrode, a hole transporting layer, an organic light emitting layer, an electron transporting layer, and a cathode electrode. have. In an organic light emitting diode (OLED), when a voltage is applied to an anode electrode and a cathode electrode, holes and electrons move to the organic light emitting layer through the hole transport layer and the electron transport layer, respectively, and combine with each other in the organic light emitting layer to emit light. The anode electrode of the organic light emitting diode OLED may be connected to the source electrode of the driving transistor DT, and the cathode electrode may be connected to the low potential driving voltage line EVSSL to which the low potential driving voltage is supplied.

구동 트랜지스터(DT)는 구동전압라인(VDDL)과 유기발광다이오드(OLED) 사이에 마련된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 제j 구동전압 라인(VDLj)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 구동전압이 공급되는 제j 구동전압 라인(VDLj)에 접속될 수 있다.The driving transistor DT is provided between the driving voltage line VDDL and the organic light emitting diode OLED. The driving transistor DT adjusts a current flowing from the j-th driving voltage line VDLj to the organic light emitting diode OLED according to a voltage difference between the gate electrode and the source electrode. The gate electrode of the driving transistor DT is connected to the first electrode of the first transistor ST1 , the source electrode is connected to the anode electrode of the organic light emitting diode OLED, and the drain electrode is the j-th driving to which the driving voltage is supplied. It may be connected to the voltage line VDLj.

제1 트랜지스터(ST1)는 제k 스캔라인(Sk)의 제k 스캔신호에 의해 턴-온되어 제j 데이터라인(Dj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터라인(Dj)에 접속될 수 있다. 제1 트랜지스터(ST1)는 스캔 트랜지스터로 통칭될 수 있다.The first transistor ST1 is turned on by the k-th scan signal of the k-th scan line Sk to supply the voltage of the j-th data line Dj to the gate electrode of the driving transistor DT. The gate electrode of the first transistor T1 is connected to the k-th scan line Sk, the first electrode is connected to the gate electrode of the driving transistor DT, and the second electrode is connected to the j-th data line Dj. can be The first transistor ST1 may be collectively referred to as a scan transistor.

제2 트랜지스터(ST2)는 제k 센싱라인(SSk)의 제k 센싱신호에 의해 턴-온되어 제j 센싱라인(SEj)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 센싱라인(SSk)에 접속되고, 제1 전극은 제i 기준전압 라인(VRLi)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다.The second transistor ST2 is turned on by the k-th sensing signal of the k-th sensing line SSk to connect the j-th sensing line SEj to the source electrode of the driving transistor DT. The gate electrode of the second transistor ST2 is connected to the k-th sensing line SSk, the first electrode is connected to the i-th reference voltage line VRLi, and the second electrode is connected to the source electrode of the driving transistor DT. can be connected.

제1 및 제2 트랜지스터들(ST1, ST2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 제1 및 제2 트랜지스터들(ST1, ST2) 각각의 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극일 수 있다.A first electrode of each of the first and second transistors ST1 and ST2 may be a source electrode, and the second electrode may be a drain electrode, but it should be noted that the present invention is not limited thereto. That is, the first electrode of each of the first and second transistors ST1 and ST2 may be a drain electrode, and the second electrode may be a source electrode.

제1 커패시터(C1)는 구동 트랜지스터(DT1)의 게이트 전극과 소스 전극 사이에 마련된다. 제1 커패시터(C1)는 구동 트랜지스터(DT1)의 게이트전압과 소스전압 간의 차전압을 저장한다.The first capacitor C1 is provided between the gate electrode and the source electrode of the driving transistor DT1 . The first capacitor C1 stores a difference voltage between the gate voltage and the source voltage of the driving transistor DT1 .

도 5에서는 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있으며, 이 경우 도 6, 도 8 및 도 10의 타이밍도는 P 타입 MOSFET의 특성에 맞게 적절하게 수정될 수 있다.In FIG. 5 , the driving transistor DT and the first and second transistors ST1 and ST2 are mainly described as being formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but it should be noted that the present invention is not limited thereto. The driving transistor DT and the first and second transistors ST1 and ST2 may be formed of a P-type MOSFET. In this case, the timing diagrams of FIGS. 6, 8, and 10 are appropriate for the characteristics of the P-type MOSFET. can be modified to

제1 스위치(SW1)는 제j 구동전압 라인(VDLj)과 전압 공급부(60) 사이에 접속되고, 제1 스위치신호(SCS1)에 의해 스위칭되어 제j 구동전압 라인(VDLj)과 전압 공급부(60)의 접속을 제어한다. 제1 스위치(SW1)는 제1 로직 레벨 전압의 제1 스위치신호(SCS1)에 의해 턴-온되고, 제2 로직 레벨 전압의 제1 스위치신호(SCS1)에 의해 턴-오프될 수 있다. 제1 스위치(SW1)가 턴-온되는 경우 제j 구동전압 라인(VDLj)과 전압 공급부(60)는 서로 접속되므로, 전압 공급부(60)의 구동전압이 제j 구동전압 라인(VDLj)에 공급된다. 제1 스위치(SW1)가 턴-오프되는 경우, 제j 구동전압 라인(VDLj)과 전압 공급부(60)는 서로 접속되지 않는다.The first switch SW1 is connected between the j-th driving voltage line VDLj and the voltage supply unit 60 , and is switched by the first switch signal SCS1 to provide the j-th driving voltage line VDLj and the voltage supply unit 60 . ) to control the connection. The first switch SW1 may be turned on by the first switch signal SCS1 of the first logic level voltage and may be turned off by the first switch signal SCS1 of the second logic level voltage. When the first switch SW1 is turned on, the j-th driving voltage line VDLj and the voltage supply unit 60 are connected to each other, so that the driving voltage of the voltage supply unit 60 is supplied to the j-th driving voltage line VDLj. do. When the first switch SW1 is turned off, the j-th driving voltage line VDLj and the voltage supply unit 60 are not connected to each other.

제2 스위치(SW2)는 제j 구동전압 라인(VDLj)과 제1 센싱부(SU1) 사이에 접속되고, 제2 스위치신호(SCS2)에 의해 스위칭되어 제j 구동전압 라인(VDLj)과 제1 센싱부(SU1)의 접속을 제어한다. 제2 스위치(SW2)는 제1 로직 레벨 전압의 제2 스위치신호(SCS2)에 의해 턴-온되고, 제2 로직 레벨 전압의 제2 스위치신호(SCS2)에 의해 턴-오프될 수 있다. 제2 스위치(SW2)가 턴-온되는 경우 제j 구동전압 라인(VDLj)과 제1 센싱부(SU1)는 서로 접속되므로, 구동 트랜지스터(DT)가 턴-온되는 경우 유기발광다이오드(OLED)의 애노드 전압이 제1 센싱부(SU1)에 센싱될 수 있다. 제2 스위치(SW2)가 턴-오프되는 경우, 제j 구동전압 라인(VDLj)과 제1 센싱부(SU1)은 서로 접속되지 않는다.The second switch SW2 is connected between the j-th driving voltage line VDLj and the first sensing unit SU1, is switched by the second switch signal SCS2, and is switched between the j-th driving voltage line VDLj and the first Controls the connection of the sensing unit SU1. The second switch SW2 may be turned on by the second switch signal SCS2 of the first logic level voltage and may be turned off by the second switch signal SCS2 of the second logic level voltage. When the second switch SW2 is turned on, the j-th driving voltage line VDLj and the first sensing unit SU1 are connected to each other, so that when the driving transistor DT is turned on, the organic light emitting diode OLED may be sensed by the first sensing unit SU1. When the second switch SW2 is turned off, the j-th driving voltage line VDLj and the first sensing unit SU1 are not connected to each other.

제3 스위치(SW3)는 제i 기준전압 라인(VRLi)과 전압 공급부(60) 사이에 접속되고, 제3 스위치신호(SCS3)에 의해 스위칭되어 제i 기준전압 라인(VRLi)과 전압 공급부(60)의 접속을 제어한다. 제3 스위치(SW3)는 제1 로직 레벨 전압의 제3 스위치신호(SCS3)에 의해 턴-온되고, 제2 로직 레벨 전압의 제3 스위치신호(SCS3)에 의해 턴-오프될 수 있다. 제3 스위치(SW3)가 턴-온되는 경우 제i 기준전압 라인(VRLi)과 전압 공급부(60)는 서로 접속되므로, 전압 공급부(60)의 기준전압이 제i 기준전압 라인(VRLi)에 공급된다. 제1 스위치(SW1)가 턴-오프되는 경우, 제i 기준전압 라인(VRLi)과 전압 공급부(60)는 서로 접속되지 않는다.The third switch SW3 is connected between the i-th reference voltage line VRLi and the voltage supply unit 60 , and is switched by the third switch signal SCS3 to provide the i-th reference voltage line VRLi and the voltage supply unit 60 . ) to control the connection. The third switch SW3 may be turned on by the third switch signal SCS3 of the first logic level voltage and may be turned off by the third switch signal SCS3 of the second logic level voltage. When the third switch SW3 is turned on, the ith reference voltage line VRLi and the voltage supply unit 60 are connected to each other, so that the reference voltage of the voltage supply unit 60 is supplied to the ith reference voltage line VRLi. do. When the first switch SW1 is turned off, the ith reference voltage line VRLi and the voltage supply unit 60 are not connected to each other.

제4 스위치(SW4)는 제i 기준전압 라인(VRLi)과 제2 센싱부(SU2) 사이에 접속되고, 제4 스위치신호(SCS4)에 의해 스위칭되어 제i 기준전압 라인(VRLi)과 제2 센싱부(SU2)의 접속을 제어한다. 제4 스위치(SW4)는 제1 로직 레벨 전압의 제4 스위치신호(SCS4)에 의해 턴-온되고, 제2 로직 레벨 전압의 제4 스위치신호(SCS4)에 의해 턴-오프될 수 있다. 제4 스위치(SW4)가 턴-온되는 경우 제i 기준전압 라인(VRLi)과 제2 센싱부(SU2)는 서로 접속되므로, 구동 트랜지스터(DT)가 턴-온되는 경우 유기발광다이오드(OLED)의 애노드 전압이 제2 센싱부(SU2)에 센싱될 수 있다. 제4 스위치(SW4)가 턴-오프되는 경우, 제i 기준전압 라인(VRLi)과 제2 센싱부(SU2)는 서로 접속되지 않는다.The fourth switch SW4 is connected between the i-th reference voltage line VRLi and the second sensing unit SU2, is switched by the fourth switch signal SCS4, and is switched between the i-th reference voltage line VRLi and the second Controls the connection of the sensing unit SU2. The fourth switch SW4 may be turned on by the fourth switch signal SCS4 of the first logic level voltage and may be turned off by the fourth switch signal SCS4 of the second logic level voltage. When the fourth switch SW4 is turned on, the i-th reference voltage line VRLi and the second sensing unit SU2 are connected to each other, so that when the driving transistor DT is turned on, the organic light emitting diode OLED may be sensed by the second sensing unit SU2. When the fourth switch SW4 is turned off, the ith reference voltage line VRLi and the second sensing unit SU2 are not connected to each other.

본 발명의 실시예에 따른 유기발광표시장치의 화소(P)는 표시모드, 문턱전압 센싱모드, 및 열화보상 센싱모드로 구동되며, 표시모드, 문턱전압 센싱모드, 및 열화보상 센싱모드 중 어느 모드인지에 따라 화소(P)에 공급되는 스캔신호와 센싱신호 및 제1 내지 제4 스위치들(SW1~SW4)에 공급되는 제1 내지 제4 스위치신호들의 파형들이 달라진다. 이로 인해, 화소(P)의 동작이 달라진다. 이하에서는, 도 6 및 도 7a 내지 도 7c를 결부하여 표시모드에서 화소(P)의 동작을 살펴보고, 도 8 및 도 9a 및 도 9b를 결부하여 문턱전압 센싱모드에서 화소(P)의 동작을 살펴보면, 도 10 및 도 11a 내지 도 11c를 결부하여 열화보상 센싱모드에서 화소(P)의 동작을 살펴본다.
The pixel P of the organic light emitting diode display according to an embodiment of the present invention is driven in a display mode, a threshold voltage sensing mode, and a degradation compensation sensing mode, and any mode among the display mode, the threshold voltage sensing mode, and the degradation compensation sensing mode Waveforms of the scan signal and the sensing signal supplied to the pixel P and the first to fourth switch signals supplied to the first to fourth switches SW1 to SW4 change according to recognition. Due to this, the operation of the pixel P is different. Hereinafter, the operation of the pixel P in the display mode will be examined in conjunction with FIGS. 6 and 7A to 7C, and the operation of the pixel P in the threshold voltage sensing mode will be described in conjunction with FIGS. 8 and 9A and 9B. Looking at it, the operation of the pixel P in the deterioration compensation sensing mode will be described in conjunction with FIGS. 10 and 11A to 11C .

도 6은 표시모드에서 화소에 공급되는 스캔신호와 센싱신호, 구동 트랜지스터의 게이트전압과 소스전압, 및 제1 내지 제4 스위치신호들을 보여주는 파형도이다. 도 6에서는 설명의 편의를 위해 도 5의 화소(P)에 접속된 제k 스캔라인(Sk)에 공급되는 제k 스캔신호(SCANk), 제k 센싱라인(SSk)에 공급되는 제k 센싱신호(SENSk), 구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs), 제1 내지 제4 스위치들(SW1, SW2, SW3, SW4)에 공급되는 제1 내지 제4 스위치신호들(SCS1, SCS2, SCS3, SCS4)만을 예시하였다.6 is a waveform diagram illustrating a scan signal and a sensing signal supplied to a pixel in a display mode, a gate voltage and a source voltage of a driving transistor, and first to fourth switch signals. In FIG. 6 , for convenience of explanation, the kth scan signal SCANk supplied to the kth scan line Sk connected to the pixel P of FIG. 5 and the kth sensing signal supplied to the kth sensing line SSk are shown in FIG. (SENSk), the gate voltage Vg and the source voltage Vs of the driving transistor DT, and the first to fourth switch signals supplied to the first to fourth switches SW1, SW2, SW3, and SW4 ( Only SCS1, SCS2, SCS3, SCS4) were exemplified.

도 6을 참조하면, 표시모드에서 1 프레임 기간은 제1 내지 제3 기간들(t1~t3)로 구분될 수 있다. 제1 기간(t1)은 구동 트랜지스터(DT)의 소스전극을 기준전압(VREF)으로 초기화하는 기간이다. 제2 기간(t2)은 구동 트랜지스터(DT)의 게이트전극에 발광 데이터전압(EVdata)을 공급하는 기간이다. 제3 기간(t3)은 구동 트랜지스터(DT)의 전류에 따라 유기발광다이오드(OLED)를 발광하는 기간이다. 제1 및 제2 기간들(t1, t2) 또는 제2 기간(t2)은 1 수평기간일 수 있다. 1 수평기간은 1 수평라인의 화소(P)들에 데이터전압들이 공급되는 기간을 지시하고, 1 수평라인의 화소(P)들은 동일한 스캔라인에 접속될 수 있다.Referring to FIG. 6 , in the display mode, one frame period may be divided into first to third periods t1 to t3 . The first period t1 is a period in which the source electrode of the driving transistor DT is initialized to the reference voltage VREF. The second period t2 is a period in which the light emission data voltage EVdata is supplied to the gate electrode of the driving transistor DT. The third period t3 is a period in which the organic light emitting diode OLED emits light according to the current of the driving transistor DT. The first and second periods t1 and t2 or the second period t2 may be one horizontal period. One horizontal period indicates a period in which data voltages are supplied to pixels P of one horizontal line, and the pixels P of one horizontal line may be connected to the same scan line.

스캔 구동부(20)는 제k 스캔라인(Sk)에 제1 및 제3 기간들(t1, t3) 동안 게이트 오프 전압(Voff)의 제k 스캔신호(SCANk)를 공급하고, 제2 기간(t2) 동안 게이트 온 전압(Von)의 제k 스캔신호(SCANk)를 공급할 수 있다. 센싱 구동부(30)는 제k 센싱라인(SSk)에 제1 및 제2 기간들(t1, t2) 동안 게이트 온 전압(Von)의 제k 센싱신호(SENSk)를 공급하고, 제3 기간(t3) 동안 게이트 오프 전압(Voff)의 제k 센싱신호(SENSk)를 공급할 수 있다. 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)이 도 4와 같이 N 타입 MOSFET으로 형성되는 경우, 게이트 온 전압(Von)은 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)을 턴-온시킬 수 있는 게이트하이전압이고, 게이트 오프 전압(Voff)은 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)을 턴-오프시킬 수 있는 게이트로우전압일 수 있다.The scan driver 20 supplies the k-th scan signal SCANk of the gate-off voltage Voff to the k-th scan line Sk during the first and third periods t1 and t3, and the second period t2 ), the k-th scan signal SCANk of the gate-on voltage Von may be supplied. The sensing driver 30 supplies the k-th sensing signal SENSk of the gate-on voltage Von to the k-th sensing line SSk during the first and second periods t1 and t2, and the third period t3 ), the k-th sensing signal SENSk of the gate-off voltage Voff may be supplied. When the first and second transistors T1 and T2 of each of the pixels P are formed of an N-type MOSFET as shown in FIG. 4 , the gate-on voltage Von is applied to the first and second transistors of the pixels P, respectively. A gate high voltage capable of turning on the two transistors T1 and T2 , and the gate-off voltage Voff turns off the first and second transistors T1 and T2 of the pixels P, respectively. It may be a gate-low voltage that can make

데이터 구동부(21)는 제k 스캔라인(Sk)에 접속된 화소(P)에 데이터전압을 공급하기 위해, 제2 기간(t2) 동안 제j 데이터라인(Dj)에 발광 데이터전압(EVdata)을 공급할 수 있다.The data driver 21 applies the emission data voltage EVdata to the j-th data line Dj during the second period t2 to supply the data voltage to the pixel P connected to the k-th scan line Sk. can supply

타이밍 제어부(50)는 표시모드에서 제1 내지 제3 기간들(t1~t3) 동안 제1 로직 레벨 전압(V1)의 제1 스위치신호(SCS1)를 제1 스위치(SW1)에 공급하고, 제2 로직 레벨 전압(V2)의 제2 스위치신호(SCS2)를 제2 스위치(SW2)에 공급하며, 제2 로직 레벨 전압(V2)의 제3 스위치신호(SCS3)를 제3 스위치(SW3)에 공급하고, 제1 로직 레벨 전압(V1)의 제4 스위치신호(SCS4)를 제4 스위치(SW4)에 공급한다.The timing controller 50 supplies the first switch signal SCS1 of the first logic level voltage V1 to the first switch SW1 during the first to third periods t1 to t3 in the display mode, The second switch signal SCS2 of the second logic level voltage V2 is supplied to the second switch SW2, and the third switch signal SCS3 of the second logic level voltage V2 is applied to the third switch SW3. and the fourth switch signal SCS4 of the first logic level voltage V1 is supplied to the fourth switch SW4.

이하에서는, 도 6 및 도 7a 내지 도 7c를 결부하여, 표시모드에서 화소(P)의 동작을 상세히 살펴본다.
Hereinafter, the operation of the pixel P in the display mode will be described in detail with reference to FIGS. 6 and 7A to 7C .

도 7a 내지 도 7c는 표시모드의 제1 내지 제3 기간들 동안 화소의 동작을 보여주는 예시도면들이다. 도 7a 내지 도 7c에서는 설명의 편의를 위해 턴-오프된 트랜지스터를 점선으로 도시하였다. 이하에서는 도 6 및 도 7a 내지 도 7c를 결부하여 본 발명의 실시예에 따른 표시모드에서 화소의 구동방법을 상세히 살펴본다.7A to 7C are exemplary views illustrating an operation of a pixel during first to third periods of a display mode. 7A to 7C, the turned-off transistor is illustrated with a dotted line for convenience of description. Hereinafter, a method of driving a pixel in a display mode according to an exemplary embodiment of the present invention will be described in detail in conjunction with FIGS. 6 and 7A to 7C.

표시모드에서 제2 및 제3 스위치들(SW2, SW3)은 제2 로직 레벨 전압(V2)의 제2 및 제3 스위치신호들(SCS2, SCS3)에 의해 턴-오프되고, 제1 및 제4 스위치들(SW1, SW4)은 제1 로직 레벨 전압(V1)의 제1 및 제4 스위치신호들(SCS1, SCS4)에 의해 턴-온된다. 제1 스위치(SW1)의 턴-온으로 인해 제j 구동전압 라인(VDLj)에는 구동전압이 공급되고, 제4 스위치(SW4)의 턴-온으로 인해 제i 기준전압 라인(VRLi)에는 기준전압이 공급된다.In the display mode, the second and third switches SW2 and SW3 are turned off by the second and third switch signals SCS2 and SCS3 of the second logic level voltage V2, and the first and fourth switches The switches SW1 and SW4 are turned on by the first and fourth switch signals SCS1 and SCS4 of the first logic level voltage V1. A driving voltage is supplied to the j-th driving voltage line VDLj due to the turn-on of the first switch SW1, and a reference voltage is applied to the i-th reference voltage line VRLi due to the turn-on of the fourth switch SW4. this is supplied

도 7a를 참조하면, 제1 기간(t1) 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 오프 전압(Voff)의 제k 스캔신호(SCANk)에 의해 턴-오프된다. 제1 기간(t1) 동안 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 온 전압(Von)의 제k 센싱신호(SENSk)에 의해 턴-온된다.Referring to FIG. 7A , during the first period t1 , the first transistor ST1 is turned off by the k-th scan signal SCANk of the gate-off voltage Voff supplied to the k-th scan line Sk. . During the first period t1 , the second transistor ST2 is turned on by the k-th sensing signal SENSk of the gate-on voltage Von supplied to the k-th sensing line SSk.

제1 기간(t1) 동안 제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극에는 제i 기준전압 라인(VRLi)의 기준전압(VREF)이 공급된다. 즉, 제1 기간(t1) 동안 구동 트랜지스터(DT)의 소스 전극은 기준전압(VREF)으로 초기화된다.Due to the turn-on of the second transistor ST2 during the first period t1 , the reference voltage VREF of the ith reference voltage line VRLi is supplied to the source electrode of the driving transistor DT. That is, during the first period t1 , the source electrode of the driving transistor DT is initialized to the reference voltage VREF.

도 7b를 참조하면, 제2 기간(t2) 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 온 전압(Von)의 제k 스캔신호(SCANk)에 의해 턴-온된다. 제2 기간(t2) 동안 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 온 전압(Von)의 제k 센싱신호(SENSk)에 의해 턴-온된다.Referring to FIG. 7B , during the second period t2 , the first transistor ST1 is turned on by the k-th scan signal SCANk of the gate-on voltage Von supplied to the k-th scan line Sk. . During the second period t2, the second transistor ST2 is turned on by the k-th sensing signal SENSk of the gate-on voltage Von supplied to the k-th sensing line SSk.

제2 기간(t2) 동안 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 제j 데이터라인(Dj)의 발광 데이터전압(EVdata)이 공급된다. 발광 데이터전압(EVdata)은 구동 트랜지스터(DT)의 문턱전압이 보상된 전압이다. 제2 기간(t2) 동안 제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극에는 제i 기준전압 라인(VRLi)의 기준전압(VREF)이 공급된다.Due to the turn-on of the first transistor ST1 during the second period t2 , the light emission data voltage EVdata of the j-th data line Dj is supplied to the gate electrode of the driving transistor DT. The emission data voltage EVdata is a voltage for which the threshold voltage of the driving transistor DT is compensated. Due to the turn-on of the second transistor ST2 during the second period t2 , the reference voltage VREF of the ith reference voltage line VRLi is supplied to the source electrode of the driving transistor DT.

도 7c를 참조하면, 제3 기간(t3) 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 오프 전압(Voff)의 제k 스캔신호(SCANk)에 의해 턴-오프된다. 제3 기간(t3) 동안 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 오프 전압(Voff)의 제k 센싱신호(SENSk)에 의해 턴-오프된다.Referring to FIG. 7C , during the third period t3 , the first transistor ST1 is turned off by the k-th scan signal SCANk of the gate-off voltage Voff supplied to the k-th scan line Sk. . During the third period t3, the second transistor ST2 is turned off by the k-th sensing signal SENSk of the gate-off voltage Voff supplied to the k-th sensing line SSk.

제3 기간(t3) 동안 구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs) 간의 전압 차에 따른 전류(Ids)는 유기발광다이오드(OLED)로 흐른다. 이로 인해, 유기발광다이오드(OLED)는 발광한다. 이하에서는, 설명의 편의를 위해 "구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs) 간의 전압 차에 따라 구동 트랜지스터(DT)를 통해 흐르는 전류"를 "구동 트랜지스터의 전류"로 정의한다.A current Ids according to a voltage difference between the gate voltage Vg and the source voltage Vs of the driving transistor DT flows to the organic light emitting diode OLED during the third period t3. Accordingly, the organic light emitting diode (OLED) emits light. Hereinafter, for convenience of explanation, “current flowing through the driving transistor DT according to the voltage difference between the gate voltage Vg and the source voltage Vs of the driving transistor DT” is defined as “the current of the driving transistor”. do.

이때, 발광 데이터전압(EVdata)은 구동 트랜지스터(DT)의 문턱전압이 보상된 전압이기 때문에, 제3 기간(t3) 동안 유기발광다이오드(OLED)로 흐르는 구동 트랜지스터(DT)의 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압에 의존하지 않는다.In this case, since the light emitting data voltage EVdata is a voltage for which the threshold voltage of the driving transistor DT is compensated, the current Ids of the driving transistor DT flowing through the organic light emitting diode OLED during the third period t3 is It does not depend on the threshold voltage of the driving transistor DT.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 표시모드에서 구동 트랜지스터(DT)의 문턱전압이 보상된 발광 데이터전압(EVdata)을 화소(P)에 공급한다. 그 결과, 본 발명의 실시예는 화소(P)의 유기발광다이오드(OLED)는 구동 트랜지스터(DT)의 문턱전압에 의존하지 않는 구동 트랜지스터(DT)의 전류(Ids)에 따라 발광할 수 있다. 따라서, 본 발명의 실시예는 화소(P)들의 휘도 균일도를 높일 수 있다.
As described above, in the embodiment of the present invention, the light emitting data voltage EVdata for which the threshold voltage of the driving transistor DT is compensated is supplied to the pixel P in the display mode. As a result, in the exemplary embodiment of the present invention, the organic light emitting diode OLED of the pixel P may emit light according to the current Ids of the driving transistor DT that does not depend on the threshold voltage of the driving transistor DT. Accordingly, according to the exemplary embodiment of the present invention, the luminance uniformity of the pixels P may be increased.

도 8은 문턱전압 센싱모드에서 화소에 공급되는 스캔신호와 센싱신호, 구동 트랜지스터의 게이트전압과 소스전압, 및 제1 내지 제4 스위치신호들을 보여주는 파형도이다. 도 8에서는 설명의 편의를 위해 도 5의 화소(P)에 접속된 제k 스캔라인(Sk)에 공급되는 제k 스캔신호(SCANk), 제k 센싱라인(SSk)에 공급되는 제k 센싱신호(SENSk), 구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs), 제1 내지 제4 스위치들(SW1, SW2, SW3, SW4)에 공급되는 제1 내지 제4 스위치신호들(SCS1, SCS2, SCS3, SCS4)만을 예시하였다.8 is a waveform diagram illustrating a scan signal and a sensing signal supplied to a pixel in a threshold voltage sensing mode, a gate voltage and a source voltage of a driving transistor, and first to fourth switch signals. In FIG. 8 , for convenience of explanation, the kth scan signal SCANk supplied to the kth scan line Sk connected to the pixel P of FIG. 5 and the kth sensing signal supplied to the kth sensing line SSk (SENSk), the gate voltage Vg and the source voltage Vs of the driving transistor DT, and the first to fourth switch signals supplied to the first to fourth switches SW1, SW2, SW3, and SW4 ( Only SCS1, SCS2, SCS3, SCS4) were exemplified.

도 8을 참조하면, 문턱전압 센싱모드에서 1 프레임 기간은 제1 내지 제3 기간들(t1'~t3')로 구분될 수 있다. 제1 기간(t1')은 구동 트랜지스터(DT)의 게이트 전극에 문턱전압 센싱용 데이터전압(SVdata1)을 공급하고, 소스 전극을 기준전압(VREF)으로 초기화하는 기간이다. 제2 기간(t2')은 제i 기준전압 라인(VDRi)을 통해 구동 트랜지스터(DT)의 소스 전압을 센싱하는 기간이다. 제3 기간(t3')은 휴지 기간이다.Referring to FIG. 8 , in the threshold voltage sensing mode, one frame period may be divided into first to third periods t1' to t3'. The first period t1' is a period in which the threshold voltage sensing data voltage SVdata1 is supplied to the gate electrode of the driving transistor DT and the source electrode is initialized to the reference voltage VREF. The second period t2' is a period in which the source voltage of the driving transistor DT is sensed through the ith reference voltage line VDRi. The third period t3' is an idle period.

스캔 구동부(20)는 제k 스캔라인(Sk)에 제1 및 제2 기간들(t1', t2') 동안 게이트 온 전압(Von)의 제k 스캔신호(SCANk)를 공급하고, 제3 기간(t3') 동안 게이트 오프 전압(Voff)의 제k 스캔신호(SCANk)를 공급할 수 있다. 센싱 구동부(30)는 제k 센싱라인(SSk)에 제1 및 제2 기간들(t1', t2') 동안 게이트 온 전압(Von)의 제k 센싱신호(SENSk)를 공급하고, 제3 기간(t3') 동안 게이트 오프 전압(Voff)의 제k 센싱신호(SENSk)를 공급할 수 있다. 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)이 도 4와 같이 N 타입 MOSFET으로 형성되는 경우, 게이트 온 전압(Von)은 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)을 턴-온시킬 수 있는 게이트하이전압이고, 게이트 오프 전압(Voff)은 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)을 턴-오프시킬 수 있는 게이트로우전압일 수 있다.The scan driver 20 supplies the k-th scan signal SCANk of the gate-on voltage Von to the k-th scan line Sk during the first and second periods t1' and t2', and the third period During (t3'), the k-th scan signal SCANk of the gate-off voltage Voff may be supplied. The sensing driver 30 supplies the k-th sensing signal SENSk of the gate-on voltage Von to the k-th sensing line SSk for the first and second periods t1' and t2' during the third period. During (t3'), the k-th sensing signal SENSk of the gate-off voltage Voff may be supplied. When the first and second transistors T1 and T2 of each of the pixels P are formed of an N-type MOSFET as shown in FIG. 4 , the gate-on voltage Von is applied to the first and second transistors of the pixels P, respectively. A gate high voltage capable of turning on the two transistors T1 and T2 , and the gate-off voltage Voff turns off the first and second transistors T1 and T2 of the pixels P, respectively. It may be a gate-low voltage that can make

데이터 구동부(40)는 제k 스캔라인(Sk)에 접속된 화소(P)에 데이터전압을 공급하기 위해, 제1 및 제2 기간들(t1', t2') 동안 제j 데이터라인(Dj)에 문턱전압 센싱용 데이터전압(SVdata1)을 공급할 수 있다.The data driver 40 supplies the data voltage to the pixel P connected to the k-th scan line Sk during the first and second periods t1' and t2', the j-th data line Dj. to the threshold voltage sensing data voltage SVdata1 may be supplied.

타이밍 제어부(50)는 문턱전압 센싱모드에서 제1 내지 제3 기간들(t1'~t3') 동안 제1 로직 레벨 전압(V1)의 제1 스위치신호(SCS1)를 제1 스위치(SW1)에 공급하고, 제2 로직 레벨 전압(V2)의 제2 스위치신호(SCS2)를 제2 스위치(SW2)에 공급한다. 타이밍 제어부(50)는 문턱전압 센싱모드의 제1 기간(t1') 동안 제2 로직 레벨 전압(V2)의 제3 스위치신호(SCS3)를 제3 스위치(SW3)에 공급하고, 제2 및 제3 기간들(t2', t3') 동안 제1 로직 레벨 전압(V1)의 제3 스위치신호(SCS3)를 제3 스위치(SW3)에 공급한다. 타이밍 제어부(50)는 문턱전압 센싱모드의 제1 기간(t1') 동안 제1 로직 레벨 전압(V1)의 제4 스위치신호(SCS4)를 제4 스위치(SW4)에 공급하고, 제2 및 제3 기간들(t2', t3') 동안 제2 로직 레벨 전압(V2)의 제4 스위치신호(SCS4)를 제4 스위치(SW4)에 공급한다.The timing controller 50 applies the first switch signal SCS1 of the first logic level voltage V1 to the first switch SW1 during the first to third periods t1' to t3' in the threshold voltage sensing mode. and the second switch signal SCS2 of the second logic level voltage V2 is supplied to the second switch SW2. The timing controller 50 supplies the third switch signal SCS3 of the second logic level voltage V2 to the third switch SW3 during the first period t1 ′ of the threshold voltage sensing mode, and the second and second The third switch signal SCS3 of the first logic level voltage V1 is supplied to the third switch SW3 for three periods t2' and t3'. The timing controller 50 supplies the fourth switch signal SCS4 of the first logic level voltage V1 to the fourth switch SW4 during the first period t1 ′ of the threshold voltage sensing mode, and the second and second The fourth switch signal SCS4 of the second logic level voltage V2 is supplied to the fourth switch SW4 for three periods t2' and t3'.

이하에서는, 도 8 및 도 9a 및 도 9b를 결부하여, 문턱전압 센싱모드에서 화소(P)의 동작을 상세히 살펴본다.
Hereinafter, the operation of the pixel P in the threshold voltage sensing mode will be described in detail in conjunction with FIGS. 8 and 9A and 9B .

도 9a 및 도 9b는 문턱전압 센싱모드의 제1 및 제2 기간들 동안 화소의 동작을 보여주는 예시도면들이다. 도 9a 및 도 9b에서는 설명의 편의를 위해 턴-오프된 트랜지스터를 점선으로 도시하였다. 이하에서는 도 8 및 도 9a 및 도 9b를 결부하여 본 발명의 실시예에 따른 문턱전압 센싱모드에서 화소의 구동방법을 상세히 살펴본다.9A and 9B are exemplary views illustrating an operation of a pixel during first and second periods of a threshold voltage sensing mode. 9A and 9B, the turned-off transistor is illustrated with a dotted line for convenience of description. Hereinafter, a method of driving a pixel in a threshold voltage sensing mode according to an embodiment of the present invention will be described in detail in conjunction with FIGS. 8 and 9A and 9B .

문턱전압 센싱모드의 제1 내지 제3 기간들(t1'~t3') 동안 제1 스위치(SW1)는 제1 로직 레벨 전압(V1)의 제1 스위치신호(SCS1)에 의해 턴-온되고, 제2 스위치(SW2)는 제2 로직 레벨 전압(V2)의 제2 스위치신호(SCS2)에 의해 턴-오프된다. 문턱전압 센싱모드의 제1 내지 제3 기간들(t1'~t3') 동안 제1 스위치(SW1)의 턴-온으로 인해 제j 구동전압 라인(VDLj)에는 구동전압이 공급된다.During the first to third periods (t1' to t3') of the threshold voltage sensing mode, the first switch SW1 is turned on by the first switch signal SCS1 of the first logic level voltage V1, The second switch SW2 is turned off by the second switch signal SCS2 of the second logic level voltage V2. A driving voltage is supplied to the j-th driving voltage line VDLj due to the turn-on of the first switch SW1 during the first to third periods t1' to t3' of the threshold voltage sensing mode.

도 9a를 참조하면, 제1 기간(t1') 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 온 전압(Von)의 제k 스캔신호(SCANk)에 의해 턴-온되고, 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 온 전압(Von)의 제k 센싱신호(SENSk)에 의해 턴-온된다. 제1 기간(t1') 동안 제3 스위치(SW3)는 제2 로직 레벨 전압(V2)의 제3 스위치신호(SCS3)에 의해 턴-오프되고, 제4 스위치(SW4)는 제1 로직 레벨 전압(V1)의 제4 스위치신호(SCS4)에 의해 턴-온된다.Referring to FIG. 9A , during a first period t1', the first transistor ST1 is turned on by the k-th scan signal SCANk of the gate-on voltage Von supplied to the k-th scan line Sk. and the second transistor ST2 is turned on by the k-th sensing signal SENSk of the gate-on voltage Von supplied to the k-th sensing line SSk. During the first period t1 ′, the third switch SW3 is turned off by the third switch signal SCS3 of the second logic level voltage V2 , and the fourth switch SW4 has the first logic level voltage It is turned on by the fourth switch signal SCS4 of (V1).

제1 기간(t1') 동안 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 문턱전압 센싱용 데이터전압(SVdata1)이 공급된다. 문턱전압 센싱용 데이터전압(SVdata1)은 구동 트랜지스터(DT)의 문턱전압을 센싱하기 위한 전압이다.Due to the turn-on of the first transistor ST1 during the first period t1 ′, the threshold voltage sensing data voltage SVdata1 is supplied to the gate electrode of the driving transistor DT. The threshold voltage sensing data voltage SVdata1 is a voltage for sensing the threshold voltage of the driving transistor DT.

제1 기간(t1') 동안 제4 스위치(SW4)의 턴-온으로 인해, 제i 기준전압 라인(VRLi)에는 기준전압(VREF)이 공급된다. 제1 기간(t1') 동안 제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극에는 제i 기준전압 라인(VRLi)의 기준전압(VREF)이 공급된다. 즉, 제1 기간(t1') 동안 구동 트랜지스터(DT)의 소스 전극은 기준전압(VREF)으로 초기화된다.Due to the turn-on of the fourth switch SW4 during the first period t1 ′, the reference voltage VREF is supplied to the ith reference voltage line VRLi. Due to the turn-on of the second transistor ST2 during the first period t1 ′, the reference voltage VREF of the ith reference voltage line VRLi is supplied to the source electrode of the driving transistor DT. That is, during the first period t1 ′, the source electrode of the driving transistor DT is initialized to the reference voltage VREF.

도 9b를 참조하면, 제2 기간(t2') 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 온 전압(Von)의 제k 스캔신호(SCANk)에 의해 턴-온되고, 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 온 전압(Von)의 제k 센싱신호(SENSk)에 의해 턴-온된다. 제2 기간(t2') 동안 제3 스위치(SW3)는 제1 로직 레벨 전압(V1)의 제3 스위치신호(SCS3)에 의해 턴-온되고, 제4 스위치(SW4)는 제2 로직 레벨 전압(V2)의 제4 스위치신호(SCS4)에 의해 턴-오프된다.Referring to FIG. 9B , during the second period t2', the first transistor ST1 is turned on by the k-th scan signal SCANk of the gate-on voltage Von supplied to the k-th scan line Sk. and the second transistor ST2 is turned on by the k-th sensing signal SENSk of the gate-on voltage Von supplied to the k-th sensing line SSk. During the second period t2', the third switch SW3 is turned on by the third switch signal SCS3 of the first logic level voltage V1, and the fourth switch SW4 is the second logic level voltage. It is turned off by the fourth switch signal SCS4 of (V2).

제2 기간(t2') 동안 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 문턱전압 센싱용 데이터전압(SVdata1)이 공급된다. 따라서, 구동 트랜지스터(DT)의 게이트 전극은 문턱전압 센싱용 데이터전압(SVdata1)을 유지한다.Due to the turn-on of the first transistor ST1 during the second period t2', the threshold voltage sensing data voltage SVdata1 is supplied to the gate electrode of the driving transistor DT. Accordingly, the gate electrode of the driving transistor DT maintains the threshold voltage sensing data voltage SVdata1.

제2 기간(t2') 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs=SVdata1-VREF)가 문턱전압(threshold voltage, Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류를 흘리게 된다. 이로 인해, 구동 트랜지스터(DT)의 소스 전압은 도 9b와 같이 "SVdata1-Vth"까지 상승한다. 따라서, 제2 기간(t2') 동안 구동 트랜지스터(DT)의 소스 전극에 구동 트랜지스터(DT)의 문턱전압이 센싱된다.Since the voltage difference (Vgs=SVdata1-VREF) between the gate electrode and the source electrode of the driving transistor DT during the second period t2' is greater than a threshold voltage Vth, the driving transistor DT has a gate electrode A current flows until the voltage difference (Vgs) between the and the source electrode reaches the threshold voltage (Vth). Accordingly, the source voltage of the driving transistor DT rises to “SVdata1-Vth” as shown in FIG. 9B . Accordingly, the threshold voltage of the driving transistor DT is sensed at the source electrode of the driving transistor DT during the second period t2'.

제2 기간(t2') 동안 제3 스위치(SW3)의 턴-온으로 인해, 제i 기준전압 라인(VRLi)은 제2 센싱부(SU2)에 접속된다. 제2 기간(t2') 동안 제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극은 제i 기준전압 라인(VRLi)을 통해 제2 센싱부(SU2)에 접속된다. 따라서, 제2 센싱부(SU2)는 구동 트랜지스터(DT)의 소스 전압을 센싱할 수 있다. 이 경우, 제2 센싱부(SU2)는 센싱된 전압을 디지털 데이터인 제2 센싱 데이터(SD2)로 변환하여 디지털 데이터 보정부(60)로 출력한다.Due to the turn-on of the third switch SW3 during the second period t2 ′, the ith reference voltage line VRLi is connected to the second sensing unit SU2 . Due to the turn-on of the second transistor ST2 during the second period t2 ′, the source electrode of the driving transistor DT is connected to the second sensing unit SU2 through the i-th reference voltage line VRLi. . Accordingly, the second sensing unit SU2 may sense the source voltage of the driving transistor DT. In this case, the second sensing unit SU2 converts the sensed voltage into the second sensing data SD2 , which is digital data, and outputs the converted voltage to the digital data corrector 60 .

제3 기간(t3') 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 오프 전압(Voff)의 제k 스캔신호(SCANk)에 의해 턴-오프되고, 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 오프 전압(Voff)의 제k 센싱신호(SENSk)에 의해 턴-오프된다. 제3 기간(t3') 동안 제3 스위치(SW3)는 제2 로직 레벨 전압(V2)의 제3 스위치신호(SCS3)에 의해 턴-오프되고, 제4 스위치(SW4)는 제2 로직 레벨 전압(V2)의 제4 스위치신호(SCS4)에 의해 턴-오프된다. 따라서, 화소(P)는 동작하지 않고 휴지된다.During the third period t3', the first transistor ST1 is turned off by the k-th scan signal SCANk of the gate-off voltage Voff supplied to the k-th scan line Sk, and the second transistor ST1 ST2) is turned off by the kth sensing signal SENSk of the gate-off voltage Voff supplied to the kth sensing line SSk. During the third period t3', the third switch SW3 is turned off by the third switch signal SCS3 of the second logic level voltage V2, and the fourth switch SW4 is the second logic level voltage. It is turned off by the fourth switch signal SCS4 of (V2). Accordingly, the pixel P does not operate and is idle.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 문턱전압 센싱모드에서 구동 트랜지스터(DT)의 소스 전극에 구동 트랜지스터(DT)의 문턱전압을 센싱하고, 구동 트랜지스터(DT)의 소스 전극을 제2 센싱부(SU2)에 접속시킨다. 그 결과, 본 발명의 실시예는 제2 센싱부(SU2)를 이용하여 구동 트랜지스터(DT)의 문턱전압을 센싱할 수 있다.
As described above, in the embodiment of the present invention, the threshold voltage of the driving transistor DT is sensed to the source electrode of the driving transistor DT in the threshold voltage sensing mode, and the source electrode of the driving transistor DT is second sensed. connected to the unit SU2. As a result, in the embodiment of the present invention, the threshold voltage of the driving transistor DT may be sensed using the second sensing unit SU2 .

도 10은 열화보상 센싱모드에서 화소에 공급되는 스캔신호와 센싱신호, 구동 트랜지스터의 게이트전압과 소스전압, 및 제1 내지 제4 스위치신호들을 보여주는 파형도이다. 도 10에서는 설명의 편의를 위해 도 5의 화소(P)에 접속된 제k 스캔라인(Sk)에 공급되는 제k 스캔신호(SCANk), 제k 센싱라인(SSk)에 공급되는 제k 센싱신호(SENSk), 구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs), 제1 내지 제4 스위치들(SW1, SW2, SW3, SW4)에 공급되는 제1 내지 제4 스위치신호들(SCS1, SCS2, SCS3, SCS4)만을 예시하였다.10 is a waveform diagram illustrating a scan signal and a sensing signal supplied to a pixel in a deterioration compensation sensing mode, a gate voltage and a source voltage of a driving transistor, and first to fourth switch signals. In FIG. 10 , for convenience of explanation, the k-th scan signal SCANk supplied to the k-th scan line Sk connected to the pixel P of FIG. 5 and the k-th sensing signal supplied to the k-th sensing line SSk are shown in FIG. (SENSk), the gate voltage Vg and the source voltage Vs of the driving transistor DT, and the first to fourth switch signals supplied to the first to fourth switches SW1, SW2, SW3, and SW4 ( Only SCS1, SCS2, SCS3, SCS4) were exemplified.

도 10을 참조하면, 열화보상 센싱모드에서 1 프레임 기간은 제1 내지 제4 기간들(t1"~t4")로 구분될 수 있다. 제1 기간(t1")은 구동 트랜지스터(DT)의 게이트 전극에 열화보상용 데이터전압(SVdata2)을 공급하고, 소스 전극을 기준전압(VREF)으로 초기화하는 기간이다. 제2 기간(t2")은 유기발광다이오드(OLED)의 애노드 전압을 저전위 구동전압(EVSS)과 유기발광다이오드(OLED)의 문턱전압(OLEDVth)을 합한 전압으로 방전하는 기간이다. 제3 기간(t3")은 유기발광다이오드(OLED)의 애노드 전압을 센싱하는 기간이다. 제4 기간(t4")은 휴지 기간이다.Referring to FIG. 10 , in the deterioration compensation sensing mode, one frame period may be divided into first to fourth periods t1″ to t4″. The first period t1" is a period in which the data voltage SVdata2 for deterioration compensation is supplied to the gate electrode of the driving transistor DT and the source electrode is initialized to the reference voltage VREF. The second period t2" is a period during which the anode voltage of the organic light emitting diode (OLED) is discharged to a voltage obtained by adding the low potential driving voltage (EVSS) and the threshold voltage (OLEDVth) of the organic light emitting diode (OLED). The third period t3" is a period for sensing the anode voltage of the organic light emitting diode OLED. The fourth period t4" is a rest period.

스캔 구동부(20)는 제k 스캔라인(Sk)에 제1 내지 제3 기간들(t1", t2", t3") 동안 게이트 온 전압(Von)의 제k 스캔신호(SCANk)를 공급하고, 제4 기간(t4") 동안 게이트 오프 전압(Voff)의 제k 스캔신호(SCANk)를 공급할 수 있다. 센싱 구동부(30)는 제k 센싱라인(SSk)에 제1 기간(t1") 동안 게이트 온 전압(Von)의 제k 센싱신호(SENSk)를 공급하고, 제2 내지 제4 기간들(t2", t3", t4") 동안 게이트 오프 전압(Voff)의 제k 센싱신호(SENSk)를 공급할 수 있다. 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)이 도 4와 같이 N 타입 MOSFET으로 형성되는 경우, 게이트 온 전압(Von)은 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)을 턴-온시킬 수 있는 게이트하이전압이고, 게이트 오프 전압(Voff)은 화소(P)들 각각의 제1 및 제2 트랜지스터들(T1, T2)을 턴-오프시킬 수 있는 게이트로우전압일 수 있다.The scan driver 20 supplies the k-th scan signal SCANk of the gate-on voltage Von to the k-th scan line Sk during the first to third periods t1", t2", and t3", The k-th scan signal SCANk of the gate-off voltage Voff may be supplied during the fourth period t4 ″. The sensing driver 30 supplies the k-th sensing signal SENSk of the gate-on voltage Von to the k-th sensing line SSk for a first period t1", and for second to fourth periods t2" , t3″, t4″), the kth sensing signal SENSk of the gate-off voltage Voff may be supplied. When the first and second transistors T1 and T2 of each of the pixels P are formed of an N-type MOSFET as shown in FIG. 4 , the gate-on voltage Von is applied to the first and second transistors of the pixels P, respectively. A gate high voltage capable of turning on the two transistors T1 and T2 , and the gate-off voltage Voff turns off the first and second transistors T1 and T2 of the pixels P, respectively. It may be a gate-low voltage that can make

데이터 구동부(40)는 제k 스캔라인(Sk)에 접속된 화소(P)에 데이터전압을 공급하기 위해, 제1 내지 제3 기간들(t1", t2", t3") 동안 제j 데이터라인(Dj)에 열화보상용 데이터전압(SVdata2)을 공급할 수 있다.The data driver 40 supplies the data voltage to the pixel P connected to the k-th scan line Sk, during the first to third periods t1", t2", and t3", the j-th data line A data voltage SVdata2 for compensating deterioration may be supplied to (Dj).

타이밍 제어부(50)는 열화보상 센싱모드에서 제1 기간(t1") 동안 제1 로직 레벨 전압(V1)의 제1 스위치신호(SCS1)를 제1 스위치(SW1)에 공급하고, 제2 내지 제4 기간들(t2", t3", t4") 동안 제2 로직 레벨 전압(V2)의 제1 스위치신호(SCS1)를 제1 스위치(SW1)에 공급한다. 타이밍 제어부(50)는 열화보상 센싱모드에서 제3 기간(t3") 동안 제1 로직 레벨 전압(V1)의 제2 스위치신호(SCS2)를 제2 스위치(SW2)에 공급하고, 제1, 제2 및 제4 기간들(t1", t2", t4") 동안 제2 로직 레벨 전압(V2)의 제2 스위치신호(SCS2)를 제2 스위치(SW2)에 공급한다. 타이밍 제어부(50)는 열화보상 센싱모드의 제1 내지 제4 기간들(t1", t2", t3", t4") 동안 제2 로직 레벨 전압(V2)의 제3 스위치신호(SCS3)를 제3 스위치(SW3)에 공급하고, 제1 로직 레벨 전압(V1)의 제4 스위치신호(SCS4)를 제4 스위치(SW4)에 공급한다.The timing controller 50 supplies the first switch signal SCS1 of the first logic level voltage V1 to the first switch SW1 during the first period t1″ in the deterioration compensation sensing mode, and the second to second The first switch signal SCS1 of the second logic level voltage V2 is supplied to the first switch SW1 for 4 periods t2″, t3″, and t4″. The timing controller 50 supplies the second switch signal SCS2 of the first logic level voltage V1 to the second switch SW2 during the third period t3″ in the deterioration compensation sensing mode, and The second switch signal SCS2 of the second logic level voltage V2 is supplied to the second switch SW2 during the second and fourth periods t1", t2", and t4". The timing controller 50 controls the third switch signal SCS3 of the second logic level voltage V2 during the first to fourth periods t1", t2", t3", and t4" of the deterioration compensation sensing mode. The third switch SW3 is supplied, and the fourth switch signal SCS4 of the first logic level voltage V1 is supplied to the fourth switch SW4.

이하에서는, 도 10 및 도 11a 내지 도 11c를 결부하여, 열화보상 센싱모드에서 화소(P)의 동작을 상세히 살펴본다.
Hereinafter, the operation of the pixel P in the deterioration compensation sensing mode will be described in detail with reference to FIGS. 10 and 11A to 11C .

도 11a 내지 도 11c는 열화보상 센싱모드의 제1 내지 제3 기간들 동안 화소의 동작을 보여주는 예시도면들이다. 도 11a 내지 도 11c에서는 설명의 편의를 위해 턴-오프된 트랜지스터를 점선으로 도시하였다. 이하에서는 도 10 및 도 11a 내지 도 11c를 결부하여 본 발명의 실시예에 따른 열화보상 센싱모드에서 화소의 구동방법을 상세히 살펴본다.11A to 11C are exemplary diagrams illustrating an operation of a pixel during first to third periods of a deterioration compensation sensing mode. 11A to 11C, the turned-off transistor is illustrated with a dotted line for convenience of description. Hereinafter, a method of driving a pixel in the deterioration compensation sensing mode according to an embodiment of the present invention will be described in detail in conjunction with FIGS. 10 and 11A to 11C .

열화보상 센싱모드의 제1 내지 제4 기간들(t1"~t4") 동안 제3 스위치(SW3)는 제2 로직 레벨 전압(V2)의 제3 스위치신호(SCS3)에 의해 턴-오프되고, 제4 스위치(SW4)는 제1 로직 레벨 전압(V1)의 제4 스위치신호(SCS4)에 의해 턴-온된다. 열화보상 센싱모드의 제1 내지 제4 기간들(t1"~t4") 동안 제4 스위치(SW4)의 턴-온으로 인해 제i 기준전압 라인(VRLi)에는 기준전압이 공급된다.During the first to fourth periods t1" to t4" of the deterioration compensation sensing mode, the third switch SW3 is turned off by the third switch signal SCS3 of the second logic level voltage V2, The fourth switch SW4 is turned on by the fourth switch signal SCS4 of the first logic level voltage V1. The reference voltage is supplied to the ith reference voltage line VRLi due to the turn-on of the fourth switch SW4 during the first to fourth periods t1″ to t4″ of the deterioration compensation sensing mode.

도 11a를 참조하면, 제1 기간(t1") 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 온 전압(Von)의 제k 스캔신호(SCANk)에 의해 턴-온되고, 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 온 전압(Von)의 제k 센싱신호(SENSk)에 의해 턴-온된다. 제1 기간(t1") 동안 제1 스위치(SW1)는 제1 로직 레벨 전압(V1)의 제1 스위치신호(SCS1)에 의해 턴-온되고, 제2 스위치(SW2)는 제2 로직 레벨 전압(V2)의 제2 스위치신호(SCS2)에 의해 턴-오프된다.Referring to FIG. 11A , during the first period t1 ″, the first transistor ST1 is turned on by the k-th scan signal SCANk of the gate-on voltage Von supplied to the k-th scan line Sk. and the second transistor ST2 is turned on by the k-th sensing signal SENSk of the gate-on voltage Von supplied to the k-th sensing line SSk. During the first period t1 ″ The switch SW1 is turned on by the first switch signal SCS1 of the first logic level voltage V1, and the second switch SW2 is the second switch signal SCS2 of the second logic level voltage V2. ) is turned off by

제1 기간(t1") 동안 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 열화보상 데이터전압(SVdata2)이 공급된다. 열화보상 데이터전압(SVdata2)은 유기발광다이오드(OLED)의 문턱전압을 센싱하기 위한 전압이다.Due to the turn-on of the first transistor ST1 during the first period t1″, the degradation compensation data voltage SVdata2 is supplied to the gate electrode of the driving transistor DT. The degradation compensation data voltage SVdata2 is induced It is a voltage for sensing the threshold voltage of the light emitting diode (OLED).

제1 기간(t1") 동안 제1 스위치(SW1)의 턴-온으로 인해, 제j 구동전압 라인(VDLj)에는 구동전압이 공급된다. 제1 기간(t1") 동안 제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극에는 제i 기준전압 라인(VRLi)의 기준전압(VREF)이 공급된다. 즉, 제1 기간(t1") 동안 구동 트랜지스터(DT)의 소스 전극은 기준전압(VREF)으로 초기화된다.Due to the turn-on of the first switch SW1 during the first period t1", a driving voltage is supplied to the j-th driving voltage line VDLj. During the first period t1", the second transistor ST2 is turned on, the reference voltage VREF of the ith reference voltage line VRLi is supplied to the source electrode of the driving transistor DT. That is, during the first period t1 ″, the source electrode of the driving transistor DT is initialized to the reference voltage VREF.

도 11b를 참조하면, 제2 기간(t2") 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 온 전압(Von)의 제k 스캔신호(SCANk)에 의해 턴-온되고, 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 오프 전압(Voff)의 제k 센싱신호(SENSk)에 의해 턴-오프된다. 제2 기간(t2") 동안 제1 스위치(SW1)는 제2 로직 레벨 전압(V2)의 제1 스위치신호(SCS1)에 의해 턴-오프되고, 제2 스위치(SW2)는 제2 로직 레벨 전압(V2)의 제2 스위치신호(SCS2)에 의해 턴-오프된다.Referring to FIG. 11B , during the second period t2″, the first transistor ST1 is turned on by the k-th scan signal SCANk of the gate-on voltage Von supplied to the k-th scan line Sk. and the second transistor ST2 is turned off by the k-th sensing signal SENSk of the gate-off voltage Voff supplied to the k-th sensing line SSk. During the second period t2", the first transistor ST2 is turned off. The switch SW1 is turned off by the first switch signal SCS1 of the second logic level voltage V2, and the second switch SW2 is the second switch signal SCS2 of the second logic level voltage V2. ) is turned off by

제2 기간(t2") 동안 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 열화보상 데이터전압(SVdata2)이 공급된다. 따라서, 구동 트랜지스터(DT)의 게이트 전극은 열화보상 데이터전압(SVdata2)을 유지한다.Due to the turn-on of the first transistor ST1 during the second period t2″, the deterioration compensation data voltage SVdata2 is supplied to the gate electrode of the driving transistor DT. Accordingly, the gate of the driving transistor DT is The electrode maintains the deterioration compensation data voltage SVdata2.

제2 기간(t2") 동안 제1 스위치(SW1)가 턴-오프되므로, 구동 트랜지스터(DT)의 드레인 전극은 플로팅된다. 제2 기간(t2") 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs=SVdata2-VREF)가 문턱전압(Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 턴-온되며, 이로 인해 구동 트랜지스터(DT)의 드레인 전극의 전압은 방전된다. 특히, 기준전압(VREF)이 저전위전압(EVSS)와 유기발광다이오드(OLED)의 문턱전압(OLEDVth)를 합한 전압보다 크기 때문에, 제2 기간(t2") 동안 유기발광다이오드(OLED)의 애노드 전압은 저전위전압(EVSS)와 유기발광다이오드(OLED)의 문턱전압(OLEDVth)를 합한 전압까지 방전된다.Since the first switch SW1 is turned off during the second period t2″, the drain electrode of the driving transistor DT floats. During the second period t2″, the gate electrode and the source of the driving transistor DT are Since the voltage difference (Vgs=SVdata2-VREF) between the electrodes is greater than the threshold voltage Vth, the driving transistor DT is turned on, and thus the voltage of the drain electrode of the driving transistor DT is discharged. In particular, since the reference voltage VREF is greater than the sum of the low potential voltage EVSS and the threshold voltage OLEDVth of the organic light emitting diode OLED, the anode of the organic light emitting diode OLED during the second period t2″. The voltage is discharged to the sum of the low potential voltage EVSS and the threshold voltage OLEDVth of the organic light emitting diode OLED.

유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되므로, 유기발광다이오드(OLED)의 애노드 전압은 구동 트랜지스터(DT)의 소스 전압(Vs)와 실질적으로 동일하다. 또한, 제2 기간(t2") 동안 구동 트랜지스터(DT)는 턴-온되므로, 구동 트랜지스터(DT)의 소스 전압(Vs)은 드레인 전압(Vd)과 실질적으로 동일하다. 따라서, 제2 기간(t2") 동안 구동 트랜지스터(DT)의 소스 및 드레인 전극들과 유기발광다이오드(OLED)의 애노드 전극은 실질적으로 동일한 전위, 즉 저전위전압(EVSS)와 유기발광다이오드(OLED)의 문턱전압(OLEDVth)를 합한 전압을 갖는다. 즉, 제2 기간(t2") 동안 유기발광다이오드(OLED)의 애노드 전극에는 유기발광다이오드(OLED)의 문턱전압(OLEDVth)이 센싱될 수 있다.Since the anode electrode of the organic light emitting diode OLED is connected to the source electrode of the driving transistor DT, the anode voltage of the organic light emitting diode OLED is substantially the same as the source voltage Vs of the driving transistor DT. In addition, since the driving transistor DT is turned on during the second period t2″, the source voltage Vs of the driving transistor DT is substantially equal to the drain voltage Vd. Therefore, the second period ( During t2"), the source and drain electrodes of the driving transistor DT and the anode electrode of the organic light emitting diode OLED have substantially the same potential, that is, the low potential voltage EVSS and the threshold voltage OLEDVth of the organic light emitting diode OLED. ) is the sum of the voltages. That is, the threshold voltage OLEDVth of the organic light emitting diode OLED may be sensed by the anode electrode of the organic light emitting diode OLED during the second period t2″.

도 11c를 참조하면, 제3 기간(t3") 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 온 전압(Von)의 제k 스캔신호(SCANk)에 의해 턴-온되고, 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 오프 전압(Voff)의 제k 센싱신호(SENSk)에 의해 턴-오프된다. 제3 기간(t3") 동안 제1 스위치(SW1)는 제2 로직 레벨 전압(V2)의 제1 스위치신호(SCS1)에 의해 턴-오프되고, 제2 스위치(SW2)는 제1 로직 레벨 전압(V1)의 제2 스위치신호(SCS2)에 의해 턴-온된다.Referring to FIG. 11C , during the third period t3″, the first transistor ST1 is turned on by the k-th scan signal SCANk of the gate-on voltage Von supplied to the k-th scan line Sk. and the second transistor ST2 is turned off by the k-th sensing signal SENSk of the gate-off voltage Voff supplied to the k-th sensing line SSk. During the third period t3", the first transistor ST2 is turned off. The switch SW1 is turned off by the first switch signal SCS1 of the second logic level voltage V2, and the second switch SW2 is the second switch signal SCS2 of the first logic level voltage V1. ) is turned on by

제3 기간(t3") 동안 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 열화보상 데이터전압(SVdata2)이 공급된다. 따라서, 구동 트랜지스터(DT)의 게이트 전극은 열화보상 데이터전압(SVdata2)을 유지한다.Due to the turn-on of the first transistor ST1 during the third period t3″, the deterioration compensation data voltage SVdata2 is supplied to the gate electrode of the driving transistor DT. Accordingly, the gate of the driving transistor DT is The electrode maintains the deterioration compensation data voltage SVdata2.

제3 기간(t3") 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 턴-온된다. 또한, 제3 기간(t3") 동안 제2 스위치(SW2)가 턴-온되므로, 유기발광다이오드(OLED)의 애노드 전극은 제1 센싱부(SU1)에 접속될 수 있다. 따라서, 제1 센싱부(SU1)는 유기발광다이오드(OLED)의 애노드 전압을 센싱할 수 있다. 이 경우, 제1 센싱부(SU1)는 센싱된 전압을 디지털 데이터인 제1 센싱 데이터(SD1)로 변환하여 디지털 데이터 보정부(60)로 출력한다.Since the voltage difference Vgs between the gate electrode and the source electrode of the driving transistor DT is greater than the threshold voltage Vth during the third period t3″, the driving transistor DT is turned on. Since the second switch SW2 is turned on during the period t3 ″, the anode electrode of the organic light emitting diode OLED may be connected to the first sensing unit SU1 . Accordingly, the first sensing unit SU1 may sense the anode voltage of the organic light emitting diode OLED. In this case, the first sensing unit SU1 converts the sensed voltage into the first sensing data SD1 , which is digital data, and outputs the converted voltage to the digital data corrector 60 .

한편, 유기발광다이오드(OLED)가 열화되는 경우, 유기발광다이오드(OLED)의 문턱전압(OLEDVth)은 쉬프트될 수 있다. 유기발광다이오드(OLED)의 문턱전압(OLEDVth)이 쉬프트되는 경우, 도 12와 같이 유기발광다이오드(OLED)의 애노드 전압(Voled)에 따라 유기발광다이오드(OLED)를 흐르는 전류(Ioled)가 달라질 수 있다. 예를 들어, 도 12와 같이 유기발광다이오드(OLED)의 문턱전압(OLEDVth)이 포지티브 쉬프트되는 정도가 클수록 유기발광다이오드(OLED)의 애노드 전압(Voled)에 따라 유기발광다이오드(OLED)를 흐르는 전류(Ioled)는 작아진다. 도 12에서 유기발광다이오드(OLED)의 문턱전압(OLEDVth)이 포지티브 쉬프트되는 정도는 OLEDVth'→OLEDVth→OLEDVth"로 갈수록 커진다. 따라서, 본 발명의 실시예는 유기발광다이오드(OLED)의 문턱전압(OLEDVth)을 센싱함으로써, 유기발광다이오드(OLED)의 열화에 따라 문턱전압(OLEDVth)이 쉬프트된 정도를 예측하여 보상한다.Meanwhile, when the organic light emitting diode OLED is deteriorated, the threshold voltage OLEDVth of the organic light emitting diode OLED may be shifted. When the threshold voltage OLEDVth of the organic light emitting diode OLED is shifted, the current Ioled flowing through the organic light emitting diode OLED may vary according to the anode voltage Voled of the organic light emitting diode OLED as shown in FIG. 12 . have. For example, as shown in FIG. 12 , as the positive shift of the threshold voltage OLEDVth of the organic light emitting diode increases, the current flowing through the organic light emitting diode OLED according to the anode voltage Voled of the organic light emitting diode OLED. (Ioled) becomes smaller. 12, the positive shift of the threshold voltage (OLEDVth) of the organic light emitting diode (OLED) increases as OLEDVth'→OLEDVth→OLEDVth'. Accordingly, in the embodiment of the present invention, the threshold voltage (OLED) By sensing OLEDVth), the shift level of the threshold voltage OLEDVth according to deterioration of the organic light emitting diode OLED is predicted and compensated.

제4 기간(t4") 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 공급되는 게이트 오프 전압(Voff)의 제k 스캔신호(SCANk)에 의해 턴-오프되고, 제2 트랜지스터(ST2)는 제k 센싱라인(SSk)으로 공급되는 게이트 오프 전압(Voff)의 제k 센싱신호(SENSk)에 의해 턴-오프된다. 제4 기간(t4') 동안 제1 스위치(SW1)는 제2 로직 레벨 전압(V2)의 제1 스위치신호(SCS1)에 의해 턴-오프되고, 제2 스위치(SW2)는 제2 로직 레벨 전압(V2)의 제2 스위치신호(SCS2)에 의해 턴-오프된다. 따라서, 화소(P)는 동작하지 않고 휴지된다.During the fourth period t4", the first transistor ST1 is turned off by the k-th scan signal SCANk of the gate-off voltage Voff supplied to the k-th scan line Sk, and the second transistor ST1 ST2 is turned off by the k-th sensing signal SENSk of the gate-off voltage Voff supplied to the k-th sensing line SSk During the fourth period t4', the first switch SW1 is The second switch SW2 is turned off by the first switch signal SCS1 of the second logic level voltage V2, and the second switch SW2 is turned off by the second switch signal SCS2 of the second logic level voltage V2. Accordingly, the pixel P does not operate and is idle.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 열화보상 센싱모드에서 유기발광다이오드(OLED)의 애노드 전극에 유기발광다이오드(OLED)의 문턱전압(OLEDVth)을 센싱하고, 유기발광다이오드(OLED)의 애노드 전극을 제j 구동전압라인(VDLj)을 통해 제1 센싱부(SU1)에 접속시킨다. 그 결과, 본 발명의 실시예는 제1 센싱부(SU1)를 이용하여 유기발광다이오드(OLED)의 문턱전압(OLEDVth)을 센싱할 수 있다.As described above, the embodiment of the present invention senses the threshold voltage OLEDVth of the organic light emitting diode (OLED) at the anode electrode of the organic light emitting diode (OLED) in the deterioration compensation sensing mode, and The anode electrode is connected to the first sensing unit SU1 through the j-th driving voltage line VDLj. As a result, in the embodiment of the present invention, the threshold voltage OLEDVth of the organic light emitting diode OLED may be sensed using the first sensing unit SU1 .

또한, 본 발명의 실시예는 제j 구동전압 라인(VDLj)을 제k 스캔라인(Sk)에 접속된 하나의 화소(P)에 접속시킨다. 그 결과, 본 발명의 실시예는 제j 구동전압 라인(VDLj)을 이용하여 화소(P)의 유기발광다이오드의 애노드 전압을 센싱할 수 있으므로, 화소(P)의 유기발광다이오드(OLED)의 애노드 전압을 컬러별로 센싱할 수 있다. 그 결과, 본 발명의 실시예는 유기발광다이오드(OLED)의 열화가 화소(P)의 컬러별로 다른 것을 반영하여 화소(P)의 유기발광다이오드(OLED)의 열화를 보상할 수 있다.Also, in the exemplary embodiment of the present invention, the j-th driving voltage line VDLj is connected to one pixel P connected to the k-th scan line Sk. As a result, in the embodiment of the present invention, since the anode voltage of the organic light emitting diode of the pixel P can be sensed using the j-th driving voltage line VDLj, the anode of the organic light emitting diode OLED of the pixel P can be sensed. Voltage can be sensed by color. As a result, in the exemplary embodiment of the present invention, deterioration of the organic light emitting diode (OLED) of the pixel (P) can be compensated for by reflecting that the deterioration of the organic light emitting diode (OLED) is different for each color of the pixel (P).

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Those skilled in the art from the above description will be able to see that various changes and modifications can be made without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10: 표시패널 20: 스캔 구동부
30: 센싱 구동부 40: 데이터 구동부
50: 센싱 데이터 출력부 60: 전압 공급부
70: 타이밍 제어부 80: 디지털 데이터 보정부
P: 화소 SW1: 제1 스위치
SW2: 제2 스위치 SW3: 제3 스위치
SW4: 제4 스위치 SU1: 제1 센싱부
SU2: 제2 센싱부 VDLj: 제j 구동전압 라인
VRLi: 제i 기준전압 라인 Sk: 제k 스캔라인
SENk: 제k 센싱라인 Dj: 제j 데이터라인
SCANk: 제k 스캔신호 SENSk: 제k 초기화신호
DT: 구동 트랜지스터 ST1: 제1 트랜지스터
ST2: 제2 트랜지스터 OLED: 유기발광다이오드
C: 커패시터 Vg: 게이트전압
Vs: 소스전압 VREF: 기준전압
EVdata: 발광 데이터전압 SVdata1: 문턱전압 센싱용 데이터전압
SVdata2: 열화보상용 데이터전압 Von: 게이트 온 전압
Voff: 게이트 오프 전압10: display panel 20: scan driver
30: sensing driver 40: data driver
50: sensing data output unit 60: voltage supply unit
70: timing control unit 80: digital data correction unit
P: pixel SW1: first switch
SW2: second switch SW3: third switch
SW4: fourth switch SU1: first sensing unit
SU2: second sensing unit VDLj: j-th driving voltage line
VRLi: ith reference voltage line Sk: kth scan line
SENk: kth sensing line Dj: jth data line
SCANk: kth scan signal SENSk: kth initialization signal
DT: driving transistor ST1: first transistor
ST2: second transistor OLED: organic light emitting diode
C: capacitor Vg: gate voltage
Vs: source voltage VREF: reference voltage
EVdata: Light emission data voltage SVdata1: Data voltage for threshold voltage sensing
SVdata2: Data voltage for deterioration compensation Von: Gate-on voltage
Voff: gate-off voltage

Claims

pixels connected to scan lines, sensing lines, data lines, reference voltage lines, and driving voltage lines;
a voltage supply unit supplying a driving voltage to the driving voltage lines and supplying a reference voltage to the reference voltage lines;
It is connected to the driving voltage lines to sense the anode voltage of the organic light emitting diode of each of the pixels, converts the sensed first voltage into first sensing data that is digital data, and outputs it, and is connected to the reference voltage lines a sensing unit sensing the source voltage of the driving transistor of each of the pixels, converting the sensed second voltage into second sensing data that is digital data, and outputting the sensed second voltage;
a first switch unit switched by a first switch signal to control a connection between the driving voltage lines and the voltage supply unit;
a second switch unit switched by a second switch signal to control a connection between the driving voltage lines and the sensing unit;
a third switch unit switched by a third switch signal to control a connection between the reference voltage lines and the sensing unit; and
a fourth switch unit switched by a fourth switch signal to control a connection between the reference voltage lines and the voltage supply unit;
When sensing the anode voltage of the organic light emitting diode, each pixel supplies the data voltage for deterioration compensation supplied through the data line to the gate electrode of the driving transistor, and the reference voltage supplied through the reference voltage line and supplying the driving voltage to the source electrode of the driving transistor and the driving voltage supplied through the driving voltage line to the drain electrode of the driving transistor to drive the driving transistor.

The method of claim 1,
and the first switch unit is switched by the first switch signal and includes a driving voltage supply line connected to the driving voltage lines and a first switch connected between the voltage supply unit.

The method of claim 1,
The first switch unit includes a plurality of first switches, each of the first switches connected between each of the driving voltage lines and the voltage supply unit.

The method of claim 1,
The second switch unit includes a plurality of second switches, each of the second switches being connected between each of the driving voltage lines and the sensing unit.

The method of claim 1,
The pixel is
the organic light emitting diode having a cathode connected to a low potential driving voltage line to which a low potential driving voltage is supplied;
the driving transistor connected to the anode electrode of the organic light emitting diode and the driving voltage line;
a first transistor turned on by the scan signal of the scan line to supply the data voltage of the data line to the gate electrode of the driving transistor;
a second transistor turned on by the sensing signal of the sensing line to supply the reference voltage of the reference voltage line to the source electrode of the driving transistor; and
An organic light emitting diode display having a capacitor connected between a gate electrode and a source electrode of the driving transistor.

6. The method of claim 5,
During a first period, the first and second transistors and the first switch are turned on so that the data voltage for compensating the deterioration is supplied to the gate electrode of the driving transistor, the reference voltage is supplied to the source electrode, and the drain The driving voltage is supplied to the electrode,
During a second period, the first transistor is turned on and the data voltage for compensating the deterioration is supplied to the gate electrode of the driving transistor;
During a third period, the second switch is turned on and the anode voltage of the organic light emitting diode is sensed by the sensing unit.

7. The method of claim 6,
supplying a first switch signal of a first logic level voltage during the first period, supplying a first switch signal of a second logic level voltage during the second and third periods, and supplying a first switch signal of a second logic level voltage during the first and second periods The organic light emitting display device further comprising: a timing controller configured to supply a second switch signal of a second logic level voltage during the period and supply a second switch signal of a first logic level voltage during the third period.

8. The method of claim 7,
The first switch unit connects the driving voltage line and the voltage supply unit in response to a first switch signal of the first logic level voltage, and connects the driving voltage line and the voltage supply unit in response to a first switch signal of the second logic level voltage. Including a first switch to block the connection between,
The second switch unit connects the driving voltage line and the sensing unit by a second switch signal of the first logic level voltage, and connects the driving voltage line and the sensing unit by a second switch signal of the second logic level voltage. An organic light emitting display device comprising a second switch for blocking a connection.

7. The method of claim 6,
a scan driver supplying a scan signal of a gate-on voltage to the scan line during the first to third periods;
a data driver supplying the data voltage for deterioration compensation to the data lines during the first to third periods; and
The organic light emitting display device further comprising a sensing driver supplying a sensing signal of a gate-on voltage to the sensing line during the first period and supplying a sensing signal of a gate-off voltage to the sensing line during the second and third periods. .