KR102326926B1 - Light emitting device, and lighting emitting device package - Google Patents

Light emitting device, and lighting emitting device package Download PDF

Info

Publication number
KR102326926B1
KR102326926B1 KR1020140190406A KR20140190406A KR102326926B1 KR 102326926 B1 KR102326926 B1 KR 102326926B1 KR 1020140190406 A KR1020140190406 A KR 1020140190406A KR 20140190406 A KR20140190406 A KR 20140190406A KR 102326926 B1 KR102326926 B1 KR 102326926B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
disposed
light emitting
semiconductor layer
Prior art date
Application number
KR1020140190406A
Other languages
Korean (ko)
Other versions
KR20160079275A (en
Inventor
윤종흠
이미진
임지희
정재훈
황덕기
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020140190406A priority Critical patent/KR102326926B1/en
Publication of KR20160079275A publication Critical patent/KR20160079275A/en
Application granted granted Critical
Publication of KR102326926B1 publication Critical patent/KR102326926B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S362/00—Illumination
    • Y10S362/80—Light emitting diode

Abstract

실시 예의 발광 소자는 기판과, 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물 및 제2 도전형 반도체 및 활성층을 관통하여 제1 도전형 반도체층을 노출시키는 콘택홀의 측부와 제2 도전형 반도체층의 위에 배치된 적어도 하나의 패시베이션층을 포함하고, 적어도 하나의 패시베이션층은 제2 도전형 반도체층 위에 배치된 적어도 하나의 관통홀을 포함한다.The light emitting device of the embodiment includes a light emitting structure including a substrate, a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer sequentially disposed on the substrate, and a first conductivity type semiconductor through the second conductivity type semiconductor and the active layer a side of the contact hole exposing the layer and at least one passivation layer disposed over the second conductivity type semiconductor layer, the at least one passivation layer including at least one through hole disposed over the second conductivity type semiconductor layer .

Description

발광 소자 및 발광 소자 패키지{Light emitting device, and lighting emitting device package}Light emitting device and light emitting device package {Light emitting device, and lighting emitting device package}

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.The embodiment relates to a light emitting device and a light emitting device package.

발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.A light emitting diode (LED: Light Emitting Diode) is a type of semiconductor device used as a light source or converts electricity into infrared or light by using the characteristics of a compound semiconductor.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.BACKGROUND ART Group III-V nitride semiconductors are attracting attention as a core material for light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since these light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting fixtures such as incandescent and fluorescent lamps, they have excellent eco-friendliness, and have advantages such as long lifespan and low power consumption characteristics. are replacing them

기존의 수평형 또는 플립 칩 형 발광 소자의 경우, 메사 식각에 의해 노출된 n형 반도체층에 연결된 n형 전극과 p형 반도체층에 연결된 p형 전극 각각으로 전자와 정공이 주입된다. 이때, 전류가 한 쪽으로 더 많이 흐르는 경향으로 인해, 메사 식각 주변은 밝은 반면 그 이외의 영역은 상대적으로 어두운 문제점이 있다.In the case of a conventional horizontal or flip-chip light emitting device, electrons and holes are injected into each of the n-type electrode connected to the n-type semiconductor layer exposed by mesa etching and the p-type electrode connected to the p-type semiconductor layer. At this time, due to the tendency of the current to flow more in one direction, there is a problem that the periphery of the mesa etching is bright while the area other than that is relatively dark.

실시 예는 캐리어를 스프레딩하여 전체적으로 균일한 밝기로 광을 방출하고우수한 열 방출 효율과 개선된 효율을 갖는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package that emit light with uniform brightness as a whole by spreading a carrier and have excellent heat dissipation efficiency and improved efficiency.

실시 예에 의한 발광 소자는, 기판; 상기 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 제2 도전형 반도체 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 콘택홀의 측부와 상기 제2 도전형 반도체층의 위에 배치된 적어도 하나의 패시베이션층을 포함하고, 상기 적어도 하나의 패시베이션층은 상기 제2 도전형 반도체층 위에 배치된 적어도 하나의 관통홀을 포함할 수 있다.A light emitting device according to an embodiment includes a substrate; a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer sequentially disposed on the substrate; and at least one passivation layer disposed on the second conductivity-type semiconductor and the second conductivity-type semiconductor layer and on the side of the contact hole exposing the first conductivity-type semiconductor layer through the active layer, wherein the at least one The passivation layer may include at least one through hole disposed on the second conductivity type semiconductor layer.

상기 적어도 하나의 패시베이션층은 상기 제2 도전형 반도체층의 전체 상부면 위에 배치될 수 있다.The at least one passivation layer may be disposed on the entire upper surface of the second conductivity type semiconductor layer.

상기 적어도 하나의 패시베이션층은 복수의 패시베이션층을 포함하고, 상기 복수의 패시베이션층은 상기 제2 도전형 반도체층의 전체 상부면 중 일부에 서로 이격되어 배치될 수 있다.The at least one passivation layer may include a plurality of passivation layers, and the plurality of passivation layers may be disposed to be spaced apart from each other on a portion of an entire upper surface of the second conductivity-type semiconductor layer.

상기 발광 소자는, 상기 제2 도전형 반도체층 위에 배치된 투명 전극층을 더 포함할 수 있다.The light emitting device may further include a transparent electrode layer disposed on the second conductivity type semiconductor layer.

또한, 상기 발광 소자는 상기 투명 전극층 위에 배치된 반사층을 더 포함할 수 있다.In addition, the light emitting device may further include a reflective layer disposed on the transparent electrode layer.

상기 투명 전극층은 상기 적어도 하나의 패시베이션층과 상기 제2 도전형 반도체층 사이에 배치될 수 있다.The transparent electrode layer may be disposed between the at least one passivation layer and the second conductivity type semiconductor layer.

상기 반사층은 상기 적어도 하나의 관통홀을 매립하면서 상기 적어도 하나의 패시베이션층 위에 배치될 수 있다.The reflective layer may be disposed on the at least one passivation layer while filling the at least one through hole.

상기 적어도 하나의 패시베이션층은 상기 투명 전극층과 상기 제2 도전형 반도체층 사이에 배치되고, 상기 투명 전극층은 상기 적어도 하나의 관통홀을 매립할 수 있다.The at least one passivation layer may be disposed between the transparent electrode layer and the second conductivity type semiconductor layer, and the transparent electrode layer may fill the at least one through hole.

상기 적어도 하나의 관통홀은 복수의 관통홀을 포함하고, 상기 복수의 관통홀은 서로 일정한 간격으로 이격되어 배치될 수 있다.The at least one through-hole may include a plurality of through-holes, and the plurality of through-holes may be disposed to be spaced apart from each other at regular intervals.

상기 복수의 관통홀은 대칭 평면 형상으로 배치될 수 있다.The plurality of through-holes may be arranged in a symmetrical planar shape.

상기 적어도 하나의 관통홀은 상기 콘택홀로부터 이격되어 배치될 수 있다.The at least one through hole may be disposed to be spaced apart from the contact hole.

상기 적어도 하나의 관통홀과 상기 콘택홀이 이격된 거리의 최소값은 5 ㎛일 수 있다.A minimum value of a distance between the at least one through hole and the contact hole may be 5 μm.

상기 복수의 패시베이션층의 평면적은 상기 발광 소자의 전체 평면적의 7% 내지 20%일 수 있다.A planar area of the plurality of passivation layers may be 7% to 20% of a total planar area of the light emitting device.

상기 적어도 하나의 관통홀의 폭은 5 ㎛ 내지 10 ㎛일 수 있고, 상기 적어도 하나의 관통홀은 원형, 타원형 또는 다각형 중 적어도 하나의 평면 형상을 가질 수 있다.A width of the at least one through hole may be 5 μm to 10 μm, and the at least one through hole may have a planar shape of at least one of a circle, an ellipse, or a polygon.

다른 실시 예에 의한 발광 소자 패키지는, 패키지 몸체; 상기 발광 소자; 상기 패키지 몸체에 배치되고 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임; 상기 제1 도전형 반도체층과 상기 제1 리드 프레임 사이에 배치된 제1 도전형 연결부; 및 상기 제2 도전형 반도체층과 상기 제2 리드 프레임 사이에 배치된 제2 도전형 연결부를 포함할 수 있다.A light emitting device package according to another embodiment includes a package body; the light emitting device; first and second lead frames disposed on the package body and electrically spaced apart from each other; a first conductivity type connection part disposed between the first conductivity type semiconductor layer and the first lead frame; and a second conductivity type connector disposed between the second conductivity type semiconductor layer and the second lead frame.

상기 제1 도전형 연결부는 상기 노출된 제1 도전형 반도체층과 상기 제1 리드 프레임 사이에 배치된 제1 패드; 및 상기 제1 패드와 상기 제1 리드 프레임 사이에 배치된 제1 솔더부를 포함할 수 있다.The first conductivity-type connector includes: a first pad disposed between the exposed first conductivity-type semiconductor layer and the first lead frame; and a first solder portion disposed between the first pad and the first lead frame.

상기 제2 도전형 연결부는 상기 제2 도전형 반도체층과 상기 제2 리드 프레임 사이에 배치된 제2 패드; 및 상기 제2 패드와 상기 제2 리드 프레임 사이에 배치된 제2 솔더부를 포함할 수 있다.The second conductivity type connecting portion may include a second pad disposed between the second conductivity type semiconductor layer and the second lead frame; and a second solder portion disposed between the second pad and the second lead frame.

실시 예에 따른 발광 소자 및 발광 소자 패키지는 n형 전극과 p형 전극의 주위에 배치된 패시베이션층에 관통홀을 형성함으로써, 캐리어가 스프레잉되어 전류의 클라우딩이 감소하여 전체적으로 광의 밝기를 균일하게 하고, 열 방출 효율이 우수하고, 개선된 효율을 갖는다.In the light emitting device and the light emitting device package according to the embodiment, by forming a through hole in the passivation layer disposed around the n-type electrode and the p-type electrode, the carrier is sprayed to reduce the clouding of the current, so that the overall brightness of the light is uniformly and has excellent heat dissipation efficiency and improved efficiency.

도 1은 일 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자를 I-I'선을 따라 절개한 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자를 Ⅱ-Ⅱ'선을 따라 절개한 단면도를 나타낸다.
도 4는 다른 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 5는 도 4에 도시된 발광 소자를 Ⅲ-Ⅲ'선을 따라 절개한 일 실시 예에 의한 단면도를 나타낸다.
도 6은 도 4에 도시된 발광 소자를 Ⅲ-Ⅲ'선을 따라 절개한 다른 실시 예에 의한 단면도를 나타낸다.
도 7은 비교 례에 의한 발광 소자의 평면도를 나타낸다.
도 8은 도 7에 도시된 발광 소자를 Ⅳ-Ⅳ'선을 따라 절개한 단면도를 나타낸다.
도 9a 내지 도 9d는 비교 례 및 실시 예에 의한 발광 소자의 평면 사진을 나타낸다.
도 10은 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.1 is a plan view of a light emitting device according to an embodiment.
FIG. 2 is a cross-sectional view of the light emitting device shown in FIG. 1 taken along line I-I'.
3 is a cross-sectional view of the light emitting device shown in FIG. 1 taken along line II-II'.
4 is a plan view of a light emitting device according to another embodiment.
FIG. 5 is a cross-sectional view showing the light emitting device shown in FIG. 4 according to an exemplary embodiment in which the light emitting device is cut along the line III-III′.
6 is a cross-sectional view of the light emitting device shown in FIG. 4 according to another embodiment, which is cut along the line III-III'.
7 is a plan view of a light emitting device according to a comparative example.
8 is a cross-sectional view of the light emitting device shown in FIG. 7 taken along line IV-IV'.
9A to 9D show plan photos of light emitting devices according to Comparative Examples and Examples.
10 is a cross-sectional view of a light emitting device package according to an embodiment.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings to help the understanding of the present invention by giving examples, and to explain the present invention in detail. However, the embodiments according to the present invention may be modified in various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described in detail below. The embodiments of the present invention are provided to more completely explain the present invention to those of ordinary skill in the art.

본 실시 예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.In the description of this embodiment, in the case where it is described as being formed on "on or under" of each element, above (above) or below (below) ( on or under includes both elements in which two elements are in direct contact with each other or in which one or more other elements are disposed between the two elements indirectly.

또한 "상(위)" 또는 "하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when expressed as "up (up)" or "down (on or under)", a meaning of not only an upward direction but also a downward direction may be included based on one element.

또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.Also, as used hereinafter, relational terms such as "first" and "second," "upper/upper/above" and "lower/lower/below" refer to any physical or logical relationship or It may be used only to distinguish one entity or element from another, without requiring or implying an order.

편의상, 발광 소자(100A, 100B, 100B-1, 100B-2) 및 발광 소자 패키지(200)를 데카르트 좌표계를 이용하여 설명하지만, 실시 예는 다양한 좌표계를 이용하여 설명될 수도 있다.For convenience, the light emitting devices 100A, 100B, 100B-1, 100B-2 and the light emitting device package 200 are described using a Cartesian coordinate system, but embodiments may be described using various coordinate systems.

도 1은 일 실시 예에 의한 발광 소자(100A)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100A)를 I-I'선을 따라 절개한 단면도를 나타내고, 도 3은 도 1에 도시된 발광 소자(100A)를 Ⅱ-Ⅱ'선을 따라 절개한 단면도를 나타낸다.1 is a plan view of a light emitting device 100A according to an embodiment, FIG. 2 is a cross-sectional view of the light emitting device 100A shown in FIG. 1 taken along line II′, and FIG. 3 is FIG. 1 . A cross-sectional view of the light emitting device 100A shown in FIG.

설명의 이해를 돕기 위해, 도 2 및 도 3에 도시된 투명 전극층(150), 반사층(160), 제1 및 제2 전극(172, 174)의 도시는 도 1에서 생락된다.For better understanding of the description, the transparent electrode layer 150 , the reflective layer 160 , and the first and second electrodes 172 and 174 shown in FIGS. 2 and 3 are omitted from FIG. 1 .

도 1 내지 도 3을 참조하면, 발광 소자(100A)는 기판(110), 버퍼층(120), 발광 구조물(130), 패시베이션(passivation)층(140A), 투명 전극층(150), 반사층(160), 제1 및 제2 전극(172, 174)을 포함할 수 있다.1 to 3 , the light emitting device 100A includes a substrate 110 , a buffer layer 120 , a light emitting structure 130 , a passivation layer 140A, a transparent electrode layer 150 , and a reflective layer 160 . , first and second electrodes 172 and 174 may be included.

기판(110) 위에 발광 구조물(130)이 배치된다. 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다.The light emitting structure 130 is disposed on the substrate 110 . The substrate 110 may include a conductive material or a non-conductive material. For example, the substrate 110 may include at least one of sapphire (Al 2 0 3 ), GaN, SiC, ZnO, GaP, InP, Ga 2 0 3 , GaAs, and Si.

이때, 기판(110)과 발광 구조물(130) 사이에 버퍼층(120)이 더 배치될 수도 있다. 버퍼층(120)은 기판(110)과 발광 구조물(130) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하는 역할을 한다. 버퍼층(120)은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층(120)은 단층 또는 다층 구조를 가질 수도 있다.In this case, the buffer layer 120 may be further disposed between the substrate 110 and the light emitting structure 130 . The buffer layer 120 serves to improve a difference in coefficient of thermal expansion and a lattice mismatch between the substrate 110 and the light emitting structure 130 . The buffer layer 120 may include, for example, at least one material selected from the group consisting of Al, In, N, and Ga, but is not limited thereto. Also, the buffer layer 120 may have a single-layer or multi-layer structure.

경우에 따라 버퍼층(120)은 생략될 수도 있다. 이하, 설명의 편의상 버퍼층(120)이 생략된 것으로 간주하고 설명하지만, 버퍼층(120)이 존재할 경우에도 하기의 설명은 적용될 수 있다.In some cases, the buffer layer 120 may be omitted. Hereinafter, it is assumed that the buffer layer 120 is omitted for convenience of description, but the following description may be applied even when the buffer layer 120 is present.

발광 구조물(130)은 기판(110) 위에 순차적으로 배치된 제1 도전형 반도체층(132), 활성층(134) 및 제2 도전형 반도체층(136)을 포함할 수 있다.The light emitting structure 130 may include a first conductivity type semiconductor layer 132 , an active layer 134 , and a second conductivity type semiconductor layer 136 sequentially disposed on the substrate 110 .

제1 도전형 반도체층(132)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(132)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.예를 들어, 제1 도전형 반도체층(132)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(132)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.The first conductivity-type semiconductor layer 132 may be implemented with a compound semiconductor of group III-V or group II-VI doped with a first conductivity-type dopant. When the first conductivity-type semiconductor layer 132 is an n-type semiconductor layer, the first conductivity-type dopant is an n-type dopant and may include, but is not limited to, Si, Ge, Sn, Se, and Te. For example, , the first conductivity type semiconductor layer 132 is made of a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) may include The first conductivity type semiconductor layer 132 may include any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.

활성층(134)은 제1 도전형 반도체층(132)과 제2 도전형 반도체층(136) 사이에 배치되며, 제1 도전형 반도체층(132)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(136)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(134)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 134 is disposed between the first conductivity type semiconductor layer 132 and the second conductivity type semiconductor layer 136 , and includes electrons (or holes) injected through the first conductivity type semiconductor layer 132 and the second conductivity type semiconductor layer 132 . This is a layer in which holes (or electrons) injected through the two-conductivity semiconductor layer 136 meet each other and emit light having an energy determined by an energy band intrinsic to the material constituting the active layer 134 .

활성층(134)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.The active layer 134 may include at least one of a single well structure, a multi-well structure, a single quantum well structure, a multi-quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. can be formed into one.

활성층(134)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.The well layer/barrier layer of the active layer 134 may have a pair structure of any one or more of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs (InGaAs)/AlGaAs, and GaP (InGaP)/AlGaP. However, the present invention is not limited thereto. The well layer may be formed of a material having a bandgap energy lower than the bandgap energy of the barrier layer.

활성층(134)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(134)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive cladding layer (not shown) may be formed on and/or below the active layer 134 . The conductive cladding layer may be formed of a semiconductor having a higher bandgap energy than that of the barrier layer of the active layer 134 . For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure. In addition, the conductivity-type cladding layer may be doped with n-type or p-type.

제2 도전형 반도체층(136)은 활성층(134) 위에 배치되며, 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(136)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(136)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(136)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity-type semiconductor layer 136 is disposed on the active layer 134 , and may be formed of a semiconductor compound, and may be implemented as a compound semiconductor such as group III-V or group II-VI. For example, the second conductivity type semiconductor layer 136 includes a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). can do. The second conductivity type semiconductor layer 136 may be doped with a second conductivity type dopant. When the second conductivity-type semiconductor layer 136 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

제1 도전형 반도체층(132)은 n형 반도체층으로, 제2 도전형 반도체층(136)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(132)은 p형 반도체층으로, 제2 도전형 반도체층(136)은 n형 반도체층으로 구현할 수도 있다.The first conductivity-type semiconductor layer 132 may be implemented as an n-type semiconductor layer, and the second conductivity-type semiconductor layer 136 may be implemented as a p-type semiconductor layer. Alternatively, the first conductivity-type semiconductor layer 132 may be implemented as a p-type semiconductor layer, and the second conductivity-type semiconductor layer 136 may be implemented as an n-type semiconductor layer.

발광 구조물(130)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.The light emitting structure 130 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

도 1 내지 도 3에 예시된 발광 소자(100A)는 도 10에서 후술되는 바와 같이 플립 칩 본딩 구조이기 때문에, 활성층(134)에서 방출된 광은 제1 도전형 반도체층(132)과 기판(110)을 통해 출사될 수 있다. 이를 위해, 제1 도전형 반도체층(132) 및 기판(110)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제2 도전형 반도체층(136)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다. Since the light emitting device 100A illustrated in FIGS. 1 to 3 has a flip-chip bonding structure as will be described later with reference to FIG. 10 , light emitted from the active layer 134 is transmitted between the first conductivity-type semiconductor layer 132 and the substrate 110 . ) can be emitted through To this end, the first conductivity-type semiconductor layer 132 and the substrate 110 may be made of a material having light transmittance. In this case, the second conductivity-type semiconductor layer 136 may be made of a material having light transmittance or non-transmission properties or a material having reflectivity, but the embodiment may not be limited to a specific material.

한편, 제1 콘택홀(CH)은 도 2에 예시된 바와 같이 소정 각도(θ)로 경사지게 형성될 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면 제1 콘택홀(CH)은 직각(θ=90°)으로 형성될 수도 있다. 설명의 편의상, 도 1에 도시된 평면도는 제1 콘택홀(CH)이 직각으로 형성된 경우를 나타낸다.Meanwhile, the first contact hole CH may be formed to be inclined at a predetermined angle θ as illustrated in FIG. 2 , but the embodiment is not limited thereto. That is, according to another embodiment, the first contact hole CH may be formed at a right angle (θ=90°). For convenience of description, the plan view shown in FIG. 1 illustrates a case in which the first contact hole CH is formed at a right angle.

제1 콘택홀(CH)은 제2 도전형 반도체(136) 및 활성층(134)을 관통하여 제1 도전형 반도체층(132)을 노출시킨다.The first contact hole CH penetrates the second conductivity type semiconductor 136 and the active layer 134 to expose the first conductivity type semiconductor layer 132 .

예를 들어, 발광 소자(100A)의 제1 방향(예를 들어, y축 방향)으로의 제1 길이(L1)가 1000 ㎛이고 제2 방향(예를 들어, z축 방향)으로의 제2 길이(L2)가 1000 ㎛일 경우, 제1 콘택홀(CH)의 크기(W2)는 55 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.For example, a first length L1 of the light emitting device 100A in a first direction (eg, y-axis direction) is 1000 μm and a second length L1 in a second direction (eg, z-axis direction) is When the length L2 is 1000 μm, the size W2 of the first contact hole CH may be 55 μm, but the embodiment is not limited thereto.

한편, 패시베이션층(140A)은 제1 콘택홀(CH)의 측부에 배치될 수 있다. 제1 콘택홀(CH)의 측부에 배치된 패시베이션층(140A)의 두께(t)는 10 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.Meanwhile, the passivation layer 140A may be disposed on the side of the first contact hole CH. The thickness t of the passivation layer 140A disposed on the side of the first contact hole CH may be 10 μm, but the embodiment is not limited thereto.

또한, 패시베이션층(140A)은 제1 콘택홀(CH)의 측부로부터 연장되어 제2 도전형 반도체층(136)의 윗 부분까지 배치될 수 있다. 이때, 패시베이션층(140A)은 제2 도전형 반도체층(136)의 전체 상부면 위에 배치될 수 있다.In addition, the passivation layer 140A may extend from the side of the first contact hole CH to an upper portion of the second conductivity type semiconductor layer 136 . In this case, the passivation layer 140A may be disposed on the entire upper surface of the second conductivity type semiconductor layer 136 .

또한, 패시베이션층(140A)은 제2 도전형 반도체층(136) 위에 배치된 관통홀(PH:Passing Through Hole)을 포함할 수 있다. 도 1을 참조하면, 패시베이션층(140A)은 복수의 관통홀(PH)을 포함하는 것으로 예시되어 있지만, 실시 예는 관통홀(PH)의 개수에 국한되지 않는다.In addition, the passivation layer 140A may include a passing through hole (PH) disposed on the second conductivity type semiconductor layer 136 . Referring to FIG. 1 , the passivation layer 140A is illustrated as including a plurality of through holes PH, but the embodiment is not limited to the number of through holes PH.

만일, 관통홀(PH)의 개수가 1개일 경우 전류의 방향성이 한 쪽으로 치우칠 수 있고, 2개일 경우 전류의 방향성이 선형으로 치우칠 수 있다. 따라서, 관통홀(PH)의 개수를 3개 이상으로 마련하여, 2차원에서 전류의 방향성을 제거할 수 있다. 이를 고려하면, 관통홀(PH)은 4개 이상일 수 있다. 그러나, 관통홀(PH)의 개수가 많아지면 관통홀(PH)의 저항으로서의 역할이 사라질 수도 있다. 따라서, 관통홀(PH)의 개수는 3개 내지 6개일 수 있으나, 실시 예는 이에 국한되지 않는다.If the number of through-holes PH is one, the direction of the current may be biased toward one side, and when there are two, the direction of the current may be biased linearly. Accordingly, by providing three or more through-holes PH, the directionality of the current can be removed in two dimensions. In consideration of this, the number of through-holes PH may be four or more. However, if the number of through-holes PH increases, the role of the through-holes PH as a resistor may disappear. Accordingly, the number of the through holes PH may be 3 to 6, but the embodiment is not limited thereto.

또한, 복수의 관통홀(PH)은 서로 일정한 간격으로 이격되어 배치될 수 있다. 또한, 복수의 관통홀(PH)은 대칭 평면 형상으로 배치될 수도 있다. 즉, 발광 구조물(130)의 두께 방향인 제3 방향(예를 들어, x축 방향)에 수직한 제1 또는 제2 방향(예를 들어, y축과 z축 방향)으로 관통홀(PH)은 서로 대칭 평면 형상으로 배치될 수 있다.Also, the plurality of through-holes PH may be disposed to be spaced apart from each other at regular intervals. In addition, the plurality of through-holes PH may be disposed in a symmetrical planar shape. That is, the through hole PH in the first or second direction (eg, the y-axis and the z-axis direction) perpendicular to the third direction (eg, the x-axis direction) that is the thickness direction of the light emitting structure 130 . may be arranged in a planar shape symmetrical to each other.

또한, 관통홀(PH)은 제1 콘택홀(CH)로부터 이격되어 배치될 수 있으며, 예를 들어, 관통홀(PH)과 제1 콘택홀(CH)이 이격된 제1 거리(d1)의 최소값이 5 ㎛보다 작을 경우 공정 허용 오차(tolerance)를 제어하기 어려울 수 있다. 따라서, 제1 거리(d1)의 최소값은 5 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다. 여기서, 제1 거리(d1)는 관통홀(PH) 및 그 관통홀(PH)과 가장 인접한 제1 콘택홀(CH) 사이의 거리를 의미할 수도 있고, 관통홀(PH) 및 그 관통홀(PH)과 제1 또는 제2 방향으로 인접한 제1 콘택홀(CH) 사이의 거리를 의미할 수도 있다.In addition, the through hole PH may be disposed to be spaced apart from the first contact hole CH, for example, the through hole PH and the first contact hole CH are spaced apart by a first distance d1. If the minimum value is less than 5 μm, it may be difficult to control the process tolerance. Accordingly, the minimum value of the first distance d1 may be 5 μm, but the embodiment is not limited thereto. Here, the first distance d1 may refer to the through hole PH and the distance between the through hole PH and the closest first contact hole CH, and the through hole PH and the through hole ( PH) and the first contact hole CH adjacent in the first or second direction.

또한, 관통홀(PH)의 제1 폭(W1)이 5 ㎛보다 작을 경우 공정 허용 오차를 고려할 때 제조하기 어려울 수 있다. 또한, 관통홀(PH)의 제1 폭(W1)이 10 ㎛보다 클 경우 캐리어를 스프레딩하기 어려울 수 있다. 따라서, 관통홀(PH)의 제1 폭(W1)은 5 ㎛ 내지 10 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.In addition, when the first width W1 of the through hole PH is smaller than 5 μm, it may be difficult to manufacture in consideration of a process tolerance. Also, when the first width W1 of the through hole PH is greater than 10 μm, it may be difficult to spread the carrier. Accordingly, the first width W1 of the through hole PH may be 5 μm to 10 μm, but the embodiment is not limited thereto.

또한, 도 1을 참조하면 관통홀(PH)이 원형 평면 형상을 갖는 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 관통홀(PH)은 원형, 타원형 또는 다각형 중 적어도 하나의 평면 형상을 가질 수 있다.Also, although referring to FIG. 1 , the through hole PH has a circular planar shape, but the embodiment is not limited thereto. According to another embodiment, the through hole PH may have a planar shape of at least one of a circle, an ellipse, and a polygon.

패시베이션층(140A)은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있으나, 실시 예는 패시베이션층(140A)의 물질에 국한되지 않는다.The passivation layer 140A is formed of a light-transmitting insulating material, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , or Al 2 O 3 to be formed However, the embodiment is not limited to the material of the passivation layer 140A.

한편, 투명 전극층(150)은 제2 도전형 반도체층(136) 위에 배치될 수 있다. 예를 들어, 투명 전극층(150)은 도 2 및 도 3에 예시된 바와 같이, 패시베이션층(140A)과 제2 도전형 반도체층(136) 사이에 배치될 수 있지만, 실시 예는 투명 전극층(150)의 배치 형태에 국한되지 않는다.Meanwhile, the transparent electrode layer 150 may be disposed on the second conductivity-type semiconductor layer 136 . For example, as illustrated in FIGS. 2 and 3 , the transparent electrode layer 150 may be disposed between the passivation layer 140A and the second conductivity-type semiconductor layer 136 , but in the embodiment, the transparent electrode layer 150 is ) is not limited to the arrangement of

투명 전극층(150)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 투명 전극층(150)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.The transparent electrode layer 150 may be a transparent conductive oxide (TCO). For example, the transparent electrode layer 150 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), or IGTO ( indium gallium tin oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO It may include at least one, but is not limited to these materials.

경우에 따라서, 투명 전극층(150)은 생략될 수도 있다.In some cases, the transparent electrode layer 150 may be omitted.

또한, 반사층(160)은 투명 전극층(150) 위에 배치될 수 있다. 도 2 및 도 3에 예시된 바와 같이, 반사층(160)이 패시베이션층(140A) 위에 배치될 경우, 즉, 패시베이션층(140A)이 투명 전극층(150)과 반사층(160) 사이에 배치될 경우, 반사층(160)은 관통홀(PH)을 매립하면서 패시베이션층(140A) 위에 배치될 수 있다.In addition, the reflective layer 160 may be disposed on the transparent electrode layer 150 . 2 and 3, when the reflective layer 160 is disposed on the passivation layer 140A, that is, the passivation layer 140A is disposed between the transparent electrode layer 150 and the reflective layer 160, The reflective layer 160 may be disposed on the passivation layer 140A while filling the through hole PH.

또는, 도 2 및 도 3에 도시된 바와 달리, 투명 전극층(150)은 패시베이션층(140A) 위에 배치될 수도 있다. 이 경우, 패시베이션층(140A)은 제2 도전형 반도체층(136)과 투명 전극층(150) 사이에 배치되며, 투명 전극층(150)은 관통홀(PH)을 매립하면서 배치될 수 있다.Alternatively, unlike shown in FIGS. 2 and 3 , the transparent electrode layer 150 may be disposed on the passivation layer 140A. In this case, the passivation layer 140A is disposed between the second conductivity type semiconductor layer 136 and the transparent electrode layer 150 , and the transparent electrode layer 150 may be disposed while filling the through hole PH.

반사층(160)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 경우에 따라서, 반사층(160)은 생략될 수도 있다.The reflective layer 160 may be formed of a metal layer including aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Pt, or Rh. . In some cases, the reflective layer 160 may be omitted.

한편, 제1 전극(172)은 제1 콘택홀(CH)에 의해 노출된 제1 도전형 반도체층(132A) 위에 배치된다. 제1 전극(172)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행하여 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(172) 위 또는 아래에 배치될 수도 있다.Meanwhile, the first electrode 172 is disposed on the first conductivity-type semiconductor layer 132A exposed by the first contact hole CH. The first electrode 172 may include a material in ohmic contact to perform an ohmic role, so that a separate ohmic layer (not shown) may not need to be disposed, and a separate ohmic layer may be disposed above or below the first electrode 172 . may be placed in

제2 전극(174)은 도 2 및 도 3에 도시된 바와 같이 반사층(160) 위에 배치될 수 있다. 또는, 도 2 및 도 3에 예시된 바와 달리, 반사층(160)을 관통하는 제2 콘택홀(미도시)이 형성되고, 제2 전극(174)은 제2 콘택홀을 매립하면서 투명 전극층(150)을 경유하여 제2 도전형 반도체층(136)에 전기적으로 연결될 수도 있다. 또는, 반사층(160)과 투명 전극층(150)을 관통하는 제2 콘택홀(미도시)이 형성되고, 제2 전극(174)은 제2 콘택홀에 매립되면서 제2 도전형 반도체층(136)에 전기적으로 연결될 수도 있다.The second electrode 174 may be disposed on the reflective layer 160 as shown in FIGS. 2 and 3 . Alternatively, as illustrated in FIGS. 2 and 3 , a second contact hole (not shown) passing through the reflective layer 160 is formed, and the second electrode 174 fills the second contact hole while filling the transparent electrode layer 150 . ) may be electrically connected to the second conductivity type semiconductor layer 136 . Alternatively, a second contact hole (not shown) penetrating the reflective layer 160 and the transparent electrode layer 150 is formed, and the second electrode 174 is buried in the second contact hole and the second conductivity type semiconductor layer 136 . may be electrically connected to.

또한, 제1 및 제2 전극(172, 174) 각각은 제1 및 제2 도전형 반도체층(132, 136) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 전극(172, 174) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.In addition, each of the first and second electrodes 172 and 174 may be formed of any material that can be grown in good quality on the first and second conductivity-type semiconductor layers 132 and 136 , respectively. For example, each of the first and second electrodes 172 and 174 may be formed of a metal, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and their It can be made in optional combinations.

특히, 제2 전극(174)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 만일, 제2 전극(174)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다. 제2 전극(174)은 제2 도전형 반도체층(136)과 오믹 접촉하는 물질을 포함할 수 있다.In particular, the second electrode 174 may be formed of a single layer or multiple layers of a reflective electrode material having an ohmic characteristic. If the second electrode 174 performs an ohmic role, a separate ohmic layer (not shown) may not be formed. The second electrode 174 may include a material in ohmic contact with the second conductivity-type semiconductor layer 136 .

실시 예에 의한 발광 소자(100A)는 제1 및 제2 전극(172, 174)의 특정한 배치 형태에 국한되지 않는다.The light emitting device 100A according to the embodiment is not limited to a specific arrangement shape of the first and second electrodes 172 and 174 .

도 4는 다른 실시 예에 의한 발광 소자(100B)의 평면도를 나타내고, 도 5는 도 4에 도시된 발광 소자(100B)를 Ⅲ-Ⅲ'선을 따라 절개한 일 실시 예(100B-1)에 의한 단면도를 나타내고, 도 6은 도 4에 도시된 발광 소자(100B)를 Ⅲ-Ⅲ'선을 따라 절개한 다른 실시 예(100B-2)에 의한 단면도를 나타낸다.4 is a plan view of a light emitting device 100B according to another embodiment, and FIG. 5 is an embodiment 100B-1 in which the light emitting device 100B shown in FIG. 4 is cut along the line III-III'. 6 is a cross-sectional view according to another embodiment 100B-2 in which the light emitting device 100B shown in FIG. 4 is cut along the line III-III'.

도 4 내지 도 6을 참조하면, 발광 소자(100B)는 기판(110), 버퍼층(120), 발광 구조물(130), 패시베이션층(140B-1 내지 140B-4), 투명 전극층(150), 반사층(160), 제1 및 제2 전극(172, 174)을 포함할 수 있다.4 to 6 , the light emitting device 100B includes a substrate 110 , a buffer layer 120 , a light emitting structure 130 , passivation layers 140B-1 to 140B-4 , a transparent electrode layer 150 , and a reflective layer. 160 , and first and second electrodes 172 and 174 .

도 4 내지 도 6에 도시된 기판(110), 버퍼층(120), 발광 구조물(130), 투명 전극층(150), 반사층(160), 제1 및 제2 전극(172, 174)은 도 1 내지 도 3에 도시된 기판(110), 버퍼층(120), 발광 구조물(130), 투명 전극층(150), 반사층(160), 제1 및 제2 전극(172, 174)에 각각 해당하므로, 중복되는 설명을 생략한다.The substrate 110, the buffer layer 120, the light emitting structure 130, the transparent electrode layer 150, the reflective layer 160, and the first and second electrodes 172 and 174 shown in FIGS. 4 to 6 are shown in FIGS. 1 to 6 . The substrate 110, the buffer layer 120, the light emitting structure 130, the transparent electrode layer 150, the reflective layer 160, and the first and second electrodes 172 and 174 shown in FIG. A description is omitted.

도 1 내지 도 3에 예시된 발광 소자(100A)는 하나의 패시베이션층(140A)만을 포함한다. 반면에, 도 4 내지 도 6에 도시된 발광 소자(100B, 100B-1, 100B-2)는 복수 개의 패시베이션층(140B-1 내지 140B-4)을 포함할 수 있다.The light emitting device 100A illustrated in FIGS. 1 to 3 includes only one passivation layer 140A. On the other hand, the light emitting devices 100B, 100B-1, and 100B-2 illustrated in FIGS. 4 to 6 may include a plurality of passivation layers 140B-1 to 140B-4.

또한, 도 1 내지 도 3에 예시된 발광 소자(100A)의 패시베이션층(140A)은 제2 도전형 반도체층(136)의 전체 상부면 위에 배치되는 반면, 도 4 내지 도 6에 예시된 발광 소자(100B, 100B-1, 100B-2)의 복수개의 패시베이션층(140B-1 내지 140B-4)은 제2 도전형 반도체층(136)의 전체 상부면 중 일부에 서로 이격되어 배치될 수 있다.In addition, the passivation layer 140A of the light emitting device 100A illustrated in FIGS. 1 to 3 is disposed on the entire upper surface of the second conductivity type semiconductor layer 136 , while the light emitting device illustrated in FIGS. 4 to 6 . A plurality of (100B, 100B-1, 100B-2) passivation layers 140B-1 to 140B-4 may be disposed to be spaced apart from each other on a portion of the entire upper surface of the second conductivity-type semiconductor layer 136 .

도 4 내지 도 6의 경우, 패시베이션층(140B-1 내지 140B-4)의 개수가 4개인 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 패시베이션층(140B-1 내지 140B-4)의 개수는 4개보다 많거나 적을 수 있다.4 to 6 , the number of passivation layers 140B-1 to 140B-4 is illustrated as four, but the embodiment is not limited thereto. That is, the number of passivation layers 140B-1 to 140B-4 may be more or less than four.

또한, 복수의 패시베이션층(140B-1 내지 140B-4)은 서로 대칭인 평면 형상을 가질 수도 있다.In addition, the plurality of passivation layers 140B-1 to 140B-4 may have a planar shape symmetrical to each other.

또한, 복수의 패시베이션층(140B-1 내지 140B-4) 각각은 원형 평면 형상을 갖는 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 복수의 패시베이션층(140B-1 내지 140B-4) 각각은 원형, 타원형 또는 다각형 중 적어도 하나의 평면 형상을 가질 수 있다.In addition, although each of the plurality of passivation layers 140B-1 to 140B-4 is illustrated as having a circular planar shape, the embodiment is not limited thereto. According to another embodiment, each of the plurality of passivation layers 140B-1 to 140B-4 may have a planar shape of at least one of a circle, an ellipse, or a polygon.

또한, 복수의 패시베이션층(140B-1 내지 140B-4)은 서로 일정한 간격으로 이격되어 배치될 수 있다. 예를 들어, 도 4 내지 도 6을 참조하면, 이웃하는 패시베이션층[(140B-1과 140B-2) 또는 (140B2-2와 140B-3) 또는 (140B-3과 140B-4) 또는 (140B-4와 140B-1)] 간의 이격 거리(d2)는 100 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다. In addition, the plurality of passivation layers 140B-1 to 140B-4 may be disposed to be spaced apart from each other at regular intervals. For example, referring to FIGS. 4-6 , neighboring passivation layers [(140B-1 and 140B-2) or (140B2-2 and 140B-3) or (140B-3 and 140B-4) or (140B) -4 and 140B-1)], the distance d2 may be 100 μm, but the embodiment is not limited thereto.

또한, 복수의 패시베이션층(140B-1 내지 140B-4)이 차지하는 평면적이 발광 소자(100B, 100B-1, 100B-2)의 전체 평면적의 7%보다 작을 경우, 캐리어를 스프레딩시켜 전류가 한 쪽으로 치우치는 현상을 억제하는 정도가 미약할 수 있다. 또한, 복수의 패시베이션층(140B-1 내지 140B-4)이 차지하는 평면적이 전체 평면적의 20%보다 클 경우 이웃하는 패시베이션층[(140B-1과 140B-2) 또는 (140B2-2와 140B-3) 또는 (140B-3과 140B-4) 또는 (140B-4와 140B-1)]이 너무 가깝거나 서로 오버랩될 수 있다. 이 경우 발광 소자(100B, 100B-1, 100B-2)에 캐리어(전자 또는 정공)를 인가할 때, 강한 저항체로 작용하여 전류의 흐름이 방해를 받을 수 있다. 따라서, 복수의 패시베이션층(140B-1 내지 140B-4)이 차지하는 평면적은 발광 소자(100B, 100B-1, 100B-2)의 전체 평면적의 7% 내지 20%일 수 있으나, 실시 예는 이에 국한되지 않는다.In addition, when the planar area occupied by the plurality of passivation layers 140B-1 to 140B-4 is less than 7% of the total planar area of the light emitting devices 100B, 100B-1, and 100B-2, carriers are spread by The degree of suppressing the bias toward the side may be weak. In addition, when the plane area occupied by the plurality of passivation layers 140B-1 to 140B-4 is greater than 20% of the total plane area, the neighboring passivation layers [(140B-1 and 140B-2) or (140B2-2 and 140B-3) ) or (140B-3 and 140B-4) or (140B-4 and 140B-1)] may be too close or overlap each other. In this case, when carriers (electrons or holes) are applied to the light emitting devices 100B, 100B-1, and 100B-2, they act as strong resistors and the flow of current may be hindered. Therefore, the planar area occupied by the plurality of passivation layers 140B-1 to 140B-4 may be 7% to 20% of the total plan area of the light emitting devices 100B, 100B-1, 100B-2, but the embodiment is limited thereto. doesn't happen

또한, 도 5에 도시된 바와 같이, 발광 소자(100B-1)에서 복수의 패시베이션층(140B-1 내지 140B-4)은 투명 전극층(150)과 제2 도전형 반도체층(136) 사이에 배치될 수 있다. 이 경우, 투명 전극층(150)은 패시베이션층(140B-1 내지 140B-4)은 관통홀(PH)을 매립하도록 배치될 수 있다. 또는, 도 6에 도시된 바와 같이, 발광 소자(100B-2)에서 복수의 패시베이션층(140B-1 내지 140B-4)은 투명 전극층(150)과 반사층(160) 사이에 배치될 수도 있다. 이 경우, 반사층(160)은 패시베이션층(140B-1 내지 140B-4)의 관통홀(PH)을 매립하도록 배치될 수 있다. 이와 같이, 제2 도전형 반도체층(136) 위에서 패시베이션층(140B-1 내지 140B-4)의 배치 위치가 다름을 제외하면, 도 6에 도시된 발광 소자(100B-2)는 도 5에 도시된 발광 소자(100B-1)와 동일하므로, 중복되는 설명을 생략한다.In addition, as shown in FIG. 5 , in the light emitting device 100B-1 , a plurality of passivation layers 140B-1 to 140B-4 are disposed between the transparent electrode layer 150 and the second conductivity type semiconductor layer 136 . can be In this case, the transparent electrode layer 150 may be disposed so that the passivation layers 140B-1 to 140B-4 fill the through hole PH. Alternatively, as shown in FIG. 6 , in the light emitting device 100B-2 , the plurality of passivation layers 140B-1 to 140B-4 may be disposed between the transparent electrode layer 150 and the reflective layer 160 . In this case, the reflective layer 160 may be disposed to fill the through holes PH of the passivation layers 140B-1 to 140B-4. As described above, the light emitting device 100B-2 shown in FIG. 6 is shown in FIG. 5 except for the disposition positions of the passivation layers 140B-1 to 140B-4 on the second conductivity type semiconductor layer 136 are different. Since it is the same as that of the light emitting device 100B-1, the overlapping description will be omitted.

또한, 도 5 및 도 6에 예시된 바와 달리, 패시베이션층(140B-1 내지 140B-4)은 반사층(160)의 상부에 배치될 수도 있다.Also, unlike illustrated in FIGS. 5 and 6 , the passivation layers 140B-1 to 140B-4 may be disposed on the reflective layer 160 .

이하, 비교 례에 의한 발광 소자와 실시 예에 의한 발광 소자를 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a light emitting device according to a comparative example and a light emitting device according to an embodiment will be described with reference to the accompanying drawings.

도 7은 비교 례에 의한 발광 소자의 평면도를 나타내고, 도 8은 도 7에 도시된 발광 소자를 Ⅳ-Ⅳ'선을 따라 절개한 단면도를 나타낸다. 여기서, 설명의 편의상 도 8에 도시된 투명 전극층(50), 반사층(60), 제1 및 제2 전극(72, 74)은 도 7에서 생략된다.7 is a plan view of a light emitting device according to a comparative example, and FIG. 8 is a cross-sectional view of the light emitting device shown in FIG. 7 taken along line IV-IV'. Here, for convenience of description, the transparent electrode layer 50 , the reflective layer 60 , and the first and second electrodes 72 and 74 illustrated in FIG. 8 are omitted from FIG. 7 .

도 7 및 도 8을 참조하면, 비교 례에 의한 발광 소자는 기판(10), 버퍼층(20), 발광 구조물(30), 패시베이션층(40), 투명 전극층(50), 반사층(60), 제1 및 제2 전극(72, 74)으로 구성된다. 또한, 발광 구조물(30)은 제1 도전형 반도체층(32), 활성층(34) 및 제2 도전형 반도체층(36)으로 구성된다.7 and 8, the light emitting device according to the comparative example is a substrate 10, a buffer layer 20, a light emitting structure 30, a passivation layer 40, a transparent electrode layer 50, a reflective layer 60, the first It is composed of first and second electrodes 72 and 74 . In addition, the light emitting structure 30 includes a first conductivity type semiconductor layer 32 , an active layer 34 , and a second conductivity type semiconductor layer 36 .

도 8에 도시된 기판(10), 버퍼층(20), 발광 구조물(30), 투명 전극층(50), 반사층(60), 제1 및 제2 전극(72, 74)은 도 5 및 도 6에 도시된 기판(110), 버퍼층(120), 발광 구조물(130), 투명 전극층(150), 반사층(160), 제1 및 제2 전극(72, 74)과 각각 동일한 역할을 하므로, 이에 대한 중복되는 설명을 생략한다.The substrate 10, the buffer layer 20, the light emitting structure 30, the transparent electrode layer 50, the reflective layer 60, and the first and second electrodes 72 and 74 shown in FIG. 8 are shown in FIGS. 5 and 6 . Since the illustrated substrate 110, the buffer layer 120, the light emitting structure 130, the transparent electrode layer 150, the reflective layer 160, and the first and second electrodes 72 and 74 each serve the same role, the overlapping therewith A description is omitted.

또한, 도 8에 도시된 제1 도전형 반도체층(12), 활성층(14) 및 제2 도전형 반도체층(16)은 도 5 및 도 6에 도시된 제1 도전형 반도체층(132), 활성층(134) 및 제2 도전형 반도체층(136)과 각각 동일한 역할을 하므로, 이에 대한 중복되는 설명을 생략한다.In addition, the first conductivity type semiconductor layer 12, the active layer 14 and the second conductivity type semiconductor layer 16 shown in FIG. 8 are the first conductivity type semiconductor layer 132 shown in FIGS. 5 and 6, Since the active layer 134 and the second conductivity-type semiconductor layer 136 each have the same function, overlapping description thereof will be omitted.

도 7 및 도 8에 도시된 비교 례에 의한 발광 소자의 패시베이션층(40)은 전술한 도 4 내지 도 6에 도시된 실시 예에 의한 발광 소자(100B, 100B-1, 100B-2)의 패시베이션층(140B-1 내지 140B-4)과 달리 관통홀(PH)을 갖지 않는다.The passivation layer 40 of the light emitting device according to the comparative example shown in FIGS. 7 and 8 is the passivation of the light emitting device 100B, 100B-1, 100B-2 according to the embodiment shown in FIGS. 4 to 6 described above. Unlike the layers 140B-1 to 140B-4, it does not have a through hole PH.

또한, 도 8을 참조하면, 비교 례에 의한 발광 소자의 패시베이션층(40)은 반사층(60)의 상부에 형성되어 있는 반면, 도 5 및 도 6에 예시된 발광 소자(100B-1, 100B-2)의 패시베이션층(140B-1 내지 140B-4)은 반사층(160) 아래에 배치된다.In addition, referring to FIG. 8 , the passivation layer 40 of the light emitting device according to the comparative example is formed on the reflective layer 60 , while the light emitting devices 100B-1 and 100B- illustrated in FIGS. 5 and 6 are The passivation layers 140B-1 to 140B-4 of 2) are disposed under the reflective layer 160 .

전술한 차이점을 제외하면, 도 7 및 도 8에 예시된 발광 소자는 도 4 내지 도 6에 도시된 발광 소자(100B, 100B-1, 100B-2)와 동일하므로 중복되는 설명을 생략한다.Except for the above-described differences, the light emitting devices illustrated in FIGS. 7 and 8 are the same as the light emitting devices 100B, 100B-1, and 100B-2 illustrated in FIGS. 4 to 6 , and thus overlapping descriptions will be omitted.

도 9a 내지 도 9d는 비교 례 및 실시 예에 의한 발광 소자의 평면 사진을 나타낸다.9A to 9D show plan photographs of light emitting devices according to Comparative Examples and Examples.

도 9a는 도 7에 도시된 비교 례에 의한 발광 소자의 평면 사진을 나타내고, 도 9b는 도 4 및 도 5에 도시된 발광 소자(100B, 100B-1)의 평면 사진을 나타내고, 도 9c는 도 4 및 도 6에 도시된 발광 소자(100B, 100B-2)의 평면 사진을 나타내고, 도 9c는 도 1에 도시된 발광 소자(100A)의 평면 사진을 나타낸다.9A is a plan photograph of the light emitting device according to the comparative example shown in FIG. 7 , FIG. 9B is a plan photograph of the light emitting device 100B and 100B-1 shown in FIGS. 4 and 5 , and FIG. 9C is FIG. 4 and 6 show plan photos of the light emitting devices 100B and 100B-2, and FIG. 9C shows plan photos of the light emitting devices 100A shown in FIG. 1 .

도 9a를 참조하면, 비교 례에 의한 발광 소자의 경우 콘택홀(80) 주변은 밝고 그 이외의 영역은 어두운 것을 알 수 있다. 이와 같이 비교 례에 의한 발광 소자로부터 방출된 광은 균일하지 않다.Referring to FIG. 9A , in the case of the light emitting device according to the comparative example, it can be seen that the periphery of the contact hole 80 is bright and the other regions are dark. As described above, the light emitted from the light emitting device according to the comparative example is not uniform.

반면에, 실시 예에 의한 발광 소자(100A, 100B, 100B-1, 100B-2)의 경우 제2 도전형 반도체층(136) 위에 배치된 패시베이션층(140A, 140B-1 내지 140B-4)에 적어도 하나의 관통홀(PH)을 형성함으로써, 관통홀(PH)이 제2 전극(174) 측에 대해 일종의 저항의 역할을 수행할 수 있다. 이로 인해, 캐리어가 발광 소자(100A, 100B, 100B-1, 100B-2)에 골고루 분산됨으로써, 발광 소자의 발광이 전체적으로 균일해질 수 있다. 도 9b 내지 도 9d를 참조하면, 실시 예에 의한 발광 소자(100A, 100B, 100B-1, 100B-2)로부터 광이 균일하게 방출됨을 알 수 있다. 이와 같이, 광이 전체적으로 균일하게 방출될 경우 발광 시 발생하는 열이 한 쪽에 집중되지 않고 흩어질 수 있어, 방열도 원할해질 수 있다. 그러므로, 원할한 방열과 균일한 발광로 인해, 실시 예에 의한 발광 소자는 개선된 신뢰성을 갖고 긴 수명을 가질 수 있다. On the other hand, in the case of the light emitting devices 100A, 100B, 100B-1, and 100B-2 according to the embodiment, the passivation layers 140A, 140B-1 to 140B-4 disposed on the second conductivity-type semiconductor layer 136 are By forming at least one through-hole PH, the through-hole PH may serve as a kind of resistance to the second electrode 174 side. Accordingly, the carriers are uniformly dispersed in the light emitting devices 100A, 100B, 100B-1, and 100B-2, so that the light emission of the light emitting devices can be uniform as a whole. 9B to 9D , it can be seen that light is uniformly emitted from the light emitting devices 100A, 100B, 100B-1, and 100B-2 according to the embodiment. In this way, when light is emitted uniformly as a whole, heat generated during light emission may be dispersed without being concentrated on one side, and heat dissipation may be smooth. Therefore, due to smooth heat dissipation and uniform light emission, the light emitting device according to the embodiment may have improved reliability and a long lifespan.

이하, 실시 예에 의한 발광 소자 패키지(200)를 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a light emitting device package 200 according to an embodiment will be described with reference to the accompanying drawings.

도 10은 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타낸다.10 is a cross-sectional view of the light emitting device package 200 according to the embodiment.

도 10에 도시된 발광 소자 패키지(200)는 제1 및 제2 절연부(202, 204), 제1 및 제2 리드 프레임(212, 214), 패키지 몸체(220), 몰딩 부재(230), 제1 및 제2 패드(242, 244), 제1 및 제2 솔더부(252, 254)를 포함할 수 있다.The light emitting device package 200 shown in FIG. 10 includes first and second insulating parts 202 and 204, first and second lead frames 212 and 214, a package body 220, a molding member 230, It may include first and second pads 242 and 244 , and first and second solder portions 252 and 254 .

도 10의 경우, 도 1 내지 도 3에 도시된 발광 소자(100A)를 포함하는 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 도 10에 도시된 발광 소자 패키지(200)는 도 4 내지 도 6에 도시된 발광 소자(100B, 100B-1, 100B-2)를 포함할 수도 있으며, 이 경우에도 하기의 설명은 적용될 수 있다.In the case of FIG. 10 , although it is illustrated as including the light emitting device 100A illustrated in FIGS. 1 to 3 , the embodiment is not limited thereto. That is, the light emitting device package 200 shown in FIG. 10 may include the light emitting devices 100B, 100B-1, and 100B-2 shown in FIGS. 4 to 6 , and even in this case, the following description may be applied. have.

먼저, 발광 소자(100A)와 제1 및 제2 패드(242, 252) 간의 구성에 대해 다음과 같이 살펴본다.First, a configuration between the light emitting device 100A and the first and second pads 242 and 252 will be described as follows.

도 10을 참조하면, 패시베이션층(140A)은 제2 도전형 반도체층(136)과 제1 패드(242) 사이에 배치되어, 제2 도전형 반도체층(136)과 제1 패드(242)를 전기적으로 격리시키는 역할을 한다. 또한, 패시베이션층(140A)은 활성층(134)과 제1 패드(242) 사이에 배치되어, 활성층(134)과 제1 패드(242)를 전기적으로 격리시키는 역할을 한다. 뿐만 아니라, 패시베이션층(140A)은 발광 구조물(130)의 가장 자리에 형성되어, 발광 구조물(130)을 보호할 수도 있으나, 실시 예는 이에 국한되지 않는다. 제2 전극(174)은 제2 도전형 반도체층(136)과 제2 패드(252) 사이에 배치되어, 제2 패드(252)와 제2 도전형 반도체층(136)을 전기적으로 서로 연결시킬 수 있다.Referring to FIG. 10 , the passivation layer 140A is disposed between the second conductivity type semiconductor layer 136 and the first pad 242 to form the second conductivity type semiconductor layer 136 and the first pad 242 . It acts as an electrical isolator. In addition, the passivation layer 140A is disposed between the active layer 134 and the first pad 242 , and serves to electrically isolate the active layer 134 and the first pad 242 . In addition, the passivation layer 140A is formed at the edge of the light emitting structure 130 to protect the light emitting structure 130 , but the embodiment is not limited thereto. The second electrode 174 is disposed between the second conductivity type semiconductor layer 136 and the second pad 252 to electrically connect the second pad 252 and the second conductivity type semiconductor layer 136 to each other. can

한편, 발광 소자(100A)는 패키지 몸체(220)에 배치된다. 패키지 몸체(220)는 캐비티(C:Cavity)를 형성한다. 예를 들어, 도 10에 도시된 바와 같이, 패키지 몸체(220)는 제1 및 제2 리드 프레임(212, 214)과 함께 캐비티(C)를 형성할 수 있다. 즉, 패키지 몸체(220)의 측면과 제1 및 제2 리드 프레임(212, 214)의 각 상부면은 캐비티(C)를 형성할 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 패키지 몸체(220)는 도 10에 예시된 바와 같이 단차진 상부면을 갖는 대신에 평평한 상부면을 가질 수 있다. 이 경우, 패키비 몸체(220)의 평평한 상부면 위에 캐비티를 형성하도록 격벽(미도시)이 배치될 수도 있다.Meanwhile, the light emitting device 100A is disposed on the package body 220 . The package body 220 forms a cavity (C: Cavity). For example, as shown in FIG. 10 , the package body 220 may form a cavity C together with the first and second lead frames 212 and 214 . That is, the side surface of the package body 220 and the upper surfaces of the first and second lead frames 212 and 214 may form a cavity C. As shown in FIG. However, the embodiment is not limited thereto. According to another embodiment, the package body 220 may have a flat top surface instead of a stepped top surface as illustrated in FIG. 10 . In this case, a partition wall (not shown) may be disposed to form a cavity on the flat upper surface of the package body 220 .

패키지 몸체(220)는 EMC(Epoxy Molding Compound) 등으로 구현될 수 있으나, 실시 예는 패키지 몸체(220)의 재질에 국한되지 않는다.The package body 220 may be implemented by EMC (Epoxy Molding Compound), etc., but the embodiment is not limited to the material of the package body 220 .

제1 및 제2 리드 프레임(212, 214)은 패키지 몸체(220)에 배치되고 서로 전기적으로 이격되어 배치된다. 예를 들어, 제1 및 제2 리드 프레임(212, 214)은 발광 구조물(130)의 두께 방향인 제3 방향(예를 들어, x축 방향)과 수직한 제1 방향(예를 들어, y축 방향)으로 전기적으로 서로 이격되어 배치될 수 있다. 이를 위해, 발광 소자 패키지(200)는 제1 및 제2 절연부(102, 104)를 더 포함할 수 있다.The first and second lead frames 212 and 214 are disposed on the package body 220 and are electrically spaced apart from each other. For example, the first and second lead frames 212 and 214 may have a first direction (eg, y) perpendicular to a third direction (eg, an x-axis direction) that is a thickness direction of the light emitting structure 130 . axial direction) may be electrically spaced apart from each other. To this end, the light emitting device package 200 may further include first and second insulating portions 102 and 104 .

제1 및 제2 절연부(102, 104)는 제1 및 제2 리드 프레임(212, 214) 사이에 배치되어, 이들(212, 214)을 전기적으로 서로 분리시키는 역할을 한다. 제1 및 제2 절연부(102, 104) 각각은 전기적 비전도성을 갖는 물질 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있으나, 실시 예는 제1 및 제2 절연부(102, 104)의 물질에 국한되지 않는다.The first and second insulating portions 102 and 104 are disposed between the first and second lead frames 212 and 214, and serve to electrically isolate the first and second lead frames 212 and 214 from each other. Each of the first and second insulating portions 102 and 104 is a material having an electrically non-conductive material, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , or Al 2 O 3 to be formed However, the embodiment is not limited to the material of the first and second insulating portions 102 and 104 .

또한, 제1 및 제2 리드 프레임(212, 214)은 다양한 형태로 패키지 몸체(110)에 부착, 결합, 삽입, 또는 배치될 수 있다. 실시 예의 경우, 도 10에 예시된 바와 같이 제1 및 제2 리드 프레임(212, 214)이 패키지 몸체(220)의 내부에 배치된 것으로 도시되어 있지만, 다른 실시 예에 의하면, 제1 및 제2 리드 프레임(212, 214)은 패키지 몸체(220)의 외부에 배치될 수도 있다. 즉, 제1 및 제2 리드 프레임(212, 214)이 제1 및 제2 솔더부(244, 254)와 전기적으로 연결될 수만 있다면, 실시 예는 제1 및 제2 리드 프레임(212, 214)의 특정한 단면 또는 평면 형상에 국한되지 않는다.In addition, the first and second lead frames 212 and 214 may be attached, coupled, inserted, or disposed to the package body 110 in various forms. In the case of an embodiment, as illustrated in FIG. 10 , the first and second lead frames 212 and 214 are illustrated as being disposed inside the package body 220 , but according to another embodiment, the first and second lead frames 212 and 214 are The lead frames 212 and 214 may be disposed outside the package body 220 . That is, as long as the first and second lead frames 212 and 214 can be electrically connected to the first and second solder portions 244 and 254 , the embodiment is the first and second lead frames 212 and 214 . It is not limited to a specific cross-sectional or planar shape.

제1 및 제2 리드 프레임(212, 214) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(212, 214) 각각의 물질의 종류에 국한되지 않는다.Each of the first and second lead frames 212 and 214 may be made of a conductive material, for example, metal, and embodiments are not limited to the type of each material of the first and second lead frames 212 and 214 . .

또한, 패키지 몸체(220)가 도전형 물질 예를 들면 금속 물질로 이루어진 경우, 제1 및 제2 리드 프레임(212, 214)은 패키지 몸체(220)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(212, 214)을 형성하는 패키지 몸체(220)는 제1 및 제2 절연부(102, 104)에 의해 서로 전기적으로 분리될 수 있다.In addition, when the package body 220 is made of a conductive material, for example, a metal material, the first and second lead frames 212 and 214 may be a part of the package body 220 . Even in this case, the package body 220 forming the first and second lead frames 212 and 214 may be electrically separated from each other by the first and second insulating portions 102 and 104 .

제1 도전형 연결부(240)는 제1 도전형 반도체층(132)과 제1 리드 프레임(212) 사이에 배치된다. 예를 들어, 제1 도전형 연결부(240)는 제1 패드(242) 및 제1 솔더부(244)를 포함할 수 있다. The first conductivity type connection part 240 is disposed between the first conductivity type semiconductor layer 132 and the first lead frame 212 . For example, the first conductive type connection part 240 may include a first pad 242 and a first solder part 244 .

제1 패드(242)는 노출된 제1 도전형 반도체층(136)과 제1 리드 프레임(212) 사이에 배치된다. 즉, 제1 패드(242)는 제1 전극(172)과 제1 리드 프레임(212)을 전기적으로 연결한다. 제1 전극(172)은 제1 도전형 반도체층(132)과 제1 패드(242) 사이에 배치되어, 제1 패드(242)와 제1 도전형 반도체층(132)을 전기적으로 서로 연결시킬 수 있다.The first pad 242 is disposed between the exposed first conductivity-type semiconductor layer 136 and the first lead frame 212 . That is, the first pad 242 electrically connects the first electrode 172 and the first lead frame 212 . The first electrode 172 is disposed between the first conductivity-type semiconductor layer 132 and the first pad 242 to electrically connect the first pad 242 and the first conductivity-type semiconductor layer 132 to each other. can

제1 패드(242)는 제2 도전형 반도체층(136)과 활성층(134)을 관통하는 관통 전극의 형태를 갖는 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 비록 도시되지는 않았지만, 제1 패드(242)는 제2 도전형 반도체층(136) 및 활성층(134)을 우회하여 제1 도전형 반도체층(132)과 전기적으로 연결될 수도 있다.Although the first pad 242 is illustrated as having a shape of a through electrode penetrating the second conductivity type semiconductor layer 136 and the active layer 134 , the embodiment is not limited thereto. That is, according to another embodiment, although not shown, the first pad 242 bypasses the second conductivity type semiconductor layer 136 and the active layer 134 to electrically connect with the first conductivity type semiconductor layer 132 . may be connected.

제1 솔더부(244)는 제1 패드(242)와 제1 리드 프레임(212) 사이에 배치되어, 이들(242, 212)을 전기적으로 서로 연결시킬 수 있다.The first solder portion 244 may be disposed between the first pad 242 and the first lead frame 212 to electrically connect them 242 and 212 to each other.

제2 도전형 연결부(250)는 제2 도전형 반도체층(136)과 제2 리드 프레임(214) 사이에 배치된다. 예를 들어, 제2 도전형 연결부(250)는 제2 패드(252) 및 제2 솔더부(254)를 포함할 수 있다. The second conductivity type connection part 250 is disposed between the second conductivity type semiconductor layer 136 and the second lead frame 214 . For example, the second conductivity type connection part 250 may include a second pad 252 and a second solder part 254 .

제2 패드(252)는 제2 도전형 반도체층(136)과 제2 리드 프레임(214) 사이에 배치된다. 즉, 제2 패드(252)는 제2 전극(174)과 제2 리드 프레임(214)을 전기적으로 연결한다. 제2 패드(252)는 제2 전극(174)과 제2 솔더부(254) 사이에 배치되어, 제2 도전형 반도체층(136)과 제2 솔더부(254)를 전기적으로 연결하는 역할을 할 수 있다.The second pad 252 is disposed between the second conductivity type semiconductor layer 136 and the second lead frame 214 . That is, the second pad 252 electrically connects the second electrode 174 and the second lead frame 214 . The second pad 252 is disposed between the second electrode 174 and the second solder portion 254 and serves to electrically connect the second conductivity-type semiconductor layer 136 and the second solder portion 254 . can do.

제2 솔더부(254)는 제2 패드(252)와 제2 리드 프레임(214) 사이에 배치되어 이들(252, 214)을 전기적으로 서로 연결한다.The second solder portion 254 is disposed between the second pad 252 and the second lead frame 214 to electrically connect them 252 and 214 to each other.

또는 제1 및 제2 도전형 연결부(240, 250) 각각은 범프(미도시)로 구현될 수도 있지만, 실시 예는 제1 및 제2 도전형 연결부(240, 250)의 구성이나 형태에 국한되지 않는다.Alternatively, each of the first and second conductive connection parts 240 and 250 may be implemented as a bump (not shown), but the embodiment is not limited to the configuration or shape of the first and second conductive connection parts 240 and 250 . does not

제1 및 제2 패드(172, 174) 각각은 전극용 물질을 포함할 수 있다.Each of the first and second pads 172 and 174 may include a material for an electrode.

제1 및 제2 솔더부(244, 254) 각각은 고상(solid state)일 수 있다. 또한, 제1 및 제2 솔더부(244, 254) 각각은 박편(foil) 형태를 가질 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 제1 및 제2 솔더부(244, 254)가 고상일 수 있다면, 실시 예는 제1 및 제2 솔더부(244, 254)의 형상에 국한되지 않는다.Each of the first and second solder portions 244 and 254 may be in a solid state. In addition, each of the first and second solder portions 244 and 254 may have a foil shape, but the embodiment is not limited thereto. That is, if the first and second solder portions 244 and 254 may be in a solid state, the embodiment is not limited to the shapes of the first and second solder portions 244 and 254 .

제1 및 제2 솔더부(244, 254) 각각은 전도성을 갖는 물질로 이루어질 수 있으며, 실시 예는 제1 및 제2 솔더부(244, 254)의 특정한 재질에 국한되지 않는다. 즉, 제1 및 제2 솔더부(244, 254) 각각은 전도성을 갖는 고상 물질을 포함할 수 있다.Each of the first and second solder parts 244 and 254 may be made of a conductive material, and the embodiment is not limited to a specific material of the first and second solder parts 244 and 254 . That is, each of the first and second solder portions 244 and 254 may include a conductive solid material.

몰딩 부재(230)는 캐비티(C) 내에 매립되어 발광 소자(100A)를 포위하여 보호할 수 있다. 몰딩 부재(230)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(100A)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.The molding member 230 may be buried in the cavity C to surround and protect the light emitting device 100A. The molding member 230 may be made of, for example, silicon (Si), and since it includes a phosphor, the wavelength of light emitted from the light emitting device 100A may be changed. The phosphor may include a phosphor that is a wavelength conversion means of any one of YAG-based, TAG-based, Silicate-based, Sulfide-based, and Nitride-based phosphors capable of converting light generated from the light emitting device 100A into white light. is not limited to the type of phosphor.

YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.YAG and TAG-based fluorescent materials can be used by selecting from (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce, The silicate-based fluorescent material can be selected from (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl).

또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.In addition, the Sulfide-based fluorescent material can be selected from (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu, and the Nitride-based fluorescent material is (Sr, Ca, Si, Al). , O)N:Eu (e.g. CaAlSiN4:Eu β-SiAlON:Eu) or (Cax,My)(Si,Al)12(O,N)16 based on Ca-α SiAlON:Eu, where M is Eu, Tb , Yb, or Er at least one material, and can be used by selecting from among 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, phosphor components.

적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.As the red phosphor, a nitride-based phosphor including N (eg, CaAlSiN 3 :Eu) may be used. Such a nitride-based red phosphor has superior reliability to external environments such as heat and moisture, as well as a lower risk of discoloration, than a sulfide-based phosphor.

전술한 실시 예에 따른 발광 소자 패키지(200)는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지(200)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(200), 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages 200 according to the above-described embodiment may be arranged on a substrate, and optical members such as a light guide plate, a prism sheet, a diffusion sheet, etc. may be disposed on a light path of the light emitting device package 200 . . The light emitting device package 200 , the substrate, and the optical member may function as a backlight unit.

또한, 실시 예에 따른 발광 소자 패키지(200)는 표시 장치, 지시 장치, 조명 장치에 적용될 수 있다. 여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.Also, the light emitting device package 200 according to the embodiment may be applied to a display device, an indicator device, and a lighting device. Here, the display device includes a bottom cover, a reflecting plate disposed on the bottom cover, a light emitting module emitting light, a light guide plate disposed in front of the reflecting plate and guiding light emitted from the light emitting module in front of the light guide plate An optical sheet including prism sheets disposed thereon, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel may include Here, the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.

또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지(200)를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.In addition, the lighting device is a light source module including a substrate and a light emitting device package 200 according to an embodiment, a heat sink for dissipating heat of the light source module, and processing or converting an electrical signal provided from the outside to provide the light source module It may include a power supply unit. For example, the lighting device may include a lamp, a head lamp, or a street lamp.

해드 램프는 기판 상에 배치되는 발광 소자 패키지(200)를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.The head lamp includes a light emitting module including a light emitting device package 200 disposed on a substrate, a reflector that reflects light irradiated from the light emitting module in a predetermined direction, for example, forward, and a light reflected by the reflector forward. It may include a lens that refracts, and a shade that blocks or reflects a portion of light reflected by the reflector and directed to the lens to form a light distribution pattern desired by a designer.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment may be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

100A, 100B, 100B-1, 100B-2: 발광 소자 110: 기판
120: 버퍼층 130: 발광 구조물
132: 제1 도전형 반도체층
132A: 노출된 제1 도전형 반도체층
134: 활성층 136: 제2 도전형 반도체층
140A, 140B-1 내지 140B-4: 패시베이션층
150: 투명 전극층 160: 반사층
172: 제1 전극 174: 제2 전극
200: 발광 소자 패키지 202, 204: 절연부
212, 214: 리드 프레임 220: 패키지 몸체
230: 몰딩 부재 242, 244:패드
252, 254: 솔더부100A, 100B, 100B-1, 100B-2: light emitting element 110: substrate
120: buffer layer 130: light emitting structure
132: first conductivity type semiconductor layer
132A: Exposed first conductivity type semiconductor layer
134: active layer 136: second conductivity type semiconductor layer
140A, 140B-1 to 140B-4: passivation layer
150: transparent electrode layer 160: reflective layer
172: first electrode 174: second electrode
200: light emitting device package 202, 204: insulating part
212, 214: lead frame 220: package body
230: molding member 242, 244: pad
252, 254: solder part

Claims (18)

기판;
상기 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제2 도전형 반도체 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 콘택홀의 측부와 상기 제2 도전형 반도체층의 위에 배치된 적어도 하나의 패시베이션층;
상기 제2 도전형 반도체층 위에 배치된 투명 전극층; 및
상기 투명 전극층 위에 배치된 반사층을 포함하고,
상기 적어도 하나의 패시베이션층은 상기 제2 도전형 반도체층 위에 배치된 복수의 관통홀을 포함하고,
상기 적어도 하나의 패시베이션층은 상기 제2 도전형 반도체층의 전체 상부면 중 일부에 서로 이격되어 배치된 복수의 패시베이션층을 포함하고,
상기 복수의 패시베이션층 각각은 상기 콘택홀의 측부와 상기 제2 도전형 반도체층의 상부면 상에 배치되고,
상기 복수의 패시베이션층 각각에 포함된 관통홀의 개수는 3개 내지 6개인 발광 소자.Board;
a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer sequentially disposed on the substrate;
at least one passivation layer disposed on a side of a contact hole penetrating through the second conductivity type semiconductor and the active layer to expose the first conductivity type semiconductor layer and on the second conductivity type semiconductor layer;
a transparent electrode layer disposed on the second conductivity-type semiconductor layer; and
A reflective layer disposed on the transparent electrode layer,
The at least one passivation layer includes a plurality of through-holes disposed on the second conductivity-type semiconductor layer,
The at least one passivation layer includes a plurality of passivation layers spaced apart from each other on a portion of the entire upper surface of the second conductivity type semiconductor layer,
Each of the plurality of passivation layers is disposed on a side of the contact hole and on an upper surface of the second conductivity-type semiconductor layer,
The number of through holes included in each of the plurality of passivation layers is 3 to 6 light emitting devices. 삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서, 상기 투명 전극층은 상기 적어도 하나의 패시베이션층과 상기 제2 도전형 반도체층 사이에 배치되고,
상기 반사층은 상기 복수의 관통홀을 매립하면서 상기 적어도 하나의 패시베이션층 위에 배치된 발광 소자.According to claim 1, wherein the transparent electrode layer is disposed between the at least one passivation layer and the second conductivity type semiconductor layer,
The reflective layer is a light emitting device disposed on the at least one passivation layer while filling the plurality of through holes. 삭제delete 제1 항에 있어서, 상기 적어도 하나의 패시베이션층은 상기 투명 전극층과 상기 제2 도전형 반도체층 사이에 배치되고, 상기 투명 전극층은 상기 복수의 관통홀을 매립하는 발광 소자.The light emitting device of claim 1 , wherein the at least one passivation layer is disposed between the transparent electrode layer and the second conductivity type semiconductor layer, and the transparent electrode layer fills the plurality of through holes. 제1 항에 있어서,
상기 복수의 관통홀은 서로 일정한 간격으로 이격되어 배치되고,
상기 복수의 관통홀은 대칭 평면 형상으로 배치되고,
상기 복수의 관통홀은 상기 콘택홀로부터 이격되어 배치된 발광 소자.According to claim 1,
The plurality of through-holes are arranged to be spaced apart from each other at regular intervals,
The plurality of through-holes are arranged in a symmetrical planar shape,
The plurality of through-holes is a light emitting device spaced apart from the contact hole. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 패키지 몸체;
상기 패키지 몸체에 배치되며, 제1 항, 제6항, 제8 항 및 제9 항 중 어느 한 항에 기재된 발광 소자;
상기 패키지 몸체에 배치되고 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임;
상기 제1 도전형 반도체층과 상기 제1 리드 프레임 사이에 배치된 제1 도전형 연결부; 및
상기 제2 도전형 반도체층과 상기 제2 리드 프레임 사이에 배치된 제2 도전형 연결부를 포함하고,
상기 제1 도전형 연결부는
상기 노출된 제1 도전형 반도체층과 상기 제1 리드 프레임 사이에 배치된 제1 패드; 및
상기 제1 패드와 상기 제1 리드 프레임 사이에 배치된 제1 솔더부를 포함하고,
상기 제2 도전형 연결부는
상기 제2 도전형 반도체층과 상기 제2 리드 프레임 사이에 배치된 제2 패드; 및
상기 제2 패드와 상기 제2 리드 프레임 사이에 배치된 제2 솔더부를 포함하는 발광 소자 패키지.package body;
It is disposed on the package body, the light emitting device according to any one of claims 1, 6, 8 and 9;
first and second lead frames disposed on the package body and electrically spaced apart from each other;
a first conductivity type connection part disposed between the first conductivity type semiconductor layer and the first lead frame; and
and a second conductivity-type connection portion disposed between the second conductivity-type semiconductor layer and the second lead frame,
The first conductive connection part
a first pad disposed between the exposed first conductivity-type semiconductor layer and the first lead frame; and
a first solder portion disposed between the first pad and the first lead frame;
The second conductive connection part
a second pad disposed between the second conductivity-type semiconductor layer and the second lead frame; and
and a second solder portion disposed between the second pad and the second lead frame. 삭제delete 삭제delete
KR1020140190406A 2014-12-26 2014-12-26 Light emitting device, and lighting emitting device package KR102326926B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140190406A KR102326926B1 (en) 2014-12-26 2014-12-26 Light emitting device, and lighting emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140190406A KR102326926B1 (en) 2014-12-26 2014-12-26 Light emitting device, and lighting emitting device package

Publications (2)

Publication Number Publication Date
KR20160079275A KR20160079275A (en) 2016-07-06
KR102326926B1 true KR102326926B1 (en) 2021-11-16

Family

ID=56502260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140190406A KR102326926B1 (en) 2014-12-26 2014-12-26 Light emitting device, and lighting emitting device package

Country Status (1)

Country Link
KR (1) KR102326926B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071339A (en) * 2009-09-25 2011-04-07 Toyoda Gosei Co Ltd Light-emitting element
KR101276053B1 (en) * 2011-07-22 2013-06-17 삼성전자주식회사 Semiconductor light emitting device and light emitting apparatus
JP2013232677A (en) * 2008-09-11 2013-11-14 Toshiba Techno Center Inc Light source and light source manufacturing method
JP2013232541A (en) * 2012-04-27 2013-11-14 Toyoda Gosei Co Ltd Semiconductor light-emitting element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232677A (en) * 2008-09-11 2013-11-14 Toshiba Techno Center Inc Light source and light source manufacturing method
JP2011071339A (en) * 2009-09-25 2011-04-07 Toyoda Gosei Co Ltd Light-emitting element
KR101276053B1 (en) * 2011-07-22 2013-06-17 삼성전자주식회사 Semiconductor light emitting device and light emitting apparatus
JP2013232541A (en) * 2012-04-27 2013-11-14 Toyoda Gosei Co Ltd Semiconductor light-emitting element

Also Published As

Publication number Publication date
KR20160079275A (en) 2016-07-06

Similar Documents

Publication Publication Date Title
US10475978B2 (en) Light emitting device package having improved reliability, and lighting apparatus including the package
KR102434778B1 (en) Light emitting device package
KR102402260B1 (en) Light emitting device package
KR102594189B1 (en) Light emitting device, light emitting device package including the device, and light emitting apparatus including the package
US20180108812A1 (en) Light emitting device, light emitting device package including the device, and lighting apparatus including the package
KR101646666B1 (en) Light emitting device, light emitting device package including the device, and lighting apparatus including the package
KR101669122B1 (en) Light emitting device package
KR102569249B1 (en) Light emitting device package
KR102189133B1 (en) Light emitting device and light emitting device package
KR102137750B1 (en) Light emitting device
KR102464028B1 (en) Light emitting device package, and light emitting apparatus including the package
KR102408617B1 (en) Light emitting device package, and light emitting apparatus including the package
KR102302856B1 (en) Light emitting device
KR20160037471A (en) Light Emitting Device Package
KR102087948B1 (en) Light emitting device package
KR102320866B1 (en) Light emitting device and light emitting device package
KR102326926B1 (en) Light emitting device, and lighting emitting device package
KR102346157B1 (en) Light emitting device package
KR101977281B1 (en) Light emitting device package and lighting apparatus
KR101941034B1 (en) Light emitting device package and lighting apparatus
KR102343098B1 (en) Light emitting device
KR20160036293A (en) Light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant