JP2011071339A

JP2011071339A - Light-emitting element

Info

Publication number: JP2011071339A
Application number: JP2009221343A
Authority: JP
Inventors: Masahisa Kamiya; 真央神谷
Original assignee: Toyoda Gosei Co Ltd
Current assignee: Toyoda Gosei Co Ltd
Priority date: 2009-09-25
Filing date: 2009-09-25
Publication date: 2011-04-07

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light-emitting element capable of suppressing an increase of a forward voltage while maintaining a light-emitting area. <P>SOLUTION: The light-emitting element 1 includes: a semiconductor laminate structure comprising a nitride compound semiconductor including a first-conductivity type semiconductor layer, a light-emitting layer 25, and a second-conductivity type semiconductor layer differing from a first conductivity type; a p-contact electrode 30 coming into ohmic contact with the second-conductivity type semiconductor layer; a second spot-like electrode coming into ohmic contact with the p-contact electrode 30; and a plurality of first spot-like electrodes that come into ohmic contact with the first-conductivity type semiconductor layer which are exposed by partially removing the second-conductivity type semiconductor layer and the light-emitting layer 25, and larger than the second electrodes in number. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、２種類の電極が同一面側に設けられる発光素子に関する。 The present invention relates to a light emitting element in which two types of electrodes are provided on the same surface side.

従来、半導体層上に形成されたｐコンタクト電極と、当該ｐコンタクト電極表面を被覆するパッシベーション膜であって一部に開口部を有するパッシベーション膜と、上面にはんだ層を有する接合電極とを備え、ｐコンタクト電極表面には、パッシベーション膜の開口部の底部に開口部より大径で、かつ、その表面がｐコンタクト電極の表面より平坦なバッファ電極が形成され、バッファ電極へ接合電極が接続する半導体発光素子が知られている（例えば、特許文献１参照）。 Conventionally, a p-contact electrode formed on a semiconductor layer, a passivation film that covers the surface of the p-contact electrode, a passivation film that has an opening in part, and a bonding electrode that has a solder layer on the upper surface, On the p-contact electrode surface, a buffer electrode having a diameter larger than that of the opening and flatter than the surface of the p-contact electrode is formed at the bottom of the opening of the passivation film, and a semiconductor to which the junction electrode is connected to the buffer electrode A light emitting element is known (see, for example, Patent Document 1).

特許文献１に記載の半導体発光素子は、ｐコンタクト電極の表面にバッファ電極が形成され、このバッファ電極上においてパッシベーション膜にバッファ電極よりも小さな開口部が形成されており、バッファ電極の表面が平坦であるので、バッファ電極とパッシベーション膜との間の密着性を確保することができ、開口部をエッチングする際に、バッファ電極とパッシベーション膜との界面から横方向エッチング進行することを抑制することができる。 In the semiconductor light emitting device described in Patent Document 1, a buffer electrode is formed on the surface of the p-contact electrode, and an opening smaller than the buffer electrode is formed on the passivation film on the buffer electrode, so that the surface of the buffer electrode is flat. Therefore, adhesion between the buffer electrode and the passivation film can be ensured, and when the opening is etched, it is possible to suppress the progress of lateral etching from the interface between the buffer electrode and the passivation film. it can.

特開２００８−２８８５４８号公報JP 2008-288548 A

しかし、特許文献１に記載の半導体発光素子は、ｎ電極の数がｐバッファ電極の数と同一であるか少なく、発光面積を拡大することを目的としてｎ電極のサイズを小さくすると、順方向電圧が上昇する場合がある。 However, in the semiconductor light emitting device described in Patent Document 1, the number of n electrodes is equal to or less than the number of p buffer electrodes, and the forward voltage is reduced when the size of the n electrodes is reduced for the purpose of expanding the light emitting area. May rise.

したがって、本発明の目的は、発光面積を維持しつつ、順方向電圧の上昇を抑制できる発光素子を提供することにある。 Accordingly, an object of the present invention is to provide a light emitting element capable of suppressing an increase in forward voltage while maintaining a light emitting area.

本発明は、上記目的を達成するため、第１導電型の第１半導体層と、発光層と、前記第１導電型とは異なる第２導電型の第２半導体層とが積層され、前記第２半導体層及び前記発光層の一部が除去されて前記第１半導体層が露出した窒化物化合物半導体からなる半導体積層構造と、前記第２半導体層にオーミック接触するｐコンタクト電極と、前記ｐコンタクト電極にオーミック接触する点状の第２電極と、前記第１半導体層の露出部分にオーミック接触し、前記第２電極の数より多い複数の点状の第１電極と、を備える発光素子が提供される。 In order to achieve the above object, according to the present invention, a first conductive type first semiconductor layer, a light emitting layer, and a second conductive type second semiconductor layer different from the first conductive type are stacked, and the first conductive type is stacked. A semiconductor stacked structure composed of a nitride compound semiconductor from which a part of the semiconductor layer and the light emitting layer is removed and the first semiconductor layer is exposed; a p-contact electrode in ohmic contact with the second semiconductor layer; and the p-contact Provided is a light-emitting element comprising: a point-like second electrode that is in ohmic contact with an electrode; and a plurality of point-like first electrodes that are in ohmic contact with an exposed portion of the first semiconductor layer and are larger than the number of the second electrodes. Is done.

また、上記発光素子は、前記第１半導体層は、ｎ型半導体層であり、前記第２半導体層は、ｐ型半導体層であり、前記ｎ型半導体層は、前記ｐコンタクト電極のシート抵抗より高いシート抵抗を有することが好ましい。 Further, in the light emitting device, the first semiconductor layer is an n-type semiconductor layer, the second semiconductor layer is a p-type semiconductor layer, and the n-type semiconductor layer is formed from a sheet resistance of the p-contact electrode. It is preferable to have a high sheet resistance.

また、上記発光素子は、前記第１電極はｎ電極であり、前記第２電極はｐバッファ電極であり、前記ｎ電極と前記ｐバッファ電極との間の平面視における距離が最短になる部分が複数存在するようにしてもよい。 Further, in the light emitting device, the first electrode is an n electrode, the second electrode is a p buffer electrode, and a portion where a distance in plan view between the n electrode and the p buffer electrode is shortest is There may be a plurality of them.

また、上記発光素子は、複数の前記ｎ電極は、平面視にて前記ｐバッファ電極を通る軸を対称軸として線対称の位置に設けられる少なくとも１つの対をなしてもよい。 In the light emitting device, the plurality of n electrodes may form at least one pair provided in a line-symmetrical position with respect to an axis passing through the p-buffer electrode in a plan view.

また、上記発光素子は、複数の前記ｐバッファ電極が前記ｐコンタクト電極上に直線的に配置される少なくとも１つのグループをなし、前記複数のｎ電極は、前記対称軸に対して線対称の位置に設けられてもよい。 The light emitting element includes at least one group in which a plurality of the p buffer electrodes are linearly arranged on the p contact electrode, and the plurality of n electrodes are positioned symmetrically with respect to the symmetry axis. May be provided.

また、上記発光素子は、複数の前記ｐバッファ電極は、前記ｐコンタクト電極上に１つ設けられ、前記複数のｎ電極は、前記ｐバッファ電極を対称中心として点対称の位置に設けられてもよい。 Further, in the light emitting element, a plurality of the p buffer electrodes may be provided on the p contact electrode, and the plurality of n electrodes may be provided at a point-symmetrical position with the p buffer electrode as a center of symmetry. Good.

本発明に係る発光素子によれば、発光面積を維持しつつ、順方向電圧の上昇を抑制できる。 According to the light emitting device of the present invention, an increase in forward voltage can be suppressed while maintaining a light emitting area.

図１Ａは、本発明の第１の実施の形態に係る発光素子の縦断面図である。FIG. 1A is a longitudinal sectional view of a light emitting device according to a first embodiment of the present invention. 図１Ｂは、本発明の第１の実施の形態に係る発光素子の平面図である。FIG. 1B is a plan view of the light-emitting element according to the first embodiment of the present invention. 図２Ａは、本発明の第１の実施の形態に係る発光素子の製造工程の概要図である。FIG. 2A is a schematic diagram of a manufacturing process of the light-emitting element according to the first embodiment of the present invention. 図２Ｂは、本発明の第１の実施の形態に係る発光素子の製造工程の概要図である。FIG. 2B is a schematic diagram of a manufacturing process of the light-emitting element according to the first embodiment of the present invention. 図２Ｃは、本発明の第１の実施の形態に係る発光素子の製造工程の概要図である。FIG. 2C is a schematic diagram of a manufacturing process of the light-emitting element according to the first embodiment of the present invention. 図３は、本発明の第２の実施の形態に係る発光素子の平面図である。FIG. 3 is a plan view of a light emitting device according to the second embodiment of the present invention. 図４は、本発明の第３の実施の形態に係る発光素子の平面図である。FIG. 4 is a plan view of a light emitting device according to the third embodiment of the present invention. 図５は、本発明の第４の実施の形態に係る発光素子の平面図である。FIG. 5 is a plan view of a light emitting device according to a fourth embodiment of the present invention. 図６は、本発明の第５の実施の形態及び変形例に係る発光素子の平面図である。FIG. 6 is a plan view of a light emitting device according to a fifth embodiment and a modification of the present invention.

［第１の実施の形態］
図１Ａは、本発明の第１の実施の形態に係る発光素子の縦断面の概要を示し、図１Ｂは、本発明の第１の実施の形態に係る発光素子の上面の概要を示す。なお、図１Ａは、図１ＢのＡ−Ａ線における縦断面の概要を示している。 [First Embodiment]
FIG. 1A shows an outline of a longitudinal section of a light emitting element according to the first embodiment of the present invention, and FIG. 1B shows an outline of an upper surface of the light emitting element according to the first embodiment of the present invention. In addition, FIG. 1A has shown the outline | summary of the longitudinal cross-section in the AA of FIG. 1B.

（発光素子１の構成）
この発光素子１は、図１Ａに示すように、Ｃ面（０００１）を有するサファイア基板１０と、サファイア基板１０上に設けられるバッファ層２０と、バッファ層２０上に設けられるｎ型半導体からなるｎ側コンタクト層２２と、ｎ側コンタクト層２２上に設けられるｎ側クラッド層２４と、ｎ側クラッド層２４上に設けられる発光層２５と、発光層２５上に設けられるｐ側クラッド層２６と、ｐ側クラッド層２６上に設けられるｐ型半導体からなるｐ側コンタクト層２８とを含む半導体積層構造を備える。なお、ｎ側コンタクト層２２及びｎ側クラッド層２４によりｎ型半導体層２３を構成し、ｐ側クラッド層２６及びｐ側コンタクト層２８によりｐ型半導体層２７を構成している。 (Configuration of Light-Emitting Element 1)
As shown in FIG. 1A, the light-emitting element 1 includes a sapphire substrate 10 having a C plane (0001), a buffer layer 20 provided on the sapphire substrate 10, and an n-type semiconductor provided on the buffer layer 20. A side contact layer 22, an n-side cladding layer 24 provided on the n-side contact layer 22, a light emitting layer 25 provided on the n-side cladding layer 24, a p-side cladding layer 26 provided on the light emitting layer 25, A semiconductor multilayer structure including a p-side contact layer 28 made of a p-type semiconductor provided on the p-side cladding layer 26 is provided. The n-type contact layer 22 and the n-side cladding layer 24 constitute an n-type semiconductor layer 23, and the p-side cladding layer 26 and the p-side contact layer 28 constitute a p-type semiconductor layer 27.

また、発光素子１は、ｐ側コンタクト層２８から少なくともｎ側コンタクト層２２の表面までエッチングして除去することにより露出したｎ側コンタクト層２２上に設けられる第１電極としてのｎ電極４０ａ〜４０ｄと（図１Ｂ参照）、ｐ側コンタクト層２８上に設けられるｐコンタクト電極３０と、ｐコンタクト電極３０上の一部の領域に設けられる第２電極としてのｐバッファ電極４２ａ，４２ｂと、ｎ側コンタクト層２２上のｎ電極４０ａ〜４０ｄが配置される領域を露出させる開口５２並びにｐコンタクト電極３０上のｐバッファ電極４２ａ，４２ｂが配置される領域を露出させる開口５２を有するパッシベーション膜としての絶縁層５０と、絶縁層５０の内部に配置される反射層６０と、絶縁層５０の上面の一部を覆うと共にｎ電極４０ａ〜４０ｄ上の開口５２に設けられる接合電極７０と、絶縁層５０の上面の一部を覆うと共にｐバッファ電極４２ａ，４２ｂ上の開口５２に設けられる接合電極７２とを備える。なお、ｎ側の接合電極７０及びｐ側の接合電極７２は、各電極の側からバリア層とはんだ層とを有して形成することができる。 The light emitting element 1 includes n electrodes 40a to 40d as first electrodes provided on the n-side contact layer 22 exposed by etching from the p-side contact layer 28 to at least the surface of the n-side contact layer 22. (See FIG. 1B), a p-contact electrode 30 provided on the p-side contact layer 28, p-buffer electrodes 42a and 42b as second electrodes provided in a partial region on the p-contact electrode 30, and an n-side Insulation as a passivation film having an opening 52 exposing the region where the n electrodes 40a to 40d are arranged on the contact layer 22 and an opening 52 exposing the region where the p buffer electrodes 42a and 42b are arranged on the p contact electrode 30 A layer 50, a reflective layer 60 disposed inside the insulating layer 50, and a part of the upper surface of the insulating layer 50, and an n current Comprises a bonding electrode 70 provided on the opening 52 on 40 a to 40 d, p buffer electrode 42a covers a portion of the upper surface of the insulating layer 50, and a bonding electrode 72 provided in the opening 52 on 42b. The n-side bonding electrode 70 and the p-side bonding electrode 72 can be formed having a barrier layer and a solder layer from the side of each electrode.

ここで、バッファ層２０と、ｎ側コンタクト層２２と、ｎ側クラッド層２４と、発光層２５と、ｐ側クラッド層２６と、ｐ側コンタクト層２８とはそれぞれ、III族窒化物化合物半導体からなる層である。III族窒化物化合物半導体は、例えば、Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の四元系のIII族窒化物化合物半導体を用いることができ、また、ＡｌＮ、ＧａＮ、又はＩｎＮ等の２元系のIII族窒化物化合物半導体、Ａｌ_ｘＧａ_１−ｘＮ、Ａｌ_ｘＩｎ_１−ｘＮ、又はＧａ_ｘＩｎ_１−ｘＮ（ただし、０＜ｘ＜１）の３元系のIII族窒化物化合物半導体を用いることもできる。 Here, the buffer layer 20, the n-side contact layer 22, the n-side cladding layer 24, the light emitting layer 25, the p-side cladding layer 26, and the p-side contact layer 28 are each made of a group III nitride compound semiconductor. It is a layer. The group III nitride compound semiconductor is, for example, a quaternary group III nitride of Al _x Ga _y In _1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). A compound compound semiconductor can be used, and a binary group III nitride compound semiconductor such as AlN, GaN, or InN, Al _x Ga _1-x N, Al _x In _1-x N, or Ga _x In _A ternary group III nitride compound semiconductor of _1-xN (where 0 <x <1) can also be used.

本実施形態においては、バッファ層２０は、ＡｌＮから形成される。そして、ｎ側コンタクト層２２とｎ側クラッド層２４とは、所定量のｎ型ドーパント（例えば、Ｓｉ）をドーピングしたｎ−ＧａＮからそれぞれ形成される。また、発光層２５は、ＩｎＧａＮ／ＧａＮ／ＡｌＧａＮから形成される多重量子井戸構造を有する。更に、ｐ側クラッド層２６とｐ側コンタクト層２８とは、所定量のｐ型ドーパント（例えば、Ｍｇ）をドーピングしたｐ−ＧａＮからそれぞれ形成される。 In the present embodiment, the buffer layer 20 is made of AlN. The n-side contact layer 22 and the n-side cladding layer 24 are each formed from n-GaN doped with a predetermined amount of n-type dopant (for example, Si). The light emitting layer 25 has a multiple quantum well structure formed of InGaN / GaN / AlGaN. Further, the p-side cladding layer 26 and the p-side contact layer 28 are each formed from p-GaN doped with a predetermined amount of p-type dopant (for example, Mg).

また、本実施形態に係るｐコンタクト電極３０は酸化物半導体から形成され、例えば、ＩＴＯ（Indium Tin Oxide）から形成される。ここで、本実施形態においてｎ側コンタクト層２２は、ｐコンタクト電極３０のシート抵抗より高いシート抵抗を有して形成される。そして、絶縁層５０は、例えば、二酸化シリコン（ＳｉＯ_２）から主として形成される。また、反射層６０は、絶縁層５０の内部に設けられ、発光層２５が発する光を反射する金属材料から形成される。反射層６０は、例えば、Ａｌから形成される。絶縁層５０全体の厚さは、例えば、０．１μｍ以上１μｍ以下であり、絶縁層５０の内部に設けられる反射層６０の厚さは、例えば、５０ｎｍ以上５００ｎｍ以下である。 In addition, the p-contact electrode 30 according to the present embodiment is formed from an oxide semiconductor, for example, from ITO (Indium Tin Oxide). Here, in the present embodiment, the n-side contact layer 22 is formed with a sheet resistance higher than that of the p-contact electrode 30. The insulating layer 50 is mainly formed from, for example, silicon dioxide (SiO ₂ ). The reflection layer 60 is provided inside the insulating layer 50 and is formed of a metal material that reflects light emitted from the light emitting layer 25. The reflective layer 60 is made of Al, for example. The thickness of the entire insulating layer 50 is, for example, 0.1 μm or more and 1 μm or less, and the thickness of the reflective layer 60 provided inside the insulating layer 50 is, for example, 50 nm or more and 500 nm or less.

ｎ電極４０ａ〜４０ｄは、図１Ａに示すように、ｎ側コンタクト層２２上における、ｎ側クラッド層２４からｐ側コンタクト層２８までの複数の化合物半導体層から構成されるメサ部分から離れた位置に設けられる。また、ｎ電極４０ａ〜４０ｄは、バリア層７０と接触する上面において、バリア層７０と非接触の外縁部が絶縁層５０に接する。本実施形態においては、複数のｎ電極４０ａ〜４０ｄは、平面視にて点状に形成され、互いに離間している。ここで、「点状」とは、例えば、円状、多角形状等を含む。例えば、ｎ電極ｎ電極４０ａ〜４０ｄを円状に形成する場合、平面視における発光層２５の面積（すなわち、発光面積）を増大させることを目的として、５μｍ以上５０μｍ以下の直径とすることが好ましい。 As shown in FIG. 1A, the n electrodes 40 a to 40 d are positioned on the n-side contact layer 22 away from a mesa portion composed of a plurality of compound semiconductor layers from the n-side cladding layer 24 to the p-side contact layer 28. Is provided. In addition, the n electrodes 40 a to 40 d are in contact with the insulating layer 50 at outer surfaces that are not in contact with the barrier layer 70 on the upper surface in contact with the barrier layer 70. In the present embodiment, the plurality of n electrodes 40a to 40d are formed in a dot shape in plan view and are separated from each other. Here, the “spot shape” includes, for example, a circular shape, a polygonal shape, and the like. For example, when the n-electrode n-electrodes 40a to 40d are formed in a circular shape, the diameter is preferably 5 μm or more and 50 μm or less for the purpose of increasing the area of the light-emitting layer 25 (that is, the light-emitting area) in plan view. .

一方、ｐバッファ電極４２ａ，４２ｂは、ｎ側クラッド層２４からｐ側コンタクト層２８までの複数の化合物半導体層から構成されるメサ部分上に設けられるｐコンタクト電極３０上に形成される。また、ｐバッファ電極４２ａ，４２ｂは、バリア層７０と接触する上面において、バリア層７０と非接触の外縁部が絶縁層５０に接する。複数のｐバッファ電極４２ａ，４２ｂは、平面視にて点状に形成される。例えば、ｐバッファ電極４２ａ，４２ｂを円状に形成する場合、５μｍ以上３０μｍ以下の直径とすることが好ましい。そして、絶縁層５０は、ｐバッファ電極４２ａ，４２ｂの形成領域を除いてｐコンタクト電極３０及び上記メサ部分を覆い、ｎ電極４０ａ〜４０ｄの形成領域を除いてｎ側コンタクト層２２を覆っている。なお、図１Ｂに示すように、ｎ側の接合電極７０及びｐ側の接合電極７２が表面に露出しているので、ｎ電極４０ａ〜４０ｄ、ｐバッファ電極４２ａ，４２ｂを平面視にて直接的に確認することはできない。 On the other hand, the p buffer electrodes 42 a and 42 b are formed on a p contact electrode 30 provided on a mesa portion composed of a plurality of compound semiconductor layers from the n side cladding layer 24 to the p side contact layer 28. In addition, the p buffer electrodes 42 a and 42 b are in contact with the insulating layer 50 on the upper surface in contact with the barrier layer 70, and the outer edge portion not in contact with the barrier layer 70. The plurality of p buffer electrodes 42a and 42b are formed in a dot shape in plan view. For example, when the p buffer electrodes 42a and 42b are formed in a circular shape, the diameter is preferably 5 μm or more and 30 μm or less. The insulating layer 50 covers the p contact electrode 30 and the mesa portion except for the formation regions of the p buffer electrodes 42a and 42b, and covers the n side contact layer 22 except for the formation regions of the n electrodes 40a to 40d. . As shown in FIG. 1B, since the n-side junction electrode 70 and the p-side junction electrode 72 are exposed on the surface, the n-electrodes 40a to 40d and the p-buffer electrodes 42a and 42b are directly seen in a plan view. Can not be confirmed.

（ｎ電極及びｐバッファ電極の配置の詳細）
本実施形態においては、ｐコンタクト電極３０のシート抵抗より高いシート抵抗を有するｎ側コンタクト層２２に接するｎ電極は、ｐバッファ電極より多く形成される。平面視における発光素子１の発光面積を増大させること、及び順方向電圧の上昇を抑制することを目的として、ｎ電極の数をｘ個、ｐバッファ電極の数をｙ個とした場合、一例として、１＜（ｘ／ｙ）＜４の関係を満たすことができる。そして、複数のｎ電極は、発光層２５への電流拡散が均一になるように、ｎ電極とｐバッファ電極との間の平面視における距離が最短になる部分が複数存在するように設けられる。また、複数のｎ電極は、発光層２５への電流拡散が均一になるように、平面視にてｐバッファ電極を通る軸に対して所定の位置に設けられる。 (Details of arrangement of n electrode and p buffer electrode)
In the present embodiment, more n electrodes in contact with the n-side contact layer 22 having a sheet resistance higher than that of the p contact electrode 30 are formed than the p buffer electrode. For example, when the number of n electrodes is x and the number of p buffer electrodes is y for the purpose of increasing the light emitting area of the light emitting element 1 in a plan view and suppressing the increase of the forward voltage, 1 <(x / y) <4 can be satisfied. The plurality of n electrodes are provided so that there are a plurality of portions having the shortest distance in plan view between the n electrode and the p buffer electrode so that current diffusion to the light emitting layer 25 is uniform. The plurality of n electrodes are provided at predetermined positions with respect to the axis passing through the p buffer electrode in plan view so that current diffusion to the light emitting layer 25 is uniform.

具体的に、図１Ｂに示すように、発光素子１は平面視にて略正方形に形成され、複数のｐバッファ電極４２ａ，４２ｂ（本実施形態では２つのｐバッファ電極）は、この正方形の中線上に設けられる。そして、この中線を軸１００として規定する。複数のｎ電極（本実施形態では４つのｎ電極）のうち２つのｎ電極による対（図１Ｂでは、左上のｎ電極４０ａと左下のｎ電極４０ｃとからなる対、及び、右上のｎ電極４０ｂと右下のｎ電極４０ｄとからなる対）はそれぞれ、この軸１００を挟んだ位置であって、軸１００からの距離が同一になる位置に設けられる。図１Ｂでは、左上のｎ電極４０ａと左下のｎ電極４０ｃとは軸１００を挟んで互いに反対の位置であって、軸１００からの距離が同一の位置に設けられる。つまり、左上のｎ電極４０ａと左下のｎ電極４０ｃとは軸１００を対称軸として線対称の位置に設けられる。 Specifically, as shown in FIG. 1B, the light emitting element 1 is formed in a substantially square shape in plan view, and a plurality of p buffer electrodes 42a and 42b (two p buffer electrodes in the present embodiment) are formed in the square. Provided on the line. This middle line is defined as the axis 100. Of a plurality of n electrodes (four n electrodes in this embodiment), a pair of two n electrodes (in FIG. 1B, a pair consisting of an upper left n electrode 40a and a lower left n electrode 40c, and an upper right n electrode 40b) And the lower right n electrode 40d) are provided at positions where the shaft 100 is sandwiched and the distance from the shaft 100 is the same. In FIG. 1B, the upper left n-electrode 40a and the lower left n-electrode 40c are at positions opposite to each other with the shaft 100 in between, and the distance from the shaft 100 is the same. In other words, the upper left n-electrode 40a and the lower left n-electrode 40c are provided in line-symmetric positions with the axis 100 as the axis of symmetry.

また、本実施形態では、左上のｎ電極４０ａと、左下のｎ電極４０ｃと、左側のｐバッファ電極４２ａとは平面視にて直線的に設けられる。すなわち、軸１００を対称軸として線対称の位置に設けられるｎ電極を結ぶ線と軸１００との交点に対応する位置に、ｐバッファ電極が設けられる。なお、ｐバッファ電極４２ａが軸１００上に設けられている限り、ｐバッファ電極４２ａとｎ電極４０ａ，４０ｃとが平面視にて厳密に直線的に設けられていなくてもよい。右側のｐバッファ電極４２ｂと、右上のｎ電極４０ｂと、右下のｎ電極４０ｄとの位置関係も同様である。 In the present embodiment, the upper left n-electrode 40a, the lower left n-electrode 40c, and the left p-buffer electrode 42a are provided linearly in plan view. That is, the p-buffer electrode is provided at a position corresponding to the intersection of the line connecting the n-electrodes provided at line-symmetric positions with respect to the axis 100 and the axis 100. As long as the p buffer electrode 42a is provided on the shaft 100, the p buffer electrode 42a and the n electrodes 40a and 40c may not be provided strictly linearly in plan view. The positional relationship among the right p buffer electrode 42b, the upper right n electrode 40b, and the lower right n electrode 40d is the same.

ｎ電極４０ａ〜４０ｄは、例えば、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ、Ｐｄ、Ｐｔ、Ａｕ、Ｖ、Ｉｒ、及びＲｈの金属よりなる群から選ばれた少なくとも１種の金属を含んで形成される。また、ｐバッファ電極４２ａ，４２ｂは、ｐコンタクト電極３０との接触部分にＮｉから主として構成される金属の層を有して形成される。更に、ｐバッファ電極４２ａ，４２ｂは、接合電極７０との接触部分にＡｌから主として構成される金属の層を有して形成することができる。 The n-electrodes 40a to 40d are formed including at least one metal selected from the group consisting of Ni, Cr, Ti, Al, Pd, Pt, Au, V, Ir, and Rh, for example. Further, the p buffer electrodes 42 a and 42 b are formed to have a metal layer mainly composed of Ni at a contact portion with the p contact electrode 30. Further, the p buffer electrodes 42 a and 42 b can be formed by having a metal layer mainly composed of Al at a contact portion with the bonding electrode 70.

また、ｎ電極４０ａ〜４０ｄと、ｐバッファ電極４２ａ，４２ｂとを同一材料から形成する場合、各電極は、Ｎｉ又はＣｒと、Ａｕとを含む金属材料から形成することが好ましい。特にｎ側コンタクト層２２がｎ型のＧａＮから形成される場合、ｎ電極４０ａ〜４０ｄは、ｎ側コンタクト層２２の側からＮｉ層とＡｕ層とを含んで形成することができる。また、ｎ電極４０ａ〜４０ｄを、ｎ側コンタクト層２２の側からＣｒ層とＡｕ層とを含んで形成することもできる。また、ｐコンタクト電極３０が酸化物半導体から形成される場合、ｐバッファ電極４２ａ，４２ｂは、ｐコンタクト電極３０の側からＮｉ層とＡｕ層とを含んで形成することができる。また、ｐバッファ電極４２ａ，４２ｂを、ｐコンタクト電極３０の側からＣｒ層とＡｕ層とを含んで形成することができる。 Further, when the n electrodes 40a to 40d and the p buffer electrodes 42a and 42b are formed from the same material, it is preferable that each electrode is formed from a metal material containing Ni or Cr and Au. In particular, when the n-side contact layer 22 is formed of n-type GaN, the n electrodes 40 a to 40 d can be formed including the Ni layer and the Au layer from the n-side contact layer 22 side. Further, the n electrodes 40a to 40d can be formed including the Cr layer and the Au layer from the n-side contact layer 22 side. When the p contact electrode 30 is formed of an oxide semiconductor, the p buffer electrodes 42a and 42b can be formed including an Ni layer and an Au layer from the p contact electrode 30 side. Further, the p buffer electrodes 42a and 42b can be formed including the Cr layer and the Au layer from the p contact electrode 30 side.

ｎ側の接合電極７０及びｐ側の接合電極７２は、絶縁層５０におけるｐコンタクト電極３０と反対側の表面（すなわち、図１Ａ中の上面）に接触しており、絶縁層５０の表面の所定の領域を覆っている。ｐ側の接合電極７２は平面視にて略長方形状に形成され、ｎ側の接合電極７０は平面視にてｐ側の接合電極７２を半包囲するコの字状に形成される。 The n-side bonding electrode 70 and the p-side bonding electrode 72 are in contact with the surface of the insulating layer 50 opposite to the p-contact electrode 30 (that is, the upper surface in FIG. 1A), and a predetermined surface of the insulating layer 50 is predetermined. Covering the area. The p-side bonding electrode 72 is formed in a substantially rectangular shape in plan view, and the n-side bonding electrode 70 is formed in a U-shape that semi-encloses the p-side bonding electrode 72 in plan view.

ｎ側の接合電極７０及びｐ側の接合電極７２は、絶縁層５０との接触部分に主としてＴｉから構成される金属層をバリア層として有する。また、各接合電極７０，７２は、バリア層上に、共晶材料、例えば、ＡｕＳｎから形成されるはんだ層を有することができる。はんだ層は、例えば、真空蒸着法（例えば、電子ビーム蒸着法、又は抵抗加熱蒸着法等）、スパッタ法、めっき法、スクリーン印刷法等により形成することができる。また、はんだ層は、ＡｕＳｎ以外の共晶材料からなる共晶はんだ又はＳｎＡｇＣｕ等の鉛フリーはんだから形成することもできる。 The n-side bonding electrode 70 and the p-side bonding electrode 72 have a metal layer mainly made of Ti as a barrier layer at a contact portion with the insulating layer 50. Moreover, each joining electrode 70 and 72 can have a solder layer formed of a eutectic material, for example, AuSn, on the barrier layer. The solder layer can be formed by, for example, a vacuum evaporation method (for example, an electron beam evaporation method or a resistance heating evaporation method), a sputtering method, a plating method, a screen printing method, or the like. The solder layer can also be formed from eutectic solder made of a eutectic material other than AuSn or lead-free solder such as SnAgCu.

具体的に、バリア層は、絶縁層５０、ｎ電極４０ａ〜４０ｄ又はｐバッファ電極４２ａ，４２ｂに接触する第１のバリア層と、第１のバリア層上に形成され、はんだ層を構成する材料の拡散を抑制する第２のバリア層とを含んで形成することができる。第１のバリア層は、ｎ電極４０ａ〜４０ｄを構成する材料、並びにｐバッファ電極４２ａ，４２ｂを構成する材料に対してオーミック接触すると共に密着性が良好な材料から形成され、例えば、Ｔｉから主として形成される。また、第２のバリア層は、はんだ層を構成する材料がｎ電極４０ａ〜４０ｄ、並びにｐバッファ電極４２ａ，４２ｂ側に拡散することを抑制することのできる材料から形成され、例えば、Ｎｉから主として形成される。 Specifically, the barrier layer is formed on the first barrier layer in contact with the insulating layer 50, the n electrodes 40a to 40d or the p buffer electrodes 42a and 42b, and the material constituting the solder layer. And a second barrier layer that suppresses diffusion of the first barrier layer. The first barrier layer is formed of a material that forms ohmic contact with the material that forms the n-electrodes 40a to 40d and the material that forms the p-buffer electrodes 42a and 42b and has good adhesion. It is formed. The second barrier layer is formed of a material that can prevent the material constituting the solder layer from diffusing toward the n-electrodes 40a to 40d and the p-buffer electrodes 42a and 42b. It is formed.

また、バリア層は、第１のバリア層及び第２のバリア層を１つのペア層として、複数のペア層を含むこともできる。バリア層が複数のペア層を含むことにより、はんだ層を構成する材料の拡散を更に抑制できる。そして、バリア層の第１のバリア層の膜厚は、例えば、１５０ｎｍ程度であり、第２のバリア層の膜厚は、例えば、１００ｎｍ若しくは１５０ｎｍ程度である。更に、はんだ層は、例えば、２μｍ以上２０μｍ以下の厚さを有して形成される。 The barrier layer can also include a plurality of pair layers, with the first barrier layer and the second barrier layer as one pair layer. When the barrier layer includes a plurality of pair layers, diffusion of the material constituting the solder layer can be further suppressed. The film thickness of the first barrier layer of the barrier layer is, for example, about 150 nm, and the film thickness of the second barrier layer is, for example, about 100 nm or 150 nm. Furthermore, the solder layer is formed to have a thickness of 2 μm or more and 20 μm or less, for example.

以上のように構成された発光素子１は、青色領域の波長の光を発するフリップチップ型の発光ダイオード（ＬＥＤ）である。例えば、発光素子１は、順電圧が２．９Ｖで、順電流が２０ｍＡの場合に、ピーク波長が４５０ｎｍの光を発する。また、発光素子１は平面視にて略四角形状に形成される。発光素子１の平面寸法は、例えば、縦寸法及び横寸法がそれぞれ略３５０μｍである。なお、発光素子１は、ｐバッファ電極及びｎ電極が同一面側に設けられているので、上記のようなフリップチップ型のＬＥＤの他、フェイスアップ型のＬＥＤ、垂直発光型のＬＥＤに適用することもできる。垂直発光型のＬＥＤは、例えば、成長基板上に半導体積層構造を形成し、成長基板の反対側の半導体積層構造の表面に異種基板を貼り付け、その後、成長基板を取り除くことにより形成される。 The light emitting element 1 configured as described above is a flip chip type light emitting diode (LED) that emits light having a wavelength in a blue region. For example, the light emitting element 1 emits light having a peak wavelength of 450 nm when the forward voltage is 2.9 V and the forward current is 20 mA. The light emitting element 1 is formed in a substantially square shape in plan view. For example, the vertical dimension and the horizontal dimension of the light emitting element 1 are approximately 350 μm, respectively. Since the p-buffer electrode and the n-electrode are provided on the same surface side, the light-emitting element 1 is applied to a face-up type LED and a vertical light-emitting type LED in addition to the flip-chip type LED as described above. You can also. The vertical light emitting LED is formed, for example, by forming a semiconductor multilayer structure on a growth substrate, attaching a heterogeneous substrate to the surface of the semiconductor multilayer structure on the opposite side of the growth substrate, and then removing the growth substrate.

なお、サファイア基板１０の上に設けられるバッファ層２０からｐ側コンタクト層２８までの各層は、例えば、有機金属化学気相成長法（Metal Organic Chemical Vapor Deposition : MOCVD）、分子線エピタキシー法（Molecular Beam Epitaxy : MBE）、ハライド気相エピタキシー法（Halide Vapor Phase Epitaxy : HVPE）等によって形成することができる。ここで、バッファ層２０がＡｌＮから形成されるものを例示したが、バッファ層２０はＧａＮから形成することもできる。また、発光層３０の量子井戸構造は、多重量子井戸構造でなく、単一量子井戸構造、歪量子井戸構造にすることもできる。 The layers from the buffer layer 20 to the p-side contact layer 28 provided on the sapphire substrate 10 are, for example, metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (Molecular Beam). Epitaxy (MBE), Halide Vapor Phase Epitaxy (HVPE), etc. Here, the buffer layer 20 is formed of AlN, but the buffer layer 20 can also be formed of GaN. Further, the quantum well structure of the light emitting layer 30 may be a single quantum well structure or a strained quantum well structure instead of a multiple quantum well structure.

また、絶縁層５０は、酸化チタン（ＴｉＯ_２）、アルミナ（Ａｌ_２Ｏ_３）、五酸化タンタル（Ｔａ_２Ｏ_５）等の金属酸化物、若しくはポリイミド等の電気絶縁性を有する樹脂材料から形成することもできる。そして、反射層６０は、Ａｇから形成することもでき、Ａｌ又はＡｇを主成分として含む合金から形成することもできる。また、反射層６０は、屈折率の異なる２つの材料の複数の層から形成される分布ブラッグ反射器（Distributed Bragg Reflector : DBR）であってもよい。 The insulating layer 50 is formed from a metal oxide such as titanium oxide (TiO ₂ ), alumina (Al ₂ O ₃ ), tantalum pentoxide (Ta ₂ O ₅ ), or a resin material having electrical insulation properties such as polyimide. You can also And the reflective layer 60 can also be formed from Ag, and can also be formed from the alloy which contains Al or Ag as a main component. The reflective layer 60 may be a distributed Bragg reflector (DBR) formed from a plurality of layers of two materials having different refractive indexes.

更に、発光素子１は、紫外領域、近紫外領域、又は緑色領域にピーク波長を有する光を発するＬＥＤであってもよく、ＬＥＤが発する光のピーク波長の領域はこれらに限定されない。なお、他の変形例においては、発光素子１の平面寸法はこれに限られない。例えば、発光素子１の平面寸法を縦寸法及び横寸法がそれぞれ１ｍｍとなるよう設計することもでき、縦寸法と横寸法とを互いに異なるようにすることもできる。 Furthermore, the light emitting element 1 may be an LED that emits light having a peak wavelength in the ultraviolet region, the near ultraviolet region, or the green region, and the peak wavelength region of the light emitted from the LED is not limited thereto. In other modified examples, the planar dimension of the light emitting element 1 is not limited to this. For example, the planar dimension of the light emitting element 1 can be designed such that the vertical dimension and the horizontal dimension are each 1 mm, and the vertical dimension and the horizontal dimension can be different from each other.

（発光素子１の製造工程）
図２Ａから図２Ｃは、第１の実施の形態に係る発光素子の製造工程の一例を示す。具体的に、図２Ａの（ａ）は、ｎ側コンタクト層の表面を露出させるためのエッチングが施される前の縦断面図である。図２Ａの（ｂ）は、ｎ側コンタクト層の表面を露出させるためのエッチングが施された後の縦断面図である。また、図２Ａの（ｃ）は、ｐコンタクト電極にマスクが形成された状態の縦断面図である。更に、図２Ａの（ｄ）は、ｐコンタクト電極をエッチングした後の縦断面図である。 (Manufacturing process of light-emitting element 1)
2A to 2C show an example of a manufacturing process of the light-emitting element according to the first embodiment. Specifically, FIG. 2A (a) is a longitudinal sectional view before etching for exposing the surface of the n-side contact layer is performed. FIG. 2B is a longitudinal sectional view after the etching for exposing the surface of the n-side contact layer is performed. 2C is a longitudinal sectional view showing a state where a mask is formed on the p-contact electrode. Furthermore, (d) of FIG. 2A is a longitudinal cross-sectional view after etching the p-contact electrode.

まず、サファイア基板１０を準備して、このサファイア基板１０の上に、ｎ型半導体層と、発光層と、ｐ型半導体層とを含む半導体積層構造を形成する。具体的には、サファイア基板１０上に、バッファ層２０と、ｎ側コンタクト層２２と、ｎ側クラッド層２４と、発光層２５と、ｐ側クラッド層２６と、ｐ側コンタクト層２８とをこの順にエピタキシャル成長してエピタキシャル成長基板を形成する（半導体積層構造形成工程）。 First, a sapphire substrate 10 is prepared, and a semiconductor stacked structure including an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer is formed on the sapphire substrate 10. Specifically, the buffer layer 20, the n-side contact layer 22, the n-side cladding layer 24, the light emitting layer 25, the p-side cladding layer 26, and the p-side contact layer 28 are formed on the sapphire substrate 10. Epitaxial growth is sequentially performed to form an epitaxial growth substrate (semiconductor laminated structure forming step).

続いて、フォトレジストによるマスク２００をエピタキシャル成長基板のｐ側コンタクト層２８上にフォトリソグラフィー技術を用いて形成する（図２Ａ（ａ））。次に、マスク２００が形成された部分を除く一部の領域を、ｐ側コンタクト層２８からｎ側コンタクト層２２の表面までエッチングした後、マスク２００を除去する。これにより、ｎ側クラッド層２４からｐ側コンタクト層２８までの複数の化合物半導体層から構成されるメサ部分が形成され、ｎ側コンタクト層２２の表面の一部が露出する（図２Ａ（ｂ）、除去工程）。なお、除去工程においては、マスク２００が形成されていない部分のｎ側クラッド層２４からｐ側コンタクト層２８までを完全に除去することを目的として、ｎ側コンタクト層２２の一部までエッチングする。 Subsequently, a mask 200 made of a photoresist is formed on the p-side contact layer 28 of the epitaxial growth substrate by using a photolithography technique (FIG. 2A (a)). Next, after etching a part of the region excluding the portion where the mask 200 is formed from the p-side contact layer 28 to the surface of the n-side contact layer 22, the mask 200 is removed. Thereby, a mesa portion composed of a plurality of compound semiconductor layers from the n-side cladding layer 24 to the p-side contact layer 28 is formed, and a part of the surface of the n-side contact layer 22 is exposed (FIG. 2A (b)). , Removal step). In the removal step, etching is performed to a part of the n-side contact layer 22 for the purpose of completely removing the portion from the n-side cladding layer 24 to the p-side contact layer 28 where the mask 200 is not formed.

この後、ｎ側コンタクト層２２及びｐ側コンタクト層２８の表面の全体にｐコンタクト電極３０を形成する。すなわち、露出しているｎ側コンタクト層２２の表面、メサ部分の側面、及びｐ側コンタクト層２８の表面（すなわち、メサ部分の上面）を覆うように、ｐコンタクト電極３０を形成する。本実施形態においてｐコンタクト電極３０はＩＴＯであり、例えば、真空蒸着法を用いて形成することができる。そして、ｎ側コンタクト層２８のシート抵抗よりもｐコンタクト電極３０のシート抵抗が低くなるようにｐコンタクト電極３０を形成する。なお、ｐコンタクト電極３０は、スパッタリング法、ＣＶＤ法、蒸着法、又はゾルゲル法等により形成することもできる。そして、ｐコンタクト電極３０を残す領域にフォトレジストによるマスク２０２を形成する（図２Ａ（ｃ））。続いて、マスク２０２に被覆されていないｐコンタクト電極３０をエッチングする。これにより、ｐ側コンタクト層２８の所定領域にｐコンタクト電極３０が形成される（図２Ａ（ｄ）、ｐコンタクト電極形成工程）。 Thereafter, the p contact electrode 30 is formed on the entire surface of the n-side contact layer 22 and the p-side contact layer 28. That is, the p contact electrode 30 is formed so as to cover the exposed surface of the n-side contact layer 22, the side surface of the mesa portion, and the surface of the p-side contact layer 28 (that is, the upper surface of the mesa portion). In this embodiment, the p-contact electrode 30 is ITO, and can be formed by using, for example, a vacuum deposition method. Then, the p contact electrode 30 is formed so that the sheet resistance of the p contact electrode 30 is lower than the sheet resistance of the n-side contact layer 28. The p-contact electrode 30 can also be formed by a sputtering method, a CVD method, a vapor deposition method, a sol-gel method, or the like. Then, a photoresist mask 202 is formed in the region where the p-contact electrode 30 is to be left (FIG. 2A (c)). Subsequently, the p contact electrode 30 not covered with the mask 202 is etched. Thereby, the p-contact electrode 30 is formed in a predetermined region of the p-side contact layer 28 (FIG. 2A (d), p-contact electrode forming step).

図２Ｂ（ａ）は、ｎ電極及びｐバッファ電極を形成した後の縦断面図である。また、図２Ｂ（ｂ）は、第１の絶縁層を形成した後の縦断面図である。更に、図２Ｂ（ｃ）は、反射層及び第２の絶縁層を形成した後の縦断面図である。 FIG. 2B (a) is a longitudinal sectional view after forming the n-electrode and the p-buffer electrode. FIG. 2B (b) is a longitudinal sectional view after forming the first insulating layer. Further, FIG. 2B (c) is a longitudinal sectional view after the reflective layer and the second insulating layer are formed.

まず、真空蒸着法及びフォトリソグラフィー技術を用いて、ｎ電極４０ａ〜４０ｄをｎ側コンタクト層２２の表面の予め定められた一部の領域に形成する。更に、真空蒸着法及びフォトリソグラフィー技術を用いて、ｐバッファ電極４２ａ，４２ｂをｐ側コンタクト層２８上に設けられたｐコンタクト電極３０の表面の予め定められた一部の領域に形成する（図２Ｂ（ａ）、電極形成工程）。ｎ電極４０ａ〜４０ｄを構成する材料と、ｐバッファ電極４２ａ，４２ｂを構成する材料とは互いに異なっていても、同一であってもよい。両者の材料が同一である場合、ｎ電極４０ａ〜４０ｄと、ｐバッファ電極４２ａ，４２ｂとは同時に形成できる。なお、ｎ電極４０ａ〜４０ｄと、ｐバッファ電極４２ａ及びｐバッファ電極４２ｂとを形成した後、ｎ側コンタクト層２２とｎ電極４０ａ〜４０ｄとの間、並びにｐコンタクト電極３０とｐバッファ電極４２ａ，４２ｂとの間のオーミック接触と密着性とを確保すべく、所定の温度、所定の雰囲気下で、所定の時間の熱処理を施すこともできる。 First, the n electrodes 40 a to 40 d are formed in a predetermined part of the surface of the n-side contact layer 22 by using a vacuum deposition method and a photolithography technique. Further, the p buffer electrodes 42a and 42b are formed in a predetermined partial region on the surface of the p contact electrode 30 provided on the p side contact layer 28 by using a vacuum deposition method and a photolithography technique (see FIG. 2B (a), electrode formation step). The material constituting the n-electrodes 40a to 40d and the material constituting the p-buffer electrodes 42a and 42b may be different from each other or the same. When both materials are the same, n electrode 40a-40d and p buffer electrode 42a, 42b can be formed simultaneously. In addition, after forming the n electrodes 40a to 40d and the p buffer electrode 42a and the p buffer electrode 42b, between the n side contact layer 22 and the n electrodes 40a to 40d, and the p contact electrode 30 and the p buffer electrode 42a, In order to ensure ohmic contact and adhesion with 42b, a heat treatment can be performed for a predetermined time at a predetermined temperature and in a predetermined atmosphere.

続いて、ｎ電極４０ａ〜４０ｄ、並びにｐバッファ電極４２ａ，４２ｂを覆う絶縁層５０を形成する。具体的には、ｎ側コンタクト層２２、ｎ電極４０ａ〜４０ｄ、メサ部分、ｐコンタクト電極３０、並びにｐバッファ電極４２ａ，４２ｂを覆う第１の絶縁層５０ａを、プラズマＣＶＤ法により形成する（絶縁層形成工程における第１の絶縁層形成工程）。そして、第１の絶縁層５０ａの上であってｎ電極４０ａ〜４０ｄ、並びにｐバッファ電極４２ａ，４２ｂの上方を除く所定の領域に、真空蒸着法及びフォトリソグラフィー技術を用いて反射層６０を形成する（図２Ｂ（ｂ）、絶縁層形成工程における反射層形成工程）。次に、図２Ｂ（ｂ）の工程において形成された反射層６０の上側と、反射層６０が形成されていない部分の上側とに、プラズマＣＶＤ法を用いて第２の絶縁層５０ｂを形成する（図２Ｂ（ｃ）、絶縁層形成工程における第２の絶縁層形成工程）。これにより反射層６０が第２の絶縁層５０ｂにより被覆される。そして、第１の絶縁層５０ａと第２の絶縁層５０ｂとから、本実施形態に係る絶縁層５０が構成される。 Subsequently, an insulating layer 50 is formed to cover the n electrodes 40a to 40d and the p buffer electrodes 42a and 42b. Specifically, the first insulating layer 50a covering the n-side contact layer 22, the n electrodes 40a to 40d, the mesa portion, the p contact electrode 30, and the p buffer electrodes 42a and 42b is formed by plasma CVD (insulation). First insulating layer forming step in the layer forming step). Then, a reflective layer 60 is formed on the first insulating layer 50a in a predetermined region excluding the n-electrodes 40a to 40d and the p-buffer electrodes 42a and 42b using a vacuum deposition method and a photolithography technique. (FIG. 2B (b), reflective layer forming step in insulating layer forming step). Next, the second insulating layer 50b is formed using the plasma CVD method on the upper side of the reflective layer 60 formed in the step of FIG. 2B (b) and on the upper side of the portion where the reflective layer 60 is not formed. (FIG. 2B (c), second insulating layer forming step in the insulating layer forming step). As a result, the reflective layer 60 is covered with the second insulating layer 50b. The first insulating layer 50a and the second insulating layer 50b constitute the insulating layer 50 according to this embodiment.

図２Ｃ（ａ）は、絶縁層の一部に開口を形成した後の縦断面図である。更に、図２Ｃ（ｂ）は、バリア層及びはんだ層を形成した後の縦断面図である。 FIG. 2C (a) is a longitudinal sectional view after an opening is formed in a part of the insulating layer. Further, FIG. 2C (b) is a longitudinal sectional view after the barrier layer and the solder layer are formed.

続いて、絶縁層５０におけるｎ電極４０ａ〜４０ｄの上側部分と、ｐバッファ電極４２ａ，４２ｂの上側部分とを、フォトリソグラフィー技術及びエッチング技術を用いて除去する。これにより、ｐバッファ電極４２ａ，４２ｂの上にスルーホールである開口５２が形成されると共に、ｎ電極４０ａ〜４０ｄの上にスルーホールである開口５２が形成される（図２Ｃ（ａ）、開口形成工程）。 Subsequently, the upper portions of the n electrodes 40a to 40d and the upper portions of the p buffer electrodes 42a and 42b in the insulating layer 50 are removed by using a photolithography technique and an etching technique. Thereby, an opening 52 as a through hole is formed on the p buffer electrodes 42a and 42b, and an opening 52 as a through hole is formed on the n electrodes 40a to 40d (FIG. 2C (a), opening). Forming step).

次に、真空蒸着法及びフォトリソグラフィー技術を用いて、それぞれの開口５２の内側に、バリア層を形成する（バリア層形成工程）。ｎ電極４０ａ〜４０ｄ上の開口５２に形成されたバリア層はｎ電極４０ａ〜４０ｄに電気的に接続する。また、ｐバッファ電極４２ａ，４２ｂ上の開口５２に形成されたバリア層はｐバッファ電極４２ａ，４２ｂに電気的に接続する。続いて、バリア層の上にはんだ層を形成する（はんだ層形成工程）。これにより、バリア層とはんだ層とからなる接合電極７０が形成され、図２Ｃ（ｂ）に示す発光素子１が製造される。 Next, a barrier layer is formed inside each opening 52 by using a vacuum deposition method and a photolithography technique (barrier layer forming step). The barrier layer formed in the opening 52 on the n electrodes 40a to 40d is electrically connected to the n electrodes 40a to 40d. The barrier layer formed in the opening 52 on the p buffer electrodes 42a and 42b is electrically connected to the p buffer electrodes 42a and 42b. Subsequently, a solder layer is formed on the barrier layer (solder layer forming step). Thereby, the joining electrode 70 which consists of a barrier layer and a solder layer is formed, and the light emitting element 1 shown to FIG. 2C (b) is manufactured.

なお、ｎ電極４０ａ〜４０ｄ、並びにｐバッファ電極４２ａ，４２ｂはそれぞれ、スパッタリング法により形成することもできる。また、絶縁層５０は、化学気相成長法（Chemical Vapor Deposition : CVD）により形成することもできる。そして、以上の工程を経て形成された発光素子１は、導電性材料の配線パターンが予め形成されたセラミック等から構成される基板の所定の位置に、フリップチップボンディングにより実装される。そして、基板に実装された発光素子１を、エポキシ樹脂又はガラス等の封止材で一体として封止することにより、発光素子１を発光装置としてパッケージ化できる。 Each of the n electrodes 40a to 40d and the p buffer electrodes 42a and 42b can also be formed by a sputtering method. The insulating layer 50 can also be formed by chemical vapor deposition (CVD). The light emitting element 1 formed through the above steps is mounted by flip chip bonding on a predetermined position of a substrate made of ceramic or the like in which a wiring pattern of a conductive material is formed in advance. And the light emitting element 1 mounted on the board | substrate can be packaged as a light-emitting device by sealing integrally with sealing materials, such as an epoxy resin or glass.

（第１の実施の形態の効果）
本実施の形態に係る発光素子１は、同一面側にｎ電極及びｐバッファ電極が設けられる発光素子において、シート抵抗がｐコンタクト電極３０より高いｎ側コンタクト層２２に設けるｎ電極の数をｐバッファ電極の数より多くしたので、平面視における発光素子１の発光面積を大きくすること、更に電極での光吸収を減少させることを目的としてｎ電極のサイズを、例えば５０μｍ以下の径にしたとしても、発光素子１の順方向電圧の上昇を抑制することができる。また、発光素子１は、複数のｎ電極を設けることにより単数のｎ電極を備える場合に比べて、発光素子１に供給される電流をより均一に発光層２５に分散させることができる。更に、複数のｎ電極を設けることにより、発光素子１の静電気耐圧を向上させることができる。 (Effects of the first embodiment)
In the light emitting device 1 according to the present embodiment, in the light emitting device in which the n electrode and the p buffer electrode are provided on the same surface side, the number of n electrodes provided in the n side contact layer 22 having a sheet resistance higher than that of the p contact electrode 30 is p. Since the number of buffer electrodes is larger than the number of buffer electrodes, the size of the n electrode is set to, for example, a diameter of 50 μm or less for the purpose of increasing the light emitting area of the light emitting element 1 in plan view and further reducing light absorption at the electrodes. Also, an increase in the forward voltage of the light emitting element 1 can be suppressed. In addition, the light emitting element 1 can disperse the current supplied to the light emitting element 1 more uniformly in the light emitting layer 25 as compared with the case where a single n electrode is provided by providing a plurality of n electrodes. Furthermore, the electrostatic withstand voltage of the light emitting element 1 can be improved by providing a plurality of n electrodes.

また、本実施の形態に係る発光素子１は、ｎ側コンタクト層２２のシート抵抗をｐコンタクト電極３０のシート抵抗より小さくすることを要さないので、ｎ側コンタクト層２２のシート抵抗を低下させることを目的として、ｎ側コンタクト層２２の厚さを厚くすること、キャリア濃度を増加させることを要さない。したがって、ｎ側コンタクト層２２の厚さを厚くすることに起因して、発光素子の製造プロセスにおいて半導体積層構造が形成された基板が反ることがなく、また、キャリア濃度を増加させることに起因してエピタキシャル成長中の半導体層の表面が荒れることを防止できる。 Further, since the light emitting element 1 according to the present embodiment does not require the sheet resistance of the n-side contact layer 22 to be smaller than the sheet resistance of the p-contact electrode 30, the sheet resistance of the n-side contact layer 22 is reduced. For this purpose, it is not necessary to increase the thickness of the n-side contact layer 22 and increase the carrier concentration. Therefore, due to the increase in the thickness of the n-side contact layer 22, the substrate on which the semiconductor multilayer structure is formed does not warp in the manufacturing process of the light-emitting element, and the carrier concentration increases. Thus, the surface of the semiconductor layer during epitaxial growth can be prevented from being roughened.

［第２の実施の形態］
図３は、本発明の第２の実施の形態に係る発光素子の上面の概要を示す。 [Second Embodiment]
FIG. 3 shows an outline of the upper surface of the light emitting device according to the second embodiment of the present invention.

第２の実施の形態に係る発光素子２は、第１の実施の形態に係る発光素子１とは電極の数及び配置が異なる点を除き、略同一の構成及び機能を有する。したがって、相違点を除き詳細な説明は省略する。 The light emitting element 2 according to the second embodiment has substantially the same configuration and function except that the number and arrangement of electrodes are different from those of the light emitting element 1 according to the first embodiment. Therefore, a detailed description is omitted except for differences.

第２の実施の形態に係る発光素子２は平面視にて略正方形に形成され、ｐバッファ電極４２ａ，４２ｂは、この正方形の中線上に設けられる。そして、この中線を軸１００に規定する。複数のｎ電極は、この軸１００を挟んだ位置であって、軸１００からの距離が同一になる位置に設けられる。本実施形態においては、６つのｎ電極４０ａ〜４０ｆと、２つのｐバッファ電極４２ａ，４２ｂが形成され、３つのｎ電極４０ａ〜４０ｃが軸１００の一方（図３中の上側）に配置され、３つのｎ電極４０ｄ〜４０ｆが軸１００の他方（図３中の下側）に配置されている。例えば、左上のｎ電極４０ａと左下のｎ電極４０ｄとは軸１００を挟んで互いに反対の位置であって、軸１００からの距離が同一の位置に設けられる。つまり、左上のｎ電極４０ａと左下のｎ電極４０ｄとは軸１００を対称軸として線対称の位置に設けられ、１つの対をなす。また、中央上のｎ電極４０ｂと中央下のｎ電極４０ｅも対をなし、右上のｎ電極４０ｃと右下のｎ電極４０ｄも対をなしている。 The light emitting element 2 according to the second embodiment is formed in a substantially square shape in plan view, and the p buffer electrodes 42a and 42b are provided on the middle line of the square. The middle line is defined on the axis 100. The plurality of n-electrodes are provided at positions where the axis 100 is sandwiched and at the same distance from the axis 100. In the present embodiment, six n electrodes 40a to 40f and two p buffer electrodes 42a and 42b are formed, and the three n electrodes 40a to 40c are arranged on one side of the shaft 100 (the upper side in FIG. 3). Three n-electrodes 40d to 40f are arranged on the other side of the shaft 100 (the lower side in FIG. 3). For example, the upper left n-electrode 40a and the lower left n-electrode 40d are opposite to each other with the shaft 100 in between, and are provided at the same distance from the shaft 100. That is, the upper left n-electrode 40a and the lower left n-electrode 40d are provided in a line-symmetrical position with the axis 100 as the axis of symmetry and form a pair. In addition, the upper center n-electrode 40b and the lower center n-electrode 40e make a pair, and the upper-right n-electrode 40c and the lower-right n-electrode 40d also make a pair.

そして、本実施形態では、対をなすｎ電極同士を結ぶ線と軸１００との交点から外れた位置にｐバッファ電極４２ａ，４２ｂが設けられている。具体的には、左側のｐバッファ電極４２ａは、左上のｎ電極４０ａと左下のｎ電極４０ｄとを結ぶ線と軸１００との交点から、左上のｎ電極４０ａと中央上のｎ電極４０ｂとの間隔の半分の距離だけ発光素子２の中心側にずれた位置に設けられる。右側のｐバッファ電極４２ｂは、右上のｎ電極４０ｃと右下のｎ電極４０ｆとを結ぶ線と軸１００との交点から、右上のｎ電極４０ｃと中央上のｎ電極４０ｂとの間隔の半分の距離だけ発光素子２の中心側にずれた位置に設けられる。 In this embodiment, the p buffer electrodes 42 a and 42 b are provided at positions deviating from the intersection of the axis 100 and the line connecting the paired n electrodes. Specifically, the p buffer electrode 42a on the left side is defined by the intersection of the axis 100 and the line connecting the upper left n electrode 40a and the lower left n electrode 40d and the upper left n electrode 40a and the upper n electrode 40b. It is provided at a position shifted toward the center of the light emitting element 2 by a half distance. The p buffer electrode 42b on the right side is half the distance between the upper right n electrode 40c and the upper n electrode 40b from the intersection of the axis 100 and the line connecting the upper right n electrode 40c and the lower right n electrode 40f. It is provided at a position shifted toward the center of the light emitting element 2 by a distance.

［第３の実施の形態］
図４は、本発明の第３の実施の形態に係る発光素子の上面の概要を示す。 [Third Embodiment]
FIG. 4 shows an outline of the upper surface of the light emitting device according to the third embodiment of the present invention.

第３の実施の形態に係る発光素子３は、第１の実施の形態に係る発光素子１とは電極の数及び配置が異なる点を除き、略同一の構成及び機能を有する。したがって、相違点を除き詳細な説明は省略する。 The light emitting element 3 according to the third embodiment has substantially the same configuration and function except that the number and arrangement of electrodes are different from those of the light emitting element 1 according to the first embodiment. Therefore, a detailed description is omitted except for differences.

第３の実施の形態に係る発光素子３は平面視にて略正方形に形成され、ｐバッファ電極４２は、この正方形の中心に１つ設けられる。そして、ｐバッファ電極４２を通る直線であって、この正方形の一辺に平行な直線（例えば、この正方形の中線）を軸１００として規定する。複数のｎ電極は、この軸１００を挟んだ位置であって、軸１００からの距離が同一になる位置に設けられる。本実施形態においては、４つのｎ電極４０ａ〜４０ｄが設けられ、例えば、左上のｎ電極４０ａと左下ｎ電極４０ｃとは軸１００を挟んで互いに反対の位置であって、軸１００からの距離が同一の位置に設けられて１つの対をなす。つまり、左上のｎ電極４０ａと左下のｎ電極４０ｃとは軸１００を対称軸として線対称の位置に設けられる。右上のｎ電極４０ｂと右下のｎ電極４０ｄとの関係も同様である。更に、本実施形態において左上のｎ電極４０ａと右下のｎ電極４０ｄと、右上のｎ電極４０ｂと左下のｎ電極４０ｃは、ｐバッファ電極４２を対称中心として点対称の位置に設けられる。 The light emitting element 3 according to the third embodiment is formed in a substantially square shape in plan view, and one p buffer electrode 42 is provided at the center of the square. A straight line passing through the p buffer electrode 42 and parallel to one side of the square (for example, the middle line of the square) is defined as the axis 100. The plurality of n-electrodes are provided at positions where the axis 100 is sandwiched and at the same distance from the axis 100. In the present embodiment, four n electrodes 40a to 40d are provided. For example, the upper left n electrode 40a and the lower left n electrode 40c are at positions opposite to each other with the axis 100 in between, and the distance from the axis 100 is One pair is provided at the same position. In other words, the upper left n-electrode 40a and the lower left n-electrode 40c are provided in line-symmetric positions with the axis 100 as the axis of symmetry. The relationship between the upper right n-electrode 40b and the lower right n-electrode 40d is the same. Furthermore, in the present embodiment, the upper left n electrode 40a, the lower right n electrode 40d, the upper right n electrode 40b, and the lower left n electrode 40c are provided at point-symmetrical positions with the p buffer electrode 42 as the center of symmetry.

［第４の実施の形態］
図５は、本発明の第４の実施の形態に係る発光素子の上面の概要を示す。 [Fourth Embodiment]
FIG. 5 shows an outline of the upper surface of a light emitting device according to the fourth embodiment of the present invention.

第４の実施の形態に係る発光素子４は、第１の実施の形態に係る発光素子１とは電極の数及び配置が異なる点を除き、略同一の構成及び機能を有する。したがって、相違点を除き詳細な説明は省略する。 The light emitting element 4 according to the fourth embodiment has substantially the same configuration and function except that the number and arrangement of electrodes are different from those of the light emitting element 1 according to the first embodiment. Therefore, a detailed description is omitted except for differences.

第４の実施の形態に係る発光素子４は平面視にて略正方形に形成され、この正方形の一辺を三等分する第１軸１０２及び第２軸１０４上にそれぞれ複数のｐバッファ電極が設けられる。具体的に、左右へ延びる第１軸１０２上に２つのｐバッファ電極４２ａ，４２ｂが設けられ１つのグループをなし、左右へ延びる第２軸１０４上に２つのｐバッファ電極４２ｃ，４２ｄが設けられ１つのグループをなす。複数のｎ電極は、第１軸１０２又は第２軸１０４を挟んだ位置であって、第１軸１０２又は第２軸１０４からの距離が同一になる位置に設けられる。具体的には、ｎ電極は、第１軸１０２の上方と、第１軸１０２と第２軸１０４の間と、第２軸１０４の下方とに、左右に並んで３つずつ配置される。例えば、上段左のｎ電極４０ａと中段左のｎ電極４０ｄとは第１軸１０２を挟んで互いに反対の位置であって、第１軸１０２からの距離が同一の位置に設けられる。つまり、上段左のｎ電極４０ａと中段左のｎ電極４０ｄとは第１軸１０２を対称軸として線対称の位置に設けられて１つの対をなす。なお、本実施形態においてｎ電極が「１つの対をなす」という場合における対をなすｎ電極は、ある軸からの距離が最短の位置に設けられるｎ電極同士をいう。 The light emitting element 4 according to the fourth embodiment is formed in a substantially square shape in plan view, and a plurality of p buffer electrodes are provided on each of the first axis 102 and the second axis 104 that divide one side of the square into three equal parts. It is done. Specifically, two p buffer electrodes 42a and 42b are provided on the first shaft 102 extending left and right to form one group, and two p buffer electrodes 42c and 42d are provided on the second shaft 104 extending left and right. Form a group. The plurality of n-electrodes are provided at positions where the first axis 102 or the second axis 104 is sandwiched and at the same distance from the first axis 102 or the second axis 104. Specifically, three n electrodes are arranged side by side on the left and right above the first shaft 102, between the first shaft 102 and the second shaft 104, and below the second shaft 104. For example, the upper left n-electrode 40a and the middle left n-electrode 40d are located at positions opposite to each other with the first axis 102 in between, and the distance from the first axis 102 is the same. That is, the upper left n-electrode 40a and the middle left n-electrode 40d are provided in a line-symmetrical position with the first axis 102 as the axis of symmetry to form a pair. In the present embodiment, the n electrodes forming a pair in the case where the n electrodes form “one pair” refer to n electrodes provided at the shortest distance from a certain axis.

同様にして、上段中央のｎ電極４０ｂと中段中央のｎ電極４０ｅと、上段右のｎ電極４０ｃと中段右のｎ電極４０ｆとはそれぞれ、第１軸１０２を対称軸として線対称の位置に設けられる。そして、上段中央のｎ電極４０ｂと中段中央のｎ電極４０ｅとで１つの対をなし、上段右のｎ電極４０ｃと中段右のｎ電極４０ｆとで１つの対をなす。同様にして、中段左のｎ電極４０ｄと下段左のｎ電極４０ｇと、中段中央のｎ電極４０ｅと下段中央のｎ電極４０ｈと、中段右のｎ電極４０ｆと下段右のｎ電極４０ｉとはそれぞれ、第２軸１０４を対称軸として線対称の位置に設けられ、それぞれ１つの対をなす。 Similarly, the upper middle n-electrode 40b, the middle middle n-electrode 40e, the upper right n-electrode 40c, and the middle right n-electrode 40f are provided in line-symmetric positions with the first axis 102 as the symmetry axis. It is done. Then, the upper middle n electrode 40b and the middle middle n electrode 40e form a pair, and the upper right n electrode 40c and the middle right n electrode 40f form a pair. Similarly, the middle left n-electrode 40d, the lower left n-electrode 40g, the middle middle n-electrode 40e, the lower middle n-electrode 40h, the middle right n-electrode 40f and the lower right n-electrode 40i are respectively The second axis 104 is provided at a line-symmetrical position with respect to the axis of symmetry, and each forms a pair.

また、本実施形態では、第１軸１０２を対称軸として線対称の位置に設けられるｎ電極同士を結ぶ線と第１軸１０２との交点から外れた位置に、第１軸１０２上のｐバッファ電極４２ａ，４２ｂが設けられている。第２軸１０４上のｐバッファ電極４２ｃ，４２ｄについても同様である。 Further, in the present embodiment, the p buffer on the first axis 102 is located at a position deviated from the intersection of the first axis 102 and a line connecting n electrodes provided at line-symmetric positions with the first axis 102 as the axis of symmetry. Electrodes 42a and 42b are provided. The same applies to the p buffer electrodes 42c and 42d on the second shaft 104.

［第５の実施の形態］
図６（ａ）は、本発明の第５の実施の形態に係る発光素子の上面の概要を示し、図６（ｂ）は、本発明の第５の実施の形態に係る発光素子の変形例の上面の概要を示す。 [Fifth Embodiment]
FIG. 6A shows an outline of the upper surface of the light emitting device according to the fifth embodiment of the present invention, and FIG. 6B shows a modification of the light emitting device according to the fifth embodiment of the present invention. An outline of the top surface of is shown.

第５の実施の形態に係る発光素子５及び６は、第１の実施の形態に係る発光素子１とは平面視における素子形状が異なる点を除き、略同一の構成及び機能を有する。したがって、相違点を除き詳細な説明は省略する。 The light emitting elements 5 and 6 according to the fifth embodiment have substantially the same configuration and function except that the light emitting element 1 according to the first embodiment has a different element shape in plan view. Therefore, a detailed description is omitted except for differences.

図６（ａ）を参照すると、第５の実施の形態に係る発光素子５は、平面視にて略長方形状に形成される。そして、ｐバッファ電極４２は、この長方形の２本の対角線の交点に対応する位置に設けられる。ここで、この長方形の短辺に平行な線であって、ｐバッファ電極４２を通る線を軸１００として規定する。２つのｎ電極４０ａ，４０ｂが、この軸１００を対称軸として線対称の位置に設けられる。また、第５の実施の形態においては、各ｎ電極４０ａ，４０ｂとｐバッファ電極４２とは直線的に設けられる。 Referring to FIG. 6A, the light emitting element 5 according to the fifth embodiment is formed in a substantially rectangular shape in plan view. The p buffer electrode 42 is provided at a position corresponding to the intersection of the two diagonal lines of the rectangle. Here, a line parallel to the short side of the rectangle and passing through the p buffer electrode 42 is defined as the axis 100. Two n-electrodes 40a and 40b are provided at positions symmetrical with respect to the axis 100 as a symmetry axis. In the fifth embodiment, the n electrodes 40a and 40b and the p buffer electrode 42 are provided linearly.

また、図６（ｂ）を参照すると、第５の実施の形態の変形例に係る発光素子６は、平面視にて略長方形状に形成される。そして、４つのｐバッファ電極４２ａ〜４２ｄが、この長方形の短辺の中線上に直線的に設けられる。この中線を、対称の軸１０６として、計８つのｎ電極４０ａ〜４０ｈが、軸１０６について対称の位置に設けられる。第５の実施の形態の変形例においては、対をなす２つのｎ電極とｐバッファ電極とは直線的に設けられる。 6B, the light emitting element 6 according to the modification of the fifth embodiment is formed in a substantially rectangular shape in plan view. And four p buffer electrodes 42a-42d are linearly provided on the middle line of this rectangular short side. A total of eight n-electrodes 40 a to 40 h are provided at symmetrical positions with respect to the axis 106, with this middle line as the symmetrical axis 106. In the modification of the fifth embodiment, the two n electrodes and the p buffer electrode forming a pair are provided linearly.

以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 While the embodiments of the present invention have been described above, the embodiments described above do not limit the invention according to the claims. In addition, it should be noted that not all the combinations of features described in the embodiments are essential to the means for solving the problems of the invention.

１、２、３、４、５、６発光素子
１０サファイア基板
２０バッファ層
２２ｎ側コンタクト層
２３ｎ型半導体層
２４ｎ側クラッド層
２５発光層
２６ｐ側クラッド層
２７ｐ型半導体層
２８ｐ側コンタクト層
３０ｐコンタクト電極
４０ａ、４０ｂ、４０ｃ、４０ｄ、４０ｅｎ電極
４０ｆ、４０ｇ、４０ｈ、４０ｉｎ電極
４２ａ、４２ｂ、４２ｃ、４２ｄｐバッファ電極
５０絶縁層
５０ａ第１の絶縁層
５０ｂ第２の絶縁層
５２開口
６０反射層
７０接合電極
７０ａ、７０ｂ、７０ｃ接合電極
７１接合電極
７２、７２ａ、７２ｂ接合電極
１００、１０２、１０４、１０６軸
２００、２０２マスク 1, 2, 3, 4, 5, 6 Light-emitting element 10 Sapphire substrate 20 Buffer layer 22 n-side contact layer 23 n-type semiconductor layer 24 n-side cladding layer 25 light-emitting layer 26 p-side cladding layer 27 p-type semiconductor layer 28 p-side Contact layer 30 p contact electrode 40a, 40b, 40c, 40d, 40en electrode 40f, 40g, 40h, 40in electrode 42a, 42b, 42c, 42d p buffer electrode 50 insulation layer 50a first insulation layer 50b second insulation Layer 52 Opening 60 Reflective layer 70 Joining electrode 70a, 70b, 70c Joining electrode 71 Joining electrode 72, 72a, 72b Joining electrode 100, 102, 104, 106 Axis 200, 202 Mask

Claims

A first conductive type first semiconductor layer, a light emitting layer, and a second conductive type second semiconductor layer different from the first conductive type are stacked, and the second semiconductor layer and a part of the light emitting layer are formed. A semiconductor multilayer structure made of a nitride compound semiconductor that has been removed to expose the first semiconductor layer;
A p-contact electrode in ohmic contact with the second semiconductor layer;
A point-like second electrode in ohmic contact with the p-contact electrode;
A light emitting device comprising: a plurality of point-like first electrodes that are in ohmic contact with an exposed portion of the first semiconductor layer and are larger in number than the second electrodes.

The first semiconductor layer is an n-type semiconductor layer;
The second semiconductor layer is a p-type semiconductor layer;
The light emitting device according to claim 1, wherein the n-type semiconductor layer has a sheet resistance higher than a sheet resistance of the p-contact electrode.

The first electrode is an n-electrode, the second electrode is a p-buffer electrode,
The light emitting device according to claim 2, wherein there are a plurality of portions having a shortest distance in plan view between the n electrode and the p buffer electrode.

4. The light emitting device according to claim 3, wherein the plurality of n electrodes form at least one pair provided at a line-symmetrical position with an axis passing through the p-buffer electrode as a symmetry axis in plan view.

A plurality of the p buffer electrodes form at least one group arranged linearly on the p contact electrode;
The light emitting device according to claim 4, wherein the plurality of n electrodes are provided at positions symmetrical with respect to the symmetry axis.

One p buffer electrode is provided on the p contact electrode,
The light emitting element according to claim 3, wherein the plurality of n electrodes are provided at point-symmetrical positions with the p buffer electrode as a center of symmetry.