KR102320866B1 - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR102320866B1
KR102320866B1 KR1020150046284A KR20150046284A KR102320866B1 KR 102320866 B1 KR102320866 B1 KR 102320866B1 KR 1020150046284 A KR1020150046284 A KR 1020150046284A KR 20150046284 A KR20150046284 A KR 20150046284A KR 102320866 B1 KR102320866 B1 KR 102320866B1
Authority
KR
South Korea
Prior art keywords
layer
thickness
light emitting
substrate
disposed
Prior art date
Application number
KR1020150046284A
Other languages
Korean (ko)
Other versions
KR20160118039A (en
Inventor
홍준희
임범진
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150046284A priority Critical patent/KR102320866B1/en
Publication of KR20160118039A publication Critical patent/KR20160118039A/en
Application granted granted Critical
Publication of KR102320866B1 publication Critical patent/KR102320866B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예의 발광 소자는 기판과, 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제1 및 제2 도전형 반도체층과 각각 연결되는 제1 및 제2 전극 및 기판의 상부면 또는 측부면 중 적어도 한 곳에 배치되는 광 추출층을 포함한다.The light emitting device of the embodiment includes a substrate, a light emitting structure disposed under the substrate, a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and a first and second conductivity type semiconductor layers respectively connected to the first and second conductivity type semiconductor layers and a light extraction layer disposed on at least one of the first and second electrodes and a top surface or a side surface of the substrate.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}Light emitting device and light emitting device package {Light emitting device and light emitting device package}

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.The embodiment relates to a light emitting device and a light emitting device package.

발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.A light emitting diode (LED: Light Emitting Diode) is a type of semiconductor device used as a light source or converts electricity into infrared or light by using the characteristics of a compound semiconductor.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광소자의 핵심 소재로 각광을 받고 있다.BACKGROUND ART Group III-V nitride semiconductors are attracting attention as a core material for light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since these light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting fixtures such as incandescent and fluorescent lamps, they have excellent eco-friendliness, and have advantages such as long lifespan and low power consumption characteristics. are replacing them

발광 다이오드를 포함하는 기존의 발광 소자 패키지의 경우 광 추출 효율을 향상시키기 위한 다양한 방법들이 연구되고 있다.In the case of a conventional light emitting device package including a light emitting diode, various methods for improving light extraction efficiency are being studied.

실시 예는 개선된 광 추출 효율을 갖는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package having improved light extraction efficiency.

일 실시 예에 의한 발광 소자는, 기판; 상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 및 제2 도전형 반도체층과 각각 연결되는 제1 및 제2 전극; 및 상기 기판의 상부면 또는 측부면 중 적어도 한 곳에 배치되는 광 추출층을 포함할 수 있다.A light emitting device according to an embodiment includes a substrate; a light emitting structure disposed under the substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; first and second electrodes respectively connected to the first and second conductivity-type semiconductor layers; and a light extraction layer disposed on at least one of an upper surface or a side surface of the substrate.

예를 들어, 상기 광 추출층은 상기 기판의 상부면에 배치되며 제1 두께를 갖는 상부층; 상기 기판의 우측면에 배치되며 제2 두께를 갖는 우측부층; 또는 상기 기판의 좌측면에 배치되며 제3 두께를 갖는 좌측부층 중 적어도 하나를 포함할 수 있다. 상기 제1 두께, 상기 제2 두께 또는 상기 제3 두께 중 적어도 2개는 서로 다를 수 있다. 상기 제1 두께와 상기 제2 두께는 다르고 상기 제1 두께와 상기 제3 두께는 다르고, 상기 제2 두께와 상기 제3 두께는 서로 동일할 수 있다. 상기 제1 두께와 상기 제2 두께 간의 제1 두께차 및 상기 제1 두께와 상기 제3 두께 간의 제2 두께차 각각은 2 ㎛ 내지 3 ㎛일 수 있다.For example, the light extraction layer may include an upper layer disposed on the upper surface of the substrate and having a first thickness; a right side layer disposed on the right side of the substrate and having a second thickness; Alternatively, it may include at least one of a left sub-layer disposed on the left side of the substrate and having a third thickness. At least two of the first thickness, the second thickness, or the third thickness may be different from each other. The first thickness and the second thickness may be different, the first thickness and the third thickness may be different, and the second thickness and the third thickness may be the same. Each of the first thickness difference between the first thickness and the second thickness and the second thickness difference between the first thickness and the third thickness may be 2 μm to 3 μm.

예를 들어, 상기 제1 두께는 상기 제2 두께보다 크고, 상기 제1 두께는 상기 제3 두께보다 클 수 있다. 상기 제1 두께, 상기 제2 두께 및 상기 제3 두께 각각은 1 ㎛ 내지 10 ㎛일 수 있다.For example, the first thickness may be greater than the second thickness, and the first thickness may be greater than the third thickness. Each of the first thickness, the second thickness, and the third thickness may be 1 μm to 10 μm.

예를 들어, 상기 우측부층은 상기 기판의 상기 우측면 전체에 배치되고, 상기 좌측부층은 상기 기판의 상기 좌측면 전체에 배치될 수 있다. 또는, 상기 우측부층은 상기 기판의 상기 우측면의 일부에 배치되고, 상기 좌측부층은 상기 기판의 상기 좌측면의 일부에 배치될 수도 있다.For example, the right sub-layer may be disposed on the entire right side of the substrate, and the left sub-layer may be disposed on the entire left side of the substrate. Alternatively, the right sublayer may be disposed on a portion of the right side of the substrate, and the left sublayer may be disposed on a portion of the left side of the substrate.

예를 들어, 상기 우측부층 및 상기 좌측부층 각각은 상기 기판의 상기 상부면으로부터 최소 20 ㎛ 지점까지 배치될 수 있다. 상기 우측부층과 상기 좌측부층은 상기 기판을 중심으로 상기 발광 구조물의 두께 방향과 직교하는 방향으로 대칭인 단면 형상을 가질 수 있다. 상기 상부층은 상기 기판의 상기 상부면 전체에 배치될 수 있다.For example, each of the right sub-layer and the left sub-layer may be disposed at least 20 μm from the upper surface of the substrate. The right side layer and the left side layer may have a symmetrical cross-sectional shape in a direction perpendicular to a thickness direction of the light emitting structure with respect to the substrate. The upper layer may be disposed on the entire upper surface of the substrate.

예를 들어, 상기 상부층, 상기 좌측부층 또는 상기 우측부층 중 적어도 하나는 러프니스를 가질 수 있다. 상기 광 추출층은 투광성 물질을 포함할 수도 있고, 절연성 물질 또는 금속 물질 중 적어도 하나를 포함할 수도 있다. 상기 광 추출층은 SiO2, TiO2 또는 SiN 중 적어도 하나를 포함할 수 있다.For example, at least one of the upper layer, the left sublayer, and the right sublayer may have roughness. The light extraction layer may include a light-transmitting material, or may include at least one of an insulating material and a metal material. The light extraction layer may include at least one of SiO 2 , TiO 2 , or SiN.

예를 들어, 상기 광 추출층의 제1 굴절률은 아래와 같을 수 있다.For example, the first refractive index of the light extraction layer may be as follows.

Figure 112015032093311-pat00001
Figure 112015032093311-pat00001

여기서, Δn은 상기 기판의 제2 굴절률로부터 상기 발광 소자로부터 출사되는 광이 만나는 매질의 제3 굴절률을 감산한 값이고, n1은 상기 광 추출층의 상기 제1 굴절률을 나타낸다.Here, Δn is a value obtained by subtracting a third refractive index of a medium in which light emitted from the light emitting device meets from the second refractive index of the substrate, and n 1 represents the first refractive index of the light extraction layer.

예를 들어, 상기 광 추출층의 굴절률은 상기 기판의 굴절률의 0.8배일 수 있다. 상기 광 추출층의 굴절률은 1.3 내지 1.4일 수 있다. 상기 광 추출층은 코팅된 형태 또는 증착된 형태로 배치될 수 있다.For example, the refractive index of the light extraction layer may be 0.8 times the refractive index of the substrate. The refractive index of the light extraction layer may be 1.3 to 1.4. The light extraction layer may be disposed in a coated form or a deposited form.

다른 실시 예에 의한 발광 소자 패키지는, 상기 발광 소자; 상기 발광 구조물의 두께 방향과 직교하는 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임; 상기 제1 리드 프레임과 상기 제1 전극 사이에 배치된 제1 솔더부; 및 상기 제2 리드 프레임과 상기 제2 전극 사이에 배치된 제2 솔더부를 포함할 수 있다.A light emitting device package according to another embodiment includes the light emitting device; first and second lead frames electrically spaced apart from each other in a direction orthogonal to a thickness direction of the light emitting structure; a first solder portion disposed between the first lead frame and the first electrode; and a second solder portion disposed between the second lead frame and the second electrode.

실시 예에 따른 발광 소자 및 발광 소자 패키지는 개선된 광 변환 효율을 가지며 외부의 수분이나 파티클로부터 기판을 보호할 수도 있다.The light emitting device and the light emitting device package according to the embodiment may have improved light conversion efficiency and may protect the substrate from external moisture or particles.

도 1은 일 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 2는 광 추출층의 두께에 따른 발광 소자의 광의 세기를 나타내는 그래프이다.
도 3a 및 도 3b는 상부층의 제1 길이에 따른 발광 소자의 배광 분포를 나타낸다.
도 4는 우측부층과 좌측부층의 각 길이에 따른 발광 소자의 광의 세기를 나타내는 그래프이다.
도 5는 광 추출층의 제1 굴절률에 따른 발광 소자의 광의 세기를 나타내는 그래프이다.
도 6은 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 7a 및 도 7b는 비교 례와 실시 예에 의한 발광 소자에서 광 출사면을 나타내는 사진이다.
도 8a 내지 도 8h는 실시 예에 의한 발광 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 9는 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.1 is a cross-sectional view of a light emitting device according to an embodiment.
2 is a graph showing the intensity of light of the light emitting device according to the thickness of the light extraction layer.
3A and 3B show the light distribution of the light emitting device along the first length of the upper layer.
4 is a graph showing the light intensity of the light emitting device according to the respective lengths of the right sub-layer and the left sub-layer.
5 is a graph illustrating light intensity of a light emitting device according to a first refractive index of a light extraction layer.
6 is a cross-sectional view of a light emitting device according to another embodiment.
7A and 7B are photographs showing light emitting surfaces in light emitting devices according to Comparative Examples and Examples.
8A to 8H are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment.
9 is a cross-sectional view of a light emitting device package according to an embodiment.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings to help the understanding of the present invention by giving examples, and to explain the present invention in detail. However, the embodiments according to the present invention may be modified in various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described in detail below. The embodiments of the present invention are provided to more completely explain the present invention to those of ordinary skill in the art.

본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case where it is described as being formed on "up (above)" or "under (on or under)" of each element, upper (upper) or lower (lower) (on or under) includes both elements in which two elements are in direct contact with each other or one or more other elements are disposed between the two elements indirectly. In addition, when expressed as "up (up)" or "down (on or under)", it may include a meaning of not only an upward direction but also a downward direction based on one element.

또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.Also, as used hereinafter, relational terms such as "first" and "second," "upper/upper/above" and "lower/lower/below" refer to any physical or logical relationship or It may be used only to distinguish one entity or element from another, without requiring or implying an order.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not fully reflect the actual size.

도 1은 일 실시 예에 의한 발광 소자(100A)의 단면도를 나타낸다.1 is a cross-sectional view of a light emitting device 100A according to an embodiment.

도 1을 참조하면, 발광 소자(100A)는 기판(110), 발광 구조물(120), 제1 전극(130), 제2 전극(140), 절연층(150), 제1 및 제2 본딩 패드(162, 164) 및 광 추출층(170)을 포함할 수 있다.Referring to FIG. 1 , the light emitting device 100A includes a substrate 110 , a light emitting structure 120 , a first electrode 130 , a second electrode 140 , an insulating layer 150 , and first and second bonding pads. ( 162 , 164 ) and a light extraction layer 170 .

여기서, 제1 및 제2 본딩 패드(162, 164)는 편의상 발광 소자(100A)의 구성 요소에 속하는 것으로 설명하지만, 후술되는 발광 소자 패키지(200)의 구성 요소에 속할 수도 있다.Here, the first and second bonding pads 162 and 164 are described as belonging to the components of the light emitting device 100A for convenience, but may also belong to the components of the light emitting device package 200 to be described later.

기판(110) 아래에 발광 구조물(120)이 배치된다. 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다. 또한, 활성층(124)에서 방출된 광이 발광 소자(100A)로부터 탈출함을 도울 수 있도록 예를 들어, 기판(110)은 패턴(112)을 갖는 PSS(Patterned Sapphire Substrate)일 수 있으나, 실시 예는 이에 국한되지 않는다.The light emitting structure 120 is disposed under the substrate 110 . The substrate 110 may include a conductive material or a non-conductive material. For example, the substrate 110 may include at least one of sapphire (Al 2 0 3 ), GaN, SiC, ZnO, GaP, InP, Ga 2 0 3 , GaAs, and Si. In addition, for example, the substrate 110 may be a PSS (Patterned Sapphire Substrate) having a pattern 112 to help light emitted from the active layer 124 escape from the light emitting device 100A. is not limited thereto.

기판(110)과 발광 구조물(120) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 이들(110, 120) 사이에 버퍼층(또는, 전이층)(미도시)이 배치될 수 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.In order to improve the difference in coefficient of thermal expansion and lattice mismatch between the substrate 110 and the light emitting structure 120 , a buffer layer (or a transition layer) (not shown) may be disposed between the substrate 110 and the light emitting structure 120 . The buffer layer may include, for example, at least one material selected from the group consisting of Al, In, N, and Ga, but is not limited thereto. In addition, the buffer layer may have a single-layer or multi-layer structure.

발광 구조물(120)은 기판(110) 아래에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.The light emitting structure 120 may include a first conductivity type semiconductor layer 122 , an active layer 124 , and a second conductivity type semiconductor layer 126 sequentially disposed under the substrate 110 .

제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity-type semiconductor layer 122 may be implemented as a compound semiconductor of group III-V or group II-VI doped with a first conductivity-type dopant. When the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer, the first conductivity-type dopant is an n-type dopant and may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.For example, the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It may include a semiconductor material. The first conductivity type semiconductor layer 122 may include any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.The active layer 124 is disposed between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126 , and includes electrons (or holes) injected through the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 122 . This is a layer in which holes (or electrons) injected through the two-conductivity semiconductor layer 126 meet each other and emit light having an energy determined by an energy band intrinsic to the material constituting the active layer 124 . The active layer 124 may include at least one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. can be formed into one.

활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.The well layer/barrier layer of the active layer 124 may be formed of any one or more pair structure of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs (InGaAs)/AlGaAs, GaP (InGaP)/AlGaP. However, the present invention is not limited thereto. The well layer may be formed of a material having a bandgap energy lower than the bandgap energy of the barrier layer.

활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive cladding layer (not shown) may be formed on and/or below the active layer 124 . The conductive clad layer may be formed of a semiconductor having a higher bandgap energy than that of the barrier layer of the active layer 124 . For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure. In addition, the conductivity-type cladding layer may be doped with n-type or p-type.

제2 도전형 반도체층(126)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있다. Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity type semiconductor layer 126 is disposed under the active layer 124 and may be formed of a semiconductor compound. It may be implemented as a compound semiconductor of group III-V or group II-VI. For example, the second conductivity type semiconductor layer 126 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) may include. The second conductivity type semiconductor layer 126 may be doped with a second conductivity type dopant. When the second conductivity-type semiconductor layer 126 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수도 있다.The first conductivity-type semiconductor layer 122 may be implemented as an n-type semiconductor layer, and the second conductivity-type semiconductor layer 126 may be implemented as a p-type semiconductor layer. Alternatively, the first conductivity-type semiconductor layer 122 may be implemented as a p-type semiconductor layer, and the second conductivity-type semiconductor layer 126 may be implemented as an n-type semiconductor layer.

발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.The light emitting structure 120 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

도 1에 도시된 발광 소자(100A)는 플립 칩 본딩 구조이기 때문에, 활성층(124)에서 방출된 광은 기판(110) 및 제1 도전형 반도체층(122)을 통해 출사된다. 이를 위해, 기판(110) 및 제1 도전형 반도체층(122)은 투광성을 갖는 물질로 이루어지고, 제2 도전형 반도체층(126)과 제2 전극(140)은 투광성이나 비투광성을 갖는 물질로 이루어질 수 있다.Since the light emitting device 100A shown in FIG. 1 has a flip-chip bonding structure, light emitted from the active layer 124 is emitted through the substrate 110 and the first conductivity type semiconductor layer 122 . To this end, the substrate 110 and the first conductivity-type semiconductor layer 122 are made of a light-transmitting material, and the second conductivity-type semiconductor layer 126 and the second electrode 140 are made of a light-transmitting or non-transmissive material. can be made with

제1 전극(130)은 제1 도전형 반도체층(122)과 전기적으로 연결된다. 이를 위해, 제2 도전형 반도체층(126)과 활성층(124)과 제1 도전형 반도체층(122)의 일부를 메사(Mesa) 식각하여 제1 도전형 반도체층(122)을 노출하는 콘택홀이 형성되어 있다. 여기서, 콘택홀은 후술되는 도 8b에 도시된 제1 또는 제2 콘택홀(CH1, CH2)에 해당할 수 있다. 제1 전극(130)은 콘택홀에서 노출된 제1 도전형 반도체층(122) 아래에 배치되어, 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다.The first electrode 130 is electrically connected to the first conductivity type semiconductor layer 122 . To this end, the second conductivity type semiconductor layer 126 , the active layer 124 , and a portion of the first conductivity type semiconductor layer 122 are mesa-etched to expose the first conductivity type semiconductor layer 122 . is formed. Here, the contact hole may correspond to the first or second contact hole CH1 or CH2 illustrated in FIG. 8B to be described later. The first electrode 130 may be disposed under the first conductivity-type semiconductor layer 122 exposed in the contact hole and may be electrically connected to the first conductivity-type semiconductor layer 122 .

제1 전극(130)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행함으로써, 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(130)과 제1 도전형 반도체층(122) 사이에 배치될 수도 있다.Since the first electrode 130 includes a material in ohmic contact to perform an ohmic role, a separate ohmic layer (not shown) may not need to be disposed, and a separate ohmic layer may be formed between the first electrode 130 and the first electrode 130 . It may be disposed between the single conductivity type semiconductor layers 122 .

또한, 제1 전극(130)은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 도전형 반도체층(122)에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 전극(130)은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들의 선택적인 조합으로 이루어질 수 있다.In addition, the first electrode 130 can reflect or transmit light emitted from the active layer 124 without absorbing it, and can be formed of any material that can be grown in good quality on the first conductivity-type semiconductor layer 122 . can For example, the first electrode 130 may be formed of a metal, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr, and their optional can be made in combination.

제2 전극(140)은 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 이를 위해, 제2 전극(140)은 제2 도전형 반도체층(126) 아래에 배치된다. 예를 들어, 제2 전극(140)은 투광성 전도층(142) 또는 반사층(144) 중 적어도 하나를 포함할 수 있다.The second electrode 140 may be electrically connected to the second conductivity-type semiconductor layer 126 . To this end, the second electrode 140 is disposed under the second conductivity type semiconductor layer 126 . For example, the second electrode 140 may include at least one of a transmissive conductive layer 142 and a reflective layer 144 .

투광성 전도층(142)은 제2 도전형 반도체층(126) 아래에 배치되어, 제2 도전형 반도체층(126)과 전기적으로 연결된다. 투광성 전도층(142)은 오믹층의 역할을 수행할 수 있다. 투광성 전도층(142)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 투광성 전도층(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.The light-transmitting conductive layer 142 is disposed under the second conductivity-type semiconductor layer 126 and is electrically connected to the second conductivity-type semiconductor layer 126 . The light-transmitting conductive layer 142 may serve as an ohmic layer. The light-transmitting conductive layer 142 may be a transparent conductive oxide (TCO). For example, the light-transmitting conductive layer 142 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), or IGTO. (indium gallium tin oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO It may include at least one of, but is not limited to these materials.

반사층(144)은 투광성 전도층(142) 아래에 배치되어, 발광 구조물(120)로부터 방출된 광을 반사한다. 반사층(144)은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다.The reflective layer 144 is disposed under the light-transmitting conductive layer 142 to reflect light emitted from the light emitting structure 120 . The reflective layer 144 may include aluminum (Al), gold (Au), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), titanium (Ti), chromium (Cr), or Al, Ag, or Pt. or a metal layer including an alloy containing Rh.

제1 본딩 패드(162)는 제2 도전형 반도체층(126)과 활성층(124)을 관통하여 제1 도전형 반도체층(122)을 노출시키는 콘택홀에 매립되어, 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제2 본딩 패드(164)는 제2 전극(140)을 통해 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다.The first bonding pad 162 penetrates through the second conductivity-type semiconductor layer 126 and the active layer 124 and is buried in a contact hole exposing the first conductivity-type semiconductor layer 122, so that the first conductivity-type semiconductor layer ( 122) and may be electrically connected. The second bonding pad 164 may be electrically connected to the second conductivity-type semiconductor layer 126 through the second electrode 140 .

제2 본딩 패드(164)와 제1 본딩 패드(162)는 발광 구조물(120)의 두께 방향(예를 들어, z축 방향)과 직교하는 제1 방향(예를 들어 y축 방향)으로 서로 이격되어 배치될 수 있다.The second bonding pad 164 and the first bonding pad 162 are spaced apart from each other in a first direction (eg, y-axis direction) orthogonal to a thickness direction (eg, z-axis direction) of the light emitting structure 120 . and can be placed.

제1 및 제2 본딩 패드(162, 164) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, 제1 및 제2 전극(130, 140) 각각의 물질과 동일하거나 다른 물질을 포함할 수 있다. 제1 및 제2 본딩 패드(162, 164) 각각은 Ti, Ni, Au 또는 Sn 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.Each of the first and second bonding pads 162 and 164 may include a metal material having electrical conductivity, and may include the same or different material as that of each of the first and second electrodes 130 and 140 . . Each of the first and second bonding pads 162 and 164 may include at least one of Ti, Ni, Au, or Sn, but the embodiment is not limited thereto.

절연층(150)은 제1 본딩 패드(162)와 제2 전극(140) 사이에 배치되어, 이들(162, 140)을 전기적으로 이격시킬 수 있다. 또한, 절연층(150)은 제2 본딩 패드(164)와 제1 전극(130) 사이에 배치되어, 이들(164, 130)을 전기적으로 이격시킬 수 있다.The insulating layer 150 may be disposed between the first bonding pad 162 and the second electrode 140 to electrically separate the first bonding pad 162 and the second electrode 140 . In addition, the insulating layer 150 may be disposed between the second bonding pad 164 and the first electrode 130 to electrically separate them 164 and 130 .

절연층(150)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.The insulating layer 150 may include at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 , but embodiments are not limited thereto.

한편, 실시 예에 의하면, 광 추출층(170)은 기판(110)의 상부면(110U), 측부면(110L, 110R) 중 적어도 한 곳에 배치될 수 있다. 여기서, 측부면은 좌측부면(110L) 또는 우측부면(110R) 중 적어도 하나를 의미할 수 있다.Meanwhile, according to an embodiment, the light extraction layer 170 may be disposed on at least one of the upper surface 110U and the side surfaces 110L and 110R of the substrate 110 . Here, the side surface may mean at least one of the left side surface 110L and the right side surface 110R.

또한, 광 추출층(170)은 상부층(172), 우측부층(174) 및 좌측부층(176)을 포함할 수 있다. 예를 들어, 광 추출층(170)은 우측부층(174)만을 포함할 수도 있고, 좌측부층(176)만을 포함할 수도 있고, 우측부층(174)과 좌측부층(176)을 모두 포함할 수도 있고, 상부층(172), 우측부층(174) 및 좌측부층(176)을 모두 포함할 수도 있다.Also, the light extraction layer 170 may include an upper layer 172 , a right sublayer 174 , and a left sublayer 176 . For example, the light extraction layer 170 may include only the right sublayer 174, only the left sublayer 176, or both the right sublayer 174 and the left sublayer 176. , the upper layer 172 , the right sublayer 174 , and the left sublayer 176 may all be included.

상부층(172)은 기판(110)의 상부면(110U)에 배치되며 제1 두께(t1)를 가질 수 있다.The upper layer 172 is disposed on the upper surface 110U of the substrate 110 and may have a first thickness t1.

우측부층(174)은 기판(110)의 우측면(110R)에 배치되며 제2 두께(t2)를 가질 수 있다. 또한, 우측부층(174)은 상부층(172)으로부터 연장될 수 있다. 따라서, 기판(110)의 상측의 우측 모서리 부분과 접하는 광 추출층은 편의상 상부층(172)이 아니라 우측부층(174)에 속하는 것으로 설명 하지만 상부층(172)에 속할 수도 있다.The right side layer 174 is disposed on the right side surface 110R of the substrate 110 and may have a second thickness t2 . Also, the right side layer 174 may extend from the top layer 172 . Accordingly, although the light extraction layer in contact with the upper right corner of the substrate 110 is described as belonging to the right sub layer 174 rather than the upper layer 172 for convenience, it may also belong to the upper layer 172 .

좌측부층(176)은 기판(110)의 좌측면(110L)에 배치되며 제3 두께(t3)를 가질 수 있다. 좌측부층(176)은 상부층(172)으로부터 연장될 수 있다. 따라서, 기판(110)의 상측의 좌측 모서리 부분과 접하는 광 추출층은 편의상 상부층(172)이 아니라 좌측부층(176)에 속하는 것으로 설명 하지만 상부층(172)에 속할 수도 있다.The left sublayer 176 is disposed on the left side surface 110L of the substrate 110 and may have a third thickness t3 . The left sub-layer 176 may extend from the upper layer 172 . Therefore, the light extraction layer in contact with the upper left corner of the substrate 110 is described as belonging to the left sub layer 176 rather than the upper layer 172 for convenience, but may also belong to the upper layer 172 .

이하, 광 추출층(170)에서 각 층(172, 174, 176)의 두께에 대해 살펴보면 다음과 같다.Hereinafter, the thickness of each layer 172 , 174 , and 176 in the light extraction layer 170 is as follows.

제1 두께(t1), 제2 두께(t2) 또는 제3 두께(t3) 중 적어도 2개는 서로 다를 수 있다. 제1 두께(t1), 제2 두께(t2) 및 제3 두께(t3)가 모두 동일할 때보다는, 적어도 2개가 다를 경우 광 추출 효율이 개선될 수 있다.At least two of the first thickness t1 , the second thickness t2 , and the third thickness t3 may be different from each other. The light extraction efficiency may be improved when at least two of the first thickness t1 , the second thickness t2 , and the third thickness t3 are different than when they are all the same.

예를 들어, 제1 두께(t1)와 제2 두께(t2)는 서로 다르고 제1 두께(t1)와 제3 두께(t3)는 서로 다르고, 제2 두께(t2)와 제3 두께(t3)는 서로 동일할 수 있다. 이때, 제1 두께(t1)와 제2 두께(t2) 간의 차이를 제1 두께차(Δt1)라 정의하고, 제1 두께(t1)와 제3 두께(t3) 간의 차이를 제2 두께 차(Δt2)라 정의하자. 이 경우, 제1 두께차(Δt1) 및 제2 두께차(Δt1) 각각이 2 ㎛보다 작거나 3 ㎛보다 클 경우 광이 발광 소자(100A)를 탈출하지 못하고 갇히게 되어 광 추출 효율이 감소될 수 있다. 따라서, 제1 두께차(Δt1) 및 제2 두께차(Δt1) 각각은 2 ㎛ 내지 3 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.For example, the first thickness t1 and the second thickness t2 are different from each other, the first thickness t1 and the third thickness t3 are different from each other, and the second thickness t2 and the third thickness t3 are different. may be identical to each other. In this case, the difference between the first thickness t1 and the second thickness t2 is defined as the first thickness difference Δt1, and the difference between the first thickness t1 and the third thickness t3 is defined as the second thickness difference ( Let it be defined as Δt2). In this case, when each of the first thickness difference Δt1 and the second thickness difference Δt1 is less than 2 μm or greater than 3 μm, light cannot escape from the light emitting device 100A and is trapped, thereby reducing light extraction efficiency. have. Accordingly, each of the first thickness difference Δt1 and the second thickness difference Δt1 may be 2 μm to 3 μm, but the embodiment is not limited thereto.

또한, 제1 두께(t1)는 제2 두께(t2)보다 크고, 제1 두께(t1)는 제3 두께(t3)보다 클 수 있다. 이와 같이, 상부층(172)의 제1 두께(t1)가 우측부층(174)이나 좌측부층(176)의 제2 또는 제3 두께(t2, t3)보다 클 경우 광 효율이 더 개선될 수 있다.Also, the first thickness t1 may be greater than the second thickness t2 , and the first thickness t1 may be greater than the third thickness t3 . As such, when the first thickness t1 of the upper layer 172 is greater than the second or third thicknesses t2 and t3 of the right sublayer 174 or the left sublayer 176 , the light efficiency may be further improved.

또는, 제1, 제2 및 제3 두께(t1, t2, t3)는 모두 서로 다를 수도 있다.Alternatively, the first, second, and third thicknesses t1, t2, and t3 may all be different from each other.

도 2는 광 추출층(170)의 두께(t)에 따른 발광 소자(100A)의 광의 세기를 나타내는 그래프로서, 횡축은 광 추출층(170)의 두께(t)를 나타내고, 종축은 발광 소자(100A)로부터 출사되는 광의 상대적 세기(relative intensity)를 나타낸다. 여기서, 광 추출층(170)의 두께(t)는 제1, 제2 및 제3 두께(t1, t2, 3) 각각에 해당할 수 있다.2 is a graph showing the intensity of light of the light emitting device 100A according to the thickness t of the light extraction layer 170, the horizontal axis represents the thickness t of the light extraction layer 170, and the vertical axis represents the light emitting device ( 100A) represents the relative intensity of the light emitted from it. Here, the thickness t of the light extraction layer 170 may correspond to the first, second, and third thicknesses t1, t2, and 3, respectively.

도 2를 참조하면, 제1 두께(t1), 제2 두께(t2) 및 제3 두께(t3) 각각의 두께가 증가할수록 광 추출 효율은 개선됨을 알 수 있다. 그러나, 공정이나 제작 비용을 고려할 때, 제1 두께(t1), 제2 두께(t2) 및 제3 두께(t3) 각각을 너무 두껍게 할 수는 없다. 따라서, 제1 두께(t1), 제2 두께(t2) 및 제3 두께(t3) 각각은 1 ㎛ 내지 10 ㎛, 예를 들어 3 ㎛ 내지 5 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.Referring to FIG. 2 , it can be seen that the light extraction efficiency is improved as the thickness of each of the first thickness t1 , the second thickness t2 , and the third thickness t3 increases. However, in consideration of the process or manufacturing cost, each of the first thickness t1 , the second thickness t2 , and the third thickness t3 cannot be made too thick. Accordingly, each of the first thickness t1 , the second thickness t2 , and the third thickness t3 may be 1 μm to 10 μm, for example, 3 μm to 5 μm, but embodiments are not limited thereto.

이하, 광 추출층(170)에서 각 층(172, 174, 176)의 위치에 대해 살펴보면 다음과 같다.Hereinafter, the positions of the respective layers 172 , 174 , and 176 in the light extraction layer 170 are as follows.

도 3a 및 도 3b는 상부층(172)의 제1 길이(L1)에 따른 발광 소자(100A)의 배광 분포를 나타낸다.3A and 3B illustrate a light distribution of the light emitting device 100A along the first length L1 of the upper layer 172 .

도 1에 도시된 바와 같이 상부층(172)은 기판(110)의 상부면(110U) 전체에 배치될 수도 있다. 즉, 상부층(172)의 제1 길이(L1)는 기판(110)의 폭(W)과 동일할 수 있다. 이 경우, 발광 소자(100A)의 배광 분포는 도 3a에 도시된 바와 같을 수 있다.As shown in FIG. 1 , the upper layer 172 may be disposed on the entire upper surface 110U of the substrate 110 . That is, the first length L1 of the upper layer 172 may be the same as the width W of the substrate 110 . In this case, the light distribution of the light emitting device 100A may be as shown in FIG. 3A .

또는, 도 1에 도시된 바와 달리 상부층(172)은 기판(110)의 상부면(110U) 전체가 아니라 일부에만 배치될 수도 있다. 즉, y=0인 지점부터 y=y1인 지점 사이의 어느 구간에 상부층(172)이 배치될 수 있다. 즉, 상부층(172)의 제1 길이(L1)는 기판(110)의 폭(W)보다 작을 수 있다. 이 경우, 발광 소자(100A)의 배광 분포는 도 3b에 도시된 바와 같을 수 있다. 도 3b에 도시된 배광 분포에서 'A1' 및 'A2' 부분은 도 3a에 도시된 바와 다름을 알 수 있다.Alternatively, unlike shown in FIG. 1 , the upper layer 172 may be disposed on only a part of the upper surface 110U of the substrate 110 rather than the entirety. That is, the upper layer 172 may be disposed in any section between the point of y=0 and the point of y=y1. That is, the first length L1 of the upper layer 172 may be smaller than the width W of the substrate 110 . In this case, the light distribution of the light emitting device 100A may be as shown in FIG. 3B . It can be seen that portions 'A1' and 'A2' in the light distribution shown in FIG. 3B are different from those shown in FIG. 3A .

전술한 바와 같이, 패터닝 공정을 통해 기판(110)의 상부면(110U)의 일부분에만 상부층(172)을 형성함으로써, 배광 분포에 변화를 부여할 수도 있다.As described above, by forming the upper layer 172 on only a portion of the upper surface 110U of the substrate 110 through the patterning process, a change in light distribution may be imparted.

또한, 우측부층(174)은 기판(110)의 우측면(110R) 전체에 배치될 수 있다. 이 경우, 우측부층(174)의 제2 길이(L2)는 기판(110)의 높이(H)와 제1 두께(t1)의 합으로서 표현될 수 있다. 예를 들어, 기판(110)의 높이(H)는 150 ㎛ 내지 250 ㎛일 수 있다.Also, the right side layer 174 may be disposed on the entire right side surface 110R of the substrate 110 . In this case, the second length L2 of the right side layer 174 may be expressed as the sum of the height H of the substrate 110 and the first thickness t1 . For example, the height H of the substrate 110 may be 150 μm to 250 μm.

도 4는 우측부층(174)과 좌측부층(176)의 각 길이(L2, L3)에 따른 발광 소자(100A)의 광의 세기를 나타내는 그래프로서, 횡축은 제2 길이(L2) 또는 제3 길이(L3)를 나타내고 종축은 상대적인 광의 세기를 나타낸다.4 is a graph showing the intensity of light of the light emitting device 100A according to the respective lengths L2 and L3 of the right sublayer 174 and the left sublayer 176. The horizontal axis is the second length L2 or the third length (L2). L3) and the ordinate indicates relative light intensity.

또한, 도 1에 도시된 바와 같이 우측부층(174)은 기판(110)의 우측면(110R)의 일부에 배치될 수도 있다.Also, as shown in FIG. 1 , the right side layer 174 may be disposed on a portion of the right side surface 110R of the substrate 110 .

만일, 우측부층(174)이 기판(110)의 우측면(110R)의 일부에 배치될 경우, 우측부층(174)은 기판(110)의 상부면(110U)으로부터 최소 20 ㎛ 지점까지 배치될 수 있다. 즉, 우측부층(174)은 발광 구조물(120)의 두께 방향인 z축 방향에서, z=0인 지점부터 z=z1인 지점 사이의 어느 구간에 배치될 수 있으며, z=z1인 지점부터 z=z2인 지점 사이의 어느 지점까지 연장되어 배치될 수 있다. 여기서, z1=20 ㎛일 수 있으나 실시 예는 이에 국한되지 않는다.If the right side layer 174 is disposed on a part of the right side surface 110R of the substrate 110 , the right side side layer 174 may be disposed at least 20 μm from the top surface 110U of the substrate 110 . . That is, in the z-axis direction, which is the thickness direction of the light emitting structure 120 , the right sublayer 174 may be disposed in any section between the point at which z=0 and the point at which z=z1 , and from the point at which z=z1 to z It may be arranged to extend to any point between the points where =z2 is. Here, z1=20 μm, but the embodiment is not limited thereto.

또는, 우측부층(174)은 기판(110)의 우측면(110R)에서 z=0인 지점부터 z=z2인 지점 사이의 어느 지점까지 연장되어 배치될 수도 있다. 이때, 우측부층(174)의 제2 길이(L2)의 최소값은 20 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.Alternatively, the right side layer 174 may be disposed to extend from the point at which z=0 to the point at which z=z2 is located on the right side 110R of the substrate 110 . In this case, the minimum value of the second length L2 of the right sublayer 174 may be 20 μm, but the embodiment is not limited thereto.

도 4를 참조하면, 제2 길이(L2)가 최소 20 ㎛는 되어야 광의 상대적 세기가 3% 정도 증가함을 알 수 있다. 또한, 제2 길이(L2)가 대략 30㎛ 이상이 될 때, 광의 상대적 세기는 포화됨을 알 수 있다.Referring to FIG. 4 , it can be seen that the relative intensity of light increases by about 3% when the second length L2 is at least 20 μm. In addition, it can be seen that when the second length L2 is about 30 μm or more, the relative intensity of light is saturated.

또한, 좌측부층(176)은 기판(110)의 좌측면(110L) 전체에 배치될 수도 있다. 이 경우, 좌측부층(176)의 제3 길이(L3)는 기판(110)의 높이(H)와 제1 두께(t1)의 합으로서 표현될 수 있다.In addition, the left sublayer 176 may be disposed on the entire left side surface 110L of the substrate 110 . In this case, the third length L3 of the left sublayer 176 may be expressed as the sum of the height H of the substrate 110 and the first thickness t1 .

또는, 좌측부층(176)은 도 1에 도시된 바와 같이 기판(110)의 좌측면(110L)의 일부에 배치될 수도 있다.Alternatively, the left sublayer 176 may be disposed on a portion of the left side surface 110L of the substrate 110 as shown in FIG. 1 .

만일, 좌측부층(176)이 기판(110)의 좌측면(110L)의 일부에 배치될 경우, 좌측부층(176)은 기판(110)의 상부면(110U)으로부터 최소 20 ㎛ 지점까지 배치될 수 있다. 즉, 좌측부층(176)은 발광 구조물(120)의 두께 방향인 z축 방향에서, z=0인 지점부터 z=z3인 지점 사이의 어느 구간에 배치될 수 있으며, z=z3인 지점부터 z=z2인 지점 사이의 어느 지점까지 연장되어 배치될 수 있다. 여기서, z3=20 ㎛일 수 있다.If the left sublayer 176 is disposed on a part of the left side surface 110L of the substrate 110 , the left side sublayer 176 may be disposed at least 20 μm from the top surface 110U of the substrate 110 . have. That is, the left sublayer 176 may be disposed in any section between a point at which z=0 and a point at which z=z3 in the z-axis direction, which is the thickness direction of the light emitting structure 120 , and from a point at which z=z3 to z It may be arranged to extend to any point between the points where =z2 is. Here, z3=20 μm.

또는, 좌측부층(176)은 기판(110)의 좌측면(110L)에서 z=0인 지점부터 z=z2인 지점 사이의 어느 지점까지 연장되어 배치될 수도 있다. 이때, 촤측부층(176)의 제3 길이(L3)의 최소값은 20 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.Alternatively, the left sublayer 176 may be disposed to extend from a point at which z=0 to a point at which z=z2 on the left side of the substrate 110L 110L. In this case, the minimum value of the third length L3 of the char side layer 176 may be 20 μm, but the embodiment is not limited thereto.

도 4를 참조하면, 제3 길이(L3)가 최소 20 ㎛는 되어야 광의 상대적 세기가 3% 정도 증가함을 알 수 있다. 또한, 제3 길이(L3)가 대략 30㎛ 이상이 될 때, 광의 상대적 세기는 포화됨을 알 수 있다.Referring to FIG. 4 , it can be seen that the relative intensity of light increases by about 3% when the third length L3 is at least 20 μm. Also, it can be seen that when the third length L3 is about 30 μm or more, the relative intensity of light is saturated.

또한, 우측부층(174)과 좌측부층(176)은 기판(110)을 중심으로 발광 구조물(120)의 두께 방향(예를 들어 z축 방향)과 직교하는 제1 방향(예를 들어 y축 방향)으로 대칭인 단면 형상을 가질 수도 있다. 이 경우, 우측부층(174)의 제2 길이(L2)와 제2 두께(t2)는 좌측부층(176)의 제3 길이(L3) 및 제3 두께(t3)와 각각 동일할 수 있다.In addition, the right sub-layer 174 and the left sub-layer 176 are formed in a first direction (eg, y-axis direction) orthogonal to a thickness direction (eg, z-axis direction) of the light emitting structure 120 with respect to the substrate 110 . ) may have a symmetrical cross-sectional shape. In this case, the second length L2 and the second thickness t2 of the right sublayer 174 may be the same as the third length L3 and the third thickness t3 of the left sublayer 176 , respectively.

이하, 광 추출층(170)의 재질에 대해 살펴보면 다음과 같다.Hereinafter, the material of the light extraction layer 170 will be described as follows.

발광 구조물(120)로부터 방출되는 광이 광 추출층(170)을 투과하여 출사될 수 있도록, 광 추출층(170)은 투광성 물질을 포함할 수 있다.The light extraction layer 170 may include a light-transmitting material so that light emitted from the light emitting structure 120 may pass through the light extraction layer 170 to be emitted.

또한, 광 추출층(170)은 절연성 물질 또는 금속 물질 중 적어도 하나를 포함할 수도 있다. 예를 들어, 광 추출층(170)은 SiO2, TiO2 또는 SiN 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.Also, the light extraction layer 170 may include at least one of an insulating material and a metal material. For example, the light extraction layer 170 may include at least one of SiO 2 , TiO 2 , or SiN, but the embodiment is not limited thereto.

또한, 광 추출층(170)에서 각 층(172, 174, 176)의 재질은 서로 동일할 수도 있고 서로 다를 수도 있다.In addition, in the light extraction layer 170 , the materials of the respective layers 172 , 174 , and 176 may be the same as or different from each other.

이하, 광 추출층(170)의 굴절률에 대해 살펴보면 다음과 같다.Hereinafter, the refractive index of the light extraction layer 170 will be described as follows.

광 추출층(170)의 제1 굴절률(n1)은 다음 수학식 1과 같이 표현될 수 있다. The first refractive index n 1 of the light extraction layer 170 may be expressed by Equation 1 below.

Figure 112015032093311-pat00002
Figure 112015032093311-pat00002

여기서, Δn은 다음 수학식 2와 같이 표현될 수 있다.Here, Δn may be expressed as in Equation 2 below.

Figure 112015032093311-pat00003
Figure 112015032093311-pat00003

여기서, n2는 기판(110)의 제2 굴절률을 나타내고, n3은 발광 소자(100A)로부터 출사되는 광이 만나는 매질의 제3 굴절률을 나타낸다. 예를 들어, 발광 소자(100A)의 광 추출층(170)이 공기와 접해 있을 경우, 제3 굴절률(n3)은 공기의 굴절률인 '1'이 될 수 있다.Here, n 2 represents the second refractive index of the substrate 110 , and n 3 represents the third refractive index of the medium in which the light emitted from the light emitting device 100A meets. For example, when the light extraction layer 170 of the light emitting device 100A is in contact with air, the third refractive index n 3 may be '1', which is the refractive index of air.

또한, 광 추출층(170)의 제1 굴절률(n1)은 기판(110)의 제2 굴절률(n2)의 0.8배일 수도 있다.In addition, the first refractive index n 1 of the light extraction layer 170 may be 0.8 times the second refractive index n 2 of the substrate 110 .

도 5는 광 추출층(170)의 제1 굴절률(n1)에 따른 발광 소자(100A)의 광의 세기를 나타내는 그래프로서, 횡축은 광 추출층(170) 예를 들어, 우측부층(174) 또는 좌측부층(176)의 제1 굴절률(n1)을 나타내고 종축은 발광 소자(100A)로부터 방출되는 광의 상대적 세기를 나타낸다.5 is a graph showing the intensity of light of the light emitting device 100A according to the first refractive index n 1 of the light extraction layer 170, and the horizontal axis is the light extraction layer 170, for example, the right side layer 174 or The first refractive index n 1 of the left sublayer 176 is indicated, and the ordinate indicates the relative intensity of light emitted from the light emitting device 100A.

도 5를 참조하면, 광 추출층(170)에서 우측부층(174) 또는 좌측부층(176)의 제1 굴절률(n1)이 1.3 내지 1.4일 때, 광의 세기가 최대가 됨을 알 수 있다. Referring to FIG. 5 , when the first refractive index n 1 of the right sub-layer 174 or the left sub-layer 176 in the light extraction layer 170 is 1.3 to 1.4, it can be seen that the intensity of light is maximized.

이하, 광 추출층(170)의 형태에 대해 살펴보면 다음과 같다.Hereinafter, the shape of the light extraction layer 170 will be described as follows.

도 6은 다른 실시 예에 의한 발광 소자(100B)의 단면도를 나타낸다.6 is a cross-sectional view of a light emitting device 100B according to another embodiment.

도 1에 도시된 발광 소자(100A)의 광 추출층(170)의 광 출사면(즉, 공기와 접하는 부분)은 평평한 모양을 갖는다. 반면에, 도 6에 도시된 발광 소자(100B)의 광 추출층(170)의 광 출사면은 러프니스(R:roughness)를 가질 수 있다. 즉, 상부층(172), 우측부층(174) 또는 좌측부층(176) 중 적어도 하나는 러프니스(R)를 가질 수 있다. 예를 들어, 도 6에 도시된 바와 같이 상부층(172), 우측부층(174) 및 좌측부층(176)은 모두 러프니스(R)를 가질 수 있다. 또는, 도 6에 도시된 바와 달리, 상부층(172)의 가장 자리와, 우측부층(174)의 상측과, 좌측부층(176)의 상측만이 러프니스(R)를 가질 수도 있다.The light emitting surface (ie, the portion in contact with air) of the light extraction layer 170 of the light emitting device 100A shown in FIG. 1 has a flat shape. On the other hand, the light emitting surface of the light extraction layer 170 of the light emitting device 100B shown in FIG. 6 may have roughness (R). That is, at least one of the upper layer 172 , the right sub-layer 174 , and the left sub-layer 176 may have a roughness (R). For example, as shown in FIG. 6 , the upper layer 172 , the right sublayer 174 , and the left sublayer 176 may all have roughness R. Alternatively, unlike shown in FIG. 6 , only the edge of the upper layer 172 , the upper side of the right sublayer 174 , and the upper side of the left sublayer 176 may have the roughness R .

전술한 바와 같이, 도 6에 도시된 발광 소자(100B)에서 광 추출층(170)이 러프니스(R)를 갖는 것을 제외하면, 도 6에 도시된 발광 소자(100B)는 도 1에 도시된 발광 소자(100A)와 동일하므로 동일한 참조부호를 사용하였으며 중복되는 설명을 생략한다.As described above, in the light emitting device 100B shown in FIG. 6 , except that the light extraction layer 170 has a roughness R, the light emitting device 100B shown in FIG. 6 is the light emitting device 100B shown in FIG. Since it is the same as that of the light emitting device 100A, the same reference numerals are used, and overlapping descriptions are omitted.

또한, 광 추출층(170)은 코팅된 형태로 기판(110)에 배치될 수도 있고, 증착된 형태로 기판(110)에 배치될 수도 있다.In addition, the light extraction layer 170 may be disposed on the substrate 110 in a coated form or may be disposed on the substrate 110 in a deposited form.

도 7a 및 도 7b는 비교 례와 실시 예에 의한 발광 소자에서 광 출사면을 나타내는 사진이다.7A and 7B are photographs showing light emitting surfaces in light emitting devices according to Comparative Examples and Examples.

도 7a을 참조하면 비교 례에 의한 발광 소자의 기판(110)의 측면(110L, 110R)은 광 추출층(170)이 존재하지 않는 반면, 도 7b을 참조하면 실시 예에 의한 발광 소자(100A)에서 기판(110)의 측면(110L, 110R)에 광 추출층(170) 즉, 우측부층(174)(또는, 좌측부층(176))이 배치되어 있는 모습을 볼 수 있다.Referring to FIG. 7A , the light extraction layer 170 is not present on the side surfaces 110L and 110R of the substrate 110 of the light emitting device according to the comparative example, while referring to FIG. 7B , the light emitting device 100A according to the embodiment It can be seen that the light extraction layer 170, that is, the right sublayer 174 (or the left sublayer 176) is disposed on the side surfaces 110L and 110R of the substrate 110 in FIG.

이하, 전술한 실시 예에 의한 발광 소자(100A)의 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 발광 소자(100A)는 다른 제조 방법에 의해서도 제조될 수 있음은 물론이다.Hereinafter, a method of manufacturing the light emitting device 100A according to the above-described embodiment will be described with reference to the accompanying drawings, but the embodiment is not limited thereto. That is, of course, the light emitting device 100A may be manufactured by other manufacturing methods.

도 8a 내지 도 8h는 실시 예에 의한 발광 소자(100A)의 제조 방법을 설명하기 위한 공정 단면도이다.8A to 8H are cross-sectional views illustrating a method of manufacturing the light emitting device 100A according to the embodiment.

도 8a를 참조하면, 기판(110) 위에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 순차적으로 적층하여 발광 구조물(120)을 형성한다.Referring to FIG. 8A , a light emitting structure 120 is formed by sequentially stacking a first conductivity type semiconductor layer 122 , an active layer 124 , and a second conductivity type semiconductor layer 126 on a substrate 110 .

먼저, 기판(110) 위에 제1 도전형 반도체층(122)을 형성한다. 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.First, the first conductivity type semiconductor layer 122 is formed on the substrate 110 . The first conductivity-type semiconductor layer 122 may be implemented as a compound semiconductor of group III-V or group II-VI doped with a first conductivity-type dopant. When the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer, the first conductivity-type dopant is an n-type dopant and may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.For example, the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It may be formed by a semiconductor material. The first conductivity type semiconductor layer 122 may include any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.

이후, 활성층(124)을 제1 도전형 반도체층(122) 위에 형성한다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.Thereafter, an active layer 124 is formed on the first conductivity-type semiconductor layer 122 . The active layer 124 may include at least one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. can be formed into one.

활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.The well layer/barrier layer of the active layer 124 may be formed of any one or more pair structure of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs (InGaAs)/AlGaAs, GaP (InGaP)/AlGaP. However, the present invention is not limited thereto. The well layer may be formed of a material having a bandgap energy lower than the bandgap energy of the barrier layer.

활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive cladding layer (not shown) may be formed on and/or below the active layer 124 . The conductive clad layer may be formed of a semiconductor having a higher bandgap energy than that of the barrier layer of the active layer 124 . For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure. In addition, the conductivity-type cladding layer may be doped with n-type or p-type.

이후, 활성층(124) 위에 제2 도전형 반도체층(126)을 형성한다. 제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.Thereafter, a second conductivity type semiconductor layer 126 is formed on the active layer 124 . The second conductivity type semiconductor layer 126 may be formed of a semiconductor compound, and may be implemented as a compound semiconductor such as group III-V or group II-VI. For example, the second conductivity type semiconductor layer 126 is made of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). can be formed. The second conductivity type semiconductor layer 126 may be doped with a second conductivity type dopant. When the second conductivity-type semiconductor layer 126 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

이후, 도 8b를 참조하면, 제2 도전형 반도체층(126)과, 활성층(124)과, 제1 도전형 반도체층(122)의 일부를 메사 식각하여 제1 및 제2 콘택홀(CH1, CH2)을 형성하는 동시에, 발광 구조물(120)을 메사 식각하여 2개의 발광 소자(100A)를 구분짓는 경계 영역(S)을 형성한다.Thereafter, referring to FIG. 8B , the second conductivity type semiconductor layer 126 , the active layer 124 , and a portion of the first conductivity type semiconductor layer 122 are mesa-etched to form the first and second contact holes CH1 , CH2) is formed, and the light emitting structure 120 is mesa-etched to form a boundary region S that separates the two light emitting devices 100A.

이후, 도 8c를 참조하면, 제1 및 제2 콘택홀(CH1, CH2) 각각에 제1 전극(130)을 형성하며, 제2 도전형 반도체층(126) 위에 제2 전극(140)을 형성한다. 여기서, 제1 전극(130)이 형성된 후 제2 전극(140)이 형성될 수도 있고, 제2 전극(140)이 형성된 후 제1 전극(130)이 형성될 수도 있다.Thereafter, referring to FIG. 8C , the first electrode 130 is formed in each of the first and second contact holes CH1 and CH2 , and the second electrode 140 is formed on the second conductivity type semiconductor layer 126 . do. Here, the second electrode 140 may be formed after the first electrode 130 is formed, or the first electrode 130 may be formed after the second electrode 140 is formed.

제1 전극(130)은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 도전형 반도체층(122)에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 전극(130)은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들의 선택적인 조합에 의해 형성될 수 있다.The first electrode 130 may reflect or transmit light emitted from the active layer 124 without absorbing it, and may be formed of any material that can be grown in good quality on the first conductivity-type semiconductor layer 122 . . For example, the first electrode 130 may be formed of a metal, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr, and their optional It can be formed by combination.

제2 전극(140)이 투광성 전도층(142)과 반사층(144)으로 이루어진 경우, 제2 도전형 반도체층(126) 위에 투광성 전도층(142)을 형성하고, 투광성 전도층(142) 위에 반사층(144)을 형성한다.When the second electrode 140 includes the light-transmitting conductive layer 142 and the reflective layer 144 , the light-transmitting conductive layer 142 is formed on the second conductivity-type semiconductor layer 126 , and a reflective layer is formed on the light-transmitting conductive layer 142 . (144) is formed.

투광성 전도층(142)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 투광성 전도층(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.The light-transmitting conductive layer 142 may be a transparent conductive oxide (TCO). For example, the light-transmitting conductive layer 142 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), or IGTO. (indium gallium tin oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO It may include at least one of, but is not limited to these materials.

반사층(144)은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다.The reflective layer 144 may include aluminum (Al), gold (Au), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), titanium (Ti), chromium (Cr), or Al, Ag, or Pt. or a metal layer including an alloy containing Rh.

이후, 도 8d를 참조하면, 경계 영역(S)에서 제1 도전형 반도체층(122)을 노출하고, 제1 및 제2 콘택홀(CH1, CH2) 각각에 형성된 제1 전극(130)을 노출하고, 제2 본딩 패드(164)가 연결될 제2 전극(140)의 상부면을 노출시키면서 발광 구조물(120) 위에 절연층(150)을 형성한다.Thereafter, referring to FIG. 8D , the first conductivity-type semiconductor layer 122 is exposed in the boundary region S, and the first electrode 130 formed in each of the first and second contact holes CH1 and CH2 is exposed. and the insulating layer 150 is formed on the light emitting structure 120 while exposing the upper surface of the second electrode 140 to which the second bonding pad 164 is to be connected.

절연층(150)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.The insulating layer 150 may include at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 , but embodiments are not limited thereto.

이후, 도 8e를 참조하면, 제1 전극(130)과 전기적으로 연결되도록 콘택홀(CH1, CH2)을 매립하면서 제1 본딩 패드(162)를 형성하고, 제2 전극(140)과 전기적으로 연결되도록 제2 본딩 패드(164)를 형성한다.Thereafter, referring to FIG. 8E , the first bonding pad 162 is formed while filling the contact holes CH1 and CH2 to be electrically connected to the first electrode 130 , and is electrically connected to the second electrode 140 . A second bonding pad 164 is formed so as to be possible.

제1 및 제2 본딩 패드(162, 164) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, 제1 및 제2 전극(130, 140) 각각의 물질과 동일하거나 다른 물질을 포함할 수 있다. 제1 및 제2 본딩 패드(162, 164) 각각은 Ti, Ni, Au 또는 Sn 중 적어도 하나에 의해 형성될 수 있으나, 실시 예는 이에 국한되지 않는다.Each of the first and second bonding pads 162 and 164 may include a metal material having electrical conductivity, and may include the same or different material as that of each of the first and second electrodes 130 and 140 . . Each of the first and second bonding pads 162 and 164 may be formed of at least one of Ti, Ni, Au, or Sn, but the embodiment is not limited thereto.

이후, 도 8f를 참조하면, 도 8e에 도시된 결과물을 뒤집은 후에 지지판(192)에 안착시킨다. 이후, 기판(110)을 그라인딩/랩핑(griding/lapping)하고, 기판(110)을 레이져 스크라이빙하여 경계 영역(S)의 반대측에 홈(190)을 형성한다.Thereafter, referring to FIG. 8F , the result shown in FIG. 8E is turned over and seated on the support plate 192 . Thereafter, the substrate 110 is ground/lapping, and the substrate 110 is laser-scribed to form a groove 190 on the opposite side of the boundary region S.

이후, 도 8g에 도시된 바와 같이, 홈(190)을 메우면서 광 추출층(170)을 기판(110)의 상부면 및 측부면에 각각 형성한다. 광 추출층(170)은 절연성 물질 또는 금속 물질 중 적어도 하나에 의해 형성될 수 있다. 예를 들어, 광 추출층(170)은 SiO2, TiO2 또는 SiN 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다. 예를 들어, 광 추출층(170)은 SiO2, TiO2 또는 SiN 중 적어도 하나를 스퍼터링이나 E-빔 방식에 의해 증착하여 형성될 수 있다.Thereafter, as shown in FIG. 8G , the light extraction layer 170 is formed on the upper surface and the side surface of the substrate 110 , respectively, while filling the groove 190 . The light extraction layer 170 may be formed of at least one of an insulating material and a metal material. For example, the light extraction layer 170 may include at least one of SiO 2 , TiO 2 , or SiN, but the embodiment is not limited thereto. For example, the light extraction layer 170 may be formed by depositing at least one of SiO 2 , TiO 2 , or SiN by sputtering or an E-beam method.

이후, 도 8g에 도시된 화살표 방향으로 기판(110)을 가압하여 도 8h에 도시된 바와 같이, 2 개의 발광 소자(100A-1, 100A-2)로 분리한다.Thereafter, as shown in FIG. 8H by pressing the substrate 110 in the direction of the arrow shown in FIG. 8G , it is separated into two light emitting devices 100A-1 and 100A-2.

도 9는 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타낸다.9 is a cross-sectional view of the light emitting device package 200 according to the embodiment.

도 9에 도시된 발광 소자 패키지(200)는 발광 소자(100A), 제1 및 제2 리드 프레임(212, 214), 절연부(216), 패키지 몸체(220), 몰딩 부재(230) 및 제1 및 제2 솔더부(242, 244)를 포함할 수 있다.The light emitting device package 200 shown in FIG. 9 includes a light emitting device 100A, first and second lead frames 212 and 214 , an insulating part 216 , a package body 220 , a molding member 230 and a first It may include first and second solder portions 242 and 244 .

도 9에 도시된 발광 소자(100A)는 도 1에 도시된 발광 소자(100A)에 해당하므로 동일한 참조부호를 사용하였으며, 중복되는 설명을 생략한다. 다른 실시 예에 의하면, 발광 소자 패키지(200)는 도 1에 도시된 발광 소자(100A) 대신에 도 6에 도시된 발광 소자(100B)를 포함할 수 있음은 물론이다.Since the light emitting device 100A shown in FIG. 9 corresponds to the light emitting device 100A shown in FIG. 1 , the same reference numerals are used, and overlapping descriptions will be omitted. According to another embodiment, the light emitting device package 200 may include the light emitting device 100B shown in FIG. 6 instead of the light emitting device 100A shown in FIG. 1 .

제1 솔더부(242)는 제1 본딩 패드(162)와 제1 리드 프레임(212) 사이에 배치되어, 이들(162, 212)을 전기적으로 연결하는 역할을 한다. 즉, 제1 솔더부(242)는 제1 전극(130)과 제1 리드 프레임(212) 사이에 배치될 수 있다. 제2 솔더부(244)는 제2 본딩 패드(164)와 제2 리드 프레임(214) 사이에 배치되어, 이들(164, 214)을 전기적으로 연결하는 역할을 한다. 즉, 제2 솔더부(244)는 제2 전극(140)과 제2 리드 프레임(214) 사이에 배치될 수 있다.The first solder portion 242 is disposed between the first bonding pad 162 and the first lead frame 212 and serves to electrically connect the first bonding pads 162 and 212 to each other. That is, the first solder part 242 may be disposed between the first electrode 130 and the first lead frame 212 . The second solder portion 244 is disposed between the second bonding pad 164 and the second lead frame 214 and serves to electrically connect the second bonding pads 164 and 214 to each other. That is, the second solder portion 244 may be disposed between the second electrode 140 and the second lead frame 214 .

제1 및 제2 솔더부(242, 244) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있으나, 실시 예는 이에 국한되지 않는다.Each of the first and second solder parts 242 and 244 may be a solder paste or a solder ball, but the embodiment is not limited thereto.

전술한 제1 솔더부(242)는 제1 본딩 패드(162)를 통해 제1 도전형 반도체층(122)을 제1 리드 프레임(212)에 전기적으로 연결시키고, 제2 솔더부(244)는 제2 본딩 패드(164)를 통해 제2 도전형 반도체층(126)을 제2 리드 프레임(214)에 전기적으로 연결시킬 수 있다.The above-described first solder portion 242 electrically connects the first conductivity-type semiconductor layer 122 to the first lead frame 212 through the first bonding pad 162 , and the second solder portion 244 is The second conductivity-type semiconductor layer 126 may be electrically connected to the second lead frame 214 through the second bonding pad 164 .

또한, 제1 솔더부(242) 및 제2 솔더부(244)는 생략될 수도 있다. 이 경우, 제1 본딩 패드(162)가 제1 솔더부(242)의 역할을 수행하고, 제2 본딩 패드(164)가 제2 솔더부(244)의 역할을 수행할 수 있다. 즉, 제1 솔더부(242)와 제2 솔더부(244)가 생략될 경우, 제1 본딩 패드(162)는 제1 리드 프레임(212)과 직접 연결되고, 제2 본딩 패드(164)는 제2 리드 프레임(214)과 직접 연결될 수 있다.Also, the first solder portion 242 and the second solder portion 244 may be omitted. In this case, the first bonding pad 162 may function as the first solder unit 242 , and the second bonding pad 164 may function as the second solder unit 244 . That is, when the first solder portion 242 and the second solder portion 244 are omitted, the first bonding pad 162 is directly connected to the first lead frame 212 , and the second bonding pad 164 is It may be directly connected to the second lead frame 214 .

제1 및 제2 리드 프레임(212, 214)은 발광 구조물(200)의 두께 방향(예를 들어 z축 방향)과 직교하는 방향(예를 들어, y축 방향)으로 서로 전기적으로 이격되어 배치될 수 있다.The first and second lead frames 212 and 214 may be disposed to be electrically spaced apart from each other in a direction (eg, y-axis direction) orthogonal to a thickness direction (eg, z-axis direction) of the light emitting structure 200 . can

제1 리드 프레임(212)은 제1 솔더부(242)를 통해 제1 본딩 패드(162)와 전기적으로 연결되고, 제2 리드 프레임(214)은 제2 솔더부(244)를 통해 제2 본딩 패드(164)와 전기적으로 연결될 수 있다. 제1 및 제2 리드 프레임(212, 214)은 절연부(216)에 의해 서로 전기적으로 이격될 수 있다. 제1 및 제2 리드 프레임(212, 214) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(212, 214) 각각의 물질의 종류에 국한되지 않는다.The first lead frame 212 is electrically connected to the first bonding pad 162 through the first solder portion 242 , and the second lead frame 214 is second bonded through the second solder portion 244 . It may be electrically connected to the pad 164 . The first and second lead frames 212 and 214 may be electrically spaced apart from each other by an insulating part 216 . Each of the first and second lead frames 212 and 214 may be made of a conductive material, for example, metal, and embodiments are not limited to the type of each material of the first and second lead frames 212 and 214 . .

절연부(216)는 제1 및 제2 리드 프레임(212, 214) 사이에 배치되어, 제1 및 제2 리드 프레임(212, 214)을 전기적으로 절연시킨다. 이를 위해, 절연부(216)는 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있지만, 실시 예는 이에 국한되지 않는다.The insulating part 216 is disposed between the first and second lead frames 212 and 214 to electrically insulate the first and second lead frames 212 and 214 . To this end, the insulating part 216 may include at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 , but embodiments are not limited thereto.

또한, 패키지 몸체(220)는 제1 및 제2 리드 프레임(212, 214)과 함께 캐비티(C)를 형성할 수 있으나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 패키지 몸체(220)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(220) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽과 패키지 몸체(220)의 상부면에 의해 캐비티가 정의될 수도 있다.In addition, the package body 220 may form a cavity (C) together with the first and second lead frames (212, 214), the embodiment is not limited thereto. According to another embodiment, the cavity C may be formed with only the package body 220 . Alternatively, a barrier wall (not shown) may be disposed on the package body 220 having a flat upper surface, and a cavity may be defined by the barrier wall and the upper surface of the package body 220 .

캐비티(C) 내에 도 1에 도시된 바와 같이 발광 소자(100A)가 배치될 수 있다.A light emitting device 100A may be disposed in the cavity C as shown in FIG. 1 .

패키지 몸체(220)는 실리콘, 합성수지, 또는 금속을 포함하여 형성될 수 있다. 만일, 패키지 몸체(220)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(212, 214)은 패키지 몸체(220)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(212, 214)을 형성하는 패키지 몸체(220)는 절연부(216)에 의해 서로 전기적으로 분리될 수 있다.The package body 220 may be formed of silicon, synthetic resin, or metal. If the package body 220 is made of a conductive material, for example, a metal material, the first and second lead frames 212 and 214 may be a part of the package body 220 . Even in this case, the package body 220 forming the first and second lead frames 212 and 214 may be electrically separated from each other by the insulating part 216 .

또한, 몰딩 부재(230)는 캐비티(C) 내에 배치된 발광 소자(100A)를 포위하여 보호하도록 배치될 수 있다. 몰딩 부재(230)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(100A)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.Also, the molding member 230 may be disposed to surround and protect the light emitting device 100A disposed in the cavity C. Referring to FIG. The molding member 230 may be made of, for example, silicon (Si), and may change the wavelength of light emitted from the light emitting device 100A because it includes a phosphor. The phosphor may include a phosphor that is a wavelength conversion means of any one of YAG-based, TAG-based, Silicate-based, Sulfide-based, and Nitride-based phosphors capable of converting light generated from the light emitting device 100A into white light. is not limited to the type of phosphor.

YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.YAG and TAG-based fluorescent materials can be used by selecting from (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce, The silicate-based fluorescent material can be selected from (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl).

또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.In addition, it is possible to select from (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu for sulfide-based phosphors, and for nitride-based phosphors, (Sr, Ca, Si, Al , O)N:Eu (e.g. CaAlSiN4:Eu β-SiAlON:Eu) or (Cax,My)(Si,Al)12(O,N)16 based on Ca-α SiAlON:Eu, where M is Eu, Tb , Yb, or Er at least one material, and can be used by selecting from among 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, phosphor components.

적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.As the red phosphor, a nitride-based phosphor including N (eg, CaAlSiN 3 :Eu) may be used. Such a nitride-based red phosphor has superior reliability to external environments such as heat and moisture, and has a lower risk of discoloration than a sulfide-based phosphor.

전술한 발광 소자(100A, 100B) 및 발광 소자 패키지(200)는 기판(110)의 주변에 광 추출층(170)이 배치되므로, 기판(110)을 통해 출사되는 광이 스캐터링(scattering)될 수 있어 광 추출 효율이 증가하고 지향각이 증가하여 개선된 광 변환 효율을 가질 수 있다. 또한, 광 추출층(170)이 기판(110)의 주변에 배치됨으로 인해 외부의 수분이나 파티클로부터 기판(110)이 보호될 수도 있다.Since the light extraction layer 170 is disposed around the substrate 110 in the above-described light emitting devices 100A and 100B and the light emitting device package 200 , light emitted through the substrate 110 may be scattered. Therefore, the light extraction efficiency is increased and the beam angle is increased, so that the light conversion efficiency can be improved. In addition, since the light extraction layer 170 is disposed around the substrate 110 , the substrate 110 may be protected from external moisture or particles.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and optical members such as a light guide plate, a prism sheet, a diffusion sheet, etc. may be disposed on a light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member may function as a backlight unit.

또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.In addition, it may be implemented as a display device, an indicator device, and a lighting device including the light emitting device package according to the embodiment.

여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.Here, the display device includes a bottom cover, a reflecting plate disposed on the bottom cover, a light emitting module emitting light, a light guide plate disposed in front of the reflecting plate and guiding light emitted from the light emitting module in front of the light guide plate An optical sheet including prism sheets disposed thereon, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel may include Here, the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.

또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.In addition, the lighting device includes a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat from the light source module, and a power supply unit that processes or converts an electrical signal provided from the outside and provides it to the light source module may include For example, the lighting device may include a lamp, a head lamp, or a street lamp.

해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.The head lamp includes a light emitting module including light emitting device packages disposed on a substrate, a reflector that reflects light irradiated from the light emitting module in a predetermined direction, for example, forward, and a lens that refracts light reflected by the reflector forward. , and a shade that blocks or reflects a portion of light reflected by the reflector and directed to the lens to form a light distribution pattern desired by the designer.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

100A, 100B: 발광 소자 110: 기판
120: 발광 구조물 130: 제1 전극
140: 제2 전극 142: 투광성 전도층
144: 반사층 150: 절연층
162, 164: 본딩 패드 170: 광 추출층
172: 상부층 174: 우측부층
176: 좌측부층 200: 발광 소자 패키지
212, 214: 리드 프레임 216: 절연부
220: 패키지 몸체 230: 몰딩 부재
242, 244: 솔더부100A, 100B: light emitting element 110: substrate
120: light emitting structure 130: first electrode
140: second electrode 142: light-transmitting conductive layer
144: reflective layer 150: insulating layer
162, 164: bonding pad 170: light extraction layer
172: upper layer 174: right sub-layer
176: left sublayer 200: light emitting device package
212, 214: lead frame 216: insulation
220: package body 230: molding member
242, 244: solder part

Claims (20)

기판;
상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제1 및 제2 도전형 반도체층과 각각 연결되는 제1 및 제2 전극; 및
상기 기판의 상부면과 측부면 각각에 배치되는 광 추출층을 포함하고,
상기 광 추출층은
상기 기판의 상부면에 배치되며 제1 두께를 갖는 상부층;
상기 기판의 우측면에 배치되며 제2 두께를 갖는 우측부층; 및
상기 기판의 좌측면에 배치되며 제3 두께를 갖는 좌측부층를 포함하고,
상기 제1 두께는 상기 제2 두께보다 크고, 상기 제1 두께는 상기 제3 두께보다 크고,
상기 제2 두께와 상기 제3 두께는 서로 동일하고,
상기 제1 두께와 상기 제2 두께 간의 제1 두께차 및 상기 제1 두께와 상기 제3 두께 간의 제2 두께차 각각은 2 ㎛ 내지 3 ㎛이고,
상기 상부층, 상기 좌측부층 및 상기 우측부층 각각은 러프니스를 갖는 발광 소자.Board;
a light emitting structure disposed under the substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer;
first and second electrodes respectively connected to the first and second conductivity-type semiconductor layers; and
a light extraction layer disposed on each of the upper surface and the side surface of the substrate;
The light extraction layer
an upper layer disposed on the upper surface of the substrate and having a first thickness;
a right side layer disposed on the right side of the substrate and having a second thickness; and
and a left side layer disposed on the left side of the substrate and having a third thickness,
The first thickness is greater than the second thickness, the first thickness is greater than the third thickness,
The second thickness and the third thickness are the same as each other,
Each of the first thickness difference between the first thickness and the second thickness and the second thickness difference between the first thickness and the third thickness is 2 μm to 3 μm,
Each of the upper layer, the left sub-layer and the right sub-layer has a roughness. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서, 상기 우측부층은 상기 기판의 상기 우측면의 적어도 일부에 배치되고, 상기 좌측부층은 상기 기판의 상기 좌측면의 적어도 일부에 배치되고, 상기 상부층은 상기 기판의 상기 상부면의 적어도 일부에 배치되고,
상기 우측부층 및 상기 좌측부층 각각은 상기 기판의 상기 상부면으로부터 최소 20 ㎛ 지점까지 배치되고,
상기 우측부층과 상기 좌측부층은 상기 기판을 중심으로 상기 발광 구조물의 두께 방향과 직교하는 방향으로 대칭인 단면 형상을 갖는 발광 소자.The substrate according to claim 1, wherein the right side layer is disposed on at least a portion of the right side of the substrate, the left side layer is disposed on at least a portion of the left side of the substrate, and the top layer is disposed on at least a portion of the top side of the substrate. placed in some
each of the right sub-layer and the left sub-layer is disposed to a point of at least 20 μm from the upper surface of the substrate;
The right side layer and the left side layer have a symmetrical cross-sectional shape in a direction perpendicular to a thickness direction of the light emitting structure with respect to the substrate. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서, 상기 광 추출층은 투광성 물질을 포함하고,
상기 광 추출층은 절연성 물질 또는 금속 물질 중 적어도 하나를 포함하고,
상기 광 추출층은 SiO2, TiO2 또는 SiN 중 적어도 하나를 포함하고,
상기 광 추출층의 굴절률은 상기 기판의 굴절률의 0.8배이고,
상기 광 추출층의 굴절률은 1.3 내지 1.4이고,
상기 광 추출층은 코팅된 형태 또는 증착된 형태로 배치되는 발광 소자.According to claim 1, wherein the light extraction layer comprises a light-transmitting material,
The light extraction layer includes at least one of an insulating material and a metal material,
The light extraction layer comprises at least one of SiO 2 , TiO 2 or SiN,
The refractive index of the light extraction layer is 0.8 times the refractive index of the substrate,
The refractive index of the light extraction layer is 1.3 to 1.4,
The light extraction layer is a light emitting device disposed in a coated form or a deposited form. 삭제delete 삭제delete 제1 항에 있어서, 상기 광 추출층의 제1 굴절률은 아래와 같은 발광 소자.
Figure 112020025352317-pat00023

(여기서, Δn은 상기 기판의 제2 굴절률로부터 상기 발광 소자로부터 출사되는 광이 만나는 매질의 제3 굴절률을 감산한 값이고, n1은 상기 광 추출층의 상기 제1 굴절률을 나타낸다.)The light emitting device of claim 1, wherein the first refractive index of the light extraction layer is as follows.
Figure 112020025352317-pat00023

(Here, Δn is a value obtained by subtracting the third refractive index of the medium in which the light emitted from the light emitting device meets the second refractive index of the substrate, and n 1 represents the first refractive index of the light extraction layer.) 삭제delete 삭제delete 삭제delete 제1 항, 제7 항, 제13 항 및 제16 항 중 어느 한 항에 기재된 발광 소자;
상기 발광 구조물의 두께 방향과 직교하는 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임;
상기 제1 리드 프레임과 상기 제1 전극 사이에 배치된 제1 솔더부; 및
상기 제2 리드 프레임과 상기 제2 전극 사이에 배치된 제2 솔더부를 포함하는 발광 소자 패키지.A light emitting device according to any one of claims 1, 7, 13 and 16;
first and second lead frames electrically spaced apart from each other in a direction orthogonal to a thickness direction of the light emitting structure;
a first solder portion disposed between the first lead frame and the first electrode; and
and a second solder portion disposed between the second lead frame and the second electrode.
KR1020150046284A 2015-04-01 2015-04-01 Light emitting device and light emitting device package KR102320866B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150046284A KR102320866B1 (en) 2015-04-01 2015-04-01 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150046284A KR102320866B1 (en) 2015-04-01 2015-04-01 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20160118039A KR20160118039A (en) 2016-10-11
KR102320866B1 true KR102320866B1 (en) 2021-11-02

Family

ID=57162017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150046284A KR102320866B1 (en) 2015-04-01 2015-04-01 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR102320866B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461595B (en) * 2017-02-17 2020-05-29 首尔伟傲世有限公司 Light emitting diode with side reflective layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130094483A (en) * 2012-02-16 2013-08-26 서울옵토디바이스주식회사 Light emitting diode chip and metho for fabricatng the same

Also Published As

Publication number Publication date
KR20160118039A (en) 2016-10-11

Similar Documents

Publication Publication Date Title
KR102434778B1 (en) Light emitting device package
KR102239627B1 (en) Light emitting device package
JP6783048B2 (en) Light emitting element package and lighting equipment including it
KR102402260B1 (en) Light emitting device package
KR102038443B1 (en) Light emitting device and light emitting device package
KR101646666B1 (en) Light emitting device, light emitting device package including the device, and lighting apparatus including the package
US10109772B2 (en) Light emitting device package and lighting apparatus including the same
KR102569249B1 (en) Light emitting device package
KR102137750B1 (en) Light emitting device
KR102464028B1 (en) Light emitting device package, and light emitting apparatus including the package
KR102408617B1 (en) Light emitting device package, and light emitting apparatus including the package
KR102302856B1 (en) Light emitting device
KR20160037471A (en) Light Emitting Device Package
KR102445547B1 (en) Light emitting device and light emitting device package including the device
KR102455091B1 (en) Light emitting device and light emitting device package including the device
KR102465406B1 (en) Light emitting device
KR102320866B1 (en) Light emitting device and light emitting device package
KR102319734B1 (en) Light emitting device and light emitting device package including the device
KR102087948B1 (en) Light emitting device package
KR102346157B1 (en) Light emitting device package
KR101977281B1 (en) Light emitting device package and lighting apparatus
KR101941034B1 (en) Light emitting device package and lighting apparatus
KR102326926B1 (en) Light emitting device, and lighting emitting device package
KR102343098B1 (en) Light emitting device
KR102343497B1 (en) Light emitting device and light emitting device package including the device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant