KR102322335B1 - Wafer Level Chip Scale Package - Google Patents

Wafer Level Chip Scale Package Download PDF

Info

Publication number
KR102322335B1
KR102322335B1 KR1020150019884A KR20150019884A KR102322335B1 KR 102322335 B1 KR102322335 B1 KR 102322335B1 KR 1020150019884 A KR1020150019884 A KR 1020150019884A KR 20150019884 A KR20150019884 A KR 20150019884A KR 102322335 B1 KR102322335 B1 KR 102322335B1
Authority
KR
South Korea
Prior art keywords
mol
glass
delete delete
sio
layer
Prior art date
Application number
KR1020150019884A
Other languages
Korean (ko)
Other versions
KR20160097728A (en
Inventor
임지희
윤종흠
이미진
정재훈
황덕기
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150019884A priority Critical patent/KR102322335B1/en
Publication of KR20160097728A publication Critical patent/KR20160097728A/en
Application granted granted Critical
Publication of KR102322335B1 publication Critical patent/KR102322335B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Glass Compositions (AREA)

Abstract

실시 예의 웨이퍼 레벨 패키지는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결되는 제1 및 제2 전극; 및 발광 구조물, 제1 전극 및 제2 전극을 지지하며, 글래스 또는 콜로이드 실리카 중 적어도 하나를 포함하는 지지층을 포함한다.The wafer level package of the embodiment includes a light emitting structure including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer; first and second electrodes electrically connected to the first and second conductivity-type semiconductor layers, respectively; and a support layer that supports the light emitting structure, the first electrode, and the second electrode, and includes at least one of glass or colloidal silica.

Description

웨이퍼 레벨 패키지{Wafer Level Chip Scale Package}Wafer Level Chip Scale Package

실시 예는 웨이퍼 레벨 패키지(WLCSP:Wafer Level Chip Scale Package)에 관한 것이다.The embodiment relates to a Wafer Level Chip Scale Package (WLCSP).

발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.A light emitting diode (LED: Light Emitting Diode) is a type of semiconductor device used as a light source or converts electricity into light by using the characteristics of a compound semiconductor.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED:Light Emitting Diode) 또는 레이저 다이오드(LD:Laser Diode) 등과 같은 발광 소자의 핵심 소재로 각광을 받고 있다.Group III-V nitride semiconductors are in the spotlight as a core material for light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties. have.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since these light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting fixtures such as incandescent and fluorescent lamps, they have excellent eco-friendliness, and have advantages such as long lifespan and low power consumption characteristics. are replacing them

기존의 발광 소자를 갖는 웨이퍼 레벨 패키지는 유기 화합물인 에폭시 몰딩 컴파운드(EMC:Epoxy Molding Compound)를 사용하여 발광 소자를 지지한다. 이로 인해, 발광 소자로부터 280 ㎚ 파장 대역의 광이 방출될 경우, EMC의 결합이 끊어져서 부착력이 저하되고 광도가 저하될 수 있다.Conventional wafer level packages having light emitting devices support the light emitting devices using an organic compound, an epoxy molding compound (EMC). For this reason, when light of a wavelength band of 280 nm is emitted from the light emitting device, the EMC coupling is broken, thereby reducing adhesion and luminous intensity.

실시 예는 우수한 특성을 갖는 웨이퍼 레벨 패키지를 제공한다.An embodiment provides a wafer level package with superior properties.

실시 예에 의한 웨이퍼 레벨 패키지는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결되는 제1 및 제2 전극; 및 상기 발광 구조물, 상기 제1 전극 및 상기 제2 전극을 지지하며, 글래스 또는 콜로이드 실리카 중 적어도 하나를 포함할 수 있다.A wafer level package according to an embodiment includes a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; first and second electrodes electrically connected to the first and second conductivity-type semiconductor layers, respectively; and supporting the light emitting structure, the first electrode, and the second electrode, and may include at least one of glass or colloidal silica.

예를 들어, 상기 발광 구조물은 자외선 파장 대역의 광을 방출할 수 있다.For example, the light emitting structure may emit light in an ultraviolet wavelength band.

상기 지지층에 포함된 상기 글래스의 조성물은 SiO2, Al2O3, Bi2O3, B2O3, P2O5, ZnO, CaO, BaO, PbO, V2O5, Ag2O 또는 TeO2 중 적어도 하나를 포함할 수 있다.The composition of the glass included in the support layer is SiO 2 , Al 2 O 3 , Bi 2 O 3 , B 2 O 3 , P 2 O 5 , ZnO, CaO, BaO, PbO, V 2 O 5 , Ag 2 O or At least one of TeO 2 may be included.

예를 들어, 상기 지지층은 33 mol%의 P2O5, 32 mol%의 SiO2 및 35 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 32 mol%의 P2O5, 46 mol%의 SiO2 및 22 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 44 mol%의 P2O5, 17 mol%의 SiO2 및 39 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 42 mol%의 P2O5, 33 mol%의 SiO2, 25 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 26 mol%의 Bi2O3, 33 mol%의 B2O3, 3 mol%의 P2O5, 29 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 27.1 mol%의 Bi2O3, 28.5 mol%의 B2O3, 5.1 mol%의 P2O5, 30 mol%의 SiO2, 7.1 mol%의 Al2O3, 2.2 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 28 mol%의 Bi2O3, 40 mol%의 B2O3, 5 mol%의 P2O5, 18 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 25 mol%의 Bi2O3, 36 mol%의 B2O3, 7 mol%의 P2O5, 23 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 2 mol%의 Bi2O3, 83 mol%의 B2O3, 1 mol%의 P2O5, 10 mol%의 SiO2, 3 mol%의 Al2O3, 1 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다. 또는, 상기 지지층은 2.6 mol%의 Bi2O3, 81.3 mol%의 B2O3, 1.1 mol%의 P2O5, 10.8 mol%의 SiO2, 3.2 mol%의 Al2O3, 1 mol%의 ZnO의 조성을 갖는 글래스를 포함할 수 있다.For example, the support layer may include a glass having a composition of 33 mol% P 2 O 5 , 32 mol% SiO 2 , and 35 mol% ZnO. Alternatively, the support layer may include a glass having a composition of 32 mol% of P 2 O 5 , 46 mol% of SiO 2 and 22 mol% of ZnO. Alternatively, the support layer may include a glass having a composition of 44 mol% of P 2 O 5 , 17 mol% of SiO 2 and 39 mol% of ZnO. Alternatively, the support layer may include glass having a composition of 42 mol% of P 2 O 5 , 33 mol% of SiO 2 , and 25 mol% of ZnO. Alternatively, the support layer may include 26 mol% Bi 2 O 3 , 33 mol% B 2 O 3 , 3 mol% P 2 O 5 , 29 mol% SiO 2 , 7 mol% Al 2 O 3 , 2 mol% % of a glass having a composition of ZnO. Alternatively, the support layer may include 27.1 mol% of Bi 2 O 3 , 28.5 mol% of B 2 O 3 , 5.1 mol% of P 2 O 5 , 30 mol% of SiO 2 , 7.1 mol% of Al 2 O 3 , 2.2 mol % of a glass having a composition of ZnO. Alternatively, the support layer may include 28 mol% of Bi 2 O 3 , 40 mol% of B 2 O 3 , 5 mol% of P 2 O 5 , 18 mol% of SiO 2 , 7 mol% of Al 2 O 3 , 2 mol % of a glass having a composition of ZnO. Alternatively, the support layer may include 25 mol% of Bi 2 O 3 , 36 mol% of B 2 O 3 , 7 mol% of P 2 O 5 , 23 mol% of SiO 2 , 7 mol% of Al 2 O 3 , 2 mol % of a glass having a composition of ZnO. Alternatively, the support layer may include 2 mol% of Bi 2 O 3 , 83 mol% of B 2 O 3 , 1 mol% of P 2 O 5 , 10 mol% of SiO 2 , 3 mol% of Al 2 O 3 , 1 mol % of a glass having a composition of ZnO. Alternatively, the support layer may be 2.6 mol% Bi 2 O 3 , 81.3 mol% B 2 O 3 , 1.1 mol% P 2 O 5 , 10.8 mol% SiO 2 , 3.2 mol% Al 2 O 3 , 1 mol % of a glass having a composition of ZnO.

예를 들어, 상기 지지층은 필러를 더 포함할 수 있다. 상기 필러는 SiO2를 포함하고, 상기 지지층은 20 mol%의 V2O5, 40 mol%의 Ag2O2 및 40 mol%의 TeO2의 조성을 갖는 글래스; 및 필러를 포함할 수 있다. 상기 필러는 SiO2, Al2O3, Si3N4, SiC, AlN, WC, 그라파이드, 다이아몬드, 텅스텐, 몰리브덴, 니오븀 또는 크롬 중 적어도 하나를 포함할 수 있다. 상기 필러는 SiO2를 포함하고, 상기 필러의 크기는 2 ㎛ 내지 4 ㎛일 수 있다.For example, the support layer may further include a filler. The filler includes SiO 2 , and the support layer includes a glass having a composition of 20 mol% of V 2 O 5 , 40 mol% of Ag 2 O 2 and 40 mol% of TeO 2 ; and fillers. The filler may include at least one of SiO 2 , Al 2 O 3 , Si 3 N 4 , SiC, AlN, WC, graphite, diamond, tungsten, molybdenum, niobium, or chromium. The filler includes SiO 2 , and the size of the filler may be 2 μm to 4 μm.

예를 들어, 상기 자외선 파장 대역의 광을 500 시간 동안 조사받은 상기 글래스는 6.3 kgf의 부착력을 가질 수 있다. 상기 자외선 파장 대역의 광을 500 시간 동안 조사받은 상기 콜로이드 실리카는 6.1 kgf의 부착력을 가질 수 있다.For example, the glass irradiated with light in the ultraviolet wavelength band for 500 hours may have an adhesive force of 6.3 kgf. The colloidal silica irradiated with light of the ultraviolet wavelength band for 500 hours may have an adhesion of 6.1 kgf.

예를 들어, 상기 발광 구조물로부터 방출되는 275 ㎚ 파장 대의 광을 1000 시간 동안 조사받은 상기 지지층은 3.2 이하의 색차를 가질 수 있다.For example, the support layer irradiated with light of a wavelength band of 275 nm emitted from the light emitting structure for 1000 hours may have a color difference of 3.2 or less.

실시 예에 의한 웨이퍼 레벨 패키지는 유기 화합물인 에폭시 몰딩 컴파운드 대신에 무기 재료이며 발광 기판과 동일하거나 유사한 열 팽창 계수를 갖는 글래스나 콜리이드 실리카에 의해 구현된 지지층을 이용하여 발광 구조물을 지지하므로, 지지층에 크랙이 발생하거나 휨이 발생하지 않아 수율 및 공정상에 문제가 해소되고, 장시간 자외선 광에 의해 노출되더라고 변색되지 않고 접착력이 우수하며, 강도가 세고, 유리 전이점 온도가 높으며, 높은 접합 온도를 요구하는 고 전력용에 이용되기에 적합하고 높은 신뢰성을 갖는다.Since the wafer level package according to the embodiment supports the light emitting structure using a support layer implemented by glass or colloidal silica having the same or similar coefficient of thermal expansion as an inorganic material and a light emitting substrate instead of an epoxy molding compound, which is an organic compound, the support layer It does not cause cracks or warpage, which solves problems in yield and process, does not discolor even when exposed to ultraviolet light for a long time, has excellent adhesion, strong strength, high glass transition temperature, and high bonding temperature It is suitable for use in high power applications requiring high reliability.

도 1a 내지 도 1g는 실시 예에 의한 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 공정 단면도이다.
도 2는 실시 예에 의한 웨이퍼 레벨 패키지의 단면도를 나타내다.
도 3은 콜로이드 실리카를 설명하기 위한 도면이다.
도 4는 필러의 함량별 지지층의 열 팽창 계수의 변화를 나타내는 그래프이다.
도 5는 필러의 함량별 지지층의 열 팽창 계수의 변화를 각 필러의 크기별로 나타내는 그래프이다.
도 6은 실시 예에 의한 웨이퍼 레벨 패키지에 인가되는 전류의 증가에 따른 광 출력의 변화를 나타내는 그래프이다.
도 7은 비교 례에 의한 웨이퍼 레벨 패키지와 실시 예에 의한 웨이퍼 레벨 패키지의 부착 강도를 테스트를 설명하기 위한 도면이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a wafer level package according to an embodiment.
2 is a cross-sectional view of a wafer level package according to an embodiment.
3 is a view for explaining colloidal silica.
4 is a graph showing the change in the coefficient of thermal expansion of the support layer according to the content of the filler.
5 is a graph showing the change in the coefficient of thermal expansion of the support layer according to the content of the filler for each size of each filler.
6 is a graph illustrating a change in light output according to an increase in current applied to a wafer level package according to an embodiment.
7 is a view for explaining a test of the adhesion strength of the wafer level package according to the comparative example and the wafer level package according to the embodiment.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings to help the understanding of the present invention by giving examples, and to explain the present invention in detail. However, the embodiments according to the present invention may be modified in various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described in detail below. The embodiments of the present invention are provided to more completely explain the present invention to those of ordinary skill in the art.

본 실시 예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.In the description of this embodiment, in the case where it is described as being formed on "on or under" of each element, above (above) or below (below) ( on or under includes both elements in which two elements are in direct contact with each other or in which one or more other elements are disposed between the two elements indirectly.

또한 "상(위)" 또는 "하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when expressed as "up (up)" or "down (on or under)", a meaning of not only an upward direction but also a downward direction may be included based on one element.

또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.Also, as used hereinafter, relational terms such as "first" and "second," "upper/upper/above" and "lower/lower/below" refer to any physical or logical relationship or It may be used only to distinguish one entity or element from another, without requiring or implying an order.

이하, 실시 예에 의한 웨이퍼 레벨 패키지(100)를 설명하기에 앞서, 웨이퍼 레벨 패키지(100)의 제조 방법에 대해 첨부된 도면을 참조하여 다음과 같이 설명한다. 그러나, 실시 예에 의한 웨이퍼 레벨 패키지(100)는 이하에서 설명되는 제조 방법에 국한되지 않고 다른 제조 방법에 의해서도 다양하게 제조될 수 있음은 물론이다.Hereinafter, before describing the wafer level package 100 according to the embodiment, a method of manufacturing the wafer level package 100 will be described with reference to the accompanying drawings. However, the wafer level package 100 according to the embodiment is not limited to the manufacturing method described below and may be manufactured in various ways by other manufacturing methods.

도 1a 내지 도 1g는 실시 예에 의한 웨이퍼 레벨 패키지(100)의 제조 방법을 설명하기 위한 공정 단면도이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a wafer level package 100 according to an embodiment.

도 1a를 참조하면, 발광 기판(150) 위에, 언도프된(undoped) 반도체층(302)과 발광 구조물(120)을 형성한다. 경우에 따라, 언도프된 반도체층(302)의 형성은 생략될 수도 있다.Referring to FIG. 1A , an undoped semiconductor layer 302 and a light emitting structure 120 are formed on a light emitting substrate 150 . In some cases, the formation of the undoped semiconductor layer 302 may be omitted.

발광 기판(150)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 발광 기판(150)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있으나, 실시 예는 발광 기판(150)의 물질에 국한되지 않는다.The light emitting substrate 150 may include a conductive material or a non-conductive material. For example, the light emitting substrate 150 may include at least one of sapphire (Al 2 0 3 ), GaN, SiC, ZnO, GaP, InP, Ga 2 0 3 , GaAs, and Si, but the embodiment is a light emitting substrate (150) is not limited to the material.

발광 구조물(120)은 광을 방출하며, 발광 기판(150) 위에 순차적으로 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 적층함으로써 형성될 수 있다.The light emitting structure 120 emits light and may be formed by sequentially stacking the first conductivity type semiconductor layer 122 , the active layer 124 , and the second conductivity type semiconductor layer 126 on the light emitting substrate 150 . .

제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 형성될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 122 may be formed of a compound semiconductor of group III-V or group II-VI doped with a first conductivity type dopant. When the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer, the first conductivity-type dopant is an n-type dopant and may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.For example, the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It may be formed by a semiconductor material. The first conductivity type semiconductor layer 122 may include any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.

활성층(124)은 제1 도전형 반도체층(122) 위에 형성되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.The active layer 124 is formed on the first conductivity type semiconductor layer 122 , and has a single well structure, a multi-well structure, a single quantum well structure, a multi-quantum well structure (MQW), and a quantum-wire (Quantum-Wire) structure. It may be formed of at least one of a structure or a quantum dot structure.

활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.The well layer/barrier layer of the active layer 124 may be formed of any one or more pair structure of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs (InGaAs)/AlGaAs, GaP (InGaP)/AlGaP. However, the present invention is not limited thereto. The well layer may be formed of a material having a bandgap energy lower than the bandgap energy of the barrier layer.

활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive cladding layer (not shown) may be formed on and/or below the active layer 124 . The conductive clad layer may be formed of a semiconductor having a higher bandgap energy than that of the barrier layer of the active layer 124 . For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure. In addition, the conductivity-type cladding layer may be doped with n-type or p-type.

제2 도전형 반도체층(126)은 활성층(124) 위에 형성되며, 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 형성될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity type semiconductor layer 126 is formed on the active layer 124 and may be formed of a semiconductor compound. The second conductivity type semiconductor layer 126 may be formed of a compound semiconductor such as group III-V or group II-VI. For example, the second conductivity type semiconductor layer 126 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) can be formed by The second conductivity type semiconductor layer 126 may be doped with a second conductivity type dopant. When the second conductivity-type semiconductor layer 126 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

이후, 도 1b를 참조하면, 제2 도전형 반도체층(126)과, 활성층(124)과 제1 도전형 반도체층(122)의 일부를 메사 식각하여 제1 도전형 반도체층(122)의 상부면을 노출시킨다.Thereafter, referring to FIG. 1B , the second conductivity type semiconductor layer 126 , the active layer 124 , and a portion of the first conductivity type semiconductor layer 122 are mesa-etched to form an upper portion of the first conductivity type semiconductor layer 122 . expose the side.

이후, 도 1c를 참조하면, 노출된 제1 도전형 반도체층(122)의 상부에 제1 전극(142B)을 형성하고, 제2 도전형 반도체층(126)의 상부에 제2 전극(144B)을 형성한다. 이후, 제1 및 제2 전극(142B, 144B) 각각의 상부에 시드(seed)를 형성한다. 이후, 시드를 성장시켜 기둥(pillar) 형태의 제1 및 제2 연결부(142A, 144A)를 제1 및 제2 전극(142B, 144B) 위에 각각 형성한다. 예를 들어, 시드는 구리일 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 제1 및 제2 전극(142B, 144B)의 재질에 따라 시드의 재질은 달라질 수 있다.Thereafter, referring to FIG. 1C , a first electrode 142B is formed on the exposed first conductivity-type semiconductor layer 122 , and a second electrode 144B is formed on the second conductivity-type semiconductor layer 126 . to form Thereafter, a seed is formed on each of the first and second electrodes 142B and 144B. Thereafter, seeds are grown to form pillar-shaped first and second connecting portions 142A and 144A on the first and second electrodes 142B and 144B, respectively. For example, the seed may be copper, but embodiments are not limited thereto. That is, the material of the seed may vary according to the material of the first and second electrodes 142B and 144B.

이후, 도 1d를 참조하면, 발광 구조물(120), 제1 및 제2 연결부(142A, 144A) 및 제1 및 제2 전극(142B, 144B)를 모두 덮도록 지지층(130)을 형성한다. 만일, 발광 기판(150)의 열 팽창 계수(CTE:Coefficient of Thermal Expansion)와 지지층(130)의 열 팽창 계수 사이의 차가 크다면, 지지층(130)에 크랙(crack)이 발생하거나 휨(warpage)이 발생하여 수율 및 공정상에 문제가 야기될 수 있다. 따라서, 실시 예에 의하면, 발광 기판(150)의 열 팽창 계수와 동일하거나 유사한 열 팽창 계수를 갖도록 지지층(130)을 형성할 수 있다. 예를 들어, 글래스(glass) 또는 콜로이드 실리카(colloidal silica) 중 적어도 하나를 이용하여 지지층(130)을 형성할 수 있다. 또한, 글래스 또는 콜로이드 실리카 자체의 열 팽창 계수와 발광 기판(150)의 열 팽창 계수 사이의 차가 클 경우, 글래스 또는 콜로이드 실리카 중 적어도 하나에 필러(filler)(또는, 첨가물 또는 첨가제)를 첨가할 수 있다. 이에 대해서는 도 2에 도시된 웨이퍼 레벨 패키지(100)의 설명에서 더욱 상세하게 살펴본다.Thereafter, referring to FIG. 1D , the support layer 130 is formed to cover all of the light emitting structure 120 , the first and second connecting portions 142A and 144A, and the first and second electrodes 142B and 144B. If the difference between the coefficient of thermal expansion (CTE) of the light emitting substrate 150 and the coefficient of thermal expansion of the support layer 130 is large, cracks or warpage occur in the support layer 130 . This may cause problems in yield and process. Accordingly, according to an embodiment, the support layer 130 may be formed to have a coefficient of thermal expansion equal to or similar to that of the light emitting substrate 150 . For example, the support layer 130 may be formed using at least one of glass and colloidal silica. In addition, when the difference between the coefficient of thermal expansion of the glass or colloidal silica itself and the coefficient of thermal expansion of the light emitting substrate 150 is large, a filler (or additive or additive) may be added to at least one of the glass or colloidal silica. have. This will be described in more detail in the description of the wafer level package 100 shown in FIG. 2 .

또한, 지지층(130)을 소정 온도 예컨대, 200℃±200℃ 내에서 경화시킬 수 있으며, 이러한 경화 온도는 발광 구조물(120)에 영향을 주지 않는 범위에서 설정될 수 있다. 예를 들어, 발광 구조물(120), 제1 및 제2 연결부(142A, 144A) 및 제1 및 제2 전극(142B, 144B)를 모두 덮도록 글래스 페이스트를 도포한 후, 글래스 페이스트를 약 350℃에서 멜팅시켜 지지층(130)을 형성할 수 있다.In addition, the support layer 130 may be cured at a predetermined temperature, for example, 200° C.±200° C., and this curing temperature may be set in a range that does not affect the light emitting structure 120 . For example, after applying the glass paste to cover all of the light emitting structure 120 , the first and second connecting portions 142A and 144A, and the first and second electrodes 142B and 144B, the glass paste is applied at about 350°C. may be melted to form the support layer 130 .

이후, 도 1e를 참조하면, 지지층(130)를 연마하여 제1 및 제2 연결부(142A, 144B)를 노출시킬 수 있다.Thereafter, referring to FIG. 1E , the support layer 130 may be polished to expose the first and second connection portions 142A and 144B.

이후, 도 1f를 참조하면, 레이져 리프트 오프(LLO:Lase Lift Off)에 의해 발광 기판(150)을 제거한다.Thereafter, referring to FIG. 1F , the light emitting substrate 150 is removed by laser lift off (LLO).

이후, 도 1f 및 도 1g를 참조하면, 발광 기판(150)을 LLO에 의해 제거할 때, uGaN으로 구현된 언도프된 반도체층(302)의 하부 일부분에서 Ga과 N가 서로 분리될 수 있다. 그러므로, 분리된 Ga을 염산을 이용하여 습식 식각에 의해 제거하고, 언도프된 반도체층(302)을 건식 식각으로 제거한 후 뒤집는다. 건식 식각은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함할 수 있다.Thereafter, referring to FIGS. 1F and 1G , when the light emitting substrate 150 is removed by LLO, Ga and N may be separated from each other in the lower portion of the undoped semiconductor layer 302 made of uGaN. Therefore, the separated Ga is removed by wet etching using hydrochloric acid, and the undoped semiconductor layer 302 is removed by dry etching and then inverted. Dry etching may include at least one of inductively coupled plasma (ICP) equipment, reactive ion etching (RIE) equipment, capacitive coupled plasma (CCP) equipment, and electron cyclotron resonance (ECR) equipment.

이후, 계속해서 도 1g를 참조하면, 분리축(320)을 기준으로 제1 도전형 반도체층(122)을 식각한 후 웨이퍼 상의 발광 소자(D1, D2)를 서로 분리시킨다.Thereafter, with continuing reference to FIG. 1G , the light emitting devices D1 and D2 on the wafer are separated from each other after the first conductivity-type semiconductor layer 122 is etched based on the separation axis 320 .

이후, 분리축(320)을 기준으로 지지층(130)를 다이싱하면, 2개의 발광 소자(D1, D2)의 발광 구조물(120)이 웨이퍼 레벨에서 개별 칩 단위로 웨이퍼 레벨 패키지로서 분리될 수 있다. 이때, 다이싱은 다이아몬드 디스크 블레이드(diamond disk blade), 제거 레이져(ablation laser) 또는 다이아몬드 톱(saw)을 이용한 기계적인 쏘잉(sawing) 중 적어도 어느 하나의 방법에 의해 스크라이빙(scribing), 브레이킹(breaking) 및/또는 커팅(cutting)일 수 있으나, 실시 예는 이에 국한되지 않는다.Thereafter, when the support layer 130 is diced based on the separation axis 320 , the light emitting structures 120 of the two light emitting devices D1 and D2 may be separated as a wafer level package in units of individual chips at the wafer level. . At this time, the dicing is scribing, breaking by at least one method of mechanical sawing using a diamond disk blade, an ablation laser, or a diamond saw. (breaking) and/or cutting (cutting) may be, but the embodiment is not limited thereto.

이하, 실시 예에 의한 웨이퍼 레벨 패키지(100)에 대해 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, with reference to the accompanying drawings for the wafer level package 100 according to the embodiment will be described as follows.

도 2는 실시 예에 의한 웨이퍼 레벨 패키지(100)의 단면도를 나타내다.2 is a cross-sectional view of the wafer level package 100 according to the embodiment.

도 2에 도시된 웨이퍼 레벨 패키지(100)는 인쇄 회로 기판(PCB:Printed Circuit Board)(또는, 지지 기판)(110), 발광 구조물(120), 지지층(130), 제1 전극부(142), 제2 전극부(144) 및 발광 기판(150)을 포함할 수 있다.The wafer level package 100 shown in FIG. 2 includes a printed circuit board (PCB) (or a support substrate) 110 , a light emitting structure 120 , a support layer 130 , and a first electrode part 142 . , the second electrode unit 144 and the light emitting substrate 150 may be included.

또한, 실시 예에 의한 웨이퍼 레벨 패키지(100)는 발광 기판(150)을 포함하지 않을 수도 있고, 포함할 수도 있다. 도 1a 내지 도 1g는 발광 기판(150)을 포함하지 않는 웨이퍼 레벨 패키지(100)의 제조 방법에 해당한다.In addition, the wafer level package 100 according to the embodiment may or may not include the light emitting substrate 150 . 1A to 1G correspond to a method of manufacturing the wafer level package 100 that does not include the light emitting substrate 150 .

이하, 설명의 편의상, 웨이퍼 레벨 패키지(100)가 발광 기판(150)을 포함하는 것으로 설명하지만, 웨이퍼 레벨 패키지(100)가 발광 기판(150)을 포함하지 않은 경우에도 하기의 설명은 적용될 수 있음은 물론이다.Hereinafter, for convenience of description, it is described that the wafer level package 100 includes the light emitting substrate 150 , but the following description may be applied even when the wafer level package 100 does not include the light emitting substrate 150 . is of course

발광 구조물(120)은 광을 방출하며, 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.The light emitting structure 120 emits light and may include a first conductivity type semiconductor layer 122 , an active layer 124 , and a second conductivity type semiconductor layer 126 .

제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity-type semiconductor layer 122 may be implemented as a compound semiconductor of group III-V or group II-VI doped with a first conductivity-type dopant. When the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer, the first conductivity-type dopant is an n-type dopant and may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.For example, the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It may include a semiconductor material. The first conductivity type semiconductor layer 122 may include any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.The active layer 124 is disposed between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126 , and includes electrons (or holes) injected through the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 122 . This is a layer in which holes (or electrons) injected through the two-conductivity semiconductor layer 126 meet each other and emit light having an energy determined by an energy band intrinsic to the material constituting the active layer 124 . The active layer 124 may include at least one of a single well structure, a multi-well structure, a single quantum well structure, a multi-quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. can be formed into one.

활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.The well layer/barrier layer of the active layer 124 may be formed of any one or more pair structure of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs (InGaAs)/AlGaAs, GaP (InGaP)/AlGaP. However, the present invention is not limited thereto. The well layer may be formed of a material having a bandgap energy lower than the bandgap energy of the barrier layer.

활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive cladding layer (not shown) may be formed on and/or below the active layer 124 . The conductive clad layer may be formed of a semiconductor having a higher bandgap energy than that of the barrier layer of the active layer 124 . For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure. In addition, the conductivity-type cladding layer may be doped with n-type or p-type.

특히, 활성층(124)은 자외선(UV) 파장 대역의 광을 방출할 수 있다. 여기서, 자외선 파장 대역이란, 100 ㎚ 내지 400 ㎚의 파장 대역을 의미할 수 있다. 특히, 활성층(124)은 100 ㎚ 내지 280 ㎚ 파장 대역의 광을 방출할 수 있다. 그러나, 실시 예는 활성층(124)에서 방출되는 광의 파장 대역에 국한되지 않는다.In particular, the active layer 124 may emit light in an ultraviolet (UV) wavelength band. Here, the ultraviolet wavelength band may mean a wavelength band of 100 nm to 400 nm. In particular, the active layer 124 may emit light in a wavelength band of 100 nm to 280 nm. However, the embodiment is not limited to a wavelength band of light emitted from the active layer 124 .

제2 도전형 반도체층(126)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity type semiconductor layer 126 is disposed under the active layer 124 and may be formed of a semiconductor compound. The second conductivity type semiconductor layer 126 may be implemented with a compound semiconductor such as group III-V or group II-VI. For example, the second conductivity type semiconductor layer 126 includes a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). can do. The second conductivity type semiconductor layer 126 may be doped with a second conductivity type dopant. When the second conductivity-type semiconductor layer 126 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수도 있다.The first conductivity-type semiconductor layer 122 may be implemented as an n-type semiconductor layer, and the second conductivity-type semiconductor layer 126 may be implemented as a p-type semiconductor layer. Alternatively, the first conductivity-type semiconductor layer 122 may be implemented as a p-type semiconductor layer, and the second conductivity-type semiconductor layer 126 may be implemented as an n-type semiconductor layer.

발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.The light emitting structure 120 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

도 2에 예시된 웨이퍼 레벨 패키지(100)는 플립 칩 본딩(flip chip bonding) 구조와 유사하므로, 활성층(124)에서 방출된 광은 제1 도전형 반도체층(122) 및 발광 기판(150)을 통해 출사될 수 있다. 이를 위해, 제1 도전형 반도체층(122) 및 발광 기판(150)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제2 도전형 반도체층(126)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다.Since the wafer-level package 100 illustrated in FIG. 2 is similar to a flip chip bonding structure, the light emitted from the active layer 124 is the first conductive type semiconductor layer 122 and the light emitting substrate 150 . can be emitted through To this end, the first conductivity type semiconductor layer 122 and the light emitting substrate 150 may be made of a material having light transmittance. In this case, the second conductivity-type semiconductor layer 126 may be made of a material having a light transmittance or non-transmission property or a material having a reflection property, but the embodiment may not be limited to a specific material.

한편, 지지층(130)은 발광 구조물(120) 및 발광 기판(150)을 지지할 수 있다. 도 1d와 관련하여 전술한 바와 같이, 발광 기판(150)과 지지층(130)의 열 팽창 계수의 차이가 크다면, 지지층(130)에 크랙이 발생하거나 휨이 발생하여 수율 및 공정상에 문제가 야기될 수 있다.Meanwhile, the support layer 130 may support the light emitting structure 120 and the light emitting substrate 150 . As described above with respect to FIG. 1D , if the difference between the coefficients of thermal expansion between the light emitting substrate 150 and the support layer 130 is large, cracks or warpage occur in the support layer 130 , resulting in problems in yield and process. can be caused

따라서, 실시 예에 의하면, 지지층(130)은 발광 기판(150)의 열 팽창 계수와 동일하거나 유사한 열 팽창 계수를 가질 수 있다. 지지층(130)의 열 팽창 계수는 3 ppm/K 내지 15 ppm/K일 수 있다. 예를 들어, 발광 기판(150)의 재질이 사파이어일 경우, 지지층(130)은 4 ppm/K 내지 10 ppm/K의 열 팽창 계수를 가질 수 있으나, 실시 예는 이에 국한되지 않는다. 이를 위해, 지지층(130)은 글래스 또는 콜로이드 실리카 중 적어도 하나를 포함할 수 있다.Accordingly, according to an embodiment, the support layer 130 may have a coefficient of thermal expansion equal to or similar to that of the light emitting substrate 150 . The thermal expansion coefficient of the support layer 130 may be 3 ppm/K to 15 ppm/K. For example, when the material of the light emitting substrate 150 is sapphire, the support layer 130 may have a coefficient of thermal expansion of 4 ppm/K to 10 ppm/K, but the embodiment is not limited thereto. To this end, the support layer 130 may include at least one of glass or colloidal silica.

먼저, 지지층(130)에 포함된 글래스의 조성물은 Bi2O3, B2O3, SiO2, Al2O3, P2O5, ZnO, CaO, BaO, PbO, V2O5, Ag2O 또는 TeO2 중 적어도 하나를 포함할 수 있다.또한, 글래스의 유리 전이점 온도(Tg) 또는 연화점 온도(Ts)는 300℃ 내지 465℃ 예를 들어, 400℃이하일 수 있다.First, the composition of the glass included in the support layer 130 is Bi 2 O 3 , B 2 O 3 , SiO 2 , Al 2 O 3 , P 2 O 5 , ZnO, CaO, BaO, PbO, V 2 O 5 , Ag It may include at least one of 2 O or TeO 2 . In addition, the glass transition temperature (Tg) or softening point temperature (Ts) of the glass may be 300° C. to 465° C., for example, 400° C. or less.

다음 표 1은 글래스의 조성물과 각 조성물의 조성을 나타낸다.Table 1 below shows the composition of the glass and the composition of each composition.

Figure 112015013822523-pat00001
Figure 112015013822523-pat00001

표 1을 참조하면, 글래스 조정이 조성 5, 조성 6, 조성 7, 조성 8, 조성 9, 조성 10, 조성 11, 조성 12, 조성 13, 조성 14, 조성 15, 조성 17, 조성 18, 조성 19, 조성 20, 조성 21 또는 조성 22과 같을 때, 글래스의 열 팽창 계수가 4 ppm/K 내지 10 ppm/K의 범위에 속하므로, 이러한 조성을 갖는 글래스로 지지층(130)을 구현할 수 있다. 이 경우, 지지층(130)을 구현하며 필러가 첨가되지 않은 글래스는 P2O5, ZnO 및 SiO2에 의해 구현될 수도 있고, SiO2, Al2O3, Bi2O3, B2O3 및 ZnO에 의해 구현될 수도 있고, SiO2, Al2O3, Bi2O3, B2O3, P2O5 및 ZnO에 의해 구현될 수도 있고, SiO2, Bi2O3, B2O3, P2O5, CaO 및 BaO에 의해 구현될 수도 있지만, 실시 예는 이에 국한되지 않는다.Referring to Table 1, the composition of the glass is composition 5, composition 6, composition 7, composition 8, composition 9, composition 10, composition 11, composition 12, composition 13, composition 14, composition 15, composition 17, composition 18, composition 19 , composition 20, composition 21, or composition 22, since the coefficient of thermal expansion of the glass is in the range of 4 ppm/K to 10 ppm/K, the support layer 130 may be implemented with glass having such a composition. In this case, the glass to implement the support layer 130 and to which no filler is added may be implemented by P 2 O 5 , ZnO and SiO 2 , SiO 2 , Al 2 O 3 , Bi 2 O 3 , B 2 O 3 and ZnO, SiO 2 , Al 2 O 3 , Bi 2 O 3 , B 2 O 3 , P 2 O 5 and ZnO, SiO 2 , Bi 2 O 3 , B 2 It may be implemented by O 3 , P 2 O 5 , CaO and BaO, but embodiments are not limited thereto.

예를 들어, 지지층(130)을 구현하는 글래스가 33 mol%의 P2O5, 32 mol%의 SiO2 및 35 mol%의 ZnO의 조성 5를 가질 때, 글래스의 열 팽창 계수는 7 ppm/K임을 알 수 있다.For example, when the glass implementing the support layer 130 has a composition 5 of 33 mol% of P 2 O 5 , 32 mol% of SiO 2 and 35 mol% of ZnO, the coefficient of thermal expansion of the glass is 7 ppm/ It can be seen that K.

또는, 지지층(130)을 구현하는 글래스가 32 mol%의 P2O5, 46 mol%의 SiO2 및 22 mol%의 ZnO의 조성 6을 가질 때, 글래스의 열 팽창 계수는 7.6 ppm/K임을 알 수 있다.Alternatively, when the glass implementing the support layer 130 has a composition 6 of 32 mol% of P 2 O 5 , 46 mol% of SiO 2 and 22 mol% of ZnO, the coefficient of thermal expansion of the glass is 7.6 ppm/K. Able to know.

또는, 지지층(130)을 구현하는 글래스가 44 mol%의 P2O5, 17 mol%의 SiO2 및 39 mol%의 ZnO의 조성 7을 가질 때, 글래스의 열 팽창 계수는 7.9 ppm/K임을 알 수 있다.Alternatively, when the glass implementing the support layer 130 has a composition 7 of 44 mol% of P 2 O 5 , 17 mol% of SiO 2 and 39 mol% of ZnO, the coefficient of thermal expansion of the glass is 7.9 ppm/K Able to know.

또는, 지지층(130)을 구현하는 글래스가 42 mol%의 P2O5, 33 mol%의 SiO2, 25 mol%의 ZnO의 조성 8을 가질 때, 글래스의 열 팽창 계수는 7.4 ppm/K임을 알 수 있다.Alternatively, when the glass implementing the support layer 130 has a composition 8 of 42 mol% of P 2 O 5 , 33 mol% of SiO 2 , and 25 mol% of ZnO, the coefficient of thermal expansion of the glass is 7.4 ppm/K. Able to know.

또는, 지지층(130)을 구현하는 글래스가 26 mol%의 Bi2O3, 33 mol%의 B2O3, 3 mol%의 P2O5, 29 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성 10을 가질 때, 글래스의 열 팽창 계수는 7.1 ppm/K임을 알 수 있다.Alternatively, the glass implementing the support layer 130 is 26 mol% Bi 2 O 3 , 33 mol% B 2 O 3 , 3 mol% P 2 O 5 , 29 mol% SiO 2 , 7 mol% Al It can be seen that when 2 O 3 , 2 mol% of ZnO has a composition 10, the thermal expansion coefficient of the glass is 7.1 ppm/K.

삭제delete

또는, 지지층(130)을 구현하는 글래스가 27.1 mol%의 Bi2O3, 28.5 mol%의 B2O3, 5.1 mol%의 P2O5, 30 mol%의 SiO2, 7.1 mol%의 Al2O3, 2.2 mol%의 ZnO의 조성 11을 가질 때, 글래스의 열 팽창 계수는 8.2 ppm/K임을 알 수 있다.Alternatively, the glass implementing the support layer 130 is 27.1 mol% of Bi 2 O 3 , 28.5 mol% of B 2 O 3 , 5.1 mol% of P 2 O 5 , 30 mol% of SiO 2 , 7.1 mol% of Al 2 O 3 , it can be seen that when the composition 11 of ZnO is 2.2 mol%, the coefficient of thermal expansion of the glass is 8.2 ppm/K.

또는, 지지층(130)을 구현하는 글래스가 28 mol%의 Bi2O3, 40 mol%의 B2O3, 5 mol%의 P2O5, 18 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성 13을 가질 때, 글래스의 열 팽창 계수는 7.2 ppm/K임을 알 수 있다.Alternatively, the glass implementing the support layer 130 is 28 mol% Bi 2 O 3 , 40 mol% B 2 O 3 , 5 mol% P 2 O 5 , 18 mol% SiO 2 , 7 mol% Al 2 O 3 , it can be seen that when the composition 13 of ZnO is 2 mol%, the thermal expansion coefficient of the glass is 7.2 ppm/K.

삭제delete

또는, 지지층(130)을 구현하는 글래스가 25 mol%의 Bi2O3, 36 mol%의 B2O3, 7 mol%의 P2O5, 23 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성 14를 가질 때, 글래스의 열 팽창 계수는 7.3 ppm/K임을 알 수 있다.Alternatively, the glass implementing the support layer 130 is 25 mol% Bi 2 O 3 , 36 mol% B 2 O 3 , 7 mol% P 2 O 5 , 23 mol% SiO 2 , 7 mol% Al 2 O 3 , it can be seen that when the composition 14 of ZnO is 2 mol%, the coefficient of thermal expansion of the glass is 7.3 ppm/K.

또는, 지지층(130)을 구현하는 글래스가 2 mol%의 Bi2O3, 83 mol%의 B2O3, 1 mol%의 P2O5, 10 mol%의 SiO2, 3 mol%의 Al2O3, 1 mol%의 ZnO의 조성 20을 가질 때, 글래스의 열 팽창 계수는 9 ppm/K임을 알 수 있다.Alternatively, the glass implementing the support layer 130 is 2 mol% of Bi 2 O 3 , 83 mol% of B 2 O 3 , 1 mol% of P 2 O 5 , 10 mol% of SiO 2 , 3 mol% of Al It can be seen that when 2 O 3 , 1 mol% of ZnO has a composition of 20, the thermal expansion coefficient of the glass is 9 ppm/K.

삭제delete

삭제delete

삭제delete

삭제delete

또는, 지지층(130)을 구현하는 글래스가 2.6 mol%의 Bi2O3, 81.3 mol%의 B2O3, 1.1 mol%의 P2O5, 10.8 mol%의 SiO2, 3.2 mol%의 Al2O3, 1 mol%의 ZnO의 조성 21을 가질 때, 글래스의 열 팽창 계수는 9.5 ppm/K임을 알 수 있다.Alternatively, the glass for implementing the support layer 130 is 2.6 mol% of Bi 2 O 3 , 81.3 mol% of B 2 O 3 , 1.1 mol% of P 2 O 5 , 10.8 mol% of SiO 2 , 3.2 mol% of Al 2 O 3 , it can be seen that when having a composition 21 of 1 mol% of ZnO, the coefficient of thermal expansion of the glass is 9.5 ppm/K.

또한, 지지층(130)은 콜로이드 실리카로 구현될 수도 있다.In addition, the support layer 130 may be implemented with colloidal silica.

삭제delete

도 3은 콜로이드 실리카를 설명하기 위한 도면이다.3 is a view for explaining colloidal silica.

도 3을 참조하면, 콜로이드 실리카는, 입자의 크기가 1 ㎚ 내지 100 ㎚이고, 표면에 다수의 OH기를 갖고 있으며, 내부에는 실록산 결합(Si-O-Si)을 이루고 있으며, 결합성, 내열성 및 흡착성의 특징을 갖는다. 콜로이드 실리카의 입자의 구조는 구형이며, 수중에서 콜로이드 상태로 분산되어 있다. 콜로이드 입자의 흡착은 반대로 하전된 입자와 인쇄회로기판(110) 사이에 정전기적 상호 작용에 기인한 인력이 존재할 때 일어난다. 이러한 인력이 발생할 때, 분자끼리 서로 결합하여 응고, 겔화 및 응집 현상이 발생할 수 있다. 콜로이드 실리카는 겔화 반응에 의해 점성을 증대시키고 균일한 겔을 형성하며 분말체를 균일하게 분산시킬 수 있다. 또한, 콜로이드 실리카는 지지층(130)을 안정화시킬 수 있다.Referring to FIG. 3 , colloidal silica has a particle size of 1 nm to 100 nm, has a plurality of OH groups on the surface, and forms a siloxane bond (Si-O-Si) inside, bonding properties, heat resistance and It has adsorption properties. The particle structure of colloidal silica is spherical and is dispersed in a colloidal state in water. The adsorption of colloidal particles occurs when there is an attractive force due to an electrostatic interaction between the oppositely charged particles and the printed circuit board 110 . When such attractive forces occur, molecules may bind to each other and coagulation, gelation, and aggregation may occur. Colloidal silica can increase the viscosity by the gelation reaction, form a uniform gel, and uniformly disperse the powder. In addition, colloidal silica may stabilize the support layer 130 .

한편, 글래스 또는 콜로이드 실리카에 필러를 첨가하여 지지층(130)을 구현할 수 있다. 즉, 지지층(130)은 글래스나 콜로이드 실리카 중 적어도 하나뿐만 아니라 필러를 더 포함할 수 있다.Meanwhile, the support layer 130 may be implemented by adding a filler to glass or colloidal silica. That is, the support layer 130 may further include a filler as well as at least one of glass and colloidal silica.

일 실시 예에 의하면, 글래스 또는 콜로이드 실리카 자체의 열 팽창 계수가 예를 들어 4 ppm/K 내지 10 ppm/K의 범위 내에 속하지 않을 경우, 글래스 또는 콜로이드 실리카에 필러를 첨가하면, 지지층(130)의 열 팽창 계수는 4 ppm/K 내지 10 ppm/K의 범위 내에 속할 수 있다. 예를 들어, 글래스의 조성이 전술한 표 1에 표기된 조성 1 내지 4, 조성 16, 또는 조성 23 내지 26과 같을 때, 글래스에 필러를 첨가하여 4 ppm/K 내지 10 ppm/K의 열 팽창 계수를 갖는 지지층(130)을 구현할 수 있다. 이 경우, 지지층(130)은 SiO2, B2O3 및 BaO의 조성물, B2O3, PbO 및 V2O5의 조성물, P2O5 및 V2O5의 조성물, B2O3, P2O5 및 V2O5의 조성물, V2O5, Ag2O 및 TeO2의 조성물을 갖는 글래스와 이러한 글래스에 첨가된 필러를 포함할 수 있다.According to an embodiment, when the coefficient of thermal expansion of glass or colloidal silica itself does not fall within the range of, for example, 4 ppm/K to 10 ppm/K, when a filler is added to glass or colloidal silica, the The coefficient of thermal expansion may fall within the range of 4 ppm/K to 10 ppm/K. For example, when the composition of the glass is the same as compositions 1 to 4, composition 16, or composition 23 to 26 shown in Table 1, a coefficient of thermal expansion of 4 ppm/K to 10 ppm/K by adding a filler to the glass It is possible to implement the support layer 130 having a. In this case, the support layer 130 is a composition of SiO 2 , B 2 O 3 and BaO, B 2 O 3 , PbO and a composition of V 2 O 5 , a composition of P 2 O 5 and V 2 O 5 , B 2 O 3 , may include P 2 O 5 and a composition of V 2 O 5, V 2 O 5, the filler added to the glass and such glass having a composition of Ag 2 O and TeO 2.

다른 실시 예에 의하면, 글래스나 콜로이드 실리카의 열 팽창 계수가 4 ppm/K 내지 10 ppm/k의 범위에 속하더라도, 글래스나 콜로이드 실리카에 필러를 첨가하면 지지층(130)은 발광 기판(150)의 열 팽창 계수와 동일하거나 더욱 유사한 열 팽창 계수를 가질 수 있다. 예를 들어, 글래스의 조성이 전술한 표 1에 표기된 조성 5 내지 15 또는 조성 17 내지 조성 22와 같을 때 글래스에 필러를 첨가하면 지지층(130)은 발광 기판(150)의 열 팽창 계수에 더욱 근사된 열 팽창 계수를 갖는다.According to another embodiment, even if the thermal expansion coefficient of the glass or colloidal silica is in the range of 4 ppm/K to 10 ppm/k, when a filler is added to the glass or colloidal silica, the support layer 130 is formed of the light emitting substrate 150 . It may have a coefficient of thermal expansion equal to or more similar to the coefficient of thermal expansion. For example, if a filler is added to the glass when the composition of the glass is the same as the compositions 5 to 15 or the compositions 17 to 22 shown in Table 1 above, the support layer 130 more closely approximates the coefficient of thermal expansion of the light emitting substrate 150 . has a coefficient of thermal expansion.

한편, 글래스 또는 콜로이드 실리카 중 적어도 하나에 첨가될 수 있는 필러는 세라믹 입자 또는 저열팽창 복합 재료 중 적어도 하나를 포함할 수 있다. 예를 들어, 필러는 SiO2, Al2O3, Si3N4, SiC, AlN, WC, 그라파이드, 다이아몬드, 텅스텐, 몰리브덴, 니오븀 또는 크롬 중 적어도 하나를 포함할 수 있다. 여기서, 필러의 각 열 팽창 계수를 살펴보면, SiO2는 0.5 ppm/K이고, Al2O3는 5.06 ppm/K 내지 8.54 ppm/K이고, Si3N4는 2.5 ppm/K 내지 3.4 ppm/K이고, SiC는 4.8 ppm/K 내지 5.87 ppm/K이고, AlN는 2.56 ppm/K 내지 5.7 ppm/K이고, WC는 5.7 ppm/K 내지 7.2 ppm/K이고, 그라파이드는 4.2 ppm/K 내지 6.5 ppm/K이고, 다이아몬드는 0.05 ppm/K 내지 4 ppm/K일 수 있다.Meanwhile, the filler that may be added to at least one of glass or colloidal silica may include at least one of ceramic particles or a low thermal expansion composite material. For example, the filler may include at least one of SiO 2 , Al 2 O 3 , Si 3 N 4 , SiC, AlN, WC, graphite, diamond, tungsten, molybdenum, niobium, or chromium. Here, looking at each coefficient of thermal expansion of the filler, SiO 2 is 0.5 ppm/K, Al 2 O 3 is 5.06 ppm/K to 8.54 ppm/K, Si 3 N 4 is 2.5 ppm/K to 3.4 ppm/K , SiC is 4.8 ppm/K to 5.87 ppm/K, AlN is 2.56 ppm/K to 5.7 ppm/K, WC is 5.7 ppm/K to 7.2 ppm/K, and graphite is 4.2 ppm/K to 6.5 ppm/K ppm/K, and diamond may be between 0.05 ppm/K and 4 ppm/K.

또한, 실시 예에 의하면, 지지층(130)에 포함되는 필러의 함량은 글래스 또는 콜로이드 실리카별로 서로 다를 수 있다. 지지층(130) 전체에 대한 필러의 함량을 wt%로 다음과 같이 설명한다.Also, according to an embodiment, the content of the filler included in the support layer 130 may be different for each glass or colloidal silica. The content of the filler with respect to the entire support layer 130 will be described in wt% as follows.

도 4는 필러의 함량(content of filler)별 지지층(130)의 열 팽창 계수(CTE)의 변화를 나타내는 그래프로서, 횡축은 필러의 함량을 나타내고 종축은 지지층(130)의 열 팽창 계수를 나타낸다.4 is a graph showing a change in the coefficient of thermal expansion (CTE) of the support layer 130 according to the content of filler, in which the horizontal axis represents the filler content and the vertical axis represents the coefficient of thermal expansion of the support layer 130 .

도 4를 참조하면, 10.5 ppm/K의 열 팽창 계수를 갖는 글래스(예를 들어, 표 1의 조성 26의 글래스)에 첨가된 필러의 함량이 5 wt%보다 작거나 22 wt%보다 클 경우, 지지층(130)의 열 팽창 계수는 4 ppm/K 내지 10 ppm/K의 범위를 벗어난다. 따라서, 일 실시 예에 의하면, 4 ppm/K 내지 10 ppm/K의 범위를 갖는 열 팽창 계수를 갖는 지지층(130)은 자체의 열 팽창 계수가 10.5 ppm/K인 글래스 및 5 wt% 내지 22 wt%의 함량을 갖는 SiO2 필러를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다. 예를 들어, 지지층(130)은 표 1의 조성 26의 글래스 및 15 wt%의 함량을 갖는 SiO2 필러를 포함하며, 7 ppm/K의 열 팽창 계수를 가질 수 있다.Referring to FIG. 4 , when the content of filler added to a glass having a coefficient of thermal expansion of 10.5 ppm/K (eg, glass of composition 26 in Table 1) is less than 5 wt% or greater than 22 wt%, The coefficient of thermal expansion of the support layer 130 is outside the range of 4 ppm/K to 10 ppm/K. Accordingly, according to an embodiment, the support layer 130 having a coefficient of thermal expansion in the range of 4 ppm/K to 10 ppm/K includes a glass having a coefficient of thermal expansion of 10.5 ppm/K and 5 wt% to 22 wt. % may include a SiO 2 filler having a content, but the embodiment is not limited thereto. For example, the support layer 130 may include a glass of composition 26 of Table 1 and a SiO 2 filler having a content of 15 wt%, and may have a coefficient of thermal expansion of 7 ppm/K.

또한, 콜로이드 실리카를 이용하여 지지층(130)을 구현하고자 할 때, 콜로이드 실리카 조성물 내에서 실리카의 함량 및 필러의 함량에 따라 지지층(130)의 열 팽창 계수는 다음 표 2와 같이 달라질 수 있다.In addition, when implementing the support layer 130 using colloidal silica, the coefficient of thermal expansion of the support layer 130 may vary as shown in Table 2 below according to the silica content and the filler content in the colloidal silica composition.

Figure 112015013822523-pat00002
Figure 112015013822523-pat00002

표 2를 참조하면, 동일한 실리카의 함량에서 필러의 함량에 따라, 지지층(130)의 열 팽창 계수는 다르다. 또한, 동일한 필러 함량에서 실리카의 함량이 증가할수록, 지지층(130)의 열 팽창 계수는 감소한다.Referring to Table 2, the coefficient of thermal expansion of the support layer 130 is different according to the content of the filler at the same content of silica. In addition, as the content of silica increases at the same filler content, the coefficient of thermal expansion of the support layer 130 decreases.

예를 들어, 표 2의 조성 5와 조성 6에서와 같이 실리카의 함량이 25 wt%이고 필러의 함량이 30 wt%보다 작을 때, 지지층(130)의 열 팽창 계수는 4 ppm/K 내지 10 ppm/K의 범위를 벗어난다. 따라서, 표 2의 조성 7에서와 같이 지지층(130)은 25 wt%의 함량을 갖는 실리카 및 30 wt%의 함량을 갖는 필러를 포함할 수 있다. 또한, 표 2의 조성 8에서와 같이 지지층(130)은 26 wt%의 함량을 갖는 실리카 및 35 wt%의 함량을 갖는 필러를 포함할 수 있다.For example, when the content of silica is 25 wt% and the content of filler is less than 30 wt%, as in Compositions 5 and 6 of Table 2, the coefficient of thermal expansion of the support layer 130 is 4 ppm/K to 10 ppm /K is out of range. Accordingly, as in composition 7 of Table 2, the support layer 130 may include silica having a content of 25 wt% and a filler having a content of 30 wt%. In addition, as shown in Composition 8 of Table 2, the support layer 130 may include silica having a content of 26 wt% and a filler having a content of 35 wt%.

이를 고려할 때, 지지층(130)은 20 wt% 내지 26 wt%의 예를 들어, 25 wt% 내지 26 wt%의 함량을 갖는 실리카, 및 30 wt% 내지 35 wt%의 함량을 갖는 필러를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.With this in mind, the support layer 130 may include silica having a content of 20 wt% to 26 wt%, for example, 25 wt% to 26 wt%, and a filler having a content of 30 wt% to 35 wt%. However, the embodiment is not limited thereto.

한편, 글래스 또는 콜리이드 실리카에 첨가된 필러의 크기에 따라, 지지층(130)은 서로 다른 열 팽창 계수를 가질 수 있다.Meanwhile, depending on the size of the filler added to the glass or colloidal silica, the support layer 130 may have different coefficients of thermal expansion.

도 5는 필러의 함량별 지지층(130)의 열 팽창 계수의 변화를 각 필러의 크기별로 나타내는 그래프로서, 횡축은 필러의 함량을 나타내고, 종축은 지지층(130)의 열 팽창 계수를 나타낸다.5 is a graph showing the change in the coefficient of thermal expansion of the support layer 130 according to the content of the filler for each size of each filler, in which the horizontal axis represents the content of the filler, and the vertical axis represents the coefficient of thermal expansion of the support layer 130 .

실시 예에 의하면, 지지층(130)은 자체의 열 팽창 계수가 22.5 ppm/K인 글래스 또는 콜로이드 실리카 및 SiO2 필러를 포함할 수 있다.According to an embodiment, the support layer 130 may include glass or colloidal silica having its own coefficient of thermal expansion of 22.5 ppm/K and SiO 2 filler.

도 5를 참조하면, 필러의 크기가 2 ㎛(202)이고 SiO2 필러의 함량이 22 wt%보다 작다면 지지층(130)의 열 팽창 계수는 10 ppm/K보다 커진다. 또는, 필러의 크기가 3 ㎛(204)이거나 4 ㎛(206)일 경우, SiO2 필러의 함량이 25 wt% 보다 작다면 지지층(130)의 열 팽창 계수는 10 ppm/K보다 커진다. 따라서, 실시 예에 의하면, 지지층(130)에 포함된 필러의 크기는 2 ㎛ 내지 4 ㎛이고, SiO2 필러의 함량은 22 wt% 이상일 수 있으나, 실시 예는 이에 국한되지 않는다.Referring to FIG. 5 , the size of the filler is 2 μm (202) and SiO 2 If the content of the filler is less than 22 wt%, the coefficient of thermal expansion of the support layer 130 is greater than 10 ppm/K. Alternatively, when the size of the filler is 3 μm (204) or 4 μm (206), if the content of the SiO 2 filler is less than 25 wt%, the coefficient of thermal expansion of the support layer 130 is greater than 10 ppm/K. Therefore, according to the embodiment, the size of the filler included in the support layer 130 is 2 μm to 4 μm, and the content of the SiO 2 filler may be 22 wt% or more, but the embodiment is not limited thereto.

필러 입자의 크기가 작을수록 열 팽창 계수의 감소가 큰 이유는 필러 입자 크기가 작아져서 표면적이 증가되면 글래스나 콜리이드 실리카의 팽창을 억제할 수 있는 계면의 면적이 증가하기 때문이다.The reason why the decrease in the coefficient of thermal expansion is greater as the size of the filler particles decreases is that when the size of the filler particles decreases and the surface area increases, the area of the interface capable of suppressing the expansion of glass or colloidal silica increases.

한편, 다시 도 2를 참조하면, 발광 구조물(120)은 인쇄 회로 기판(110) 상에 실장될 수 있다. 인쇄 회로 기판(110)은 서브 마운트를 의미할 수도 있다. 또한, 인쇄 회로 기판(110)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.Meanwhile, referring back to FIG. 2 , the light emitting structure 120 may be mounted on the printed circuit board 110 . The printed circuit board 110 may refer to a sub-mount. In addition, the printed circuit board 110 may be formed of a material that efficiently reflects light, or the surface of the printed circuit board 110 may be formed of a color that efficiently reflects light, for example, white or silver.

또한, 인쇄 회로 기판(110)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 메탈 코아(metal Core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.In addition, the printed circuit board 110 may have a circuit pattern printed on an insulator, and may include, for example, a metal core PCB, a flexible PCB, a ceramic PCB, and the like.

발광 구조물(120)은 제1 및 제2 전극부(142, 144)를 통해 인쇄 회로 기판(110)과 전기적으로 연결될 수 있다. 제1 전극부(142)는 제1 연결부(142A) 및 제1 전극(142B)을 포함하고, 제2 전극부(144)는 제2 연결부(144A) 및 제2 전극(144B)을 포함할 수 있다. 제1 도전형 반도체층(122)은 제1 전극(142B) 및 제1 연결부(142A)를 통해 인쇄 회로 기판(110)과 전기적으로 연결되고, 제2 도전형 반도체층(126)은 제2 전극(144B) 및 제2 연결부(144A)를 통해 인쇄 회로 기판(110)과 전기적으로 연결될 수 있다.The light emitting structure 120 may be electrically connected to the printed circuit board 110 through the first and second electrode parts 142 and 144 . The first electrode part 142 may include a first connection part 142A and a first electrode 142B, and the second electrode part 144 may include a second connection part 144A and a second electrode 144B. have. The first conductivity type semiconductor layer 122 is electrically connected to the printed circuit board 110 through the first electrode 142B and the first connection part 142A, and the second conductivity type semiconductor layer 126 is the second electrode It may be electrically connected to the printed circuit board 110 through the 144B and the second connection part 144A.

제1 전극(142B)은 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제1 전극(142B)은 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부를 메사 식각하여 노출된 제1 도전형 반도체층(122) 아래에 배치될 수 있다.The first electrode 142B may be electrically connected to the first conductivity-type semiconductor layer 122 . The first electrode 142B is formed under the exposed first conductivity type semiconductor layer 122 by mesa-etching a portion of the second conductivity type semiconductor layer 126 , the active layer 124 and the first conductivity type semiconductor layer 122 . can be placed.

제2 전극(144B)은 제2 도전형 반도체층(126)의 아래에 배치되어, 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다.The second electrode 144B may be disposed under the second conductivity type semiconductor layer 126 and may be electrically connected to the second conductivity type semiconductor layer 126 .

비록 도시되지는 않았지만, 제1 및 제2 전극(142B, 144B) 각각은 접착층, 반사층, 확산 방지층 또는 본딩층 중 적어도 하나를 포함할 수 있다. 접착층은 제1 및 제2 도전형 반도체층(122, 126)의 아래에 오믹 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 선택적인 합금으로 형성될 수 있다. 반사층은 접착층 아래에 형성되며, 그 물질은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있다. 확산 방지층은 반사층 아래에 형성되며, 그 물질은 Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 선택적인 합금으로 형성될 수 있다. 본딩층은 제1 및 제2 연결부(142A, 144A)와 본딩되는 층이며, 그 물질은 Al, Ru, Rh, Pt 및 이들의 선택적인 합금으로 형성될 수 있다.Although not shown, each of the first and second electrodes 142B and 144B may include at least one of an adhesive layer, a reflective layer, a diffusion barrier layer, or a bonding layer. The adhesive layer is in ohmic contact with the first and second conductivity-type semiconductor layers 122 and 126 , and may be formed of Cr, Ti, Co, Ni, V, Hf, and an alloy thereof. A reflective layer is formed under the adhesive layer, and the material may be formed of Ag, Al, Ru, Rh, Pt, Pd and optional alloys thereof. An anti-diffusion layer is formed under the reflective layer, and the material may be formed of Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti and optional alloys thereof. The bonding layer is a layer bonded to the first and second connecting portions 142A and 144A, and the material thereof may be formed of Al, Ru, Rh, Pt, or an alloy thereof.

제1 전극(142B)과 제2 전극(144B)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다. 제2 전극(144B)의 적층 구조가 제1 전극(142B)의 적층 구조보다 적을 수 있다. 예컨대 제1 전극(142B)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있으며, 제2 전극(144B)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있지만, 실시 예는 제1 및 제2 전극(142B, 144B)의 특정한 구조에 국한되지 않는다.The first electrode 142B and the second electrode 144B may have the same or different stacked structures. The stacked structure of the second electrode 144B may be smaller than that of the first electrode 142B. For example, the first electrode 142B may be formed of an adhesive layer/reflective layer/diffusion prevention layer/bonding layer structure or an adhesive layer/diffusion prevention layer/bonding layer structure, and the second electrode 144B is an adhesive layer/reflective layer/diffusion prevention layer/bonding layer. It may be formed in a layer structure or a structure of an adhesive layer/diffusion prevention layer/bonding layer, but the embodiment is not limited to a specific structure of the first and second electrodes 142B and 144B.

제1 및 제2 연결부(142A, 144A) 각각은 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있으며, 구리(Cu)와 같은 전도성 금속 물질로 구현될 수 있으나, 실시 예는 제1 및 제2 연결부(142A, 144A)의 형태 및 재질에 국한되지 않는다.Each of the first and second connection parts 142A and 144A may be a solder paste or a solder ball, and may be implemented with a conductive metal material such as copper (Cu), but in the embodiment It is not limited to the shape and material of the first and second connection parts (142A, 144A).

이때, 발광 구조물(120) 위에 발광 기판(150)이 배치될 수 있다. 발광 기판(150)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 발광 기판(150)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있으나, 실시 예는 발광 기판(150)의 물질에 국한되지 않는다. 도 1a 내지 도 1g에 예시된 제조 방법에 의할 경우, 발광 기판(150)은 생략될 수 있음은 전술한 바와 같다.In this case, the light emitting substrate 150 may be disposed on the light emitting structure 120 . The light emitting substrate 150 may include a conductive material or a non-conductive material. For example, the light emitting substrate 150 may include at least one of sapphire (Al 2 0 3 ), GaN, SiC, ZnO, GaP, InP, Ga 2 0 3 , GaAs, and Si, but the embodiment is a light emitting substrate (150) is not limited to the material. In the case of the manufacturing method illustrated in FIGS. 1A to 1G , the light emitting substrate 150 may be omitted as described above.

실시 예에 의한 웨이퍼 레벨 패키지(100)의 지지층(130)의 열 팽창 계수는 4 ppm/K 내지 10 ppm/K로서 발광 기판(150)의 열 팽창 계수와 동일하거나 유사하다. 따라서, 실시 예에 의한 웨이퍼 레벨 패키지(100)의 지지층(130)에 크랙이 발생하지 않고 지지층(130)의 휨이 방지되어 수율 및 공정상의 문제가 유발되지 않는다.The thermal expansion coefficient of the support layer 130 of the wafer level package 100 according to the embodiment is 4 ppm/K to 10 ppm/K, which is the same as or similar to the thermal expansion coefficient of the light emitting substrate 150 . Therefore, cracks do not occur in the support layer 130 of the wafer-level package 100 according to the embodiment, and bending of the support layer 130 is prevented, so that problems in yield and process are not caused.

그 밖에 비교 례에 의한 웨이퍼 레벨 패키지와 비교할 때, 실시 예에 의한 웨이퍼 레벨 패키지는 다음과 같은 특성을 갖는다. 여기서, 비교 례에 의한 웨이퍼 레벨 패키지는 실시 예에 의한 웨이퍼 레벨 패키지(100)와 달리 지지층(130)을 글래스나 콜로이드 실리카가 아닌 에폭시 몰딩 컴파운드(EMC:Epoxy Molding Compound)로 구현하는 것으로 가정한다.In addition, compared with the wafer level package according to the comparative example, the wafer level package according to the embodiment has the following characteristics. Here, it is assumed that the wafer level package according to the comparative example implements the support layer 130 with an epoxy molding compound (EMC) instead of glass or colloidal silica, unlike the wafer level package 100 according to the embodiment.

도 6은 실시 예에 의한 웨이퍼 레벨 패키지(100)에 인가되는 전류(current)의 증가에 따른 광 출력(Po)의 변화를 나타내는 그래프로서, 횡축은 전류를 나타내고 종축은 광 출력을 나타낸다.6 is a graph illustrating a change in light output Po according to an increase in current applied to the wafer level package 100 according to the embodiment, wherein the horizontal axis represents the current and the vertical axis represents the light output.

도 2에 도시된 실시 예에 의한 웨이퍼 레벨 패키지(100)를 고 전력용으로 사용할 경우, 높은 전류가 웨이퍼 레벨 패키지(100)에 인가될 수 있다. 이 경우, 웨이퍼 레벨 패키지(100)의 접합 온도(Tj:junction temperature)는 200℃ 보다 클 수 있다. 여기서, 접합 온도란, 활성층(124) 주위의 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 간의 접합에서 발생되는 온도 즉, 활성층(124)의 온도를 의미할 수 있다. 이때, 비교 례에 의한 웨이퍼 레벨 패키지는 지지층(130)을 에폭시 몰딩 컴파운드(EMC)로 구현하므로 유리 전이 온도(Tg)가 180℃ 정도이다. 따라서, 비교 례에 의한 웨이퍼 레벨 패키지는, 지지층(130)이 에폭시 몰딩 컴파운드로 구현되어 있어 접합 온도가 200℃ 이상이 되는 고 전력용으로 이용되기 어려울 수 있다.When the wafer level package 100 according to the embodiment shown in FIG. 2 is used for high power, a high current may be applied to the wafer level package 100 . In this case, a junction temperature (Tj) of the wafer level package 100 may be greater than 200°C. Here, the junction temperature may mean a temperature generated at the junction between the first conductivity-type semiconductor layer 122 and the second conductivity-type semiconductor layer 126 around the active layer 124 , that is, the temperature of the active layer 124 . . At this time, since the wafer level package according to the comparative example implements the support layer 130 with an epoxy molding compound (EMC), the glass transition temperature (Tg) is about 180°C. Therefore, the wafer level package according to the comparative example may be difficult to use for high power such that the bonding temperature is 200° C. or higher because the support layer 130 is implemented with an epoxy molding compound.

반면에, 실시 예에 의한 웨이퍼 레벨 패키지(100)의 경우 지지층(130)을 유리 전이 온도(Tg)가 200℃ 이상인 글래스와 콜로이드 실리카를 이용하여 구현할 수 있다. 예를 들어, 지지층(130)의 유리 전이 온도(Tg)는 275℃ 내지 450℃ 예를 들어 400℃이하일 수 있다. 즉, 표 1을 참조하면, 글래스의 유리 전이 온도(Tg)는 모든 조성에서 180℃ 이상이다. 이와 같이 유리 전이 온도(Tg)가 증가하면 접합 온도(Tj)가 증가하고, 접합 온도(Tj)가 증가하면 고 전력에 강하고, 고 전력에 강할 경우 발광 구조물(120)로 많은 캐리어를 공급할 수 있어, 광량이 향상될 수 있다. 따라서, 실시 예에 의한 웨이퍼 레벨 패키지(100)는 고 전력용에 이용될 수 있음을 알 수 있다.On the other hand, in the case of the wafer level package 100 according to the embodiment, the support layer 130 may be implemented using glass having a glass transition temperature (Tg) of 200° C. or higher and colloidal silica. For example, the glass transition temperature (Tg) of the support layer 130 may be 275°C to 450°C, for example, 400°C or less. That is, referring to Table 1, the glass transition temperature (Tg) of the glass is 180 ℃ or more in all compositions. As such, when the glass transition temperature (Tg) increases, the junction temperature (Tj) increases, and when the junction temperature (Tj) increases, it is strong in high power, and when it is strong in high power, many carriers can be supplied to the light emitting structure 120 . , the amount of light may be improved. Therefore, it can be seen that the wafer level package 100 according to the embodiment can be used for high power.

또한, 실시 예에 의한 웨이퍼 레벨 패키지(100)는 비교 례에 의한 웨이퍼 레벨 패키지보다 부착 강도(bondability)가 더 뛰어날 수 있다.In addition, the wafer level package 100 according to the embodiment may have better adhesion than the wafer level package according to the comparative example.

도 7은 비교 례에 의한 웨이퍼 레벨 패키지와 실시 예에 의한 웨이퍼 레벨 패키지(100)의 부착 강도를 테스트를 설명하기 위한 도면이다.7 is a view for explaining a test of the adhesion strength of the wafer level package according to the comparative example and the wafer level package 100 according to the embodiment.

도 7을 참조하면, 사파이어 웨이퍼(200) 위에 가로와 세로 각각의 길이가 2 ㎜인 발광 기판(150)을 배치한다. 여기서, 발광 기판(150)은 도 2에 도시된 발광 기판(150)에 해당한다. 이때, 발광 기판(150)을 사파이어 웨이퍼(200) 위에 페이스트(paste)(210)에 의해 부착시킨다. 여기서, 페이스트(210)는 글래스, 에폭시 몰딩 컴파운드(EMC) 및 콜로이드 실리카의 3종을 이용한다.Referring to FIG. 7 , a light emitting substrate 150 having a length of 2 mm each is disposed on a sapphire wafer 200 . Here, the light emitting substrate 150 corresponds to the light emitting substrate 150 shown in FIG. 2 . At this time, the light emitting substrate 150 is attached to the sapphire wafer 200 by a paste 210 . Here, the paste 210 uses three types of glass, an epoxy molding compound (EMC), and colloidal silica.

이때, 속도(speed)가 600 ㎛/sec인 툴(tool)(220)을 이용하여 화살표 방향(230)으로 전단력(shearing force)를 인가하여 페이스트(210)에 포함된 각 물질의 부착력을 테스트한 결과는 다음 표 3과 같다.At this time, by applying a shearing force in the direction of the arrow 230 using a tool 220 having a speed of 600 μm/sec, the adhesive force of each material included in the paste 210 was tested. The results are shown in Table 3 below.

Figure 112015013822523-pat00003
Figure 112015013822523-pat00003

표 3을 참조하면, 자외선 광을 페이스트(210)에 조사하기 이전에 EMC의 부착력은 7.4 kgf로서 우수하다. 그러나, 자외선 광을 페이스트(210)에 조사하는 시간을 증가시킬수록 EMC의 부착력보다 글래스나 콜리이드 실리카의 부착력이 우수해짐을 알 수 있다. 예를 들어, 자외선 광을 페이스트(210)에 500시간(hr) 동안 조사할 경우 EMC의 부착력은 5.2 kgf로 크게 감소하지만, 글래스의 부착력은 6.3 kgf로서 작게 감소하고 콜리이드 실리카의 부착력도 6.1 kgf로서 작게 감소한다.Referring to Table 3, before irradiating the paste 210 with ultraviolet light, the EMC adhesion is excellent as 7.4 kgf. However, it can be seen that the adhesion of glass or colloidal silica becomes superior to that of EMC as the time for irradiating ultraviolet light to the paste 210 increases. For example, when ultraviolet light is irradiated to the paste 210 for 500 hours (hr), the adhesion of EMC is greatly reduced to 5.2 kgf, but the adhesion of glass is reduced to 6.3 kgf, and the adhesion of colloidal silica is also 6.1 kgf. decreases slightly as

이와 같이, EMC에 대비하여 글래스 또는 콜로이드 실리카의 부착력 변화는 미미함을 알 수 있다. 따라서, 비교 례에 의한 웨이퍼 레벨 패키지와 비교할 때, 실시 예에 의한 웨이퍼 레벨 패키지에서 글래스 또는 콜로이드 실리카 중 적어도 하나에 의해 구현된 지지층(130)은 우수한 부착력을 갖는다.As such, it can be seen that the change in the adhesion force of glass or colloidal silica is insignificant compared to EMC. Therefore, compared with the wafer-level package according to the comparative example, the support layer 130 implemented by at least one of glass or colloidal silica in the wafer-level package according to the embodiment has excellent adhesion.

또한, 비교 례에 의한 웨이퍼 레벨 패키지와 실시 예에 의한 웨이퍼 레벨 패키지의 변색을 다음과 같이 살펴본다.In addition, discoloration of the wafer-level package according to the comparative example and the wafer-level package according to the embodiment will be examined as follows.

CIE 1976 L*a*b 색 표시계에서 좌표 L*a*b의 차인 ΔL*Δa*Δb에 따라 정의되는 2가지 색 자극 사이의 색차는 양의 기호 ΔE*ab로 표시할 수 있다. 여기서, ΔE*ab는 다음 수학식 1과 같이 표시할 수 있다. 여기서, E는 변색 지수를 나타낸다.In the CIE 1976 L*a*b color display system, the color difference between two color stimuli, defined according to ΔL*Δa*Δb, which is the difference of coordinates L*a*b, can be expressed by the positive symbol ΔE*ab. Here, ΔE*ab can be expressed as in Equation 1 below. Here, E represents the discoloration index.

Figure 112015013822523-pat00004
Figure 112015013822523-pat00004

또한, 비교 례 에 의한 웨이퍼 레벨 패키지의 색도 시험을 위해 광원으로서 275 ㎚ 파장 대의 광을 1000 시간 동안 방출하는 제논 램프(Xenon lamp)를 사용하여 획득한 색도 시험 결과는 다음 표 4와 같다.In addition, the chromaticity test results obtained using a Xenon lamp emitting light of a 275 nm wavelength band for 1000 hours as a light source for chromaticity test of a wafer level package according to Comparative Example are shown in Table 4 below.

Figure 112015013822523-pat00005
Figure 112015013822523-pat00005

통상적으로 ΔE*ab가 3.2보다 클 때 변색으로 판단한다. 표 4를 참조하면, 기존의 웨이퍼 레벨 패키지에 의할 경우 500 시간(hr)이 경과할 때 ΔE*ab는 2.3023이지만, 1000 시간이 경과할 때 ΔE*ab는 12.194로서 변색이 발생함을 알 수 있다.Generally, discoloration is judged when ΔE*ab is greater than 3.2. Referring to Table 4, according to the conventional wafer level package, ΔE*ab is 2.3023 when 500 hours (hr) elapses, but ΔE*ab is 12.194 when 1000 hours elapses. It can be seen that discoloration occurs. have.

그러나, 실시 예에 의한 웨이퍼 레벨 패키지(100)는 지지층(130)을 글래스 또는 콜리이드 실리카에 의해 구현한다. 따라서, 발광 구조물(120)로부터 방출되는 275 ㎚ 파장 대의 광을 1000 시간 동안 조사받은 지지층(130)은 3.2 이하의 색차를 가지며 변색이 발생하지 않는다.However, in the wafer level package 100 according to the embodiment, the support layer 130 is implemented by glass or colloidal silica. Accordingly, the support layer 130 irradiated with light of a wavelength band of 275 nm emitted from the light emitting structure 120 for 1000 hours has a color difference of 3.2 or less and no discoloration occurs.

결국, 비교 례에 의한 웨이퍼 레벨 패키지에 대비하여 실시 예에 의한 웨이퍼 레벨 패키지(100)는 변색되지 않고, 자외선 광을 장시간 조사할 때 접착력이 우수하게 유지되고, 강도가 높고 유리 전이 온도(Tg)가 우수함을 알 수 있다.As a result, compared to the wafer level package according to the comparative example, the wafer level package 100 according to the embodiment does not discolor, maintains excellent adhesion when irradiated with ultraviolet light for a long time, has high strength, and has a glass transition temperature (Tg) can be seen to be excellent.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

100: 웨이퍼 레벨 패키지 110: 인쇄회로기판
120: 발광 구조물 122: 제1 도전형 반도체층
124: 활성층 126: 제2 도전형 반도체층
130: 지지층 142: 제1 전극부
142A: 제1 연결부 142B: 제1 전극
144: 제2 전극부 144A: 제2 연결부
144B: 제2 전극 150: 발광 기판100: wafer level package 110: printed circuit board
120: light emitting structure 122: first conductivity type semiconductor layer
124: active layer 126: second conductivity type semiconductor layer
130: support layer 142: first electrode part
142A: first connection portion 142B: first electrode
144: second electrode part 144A: second connection part
144B: second electrode 150: light emitting substrate

Claims (29)

제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결되는 제1 및 제2 전극; 및
상기 발광 구조물, 상기 제1 전극 및 상기 제2 전극을 지지하며, 글래스 또는 콜로이드 실리카 중 적어도 하나를 포함하는 지지층을 포함하고,
상기 발광 구조물은 자외선 파장 대역의 광을 방출하고,
상기 자외선 파장 대역의 광을 500 시간 동안 조사받은 상기 글래스는 6.3 kgf의 부착력을 갖고,
상기 자외선 파장 대역의 광을 500 시간 동안 조사받은 상기 콜로이드 실리카는 6.1 kgf의 부착력을 갖고,
상기 발광 구조물로부터 방출되는 275 ㎚ 파장 대의 광을 1000 시간 동안 조사받은 상기 지지층은 3.2 이하의 색차를 갖는 웨이퍼 레벨 패키지.a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer;
first and second electrodes electrically connected to the first and second conductivity-type semiconductor layers, respectively; and
and a support layer that supports the light emitting structure, the first electrode, and the second electrode, and includes at least one of glass or colloidal silica,
The light emitting structure emits light in an ultraviolet wavelength band,
The glass irradiated with light in the ultraviolet wavelength band for 500 hours has an adhesive force of 6.3 kgf,
The colloidal silica irradiated with light of the ultraviolet wavelength band for 500 hours has an adhesive force of 6.1 kgf,
The support layer irradiated with light of a wavelength band of 275 nm emitted from the light emitting structure for 1000 hours has a color difference of 3.2 or less. 삭제delete 제1 항에 있어서, 상기 지지층에 포함된 상기 글래스의 조성물은 SiO2, Al2O3, Bi2O3, B2O3, P2O5, ZnO, CaO, BaO, PbO, V2O5, Ag2O 또는 TeO2 중 적어도 하나를 포함하는 웨이퍼 레벨 패키지.The composition of claim 1 , wherein the composition of the glass included in the support layer is SiO 2 , Al 2 O 3 , Bi 2 O 3 , B 2 O 3 , P 2 O 5 , ZnO, CaO, BaO, PbO, V 2 O 5 , a wafer level package comprising at least one of Ag 2 O or TeO 2 . 제3 항에 있어서, 상기 지지층은
33 mol%의 P2O5, 32 mol%의 SiO2 및 35 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
32 mol%의 P2O5, 46 mol%의 SiO2 및 22 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
44 mol%의 P2O5, 17 mol%의 SiO2 및 39 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
42 mol%의 P2O5, 33 mol%의 SiO2, 25 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
26 mol%의 Bi2O3, 33 mol%의 B2O3, 3 mol%의 P2O5, 29 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
27.1 mol%의 Bi2O3, 28.5 mol%의 B2O3, 5.1 mol%의 P2O5, 30 mol%의 SiO2, 7.1 mol%의 Al2O3, 2.2 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
28 mol%의 Bi2O3, 40 mol%의 B2O3, 5 mol%의 P2O5, 18 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
25 mol%의 Bi2O3, 36 mol%의 B2O3, 7 mol%의 P2O5, 23 mol%의 SiO2, 7 mol%의 Al2O3, 2 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
2 mol%의 Bi2O3, 83 mol%의 B2O3, 1 mol%의 P2O5, 10 mol%의 SiO2, 3 mol%의 Al2O3, 1 mol%의 ZnO의 조성을 갖는 글래스를 포함하거나,
2.6 mol%의 Bi2O3, 81.3 mol%의 B2O3, 1.1 mol%의 P2O5, 10.8 mol%의 SiO2, 3.2 mol%의 Al2O3, 1 mol%의 ZnO의 조성을 갖는 글래스를 포함하는 웨이퍼 레벨 패키지.The method of claim 3, wherein the support layer is
comprising a glass having a composition of 33 mol% P 2 O 5 , 32 mol% SiO 2 and 35 mol% ZnO,
comprising a glass having a composition of 32 mol% P 2 O 5 , 46 mol% SiO 2 and 22 mol% ZnO,
comprising a glass having a composition of 44 mol% P 2 O 5 , 17 mol% SiO 2 and 39 mol% ZnO,
comprising a glass having a composition of 42 mol% P 2 O 5 , 33 mol% SiO 2 , 25 mol% ZnO,
26 mol% Bi 2 O 3 , 33 mol% B 2 O 3 , 3 mol% P 2 O 5 , 29 mol% SiO 2 , 7 mol% Al 2 O 3 , 2 mol% ZnO or a glass having
27.1 mol% Bi 2 O 3 , 28.5 mol% B 2 O 3 , 5.1 mol% P 2 O 5 , 30 mol% SiO 2 , 7.1 mol% Al 2 O 3 , 2.2 mol% ZnO or a glass having
28 mol% Bi 2 O 3 , 40 mol% B 2 O 3 , 5 mol% P 2 O 5 , 18 mol% SiO 2 , 7 mol% Al 2 O 3 , 2 mol% ZnO or a glass having
25 mol% Bi 2 O 3 , 36 mol% B 2 O 3 , 7 mol% P 2 O 5 , 23 mol% SiO 2 , 7 mol% Al 2 O 3 , 2 mol% ZnO or a glass having
2 mol% Bi 2 O 3 , 83 mol% B 2 O 3 , 1 mol% P 2 O 5 , 10 mol% SiO 2 , 3 mol% Al 2 O 3 , 1 mol% ZnO or a glass having
2.6 mol% of Bi 2 O 3 , 81.3 mol% of B 2 O 3 , 1.1 mol% of P 2 O 5 , 10.8 mol% of SiO 2 , 3.2 mol% of Al 2 O 3 , and 1 mol% of ZnO A wafer level package comprising a glass having 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 항, 제3 항 및 제4 항 중 어느 한 항에 있어서, 상기 지지층은 필러를 더 포함하고,
상기 필러는 SiO2를 포함하고, 상기 지지층은 20 mol%의 V2O5, 40 mol%의 Ag2O2 및 40 mol%의 TeO2의 조성을 갖는 글래스; 및 필러를 포함하거나,
상기 필러는 SiO2, Al2O3, Si3N4, SiC, AlN, WC, 그라파이드, 다이아몬드, 텅스텐, 몰리브덴, 니오븀 또는 크롬 중 적어도 하나를 포함하거나,
상기 필러는 SiO2를 포함하고, 상기 필러의 크기는 2 ㎛ 내지 4 ㎛인 웨이퍼 레벨 패키지.5. The method of any one of claims 1, 3 and 4, wherein the support layer further comprises a filler,
The filler includes SiO 2 , and the support layer includes a glass having a composition of 20 mol% of V 2 O 5 , 40 mol% of Ag 2 O 2 and 40 mol% of TeO 2 ; and a filler, or
The filler comprises at least one of SiO 2 , Al 2 O 3 , Si 3 N 4 , SiC, AlN, WC, graphite, diamond, tungsten, molybdenum, niobium or chromium,
The filler includes SiO 2 , and the size of the filler is 2 μm to 4 μm. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150019884A 2015-02-10 2015-02-10 Wafer Level Chip Scale Package KR102322335B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150019884A KR102322335B1 (en) 2015-02-10 2015-02-10 Wafer Level Chip Scale Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150019884A KR102322335B1 (en) 2015-02-10 2015-02-10 Wafer Level Chip Scale Package

Publications (2)

Publication Number Publication Date
KR20160097728A KR20160097728A (en) 2016-08-18
KR102322335B1 true KR102322335B1 (en) 2021-11-05

Family

ID=56874213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150019884A KR102322335B1 (en) 2015-02-10 2015-02-10 Wafer Level Chip Scale Package

Country Status (1)

Country Link
KR (1) KR102322335B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185983B (en) * 2019-06-17 2023-03-24 成都辰显光电有限公司 Display panel and display device
KR102512806B1 (en) * 2020-09-09 2023-03-23 대주전자재료 주식회사 Light emitting device and preparation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009018981A (en) * 2007-06-14 2009-01-29 Asahi Glass Co Ltd Glass for covering optical element, glass-covered light-emitting element, and glass-covered light-emitting device
JP2013207278A (en) * 2012-03-29 2013-10-07 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
JP2013211399A (en) 2012-03-30 2013-10-10 Toshiba Corp Semiconductor light-emitting element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210028B1 (en) * 2011-05-27 2012-12-07 엘지이노텍 주식회사 Light emitting device, light emitting module and fabricating method for light emitting device
KR102025719B1 (en) * 2012-03-14 2019-09-26 삼성전자주식회사 Light emitting device package and method of manufacturing the same
KR102075982B1 (en) * 2013-03-15 2020-02-12 삼성전자주식회사 Semiconductor light emitting device package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009018981A (en) * 2007-06-14 2009-01-29 Asahi Glass Co Ltd Glass for covering optical element, glass-covered light-emitting element, and glass-covered light-emitting device
JP2013207278A (en) * 2012-03-29 2013-10-07 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
JP2013211399A (en) 2012-03-30 2013-10-10 Toshiba Corp Semiconductor light-emitting element

Also Published As

Publication number Publication date
KR20160097728A (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US10811583B2 (en) Light emitting device package and ultraviolet lamp having the same
EP2950359B1 (en) A light emitting device
KR101868537B1 (en) Light emitting device and light emitting device package including the device
KR100986560B1 (en) Light emitting device and fabrication method thereof
KR101891257B1 (en) Light Emitting Device and Manufacturing Method thereof
KR100993077B1 (en) Semiconductor light emitting device, fabrication method of the semiconductor light emitting device, and light emitting device package
US20150348906A1 (en) Electronic device package
KR102175345B1 (en) Light emitting device and lighting system
KR20120013758A (en) Light emitting device package and method for manufacturing it
JP6749240B2 (en) Light emitting device with reflective sidewalls
KR102322335B1 (en) Wafer Level Chip Scale Package
KR102163956B1 (en) Light emitting device and lighting system
KR102200000B1 (en) Light emitting device and lighting system
KR102445539B1 (en) Light emitting device and lighting apparatus
KR102301870B1 (en) Light emitting device and light emitting device package
KR102181429B1 (en) Light emitting device and lighting system
KR102066610B1 (en) Light Emitting Device
KR102181404B1 (en) Light emitting device and lighting system
KR102153125B1 (en) Light emitting device and lighting system
KR101838986B1 (en) Substrate for light emitting device, method of manufacturing the light emitting device and the apparatus for manufacturing the same
KR20190038105A (en) Light emitting device package and method of manufacturing the same
KR102405588B1 (en) Light emitting module
KR102162438B1 (en) Light emitting device
KR102320865B1 (en) Light emitting device
EP2983215B1 (en) Light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant