KR102321558B1 - 소자, 및 막의 제작 방법 - Google Patents

소자, 및 막의 제작 방법 Download PDF

Info

Publication number
KR102321558B1
KR102321558B1 KR1020140169580A KR20140169580A KR102321558B1 KR 102321558 B1 KR102321558 B1 KR 102321558B1 KR 1020140169580 A KR1020140169580 A KR 1020140169580A KR 20140169580 A KR20140169580 A KR 20140169580A KR 102321558 B1 KR102321558 B1 KR 102321558B1
Authority
KR
South Korea
Prior art keywords
film
electrode
graphene oxide
layer
conductive film
Prior art date
Application number
KR1020140169580A
Other languages
English (en)
Other versions
KR20150063936A (ko
Inventor
순페이 야마자키
데페이 오구니
기요후미 오기노
히사오 이케다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20150063936A publication Critical patent/KR20150063936A/ko
Application granted granted Critical
Publication of KR102321558B1 publication Critical patent/KR102321558B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Geology (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

[과제] 신규 소자를 제공한다. 또는, 막의 신규 제작 방법을 제공한다. 또는, 소자의 신규 제작 방법을 제공한다. 또는, 그래핀을 포함하는 막을 저비용 및 고수율로 제작한다.
[해결 과제] 제 1 전극과 제 1 전극으로부터 분리된 제 2 전극을 갖고, 제 1 전극 및 제 2 전극은 그래핀을 포함한다. 또는, 기재 위에 산화 그래핀을 포함하는 막을 제작하는 제 1 스텝과, 산화 그래핀을 포함하는 막을 산성의 용액에 침지하는 제 2 스텝과, 산화 그래핀을 포함하는 막에 포함되는 산화 그래핀을 환원하는 제 3 스텝을 거쳐, 그래핀을 포함하는 막을 제작한다. 또한, 산화 그래핀을 포함하는 막에 포함되는 산화 그래핀을 환원하기 전에, 산화 그래핀을 포함하는 막을 포토리소그래피법에 의해 선택적으로 제거한다.

Description

소자, 및 막의 제작 방법{ELEMENT AND FORMATION METHOD OF FILM}
본 발명의 일 형태는, 막, 소자, 막의 제작 방법 또는 소자의 제작 방법에 관한 것이다.
또한, 본 발명의 일 형태는, 상기의 기술 분야에 한정되지 않는다. 본 명세서 등에서 개시하는 발명의 일 형태의 기술 분야는, 물건, 방법, 또는, 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는, 프로세스(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서, 보다 구체적으로 본 명세서 등에서 개시하는 본 발명의 일 형태의 기술 분야로서는, 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 입력 장치, 입출력 장치, 그것들의 구동 방법, 또는, 그것들의 제조 방법을 일례로서 들 수 있다.
그래핀(graphene)이란, 1원자의 두께의 sp2결합 탄소 원자의 시트를 말하며, 탄소 원자와 그 결합으로부터 생긴 벌집과 같은 육각형 격자 구조를 취하고 있다. 엄밀하게는, 그래핀이란 상기한 정의대로이지만, 본 명세서에서는, 이들 시트가 2 내지 100층 적층한 탄소막도 그래핀이라고 칭한다.
그래핀은 여러 가지 방법으로 제작되는데, Hummers법은 간편한 방법으로, 많은 연구가 이뤄지고 있다(특허문헌 1 및 특허문헌 2 참조). Hummers법에서는, 최초로 산화제로 그래파이트를 산화한다. 산화제에는 과망간산 칼륨을 사용하고, 통상은 산화 작용을 촉진하기 위하여 황산 등의 산을 동시에 첨가한다.
산화된 그래파이트(산화 그래파이트)는 층상 구조를 유지하고 있는데, 그래파이트에 비교하면 층의 간격이 증대되어 있기 때문에, 초음파 처리 등에 의해 용이하게 층상 구조를 파괴할 수 있고, 산화된 그래핀(산화 그래핀)을 얻을 수 있다. 또한, 이때, 산화 그래핀은 1 이상의 탄소 원자의 시트를 갖고 있는 경우가 있다.
얻어진 산화 그래핀을 적절한 물체 표면에 얇게 막 형상으로 형성하고, 산화 그래핀을 환원함으로써, 매우 얇은 탄소막(그래핀)을 형성할 수 있다.
미국 특허출원공개 제2007/0131915호 명세서 미국 특허출원공개 제2010/0303706호 명세서 미국 특허 제3705846호 명세서 미국 특허 제6495013호 명세서
그래핀은 투광성과 도전성을 겸비한 재료이며, 다양한 디바이스로의 응용 가능성이 있다. 그래서, 본 발명의 일 형태는, 신규 소자를 제공하는 것을 과제 중 하나로 한다. 또는, 막의 신규 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 소자의 신규 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 저비용으로 그래핀을 포함하는 막을 제작하는 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는, 고수율로 그래핀을 포함하는 막을 제작하는 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 그래핀을 포함하는 막을 구비한 신규 소자를 제공하는 것을 과제 중 하나로 한다. 또는, 그래핀을 포함하는 막을 구비한 신규 소자를 제작하는 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 신규 터치 센서, 신규 터치 센서의 구동 방법, 또는, 신규 터치 센서를 제작하는 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 신규 입력 장치, 신규 입력 장치의 구동 방법, 또는, 신규 입력 장치를 제작하는 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 신규 반도체 장치, 신규 반도체 장치의 구동 방법, 또는, 신규 반도체 장치를 제작하는 방법을 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태의 소자는, 제 1 전극 및 제 1 전극으로부터 떨어진 제 2 전극과, 제 1 전극과 전기적으로 접속하는 제 1 도전막과, 제 2 전극과 전기적으로 접속하는 제 2 도전막을 갖는다. 그리고, 제 1 전극 및 제 2 전극은 그래핀을 포함한다.
또한, 본 발명의 일 형태는, 복수의, 행 방향으로 연장하는 제 1 전극이 줄무늬 형상으로 배치되는 제 1 전극군과, 복수의, 열 방향으로 연장하는 제 2 전극이 줄무늬 형상으로 배치되는 제 2 전극군과, 제 1 전극과 전기적으로 접속하는 제 1 도전막과, 제 2 전극과 전기적으로 접속하는 제 2 도전막을 갖고, 제 1 전극은 그래핀을 포함하는 복수의 작은 조각 및 작은 조각을 전기적으로 접속하고 또한 절연막을 사이에 두고 제 2 전극과 교차하는 제 3 도전막을 구비하는 상기의 소자이다.
또한, 본 발명의 일 형태는, 제 1 전극과 제 1 도전막 사이 또는 제 2 전극과 제 2 도전막 사이에 끼인 절연막을 갖고, 절연막은 제 1 전극과 제 1 도전막이 전기적으로 접속되는 제 1 개구부 또는 제 2 전극과 제 2 도전막이 전기적으로 접속되는 제 2 개구부를 구비하는, 상기의 소자이다.
상기 본 발명의 일 형태의 소자는, 제 1 전극과 제 1 전극으로부터 분리된 제 2 전극을 갖고, 제 1 전극 및 제 2 전극은 그래핀을 포함한다. 이로써, 제 1 전극과 제 2 전극으로 용량 소자를 구성할 수 있다. 그 결과, 신규 소자를 제공할 수 있다.
본 발명의 일 형태의 그래핀을 포함하는 막의 제작 방법은, 기재 위에 산화 그래핀이 분산된 분산액을 도포하고, 도포한 분산액으로부터 분산매를 제거하고, 산화 그래핀을 포함하는 막을 제작하는 제 1 스텝과, 산화 그래핀을 포함하는 막을 산성의 용액에 침지하는 제 2 스텝과, 산화 그래핀을 포함하는 막에 포함되는 산화 그래핀을 환원하는 제 3 스텝을 갖고, 제 1 스텝 내지 상기 제 3 스텝은 제 1 스텝, 제 2 스텝, 제 3 스텝의 순으로 행해진다.
본 발명의 일 형태의 그래핀을 포함하는 막의 제작 방법은, 기재 위에 산화 그래핀이 분산된 분산액을 도포하고, 도포한 분산액으로부터 분산매를 제거하고, 산화 그래핀을 포함하는 막을 제작하는 제 1 스텝과, 산화 그래핀을 포함하는 막을 산성의 용액에 침지하는 제 2 스텝과, 산화 그래핀을 포함하는 막을 포토리소그래피법에 의해 선택적으로 제거하는 제 3 스텝과, 포토리소그래피법에 의한 공정을 거쳐 잔존한 산화 그래핀을 포함하는 막에 포함되는 산화 그래핀을 환원하는 제 4 스텝을 갖고, 제 1 스텝 내지 상기 제 4 스텝은 제 1 스텝, 제 2 스텝, 제 3 스텝, 제 4 스텝의 순으로 행해진다.
본 발명의 일 형태의 그래핀을 포함하는 막의 제작 방법은, 기재 위에 산화 그래핀이 분산된 분산액을 도포하고, 도포한 분산액으로부터 분산매를 제거하고, 산화 그래핀을 포함하는 막을 제작하는 제 1 스텝과, 제 1 스텝을 추가로 n회(n은 1 이상의 자연수) 행하고, 산화 그래핀을 포함하는 막의 적층막을 제작하는 제 2 스텝과, 적층막을 산성의 용액에 침지하는 제 3 스텝과, 적층막에 포함되는 산화 그래핀을 환원하는 제 4 스텝을 갖고, 제 1 스텝 내지 제 4 스텝은 제 1 스텝, 제 2 스텝, 제 3 스텝, 제 4 스텝의 순으로 행해진다.
또한, 본 발명의 일 형태의 그래핀을 포함하는 막의 제작 방법은, 기재 위에 산화 그래핀이 분산된 분산액을 도포하고, 도포한 분산액으로부터 분산매를 제거하고, 산화 그래핀을 포함하는 막을 제작하는 제 1 스텝과, 제 1 스텝을 추가로 n회(n은 1 이상의 자연수) 행하고, 산화 그래핀을 포함하는 막의 적층막을 제작하는 제 2 스텝과, 적층막을 산성의 용액에 침지하는 제 3 스텝과, 적층막을 포토리소그래피법에 의해 선택적으로 제거하는 제 4 스텝과, 포토리소그래피법에 의한 공정을 거쳐 잔존한 적층막에 포함되는 산화 그래핀을 환원하는 제 5 스텝을 갖고, 제 1 스텝 내지 제 5 스텝은 제 1 스텝, 제 2 스텝, 제 3 스텝, 제 4 스텝, 제 5 스텝의 순으로 행해진다.
또한, 상기의 본 발명의 일 형태의 그래핀을 포함하는 막의 제작 방법에 있어서, 기재는 가요성을 갖고 있어도 좋다.
또한, 상기의 본 발명의 일 형태의 그래핀을 포함하는 막의 제작 방법에 있어서, 산화 그래핀이 분산된 분산액을, 블레이드를 사용하여 도포해도 좋다.
또한, 상기의 본 발명의 일 형태의 그래핀을 포함하는 막의 제작 방법에 있어서, 적층막을 산성의 용액에 침지하는 스텝에서 사용하는 산성의 용액과, 적층막을 포토리소그래피법에 의해 선택적으로 제거하는 스텝에서 레지스트 마스크를 박리하기 위해서 사용하는 용액은 동일한 종류의 용액으로 해도 좋다.
또한, 상기의 본 발명의 일 형태에 의해 제작되는 그래핀을 포함하는 막을 구비한 소자를 제작해도 좋다. 소자로서는 예를 들어, 터치 센서를 들 수 있다.
본 발명의 일 형태에 의하면, 저비용으로 그래핀을 포함하는 막을 제작할 수 있다. 또는, 본 발명의 일 형태에 의하면, 고수율로 그래핀을 포함하는 막을 제작할 수 있다. 또는, 본 발명의 일 형태에 의하면, 그래핀을 포함하는 막을 구비한 신규 소자를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하면, 그래핀을 포함하는 막을 구비한 신규 소자를 제작하는 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하면, 신규 터치 센서, 신규 터치 센서의 구동 방법, 또는, 신규 터치 센서를 제작하는 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하면, 신규 입력 장치, 신규 입력 장치의 구동 방법, 또는, 신규 입력 장치를 제작하는 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하면, 신규 반도체 장치, 신규 반도체 장치의 구동 방법, 또는, 신규 반도체 장치를 제작하는 방법을 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 반드시 이들 효과의 전부를 가질 필요는 없다. 또한, 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것으로, 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1은 실시형태에 따른 소자의 구성을 설명하는 도면.
도 2는 실시형태에 따른 소자의 구성을 설명하는 도면.
도 3은 실시형태에 따른 막의 제작 방법 및 소자의 제작 방법을 설명하는 흐름도.
도 4는 실시형태에 따른 소자의 제작 방법을 설명하는 도면.
도 5는 실시형태에 따른 소자의 구성을 설명하는 도면.
도 6은 실시형태에 따른 터치 센서의 구성을 설명하는 도면.
도 7은 실시형태에 따른 터치 센서의 구성을 설명하는 도면.
도 8은 실시형태에 따른 터치 센서의 제작 방법을 설명하는 흐름도.
도 9는 실시형태에 따른 터치 센서의 제작 방법을 설명하는 도면.
도 10은 실시형태에 따른 피박리층을 분리하여 기재에 전치하는 방법을 설명하는 도면.
도 11은 실시형태에 따른 정보 처리 장치에 사용할 수 있는 터치 패널의 구성을 설명하는 도면.
도 12는 실시형태에 따른 정보 처리 장치에 사용할 수 있는 터치 패널의 구성을 설명하는 도면.
도 13은 실시형태에 따른 정보 처리 장치에 사용할 수 있는 터치 패널의 구성을 설명하는 도면.
도 14는 실시형태에 따른 정보 처리 장치를 설명하는 도면.
도 15는 실시형태에 따른 막의 제작 방법을 설명하는 도면.
도 16은 실시예에서 제작한 막의 광학 현미경 사진.
도 17은 실시예에서 제작한 소자의 광학 현미경 사진.
도 18은 실시예에서 제작한 소자의 광학 현미경 사진.
도 19는 실시예에서 제작한 소자의 투과형 전자 현미경 사진.
도 20은 실시예에서 제작한 소자의 광학 특성을 설명하는 도면.
도 21은 실시형태에 따른 소자의 구성을 설명하는 도면.
도 22는 실시형태에 따른 소자의 구성을 설명하는 도면.
도 23은 실시형태에 따른 소자의 구성을 설명하는 도면.
도 24는 실시형태에 따른 터치 센서의 구성을 설명하는 도면.
도 25는 실시형태에 따른 막의 제작 방법을 설명하는 흐름도 및 가열 장치의 모식도.
도 26은 실시형태에 따른 막의 구성을 설명하는 도면.
도 27은 실시형태에 따른 막의 제작 방법을 설명하는 흐름도.
도 28은 실시형태에 따른 소자의 제작 방법을 설명하는 도면.
도 29는 실시형태에 따른 터치 센서의 제작 방법을 설명하는 흐름도.
도 30은 실시형태에 따른 터치 센서의 제작 방법을 설명하는 도면.
실시형태에 대하여 도면을 사용하여 상세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어나지 않고 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재되는 실시형태의 기재 내용에 한정되어 해석되는 것은 아니다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면간에서도 공통적으로 사용하고 그 반복 설명은 생략한다.
또한, 도면 등에서 가리키는 각 구성의 위치, 크기, 범위 등은 간단히 이해할 수 있게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 따라서, 본 명세서 등에서 개시하는 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한, 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 수적으로 한정하는 것이 아님을 부기한다.
또한, "막"이란 말과, "층"이란 말은 경우에 따라서는, 또는, 상황에 따라서는 서로 바뀔 수 있다. 예를 들어, "도전층"이란 용어를, "도전막"이란 용어로 변경하는 것이 가능한 경우가 있다. 또는, 예를 들어, "절연막"이란 용어를, "절연층"이란 용어로 변경하는 것이 가능한 경우가 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 소자의 구성에 대하여 도 1을 참조하면서 설명한다.
도 1은 본 발명의 일 형태의 소자의 구성을 설명하는 도면이다. 도 1의 (A)는 본 발명의 일 형태의 소자의 상면도이고, 도 1의 (B)는 도 1의 (A)의 절단선 X1-Y1에서의 소자의 구조의 단면도이다.
<소자의 구성예 1>
본 실시형태에서 설명하는 소자(100)는, 제 1 전극(111) 및 제 1 전극(111)으로부터 떨어진 제 2 전극(112)과, 제 1 전극(111)과 전기적으로 접속하는 제 1 도전막(121)과, 제 2 전극(112)과 전기적으로 접속하는 제 2 도전막(122)을 갖는다(도 1의 (A) 및 도 1의 (B) 참조).
그리고, 제 1 전극(111) 및 제 2 전극(112)은 그래핀을 포함한다.
소자(100)는 제 1 전극(111)과 제 2 전극(112)을 포함하여 구성된다. 이로써, 제 1 전극(111)과 제 2 전극(112)으로 용량 소자를 구성할 수 있다. 그 결과, 신규 소자를 제공할 수 있다.
또한, 본 실시형태에서 예시하는 소자(100)는 제 1 전극(111)과 제 1 도전막(121) 사이 또는 제 2 전극(112)과 제 2 도전막(122) 사이에 끼인 절연막(126)을 갖고 있어도 좋다.
절연막(126)은, 제 1 전극(111)과 제 1 도전막(121)이 전기적으로 접속되는 제 1 개구부(114a)와, 제 2 전극(112)과 제 2 도전막(122)이 전기적으로 접속되는 제 2 개구부(114b)를 구비한다.
소자(100)는 제 1 개구부(114a) 및 제 2 개구부(114b)가 형성된 절연막(126)과, 절연막(126)을 사이에 둔 제 1 전극(111)과 제 1 도전막(121)과, 절연막(126)을 사이에 둔 제 2 전극(112)과 제 2 도전막(122)을 포함하여 구성된다. 이로써, 제 1 개구부(114a)에서 제 1 전극(111)과 제 1 도전막(121)을, 제 2 개구부(114b)에서 제 2 전극(112)과 제 2 도전막(122)을 전기적으로 접속할 수 있다. 그 결과, 신규 소자를 제공할 수 있다.
또한, 절연막(126)은 제 3 개구부(114c)와, 제 4 개구부(114d)를 구비한다. 소자(100)에서는, 제 3 개구부(114c)에서 전극(116)과 제 2 도전막(122)이 전기적으로 접속하고, 제 4 개구부(114d)에서 전극(115)과 제 1 도전막(121)이 전기적으로 접속하고 있다. 전극(115) 및 전극(116)은 예를 들어, FPC(Flexible Printed Circuit)와의 접속 단자로서 기능할 수 있다.
또한, 소자(100)는 기재(101)에 지지되어 있어도 좋다(도 1의 (B) 참조). 소자(100)와 기재(101) 사이에 하지막(102)이 제공되어 있어도 좋다. 또한, 제 1 전극(111) 및 제 2 전극(112)을 기재(101) 사이에 끼우도록 절연막을 구비하고 있어도 좋다.
이하에, 소자(100)를 구성하는 개개의 요소에 대하여 설명한다. 또한, 이들 구성은 명확하게 분리할 수 없고, 하나의 구성이 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다.
<<전체의 구성>>
소자(100)는 제 1 전극(111), 제 2 전극(112), 제 1 도전막(121) 및 제 2 도전막(122)을 갖는다.
또한, 소자(100)는 제 1 개구부(114a) 및 제 2 개구부(114b)가 형성된 절연막(126)을 갖고 있어도 좋다.
또한, 소자(100)는 제 3 개구부(114c) 및 제 4 개구부(114d)가 형성된 절연막(126)을 갖고 있어도 좋다.
또한, 소자(100)는 전극(115) 및 전극(116)을 갖고 있어도 좋다.
또한, 소자(100)는 기재(101) 및 하지막(102)을 갖고 있어도 좋다.
<<소자의 동작>>
제 1 전극(111)은 제 2 전극(112)으로부터 분리되어 있기 때문에, 제 1 전극(111)의 전위를 제 2 전극(112)과는 다른 전위로 할 수 있다. 이로써, 제 1 전극(111)과 제 2 전극(112)으로 용량 소자를 구성할 수 있다. 그 결과, 소자(100)는 제 1 전극(111)과 제 2 전극(112)이 마주 보는 공간의 정전 용량의 변화를 검지할 수 있다.
예를 들어, 소자(100)를 검지 회로에 접속하여 사용하면, 제 1 전극(111) 또는 제 2 전극(112)에 근접하는 손가락이나 손 등을 검지할 수 있다.
특히, 투광성을 갖는 도전막을 사용하여 제 1 전극(111) 및 제 2 전극(112)을 구성함으로써, 소자(100)를 투광성으로 할 수 있다. 이로써, 예를 들어, 표시 장치 등의 표시를 저해하지 않고, 소자(100)를 표시 장치 등에 중첩하여 사용할 수 있다. 또는, 소자(100)를 채광창 등에 중첩하여 사용할 수 있다.
<<제 1 전극과 제 2 전극>>
제 1 전극(111) 및 제 2 전극(112)은 도전성을 구비하고, 그래핀을 포함한다.
제 1 전극(111) 및 제 2 전극(112)은 가시광을 투과한다. 예를 들어, 300nm 내지 900nm의 파장을 갖는 광을 80% 이상 투과할 수도 있다.
제 1 전극(111) 및 제 2 전극(112)의 두께는 가요성을 가질 정도로 얇고, 예를 들어 0.3nm 이상 50nm 이하이다.
제 1 전극(111) 및 제 2 전극(112)을 지지하는 기재(101)에 가요성을 갖는 기재를 사용할 수 있다. 가요성을 갖는 기재에 형성된 제 1 전극(111) 및 제 2 전극(112)은 기재(101)와 함께 구부릴 수 있다. 예를 들어, 5mm 이하의 곡률 반경으로 구부릴 수 있다.
제 1 전극(111) 및 제 2 전극(112)에 포함되는 그래핀은 탄소와 산소를 포함하고, X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)의 결과로부터 산출되는 산소의 비율(atomic%)이 0% 이상 20% 이하이고, 바람직하게는 0% 이상 10% 이하이다. 또한 그래핀의 박편을 가로지르는 길이, 바꿔 말하면 단부로부터 단부까지의 길이는 0.5㎛ 이상 1000㎛ 이하이며, 바람직하게는 10㎛ 이상 500㎛ 이하이다.
또한, 제 1 전극(111) 및 제 2 전극(112)에 산화 그래핀이 포함되는 경우가 있다. 제 1 전극(111) 및 제 2 전극(112)에 포함되는 산화 그래핀은 탄소와 산소를 포함하고, X선 광전자 분광법의 결과로부터 산출되는 산화 그래핀 중의 산소의 비율(atomic%)이 20% 이상 40% 이하이며, 바람직하게는 30% 이상 40% 이하이다. 또한 산화 그래핀의 박편을 가로지르는 길이, 바꿔 말하면 단부로부터 단부까지의 길이는 0.5㎛ 이상 1000㎛ 이하이고, 바람직하게는 10㎛ 이상 500㎛ 이하이다.
예를 들어, 제 1 전극(111) 및 제 2 전극(112)의 시트 저항은 10Ω/□ 이상 104Ω/□ 이하이다.
또한, 제 1 전극(111) 및 제 2 전극(112)의 출발막과 동일한 출발막을 가공 함으로써, 전극(115) 및 전극(116)을 얻을 수 있다.
<<기재>>
기재(101)를 사용하여 소자(100)를 지지해도 좋다.
제작 공정을 견딜 수 있을 정도의 내열성 및 제작 장치에 적용 가능한 두께 및 크기를 갖추고, 소자(100)로의 불순물 확산을 방지하는 것을 기재(101)에 사용할 수 있다.
유기 재료, 무기 재료 또는 유기 재료와 무기 재료의 복합 재료를, 가요성을 갖는 기재(101)에 사용할 수 있다.
예를 들어, 수지, 수지 필름 또는 플라스틱 필름 등의 유기 재료를 기재(101)에 사용할 수 있다.
예를 들어, 금속판 또는 두께 10㎛ 이상 50㎛ 이하의 박판상의 유리판 등의 무기 재료를 기재(101)에 사용할 수 있다.
예를 들어, 금속판, 박판상의 유리판 또는 무기 재료의 막을 수지 필름 등에 접합한 복합 재료를 기재(101)에 사용할 수 있다.
예를 들어, 섬유상 또는 입자상의 금속, 유리 또는 무기 재료를 수지 필름에 분산시킨 복합 재료를 기재(101)에 사용할 수 있다.
구체적으로는, 폴리에스테르, 폴리올레핀, 폴리아미드, 폴리이미드, 폴리카보네이트 또는 아크릴 수지 등의 수지 필름 또는 수지판을 사용할 수 있다.
구체적으로는, 무알칼리 유리, 소다 석회 유리, 칼리 유리(potash glass) 또는 크리스털 유리 등을 사용할 수 있다.
구체적으로는, 금속 산화물막, 금속 질화물막 또는 금속 산질화물막 등을 사용할 수 있다. 예를 들어, 산화 실리콘막, 질화 실리콘막, 산질화 실리콘막, 알루미나 막 등을 적용할 수 있다.
구체적으로는, SUS 또는 알루미늄 등을 사용할 수 있다.
<<하지막>>
하지막(102)을 소자(100)와 기재(101) 사이에 구비하고 있어도 좋다.
제작 공정을 견딜 수 있을 정도의 내열성을 구비하고, 불순물의 소자(100)로의 확산을 방지하는 재료를 하지막(102)에 사용할 수 있다.
유기 재료, 무기 재료 또는 유기 재료와 무기 재료의 복합 재료를 하지막(102)에 사용할 수 있다.
예를 들어, 질화 실리콘, 산화질화 실리콘, 폴리이미드 등을 하지막(102)에 사용할 수 있다.
또한, 다른 기재로부터 분리할 수 있는 하지막(102)을 사용해도 좋다. 다른 기재에 형성된 이러한 하지막(102)에 소자(100)를 형성하고, 하지막(102)과 함께 형성한 소자(100)를 다른 기재로부터 분리할 수 있다.
또한, 다른 기재로부터 분리되는 하지막(102) 및 소자(100)를 포함하는 구성을 피박리층이라고 말할 수 있다. 그리고, 다른 기재로부터 분리한 피박리층을, 접착층 등을 기재(101)에 사용하여 전치할 수 있다.
<<박리층>>
표면에 박리층이 형성된, 내열성을 구비하는 강직한 기재를 다른 기재에 사용할 수 있다. 그리고, 높은 온도를 필요로 하는 처리를 이용하여 피박리층을 박리층에 형성한다. 형성된 피박리층을, 높은 온도를 필요로 하는 처리를 마친 후에 분리하고, 내열성은 떨어지지만 가요성을 갖는 기재(101)에 전치할 수 있다.
이 방법에 의하면, 소자(100)를 제작할 때에 필요로 하는 처리 온도에 견딜 수 없는 기재(101) 위에 소자(100)를 배치할 수 있다.
예를 들어, 유기 재료 또는 무기 재료를 박리층에 사용할 수 있다. 구체적으로는, 폴리이미드나 텅스텐의 산화물을 박리층에 사용할 수 있다. 또한, 공정 중에 가해지는 온도에 대하여 내열성을 갖는 여러 재료를 다른 기재에 사용할 수 있다.
구체적으로는, 보로실리케이트 유리 기판의 표면에 형성된 텅스텐의 산화물을 포함하는 층을 박리층에 사용하고, 상기 텅스텐의 산화물을 포함하는 층에 접하여 형성되는 산화질화 실리콘 등을 포함하는 막을 하지막에 사용할 수 있다.
<<제 1 도전막과 제 2 도전막>>
제 1 도전막(121) 및 제 2 도전막(122)은 도전성을 구비한다. 제 1 도전막(121) 및 제 2 도전막(122)은 배선 또는 단자 등을 겸할 수 있다.
제 1 도전막(121) 및 제 2 도전막(122)은 단층 구조라도, 2층 이상의 적층 구조로 해도 좋다.
예를 들어, 금속, 금속 질화물 또는 금속 산화물을 포함하는 막을 제 1 도전막(121) 및 제 2 도전막(122)에 적용할 수 있다.
구체적으로는, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐, 니켈, 이트륨, 지르코늄, 은 또는 망간으로부터 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다. 특히, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐 중으로부터 선택되는 하나 이상의 원소를 포함하면 바람직하다.
구체적으로는, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, 질화 티타늄막 위에 티타늄막을 적층하는 2층 구조, 질화 티타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 티타늄막과, 그 티타늄막 위에 알루미늄막을 적층하고, 추가로 그 위에 티타늄막을 형성하는 3층 구조 등을 사용할 수 있다.
구체적으로는, 알루미늄막 위에 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 하나 또는 복수를 조합한 합금막, 또는 질화막을 적층하는 적층 구조를 사용할 수 있다.
또한, 산화 인듐, 산화 주석 또는 산화 아연을 포함하는 투광성을 갖는 도전 재료를 사용해도 좋다. 구체적으로는, 산화 실리콘을 포함하는 산화 인듐 주석, 산화 인듐 주석, 산화 아연, 산화 인듐 아연, 갈륨을 첨가한 산화 아연 등을 사용할 수 있다.
<<절연막>>
절연막(126)은 제 1 전극(111) 및 제 2 전극(112)보다 도전성이 낮다. 절연막(126)은 경사면을 단부에 갖는다. 절연막(126)의 경사면과 절연막(126)이 접하는 것이 이루는 각도θ는, 단부에 있어서 30°이하, 특히 15°이하 0°보다 큰 각도가 바람직하다(도 1의 (C) 참조). 또한, 절연막(126)이 접하는 것과 절연막(126)의 경사면이 이루는 각도θ는, 단부로부터 절연막(126)이 두꺼워지는 방향으로 떨어질수록 커져도 좋다.
절연막(126)은 제 1 도전막(121)의 단부를 덮고, 절연막(126)은 제 2 도전막(122)의 단부를 덮는다.
제 1 개구부(114a)는 절연막(126)의 제 1 도전막(121)과 중첩하는 위치에 형성된다. 제 2 개구부(114b)는 절연막(126)의 제 2 도전막(122)과 중첩하는 위치에 형성된다.
또한, 제 3 개구부(114c)는 절연막(126)의 제 2 도전막(122)과 중첩하는 위치에 형성된다. 제 4 개구부(114d)는 절연막(126)의 제 1 도전막(121)과 중첩하는 위치에 형성된다.
예를 들어, 절연막(126)의 경사면과 절연막(126)이 접하는 하지막(102)이 이루는 각도θ, 또는 절연막(126)의 경사면과 절연막(126)이 접하는 제 1 도전막(121)이 이루는 각도θ가 충분히 작은 경우, 제 1 전극(111)은 절연막(126)의 단부에서 끊기기 어렵다. 절연막(126)의 단부를 이러한 형상으로 함으로써, 극히 얇은 그래핀을 포함하는 막을 사용하여 제 1 전극(111)을 제작하는 경우라도, 제 1 전극(111)은 절연막(126)의 단부에서 끊기기 어려워진다.
제 1 전극(111)과 제 1 도전막(121)은 제 1 개구부(114a)에서 전기적으로 접속되고, 제 2 전극(112)과 제 2 도전막(122)은 제 2 개구부(114b)에서 전기적으로 접속된다.
또한, 전극(116)과 제 2 도전막(122)은 제 3 개구부(114c)에서 전기적으로 접속되고, 전극(115)과 제 1 도전막(121)은 제 4 개구부(114d)에서 전기적으로 접속된다.
제작 공정을 견딜 수 있을 정도의 내열성을 갖춘 것을 절연막(126)에 사용할 수 있다.
유기 재료, 무기 재료 또는 유기 재료와 무기 재료의 복합 재료를 절연막(126)에 사용할 수 있다.
예를 들어, 절연성의 수지 등의 유기 재료를 절연막(126)에 사용할 수 있다.
예를 들어, 금속 산화물 또는 금속 질화물 등의 절연성의 무기 재료를 절연막(126)에 사용할 수 있다.
예를 들어, 무기 재료와 유기 재료가 적층된 복합 재료를 절연막(126)에 사용할 수 있다.
구체적으로는, 폴리에스테르, 폴리올레핀, 폴리아미드, 폴리이미드, 폴리카보네이트 또는 아크릴 수지 등의 수지를 사용할 수 있다. 특히, 포토폴리머를 사용하면, 제작 공정을 간략화할 수 있어 바람직하다.
구체적으로는, 금속 산화물막, 금속 질화물막 또는 금속 산질화물막 등을 사용할 수 있다. 예를 들어, 산화 실리콘, 질화 실리콘, 산질화 실리콘, 알루미나막 등을 적용할 수 있다. 특히, 무기 재료는 유기 재료에 비하여 내열성이 뛰어나므로 바람직하다.
<소자의 구성예 2>
본 발명의 일 형태의 소자의 다른 구성에 대하여, 도 2를 참조하면서 설명한다.
도 2는 본 발명의 일 형태의 소자(200)의 구성을 설명하는 도면이다.
도 2의 (A)는 본 발명의 일 형태의 소자(200)의 상면도이다.
도 2의 (B)는 도 2의 (A)의 절단선 X2-Y2에서의 소자(200)의 구조의 단면도이다.
도 2의 (C)는 도 2의 (A)의 절단선 X3-Y3에서의 소자(200)의 구조의 단면도이다.
본 실시형태에서 설명하는 소자(200)는, 제 1 전극(211(1)) 및 제 1 전극(211(1))으로부터 떨어지는 제 2 전극(212(1))과, 제 1 전극(211(1))과 전기적으로 접속하는 제 1 도전막(121)과, 제 2 전극(212(1))과 전기적으로 접속하는 제 2 도전막(122)과, 행 방향으로 연장하는 제 1 전극(211(1)) 및 제 1 전극(211(2))을 포함하는 복수의 전극이 줄무늬 모양으로 배치되는 제 1 전극군(211)과, 열 방향으로 연장하는 제 2 전극(212(1)) 및 제 2 전극(212(2))을 포함하는 복수의 전극이 줄무늬 모양으로 배치되는 제 2 전극군(212)을 갖는다.
그리고, 제 1 전극(211(1)) 및 제 2 전극(212(1))은 그래핀을 포함한다.
제 1 전극(211(1))은, 그래핀을 포함하는 복수의 작은 조각(111a) 및 작은 조각(111a)을 전기적으로 접속하고 또한 절연막(126)을 사이에 두고 제 2 전극(212(1))과 교차하는 제 3 도전막(123)을 구비한다.
제 2 전극(212(1))은 그래핀을 포함하는 전극(112a)을 구비한다.
소자(200)는 분리된 제 1 전극(211(1))과 제 2 전극(212(1))을 포함하여 구성된다. 이로써, 제 1 전극군(211)과 제 2 전극군(212)으로 매트릭스상으로 배치된 용량 소자군을 구성할 수 있다. 그 결과, 신규 소자를 제공할 수 있다.
또한, 본 실시형태에서 예시하는 소자(200)는, 제 1 전극(211(1))과 제 1 도전막(121) 사이 또는 제 2 전극(212(1))과 제 2 도전막(122) 사이에 끼인 절연막(126)을 갖고 있어도 좋다.
절연막(126)은, 제 1 전극(211(1))을 구성하는 작은 조각(111a)과 제 1 도전막(121)이 전기적으로 접속되는 제 1 개구부(114a)와, 제 2 전극(212(1))을 구성하는 전극(112a)과 제 2 도전막(122)이 전기적으로 접속되는 제 2 개구부(114b)를 구비한다.
소자(200)는, 제 1 개구부(114a)와, 제 2 개구부(114b)가 형성된 절연막(126)과, 절연막(126)을 사이에 둔 제 1 전극(211(1))을 구성하는 작은 조각(111a)과 제 1 도전막(121)과, 절연막(126)을 사이에 둔 제 2 전극(212(1))을 구성하는 전극(112a)과 제 2 도전막(122)을 포함하여 구성된다. 이로써, 제 1 개구부(114a)에서 작은 조각(111a)과 제 1 도전막(121)을, 제 2 개구부(114b)에서 전극(112a)과 제 2 도전막(122)을 전기적으로 접속할 수 있다. 그 결과, 신규 소자를 제공할 수 있다.
또한, 절연막(126)은 제 3 개구부(114c)와, 제 4 개구부(114d)를 구비한다. 소자(200)에서는, 제 3 개구부(114c)에서 전극(116)과 제 2 도전막(122)이 전기적으로 접속하고, 제 4 개구부(114d)에서 전극(115)과 제 1 도전막(121)이 전기적으로 접속하고 있다. 전극(115) 및 전극(116)은 예를 들어, FPC와의 접속 단자로서 기능할 수 있다.
또한, 절연막(126)은 제 5 개구부(114e)와, 제 6 개구부(114f)를 구비한다. 소자(200)에서는, 제 5 개구부(114e)에서 이웃하는 두 개의 작은 조각(111a)의 한쪽과 제 3 도전막(123)이 전기적으로 접속하고, 제 6 개구부(114f)에서 이웃하는 두 개의 작은 조각(111a)의 다른 쪽과 제 3 도전막(123)이 전기적으로 접속하고 있다.
또한, 소자(200)는 기재(101)에 지지되어 있어도 좋다(도 2의 (B) 참조). 소자(200)와 기재(101) 사이에 하지막(102)이 제공되어 있어도 좋다. 또한, 도시하고 있지 않지만 작은 조각(111a) 및 전극(112a)을 기재(101)와의 사이에 끼우도록 절연막을 구비하고 있어도 좋다.
이하에, 소자(200)를 구성하는 개개의 요소에 대하여 설명한다. 또한, 이들 구성은 명확하게 분리할 수 없고, 하나의 구성이 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다.
예를 들어, 소자(200)는, 하나의 제 1 전극이 행 방향으로 연장하는 점, 하나의 제 2 전극이 열 방향으로 연장하는 점, 복수의 제 1 전극이 줄무늬 모양으로 하나의 제 2 전극과 교차하도록 배치되는 점, 복수의 제 2 전극이 줄무늬 모양으로 하나의 제 1 전극과 교차하도록 배치되는 점, 하나의 제 1 전극과 하나의 제 2 전극을 조합하여 선택할 수 있는 점이, 도 1을 참조하면서 설명하는 소자(100)와는 다르다. 여기서는 다른 구성에 대하여 상세히 설명하고, 동일한 구성을 사용할 수 있는 부분은 상기 설명을 원용한다.
<<전체의 구성>>
소자(200)는, 제 1 전극(211(1)) 및 제 2 전극(212(1))과, 제 1 도전막(121)과, 제 2 도전막(122)과, 제 3 도전막(123)과, 제 1 전극군(211)과, 제 2 전극군(212)을 갖는다(도 2의 (A) 참조).
또한, 소자(200)는 제 1 개구부(114a) 및 제 2 개구부(114b)가 형성된 절연막(126)을 갖고 있어도 좋다.
또한, 소자(200)는 제 3 개구부(114c), 제 4 개구부(114d), 제 5 개구부(114e) 및 제 6 개구부(114f)가 형성된 절연막(126)을 갖고 있어도 좋다.
또한, 소자(200)는 전극(115) 및 전극(116)을 갖고 있어도 좋다.
또한, 소자(200)는 기재(101)와, 하지막(102)을 갖고 있어도 좋다.
<<소자의 동작>>
제 1 전극(211(1))은 제 2 전극(212(1))으로부터 분리되어 있기 때문에, 제 1 전극(211(1))의 전위를 제 2 전극(212(1))과는 다른 전위로 할 수 있다. 이로써, 제 1 전극(211(1))과 제 2 전극(212(1))으로 용량 소자를 구성할 수 있다. 그 결과, 소자(200)는 제 1 전극(211(1))과 제 2 전극(212(1))이 마주 보는 공간의 정전 용량의 변화를 검지할 수 있다.
또한, 행 방향으로 연장하는 제 1 전극(211(1)) 및 제 1 전극(211(2))이 줄무늬 모양으로 배치되어, 제 1 전극군(211)을 구성하고 있다. 그리고, 열 방향으로 연장하는 제 2 전극(212(1)) 및 제 2 전극(212(2))이 줄무늬 모양으로 배치되어, 제 2 전극군(212)을 구성하고 있다. 이로써, 하나의 제 1 전극과 하나의 제 2 전극의 조합을 선택할 수 있다.
예를 들어, 제 1 전극(211(1))과 제 2 전극(212(1))의 조합을 선택하는 경우에는, 도 2의 (A) 좌측 위의 영역(210)에 있어서 제 1 전극(211(1))과 제 2 전극(212(1))이 마주 보는 공간의 정전 용량의 변화를 검지할 수 있다.
예를 들어, 제 1 전극(211(2))과 제 2 전극(212(1))의 조합을 선택하는 경우에는, 도 2의 (A) 좌측 아래의 영역(220)에 있어서 제 1 전극(211(2))과 제 2 전극(212(1))이 마주 보는 공간의 정전 용량의 변화를 검지할 수 있다.
예를 들어, 제 1 전극(211(1))과 제 2 전극(212(2))의 조합을 선택하는 경우에는, 도 2의 (A) 우측 위의 영역(230)에 있어서 제 1 전극(211(1))과 제 2 전극(212(2))이 마주 보는 공간의 정전 용량의 변화를 검지할 수 있다.
예를 들어, 제 1 전극(211(2))과 제 2 전극(212(2))의 조합을 선택하는 경우에는, 도 2의 (A) 우측 아래의 영역(240)에 있어서 제 1 전극(211(2))과 제 2 전극(212(2))이 마주 보는 공간의 정전 용량의 변화를 검지할 수 있다.
이로써, 소자(200), 소자(200)의 하나의 제 1 전극과 하나의 제 2 전극을 차례로 선택하는 구동 회로 및 검지 회로를 사용하면, 제 1 전극군(211)과 제 2 전극군(212)이 마주 보는 공간의 정전 용량의 분포를 검지할 수 있다. 그 결과, 예를 들어, 소자(200)에 근접하는 손가락이나 손 등의 소자(200)에 대한 위치를 검지할 수 있다.
특히, 투광성을 갖는 막을 사용하여 제 1 전극군(211) 및 제 2 전극군(212)을 구성함으로써, 소자(200)를 투광성으로 할 수 있다. 이로써, 예를 들어, 표시장치 등의 표시를 저해하지 않고, 소자(200)를 표시 장치 등에 중첩하여 제공할 수 있다. 또는, 소자(200)를 채광창 등에 중첩하여 제공할 수 있다.
또는, 소자(200)를 터치 센서로 할 수도 있다.
<<제 1 전극군과 제 1 전극>>
제 1 전극군(211)은 복수의 제 1 전극, 예를 들어 제 1 전극(211(1))과 제 1 전극(211(2))을 구비한다.
또한, 제 1 전극군(211)은 행 방향으로 연장한다. 제 1 전극(211(1))은 작은 조각(111a)과 제 3 도전막(123)을 구비한다.
작은 조각(111a)은 도전성을 갖고, 그래핀을 포함하는 막을 갖는다. 소자의 구성예 1에서 설명하는 제 1 전극(111)과 같은 구성을 갖는 막을 작은 조각(111a)에 적용할 수 있다.
제 3 도전막(123)은 도전성을 갖는다. 본 실시형태에서 설명하는 제 1 도전막(121) 또는 제 2 도전막(122)과 같은 구성을 갖는 도전막을 제 3 도전막(123)에 적용할 수 있다.
또한, 산화 인듐, 산화 주석 또는 산화 아연을 포함하는 투광성을 갖는 도전 재료를 제 3 도전막(123)에 사용하면, 소자(200)의 투광성을 높일 수 있다. 구체적으로는, 산화 실리콘을 포함하는 산화 인듐 주석, 산화 인듐 주석, 산화 아연, 산화 인듐 아연, 갈륨을 첨가한 산화 아연 등을 사용할 수 있다.
<<제 2 전극군과 제 2 전극>>
제 2 전극군(212)은, 복수의 제 2 전극, 예를 들어 제 2 전극(212(1))과 제 2 전극(212(2))을 구비한다.
또한, 제 2 전극군(212)은 열 방향으로 연장한다. 제 2 전극(212(1))은 그래핀을 포함하는 막을 갖는다. 소자의 구성예 1에서 설명하는 제 2 전극(112)과 같은 구성을 갖는 막을 제 2 전극(212(1))에 적용할 수 있다.
<소자의 구성예 3>
본 발명의 일 형태의 소자의 다른 구성에 대하여, 도 5를 참조하면서 설명한다.
도 5는 본 발명의 일 형태의 소자(300)의 구성을 설명하는 도면이다.
도 5의 (A)는 본 발명의 일 형태의 소자(300)의 상면도이다. 또한, 도 5의 (A)에서는, 이해를 쉽게 하기 위해서 구성 요소의 일부를 생략하여 도시하고 있다.
도 5의 (B)는 도 5의 (A)에 도시된 제 1 전극(211(1))의 일부를 확대한 도면이다. 또한, 도 5의 (C)는 도 5의 (B)에 도시된 도전막(125b) 및 도전막(125c)의 형상을 설명하는 도면이다.
도 5의 (D)는 도 5의 (A)의 절단선 X4-Y4에서의 소자(300)의 구조의 단면도이다.
본 실시형태에서 설명하는 소자(300)는 도전막(125a)을 구비하는 점, 도전막(125a)과 제 1 도전막(121) 사이에 제공되고, 모두 전기적으로 접속하는 도전막(121a)을 구비하는 점이, 도 2의 (A), 도 2의 (B) 및 도 2의 (C)를 참조하면서 설명하는 소자(200)와는 다르다.
또한, 제 1 도전막(121)과 전기적으로 접속하는 도전막(121b) 및 도전막(121c)을 구비하는 점이 소자(200)와 다르다.
또한, 도전막(121b) 및 도전막(121c)과 작은 조각(111a) 사이에 제공되고, 모두 전기적으로 접속하는 도전막(125b)을 구비하는 점, 작은 조각(111a)과 제 3 도전막(123) 사이에 제공되고, 모두 전기적으로 접속하는 도전막(125c) 및 도전막(125d)을 구비하는 점이 소자(200)와 다르다.
소자(300)에서는, 절연막(126)에 형성된 제 1 개구부(124a)에서 도전막(125a)과 도전막(121a)이 전기적으로 접속하고 있다. 또한, 절연막(126)에 형성된 제 2 개구부(124b)에서 도전막(125b)과, 도전막(121b) 및 도전막(121c)이 전기적으로 접속하고 있다. 또한, 절연막(126)에 형성된 제 3 개구부(124c)에서 도전막(125c)과 제 3 도전막(123)이 전기적으로 접속하고 있다. 또한, 절연막(126)에 형성된 제 4 개구부(124d)에서 도전막(125d)과 제 3 도전막(123)이 전기적으로 접속하고 있다.
소자(300)는, 분리된 제 1 전극(211(1))과 제 2 전극(212(1))을 포함하여 구성된다. 이로써, 제 1 전극군(211)과 제 2 전극군(212)으로 매트릭스상으로 배치된 용량 소자군을 구성할 수 있다. 그 결과, 신규 소자를 제공할 수 있다.
또한, 소자(300)는 박리층(101b)이 형성된 기재(101a)에 지지되어 있어도 좋다. 또한, 하지막(102)이 소자(300)와 박리층(101b) 사이에 제공되어 있어도 좋다(도 5의 (D) 참조). 바꿔 말하면, 박리층(101b)이 형성된 기재(101a)에 소자(300)와 하지막(102)으로 구성되는 피박리층이 지지되어 있어도 좋다.
또한, 피박리층은 박리층(101b)으로부터 분리할 수 있다. 이로써, 기재(101a) 위에 제작된 소자(300)를 포함하는 피박리층을, 제작 후에 박리층(101b)으로부터 분리하여, 기재(101a)를 제거할 수 있다. 그 결과, 박형, 경량 또는 가요성의 소자(300)를 제공할 수 있다. 예를 들어, 소자(300)를 기재(101a)와는 다른 특성을 갖는 기재에 접합하여 사용할 수도 있다.
<<도전막>>
도전막(121a), 도전막(121b), 도전막(121c), 도전막(125a), 도전막(125b), 도전막(125c) 및 도전막(125d)은 도전성을 갖는다. 소자의 구성예 1에서 설명하는 제 1 도전막(121) 및 제 2 도전막(122)에 사용할 수 있는 재료를 이들 도전막에 사용할 수 있다.
특히, 제작 공정 중의 산화에 따른 특성의 저하(예를 들어, 산화 그래핀과 접하여 산화된 도전막의 도전성이 저하되는 현상 등)가 일어나기 어려운 재료(예를 들어, 도전성을 갖는 금속 산화물)를 이들 도전막에 적합하게 사용할 수 있다.
예를 들어, 그래핀을 포함하는 작은 조각(111a)을, 산화 그래핀을 포함하는 막을 환원함으로써 제작할 경우에, 그 제작 공정 중에, 산화 그래핀을 포함하는 막이 절연막(126)에 형성된 개구부를 통하여 제 1 도전막(121)과 접하고, 제 1 도전막(121)이 산화되어, 그 도전성이 저하되는 현상이 일어날 수 있다. 따라서, 도 5의 (D)에 도시한 바와 같이, 작은 조각(111a)과 제 1 도전막(121) 사이에 내산화성을 갖는 재료로 이루어진 도전막(125b), 도전막(121b) 및 도전막(121c)을 제공함으로써, 그러한 현상을 방지할 수 있다.
또한, 도전막(125b), 도전막(125c) 및 도전막(125d)을 제공함으로써, 제 1 전극(211(1))을 구성하는 작은 조각(111a)이, 절연막(126)에 형성된 개구부에서 끊겨 버리는 것을 방지할 수 있다.
구체적으로는, 도 5의 (D)에 도시한 바와 같이, 절연막(126)에 형성된 제 2 개구부(124b), 제 3 개구부(124c) 및 제 4 개구부(124d)를, 각각 도전막(125b), 도전막(125c) 및 도전막(125d)으로 덮는다. 이것으로부터, 절연막(126)에 형성된 개구부에서의 단차가 완화되고, 극히 얇은 그래핀을 포함하는 막을 사용하여 작은 조각(111a)을 제작할 경우라도, 작은 조각(111a)은 절연막(126)에 형성된 개구부에 서 끊기기 어려워진다.
또한, 요철을 도전막(125b) 또는/및 도전막(125c)의 단부에 형성해도 좋다. 단부에 형성된 요철은, 이들 도전막이 작은 조각(111a)에 접하는 거리를 길게 또는 면적을 크게 한다. 이로써, 양자의 전기적인 접속을 확실하게 할 수 있으므로 바람직하다(도 5의 (B) 및 도 5의 (C) 참조). 또한, 요철을 도전막(125a) 또는/및 도전막(125d)의 단부에 형성해도 좋다.
<소자의 구성예 4>
본 발명의 일 형태의 소자의 다른 구성에 대하여 도 21을 참조하면서 설명한다.
도 21은 본 발명의 일 형태의 소자(100B)의 구성을 설명하는 도면이다.
도 21의 (A)는 본 발명의 일 형태의 소자(100B)의 상면도이다.
도 21의 (B)는 도 21의 (A)의 절단선 V2-W2에서의 소자(100B)의 측면도이다.
본 실시형태에서 설명하는 소자(100B)는 제 1 전극(111)과 제 2 전극(112) 사이에 분리대(113)를 구비하는 점이, 도 1을 사용하여 설명하는 소자(100)와는 다르다(도 21 참조). 여기서는 다른 구성에 대하여 상세히 설명하고, 동일한 구성을 사용할 수 있는 부분은 상기의 설명을 원용한다.
분리대(113)는 산화 그래핀을 포함하고, 분리대(113)의 도전성은 제 1 전극(111) 및 제 2 전극(112)보다 낮다.
소자(10OB)는 산화 그래핀을 포함하는 분리대(113)로 분리된 제 1 전극(111)과 제 2 전극(112)을 포함하여 구성된다. 이로써, 제 1 전극(111)과 제 2 전극(112)으로 용량 소자를 구성할 수 있다. 그 결과, 신규 소자를 제공할 수 있다.
이하에, 소자(100B)를 구성하는 개개의 요소에 대하여 설명한다. 또한, 이들 구성은 명확하게 분리할 수 없고, 하나의 구성이 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다.
예를 들어, 제 1 전극(111)과 분리대(113) 또는 제 2 전극(112)과 분리대(113)가 혼재하는 영역이, 제 1 전극(111)과 분리대(113) 또는 제 2 전극(112)과 분리대(113) 사이에 배치되어, 제 1 전극(111)과 분리대(113) 또는 제 2 전극(112)과 분리대(113)의 경계가 불명료해지는 경우도 있다.
<<분리대>>
분리대(113)는 산화 그래핀을 포함한다. 분리대(113)에 포함되는 산화 그래핀은 탄소와 산소를 포함하고, X선 광전자 분광법의 결과로부터 산출되는 산소의 비율(atomic%)이 20% 이상 40% 이하이고, 바람직하게는 30% 이상 40% 이하이다. 또한 산화 그래핀의 박편을 가로지르는 길이, 바꿔 말하면 단부로부터 단부까지의 길이는 0.5㎛ 이상 1000㎛ 이하이고, 바람직하게는 10㎛ 이상 500㎛ 이하이다.
예를 들어, 분리대(113)의 시트 저항은 107Ω/□ 이상 109Ω/□ 이하이다.
<소자의 구성예 5>
본 발명의 일 형태의 소자의 다른 구성에 대하여, 도 22를 참조하면서 설명한다.
도 22는 본 발명의 일 형태의 소자(200B)의 구성을 설명하는 도면이다.
도 22의 (A)는 본 발명의 일 형태의 소자(200B)의 상면도이다.
도 22의 (B)는 도 22의 (A)의 절단선 V3-W3에서의 단면을 포함하는 소자(200B)의 구조의 측면도이다.
도 22의 (C)는 도 22의 (A)의 절단선 V4-W4에서의 단면을 포함하는 소자(200B)의 구조의 측면도이다.
본 실시형태에서 설명하는 소자(200B)는 분리대(113)를 갖고, 분리대(113)는 제 1 전극(211(1))과 제 2 전극(212(1)) 사이 및 제 2 전극(212(1))과 제 2 전극(212(2)) 사이에 배치되는 점이, 도 2를 사용하여 설명하는 소자(200)와는 다르다(도 22 참조). 여기서는 다른 구성에 대하여 상세히 설명하고, 동일한 구성을 사용할 수 있는 부분은 상기의 설명을 원용한다.
소자(200B)는, 산화 그래핀을 포함하는 분리대(113)로 분리된 제 1 전극(211(1))과 제 2 전극(212(2))을 포함하여 구성된다. 이로써, 제 1 전극군(211)과 제 2 전극군(212)으로 매트릭스상으로 배치된 용량 소자군을 구성할 수 있다. 그 결과, 신규 소자를 제공할 수 있다.
또한, 제 1 전극(211(1))과 분리대(113) 또는 제 2 전극(212(1))과 분리대(113)가 혼재하는 영역이, 제 1 전극(211(1))과 분리대(113) 또는 제 2 전극(212(1))과 분리대(113) 사이에 배치되어, 제 1 전극(211(1))과 분리대(113) 또는 제 2 전극(212(1))과 분리대(113)의 경계가 불명료해지는 경우도 있다.
<소자의 구성예 6>
본 발명의 일 형태의 소자의 다른 구성에 대하여 도 23을 참조하면서 설명한다.
도 23은 본 발명의 일 형태의 소자(300B)의 구성을 설명하는 도면이다.
도 23의 (A)는 본 발명의 일 형태의 소자(300B)의 상면도이다.
도 23의 (B)는 도 23의 (A)의 절단선 V5-W5에서의 단면을 포함하는 소자(300B)의 구조의 측면도이다.
본 실시형태에서 설명하는 소자(300B)는, 작은 조각(111a) 및 전극(112a) 사이에 분리대(113)를 구비하는 점이, 도 5를 사용하여 설명하는 소자(300)와는 다르다(도 23 참조). 여기서는 다른 구성에 대하여 상세히 설명하고, 동일한 구성을 사용할 수 있는 부분은 상기의 설명을 원용한다.
분리대(113)는 산화 그래핀을 포함하고, 분리대(113)의 도전성은 작은 조각(111a) 및 전극(112a)보다 낮다.
<터치 센서의 구성예 1>
본 발명의 일 형태의 터치 센서(400)의 구성에 대하여 도 6을 참조하면서 설명한다. 또한, 터치 센서(400)의 변형예에 대하여 도 7을 참조하면서 설명한다.
도 6은 본 발명의 일 형태의 소자(300)를 사용하는 터치 센서(400)의 구성을 설명하는 도면이다. 도 6의 (A)는 상면도이며, 도 6의 (B)는 도 6의 (A)의 절단선 X5-Y5에서의 터치 센서(400)의 단면도이다.
도 7은 본 발명의 일 형태의 소자(300)를 사용하는 터치 센서(500) 및 터치 센서(600)의 구성을 설명하는 도면이다. 도 7의 (A)는 터치 센서(500)의 단면도이며, 도 7의 (B)는 터치 센서(600)의 단면도이다.
터치 센서(400)는 소자(300)와, 소자(300)를 사이에 둔 기재(101c) 및 기재(101d)를 갖는다(도 6 참조). 그리고, 기재(101d)는 접착층(31)을 사용하여 하지막(102)과 접합되고, 기재(101c)는 접합층(30)을 사용하여 제 1 전극(211(1))을 구성하는 작은 조각(111a) 또는/및 제 2 전극(212(1))을 구성하는 전극(112a)과 접합되어 있다.
또한, 소자(300)는 도 5를 사용하여 설명하는 구성과 같은 구성을 구비한다.
터치 센서(500) 및 터치 센서(600)는 소자(300)에 중첩하는 위치에 컬러 필터(150), 착색층(151) 및 절연막(152)을 구비하는 점이 다른 것 외에는, 터치 센서(400)와 동일한 구성을 구비한다(도 7 참조).
터치 센서(500)는 컬러 필터(150) 및 착색층(151)을 소자(300)와 기재(101c) 사이에 구비한다. 또한, 컬러 필터(150)를 착색층(151)과 기재(101c) 사이에 구비한다. 또한, 절연막(152)을 소자(300)와 컬러 필터(150) 사이에 구비한다(도 7의 (A) 참조).
터치 센서(600)는 컬러 필터(150) 및 착색층(151)을 소자(300)와 기재(101d) 사이에 구비한다. 또한, 컬러 필터(150)를 착색층(151)과 소자(300) 사이에 구비한다. 또한, 절연막(152)을 소자(300)와 컬러 필터(150) 사이에 구비한다(도 7의 (B) 참조).
컬러 필터(150)는 예를 들어 적색의 광을 투과하는 착색층(150R), 녹색의 광을 투과하는 착색층(150G) 및 청색의 광을 투과하는 착색층(150B)을 구비한다.
착색층(151)은 광을 흡수하는 층이며, 예를 들어 흑색으로 착색되어 있다. 착색층(151)은 착색층(150R), 착색층(150G) 또는 착색층(150B)의 단부에 배치된다.
<<기재>>
소자의 구성예 1에서 설명하는 기재(101)에 적용할 수 있는 기재를, 기재(101c) 및 기재(101d)에 사용할 수 있다.
소자(300)는 가요성을 갖는 작은 조각(111a) 및 전극(112a)을 구비한다.
가요성을 갖는 기재를 기재(101c) 및 기재(101d)에 적용하면, 가요성의 터치 센서를 제공할 수 있다.
<터치 센서의 구성예 2>
본 발명의 일 형태의 터치 센서(400B)의 구성에 대하여 도 24를 참조하면서 설명한다.
도 24는 본 발명의 일 형태의 소자(300B)를 사용하는 터치 센서(400B)의 구성을 설명하는 도면이다. 도 24의 (A)는 상면도이며, 도 24의 (B)는 도 24의 (A)의 절단선 V6-W6에서의 터치 센서(400B)의 단면도이다.
본 실시형태에서 설명하는 터치 센서(400B)는 소자(300) 대신에 소자(300B)를 구비하는 점이, 도 6을 사용하여 설명하는 터치 센서(400)와는 다르다.
또한, 본 실시형태에 있어서, 본 발명의 일 형태에 대하여 서술하였다. 또는, 다른 실시형태에 있어서, 본 발명의 일 형태에 대하여 서술한다. 다만, 본 발명의 일 형태는 이것들에 한정되지 않는다. 또한, 예를 들어, 본 발명의 일 형태로서, 전극 등에 그래핀이나 산화 그래핀을 갖는 경우의 예를 나타냈지만, 본 발명의 일 형태는 이것에 한정되지 않는다. 경우에 따라서는, 또는, 상황에 따라서, 예를 들어, 본 발명의 일 형태는 다른 재료를 가져도 좋다. 또는, 경우에 따라서는, 또는, 상황에 따라서, 예를 들어, 본 발명의 일 형태는 그래핀이나 산화 그래핀을 갖지 않아도 좋다.
또한, 본 실시형태는, 본 명세서에서 나타내는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 소자에 사용할 수 있는 도전성을 갖는 막의 제작 방법에 대하여, 도 3의 (A)를 참조하면서 설명한다.
도 3의 (A)는 본 발명의 일 형태의 막의 제작 방법의 흐름도이다.
<막의 제작 방법 1>
본 실시형태에서 설명하는 막의 제작 방법은 이하의 스텝을 포함한다.
<<제 1 스텝>>
제 1 스텝에 있어서, 잉여의 산화 그래핀을 포함하는 막을 기재 위에 형성한다(도 3의 (A)에서의 (S1) 참조).
<<제 2 스텝>>
제 2 스텝에 있어서, 잉여의 산화 그래핀을 제거한다(도 3의 (A)에서의 (S2) 참조).
<<제 3 스텝>>
제 3 스텝에 있어서, 상기 막에 포함되는 산화 그래핀을 환원한다(도 3의 (A)에서의 (S3) 참조).
본 실시형태에서 설명하는 막의 제작 방법은, 기재에 산화 그래핀을 잉여로 포함하는 막을 형성하는 스텝과, 잉여의 산화 그래핀을 제거하는 스텝과, 기재의 표면에 잔류한 산화 그래핀을 환원하는 스텝을 갖는다. 이로써, 그래핀을 포함하는 얇은 막을 기재의 표면에 성막할 수 있다. 그 결과, 신규 막의 제작 방법을 제공할 수 있다.
이하에, 도전성을 갖는 막을 제작하는 개개의 스텝에 대하여 설명한다. 또한, 이들 스텝은 명확하게 분리할 수 없고, 하나의 스텝이 다른 스텝을 겸하는 경우나 다른 스텝의 일부를 포함하는 경우가 있다.
<<전체의 구성>>
산화 그래핀을 포함하는 막을 성막하는 스텝과, 성막된 산화 그래핀을 포함하는 막을 가열하는 스텝을 포함한다.
<<제 1 스텝>>
잉여의 산화 그래핀을 포함하는 막을 성막한다.
예를 들어, 산화 그래핀을 포함하는 분산액을 하지막이 형성된 기재에 블레이드를 사용하여 도포하고, 도포한 분산액으로부터 분산매를 제거한다.
예를 들어, 1mL의 산화 그래핀의 분산액을, 50㎛의 갭을 250mm의 폭으로 갖는 블레이드를 사용하여 도포한다.
또한, 물에 산화 그래핀을 분산시킨 분산액을 사용할 수 있다. 예를 들어, 10mg/mL의 농도로 산화 그래핀을 물에 분산시킨 분산액을 사용한다.
또한, 막을 형성하는 표면의 친수성이 높을수록, 막의 두께를 균일하게 할 수 있다. 예를 들어, 기재의 표면에 형성된 친수성의 하지막에 막을 형성하면 좋다. 구체적으로는, X선 광전자 분광법의 결과로부터 산출되는 원소의 비가, 실리콘이 31, 산소가 66, 질소가 1 이하인 산화질화 실리콘막이나 산화 실리콘막을 사용할 수 있다.
또한, 막을 형성하는 표면의 친수성을 높게 하기 위한 처리를 행하여도 좋다. 예를 들어, 막을 형성하는 표면에 플라스마 처리를 행하여도 좋고, 약액 처리를 행하여도 좋고, 그 양쪽의 처리를 행하여도 좋다. 또한, 막을 형성하는 표면의 친수성을 제어하기 위하여, 친수성을 낮게 하기 위한 처리를 조합하여 행하여도 좋다.
여러 가지 기재를 사용할 수 있다. 예를 들어, 0.7mm의 두께를 갖는 보로실리케이트 유리를 기재에 사용할 수 있다.
기재에 도포된 산화 그래핀의 분산액으로부터 분산매를 제거하고, 잉여의 산화 그래핀을 포함하는 막을 형성한다. 예를 들어, 핫 플레이트를 사용하여 기재를 가열해서 물을 제거한다. 구체적으로는, 10분간 11O℃의 핫 플레이트를 사용하여 가열한다.
또한, 이 스텝을 마치고 형성된 막은 잉여의 산화 그래핀을 포함한다. 예를 들어, 잉여의 산화 그래핀이 광을 흡수하여, 갈색으로 착색되어 보인다. 또한, 응집한 산화 그래핀을 확인할 수 있는 경우가 있다.
<<제 2 스텝>>
잉여의 산화 그래핀을 제거한다.
예를 들어, 잉여의 산화 그래핀을 포함하는 막이 형성된 기재를 액체에 침지하고, 그 후 세정한다. 침지하는 액체는 알칼리성이 바람직하다. 세정에 흐르는 물(流水)을 사용하면 바람직하다.
구체적으로는, 실온의 수산화 테트라메틸 암모늄(TMAH: Tetra-methyl Ammonium Hydoroxide)을 2.38% 포함하는 수용액에, 0.5분에서 1분간 정도 침지한다. 그 후에 흐르는 물에 몇초간 노출시킨다. 또한, 흐르는 물을 사용한 세정 후, 질소 기류를 분사하여 건조하여도 좋다.
산화 그래핀이 이 스텝을 마친 하지막(102)의 표면에 부착되어 남고, 잉여의 산화 그래핀이 제거된다. 예를 들어, 산화 그래핀을 포함하는 막을 육안으로 확인하는 것이 곤란해진다.
<<제 3 스텝>>
산화 그래핀을 환원한다.
여러 가지 처리를 적용할 수 있다. 예를 들어, 환원제를 사용하는 화학적인 환원 처리 또는/및 열을 사용하는 열적인 환원 처리를 적용할 수 있다.
예를 들어, 아스코르브산 등을 환원제로 사용한 화학적인 환원 처리를 사용할 수 있다.
구체적으로는, 잉여의 산화 그래핀이 제거된 기재를, 아스코르브산을 포함하는 에탄올 용액에 침지한다. 보다 구체적으로는, 60℃로 유지된, 200mL당 2.7g의 아스코르브산을 포함하는 에탄올 용액에 1시간 침지한다.
그 후, 순수 또는 에탄올을 사용하여 세정한다. 또한, 세정 후, 질소 기류를 분사하여 건조해도 좋다.
예를 들어, 감압된 분위기 하에서 가열하여, 열적인 환원 처리를 할 수 있다.
구체적으로는, 1.0kPa 이하의 압력으로, 예를 들어 200℃ 이상 300℃ 미만의 온도로 몇시간 가열한다.
또한, 환원 처리를 복수회 행하여도 좋다. 환원 처리를 복수회 행함으로써, 보다 확실하게 산화 그래핀을 그래핀으로 환원할 수 있다.
또한, 화학적인 환원 처리와 열적인 환원 처리를 조합하여 행할 수 있다. 열적인 환원 처리만을 행할 경우에 비하여, 화학적인 환원 처리와 열적인 환원 처리를 조합하여 행함으로써 열적인 환원 처리에서의 가열 온도를 낮게 할 수 있다. 따라서, 내열성이 낮은 가요성을 갖는 기재 위에도 직접 그래핀을 포함하는 막을 제작할 수 있다.
본 실시형태에 의하면, 기재 위에 제작하는 그래핀을 포함하는 막은 극히 얇은 막이기 때문에 뛰어난 투광성을 갖는다. 또한, 본 실시형태에 의하면, 산화 그래핀을 포함하는 분산액을 도포하고, 도포한 분산액으로부터 분산매를 제거하여 산화 그래핀을 포함하는 막을 형성하고, 산화 그래핀을 포함하는 막을 환원함으로써 그래핀을 포함하는 막을 제작하므로, 고가의 성막 장치(예를 들어, 플라스마 CVD 장치나 스퍼터링 장치)는 불필요하며, 저비용으로 그래핀을 포함하는 막을 제작할 수 있다. 또한, 본 실시형태에 의하면, 응집한 산화 그래핀의 존재가 확인되는 잉여의 산화 그래핀을 제거하므로, 응집물의 존재가 거의 확인되지 않는 그래핀을 포함하는 막을 제작할 수 있다. 따라서, 고수율로 그래핀을 포함하는 막을 제작할 수 있다.
<막의 제작 방법 2>
본 발명의 일 형태의 막의 제작 방법의 다른 구성에 대하여 도 15를 참조하면서 설명한다.
상기의 막의 제작 방법 1에서는, 응집한 산화 그래핀의 존재가 확인되는 잉여의 산화 그래핀을 포함하는 막을 제작하고, 잉여의 산화 그래핀을 제거하여, 환원 처리함으로써, 결과적으로, 응집물의 존재가 거의 확인되지 않는 극히 얇은 그래핀을 포함하는 막을 제작하고 있다. 여기서는, 본 발명의 일 형태의 막의 제작 방법의 다른 구성으로서, 응집물의 존재가 거의 확인되지 않고, 뛰어난 도전성을 갖는 그래핀을 포함하는 막을 제작하는 방법에 대하여 설명한다. 여기서는 다른 구성에 대하여 상세히 설명하고, 같은 구성을 사용할 수 있는 부분은 상기의 막의 제작 방법 1의 설명을 원용한다.
<<제 1 스텝>>
제 1 스텝에 있어서, 산화 그래핀을 포함하는 막을 기재 위에 형성한다(도 15의 (A)에서의 (V1) 참조). 도 15의 (B)에 도시한 바와 같이, 산화 그래핀이 분산된 분산액(302)을 블레이드(303)로 고르게 함으로써, 분산액(302)을 기재(301) 위에 균일하게 도포한다. 구체적으로는, 블레이드(303)가 기재(301)에 접촉하지 않을 정도로, 기재(301)의 표면과 블레이드(303)간의 갭을 극히 작게 설정하고, 블레이드(303)를 화살표(304) 방향으로 이동시킴으로써, 분산액(302)을 기재(301) 위에 균일하게 도포한다. 그리고, 기재(301) 위에 균일하게 도포된 분산액(302)으로부터 분산매를 제거하기 위한 처리를 행하여, 산화 그래핀을 포함하는 막(305)을 형성한다(도 15의 (C) 참조).
이때, 기재(301)의 표면과 블레이드(303)간의 갭을 극히 작게 설정함으로써, 블레이드(303)를 화살표(304) 방향으로 이동시켜, 분산액(302)을 고르게 할 때에, 분산액(302) 중에 원래 포함되어 있던 응집한 산화 그래핀을 기재(301)의 표면으로부터 제거할 수 있다. 또한, 기재(301)의 표면과 블레이드(303)간의 갭을 극히 작게 설정함으로써, 분산액(302)은 극히 얇게 도포되기 때문에, 그 도포 공정 중에 분산액(302) 중에서 새롭게 응집한 산화 그래핀이 생성되기 어렵다. 따라서, 기재(301) 위에, 응집물의 존재가 거의 확인되지 않는 산화 그래핀을 포함하는 막(305)을 형성할 수 있다.
예를 들어, 기재(301)의 표면과 블레이드(303)간의 갭을 100㎛ 이하, 바람직하게는 10㎛ 이하, 보다 바람직하게는 5㎛ 이하로 설정하면 좋다 또한, 기재(301) 위에 제작하는 산화 그래핀을 포함하는 막(305)의 막 두께는 예를 들어 0.3nm 이상 100nm 이하로 할 수 있다.
<<제 2 스텝>>
제 2 스텝에 있어서, 제 1 스텝(도 15의 (A)에서의 (V1) 참조)을 추가로 n회(n은 1 이상의 자연수) 행하여, 산화 그래핀을 포함하는 막의 적층막을 기재 위에 형성한다(도 15의 (A)에서의 (V2) 참조). 예를 들어, 도 15의 (C)에 도시한 바와 같이, 산화 그래핀을 포함하는 막(305)과 동일한 공정에 의해, 산화 그래핀을 포함하는 막(306, 307 및 308)을 형성하여, 산화 그래핀을 포함하는 막의 적층막(309)을 제작한다.
또한, 산화 그래핀을 포함하는 막(306)을 제작할 때에는, 산화 그래핀을 포함하는 막(305)의 표면과 블레이드(303)간의 갭을 100㎛ 이하, 바람직하게는 10㎛ 이하, 보다 바람직하게는 5㎛ 이하로 설정하면 좋다. 또한, 산화 그래핀을 포함하는 막(307 및 308)을 제작할 때에도, 피제작 표면과 블레이드(303)간의 갭을 100㎛ 이하, 바람직하게는 10㎛ 이하, 보다 바람직하게는 5㎛ 이하로 설정하면 좋다. 또한, 제작하는 산화 그래핀을 포함하는 막(306, 307 및 308)의 각각의 막 두께는 예를 들어 0.3nm 이상 100nm 이하로 할 수 있다. 또한, 제작하는 산화 그래핀을 포함하는 막의 적층막(309)의 막 두께는 예를 들어, 1.2nm 이상 400nm 이하로 할 수 있다.
<<제 3 스텝>>
제 3 스텝에 있어서, 적층막(309)에 포함되는 산화 그래핀을 환원한다(도 15의 (A)에서의 (V3) 참조).
이상의 스텝에 의해, 그래핀을 포함하는 막을 제작할 수 있다. 산화 그래핀을 포함하는 막(305, 306, 307 및 308)의 각각은 극히 얇은 막이지만, 그들 막을 적층시킨 적층막(309)을 제작하고, 적층막(309)을 환원 처리함으로써, 어느 정도의 막 두께를 갖는 그래핀을 포함하는 막을 제작할 수 있다. 따라서, 뛰어난 도전성을 갖는 그래핀을 포함하는 막을 제작할 수 있다.
물론, 뛰어난 투광성을 갖는 그래핀을 포함하는 막을 제작하기 위하여, 도 15의 (A)에서의 (V2)에서 도시된 스텝을 생략하고, 산화 그래핀을 포함하는 막(305)만을 제작하고, 환원 처리하여, 그래핀을 포함하는 막을 제작할 수도 있다. 산화 그래핀을 포함하는 막(305)을 환원 처리하여 제작하는 그래핀을 포함하는 막은 극히 얇은 막이므로, 뛰어난 투광성을 갖는다.
본 실시형태에 의하면, 기재 위에 제작하는 그래핀을 포함하는 막은 어느 정도의 막 두께를 가지므로, 뛰어난 도전성을 갖는다. 또한, 본 실시형태에 의하면, 산화 그래핀을 포함하는 분산액을 도포하고, 도포한 분산액으로부터 분산매를 제거하여 산화 그래핀을 포함하는 막을 형성하고, 산화 그래핀을 포함하는 막을 환원 함으로써 그래핀을 포함하는 막을 제작하므로, 고가의 성막 장치(예를 들어, 플라스마 CVD 장치나 스퍼터링 장치)는 불필요하고, 저비용으로 그래핀을 포함하는 막을 제작할 수 있다. 또한, 본 실시형태에 의하면, 기재 위에 응집물의 존재가 거의 확인되지 않는 산화 그래핀을 포함하는 막을 형성할 수 있으므로, 고수율로 그래핀을 포함하는 막을 제작할 수 있다.
<막의 제작 방법 3>
본 발명의 일 형태의 막의 제작 방법의 다른 구성에 대하여 도 25를 참조하면서 설명한다.
도 25는 본 발명의 일 형태의 막의 제작 방법을 설명하는 도면이다. 도 25의 (A)는 본 발명의 일 형태의 막의 제작 방법의 흐름도이며, 도 25의 (B)는 선택적으로 가열을 할 수 있는 장치를 설명하는 투영도이다.
본 실시형태에서 설명하는 막의 제작 방법은 이하의 스텝을 포함한다.
제 1 스텝에 있어서, 산화 그래핀을 포함하는 막을 기재 위에 형성한다(도 25의 (A)에서의 (R1) 참조).
제 2 스텝에 있어서, 산화 그래핀을 포함하는 막을 선택적으로 가열하여 그래핀을 포함하는 제 1 영역(11) 및 산화 그래핀을 포함하고 또한 제 1 영역에 인접하는 제 2 영역(13)을 형성한다(도 25의 (A)에서의 (R2) 참조).
막의 제작 방법은, 산화 그래핀을 포함하는 막을 형성하는 스텝과, 선택적으로 가열하는 스텝을 포함하여 구성된다. 이로써, 선택적으로 제 1 영역의 도전성을 제 2 영역보다 높게 할 수 있다. 그 결과, 막의 신규 제작 방법을 제공할 수 있다.
이하에, 막을 제작하는 개개의 스텝에 대하여 설명한다. 또한, 이들 스텝은 명확하게 분리할 수 없고, 하나의 스텝이 다른 스텝을 겸하는 경우나 다른 스텝의 일부를 포함하는 경우가 있다.
또한, 제 2 스텝에 있어서 산화 그래핀을 포함하는 막을 선택적으로 가열하는 점이, 도 3의 (A)를 참조하면서 설명하는 막의 제작 방법 1과는 다르다. 여기서는 다른 구성에 대하여 상세히 설명하고, 동일한 구성을 사용할 수 있는 부분은 상기의 설명을 원용한다.
<<제 2 스텝>>
잉여의 산화 그래핀을 제거한다.
예를 들어, 잉여의 산화 그래핀을 포함하는 막이 형성된 기재를 액체에 침지하고, 그 후 세정한다. 침지하는 액체는 알칼리성이 바람직하다. 세정에 흐르는 물을 사용하면 바람직하다.
구체적으로는, 실온의 수산화 테트라메틸 암모늄(TMAH: Tetra-methyl Ammonium Hydoroxide)을 2.38% 포함하는 수용액에, 0.5분 내지 1분간 정도 침지한다. 그 후, 흐르는 물에 몇초간 노출시킨다. 또한, 흐르는 물을 사용한 세정 후, 질소 기류를 분사하여 건조해도 좋다.
산화 그래핀이 이 스텝을 마친 하지막(102)의 표면에 부착되어서 남고, 잉여의 산화 그래핀이 제거된다. 예를 들어, 산화 그래핀을 포함하는 막을 육안으로 확인하는 것이 곤란해진다.
<가열 장치>
선택적으로 가열할 수 있는 가열 장치의 일례를 도 25의 (B)에 도시하여 설명한다.
가열 장치(900)는 제 1 제어 신호 및 제 1 제어 신호와 동기하는 제 2 제어 신호를 공급하는 제어부(901)와, 제 1 제어 신호가 공급되어 제 1 제어 신호에 기초하여 적어도 일축 방향으로 이동할 수 있는 스테이지(902)와, 제 2 제어 신호가 공급되어 레이저(903L)를 사출하는 레이저 장치(903)와, 공급된 레이저(903L)를 소정의 방향으로 반사하는 반사경(904)을 갖는다.
제 1 제어 신호는 스테이지(902)의 이동을 제어하는 신호를 포함한다.
제 2 제어 신호는 제 1 제어 신호와 동기해서 레이저 장치(903)가 레이저(903L)를 선택적으로 조사하도록 제어하는 신호를 포함한다.
레이저(903L)는 산화 그래핀을 포함하는 막을 가열할 수 있는 것이라면 좋고, 예를 들어 Nd:YAG 레이저, 아르곤 이온 레이저, 엑시머 레이저 등을 사용할 수 있다. 또한, 연속파 발진 동작하는 레이저 또는 펄스 발진 동작하는 레이저를 사용할 수 있다. 또한, 산화 그래핀이 흡수하는 자외광 또는 가시광을 가열에 사용할 수 있다.
또한, 산화 그래핀은 가시광을 흡수하지만 그래핀은 가시광을 흡수하지 않는다. 가시광을 가열에 사용하면, 과잉의 열을 환원된 그래핀에 공급하는 현상을 방지할 수 있다. 구체적으로는, Nd:YAG 레이저의 제 2 고조파(파장 532nm) 또는 아르곤 이온 레이저(파장 488nm 이상 514nm 이하)가 특히 바람직하다.
또한, 조사하는 부분에 질소 가스를 분사하면서, 또는 감압 하에서 레이저를 조사하면, 생성한 그래핀이 분위기 중의 산소와 반응하여 이산화탄소가 되어 버리는 불량을 방지할 수 있다.
가열 온도는 기재 또는 하지막이 손상하지 않을 정도의 높은 온도가 바람직하다. 가열하는 온도가 높을수록, 산화 그래핀을 그래핀으로 환원할 수 있다.
또한, 스테이지(902)는 레이저(903L)가 조사되는 측에 기재(101)를 지지할 수 있다.
예를 들어, 가열 장치(900)를 사용하여 산화 그래핀을 포함하는 막을 선택적으로 가열함으로써, 그래핀을 포함하는 제 1 영역(11) 및 산화 그래핀을 포함하는 제 2 영역(13)을 형성할 수 있다.
<막의 구성예>
본 실시형태에서 설명하는 막의 제작 방법(3)을 이용하여 제작할 수 있는 막의 구성에 대하여, 도 26을 참조하면서 설명한다.
도 26은 본 발명의 일 형태의 막의 구성을 설명하는 도면이다. 도 26의 (A)는 본 발명의 일 형태의 막의 상면도이며, 도 26의 (B)는 도 26의 (A)의 절단선 V1-W1에서의 막의 구조의 단면도이다. 또한, 도 26의 (C)는 본 발명의 일 형태의 막의 상면도이며, 도 26의 (D)는 도 26의 (C)의 절단선 V1-W1에서의 단면을 포함하는 막의 구조의 측면도이다.
막(10)은, 그래핀을 포함하는 제 1 영역(11)과, 산화 그래핀을 포함하고 또한 제 1 영역(11)에 인접하는 제 2 영역(13)을 갖는다. 그리고, 제 1 영역(11)의 도전성은 제 2 영역(13)의 도전성보다 높다(도 26의 (A) 참조).
또한, 막(10)은 가요성을 가지면 바람직하다.
또한, 막(10)은 가시광을 투과하면 바람직하다.
본 실시형태에서 예시하는 막(10)은, 그래핀을 포함하는 제 1 영역(11)과 산화 그래핀을 포함하는 제 2 영역(13)을 포함하여 구성된다. 이로써, 제 1 영역(11)의 도전성을 제 2 영역(13)보다 높게 할 수 있다. 그 결과, 신규 막을 제공할 수 있다.
또한, 막(10)은 기재(101)로 지지되어 있어도 좋다(도 26의 (B) 참조). 막(10)과 기재(101) 사이에 하지막(102)이 제공되어 있어도 좋다.
이하에, 막(10)을 구성하는 개개의 요소에 대하여 설명한다. 또한, 이들 구성은 명확하게 분리할 수 없고, 하나의 구성이 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다.
예를 들어, 제 1 영역(11)과 제 2 영역(13)이 혼재하는 영역이, 제 1 영역(11)과 제 2 영역(13) 사이에 배치되고, 제 1 영역(11)과 제 2 영역(13)의 경계가 불명료해지는 경우도 있다.
막(10)은 제 1 영역(11)과 제 2 영역(13)을 갖는다.
막(10)은 가시광을 투과한다. 예를 들어, 300nm 내지 900nm의 파장을 갖는 광을 80% 이상 투과한다.
막(10)의 두께는 가요성을 가질 정도로 얇고, 예를 들어 0.3nm 이상 50nm 이하이다.
막(10)을 지지하는 기재(101)에 가요성을 갖는 기재를 사용할 수 있다. 가요성을 갖는 기재에 형성된 막(10)은 기재(101)와 함께 구부릴 수 있다. 예를 들어, 5mm 이하의 곡률 반경으로 구부릴 수 있다.
제 1 영역(11)은 그래핀을 포함한다. 제 1 영역(11)에 포함되는 그래핀은 탄소와 산소를 포함하고, X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)의 결과로부터 산출되는 산소의 비율(atomic%)이 0% 이상 20% 이하이며, 바람직하게는 0% 이상 10% 이하이다. 또한 그래핀의 박편을 가로지르는 길이, 바꿔 말하면 단부로부터 단부까지의 길이는 0.5㎛ 이상 1000㎛ 이하이고, 바람직하게는 10㎛ 이상 500㎛ 이하이다.
제 2 영역(13)은 산화 그래핀을 포함한다. 제 2 영역(13)에 포함되는 산화 그래핀은 탄소와 산소를 포함하고, X선 광전자 분광법의 결과로부터 산출되는 산소의 비율(atomic%)이 20% 이상 40% 이하이며, 바람직하게는 30% 이상 40% 이하이다. 또한 산화 그래핀의 박편을 가로지르는 길이, 바꿔 말하면 단부로부터 단부까지의 길이는 0.5㎛ 이상 1000㎛ 이하이며, 바람직하게는 10㎛ 이상 500㎛ 이하이다.
제 1 영역(11)은 제 2 영역(13)보다도 도전성이 높고, 예를 들어, 제 1 영역(11)의 시트 저항은 10Ω/□ 이상 104Ω/□ 이하이며, 제 2 영역(13)의 시트 저항은 107Ω/□ 이상 109Ω/□ 이하이다.
도 26의 (C) 및 도 26의 (D)에 도시된 막(10B)은, 제 2 영역(13)을 갖지 않는 점이, 도 26의 (A) 및 도 26의 (B)를 사용하여 설명하는 막(10)과 다르다.
또한, 본 실시형태는, 본 명세서에서 나타내는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 소자의 제작 방법에 대하여, 도 3의 (B), 도 3의 (C) 및 도 4를 참조하면서 설명한다. 구체적으로는, 실시형태 1에서 설명하는 소자(100)의 제작 방법을 설명한다.
도 3의 (B) 및 도 3의 (C)는 본 발명의 일 형태의 소자의 제작 방법을 설명하는 흐름도이다.
도 4는 본 발명의 일 형태의 소자의 제작 방법이 갖는 각 스텝을 마친 것의 구성을 설명하는 단면도이다.
<소자의 제작 방법>
본 실시형태에서 설명하는 소자(100)의 제작 방법은 이하의 스텝을 포함한다.
<<제 1 스텝>>
제 1 도전막(121) 및 제 2 도전막(122)을 형성한다(도 3의 (B)에서의 (T1), 도 3의 (C)에서의 (T1) 및 도 4의 (A) 참조).
예를 들어, 하지막(102)이 형성된 기재(101)를 준비하고, 하지막(102) 위에 도전막을 성막하고, 성막된 도전막을 섬 형상으로 형성한다.
여러 가지 방법을 도전막의 성막 방법에 적용할 수 있다. 구체적으로는, 스퍼터링법, CVD법 또는 스핀 코트법 등을 적용할 수 있다. 또한, 여러 가지 방법을, 도전막을 섬 형상으로 형성하는 방법에 적용할 수 있다. 예를 들어, 포토리소그래피법 및 에칭법을 적용할 수 있다.
<<제 2 스텝>>
제 1 도전막(121) 및 제 2 도전막(122)의 단부를 덮고, 제 1 개구부(114a), 제 2 개구부(114b), 제 3 개구부(114c) 및 제 4 개구부(114d)를 구비하는 절연막(126)을 형성한다(도 3의 (B)에서의 (T2), 도 3의 (C)에서의 (T2) 및 도 4의 (B) 참조).
예를 들어, 제 1 도전막(121), 제 2 도전막(122), 하지막(102)을 덮는 절연막을 성막하고, 성막된 절연막을 섬 형상으로 형성한다.
여러 가지 방법을 절연막의 성막 방법에 적용할 수 있다. 구체적으로는, 스퍼터링법, CVD법 또는 스핀 코트법 등을 적용할 수 있다. 또한, 다양한 방법을, 절연막을 섬 형상으로 형성하는 방법에 적용할 수 있다. 예를 들어, 포토리소그래피법을 적용할 수 있다.
<<제 3 스텝>>
제 1 개구부(114a), 제 2 개구부(114b), 제 3 개구부(114c) 및 제 4 개구부(114d)를 덮는 잉여의 산화 그래핀을 포함하는 막을 형성한다(도 3의 (B)에서의 (T3) 및 도 3의 (C)에서의 (T3) 참조).
예를 들어, 실시형태 2에서의 막의 제작 방법 1의 제 1 스텝에서 설명하는 방법을 사용하여 잉여의 산화 그래핀을 포함하는 막을 형성한다.
<<제 4 스텝>>
잉여의 산화 그래핀을 제거하여, 극히 얇은 산화 그래핀을 포함하는 막(113(0))을 형성한다(도 3의 (B)에서의 (T4), 도 3의 (C)에서의 (T4) 및 도 4의 (C) 참조).
예를 들어, 실시형태 2에서의 막의 제작 방법 1의 제 2 스텝에서 설명하는 방법을 사용하여 잉여의 산화 그래핀을 제거한다.
또한, 산화 그래핀을 포함하는 막을 제작하는 방법으로서, 실시형태 2에서의 막의 제작 방법 2의 제 1 스텝 및 제 2 스텝에서 설명하는 방법을 사용해도 좋다. 구체적으로는, 도 4의 (C)에 도시된 산화 그래핀을 포함하는 막(113(0))을, 도 15의 (C)에 도시된 산화 그래핀을 포함하는 막의 적층막(309)과 같은 구성으로 할 수 있다. 보다 구체적으로는, 도 3의 (B)에서의 (T3) 및 도 3의 (B)에서의 (T4)에 도시된 공정을, 도 15의 (A)에서의 (V1) 및 도 15의 (A)에서의 (V2)에 도시된 공정으로 치환할 수 있다. 또는, 도 3의 (C)에서의 (T3) 및 도 3의 (C)에서의 (T4)에 도시된 공정을, 도 15의 (A)에서의 (V1) 및 도 15의 (A)에서의 (V2)에 도시된 공정으로 치환할 수 있다.
<<제 5 스텝>>
산화 그래핀을 포함하는 막(113(0))에 환원 처리를 행하여, 그래핀을 포함하는 막을 형성한다(도 3의 (B)에서의 (T5) 참조).
예를 들어, 실시형태 2에서의 막의 제작 방법 1의 제 3 스텝에서 설명하는 방법을 사용하여 그래핀을 포함하는 막을 형성한다.
<<제 6 스텝>>
그래핀을 포함하는 막으로부터 제 1 전극(111) 및 제 1 전극으로부터 떨어지는 제 2 전극(112)을 형성한다. 또한 그래핀을 포함하는 막으로부터 전극(115) 및 전극(116)을 형성한다(도 3의 (B)에서의 (T6) 및 도 4의 (D) 참조).
그래핀을 포함하는 막을 섬 형상으로 가공하는 여러 가지 방법을 적용하여, 제 1 전극(111), 제 2 전극(112), 전극(115) 및 전극(116)을 형성할 수 있다. 예를 들어, 포토리소그래피법을 적용할 수 있다.
구체적으로는, 그래핀을 포함하는 막을 섬 형상으로 남기는 부분에 중첩하도록 레지스트 마스크를 형성하고, 불필요한 부분을 에칭 처리하여 섬 형상으로 가공한다. 예를 들어, 에칭 처리에 산소 플라스마를 조사하는 애싱 처리 등을 적용할 수 있다.
또는, 상기 제 5 스텝과 상기 제 6 스텝의 순번을 반대로 할 수도 있다(도 3의 (C)에서의 (T5) 및 도 3의 (C)에서의 (T6) 참조). 구체적으로는, 산화 그래핀을 포함하는 막을 선택적으로 제거하고, 섬 형상으로 가공한 후, 잔존한 막에 포함되는 산화 그래핀을 환원할 수 있다.
산화 그래핀은 산화되어 있기 때문에, 그 표면에 많은 산소를 갖는다. 이로써, 그래핀을 포함하는 막에 비하여, 산화 그래핀을 포함하는 막의 표면은 친수성이 높다. 따라서, 예를 들어, 포토리소그래피법에 의해 레지스트 마스크를 사용할 경우에, 환원 처리 후의 그래핀을 포함하는 막의 표면에 레지스트를 도포하는 것 보다, 환원 처리 전의 산화 그래핀을 포함하는 막의 표면에 레지스트를 도포하는 편이, 균일하게 레지스트를 도포할 수 있다.
<<추가의 스텝>>
산화 그래핀을 포함하는 막은 벗겨지기 쉽기 때문에, 산화 그래핀을 포함하는 막을 벗겨지기 어렵게 하는 처리를 행하는 것이 바람직하다.
산화 그래핀을 포함하는 막은, 알칼리성의 용액에 노출되면, 그 일부가 벗겨져 버리는 현상이 있다. 예를 들어, 포토리소그래피법에 의해 레지스트 마스크를 제작할 때에, 산화 그래핀을 포함하는 막이 알칼리성의 현상 용액에 노출되면, 산화 그래핀을 포함하는 막의 일부가 벗겨져 버리는 현상이 있다.
이러한 현상을 방지하기 위하여, 알칼리성의 용액에 노출하기 전에, 산화 그래핀을 포함하는 막을 산성의 용액에 침지하는 것이 효과적인 것이, 본 발명자의 실험 결과 명백해졌다. 예를 들어, 포토리소그래피법에 의해 레지스트 마스크를 제작하기 전에, 산화 그래핀을 포함하는 막을 산성의 용액에 침지함으로써, 포토리소그래피법에 의해 레지스트 마스크를 제작할 때에, 산화 그래핀을 포함하는 막을 알칼리성의 현상 용액에 노출하여도, 산화 그래핀을 포함하는 막의 일부가 벗겨지는 것을 방지할 수 있다.
산화 그래핀을 포함하는 막을 산성의 용액에 침지하는 시간으로서는, 10분 이내가 바람직하고, 3분 이내가 보다 바람직하다. 또한, 산성의 용액의 온도는 실온 이상으로 해도 좋다. 또한, 산성의 용액은 수소 이온 지수(pH)가 6 이하가 되도록 조정하면 좋다. 바람직하게는, pH의 값이 3 이상 6 이하가 되도록 조정하면 좋다.
또한, 예를 들어, 산성의 용액으로서, 레지스트 마스크를 박리하기 위해서 사용하는 용액과 동일한 종류의 용액을 사용할 수 있다. 이 경우, 산성의 용액으로서, 새로운 종류의 용액을 구입할 필요가 없으므로 바람직하다.
본 실시형태에서 설명하는 소자(100)의 제작 방법은 산화 그래핀을 포함하는 막을 형성하는 스텝과, 산화 그래핀을 포함하는 막 또는 그래핀을 포함하는 막을 선택적으로 제거하는 스텝을 포함하여 구성된다. 이로써, 제 1 전극(111) 및 제 2 전극(112)을 형성할 수 있다. 그 결과, 소자의 신규 제작 방법을 제공할 수 있다.
<변형예>
본 발명의 일 형태의 소자의 제작 방법의 다른 구성에 대하여 도 27 및 도 28을 참조하면서 설명한다. 구체적으로는, 실시형태 1에서 설명하는 소자(100B)의 제작 방법을 설명한다.
도 27은 본 발명의 일 형태의 소자의 제작 방법을 설명하는 흐름도이다.
도 28은 본 발명의 일 형태의 소자의 제작 방법이 갖는 각 스텝에서의 구성을 설명하는 단면도이다.
<소자의 제작 방법>
본 발명의 일 형태의 소자(100B)의 제작 방법은, 제 3 스텝에서 산화 그래핀을 포함하는 막을 성막하는 점 및 제 4 스텝에서 산화 그래핀을 포함하는 막을 선택적으로 가열하는 점이, 도 3을 참조하면서 설명하는 소자(100)의 제작 방법과 다르다. 여기서는 다른 스텝에 대해서 상세히 설명하고, 동일한 스텝을 이용할 수 있는 부분은 상기의 설명을 원용한다.
<<제 3 스텝>>
제 1 개구부(114a) 및 제 2 개구부(114b)를 덮는 산화 그래핀을 포함하는 막(113(0))을 형성한다(도 27에서의 (T3) 및 도 28의 (A) 참조).
예를 들어, 실시형태 2의 막의 제작 방법 1에서의 제 1 스텝에서 설명한 방법을 사용하여 산화 그래핀을 포함하는 막(113(0))을 형성한다.
<<제 4 스텝>>
산화 그래핀을 포함하는 막(113(0))의, 제 1 개구부(114a)와 중첩하는 영역 및 제 2 개구부(114b)와 중첩하는 영역을 포함하도록 선택적으로 가열하고, 그래핀을 포함하는 제 1 전극(111) 및 제 2 전극(112)과 제 1 전극(111) 및 제 2 전극(112) 사이에 산화 그래핀을 포함하는 분리대(113)를 형성한다(도 27에서의 (T4) 및 도 28의 (B) 참조).
예를 들어, 실시형태 2의 막의 제작 방법 3에서의 제 2 스텝에서 설명한 방법을 사용하여 산화 그래핀을 포함하는 막을 선택적으로 가열하여, 제 1 전극(111) 및 제 2 전극(112)을 형성할 수 있다.
본 실시형태에서 설명하는 소자(100B)의 제작 방법은, 산화 그래핀을 포함하는 막을 형성하는 스텝과, 선택적으로 가열하는 스텝을 포함하여 구성된다. 이로써, 선택적으로 제 1 전극(111) 및 제 2 전극(112)의 도전성을 분리대보다 높게 할 수 있다. 그 결과, 소자의 신규 제작 방법을 제공할 수 있다.
또한, 본 실시형태는, 본 명세서에서 나타내는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태의 터치 센서의 제작 방법에 대하여, 도 8 내지 도 10을 참조하면서 설명한다. 구체적으로는, 실시형태 1에서 설명하는 터치 센서(400)의 제작 방법을 설명한다.
도 8은 터치 센서(400)의 제작 방법을 설명하는 흐름도이다.
도 9는 터치 센서(400)의 제작 방법이 갖는 각 스텝을 마친 것의 구성을 설명하는 단면도이다.
도 10은 소자(300)를 포함하는 피박리층을 가공 부재(80)로부터 박리하여, 다른 기재에 전치하는 공정을 설명하는 도면이다.
<터치 센서의 제작 방법 1.>
본 실시형태에서는, 박리층이 형성된 제작 공정용의 기재에 소자(300)를 포함하는 피박리층을 제작하고, 제작된 소자(300)를 가요성의 기재에 전치하여, 터치 센서(400)를 제작하는 방법을 설명한다. 이 방법은 이하의 스텝을 포함한다.
<<제 1 스텝>>
박리층(101b)이 형성된 기재(101a)를 준비하고, 후공정에서 박리층(101b)으로부터 분리할 수 있는 층을 형성한다.
<<박리층>>
박리층에 사용할 수 있는 재료는 예를 들어 무기 재료 또는 유기 재료 등을 들 수 있다.
무기 재료로서는 구체적으로는, 텅스텐, 몰리브덴, 티타늄, 탄탈, 니오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘으로부터 선택된 원소를 포함하는 금속, 상기 원소를 포함하는 합금 또는 상기 원소를 포함하는 화합물 등을 들 수 있다.
유기 재료로서는 구체적으로는, 폴리이미드, 폴리에스테르, 폴리올레핀, 폴리아미드, 폴리카보네이트 또는 아크릴 수지 등을 들 수 있다. 특히, 폴리이미드는 내열성이 다른 재료보다 뛰어나므로 바람직하다.
박리층에 사용할 수 있는 구조는 단층 구조 또는 적층 구조 등을 갖고 있어도 좋다. 예를 들어, 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조를 적용할 수 있다.
또한, 텅스텐의 산화물을 포함하는 층은, 텅스텐을 포함하는 층에 다른 층을 적층하는 방법으로 형성된 층이라도 좋고, 예를 들어, 텅스텐을 포함하는 층에 산화 실리콘 또는 산화질화 실리콘 등의 산소를 포함하는 막을 적층하여, 텅스텐의 산화물을 포함하는 층을 형성해도 좋다.
또한, 텅스텐의 산화물을 포함하는 층은 텅스텐을 포함하는 층의 표면을, 열산화 처리, 산소 플라스마 처리, 아산화질소(N2O) 플라스마 처리, 오존수 등의 산화력이 강한 용액을 사용하는 처리 등에 의해 형성된 층이라도 좋다.
<<피박리층>>
피박리층은 박리층으로부터 박리할 수 있고, 제작 공정을 견딜 수 있을 정도의 내열성을 구비하는 것이면 특별히 한정되지 않는다.
피박리층에 사용할 수 있는 재료는, 예를 들어 무기 재료 또는 유기 수지 등을 들 수 있다.
피박리층은 단층 구조 또는 적층 구조 등을 갖고 있어도 좋다. 예를 들어, 박리층과 중첩하는 기능층과, 박리층과 기능층 사이에 상기 기능층의 특성을 손상시키는 불순물의 확산을 방지하는 절연층이 적층된 구조를 갖고 있어도 좋다. 구체적으로는, 박리층측으로부터 차례로 산화질화 실리콘층, 질화 실리콘층 및 기능층이 차례로 적층된 구성을 적용할 수 있다.
피박리층에 사용할 수 있는 기능층으로서는, 예를 들어 기능 회로, 기능 소자, 광학 소자, 소자 또는 기능막 등 또는 이것들로부터 선택된 복수를 포함하는 층을 들 수 있다.
유기 재료로서는 구체적으로는, 폴리이미드, 폴리에스테르, 폴리올레핀, 폴리아미드, 폴리카보네이트 또는 아크릴 수지 등을 들 수 있다. 특히, 폴리이미드는 내열성이 다른 재료보다 뛰어나므로 바람직하다. 폴리이미드는 피박리층의 두께를 용이하게 두껍게 할 수 있기 때문에, 피박리층의 기계적인 강도를 증대시킬 수 있다.
여기서는, 박리층(101b)과, 박리층(101b)에 접하는 하지막(102)을 사용할 경우에 대하여 설명한다. 또한, 하지막(102)은 후공정에서 박리층(101b)으로부터 분리할 수 있다(도 9의 (A) 참조).
구체적으로는, 무알칼리 유리를 기재(101a)에, 산화 텅스텐을 포함하는 막을 박리층(101b)에 사용한다. 또한, 산화질화 실리콘을 포함하는 막을 하지막(102)에 사용한다.
또한, 산화 텅스텐을 포함하는 막과 산화질화 실리콘을 포함하는 막을 조합하여 사용하는 방법은, 폴리이미드 등의 유기물을 박리층 또는 피박리층에 사용하는 방법에 비하여 내열성이 뛰어나다. 이로써, 높은 온도를 요하는 처리를 피박리층의 형성 공정에 사용할 수 있다. 그 결과, 양질의 피박리층 또는 고기능 피박리층을 제공할 수 있다.
하지막(102) 위에 도전막을 성막하고, 소정의 섬 형상으로 가공하여, 제 1 도전막(121)을 포함하는 층을 제작한다.
이어서, 다른 도전막을 성막하고, 소정의 섬 형상으로 가공하여, 도전막(121a), 도전막(121b), 도전막(121c) 및 제 3 도전막(123)을 포함하는 층을 제작한다(도 8의 (A)에서의 (U1), 도 8의 (B)에서의 (U1) 및 도 9의 (A) 참조).
금속 등을 제 1 도전막(121)을 포함하는 층에 적용할 수 있다. 또한, 제 1 도전막(121)을 제작하는 스텝에서 여러 가지 배선을 제작해도 좋다.
제작 공정 중의 산화에 따른 특성의 저하(예를 들어, 산화 그래핀과 접하여 도전막이 산화되어, 도전막의 도전성이 저하되는 현상 등)가 일어나기 어려운 재료(예를 들어, 도전성을 갖는 금속 산화물)를 다른 도전막에 적용할 수 있다. 특히, 투광성을 갖는 도전막을 사용하면, 투광성이 뛰어난 터치 센서(400)를 제작할 수 있다.
또한, 스퍼터링법 또는 CVD법 등을, 도전막을 성막하는 방법에 적용할 수 있다. 또한, 에칭법 등을, 성막된 도전막을 소정의 형상으로 가공하는 방법에 적용할 수 있다.
<<제 2 스텝>>
절연성의 막을 성막하고, 제 1 개구부(124a), 제 2 개구부(124b), 제 3 개구부(124c) 및 제 4 개구부(124d)를 포함하는 소정의 형상으로 가공하여, 절연막(126)을 제작한다(도 8의 (A)에서의 (U2), 도 8의 (B)에서의 (U2) 및 도 9의 (B) 참조).
또한, 스퍼터링법 또는 CVD법 등을, 절연막을 성막하는 방법에 적용할 수 있다. 또한, 에칭법 등을 성막된 절연막을 소정의 형상으로 가공하는 방법에 적용할 수 있다.
<<제 3 스텝>>
도전막을 성막하고, 소정의 섬 형상으로 가공하여, 도전막(121a)과 전기적으로 접속하도록 도전막(125a)과, 도전막(121b) 및 도전막(121c)과 전기적으로 접속하도록 도전막(125b)과, 제 3 도전막(123)과 전기적으로 접속하도록 도전막(125c) 및 도전막(125d)을 포함하는 층을 제작한다(도 8의 (A)에서의 (U3), 도 8의 (B)에서의 (U3) 및 도 9의 (C) 참조).
또한, 도전막(125b), 도전막(125c) 및 도전막(125d)의 단부에 생기는 단차에 의해, 후공정에서 형성되는 그래핀을 포함하는 막이 끊기지 않도록, 도전막(125b), 도전막(125c) 및 도전막(125d)의 단부의 형상을 완만하게 한다.
<<제 4 스텝>>
잉여의 산화 그래핀을 포함하는 막을 형성한다.
예를 들어, 실시형태 2에서의 막의 제작 방법 1의 제 1 스텝에서 설명하는 방법을 사용하여 잉여의 산화 그래핀을 포함하는 막을 형성한다.
<<제 5 스텝>>
잉여의 산화 그래핀을 제거하여, 극히 얇은 산화 그래핀을 포함하는 막(113(0))을 형성한다(도 8의 (A)에서의 (U4), 도 8의 (B)에서의 (U4) 및 도 9의 (D) 참조).
예를 들어, 실시형태 2에서의 막의 제작 방법 1의 제 2 스텝에서 설명하는 방법을 사용하여 잉여의 산화 그래핀을 제거한다.
또한, 산화 그래핀을 포함하는 막을 제작하는 방법으로서, 실시형태 2에서의 막의 제작 방법 2의 제 1 스텝 및 제 2 스텝에서 설명하는 방법을 사용해도 좋다. 구체적으로는, 도 9의 (D)에 도시된 산화 그래핀을 포함하는 막(113(0))을, 도 15의 (C)에 도시된 산화 그래핀을 포함하는 막의 적층막(309)과 같은 구성으로 할 수 있다. 보다 구체적으로는, 도 8의 (A)에서의 (U4)에 도시된 공정을, 도 15의 (A)에서의 (V1) 및 도 15의 (A)에서의 (V2)에 도시된 공정으로 치환할 수 있다. 또는, 도 8의 (B)에서의 (U4)에 도시된 공정을, 도 15의 (A)에서의 (V1) 및 도 15의 (A)에서의 (V2)에 도시된 공정으로 치환할 수 있다.
<<제 6 스텝>>
산화 그래핀을 포함하는 막(113(0))에 환원 처리를 행하여, 그래핀을 포함하는 막을 형성한다(도 8의 (A)에서의 (U5) 참조).
예를 들어, 실시형태 2에서의 막의 제작 방법 1의 제 3 스텝에서 설명하는 방법을 사용하여 산화 그래핀을 환원한다.
<<제 7 스텝>>
그래핀을 포함하는 막으로부터 서로 떨어지는 작은 조각(111a) 및 전극(112a)을 형성한다(도 8의 (A)에서의 (U6) 및 도 9의 (E) 참조).
그래핀을 포함하는 막을 섬 형상으로 가공하는 여러 가지 방법을 적용하여, 작은 조각(111a) 및 전극(112a)을 형성할 수 있다. 예를 들어, 포토리소그래피법을 적용할 수 있다.
구체적으로는, 그래핀을 포함하는 막을 섬 형상으로 남기는 부분에 중첩하도록 레지스트 마스크를 형성하고, 불필요한 부분을 에칭 처리하여 섬 형상으로 가공한다. 예를 들어, 에칭 처리에 산소 플라스마를 조사하는 애싱 처리 등을 적용할 수 있다.
또는, 상기 제 6 스텝과 상기 제 7 스텝의 순번을 반대로 할 수도 있다(도 8의 (B)에서의 (U5) 및 도 8의 (B)에서의 (U6) 참조). 구체적으로는, 산화 그래핀을 포함하는 막을 선택적으로 제거하고, 섬 형상으로 가공한 후, 잔존한 막에 포함되는 산화 그래핀을 환원할 수 있다.
산화 그래핀은 산화되어 있기 때문에, 그 표면에 많은 산소를 갖는다. 이로써, 그래핀을 포함하는 막에 비하여, 산화 그래핀을 포함하는 막의 표면은 친수성이 높다. 따라서, 예를 들어, 포토리소그래피법에 의해 레지스트 마스크를 사용할 경우에, 환원 처리 후의 그래핀을 포함하는 막의 표면에 레지스트를 도포하는 것 보다, 환원 처리 전의 산화 그래핀을 포함하는 막의 표면에 레지스트를 도포하는 편이, 균일하게 레지스트를 도포할 수 있다.
또한, 제 7 스텝까지 행함으로써, 소자(300)가 완성된다. 또한, 실시형태 3에서 설명하는 추가의 스텝을 행할 수 있다.
<<제 8 스텝>>
소자(300)가 형성된 피박리층을, 박리층(101b)이 형성된 기재(101a)로부터 분리하여, 가요성을 갖는 기재(101d)에 전치한다(도 8의 (A)에서의 (U7), 도 8의 (B)에서의 (U7) 및 도 9의 (F) 참조).
제 8 스텝의 상세를, 도 10을 사용하여 설명한다. 또한, 도 10에서는, 소자(300)를 포함하는 피박리층을 모식적으로 도시한다.
소자(300)를 포함하는 피박리층의 상면도를 도 10의 우측에 도시하고, 절단선 X6-Y6에서의 단면도를 도 10의 좌측에 도시한다.
<<제 8-1 스텝>>
소자(300)를 포함하는 피박리층을, 가요성을 갖는 기재(101c)에 접합층(30)을 사용하여 접합한다(도 10의 (A) 및 도 10의 (B) 참조).
또한, 가공 부재(80)는 기재(101a), 기재(101a) 위의 박리층(101b), 박리층(101b)과 한쪽의 면이 접하는 소자(300)를 포함하는 피박리층, 소자(300)를 포함하는 피박리층의 다른 쪽의 면과 한쪽의 면이 접하는 접합층(30) 및 접합층(30)의 다른 쪽의 면이 접하는 가요성을 갖는 기재(101c)를 구비한다.
<<제 8-2 스텝>>
박리의 기점(12)을 접합층(30)의 단부 근방에 형성한다(도 10의 (C) 및 도 10의 (D) 참조). 또한, 박리의 기점(12)은 소자(300)의 일부가 박리층(101b)으로부터 박리된 구조이다.
박리의 기점(12)은, 예리한 선단으로 소자(300)를 찔러서 형성할 수 있는 것 외에, 레이저 등을 사용한 비접촉 방법(예를 들어 레이저 어블레이션법)으로 소자(300)의 일부를 박리층(101b)으로부터 박리할 수 있다.
<<제 8-3 스텝>>
가공 부재(80)의 한쪽의 표층(80b)을 박리한다. 구체적으로는, 접합층(30)의 단부 근방에 형성된 박리의 기점(12)으로부터, 기재(101a)를 박리층(101b)과 함께 소자(300)로부터 분리한다(도 10의 (E) 참조).
또한, 박리층(101b)으로부터 소자(300)를 박리할 때에, 박리층(101b)과 소자(300)의 계면에 액체를 침투시킨다. 또는 액체를 노즐(99)로부터 분출시켜서 분사해도 좋다. 예를 들어, 침투시키는 액체 또는 분사하는 액체에 물, 극성 용매 등을 사용할 수 있다. 액체를 침투시킴으로써, 박리에 따라 발생하는 정전기 등의 영향을 억제할 수 있다. 또한, 박리층을 녹이면서 박리해도 좋다.
특히, 박리층(101b)에 산화 텅스텐을 포함하는 막을 사용하는 경우, 물을 포함하는 액체를 침투시키면서 또는 분사시키면서 박리하면, 피박리층의 소자에 가해지는 박리에 따른 응력을 저감할 수 있어 바람직하다.
이 스텝에 의해, 가공 부재(80)로부터 잔부(80a)를 얻는다. 구체적으로는, 잔부(80a)는 소자(300), 소자(300)와 한쪽의 면이 접하는 접합층(30) 및 접합층(30)의 다른 쪽의 면이 접하는 기재(101c)를 구비한다.
<<제 8-4 스텝>>
잔부(80a)에 접착층(31)을 형성하고(도 10의 (F) 및 도 10의 (G) 참조), 접착층(31)을 사용하여 가요성을 갖는 기재(101d)와 접합한다.
이 스텝에 의해, 잔부(80a)로부터 적층체(81)를 얻는다. 구체적으로는, 적층체(81)는 가요성을 갖는 기재(101d), 접착층(31), 소자(300)가 형성된 피박리층, 피박리층과 한쪽의 면이 접하는 접합층(30) 및 접합층(30)의 다른 쪽의 면이 접하는 가요성을 갖는 기재(101c)를 구비한다(도 10의 (H) 및 도 10의 (I) 참조).
또한, 기재(101c)의 일부를 절제하고, 노출된 접합층(30)을 용해 또는 팽윤 시켜서, 물리적으로 제거하는 방법에 의해, 예를 들어 소자(300)에 도달하는 창 형상의 개구부(14)를 형성할 수 있다. 구체적으로는, 아라미드 필름 등의 개구 부분을 절제할 수 있는 수지 필름을 기재(101c)에 사용하여, 개구하는 부분을 절제하고, 개구 부분에 노출된 에폭시 수지 등의 접합층(30)을 유기 용제에 의해 팽윤시켜서 제거하는 방법에 의해 개구부(14)를 형성할 수 있다.
이 방법에 의하면, 소자(300)에 제공된 단자부에 도달하는 개구부(14)를 형성할 수 있다. 개구부(14)에 노출된 단자부를 사용하여 터치 센서(400)를 다른 장치에 접속할 수 있다.
<터치 센서의 제작 방법 2.>
본 발명의 일 형태의 터치 센서(400B)의 제작 방법에 대하여, 도 29 및 도 30을 참조하면서 설명한다.
도 29는 터치 센서(400B)의 제작 방법을 설명하는 흐름도이다.
도 30은 터치 센서(400B)의 제작 방법이 갖는 각 스텝을 마친 것의 구성을 설명하는 단면도이다.
본 발명의 일 형태의 터치 센서(400B)의 작성 방법은, 제 5 스텝에서 산화 그래핀을 포함하는 막을 선택적으로 가열하는 점이, 도 8을 참조하면서 설명하는 터치 센서(400)의 제작 방법과 다르다. 여기서는 다른 스텝에 대하여 상세히 설명하고, 같은 스텝을 사용할 수 있는 부분은 상기의 설명을 원용한다.
<<제 4 스텝>>
도전막(125b) 및 도전막(125c)을 덮는 산화 그래핀을 포함하는 막(113(0))을 형성한다(도 29에서의 (U4) 및 도 30의 (A) 참조).
예를 들어, 실시형태 2의 막의 작성 방법 3에서의 제 1 스텝에서 설명한 방법을 사용하여 산화 그래핀을 포함하는 막(113(0))을 형성한다.
<<제 5 스텝>>
산화 그래핀을 포함하는 막(113(0))의, 도전막(125b)과 중첩하는 영역 및 도전막(125b)과 중첩하지 않는 영역을 포함하도록 선택적으로 가열하고, 그래핀을 포함하는 작은 조각(111a) 및 제 2 전극(112)과 작은 조각(111a) 및 제 2 전극(112) 사이에 산화 그래핀을 포함하는 분리대(113)를 형성한다(도 29에서의 (U5) 및 도 30의 (B) 참조).
예를 들어, 실시형태 2의 막의 작성 방법 3에서의 제 2 스텝에서 설명한 방법을 사용하여 산화 그래핀을 포함하는 막을 선택적으로 가열하고, 작은 조각(111a) 및 제 2 전극(112)을 형성할 수 있다.
또한, 제 5 스텝까지 행함으로써 소자(300B)가 완성된다.
<<제 6 스텝>>
소자(300B)가 형성된 피박리층을, 박리층(101b)이 형성된 기재(101a)로부터 분리하여, 가요성을 갖는 기재(101d)에 전치한다(도 29에서의 (U6) 및 도 30의 (C) 참조).
또한, 제 6 스텝은 터치 센서의 제작 방법 1의 제 8 스텝과 동일한 공정을 사용할 수 있으므로, 상기의 설명을 원용한다.
또한, 본 실시형태는, 본 명세서에서 나타내는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 소자를 사용한 접을 수 있는 터치 패널의 구성에 대하여, 도 11 및 도 12를 참조하면서 설명한다.
도 11의 (A)는, 본 실시형태에서 예시하는 터치 패널(700)의 사시도이다. 또한 명료화를 위해, 대표적인 구성 요소만을 도 11에 도시한다. 도 11의 (B)는 터치 패널(700)의 사시도이다.
도 12의 (A)는, 도 11의 (A)에 도시된 터치 패널(700)의 절단선 X7-Y7에서의 단면도이다.
터치 패널(700)은 표시부(701)와 터치 센서(795)를 구비한다(도 11의 (B) 참조). 또한, 터치 패널(700)은 기판(710), 기판(770) 및 기판(790)을 갖는다. 또한, 기판(710), 기판(770) 및 기판(790)은 모두 가요성을 갖는 기재이다.
표시부(701)는 기판(710), 기판(710) 위에 복수의 화소 및 상기 화소에 신호를 공급할 수 있는 복수의 배선(711)을 구비한다. 복수의 배선(711)은 기판(710)의 외주부로까지 리드(lead)되고, 그 일부가 단자(719)를 구성하고 있다. 단자(719)는 FPC(709(1))와 전기적으로 접속한다.
<터치 센서>
기판(790)에는, 터치 센서(795)와, 터치 센서(795)와 전기적으로 접속하는 복수의 배선(798)을 구비한다. 복수의 배선(798)은 기판(790)의 외주부로 리드되고, 그 일부는 단자를 구성한다. 그리고, 상기 단자는 FPC(709(2))와 전기적으로 접속된다. 또한, 도 11의 (B)에서는 명료화를 위해, 기판(790)의 이면측(기판(790)과 대향하는 면측)에 제공되는 터치 센서(795)의 전극이나 배선 등을 실선으로 나타내고 있다.
터치 센서(795)로서, 예를 들어 정전 용량 방식의 터치 센서를 적용할 수 있다. 정전 용량 방식으로서는, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다.
투영형 정전 용량 방식으로서는 주로 구동 방식의 차이로부터 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면 동시 다점 검출이 가능해지므로 바람직하다.
이하에서는, 투영형 정전 용량 방식의 터치 센서를 적용하는 경우에 대하여, 도 11의 (B)를 사용하여 설명한다.
또한, 손가락 등의 검지 대상의 근접 또는 접촉을 검지할 수 있는 여러 가지 센서를 적용할 수 있다.
투영형 정전 용량 방식의 터치 센서(795)는 전극(791)과 전극(792)을 갖는다. 전극(791)은 복수의 배선(798) 중 어느 하나와 전기적으로 접속하고, 전극(792)은 복수의 배선(798) 중 다른 어느 하나와 전기적으로 접속한다.
전극(792)은 도 11의 (A), (B)에 도시한 바와 같이, 일방향으로 반복 배치된 복수의 사변형이 모서리부에서 접속된 형상을 갖는다.
전극(791)은 사변형이며, 전극(792)이 연장하는 방향과 교차하는 방향으로 반복 배치되어 있다.
배선(794)은, 전극(792)을 사이에 둔 2개의 전극(791)을 전기적으로 접속한다. 이때, 전극(792)과 배선(794)의 교차부의 면적이 가능한 한 작아지는 형상이 바람직하다. 이로써, 전극이 제공되어 있지 않은 영역의 면적을 저감할 수 있고, 투과율의 불균일을 저감할 수 있다. 그 결과, 터치 센서(795)를 투과하는 광의 휘도 편차를 저감할 수 있다.
또한, 전극(791), 전극(792)의 형상은 이것에 한정되지 않고, 여러 가지 형상을 취할 수 있다. 예를 들어, 복수의 전극(791)을 가능한 한 틈이 생기지 않도록 배치하고, 절연막을 개재하여 전극(792)을, 전극(791)과 중첩하지 않는 영역이 생기도록 떨어져서 복수 제공하는 구성으로 해도 좋다. 이때, 인접하는 2개의 전극(792) 사이에, 이것들과는 전기적으로 절연된 더미 전극을 제공하면, 투과율이 다른 영역의 면적을 저감할 수 있으므로 바람직하다.
터치 센서(795)의 구성을, 도 12를 사용하여 설명한다.
터치 센서(795)는, 기판(790), 기판(790) 위에 엇갈리게 배치된 전극(791) 및 전극(792), 절연막(793) 및 이웃하는 전극(791)을 전기적으로 접속하는 배선(794)을 구비한다.
수지층(797)은 터치 센서(795)가 표시부(701)에 중첩하도록, 기판(790)을 기판(770)에 접합하고 있다.
전극(791) 및 전극(792)은 투광성을 갖는 도전 재료를 사용하여 형성한다. 투광성을 갖는 도전성 재료로서, 그래핀을 포함하는 막을 사용할 수 있다. 그래핀을 포함하는 막은, 예를 들어 막 형상으로 형성된 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다. 환원하는 방법으로서는, 열을 가하는 방법 등을 들 수 있다.
포토리소그래피법 등의 여러 가지 패터닝 기술에 의해, 불필요한 부분을 제거하여, 전극(791) 및 전극(792)을 형성할 수 있다.
또한, 절연막(793)에 사용하는 재료로서는, 예를 들어, 아크릴, 에폭시 등의 수지, 실록산 결합을 갖는 수지 외에, 산화 실리콘, 산화질화 실리콘, 산화 알루미늄 등의 무기 절연 재료를 사용할 수도 있다.
또한, 전극(791)에 도달하는 개구가 절연막(793)에 제공되고, 배선(794)이 인접하는 전극(791)을 전기적으로 접속한다. 투광성의 도전성 재료는 터치 패널의 개구율을 높일 수 있으므로, 배선(794)에 적합하게 사용할 수 있다. 또한, 전극(791) 및 전극(792)보다 도전성이 높은 재료는, 전기 저항을 저감할 수 있으므로 배선(794)에 적합하게 사용할 수 있다.
하나의 전극(792)은 일방향으로 연장하고, 복수의 전극(792)이 스트라이프상으로 제공되어 있다.
배선(794)은 전극(792)과 교차하여 제공되어 있다.
한 쌍의 전극(791)이 하나의 전극(792)을 사이에 두고 제공되고, 배선(794)은 한 쌍의 전극(791)을 전기적으로 접속하고 있다.
또한, 복수의 전극(791)은, 하나의 전극(792)과 반드시 직교하는 방향으로 배치될 필요는 없고, 90도 미만의 각도를 이루도록 배치되어도 좋다.
하나의 배선(798)은 전극(791) 또는 전극(792)과 전기적으로 접속된다. 배선(798)의 일부는 단자로서 기능한다. 배선(798)으로서는 예를 들어, 알루미늄, 금, 백금, 은, 니켈, 티타늄, 텅스텐, 크롬, 몰리브덴, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료나, 상기 금속 재료를 포함하는 합금 재료를 사용할 수 있다.
또한, 절연막(793) 및 배선(794)을 덮는 절연막을 제공하여, 터치 센서(795)를 보호할 수 있다.
또한, 접속층(799)은 배선(798)과 FPC(709(2))를 전기적으로 접속한다.
접속층(799)으로서는, 여러 가지 이방성 도전 필름(ACF: Anisotropic Conductive Film)이나, 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
수지층(797)은 투광성을 갖는다. 예를 들어, 열경화성 수지나 자외선 경화 수지를 사용할 수 있고, 구체적으로는, 아크릴, 우레탄, 에폭시, 또는 실록산 결합을 갖는 수지 등의 수지를 사용할 수 있다.
<표시부>
표시부(701)는 매트릭스상으로 배치된 복수의 화소를 구비한다. 화소는 표시 소자와 표시 소자를 구동하는 화소 회로를 구비한다.
본 실시형태에서는, 백색의 광을 사출하는 유기 일렉트로루미네선스 소자를 표시 소자에 적용할 경우에 대하여 설명하지만, 표시 소자는 이것에 한정되지 않는다.
예를 들어, 부화소마다 사출하는 광의 색이 달라지도록, 발광색이 다른 유기 일렉트로루미네선스 소자를 부화소마다 적용해도 좋다.
또한, 유기 일렉트로루미네선스 소자 외에, 전기 영동 방식이나 전자 분류체 방식이나 일렉트로웨팅 방식 등에 의해 표시를 행하는 표시 소자(전자 잉크라고도 함), 셔터 방식의 MEMS 표시 소자, 광간섭 방식의 MEMS 표시 소자, 액정 소자 등, 여러 가지 표시 소자를 표시 소자에 사용할 수 있다. 또한, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이 등에도 적용할 수 있다. 또한, 적용하는 표시 소자에 적합한 구성을 여러 가지 화소 회로로부터 선택하여 사용할 수 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 실현할 경우에는, 화소 전극의 일부, 또는, 전부가, 반사 전극으로서의 기능을 갖도록 하면 좋다. 예를 들어, 화소 전극의 일부, 또는, 전부가 알루미늄, 은, 등을 갖도록 하면 좋다. 또한, 그 경우, 반사 전극 아래에, SRAM 등의 기억 회로를 제공하는 것도 가능하다. 이로써, 소비 전력을 더욱 저감할 수 있다.
또한, 표시부에 있어서, 화소에 능동 소자를 갖는 액티브 매트릭스 방식, 또는, 화소에 능동 소자를 갖지 않는 패시브 매트릭스 방식을 사용할 수 있다.
액티브 매트릭스 방식에서는, 능동 소자(액티브 소자, 비선형 소자)로서, 트랜지스터 뿐만 아니라, 여러 가지 능동 소자(액티브 소자, 비선형 소자)를 사용할 수 있다. 예를 들어, MIM(Metal Insulator Metal), 또는 TFD(Thin Film Diode) 등을 사용할 수도 있다. 이들 소자는 제작 공정이 적기 때문에, 제작 비용의 저감, 또는 수율의 향상을 도모할 수 있다. 또는, 이들 소자는 소자의 사이즈가 작기 때문에, 개구율을 향상시킬 수 있고, 저소비 전력화나 고휘도화를 도모할 수 있다.
액티브 매트릭스 방식 이외의 것으로서, 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않는 패시브 매트릭스형을 사용할 수도 있다. 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않기 때문에, 제작 공정이 적기 때문에, 제작 비용의 저감, 또는 수율의 향상을 도모할 수 있다. 또는, 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않기 때문에, 개구율을 향상시킬 수 있고, 저소비 전력화,또는 고휘도화 등을 도모할 수 있다.
가요성을 갖는 재료를 기판(710) 및 기판(770)에 적합하게 사용할 수 있다.
불순물의 투과가 억제된 재료를 기판(710) 및 기판(770)에 적합하게 사용할 수 있다. 예를 들어, 수증기의 투과율이 10-5g/m2·day 이하, 바람직하게는 10-6g/m2·day 이하인 재료를 적합하게 사용할 수 있다.
선팽창률이 대략 같은 재료를 기판(710) 및 기판(770)에 적합하게 사용할 수 있다. 예를 들어, 선팽창률이 1×10-3/K 이하, 바람직하게는 5×10-5/K 이하, 보다 바람직하게는 1×10-5/K 이하인 재료를 적합하게 사용할 수 있다.
기판(710)은, 가요성을 갖는 기판(710b), 불순물의 발광 소자로의 확산을 방지하는 배리어막(710a) 및 기판(710b)과 배리어막(710a)을 접합하는 수지층(710c)이 적층된 적층체이다.
예를 들어, 폴리에스테르, 폴리올레핀, 폴리아미드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트 또는 아크릴, 우레탄, 에폭시 또는 실록산 결합을 갖는 수지를 포함하는 재료를 수지층(710c)에 사용할 수 있다.
기판(770)은, 가요성을 갖는 기판(770b), 불순물의 발광 소자로의 확산을 방지하는 배리어막(770a) 및 기판(770b)과 배리어막(770a)을 접합하는 수지층(770c)의 적층체이다.
밀봉재(760)는 기판(770)과 기판(710)을 접합하고 있다. 밀봉재(760)는 공기보다 큰 굴절율을 갖는다. 또한, 밀봉재(760)측에 광을 추출할 경우에는 밀봉재(760)는 광학 접합층을 겸한다. 화소 회로 및 발광 소자(예를 들어 제 1 발광 소자(750R))는 기판(710)과 기판(770) 사이에 있다.
<<화소의 구성>>
화소는 부화소(702)를 포함하고, 부화소(702)는 발광 모듈(780R)을 구비한다.
부화소(702)는, 제 1 발광 소자(750R) 및 제 1 발광 소자(750R)에 전력을 공급할 수 있는 트랜지스터(704)를 포함하는 화소 회로를 구비한다. 또한, 발광 모듈(780R)은 제 1 발광 소자(750R) 및 광학 소자(예를 들어 제 1 착색층(767R))를 구비한다.
제 1 발광 소자(750R)는, 하부 전극, 상부 전극, 하부 전극과 상부 전극 사이에 발광성의 유기 화합물을 포함하는 층을 갖는다.
발광 모듈(780R)은, 빛을 추출하는 방향으로 제 1 착색층(767R)을 갖는다. 착색층은 특정한 파장을 갖는 광을 투과하는 것이면 좋고, 예를 들어 적색, 녹색 또는 청색 등을 띠는 광을 선택적으로 투과하는 것을 사용할 수 있다. 또한, 다른 부화소에 있어서, 발광 소자가 발하는 광을 그대로 투과하는 영역을 제공해도 좋다.
또한, 밀봉재(760)가 광을 추출하는 측에 제공되어 있는 경우, 밀봉재(760)는 제 1 발광 소자(750R)와 제 1 착색층(767R)에 접한다.
제 1 착색층(767R)은 제 1 발광 소자(750R)와 중첩하는 위치에 있다. 이로써, 제 1 발광 소자(750R)가 발하는 광의 일부는 제 1 착색층(767R)을 투과하고, 도면 중에 나타내는 화살표 방향의 발광 모듈(780R)의 외부로 사출된다.
<<표시부의 구성>>
표시부(701)는 광을 사출하는 방향으로 차광층(769)을 갖는다. 차광층(769)은 착색층(예를 들어 제 1 착색층(767R))을 둘러싸도록 제공되어 있다.
표시부(701)는 반사 방지층(768)을 화소에 중첩하는 위치에 구비한다. 반사 방지층(768)으로서, 예를 들어 원편광판을 사용할 수 있다.
표시부(701)는 절연막(721)을 구비한다. 절연막(721)은 트랜지스터(704)를 덮고 있다. 또한, 절연막(721)은 화소 회로에 기인하는 요철을 평탄화하기 위한 층으로서 사용할 수 있다. 또한, 불순물의 확산을 억제할 수 있는 층을 포함하는 적층막을 절연막(721)에 적용할 수 있다. 이로써, 불순물의 확산에 의한 트랜지스터(704) 등의 신뢰성의 저하를 억제할 수 있다.
표시부(701)는 발광 소자(예를 들어 제 1 발광 소자(750R))를 절연막(721) 위에 갖는다.
표시부(701)는 제 1 하부 전극의 단부에 중첩하는 격벽(728)을 절연막(721) 위에 갖는다. 또한, 기판(710)과 기판(770)의 간격을 제어하는 스페이서를 격벽(728) 위에 갖는다.
<<구동 회로의 구성>>
구동 회로(703)는 트랜지스터(705) 및 용량(706)을 포함한다. 또한, 구동 회로를 화소 회로와 동일한 공정에서 동일 기판 위에 형성할 수 있다.
<<기타 구성>>
표시부(701)는 신호를 공급할 수 있는 배선(711)을 구비하고, 단자(719)가 배선(711)에 제공되어 있다. 또한, 화상 신호 및 동기 신호 등의 신호를 공급할 수 있는 FPC(709(1))가 단자(719)에 전기적으로 접속되어 있다.
또한, FPC(709(1))에는 프린트 배선 기판(PWB)이 장착되어 있어도 좋다.
표시부(701)는 주사선, 신호선 및 전원선 등의 배선을 갖는다. 여러 가지 도전막을 배선에 사용할 수 있다.
구체적으로는, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐, 니켈, 이트륨, 지르코늄, 은 또는 망간으로부터 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다. 특히, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐 중으로부터 선택되는 하나 이상의 원소를 포함하면 바람직하다. 특히, 구리와 망간의 합금이 웨트 에칭법을 사용한 미세 가공에 적합하다.
구체적으로는, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, 질화 티타늄막 위에 티타늄막을 적층하는 2층 구조, 질화 티타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 티타늄막과, 그 티타늄막 위에 알루미늄막을 적층하고, 또한 그 위에 티타늄 막을 형성하는 3층 구조 등을 사용할 수 있다.
구체적으로는, 알루미늄막 위에 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 하나 또는 복수를 조합한 합금막, 또는 질화막을 적층하는 적층 구조를 사용할 수 있다.
또한, 산화 인듐, 산화 주석 또는 산화 아연을 포함하는 투광성을 갖는 도전 재료를 사용해도 좋다. 구체적으로는, 산화 실리콘을 포함하는 산화 인듐 주석, 산화 인듐 주석, 산화 아연, 산화 인듐 아연, 갈륨을 첨가한 산화 아연 등을 사용할 수 있다.
<표시부의 변형예 1>
여러 가지 트랜지스터를 표시부(701)에 적용할 수 있다.
보텀 게이트형의 트랜지스터를 표시부(701)에 적용할 경우의 구성을, 도 12의 (A) 및 도 12의 (B)에 도시한다.
예를 들어, 산화물 반도체, 비정질 실리콘 등을 포함하는 반도체층을, 도 12 의 (A)에 도시된 트랜지스터(704) 및 트랜지스터(705)에 적용할 수 있다.
예를 들어, 적어도 인듐(In), 아연(Zn) 및 M(Al, Ga, Ge, Y, Zr, Sn, La, Ce 또는 Hf 등의 금속)을 포함하는 In-M-Zn 산화물로 표기되는 막을 포함하는 것이 바람직하다. 또는, In과 Zn의 쌍방을 포함하는 것이 바람직하다.
스태빌라이저로서는, 갈륨(Ga), 주석(Sn), 하프늄(Hf), 알루미늄(Al), 또는 지르코늄(Zr) 등이 있다. 또한, 그 밖의 스태빌라이저로서는, 란타노이드인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 등이 있다.
산화물 반도체막을 구성하는 산화물 반도체로서, 예를 들어, In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물, In-Ga계 산화물을 사용할 수 있다.
또한, 여기에서, In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 주성분으로서 갖는 산화물이란 의미이며, In과 Ga와 Zn의 비율은 불문한다. 또한, In과 Ga와 Zn 이외의 금속 원소가 들어 있어도 좋다.
예를 들어, 레이저 어닐 등의 처리에 의해 결정화시킨 다결정 실리콘을 포함하는 반도체층을, 도 12의 (B)에 도시된 트랜지스터(704) 및 트랜지스터(705)에 적용할 수 있다.
탑 게이트형의 트랜지스터를 표시부(701)에 적용할 경우의 구성을, 도 12의 (C)에 도시한다.
예를 들어, 다결정 실리콘 또는 단결정 실리콘 기판 등으로부터 전치된 단결정 실리콘막 등을 포함하는 반도체층을, 도 12의 (C)에 도시된 트랜지스터(704) 및 트랜지스터(705)에 적용할 수 있다.
또한, 본 실시형태는, 본 명세서에서 나타내는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는, 본 발명의 일 형태의 소자를 사용한 접을 수 있는 터치 패널의 구성에 대하여, 도 13을 참조하면서 설명한다.
도 13은 터치 패널(800)의 단면도이다.
본 실시형태에서 설명하는 터치 패널(800)은, 공급된 화상 정보를 트랜지스터가 제공되어 있는 측에 표시하는 표시부(701)를 구비하는 점 및 터치 센서가 표시부의 기판(710)측에 제공되어 있는 점이, 실시형태 5에서 설명하는 터치 패널(700)과는 다르다. 여기서는 다른 구성에 대하여 상세히 설명하고, 같은 구성을 사용할 수 있는 부분은 상기의 설명을 원용한다.
<표시부>
표시부(701)는 매트릭스상으로 배치된 복수의 화소를 구비한다. 화소는 표시 소자와 표시 소자를 구동하는 화소 회로를 구비한다.
<<화소의 구성>>
화소는 부화소(702)를 포함하고, 부화소(702)는 발광 모듈(780R)을 구비한다.
부화소(702)는, 제 1 발광 소자(750R) 및 제 1 발광 소자(750R)에 전력을 공급할 수 있는 트랜지스터(704)를 포함하는 화소 회로를 구비한다.
발광 모듈(780R)은 제 1 발광 소자(750R) 및 광학 소자(예를 들어 제 1 착색층(767R))를 구비한다.
제 1 발광 소자(750R)는, 하부 전극, 상부 전극, 하부 전극과 상부 전극 사이에 발광성의 유기 화합물을 포함하는 층을 갖는다.
발광 모듈(780R)은, 광을 추출하는 방향으로 제 1 착색층(767R)을 갖는다. 착색층은 특정한 파장을 갖는 광을 투과하는 것이면 좋고, 예를 들어 적색, 녹색 또는 청색 등을 띠는 광을 선택적으로 투과하는 것을 사용할 수 있다. 또한, 다른 부화소에 있어서, 발광 소자가 발하는 광을 그대로 투과하는 영역을 제공해도 좋다.
제 1 착색층(767R)은 제 1 발광 소자(750R)와 중첩하는 위치에 있다. 또한, 도 13의 (A)에 도시된 제 1 발광 소자(750R)는, 트랜지스터(704)가 제공되어 있는 측에 광을 사출한다. 이로써, 제 1 발광 소자(750R)가 발하는 광의 일부는 제 1 착색층(767R)을 투과하여, 도면 중에 나타내는 화살표 방향의 발광 모듈(780R)의 외부로 사출된다.
<<표시부의 구성>>
표시부(701)는 광을 사출하는 방향으로 차광층(769)을 갖는다. 차광층(769)은 착색층(예를 들어 제 1 착색층(767R))을 둘러싸도록 제공되어 있다.
표시부(701)는 절연막(721)을 구비한다. 절연막(721)은 트랜지스터(704)를 덮고 있다. 또한, 절연막(721)은 화소 회로에 기인하는 요철을 평탄화하기 위한 층으로서 사용할 수 있다. 또한, 불순물의 확산을 억제할 수 있는 층을 포함하는 적층막을 절연막(721)에 적용할 수 있다. 이로써, 예를 들어 제 1 착색층(767R)으로부터 확산하는 불순물에 의한 트랜지스터(704) 등의 신뢰성의 저하를 억제할 수 있다.
<터치 센서>
터치 센서(795)는 표시부(701)의 기판(710)측에 제공되어 있다(도 13의 (A) 참조).
수지층(797)은 기판(710)과 기판(790) 사이에 있고, 표시부(701)와 터치 센서(795)를 접합한다.
<표시부의 변형예 1>
여러 가지 트랜지스터를 표시부(701)에 적용할 수 있다.
보텀 게이트형의 트랜지스터를 표시부(701)에 적용할 경우의 구성을, 도 13의 (A) 및 도 13의 (B)에 도시한다.
예를 들어, 산화물 반도체, 비정질 실리콘 등을 포함하는 반도체층을, 도 13의 (A)에 도시된 트랜지스터(704) 및 트랜지스터(705)에 적용할 수 있다. 또한, 한 쌍의 게이트 전극을 트랜지스터의 채널이 형성되는 영역을 상하에 끼우도록 제공해도 좋다. 이로써, 트랜지스터의 특성의 변동을 억제하고, 신뢰성을 높일 수 있다.
예를 들어, 다결정 실리콘 등을 포함하는 반도체층을, 도 13의 (B)에 도시된 트랜지스터(704) 및 트랜지스터(705)에 적용할 수 있다.
탑 게이트형의 트랜지스터를 표시부(701)에 적용할 경우의 구성을, 도 13의 (C)에 도시한다.
예를 들어, 다결정 실리콘 또는 전사된 단결정 실리콘막 등을 포함하는 반도체층을, 도 13의 (C)에 도시하는 트랜지스터(704) 및 트랜지스터(705)에 적용할 수 있다.
또한, 본 실시형태는, 본 명세서에서 나타내는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태의 소자를 사용한 접을 수 있는 터치 패널을 구비한 정보 처리 장치에 대하여, 도 14를 참조하면서 설명한다.
도 14는 본 발명의 일 형태의 정보 처리 장치를 설명하는 도면이다.
도 14의 (A)는 휴대형 정보 처리 장치(1300)의 외형을 설명하는 사시도이다. 도 14의 (B)는 휴대형 정보 처리 장치(1300)의 상면도이다. 도 14의 (C)는, 휴대형 정보 처리 장치(1300)의 사용 상태를 설명하는 도면이다.
도 14의 (D) 및 도 14의 (E)는 휴대형 정보 처리 장치(1400)의 외형을 설명하는 사시도이다.
도 14의 (F) 및 도 14의 (G)는 휴대형 정보 처리 장치(1500)의 외형을 설명하는 사시도이다.
<휴대형 정보 처리 장치>
휴대형 정보 처리 장치(1300)는, 예를 들어 전화기, 전자 메일 작성 열람 장치, 수첩 또는 정보 열람 장치 등으로부터 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로는, 휴대전화 또는 스마트폰으로서 사용할 수 있다.
입출력 장치는 하우징(1310)의 복수의 면을 따라 제공되어 있다. 예를 들어, 가요성을 갖는 입출력 장치를, 하우징의 내측을 따르도록 배치한다. 이로써, 문자 정보나 화상 정보 등을 제 1 영역(1311) 및/또는 제 2 영역(1312)에 표시할 수 있다.
예를 들어, 3개의 조작용으로 사용되는 화상을 제 1 영역(1311)에 표시할 수 있다(도 14의 (A) 참조). 또한, 도면 중에 파선의 직사각형으로 도시한 바와 같이 문자 정보 등을 제 2 영역(1312)에 표시할 수 있다(도 14의 (B) 참조).
휴대형 정보 처리 장치(1300)의 상부에 제 2 영역(1312)을 배치한 경우, 휴대형 정보 처리 장치(1300)를 양복의 가슴쪽 포켓에 수납한 채의 상태에서, 휴대형 정보 처리 장치(1300)의 제 2 영역(1312)에 표시된 문자나 화상 정보를 사용자는 용이하게 확인할 수 있다(도 14의 (C) 참조). 예를 들어, 착신된 전화의 발신자의 전화번호 또는 성명 등을, 휴대형 정보 처리 장치(1300)의 위쪽에서 관찰할 수 있다.
또한, 휴대형 정보 처리 장치(1300)는 진동 센서 등과, 상기 진동 센서 등으로 검지된 진동에 기초하여, 착신을 거부하는 모드로 이행하는 프로그램을 기억한 기억 장치를 구비할 수 있다. 이로써, 사용자는 휴대형 정보 처리 장치(1300)를 양복 위에서부터 가볍게 두드려서 진동을 줌으로써 착신을 거부하는 모드로 이행시킬 수 있다.
<휴대형 정보 처리 장치>
휴대형 정보 처리 장치(1400)는, 제 1 영역(1411) 및 제 2 영역(1412)을 갖는 입출력부와, 입출력부를 지지하는 하우징(1410)을 갖는다.
하우징(1410)은 복수의 굴곡부를 구비하고, 하우징(1410)이 구비하는 가장 긴 굴곡부가 제 1 영역(1411)과 제 2 영역(1412)에 끼인다.
휴대형 정보 처리 장치(1400)는, 가장 긴 굴곡부를 따라 제공된 제 2 영역(1412)을 측면을 향해서 사용할 수 있다.
<휴대형 정보 처리 장치>
휴대형 정보 처리 장치(1500)는, 제 1 영역(1511) 및 제 2 영역(1512)을 갖는 입출력부와, 입출력부를 지지하는 하우징(1510)을 갖는다.
하우징(1510)은 복수의 굴곡부를 구비하고, 하우징(1510)이 구비하는 두번째로 긴 굴곡부가 제 1 영역(1511)과 제 2 영역(1512)에 끼인다.
휴대형 정보 처리 장치(1500)는, 제 2 영역(1512)을 상부를 향해서 사용할 수 있다.
또한, 본 실시형태는 본 명세서에서 나타내는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
[실시예 1]
본 실시예에서는, 상기의 실시형태에 나타낸 그래핀을 포함하는 막을 제작하고, 그래핀을 포함하는 막을 구비하는 소자를 제작한 결과에 대하여 보고한다.
기재로서 유리 기판을 사용하였다. 이어서, 유리 기판 위에 막 두께 약 200nm의 텅스텐으로 이루어진 도전막을 형성하였다. 상기 도전막은, 예를 들어 도 9의 (A)에 도시된 제 1 도전막(121)에 상당한다. 이어서, 막 두께 약 220nm의 산화 실리콘을 포함하는 산화 인듐 주석으로 이루어진 도전막을 형성하였다. 상기 도전막은 예를 들어 도 9의 (A)에 도시된 도전막(121a), 도전막(121b), 도전막(121c) 및 제 3 도전막(123)에 상당한다. 이어서, 막 두께 약 500nm의 산화질화 실리콘으로 이루어진 절연막과 막 두께 약 100nm의 질화 실리콘으로 이루어진 절연막의 적층막을 형성하였다. 상기 적층막은, 예를 들어 도 9의 (B)에 도시된 절연막(126)에 상당한다. 이어서, 막 두께 약 220nm의 산화 실리콘을 포함하는 산화 인듐 주석으로 이루어진 도전막을 형성하였다. 상기 도전막은, 예를 들어 도 9의 (C)에 도시된 도전막(125a), 도전막(125b), 도전막(125c) 및 도전막(125d)에 상당한다.
이어서, 상술한 절연막 및 도전막이 형성된 기재 표면에 산소 플라스마를 조사하고, 기재 표면의 친수성을 높게 하는 처리를 행하였다. 구체적으로는, 산소 가스의 유량을 100sccm으로 하고, 압력을 500mTorr로 하고, 전원 전력을 500W로 하여, 40초간의 산소 플라스마 조사를 행하였다. 본 발명자의 실험으로부터, 기재표면의 친수성이 너무 높으면, 산화 그래핀이 분산된 분산액을 도포했을 때에, 일견 분산액이 균일하게 도포되어 있는 것처럼 보여도, 도포한 분산액으로부터 분산매를 제거한 후, 산화 그래핀을 포함하는 막이 균일하게 형성되어 있지 않을 경우가 있다. 그래서, 기재 표면의 친수성을 높게 하는 처리를 행한 후에, 기재 표면의 친수성을 약간 낮게 하는 처리를 행하였다. 구체적으로는, 친수성을 약간 낮게 하는 처리로서, 기재 표면에 레지스트를 형성하고, 이어서 레지스트를 박리하였다. 그 후, 린스액, 이소프로필 알코올 및 순수를 사용하여 기재를 세정하였다.
이어서, 기재 표면에 산화 그래핀이 분산된 분산액을 도포하였다. 분산액의 용매는 물이고, 산화 그래핀의 농도는 0.86wt%였다. 구체적으로는, 도 15의 (B)에서 도시한 바와 같은 블레이드를 사용하고, 블레이드가 기재 표면에 접촉하지 않을 정도로, 기재 표면과 블레이드간의 갭을 극히 작게 설정하고, 기재 위에 분산액을 극히 얇게 도포하였다. 구체적으로는, 기재 표면과 블레이드간의 갭이 10㎛ 이하가 되도록 블레이드의 위치를 설정하고, 기재 위에 분산액을 극히 얇게 도포하였다.
이어서, 도포한 산화 그래핀이 분산된 분산액으로부터 분산매를 제거하기 위한 처리를 행하고, 기재 위에 산화 그래핀을 포함하는 막을 제작하였다. 구체적으로는, 통풍 건조기를 사용하여 약 95℃에서 10분간의 처리를 행하였다.
이어서, 상술한 공정과 같은 공정을 추가로 3회 행하여, 산화 그래핀을 포함하는 막이 4층 적층된 적층막을 제작하였다. 또한, 유리 기판측으로부터 세어서 2층째의 산화 그래핀을 포함하는 막을 제작할 때에는, 1층째의 산화 그래핀을 포함하는 막을 제작할 때보다 블레이드의 위치를 15㎛ 높게 설정하였다. 또한, 3층째의 산화 그래핀을 포함하는 막을 제작할 때에는, 2층째의 산화 그래핀을 포함하는 막을 제작할 때보다 블레이드의 위치를 5㎛ 높게 설정하였다. 또한, 4층째의 산화 그래핀을 포함하는 막을 제작할 때에는, 3층째의 산화 그래핀을 포함하는 막을 제작할 때보다 블레이드의 위치를 5㎛ 높게 설정하였다.
여기에서, 본 실시예에 의해 제작한 적층막의 광학 현미경 사진을 도 16의 (A)에 도시한다. 또한, 비교를 위해, 상기 적층막과 같은 정도의 막 두께를 갖는 산화 그래핀을 포함하는 막의 단층막의 광학 현미경 사진을 도 16의 (B)에 도시한다. 상기 단층막은, 기재 표면과 블레이드간의 갭을 비교적 크게 설정하고, 기재 위에 분산액을 1회만 도포해서 제작한 것이다. 예를 들어, 상기 단층막은, 도 3의 (A)에서의 (S1)에 도시된 잉여의 산화 그래핀을 포함하는 막에 상당한다.
도 16의 (A)에 도시된 적층막에 비하여, 도 16의 (B)에 도시된 단층막에서는, 산화 그래핀(310)에 더하여, 많은 응집물(311)의 존재가 확인되었다. 이것으로부터, 기재 표면과 블레이드간의 갭을 극히 작게 설정하고, 기재 위에 분산액을 극히 얇게 도포함으로써, 응집물의 존재가 거의 확인되지 않는 산화 그래핀을 포함하는 막을 제작할 수 있음을 확인하였다.
이어서, 산화 그래핀을 포함하는 막의 적층막을 벗겨지기 어렵게 하기 위하여, 적층막을 산성의 용액에 침지하는 처리를 행하였다. 이번에는 산성의 용액으로서, 레지스트 마스크를 박리할 때에 사용하는 박리 용액을 사용하였다. 구체적으로는, o-디클로로벤젠, 페놀, 알킬벤젠 설폰산을 주성분으로 하는 Tokyo Ohka Kogyo Co., Ltd. 제조 「박리액 710」(이하, 단지 「710 박리액」이라고 함.)을 사용하였다. 예를 들어, 산성의 용액으로서, o-디클로로벤젠을 40wt% 이상 70wt% 이하, 페놀을 20wt% 이상 30wt% 이하, 알킬벤젠 설폰산을 10wt% 이상 30wt% 이하로 할 수 있다. 이번 산성의 용액으로서 사용한 710 박리액은, o-디클로로벤젠을 56wt%, 페놀을 23wt%, 알킬벤젠 설폰산을 21wt% 포함하는 것이다. 710 박리액의 온도를 약 55℃로 설정하고, 기재를 710 박리액에 1분간 침지하였다. 그 후, 린스액, 이소프로필 알코올 및 에탄올을 사용하여 기재를 세정하였다.
이어서, 포토리소그래피법에 의해, 산화 그래핀을 포함하는 막의 적층막 위에 레지스트 마스크를 형성하였다. 구체적으로는, 스핀 코트에 의해 약 2.7㎛의 두께를 갖는 레지스트를 형성한 후, 9초간의 노광을 행하고, 55초간의 현상을 행함으로써 레지스트 마스크를 형성하였다. 이때, 현상 용액으로서 알칼리성의 용액을 사용하였지만, 산화 그래핀을 포함하는 막의 적층막이 벗겨져 버리는 경우는 없었다. 구체적으로는, 현상액으로서, 수산화 테트라메틸 암모늄(TMAH: Tetra-methyl Ammonium Hydoroxide)을 2.38% 포함하는 Tokyo Ohka Kogyo Co., Ltd. 제조 「NMD-3」을 사용하였다.
이어서, 레지스트 마스크를 마스크로서 사용하여, 산화 그래핀을 포함하는 막의 적층막을 드라이 에칭하여 가공하였다. 그 후, 710 박리액을 사용하여 레지스트 마스크를 제거하였다. 그 후, 린스액, 이소프로필 알코올 및 에탄올을 사용하여 기재를 세정하였다.
이어서, 아스코르브산 4.05g과, 순수 30mL와, NMP(N-메틸피롤리돈, 1-메틸-2-피롤리돈, N-메틸-2-피롤리돈 등이라고도 함.) 270mL의 혼합 용액을 사용하여, 적층막에 포함되는 산화 그래핀의 화학적인 환원을 행하였다. 보다 구체적으로는, 상기 혼합 용액의 온도를 약 50℃로 설정하고, 적층막이 제작된 기재를 상기 혼합 용액에 1시간 침지하였다. 그 후, 에탄올을 사용하여 기재를 세정하였다.
또한, 감압된 분위기 하에서 적층막이 제작된 기재를 가열하여, 열적 환원 처리를 행하였다. 구체적으로는, 130℃에서 3.5시간 가열하고, 그 후 170℃에서 2시간 가열하고, 그 후 220℃에서 10시간 가열하였다.
이상의 공정에 의해, 그래핀을 포함하는 막을 제작하고, 그래핀을 포함하는 막을 구비하는 소자를 제작하였다.
여기에서, 본 실시예에 의해 제작한 그래핀을 포함하는 막을 구비하는 소자의 광학 현미경 사진을 도 17의 (A)에 도시한다. 도 17의 (B)는 도 17의 (A)를 확대한 것이며, 도 17의 (C)는 도 17의 (B)를 확대한 것이다.
예를 들어, 전극(312)은 실시형태 1에서 설명하는 소자(300)의 작은 조각(111a)에 상당하는 것이며, 전극(313)은 실시형태 1에서 설명하는 소자(300)의 전극(112a)에 상당하는 것이다. 또한, 전극(312)과 전극(313)은, 그래핀을 포함하는 막이 선택적으로 제거되어 있는 영역(317)을 개재하여 서로 분리되어 있다.
또한, 전극(314)은 실시형태 1에서 설명하는 소자(300)의 제 3 도전막(123)에 상당하는 것이며, 개구부(315a)는 실시형태 1에서 설명하는 소자(300)의 제 3 개구부(124c)에 상당하는 것이다. 또한, 개구부(315b)는 실시형태 1에서 설명하는 소자(300)의 제 4 개구부(124d)에 상당하는 것이다.
또한, 전극(316a)은 실시형태 1에서 설명하는 소자(300)의 도전막(125c)에 상당하는 것이다. 도 17의 (C)로부터는 명확하지 않지만, 전극(316a)의 좌단부는 도 5의 (C)에 도시된 도전막(125c)의 좌단부와 같은 요철을 갖고 있다. 또한, 전극(316b)은 실시형태 1에서 설명하는 소자(300)의 도전막(125d)에 상당하는 것이다.
여기에서, 본 실시예에 의해 제작한 그래핀을 포함하는 막을 구비하는 소자의 단면 형상에 대하여 보고한다. 도 18의 (A)는, 본 실시예에 의해 제작한 그래핀을 포함하는 막을 구비하는 소자의 광학 현미경 사진이며, 도 18의 (B)는 도 18의 (A)를 확대한 것이다. 도 18의 (B)에 도시된 절단선 X8-Y8에서의 투과형 전자현미경(TEM: Transmission Electron Microscope) 사진을 도 19에 도시한다. 도 19의 (B)는 도 19의 (A)를 확대한 것이다. 도 19의 (A) 및 도 19의 (B)에 있어서, 전극(314)은 산화 실리콘을 포함하는 산화 인듐 주석으로 이루어진 도전막이며, 절연막(318)은 산화질화 실리콘으로 이루어진 절연막과 질화 실리콘으로 이루어진 절연막의 적층막이며, 전극(313)은 그래핀을 포함하는 막이다. 전극(313)은 포토리소그래피법에 의해 선택적으로 제거되어, 영역(317)이 형성되어 있는 것을 확인할 수 있었다. 또한, 전극(313)보다 위쪽에 형성된 막은, TEM 사진을 촬영하기 위해서 형성된 막에 불과하며, 소자를 구성하는 것이 아니다.
도 17 및 도 18에 도시된 전극(312)과 전극(313)으로 용량 소자를 구성하고, 전극(312)과 전극(313)이 마주 보는 공간의 정전 용량의 변화를 검지할 수 있음을 확인하였다.
[실시예 2]
본 실시예에서는, 상기의 실시예 1에서 제작한 소자의 광학 특성을 평가한 결과에 대하여 보고한다.
상기의 실시예 1에서 제작한 소자에 대하여, 입사광의 파장에 대한 투과율을 측정하였다. 그 결과를 도 20에 도시한다. 또한, 투과율의 측정에는 Hitachi High-Technologies Corporation 제조의 U-4100형 분광 광도계를 사용하였다.
도 20으로부터, 상기한 실시예 1에서 제작한 소자는, 파장 450nm 내지 파장 650nm의 범위에서 평균으로 30.5%의 투과율을 갖는 것을 알 수 있었다. 이것으로부터, 예를 들어, 그래핀을 포함하는 막의 막 두께를 더욱 두껍게 함으로써, 그래핀을 포함하는 막으로부터 제작하는 전극에 대하여, 그 도전성의 기능에 더하여 차광성의 기능을 갖게 할 수도 있음을 알 수 있었다. 즉, 상기의 실시형태에 나타낸 방법에 의해 제작하는 그래핀을 포함하는 막으로부터, 표시 장치에 중첩하여 제공하는 용량 소자의 전극을 제작할 경우에, 상기 전극을 표시 장치의 차광층으로서 기능시킬 수도 있다.
11: 제 1 영역
12: 박리의 기점
13: 제 2 영역
14: 개구부
30: 접합층
31: 접착층
80: 가공 부재
80a: 잔부
80b: 표층
81: 적층체
100: 소자
100B: 소자
101: 기재
1O1a: 기재
101b: 박리층
101c: 기재
101d: 기재
102: 하지막
111: 제 1 전극
111a: 작은 조각
112: 제 2 전극
112a: 전극
113: 분리대
113(0): 산화 그래핀을 포함하는 막
114a: 제 1 개구부
114b: 제 2 개구부
114c: 제 3 개구부
114d: 제 4 개구부
114e: 제 5 개구부
114f: 제 6 개구부
115: 전극
116: 전극
121: 제 1 도전막
121a: 도전막
121b: 도전막
121c: 도전막
122: 제 2 도전막
123: 제 3 도전막
124a: 제 1 개구부
124b: 제 2 개구부
124c: 제 3 개구부
124d: 제 4 개구부
125a: 도전막
125b: 도전막
125c: 도전막
125d: 도전막
126: 절연막
150: 컬러 필터
151: 착색층
150B: 착색층
150G: 착색층
150R: 착색층
152: 절연막
200: 소자
200B: 소자
210: 영역
220: 영역
230: 영역
240: 영역
211(1): 제 1 전극
211(2): 제 1 전극
211: 제 1 전극군
212(1): 제 2 전극
212(2): 제 2 전극
212: 제 2 전극군
300: 소자
300B: 소자
301: 기재
302: 분산액
303: 블레이드
304: 화살표
305: 산화 그래핀을 포함하는 막
306: 산화 그래핀을 포함하는 막
307: 산화 그래핀을 포함하는 막
308: 산화 그래핀을 포함하는 막
309: 적층막
310: 산화 그래핀
311: 응집물
312: 전극
313: 전극
314: 전극
315a: 개구부
315b: 개구부
316a: 전극
316b: 전극
317: 영역
318: 절연막
400: 터치 센서
400B: 터치 센서
500: 터치 센서
600: 터치 센서
700: 터치 패널
701: 표시부
702: 부화소
703: 구동 회로
704: 트랜지스터
705: 트랜지스터
706: 용량
709(1): FPC
709(2): FPC
710: 기판
710a: 배리어막
710b: 기판
710c: 수지층
711: 배선
719: 단자
721: 절연막
728: 격벽
750R: 발광 소자
760: 밀봉재
767R: 착색층
768: 반사 방지층
769: 차광층
770: 기판
770a: 배리어막
770b: 기판
770c: 수지층
780R: 발광 모듈
790: 기판
791: 전극
792: 전극
793: 절연막
794: 배선
795: 터치 센서
797: 수지층
798: 배선
799: 접속층
800: 터치 패널
1300: 휴대형 정보 처리 장치
1310: 하우징
1311: 제 1 영역
1312: 제 2 영역
1400: 휴대형 정보 처리 장치
1410: 하우징
1411: 제 1 영역
1412: 제 2 영역
1500: 휴대형 정보 처리 장치
1510: 하우징
1511: 제 1 영역
1512: 제 2 영역

Claims (17)

  1. 소자에 있어서,
    절연막 위의 제 1 전극;
    상기 절연막 위의 제 2 전극;
    상기 제 1 전극에 전기적으로 접속된 제 1 도전막; 및
    상기 제 2 전극에 전기적으로 접속된 제 2 도전막을 포함하고,
    상기 제 2 전극은 상기 제 1 전극과 분리되고,
    상기 제 1 전극과 상기 제 2 전극 각각은 산소를 포함하는 그래핀을 포함하고,
    분리대는 상기 절연막 위에 있고 상기 제 1 전극과 상기 제 2 전극 사이에 있고,
    상기 분리대는 산화 그래핀을 포함하고,
    상기 분리대는 상기 제 1 전극 및 상기 제 2 전극보다 낮은 도전성을 갖는, 소자.
  2. 삭제
  3. 소자에 있어서,
    절연막 위의 제 1 전극으로서, 상기 제 1 전극은 조각들을 포함하는, 상기 제 1 전극;
    상기 절연막 위의 제 2 전극;
    상기 제 1 전극에 전기적으로 접속된 제 1 도전막;
    상기 조각들 각각과 상기 제 2 전극 사이의 분리대;
    상기 제 2 전극에 전기적으로 접속된 제 2 도전막; 및
    상기 조각들에 전기적으로 접속된 제 3 도전막을 포함하고,
    상기 조각들 각각과 상기 제 2 전극은 그래핀을 포함하고,
    상기 제 3 도전막은 상기 절연막을 개재하여 상기 제 2 전극과 교차하고,
    상기 그래핀은 산소를 포함하고,
    상기 분리대는 산화 그래핀을 포함하고,
    상기 분리대는 상기 제 1 전극 및 상기 제 2 전극보다 낮은 도전성을 갖는, 소자.
  4. 삭제
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 절연막은, 상기 제 1 전극이 상기 제 1 도전막과 전기적으로 접속되는 제 1 개구부와, 상기 제 2 전극이 상기 제 2 도전막과 전기적으로 접속되는 제 2 개구부를 포함하는, 소자.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 그래핀의 산소의 비율이 0 atomic% 초과 20 atomic% 이하인, 소자.
  7. 제 1 항 또는 제 3 항에 따른 소자를 포함하는 터치 패널.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020140169580A 2013-12-02 2014-12-01 소자, 및 막의 제작 방법 KR102321558B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013249212 2013-12-02
JP2013249210 2013-12-02
JPJP-P-2013-249212 2013-12-02
JPJP-P-2013-249210 2013-12-02
JPJP-P-2014-121142 2014-06-12
JP2014121142 2014-06-12

Publications (2)

Publication Number Publication Date
KR20150063936A KR20150063936A (ko) 2015-06-10
KR102321558B1 true KR102321558B1 (ko) 2021-11-05

Family

ID=53265888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140169580A KR102321558B1 (ko) 2013-12-02 2014-12-01 소자, 및 막의 제작 방법

Country Status (3)

Country Link
US (3) US9572253B2 (ko)
JP (2) JP2016013958A (ko)
KR (1) KR102321558B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3065298B1 (en) * 2015-03-03 2020-12-23 Nokia Technologies Oy An apparatus and method for sensing
WO2016178117A1 (en) 2015-05-06 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Secondary battery and electronic device
JP2016222526A (ja) * 2015-05-29 2016-12-28 株式会社半導体エネルギー研究所 膜の作製方法および素子
TWI597670B (zh) * 2016-01-06 2017-09-01 晨星半導體股份有限公司 指紋辨識電極結構
CN109844849B (zh) * 2016-10-28 2022-03-04 惠普发展公司，有限责任合伙企业 显示器
KR102330862B1 (ko) 2017-04-27 2021-11-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
CN109411149B (zh) * 2017-08-18 2021-01-22 京东方科技集团股份有限公司 石墨烯电路图案及其制备方法、电子产品
CN110464132A (zh) * 2018-05-09 2019-11-19 阿里巴巴集团控股有限公司 智能货架及智能货架系统
JP2021039183A (ja) * 2019-08-30 2021-03-11 キヤノン株式会社 半導体装置、表示装置、及び光電変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100079384A1 (en) * 2008-09-26 2010-04-01 Cypress Semiconductor Corporation Capacitance touch screen
JP2013130862A (ja) 2011-11-22 2013-07-04 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び液晶表示装置の作製方法
WO2013146859A1 (ja) 2012-03-28 2013-10-03 日本写真印刷株式会社 タッチセンサーとその製造方法、およびタッチセンサー製造用転写リボン
JP2013209261A (ja) * 2012-03-30 2013-10-10 Toshiba Corp 炭素電極とその製造方法およびそれを用いた光電変換素子

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4837675B1 (ko) 1968-12-16 1973-11-13
US6495013B2 (en) 2000-07-13 2002-12-17 The Electrosynthesis Company, Inc. Bipolar membrane electrodialysis of multivalent metal salts whose corresponding base is insoluble
US7914844B2 (en) 2005-11-18 2011-03-29 Northwestern University Stable dispersions of polymer-coated graphitic nanoplatelets
DE102007030677B4 (de) 2007-07-02 2009-05-07 W. Müller GmbH Mehrfachextrusionskopf
WO2009049375A1 (en) 2007-10-19 2009-04-23 University Of Wollongong Process for the preparation of graphene
KR100923304B1 (ko) 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
TW201012749A (en) 2008-08-19 2010-04-01 Univ Rice William M Methods for preparation of graphene nanoribbons from carbon nanotubes and compositions, thin films and devices derived therefrom
US8114375B2 (en) * 2008-09-03 2012-02-14 Nanotek Instruments, Inc. Process for producing dispersible nano graphene platelets from oxidized graphite
US8317984B2 (en) 2009-04-16 2012-11-27 Northrop Grumman Systems Corporation Graphene oxide deoxygenation
KR101736462B1 (ko) 2009-09-21 2017-05-16 한화테크윈 주식회사 그래핀의 제조 방법
JP2012250880A (ja) * 2011-06-03 2012-12-20 Semiconductor Energy Lab Co Ltd グラフェン、蓄電装置および電気機器
CN103748035B (zh) 2011-08-18 2016-02-10 株式会社半导体能源研究所 形成石墨烯及氧化石墨烯盐的方法、以及氧化石墨烯盐
WO2013031929A1 (en) 2011-08-29 2013-03-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing positive electrode active material for lithium ion battery
JP6000017B2 (ja) 2011-08-31 2016-09-28 株式会社半導体エネルギー研究所 蓄電装置及びその作製方法
JP6029898B2 (ja) 2011-09-09 2016-11-24 株式会社半導体エネルギー研究所 リチウム二次電池用正極の作製方法
CN103858259B (zh) 2011-09-30 2018-03-06 株式会社半导体能源研究所 石墨烯及蓄电装置、及它们的制造方法
JP2013093316A (ja) 2011-10-04 2013-05-16 Semiconductor Energy Lab Co Ltd 二次粒子の作製方法と蓄電装置の電極の作製方法
US9487880B2 (en) 2011-11-25 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Flexible substrate processing apparatus
JP6016597B2 (ja) 2011-12-16 2016-10-26 株式会社半導体エネルギー研究所 リチウムイオン二次電池用正極の製造方法
JP6009343B2 (ja) 2011-12-26 2016-10-19 株式会社半導体エネルギー研究所 二次電池用正極および二次電池用正極の作製方法
US9680272B2 (en) 2012-02-17 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming negative electrode and method for manufacturing lithium secondary battery
JP6077347B2 (ja) 2012-04-10 2017-02-08 株式会社半導体エネルギー研究所 非水系二次電池用正極の製造方法
US9225003B2 (en) 2012-06-15 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing storage battery electrode, storage battery electrode, storage battery, and electronic device
KR102028175B1 (ko) 2012-07-30 2019-10-04 삼성전자주식회사 벤딩 인터렉션 가이드를 제공하는 플렉서블 장치 및 그 제어 방법
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
US10628103B2 (en) 2013-06-07 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Information processor and program
US9927840B2 (en) 2013-06-21 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Information processor for processing and displaying image data on a bendable display unit
KR102489694B1 (ko) 2013-08-30 2023-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20150042705A (ko) 2013-10-11 2015-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100079384A1 (en) * 2008-09-26 2010-04-01 Cypress Semiconductor Corporation Capacitance touch screen
JP2013130862A (ja) 2011-11-22 2013-07-04 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び液晶表示装置の作製方法
WO2013146859A1 (ja) 2012-03-28 2013-10-03 日本写真印刷株式会社 タッチセンサーとその製造方法、およびタッチセンサー製造用転写リボン
JP2013209261A (ja) * 2012-03-30 2013-10-10 Toshiba Corp 炭素電極とその製造方法およびそれを用いた光電変換素子

Also Published As

Publication number Publication date
JP2020073427A (ja) 2020-05-14
US9894762B2 (en) 2018-02-13
US9572253B2 (en) 2017-02-14
KR20150063936A (ko) 2015-06-10
US20150155077A1 (en) 2015-06-04
US20170139508A1 (en) 2017-05-18
US20180184520A1 (en) 2018-06-28
US10187985B2 (en) 2019-01-22
JP2016013958A (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
KR102321558B1 (ko) 소자, 및 막의 제작 방법
JP7203182B2 (ja) 表示装置
JP6895559B2 (ja) 半導体装置の作製方法
JP6781286B2 (ja) 剥離方法
JP6306790B2 (ja) 表示装置及び電子機器
KR102446013B1 (ko) 표시 장치
KR102603895B1 (ko) 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법
JP2023027123A (ja) 電子機器
KR20150096324A (ko) 발광 장치
KR102431018B1 (ko) 발광 장치

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)