KR102321555B1 - 봉지용 아크릴 조성물, 시트재, 적층 시트, 경화물, 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

봉지용 아크릴 조성물, 시트재, 적층 시트, 경화물, 반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102321555B1
KR102321555B1 KR1020197003064A KR20197003064A KR102321555B1 KR 102321555 B1 KR102321555 B1 KR 102321555B1 KR 1020197003064 A KR1020197003064 A KR 1020197003064A KR 20197003064 A KR20197003064 A KR 20197003064A KR 102321555 B1 KR102321555 B1 KR 102321555B1
Authority
KR
South Korea
Prior art keywords
sealing
sheet
acrylic composition
acrylic
sheet material
Prior art date
Application number
KR1020197003064A
Other languages
English (en)
Other versions
KR20190039104A (ko
Inventor
가즈키 와타나베
시게루 야마쓰
나오키 가나가와
다이스케 사사키
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20190039104A publication Critical patent/KR20190039104A/ko
Application granted granted Critical
Publication of KR102321555B1 publication Critical patent/KR102321555B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L51/00—Compositions of graft polymers in which the grafted component is obtained by reactions only involving carbon-to-carbon unsaturated bonds; Compositions of derivatives of such polymers
    • C08L51/08—Compositions of graft polymers in which the grafted component is obtained by reactions only involving carbon-to-carbon unsaturated bonds; Compositions of derivatives of such polymers grafted on to macromolecular compounds obtained otherwise than by reactions only involving unsaturated carbon-to-carbon bonds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/308—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising acrylic (co)polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F2/00—Processes of polymerisation
    • C08F2/44—Polymerisation in the presence of compounding ingredients, e.g. plasticisers, dyestuffs, fillers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F290/00—Macromolecular compounds obtained by polymerising monomers on to polymers modified by introduction of aliphatic unsaturated end or side groups
    • C08F290/02—Macromolecular compounds obtained by polymerising monomers on to polymers modified by introduction of aliphatic unsaturated end or side groups on to polymers modified by introduction of unsaturated end groups
    • C08F290/06—Polymers provided for in subclass C08G
    • C08F290/062—Polyethers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • C08K3/013—Fillers, pigments or reinforcing additives
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/32—Compounds containing nitrogen bound to oxygen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
    • C09J4/06—Organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond in combination with a macromolecular compound other than an unsaturated polymer of groups C09J159/00 - C09J187/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/414—Additional features of adhesives in the form of films or foils characterized by the presence of essential components presence of a copolymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2415/00—Presence of rubber derivatives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2471/00—Presence of polyether
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Sealing Material Composition (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Macromonomer-Based Addition Polymer (AREA)

Abstract

봉지용 아크릴 조성물은, 아크릴 화합물과, 라디칼 중합성을 갖는 치환기를 말단에 갖는 폴리페닐렌 에터 수지와, 무기 충전재와, 열 라디칼 중합 개시제와, 열가소성 수지를 함유한다.

Description

봉지용 아크릴 조성물, 시트재, 적층 시트, 경화물, 반도체 장치 및 반도체 장치의 제조 방법
본 개시는 봉지용 아크릴 조성물, 시트재, 적층 시트, 경화물, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것으로, 상세하게는 시트재를 이용한 선공급 방식의 언더필링에 의해 기재와 반도체 칩 사이의 극간을 봉지하기 위해서 적합한 봉지용 아크릴 조성물, 시트재, 및 적층 시트, 이 봉지용 아크릴 조성물의 경화물, 이 경화물로 이루어지는 봉지재를 구비하는 반도체 장치, 및 이 봉지재를 구비하는 반도체 장치의 제조 방법에 관한 것이다.
플립 칩형의 반도체 칩을 기재 상에 페이스 다운으로 실장하는 경우, 언더필링 기술이 널리 채용되고 있다. 언더필링 기술로서는, 기재에 반도체 칩을 실장한 후, 기재와 반도체 칩 사이의 극간에 수지 조성물을 충전함으로써 이 극간을 봉지하는 방법이 있다.
범프 전극의 협피치화에 수반하여, 언더필링 기술로서, 선공급 방식이 주목을 끌고 있다. 이 선공급 방식에서는, 예를 들면 도체 배선을 구비하는 기재와, 범프 전극을 구비하는 반도체 칩과, 상온에서 액상인 열경화성의 봉지용 아크릴 조성물을 준비한다. 기재 상에 봉지용 아크릴 조성물을 배치하고, 기재 상의 봉지용 아크릴 조성물이 배치되어 있는 위치에 반도체 칩을 배치함과 함께, 도체 배선 상에 범프 전극을 배치한다. 이 상태에서, 봉지용 아크릴 조성물 및 범프 전극을 가열함으로써, 봉지용 아크릴 조성물을 경화시켜 봉지재를 형성함과 함께 범프 전극과 도체 배선을 전기적으로 접속한다(특허문헌 1 참조).
이와 같은 선공급 방식에서는, 기재에의 반도체 칩의 실장과, 반도체 칩과 기재 사이의 극간의 봉지를 동시에 행할 수 있다. 게다가, 범프 전극간의 피치가 좁더라도, 반도체 칩과 기재 사이의 극간에 봉지재의 미충전이 생기기 어렵다.
또한, 선공급 방식의 언더필링 기술에는, 상온에서 액상인 조성물을 직접 이용하는 기술(Non-Conductive Paste Process라고 하고, NCP Process라고도 함)뿐만 아니라, 조성물을 건조시키거나 또는 반경화시켜 얻어지는 시트재를 이용하는 기술(Non-Conductive Film Process라고 하고, NCF Process라고도 함)도 알려져 있다(특허문헌 2 참조).
국제 공개 제2013/035871호 일본 특허공개 2011-140617호 공보
본 개시의 일 태양에 따른 봉지용 아크릴 조성물은, 아크릴 화합물과, 라디칼 중합성을 갖는 치환기를 말단에 갖는 폴리페닐렌 에터 수지와, 무기 충전재와, 열 라디칼 중합 개시제와, 열가소성 수지를 함유한다. 봉지용 아크릴 조성물은 나이트록사이드 화합물을 추가로 함유하는 것이 바람직하다. 치환기는 탄소-탄소 이중 결합을 갖는 것이 바람직하다. 치환기(b1)은 하기 식(1)로 표시되는 구조를 갖는 것이 바람직하다. 식(1)에 있어서, R은 수소 또는 알킬기이다.
Figure 112019010794083-pct00001
열가소성 수지는 100℃ 이하의 유리전이온도를 갖는 것이 바람직하다. 무기 충전재(C)의 비율은 봉지용 아크릴 조성물의 고형분량에 대해서 45질량% 이상 90질량% 이하의 범위 내인 것이 바람직하다.
본 개시의 일 태양에 따른 시트재는, 상기의 봉지용 아크릴 조성물의 건조물 또는 반경화물이다. 시트재는 25MPa 이상 1800MPa 이하의 범위 내의 25℃에서의 인장 탄성률을 갖는 것이 바람직하다.
본 개시의 일 태양에 따른 적층 시트는, 상기의 시트재와, 상기의 시트재를 지지하는 지지 시트를 구비한다.
본 개시의 일 태양에 따른 경화물은, 상기의 봉지용 아크릴 조성물 또는 상기의 시트재를 열경화시켜 얻어진다.
본 개시의 일 태양에 따른 반도체 장치는, 기재와, 기재에 페이스 다운으로 실장되어 있는 반도체 칩과, 기재와 반도체 칩 사이의 극간을 봉지하는 봉지재를 구비하고, 봉지재가 상기의 경화물로 이루어진다.
본 개시의 일 태양에 따른 반도체 장치의 제조 방법은 이하의 수순을 포함한다. 범프 전극을 구비하는 반도체 웨이퍼의 상기 범프 전극이 있는 면에, 상기 시트재를 겹친다. 반도체 웨이퍼를 시트재와 함께 절단함으로써, 반도체 웨이퍼로부터 잘라내진 반도체 칩과, 시트재로부터 잘라내진 개편 시트를 구비하는 부재를 제작한다. 도체 배선을 구비하는 기재의 도체 배선이 있는 면에 개편 시트를 겹침으로써, 기재, 개편 시트 및 반도체 칩을 이 순서로 적층한다. 개편 시트를 가열함으로써, 개편 시트를 용융시키고 나서 경화시켜 봉지재를 제작함과 함께 범프 전극과 도체 배선을 전기적으로 접속한다.
본 개시의 상기의 태양에 의하면, 시트상으로 성형하는 것이 용이함과 함께, 제작된 시트재 및 경화물은 양호한 유연성을 가질 수 있고, 게다가 경화물은 양호한 내열성을 가질 수 있는 봉지용 아크릴 조성물이 얻어진다.
또한, 본 개시의 상기의 태양에 의하면, 이 봉지용 아크릴 조성물로부터 제작되는 시트재 및 적층 시트, 이 봉지용 아크릴 조성물의 경화물, 이 경화물로 이루어지는 봉지재를 구비하는 반도체 장치, 및 이 봉지재를 구비하는 반도체 장치의 제조 방법이 얻어진다.
도 1은 본 개시의 일 실시형태에 있어서의 반도체 장치를 나타내는 개략의 단면도이다.
도 2는 본 개시의 일 실시형태에 있어서의 적층 시트를 나타내는 개략의 단면도이다.
도 3a는, 본 개시의 일 실시형태에 있어서의, 반도체 웨이퍼 및 시트재로부터 칩 부재를 제작하는 공정을 나타내는 개략의 단면도이다.
도 3b는, 본 개시의 일 실시형태에 있어서의, 반도체 웨이퍼 및 시트재로부터 칩 부재를 제작하는 공정을 나타내는 개략의 단면도이다.
도 3c는, 본 개시의 일 실시형태에 있어서의, 반도체 웨이퍼 및 시트재로부터 칩 부재를 제작하는 공정을 나타내는 개략의 단면도이다.
도 4a는, 본 개시의 일 실시형태에 있어서의, 반도체 칩을 기재에 실장하는 공정을 나타내는 개략의 단면도이다.
도 4b는, 본 개시의 일 실시형태에 있어서의, 반도체 칩을 기재에 실장하는 공정을 나타내는 개략의 단면도이다.
도 4c는, 본 개시의 일 실시형태에 있어서의, 반도체 칩을 기재에 실장하는 공정을 나타내는 개략의 단면도이다.
도 4d는, 본 개시의 일 실시형태에 있어서의, 반도체 칩을 기재에 실장하는 공정을 나타내는 개략의 단면도이다.
본 개시의 실시형태의 설명에 앞서, 종래 기술에 있어서의 문제점을 간단히 설명한다. 발명자는 봉지용 아크릴 조성물로부터 제작되는 시트재를 이용한 NCF Process의 실용화에 대하여 검토했다.
그러나, 발명자가 검토한 결과, 봉지용 아크릴 조성물을 시트상으로 성형하는 것은 용이하지는 않고, 또한 봉지용 아크릴 조성물로부터 제작된 시트재 및 봉지재는 취성이 되기 쉽다는 것을 알 수 있었다. 특히 봉지재의 열팽창 계수를 저감하거나 열전도성을 향상시키거나 하기 위해서, 봉지용 아크릴 조성물에 무기 충전재를 고충전하면, 그 문제는 현저했다. 더욱이, 근년, 반도체 장치의 봉지재에는 높은 내열성이 요구되고 있다.
본 개시는, 시트상으로 성형하는 것이 용이함과 함께, 제작된 시트재 및 경화물은 양호한 유연성을 가질 수 있고, 게다가 경화물은 양호한 내열성을 가질 수 있는 봉지용 아크릴 조성물, 이 봉지용 아크릴 조성물로부터 제작되는 시트재 및 적층 시트, 이 봉지용 아크릴 조성물의 경화물, 이 경화물로 이루어지는 봉지재를 구비하는 반도체 장치, 및 이 봉지재를 구비하는 반도체 장치의 제조 방법을 제공한다.
이하, 본 개시의 일 실시형태에 대하여 설명한다. 한편, 본 명세서에 있어서, 「(메트)아크릴-」이란 「아크릴-」과 「메타크릴-」의 총칭이다. 예를 들면 (메트)아크릴로일기란, 아크릴로일기와 메타크릴로일기의 총칭이다. 또한, 봉지용 아크릴 조성물의 고형분량이란, 봉지용 아크릴 조성물로부터 용제 등의 휘발성 성분을 제외한 부분의 양을 말한다.
본 실시형태에 따른 봉지용 아크릴 조성물은, 아크릴 화합물(A), 라디칼 중합 반응성의 치환기(b1)을 말단에 갖는 폴리페닐렌 에터 수지(B), 무기 충전재(C), 열 라디칼 중합 개시제(D), 및 열가소성 수지(E)를 함유한다.
봉지용 아크릴 조성물은, 폴리페닐렌 에터 수지(B) 및 열가소성 수지(E)를 함유하기 때문에, 시트상으로 성형되기 쉽다. 또한, 봉지용 아크릴 조성물로부터 제작되는 시트재(41)는 양호한 적당한 유연성을 가질 수 있어, 시트재(41)를 절단하는 것이 용이해진다.
또한, 이와 같이 폴리페닐렌 에터 수지(B) 및 열가소성 수지(E)를 함께 함유함으로써, 봉지용 아크릴 조성물 중의 무기 충전재(C)의 비율이 높은 경우라도, 봉지용 아크릴 조성물은 시트상으로 성형되기 쉬움과 함께 시트재(41)는 양호한 적당한 유연성을 가질 수 있다.
또, 폴리페닐렌 에터 수지(B)는 라디칼 중합 반응성의 치환기(b1)을 말단에 갖기 때문에, 봉지용 아크릴 조성물을 열경화시킬 때에는, 폴리페닐렌 에터 수지(B)와 아크릴 화합물(A)가 중합됨으로써, 거대 분자가 형성된다. 즉, 폴리페닐렌 에터 수지(B)는 거대 분자의 골격에 짜 넣어진다. 그 결과, 봉지용 아크릴 조성물의 경화물은 높은 내열성 및 내습성을 가질 수 있다.
이 봉지용 아크릴 조성물로부터 시트재(41)를 제작할 수 있다(도 2 참조). 시트재(41)는 봉지용 아크릴 조성물의 건조물 또는 반경화물로 이루어진다. 봉지용 아크릴 조성물 및 시트재(41)는 반도체 장치(1)에 있어서의 봉지재(4)를 제작하기 위해서 적합하다(도 1 참조).
도 1에 반도체 장치(1)의 예를 나타낸다. 이 반도체 장치(1)는, 기재(2)와, 기재(2)에 페이스 다운으로 실장되어 있는 반도체 칩(3)과, 기재(2)와 반도체 칩(3) 사이의 극간을 봉지하는 봉지재(4)를 구비한다. 봉지재(4)는 봉지용 아크릴 조성물 또는 시트재(41)의 경화물로 이루어진다. 반도체 칩(3)은 기재(2)와 대향하는 면에 범프 전극(31)을 구비함과 함께, 기재(2)는 반도체 칩(3)과 대향하는 면에 도체 배선(21)을 구비한다. 범프 전극(31)과 도체 배선(21)은 위치 맞춤되고, 땜납 범프(6)를 개재해서 접속되어 있다. 이 범프 전극(31)과 도체 배선(21)은 봉지재(4) 내에 매설되어 있다.
본 실시형태에 대하여 더 상세하게 설명한다. 우선, 봉지용 아크릴 조성물의 조성에 대하여 더 상세하게 설명한다.
전술한 대로, 봉지용 아크릴 조성물은, 아크릴 화합물(A), 폴리페닐렌 에터 수지(B), 무기 충전재(C), 열 라디칼 중합 개시제(D), 및 열가소성 수지(E)를 함유한다.
본 실시형태에 있어서, 아크릴 화합물(A)란, (메트)아크릴로일기를 갖는 화합물이다. 즉, 아크릴 화합물(A)란, 아크릴로일기와 메타크릴로일기 중 적어도 한쪽을 갖는 화합물이다. 아크릴 화합물(A)는, 예를 들면 모노머와 올리고머 중 적어도 한쪽을 함유할 수 있다.
봉지용 아크릴 조성물이 아크릴 화합물(A)를 함유하면, 봉지용 아크릴 조성물로부터 제작되는 봉지재(4) 중에 보이드가 생기기 어려워진다. 이는, 아크릴 화합물(A)가 라디칼 중합 반응에 의해 경화될 때의 초기 단계에서 봉지용 아크릴 조성물이 증점되기 때문이라고 생각된다.
아크릴 화합물(A)는, 봉지재(4)의 내열성을 확보하기 위해서는, 1분자당 2개 이상의 (메트)아크릴로일기를 갖는 화합물을 포함하는 것이 바람직하고, 1분자당 2∼6개의 (메트)아크릴로일기를 갖는 화합물을 포함하는 것이 보다 바람직하며, 1분자당 2개의 (메트)아크릴로일기를 갖는 화합물을 포함하는 것이 더 바람직하다.
1분자당 2개의 (메트)아크릴로일기를 갖는 화합물의 예는, 에틸렌 글라이콜 다이(메트)아크릴레이트, 1,4-뷰테인다이올 다이(메트)아크릴레이트, 1,6-헥세인다이올 다이(메트)아크릴레이트, 1,9-노네인다이올 다이(메트)아크릴레이트, 1,3-뷰테인다이올 다이(메트)아크릴레이트, 네오펜틸 글라이콜 다이(메트)아크릴레이트, 다이머 다이올 다이(메트)아크릴레이트, 다이메틸올 트라이사이클로데케인 다이(메트)아크릴레이트, 다이에틸렌 글라이콜 다이(메트)아크릴레이트, 트라이에틸렌 글라이콜 다이(메트)아크릴레이트, 테트라에틸렌 글라이콜 다이(메트)아크릴레이트, 폴리에틸렌 글라이콜 다이(메트)아크릴레이트, 트라이프로필렌 글라이콜 다이(메트)아크릴레이트, 폴리프로필렌 글라이콜 다이(메트)아크릴레이트, 글리세린 다이(메트)아크릴레이트, 트라이메틸올프로페인 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 징크 다이(메트)아크릴레이트, 사이클로헥세인다이올 다이(메트)아크릴레이트, 사이클로헥세인다이메탄올 다이(메트)아크릴레이트, 사이클로헥세인다이에탄올 다이(메트)아크릴레이트, 사이클로헥세인 다이알킬 알코올 다이(메트)아크릴레이트, 및 다이메탄올 트라이사이클로데케인 다이(메트)아크릴레이트를 포함한다.
1분자당 2개의 (메트)아크릴로일기를 갖는 화합물의 예는, 비스페놀 A, 비스페놀 F 또는 비스페놀 AD 1몰과 글라이시딜 아크릴레이트 2몰의 반응물, 및 비스페놀 A, 비스페놀 F 또는 비스페놀 AD 1몰과 글라이시딜 메타크릴레이트 2몰의 반응물도 포함한다.
1분자당 2개 이상의 (메트)아크릴로일기를 갖는 화합물의 예는, 가교 다환 구조를 갖는 (메트)아크릴레이트를 포함한다. 구체적으로는, 1분자당 2개 이상의 (메트)아크릴로일기를 갖는 화합물의 예는, 하기 식(I)로 표시되는 화합물 및 하기 식(II)로 표시되는 화합물을 포함한다. 봉지용 아크릴 조성물이 하기 식(I)로 표시되는 화합물 및 하기 식(II)로 표시되는 화합물 중 적어도 한쪽을 함유하면, 봉지재(4)의 내열성이 특히 향상된다.
Figure 112019010794083-pct00002
식(I) 중, R1 및 R2는 각각 독립적으로 수소 원자 또는 메틸기이며, a는 1 또는 2이고, b는 0 또는 1이다.
Figure 112019010794083-pct00003
식(II) 중, R3 및 R4는 각각 독립적으로 수소 원자 또는 메틸기이며, X는 수소 원자, 메틸기, 메틸올기, 아미노기, 또는 (메트)아크릴로일옥시메틸기이고, c는 0 또는 1이다.
가교 다환 구조를 갖는 (메트)아크릴레이트의 보다 구체적인 예는, 식(I)에 있어서의 a가 1, b가 0인 다이사이클로펜타다이엔 골격을 갖는 (메트)아크릴레이트, 식(II)에 있어서의 c가 1인 퍼하이드로-1,4:5,8-다이메타노나프탈렌 골격을 갖는 (메트)아크릴레이트, 식(II)에 있어서의 c가 0인 노보네인 골격을 갖는 (메트)아크릴레이트, 식(I)에 있어서의 R1 및 R2가 수소 원자, a=1, b=0인 다이사이클로펜타다이엔일 다이아크릴레이트(트라이사이클로데케인 다이메탄올 다이아크릴레이트), 식(II)에 있어서의 X가 아크릴로일옥시메틸기, R3 및 R4가 수소 원자, c가 1인 퍼하이드로-1,4:5,8-다이메타노나프탈렌-2,3,7-트라이메틸올 트라이아크릴레이트, 식(II)에 있어서의 X, R3 및 R4가 수소 원자, c가 0인 노보네인 다이메틸올 다이아크릴레이트, 및 식(II)에 있어서의 X, R3 및 R4가 수소 원자, c가 1인 퍼하이드로-1,4:5,8-다이메타노나프탈렌-2,3-다이메틸올 다이아크릴레이트를 포함한다. 특히, 가교 다환 구조를 갖는 (메트)아크릴레이트가 다이사이클로펜타다이엔일 다이아크릴레이트 및 노보네인 다이메틸올 다이아크릴레이트 중 적어도 한쪽을 포함하는 것이 바람직하다.
2개 이상의 (메트)아크릴로일기를 갖는 화합물의 예는, 비스페놀 골격에 알킬렌 옥사이드가 부가된 구조를 갖는 다이(메트)아크릴레이트를 포함한다. 2개 이상의 (메트)아크릴로일기를 갖는 화합물의 보다 구체적인 예는 식(III)으로 표시되는 화합물 및 식(IV)로 표시되는 화합물을 포함한다. 아크릴 화합물(A)가 식(III)으로 표시되는 화합물과 식(IV)로 표시되는 화합물 중 적어도 한쪽을 함유하면, 봉지재(4)와 반도체 칩(3) 및 기재(2)의 밀착성이 향상된다.
Figure 112019010794083-pct00004
식(III) 중, R5는 수소, 메틸기, 또는 에틸기를 나타내고, R6은 2가의 유기기를 나타내고, m 및 n의 각각은 1∼20의 정수를 나타낸다.
Figure 112019010794083-pct00005
식(IV) 중, R5는 수소, 메틸기, 또는 에틸기를 나타내고, R6은 2가의 유기기를 나타내고, m 및 n의 각각은 1∼20의 정수를 나타낸다.
비스페놀 골격에 알킬렌 옥사이드가 부가된 구조를 갖는 다이(메트)아크릴레이트의 보다 구체적인 예는, 아로닉스 M-210, M-211B(도아합성제), NK 에스터 ABE-300, A-BPE-4, A-BPE-6, A-BPE-10, A-BPE-20, A-BPE-30, BPE-100, BPE-200, BPE-500, BPE-900, BPE-1300N(신나카무라화학제)과 같은, EO 변성 비스페놀 A형 다이(메트)아크릴레이트(n=2∼20); 아로닉스 M-208(도아합성제) 등의 EO 변성 비스페놀 F형 다이(메트)아크릴레이트(n=2∼20); 데나콜 아크릴레이트 DA-250(나가세화성제), 비스코트 540(오사카유기화학공업제)과 같은, PO 변성 비스페놀 A형 다이(메트)아크릴레이트(n=2∼20); 및 데나콜 아크릴레이트 DA-721(나가세화성제)과 같은, PO 변성 프탈산 다이아크릴레이트를 포함한다.
2개 이상의 (메트)아크릴로일기를 갖는 화합물은 에폭시 (메트)아크릴레이트를 함유하는 것이 바람직하다. 즉, 아크릴 화합물(A)는 에폭시 (메트)아크릴레이트를 함유하는 것이 바람직하다. 이 경우, 특히 봉지용 아크릴 조성물이 에폭시 수지를 함유하면, 봉지용 아크릴 조성물의 반응성이 향상됨과 함께, 봉지재(4)의 내열성 및 밀착성이 향상된다.
에폭시 (메트)아크릴레이트는, 예를 들면 에폭시 수지와 아크릴산, 메타크릴산 등의 불포화 일염기산의 부가 반응물인 올리고머이다.
에폭시 (메트)아크릴레이트의 원료인 에폭시 수지는, 예를 들면 비스페놀 A, 비스페놀 F와 같은 비스페놀로 대표되는 비스페놀류와 에피할로하이드린의 축합에 의해 얻어지는 다이글라이시딜 화합물(비스페놀형 에폭시 수지)을 포함한다. 에폭시 수지는 페놀 골격을 갖는 에폭시 수지를 포함해도 된다. 페놀 골격을 갖는 에폭시 수지로서는, 페놀 또는 크레졸과 포말린으로 대표되는 알데하이드의 축합물인 페놀 노볼락류와 에피할로하이드린의 축합에 의해 얻어지는 다가 글라이시딜 에터(페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지)를 들 수 있다. 에폭시 수지는 사이클로헥실환을 갖는 에폭시 수지를 포함해도 된다.
에폭시 (메트)아크릴레이트는, 예를 들면, 25℃에서 고체 또는 점도 10Pa·s 이상의 액체인 비스페놀 A형 에폭시 아크릴레이트를 포함하는 것이 바람직하다. 비스페놀 A형 에폭시 아크릴레이트는, 예를 들면 하기 식(V)로 표시된다.
Figure 112019010794083-pct00006
식(V) 중, n은 양의 정수를 나타낸다.
비스페놀 A형 에폭시 아크릴레이트의 시판품의 예는, 데나콜 아크릴레이트 DA-250(나가세화성, 25℃에서 60Pa·s), 데나콜 아크릴레이트 DA-721(나가세화성, 25℃에서 100Pa·s), 리폭시 VR-60(쇼와고분자, 상온 고체), 및 리폭시 VR-77(쇼와고분자, 25℃에서 100Pa·s)을 포함한다.
아크릴 화합물(A)가 1분자당 3개 이상의 (메트)아크릴로일기를 갖는 화합물을 포함하는 경우, 3개 이상의 (메트)아크릴로일기를 갖는 화합물의 예는, 펜타에리트리톨 트라이아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 펜타에리트리톨 펜타아크릴레이트, 에톡시화 (3) 트라이메틸올프로페인 트라이아크릴레이트, 에톡시화 (6) 트라이메틸올프로페인 트라이아크릴레이트, 에톡시화 (9) 트라이메틸올프로페인 트라이아크릴레이트, 프로폭시화 (6) 트라이메틸올프로페인 트라이아크릴레이트, 프로폭시화 (3) 글리세릴 트라이아크릴레이트, 고(高)프로폭시화 (55) 글리세릴 트라이아크릴레이트, 에톡시화 (15) 트라이메틸올프로페인 트라이아크릴레이트, 트라이메틸올프로페인 트라이메타크릴레이트, 테트라에틸렌 글라이콜 다이아크릴레이트, 다이메틸올프로페인 테트라아크릴레이트, 트라이프로필렌 글라이콜 다이아크릴레이트, 펜타아크릴레이트 에스터, 1,3-아다만테인다이올 다이메타크릴레이트, 1,3-아다만테인다이올 다이아크릴레이트, 1,3-아다만테인 다이메탄올 다이메타크릴레이트, 및 1,3-아다만테인 다이메탄올 다이아크릴레이트를 포함한다.
아크릴 화합물(A)는, 예를 들면 가교 다환 구조를 갖는 (메트)아크릴레이트를 아크릴 화합물(A) 전체에 대해서 10질량% 이상 50질량% 이하의 범위 내의 비율로 함유한다. 또한, 아크릴 화합물(A)는, 비스페놀 골격에 알킬렌 옥사이드가 부가된 구조를 갖는 다이(메트)아크릴레이트를 아크릴 화합물(A) 전체에 대해서 3질량% 이상 20질량% 이하의 범위 내의 비율로 함유하고, 에폭시 (메트)아크릴레이트를 아크릴 화합물(A) 전체에 대해서 5질량% 이상 30질량% 이하의 범위 내의 비율로 함유할 수 있다.
아크릴 화합물(A)는 상기의 성분 이외의 각종 바이닐 모노머, 예를 들면, 단작용 바이닐 모노머를 함유해도 된다.
아크릴 화합물(A), 폴리페닐렌 에터 수지(B) 및 열가소성 수지(E)의 합계량에 대한 아크릴 화합물(A)의 비율은, 예를 들면 30질량% 이상 70질량% 이하의 범위 내이다.
폴리페닐렌 에터 수지(B)에 대하여 설명한다. 전술한 대로, 폴리페닐렌 에터 수지(B)는 라디칼 중합성을 갖는 치환기(b1)을 말단에 갖는다. 폴리페닐렌 에터 수지(B)는, 예를 들면 폴리페닐렌 에터쇄(b2)와, 폴리페닐렌 에터쇄(b2)의 말단에 결합하고 있는 치환기(b1)을 갖는다.
치환기(b1)의 구조는 라디칼 중합성을 가지면 특별히 제한되지 않는다. 치환기(b1)의 예는, 탄소-탄소 이중 결합을 갖는 기를 포함한다.
치환기(b1)은 탄소-탄소 이중 결합을 갖는 기인 것이 바람직하다. 이 경우, 치환기(b1)이 아크릴 화합물(A)와 반응함으로써, 폴리페닐렌 에터 수지(B)가 거대 분자의 골격에 짜 넣어지고, 그 결과, 봉지용 아크릴 조성물의 경화물은 높은 내열성 및 내습성을 가질 수 있다.
치환기(b1)은, 예를 들면 하기 식(1)로 표시되는 구조 또는 하기 식(2)로 표시되는 구조를 갖는다.
Figure 112019010794083-pct00007
식(1)에 있어서, R은 수소 또는 알킬기이다. R이 알킬기인 경우, 이 알킬기는 메틸기인 것이 바람직하다.
Figure 112019010794083-pct00008
식(2)에 있어서, n은 0∼10의 정수이고, 예를 들면 n=1이다. 식(2)에 있어서, Z는 아릴렌기이고, R1∼R3은 각각 독립적으로 수소 또는 알킬기이다. 한편, 식(2)에 있어서의 n이 0인 경우는, Z는 폴리페닐렌 에터 수지(B)에 있어서의 폴리페닐렌 에터쇄(b2)의 말단에 직접 결합하고 있다.
치환기(b1)은, 특히 식(1)로 표시되는 구조를 갖는 것이 바람직하다.
폴리페닐렌 에터 수지(B)는, 예를 들면 하기 식(3)으로 표시되는 구조를 갖는 화합물을 함유한다.
Figure 112019010794083-pct00009
식(3)에 있어서, Y는 탄소수 1∼3의 알킬렌기 또는 직접 결합이다. Y는, 예를 들면 다이메틸메틸렌기이다. 식(3)에 있어서, X는 치환기(b1)이고, 예를 들면 식(1)로 표시되는 구조를 갖는 기 또는 식(2)로 표시되는 구조를 갖는 기이다. X가 식(1)로 표시되는 구조를 갖는 기이면 특히 바람직하다. 또한, 식(3)에 있어서, s는 0 이상의 수, t는 0 이상의 수이며, s와 t의 합계는 1 이상의 수이다. s는 바람직하게는 0 이상 20 이하의 범위 내의 수이고, t는 바람직하게는 0 이상 20 이하의 범위 내의 수이며, s와 t의 합계값은 바람직하게는 1 이상 30 이하의 범위 내의 수이다.
아크릴 화합물(A), 폴리페닐렌 에터 수지(B) 및 열가소성 수지(E)의 합계량에 대한 폴리페닐렌 에터 수지(B)의 비율은, 바람직하게는 20질량% 이상 80질량% 이하의 범위 내이다. 이 비율이 20질량% 이상이면, 경화물이 보다 높은 내열성을 가질 수 있다. 또한 이 비율이 80질량% 이하이면, 경화물이 보다 높은 유연성을 가질 수 있다. 이 비율은, 보다 바람직하게는 25질량% 이상 50질량% 이하의 범위 내이다.
봉지용 아크릴 조성물은 아크릴 화합물(A) 및 폴리페닐렌 에터 수지(B) 이외의 열경화성 화합물을 추가로 함유해도 된다. 이와 같은 열경화성 화합물로서는, 아크릴 화합물(A)와 열경화 반응을 일으키는 화합물을 들 수 있다. 이와 같은 열경화성 화합물의 구체예로서, 비스말레이미드 수지를 들 수 있다.
봉지용 아크릴 조성물은 엘라스토머를 함유해도 된다. 엘라스토머로서는, 예를 들면 아이소프렌 중합물의 무수 말레산 부가물을 들 수 있다.
무기 충전재(C)에 대하여 설명한다. 무기 충전재(C)는 봉지재(4)의 열팽창 계수를 조정할 수 있다. 또한, 무기 충전재(C)가 봉지재(4)의 열전도성을 향상시킬 수 있고, 이에 의해 반도체 칩(3)으로부터 발생된 열을 봉지재(4)를 통해서 효율 좋게 방열할 수 있다.
무기 충전재(C)는, 예를 들면, 용융 실리카, 합성 실리카, 결정 실리카와 같은 실리카; 알루미나, 산화 타이타늄과 같은 산화물; 탤크, 소성 클레이, 미소성 클레이, 마이카, 유리와 같은 규산염; 탄산 칼슘, 탄산 마그네슘, 하이드로탈사이트와 같은 탄산염; 수산화 알루미늄, 수산화 마그네슘, 수산화 칼슘과 같은 수산화물; 황산 바륨, 황산 칼슘, 아황산 칼슘과 같은 황산염 또는 아황산염; 붕산 아연, 메타붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨과 같은 붕산염; 및 질화 알루미늄, 질화 붕소, 질화 규소와 같은 질화물로 이루어지는 군으로부터 선택되는 1종 이상의 재료를 함유할 수 있다. 용융 실리카는 용융 구상 실리카와 용융 파쇄 실리카 중 어느 것이어도 된다.
특히 무기 충전재(C)가 실리카와 알루미나 중 적어도 한쪽을 함유하는 것이 바람직하다. 이 경우, 봉지재(4)는 특히 높은 열전도성을 가질 수 있다.
무기 충전재(C)의 형상은 파쇄상, 침상, 인편상, 구상 등이어도 되고, 특별히 한정되지 않는다. 봉지용 아크릴 조성물 중에서의 무기 충전재(C)의 분산성 향상, 및 봉지용 아크릴 조성물의 점도 제어를 위해서는, 무기 충전재(C)는 구상인 것이 바람직하다.
무기 충전재(C)는 기재(2)와 이것에 실장되어 있는 반도체 칩(3) 사이의 치수보다도 작은 평균 입경을 갖는 것이 바람직하다.
봉지용 아크릴 조성물 및 봉지재(4)에 있어서의 무기 충전재(C)의 충전 밀도의 향상, 및 봉지용 아크릴 조성물의 점도 조정을 위해서는, 무기 충전재(C)의 평균 입경은 5μm 이하인 것이 바람직하고, 1μm 이하이면 보다 바람직하고, 0.5μm 이하이면 더 바람직하며, 0.1μm 이상 0.3μm 이하의 범위 내이면 특히 바람직하다.
한편, 본 실시형태에 있어서의 평균 입경은, 레이저광 회절법에 의한 입도 분포 측정의 결과로부터 산출되는 메디안 지름이다.
봉지용 아크릴 조성물의 점도 조정 또는 봉지재(4)의 물성의 조정을 위해서는, 무기 충전재(C)가 서로 상이한 평균 입경을 갖는 2종 이상의 성분을 함유해도 된다.
무기 충전재(C)의 비율은 봉지용 아크릴 조성물의 고형분량에 대해서 45질량% 이상 90질량% 이하의 범위 내인 것이 바람직하다. 무기 충전재(C)의 비율이 45질량% 이상이면, 경화물 및 봉지재(4)의 열팽창 계수를 특히 저감할 수 있음과 함께 경화물 및 봉지재(4)의 열전도성을 특히 향상시킬 수 있다. 또한, 무기 충전재의 비율이 90질량% 이하이면, 봉지용 아크릴 조성물의 성형 용이성을 양호하게 유지함과 함께, 시트재(41) 및 봉지재(4)의 유연성을 양호하게 유지할 수 있다. 무기 충전재(C)의 비율이 70질량% 이상 85질량% 이하의 범위 내이면, 특히 바람직하다.
본 실시형태에서는, 봉지용 아크릴 조성물의 고형분량에 대한 무기 충전재(C)의 비율이 상기와 같이 높더라도, 봉지용 아크릴 조성물은 폴리페닐렌 에터 수지(B)와 열가소성 수지(E)를 함유함으로써, 봉지용 아크릴 조성물을 시트상으로 성형하는 것이 용이함과 함께, 시트재(41) 및 경화물은 양호한 유연성을 가질 수 있다.
또한, 특히 무기 충전재(C)가 실리카인 경우에는, 실리카의 비율은 봉지용 아크릴 조성물의 고형분량에 대해서 45질량% 이상 80질량% 이하의 범위 내인 것이 바람직하고, 65질량% 이상 75질량% 이하의 범위 내이면 보다 바람직하다. 또한, 특히 무기 충전재(C)가 알루미나인 경우에는, 알루미나의 비율은 봉지용 아크릴 조성물의 전량에 대해서 60질량% 이상 90질량% 이하의 범위 내인 것이 바람직하다.
열 라디칼 중합 개시제(D)는, 예를 들면 유기 과산화물을 함유한다. 유기 과산화물의 1분간 반감기 온도는 120℃ 이상 195℃ 이하의 범위 내인 것이 바람직하고, 150℃ 이상 190℃ 이하의 범위 내이면 더 바람직하다. 이 경우, 봉지용 아크릴 조성물을 가열 경화시키는 공정에 있어서의 초기 단계에서 범프 전극(31)과 도체 배선(21)의 젖음성을 저해하지 않을 정도로 신속하게 봉지용 아크릴 조성물이 증점됨으로써, 보이드의 생성이 억제된다. 또한, 봉지용 아크릴 조성물의 경화 반응이 충분히 빠르게 진행됨으로써, 반도체 칩(3)과 봉지재(4) 사이의 박리를 억제할 수 있다.
유기 과산화물의 구체예는, t-뷰틸퍼옥시-2-에틸헥실모노카보네이트(1분간 반감기 온도 161.4℃), t-뷰틸퍼옥시벤조에이트(1분간 반감기 온도 166.8℃), t-뷰틸큐밀퍼옥사이드(1분간 반감기 온도 173.3℃), 다이큐밀퍼옥사이드(1분간 반감기 온도 175.2℃), α,α'-다이(t-뷰틸퍼옥시)다이아이소프로필벤젠(1분간 반감기 온도 175.4℃), 2,5-다이메틸-2,5-다이(t-뷰틸퍼옥시)헥세인(1분간 반감기 온도 179.8℃), 다이-t-뷰틸퍼옥사이드(1분간 반감기 온도 185.9℃), 및 2,5-다이메틸-2,5-비스(t-뷰틸퍼옥시)헥신(1분간 반감기 온도 194.3℃)을 포함한다.
열 라디칼 중합 개시제(D)의 비율은 아크릴 화합물(A) 및 폴리페닐렌 에터 수지(B)의 합계량 100질량부에 대해서 0.25질량부 이상 2.0질량부 이하의 범위 내인 것이 바람직하다. 이 경우, 경화물은 양호한 물성을 얻을 수 있다. 이 열 라디칼 중합 개시제(D)의 비율은 0.5질량부 이상 1.5질량부 이하의 범위 내이면 더 바람직하다.
열가소성 수지(E)는, 예를 들면 아크릴 폴리머, 페녹시 수지, 폴리에스터 수지, 폴리에터 수지, 폴리아마이드 수지, 폴리아마이드 이미드 수지, 폴리이미드 수지, 폴리바이닐 뷰틸알 수지, 폴리바이닐 폼알 수지, 폴리하이드록시 폴리에터 수지, 폴리스타이렌 수지, 뷰타다이엔 수지, 아크릴로나이트릴·뷰타다이엔 공중합체, 아크릴로나이트릴·뷰타다이엔·스타이렌 수지 및 스타이렌·뷰타다이엔 공중합체로 이루어지는 군으로부터 선택되는 적어도 1종의 성분을 함유할 수 있다. 열가소성 수지(E)는 특히 아크릴 폴리머를 함유하는 것이 바람직하다. 열가소성 수지(E)의 비율은 봉지용 아크릴 조성물의 고형분량에 대해서 3질량% 이상인 것이 바람직하다.
열가소성 수지(E)는 100℃ 이하의 유리전이온도를 갖는 것이 바람직하다. 이 경우, 시트재(41), 경화물 및 봉지재(4)는 특히 양호한 유연성을 가질 수 있다. 이 유리전이온도는 80℃ 이하이면 특히 바람직하다. 또한, 이 유리전이온도는 40℃ 이상인 것이 바람직하고, 60℃ 이상이면 더 바람직하다.
봉지용 아크릴 조성물은 라디칼 포착제를 함유하는 것이 바람직하다. 봉지용 아크릴 조성물이 라디칼 포착제를 함유하면, 봉지용 아크릴 조성물이 가열되는 것에 의해 봉지용 아크릴 조성물 중에서 라디칼이 발생하더라도, 라디칼 포착제가 라디칼을 포착할 수 있다. 이에 의해, 봉지용 아크릴 조성물 중의 열 라디칼 반응의 진행을 억제할 수 있다. 그 때문에, 봉지용 아크릴 조성물이 가열되어 용융된 경우에, 열 라디칼 반응이 억제된다. 이에 의해, 봉지용 아크릴 조성물의 점도가 낮아져 있는 상태를 길게 유지할 수 있다. 그 때문에, 봉지용 아크릴 조성물로부터 제작되는 시트재(41)를 이용하여 봉지재(4)를 제작할 때에 있어서, 시트재(41)가 가열되어 용융된 경우에, 용융된 시트재(41)의 점도가 낮은 상태를 길게 유지할 수 있다. 그 결과, 미충전, 보이드와 같은 불량이 더욱 생기기 어려워진다. 또한, 시트재(41)가 가열되더라도 곧바로는 경화되지 않게 되기 때문에, 시트재(41)가 반도체 소자와 기재(2) 사이에 배치되기 전부터 시트재(41)가 가열되었다고 하더라도, 불량이 생기기 어려워진다. 그 때문에, 시트재(41)의 취급성이 높아진다. 또한, 봉지용 아크릴 조성물로부터 시트재(41)를 제작하는 일 없이, 봉지용 아크릴 조성물로부터 봉지재(4)를 제작하는 경우에 있어서도, 봉지용 아크릴 조성물을 가열한 경우에 봉지용 아크릴 조성물의 점도가 낮은 상태를 길게 유지할 수 있기 때문에, 불량을 억제할 수 있다.
봉지용 아크릴 조성물이 라디칼 포착제를 함유하는 경우, 봉지용 아크릴 조성물 및 시트재(41)가 가열되면, 상기와 같이 초기에는 열 라디칼 반응의 진행이 억제되기 때문에 곧바로는 경화되지 않지만, 잠시 지나면 급격히 열 라디칼 반응이 진행되기 쉽다. 그러나, 본 실시형태와 같이 봉지용 아크릴 조성물이 폴리페닐렌 에터 수지(B) 및 열가소성 수지(E)를 함유하면, 봉지용 아크릴 조성물 및 시트재(41)의 경화가 급격히 진행되더라도, 경화물 및 봉지재(4)에 크랙이 생기기 어렵게 할 수 있다.
라디칼 포착제의 예는, 나이트록사이드 화합물(F) 및 카보닐싸이오 화합물을 포함한다. 특히, 라디칼 포착제가 나이트록사이드 화합물(F)를 함유하는 것, 즉 봉지용 아크릴 조성물이 나이트록사이드 화합물(F)를 함유하는 것이 바람직하다. 봉지용 아크릴 조성물이 나이트록사이드 화합물(F)를 함유하면, 봉지용 아크릴 조성물을 가열함으로써 용융시킨 경우에, 초기의 열 라디칼 반응의 진행이 적당히 억제되고, 그 결과, 상기의 불량 억제 및 취급성 향상의 효과가 특히 현저해진다.
나이트록사이드 화합물(F)는, 예를 들면, 2,2,6,6-테트라메틸-1-피페리딘옥시 프리 라디칼(TEMPO), 4-아세트아마이도-2,2,6,6-테트라에틸피페리딘-1-옥시 프리 라디칼, 4-아미노-2,2,6,6-테트라메틸피페리딘-1-옥시 프리 라디칼, 4-카복시-2,2,6,6-테트라메틸피페리딘-1-옥시 프리 라디칼, 4-옥소-2,2,6,6-테트라메틸피페리딘-1-옥시 프리 라디칼, 4-메타크릴로일옥시-2,2,6,6-테트라메틸피페리딘-1-옥시 프리 라디칼 및 [[N,N'-[아다만테인-2-일리덴비스(1,4-페닐렌)]비스(tert-뷰틸아민)]-N,N'-다이일비스옥시] 라디칼로 이루어지는 군으로부터 선택되는 적어도 1종의 성분을 함유할 수 있다.
나이트록사이드 화합물(F)의 비율은 열 라디칼 중합 개시제(D)에 대해서 2.5질량% 이상 20질량% 이하의 범위 내인 것이 바람직하다. 이 나이트록사이드 화합물(F)의 비율이 2.5질량% 이상이면, 시트재(41) 또는 봉지용 아크릴 조성물이 가열된 경우에, 점도가 낮은 상태를 충분히 길게 유지할 수 있다. 또한, 이 나이트록사이드 화합물(F)의 비율이 20질량% 이하이면, 봉지재(4)가 취성이 되는 것이 억제된다. 이 나이트록사이드 화합물(F)의 비율은 5질량% 이상 10질량% 이하의 범위 내이면 특히 바람직하다.
봉지용 아크릴 조성물은 플럭스를 함유해도 된다. 플럭스의 예는 유기산을 포함한다. 봉지용 아크릴 조성물이 유기산을 함유하는 경우, 유기산의 작용에 의해, 리플로 시에 범프 전극(31)의 표면의 산화막이 제거되고, 반도체 칩(3)과 기재(2) 사이의 양호한 접속 신뢰성이 확보된다. 유기산은, 예를 들면, 세바스산, 아비에트산, 글루타르산, 석신산, 말론산, 옥살산, 아디프산, 피멜산, 수베르산, 아젤라산, 다이글라이콜산, 싸이오다이글라이콜산, 프탈산, 아이소프탈산, 테레프탈산, 프로페인트라이카복실산, 시트르산, 벤조산 및 타타르산으로 이루어지는 군으로부터 선택되는 1종 이상의 화합물을 함유할 수 있다. 유기산의 비율은 봉지용 아크릴 조성물의 고형분량에 대해서 0.1질량% 이상 20질량% 이하의 범위 내인 것이 바람직하고, 0.1질량% 이상 10질량% 이하의 범위 내이면 보다 바람직하다.
봉지용 아크릴 조성물은 용제를 함유해도 된다. 용제는, 예를 들면 메탄올, 에탄올, 에틸렌 글라이콜 모노메틸 에터, 에틸렌 글라이콜 모노에틸 에터, 에틸렌 글라이콜 모노뷰틸 에터, 메틸 에틸 케톤, 아세톤, 아이소프로필 아세톤, 톨루엔 및 자일렌으로 이루어지는 군으로부터 선택되는 적어도 1종의 성분을 함유한다. 용제의 양은 봉지용 아크릴 조성물이 적당한 점도를 갖도록 적절히 설정된다.
봉지용 아크릴 조성물은, 본 실시형태의 효과를 해치지 않는 범위 내에서, 상기 성분 이외의 첨가제를 함유해도 된다. 첨가제의 예는, 실레인 커플링제, 소포제, 레벨링제, 저응력제 및 안료를 포함한다.
봉지용 아크릴 조성물은 말레산 변성 폴리뷰타다이엔을 함유해도 된다. 봉지용 아크릴 조성물이 말레산 변성 폴리뷰타다이엔을 함유하면, 봉지재(4)와 기재(2)의 밀착성을 특히 향상시킬 수 있다. 말레산 변성 폴리뷰타다이엔의 비율은 아크릴 화합물(A)에 대해서 10질량% 이상 30질량% 이하의 범위 내인 것이 바람직하다.
봉지용 아크릴 조성물은, 예를 들면 다음의 방법으로 조제된다.
우선 봉지용 아크릴 조성물의 무기 충전재(C) 이외의 성분을 동시에 또는 순차적으로 배합함으로써, 혼합물을 얻는다. 이 혼합물을, 필요에 따라서 가열 처리나 냉각 처리를 행하면서 교반하여 혼합한다. 다음으로, 이 혼합물에 무기 충전재(C)를 가한다. 다음으로, 이 혼합물을, 필요에 따라서 가열 처리나 냉각 처리를 행하면서, 재차 교반하여 혼합한다. 이에 의해, 봉지용 아크릴 조성물을 얻을 수 있다. 혼합물의 교반을 위해서는, 예를 들면 디스퍼, 플래너터리 믹서, 볼 밀, 3본 롤, 비드 밀 등을 필요에 따라 조합하여 이용할 수 있다.
봉지용 아크릴 조성물로부터 시트재(41)를 제작할 수 있다. 시트재(41) 및 이것을 구비하는 적층 시트(9)에 대하여 도 2를 참조해서 상세하게 설명한다.
시트재(41)는 봉지용 아크릴 조성물의 건조물 또는 반경화물이다. 한편, 봉지용 아크릴 조성물의 건조물이란, 봉지용 아크릴 조성물로부터 용제 등의 휘발 성분이 제거됨으로써 얻어지는 것이며, 완전히는 경화되어 있지 않은 상태에 있다. 봉지용 아크릴 조성물의 반경화물이란, 봉지용 아크릴 조성물이 경화 반응에 의해 어느 정도 경화됨으로써 얻어지는 것이며, 완전히는 경화되어 있지 않은 상태에 있다.
시트재(41)를 제작하는 경우, 예를 들면 우선 봉지용 아크릴 조성물과 지지 시트(8)를 준비한다. 지지 시트(8)는, 예를 들면 폴리에틸렌 테레프탈레이트와 같은 적절한 플라스틱 시트(81)이다.
지지 시트(8)는, 플라스틱 시트(81)와, 이 플라스틱 시트(81)와 겹쳐 있는 점착층(82)을 구비해도 된다. 점착층(82)은 적당한 점착력을 갖는 층이고, 지지 시트(8)를 적절한 대(10)(도 3a 참조)에 고정하기 위해서 이용할 수 있다. 점착층(82)은 반응 경화성을 가져도 된다. 그 경우, 지지 시트(8)를 적절한 대(10) 상에 배치하고 나서 점착층(82)을 경화시킴으로써, 지지 시트(8)를 대(10)에 강고히 고정할 수 있다. 점착층(82)은, 예를 들면 아크릴계 수지, 합성 고무, 천연 고무, 폴리이미드 수지 등으로부터 제작할 수 있다.
지지 시트(8)의 일면 상에, 봉지용 아크릴 조성물을 도포한다. 지지 시트(8)가 플라스틱 시트(81)와 점착층(82)을 구비하는 경우는, 플라스틱 시트(81)의 점착층(82)과는 반대측의 면 상에, 봉지용 아크릴 조성물을 도포한다. 본 실시형태에서는, 봉지용 아크릴 조성물을 도포함으로써, 용이하게 시트상으로 성형할 수 있다. 계속해서, 지지 시트(8) 상에서 봉지용 아크릴 조성물을 가열함으로써 건조시키거나, 혹은 반경화시킨다. 이때의 봉지용 아크릴 조성물의 가열 조건은, 예를 들면 가열 온도 80℃ 이상 120℃ 이하의 범위 내, 가열 시간 5분 이상 30분 이하의 범위 내인 것이 바람직하다. 이에 의해, 지지 시트(8) 상에서 시트재(41)를 제작할 수 있음과 함께, 시트재(41)와 이것을 지지하는 지지 시트(8)를 구비하는 적층 시트(9)가 얻어진다. 본 실시형태에서는, 봉지용 아크릴 조성물이 폴리페닐렌 에터 수지(B)를 함유하기 때문에, 봉지용 아크릴 조성물을 시트상으로 성형하기 쉽고, 그 때문에 시트재(41)를 용이하게 제작할 수 있다.
시트재(41)의 두께는, 예를 들면 10μm 이상 50μm 이하의 범위 내이지만, 이것에 제한되지 않고, 반도체 장치(1)에 있어서의 봉지재(4)의 두께에 따른 적절한 값이면 된다.
시트재(41)의 25℃에서의 인장 탄성률은 25MPa 이상 1800MPa 이하의 범위 내인 것이 바람직하다. 환언하면, 봉지용 아크릴 조성물은 그 건조물 또는 반경화물이 25MPa 이상 1800MPa 이하의 범위 내의 25℃에서의 인장 탄성률을 갖는 것이 바람직하다. 이 경우, 시트재(41)는 적당한 유연성을 갖고, 특히 절단되는 경우의 가공성이 양호하다. 인장 탄성률이 1800MPa 이하이면, 시트재(41)를 절단할 때에, 치핑이 생기기 어려워진다. 또한, 인장 탄성률이 25MPa 이상이면, 시트재(41)에 있어서의 절단에 의해 생기는 단면의 변형이 억제된다. 시트재(41)의 인장 탄성률은 100MPa 이상 1000MPa 이하의 범위 내이면 보다 바람직하고, 200MPa 이상 500MPa 이하의 범위 내이면 더 바람직하다. 이와 같은 시트재(41)의 인장 탄성률은, 본 실시형태와 같이 봉지용 아크릴 조성물에 폴리페닐렌 에터 수지(B) 및 열가소성 수지(E)를 함유시킨다면, 봉지용 아크릴 조성물의 조성을 적절히 조정함으로써 용이하게 달성 가능하다. 한편, 시트재(41)의 인장 탄성률은, 세이코인스트루먼츠 주식회사제의 형번 DMS6100을 이용하여, 인장력 98mN, 주파수 10Hz, 온도 프로그램 25℃∼150℃로 5℃/min의 조건에서 측정된다.
적층 시트(9)는, 도 2에 나타내는 바와 같이, 시트재(41)를 피복하는 보호 필름(83)을 추가로 구비해도 된다. 보호 필름(83)의 재질은 특별히 제한되지 않는다. 또한, 지지 시트(8)가 점착층(82)을 구비하는 경우, 도 2에 나타내는 바와 같이, 적층 시트(9)는 점착층(82)을 피복하는 피복 시트(84)를 추가로 구비해도 된다. 피복 시트(84)의 재질도 특별히 제한되지 않는다.
봉지용 아크릴 조성물 또는 시트재(41)를 열경화시킴으로써, 경화물이 얻어진다. 경화물은 전술한 대로 높은 내열성 및 내습성을 가질 수 있다.
본 실시형태에서는, 경화물이 150℃ 이상의 유리전이온도를 갖는 것이 바람직하다. 그 경우, 경화물은 특히 높은 내열성을 가질 수 있고, 그 때문에, 경화물로 이루어지는 봉지재(4)를 구비하는 반도체 장치(1)는 높은 내열신뢰성을 가질 수 있다. 경화물이 170℃ 이상의 유리전이온도를 가진다면, 보다 바람직하다. 이와 같은 유리전이온도는, 본 실시형태와 같이 봉지용 아크릴 조성물에 폴리페닐렌 에터 수지(B)를 함유시킨다면, 봉지용 아크릴 조성물의 조성을 적절히 조정함으로써 용이하게 달성 가능하다.
봉지용 아크릴 조성물 및 시트재(41)는 언더필로서 적합하다. 봉지용 아크릴 조성물 또는 시트재(41)를 이용한 선공급 방식의 언더필링에 의해 기재(2)와 반도체 칩(3) 사이의 극간을 봉지함으로써, 반도체 장치(1)를 제작할 수 있다.
반도체 장치(1)의 제조 방법의 예를 도 3a 내지 도 3c 및 도 4a 내지 도 4d를 참조하여 설명한다.
우선, 적층 시트(9), 기재(2) 및 반도체 웨이퍼(32)를 준비한다.
기재(2)는, 예를 들면 마더 기판, 패키지 기판 또는 인터포저 기판이다. 예를 들면 기재(2)는, 유리 에폭시제, 폴리이미드제, 폴리에스터제, 세라믹제 등의 절연 기판과, 그 표면 상에 형성된 구리 등의 도전성의 도체 배선(21)을 구비한다.
반도체 웨이퍼(32)는, 예를 들면 실리콘 웨이퍼이다. 반도체 웨이퍼(32)에는, 포트리소그래피법과 같은 적절한 방법으로 회로를 형성한다. 반도체 웨이퍼(32)의 하나의 면 상에는, 회로에 접속되어 있는 범프 전극(31)을 설치한다.
본 실시형태에서는, 반도체 웨이퍼(32)에 있어서의 범프 전극(31)이 땜납 범프(6)를 구비한다. 한편, 범프 전극(31)이 아니라 기재(2)에 있어서의 도체 배선(21)이 땜납 범프(6)를 구비해도 되고, 범프 전극(31)과 도체 배선(21)의 각각이 땜납 범프(6)를 구비해도 된다. 즉, 반도체 웨이퍼(32)에 있어서의 범프 전극(31)과 기재(2)에 있어서의 도체 배선(21) 중, 적어도 한쪽이 땜납 범프(6)를 구비하면 된다. 땜납 범프(6)는, 바람직하게는 Sn-3.5Ag(융점 221℃), Sn-2.5Ag-0.5Cu-1Bi(융점 214℃), Sn-0.7Cu(융점 227℃), Sn-3Ag-0.5Cu(융점 217℃) 등의, 융점 210℃ 이상의 납 프리 땜납재이다.
다음으로, 반도체 웨이퍼(32)에 있어서의 범프 전극(31)이 있는 면에, 적층 시트(9)에 있어서의 시트재(41)를 겹친다. 이때, 적층 시트(9)에 있어서의 시트재(41)로부터 보호 필름(83)을 벗기고 나서, 지지 시트(8)에 겹친 상태의 시트재(41)를 반도체 웨이퍼(32)에 있어서의 범프 전극(31)이 있는 면에 겹친다.
다음으로, 반도체 웨이퍼(32)를 시트재(41)와 함께 절단함으로써 다이싱한다. 이때, 예를 들면 지지 시트(8)에 있어서의 점착층(82)으로부터 피복 시트(84)를 벗기고 나서, 점착층(82)을 대(10) 상에 배치하고, 필요에 따라서 점착층(82)을 더 경화시킨다. 이에 의해, 도 3a에 나타내는 바와 같이, 시트재(41)가 지지 시트(8)에 겹친 상태로 지지 시트(8)를 대(10)에 고정한다.
이 상태에서, 도 3b에 나타내는 바와 같이, 반도체 웨이퍼(32)를 시트재(41)와 함께 절단한다. 이에 의해, 반도체 웨이퍼(32)로부터 잘라내진 반도체 칩(3)과, 시트재(41)로부터 잘라내진 개편 시트(42)를 구비하는 부재(이하, 칩 부재(7)라고 함)를 제작한다. 이 칩 부재(7)를 지지 시트(8)로부터 떼어낸다. 도 3c에 나타내는 바와 같이, 칩 부재(7)에 있어서의 반도체 칩(3)은 범프 전극(31)을 구비하고, 반도체 칩(3)에 있어서의 범프 전극(31)이 있는 면에 개편 시트(42)가 겹쳐 있다.
다음으로, 기재(2)에 반도체 칩(3)을 페이스 다운으로 실장한다. 본 실시형태에서는, 본딩 헤드(51)와 스테이지(52)를 구비하는 플립 칩 본더(50)를 이용하여, 다음과 같이 해서 실장을 행한다.
도 4a에 나타내는 바와 같이, 기재(2)를 스테이지(52)에 지지시킴과 함께, 칩 부재(7)의 반도체 칩(3)을 본딩 헤드(51)로 유지시킨다. 이 상태에서, 도 4b에 나타내는 바와 같이 본딩 헤드(51)를 스테이지(52)를 향하여 이동시킨다. 이에 의해, 기재(2) 상에 반도체 칩(3)을 배치한다. 이때, 반도체 칩(3)에 있어서의 범프 전극(31)과 기재(2)에 있어서의 도체 배선(21)이 겹치도록, 반도체 칩(3)과 기재(2)를 위치 맞춤한다.
이 상태에서, 본딩 헤드(51)와 스테이지(52)를 통해서 반도체 칩(3) 및 기재(2)를 가열하는 것에 의해, 땜납 범프(6) 및 개편 시트(42)를 가열한다. 가열 온도는 땜납 범프(6)의 조성 및 봉지용 아크릴 조성물의 조성에 따라 적절히 설정되지만, 예를 들면 최고 가열 온도가 180℃ 이상 300℃ 이하의 범위 내이다. 이와 같이, 땜납 범프(6) 및 개편 시트(42)를 가열하면, 땜납 범프(6)가 융해됨으로써, 범프 전극(31)과 도체 배선(21)이 전기적으로 접속된다. 또한, 개편 시트(42)가 용융되고 나서 열경화됨으로써 도 4c에 나타내는 바와 같이 봉지재(4)가 형성되고, 이에 의해, 반도체 칩(3)과 기재(2) 사이가 봉지재(4)로 봉지된다. 이때, 본 실시형태에서는 시트재(41)는 낮은 최저 용융 점도를 갖기 때문에, 용융된 개편 시트(42)는 높은 유동성을 갖는다. 또, 봉지용 아크릴 조성물이 라디칼 포착제, 특히 나이트록사이드 화합물(F)를 함유하는 경우에는, 용융된 개편 시트(42)의 점도가 낮은 상태를 길게 유지할 수 있다. 그 때문에, 본 실시형태에서는, 봉지재(4)에는 미충전, 보이드 발생과 같은 불량이 생기기 어렵다.
계속해서 도 4d에 나타내는 바와 같이 본딩 헤드(51)를 상방으로 이동시켜 반도체 칩(3)으로부터 떼어 놓는다.
이상과 같이 기재(2)에 반도체 칩(3)이 실장됨으로써, 도 1에 나타내는 반도체 장치(1)가 얻어진다.
이와 같이 해서 반도체 장치(1)를 제조한 후, 동일한 플립 칩 본더(50)를 이용하여, 계속해서 다른 반도체 장치(1)를 제조할 수도 있다. 이 경우, 본딩 헤드(51)의 온도가 높은 상태에서 다른 반도체 장치(1)를 위한 칩 부재(7)의 반도체 칩(3)을 본딩 헤드(51)에 지지시키면, 개편 시트(42)를 반도체 칩(3)과 기재(2) 사이에 배치하기 전에 개편 시트(42)가 가열되어 경화되어 버릴 우려가 있다. 그 때문에, 본딩 헤드(51)를 냉각하고 나서 칩 부재(7)의 반도체 칩(3)을 본딩 헤드(51)에 지지시키는 것이 바람직하다. 이때, 본딩 헤드(51)의 냉각에 시간을 들이면, 반도체 장치(1)의 제조 효율이 저하되어 버린다. 그러나, 본 실시형태에서는, 봉지용 아크릴 조성물이 라디칼 포착제, 특히 나이트록사이드 화합물(F)를 함유하는 경우에는, 개편 시트(42)가 가열되더라도 곧바로는 경화되지 않기 때문에, 본딩 헤드(51)의 온도가 어느 정도 높더라도, 개편 시트(42)가 경화되지 않은 상태에서, 개편 시트(42)를 반도체 칩(3)과 기재(2) 사이에 배치할 수 있다. 그 때문에, 본딩 헤드(51)의 냉각에 필요로 하는 시간을 삭감하여, 반도체 장치(1)의 제조 효율을 향상시킬 수 있다.
이상과 같이 해서 얻어지는 반도체 장치(1)에 있어서는, 봉지재(4)에 있어서의 미충전, 보이드와 같은 불량이 억제되어 있다. 또한, 봉지재(4)는 적당한 유연성을 갖기 때문에, 봉지재(4)의 크랙 등의 불량이 억제된다. 또한, 봉지재(4)는 양호한 내열성 및 내습성을 가질 수 있기 때문에, 반도체 장치(1)는 고온 고습하에서의 양호한 신뢰성을 가질 수 있다.
실시예
1. 실시예 1∼8 및 비교예 1∼4의 조제
봉지용 아크릴 조성물인 실시예 1∼8 및 비교예 1∼4를 다음과 같이 조제했다.
우선 표 1의 조성의 란에 나타내는 성분을 준비했다. 이들 성분 중, 우선 아크릴 화합물을 칭량하고 나서 이들을 디스퍼로 교반 혼합하고, 계속해서 이 아크릴 화합물의 혼합물에 변성 PPE 및 무기 충전재 이외의 성분을 가하고 혼합함으로써, 제 1 혼합액을 조제했다. 또한, 변성 PPE를 메틸 에틸 케톤에 용해시킴으로써, 제 2 혼합액을 조제했다. 제 2 혼합액에 제 1 혼합액과 무기 충전재를 가하고 나서, 이들을 디스퍼로 교반하고, 계속해서 비드 밀로 혼합함으로써 무기 충전재를 분산시켰다. 이에 의해, 봉지용 아크릴 조성물을 조제했다. 봉지용 아크릴 조성물 중의 메틸 에틸 케톤의 농도는 30질량% 이상 50질량% 이하의 범위 내가 되도록 했다.
한편, 표 중의 조성의 란에 나타내는 성분의 상세는 다음과 같다.
·아크릴 화합물 1: 에톡시화 비스페놀 A 다이메타크릴레이트, 신나카무라화학공업사제, 품번 BPE-100.
·아크릴 화합물 2: 트라이사이클로데케인 다이메탄올 다이아크릴레이트, 신나카무라화학공업사제, 품번 A-DCP.
·아크릴 화합물 3: 트라이메틸올프로페인 트라이아크릴레이트, 신나카무라화학공업사제, 품번 A-TMPT.
·아크릴 화합물 4: 비스페놀 A형 에폭시 아크릴레이트, 쇼와고분자사제, 품번 VR-77.
·변성 폴리뷰타다이엔: 말레산 변성 폴리뷰타다이엔, 크레이 밸리사제, 품명 Ricobond 1756.
·변성 PPE 1: 상기 식(3)으로 표시되는 구조를 갖고, 식(3) 중의 X가 상기 식(1)로 표시되는 구조를 갖는 기(R은 메틸기)인, 변성 폴리페닐렌 에터 수지, SABIC사제, 품번 SA9000.
·변성 PPE 2: 다음의 방법으로 합성된, 상기 식(3)으로 표시되는 구조를 갖고, 식(3) 중의 X가 상기 식(2)로 표시되는 구조를 갖는 기인, 변성 폴리페닐렌 에터 수지.
(변성 PPE 2의 합성 방법)
온도 조절기, 교반 장치, 냉각 설비 및 적하 깔때기가 장착된 용량 1리터의 3구 플라스크 내에, 폴리페닐렌 에터(SABIC 이노베이티브 플라스틱스사제, 품번 SA90, 고유 점도 0.083dl/g, 말단의 수산기 수 평균 1.9개, 수 평균 분자량 2000) 200g, p-클로로메틸스타이렌과 m-클로로메틸스타이렌의 질량비 50:50의 혼합물(도쿄화성공업 주식회사제, 품명 클로로메틸스타이렌: CMS) 30g, 상간 이동 촉매(테트라-n-뷰틸암모늄 브로마이드) 1.227g 및 톨루엔 400g을 넣고, 이들을 교반하면서 75℃까지 서서히 가열했다. 다음으로, 3구 플라스크 내에, 알칼리 금속 수산화물 수용액(수산화 나트륨 20g과 물 20g의 혼합물)을 20분간에 걸쳐, 적하했다. 다음으로, 3구 플라스크의 내용물을 75℃에서 4시간 교반했다. 다음으로, 3구 플라스크의 내용물을 10질량%의 염산으로 중화하고 나서, 3구 플라스크 내에 다량의 메탄올을 넣음으로써, 침전물을 석출시켰다. 3구 플라스크의 내용물을 여과함으로써 침전물을 분리하고, 이것을 메탄올과 물의 질량비 80:20의 혼합액으로 3회 세정하고 나서, 감압하, 80℃에서 3시간 건조시킴으로써, 변성 폴리페닐렌 에터 수지를 얻었다. 생성물을 1H-NMR(400MHz, CDCl3, TMS)로 분석한 결과, 5∼7ppm에서 에텐일벤질에서 유래하는 피크가 확인되었다. 이에 의해, 생성물이 탄소-탄소 이중 결합을 갖는 치환기를 말단에 갖는 변성 폴리페닐렌 에터 수지인 것을 확인할 수 있었다. 구체적으로는, 생성물이 에텐일벤질화된 폴리페닐렌 에터인 것을 확인할 수 있었다. 겔 퍼미에이션 크로마토그래피로 폴리페닐렌 에터 수지의 분자량 분포를 측정하고, 그 결과로부터 산출한 수 평균 분자량은 2300이었다.
·아크릴 폴리머 1: 메틸 메타크릴레이트, n-뷰틸 메타크릴레이트 공중합체, 에보닉사제, 품명 DYNACOLL AC2740, 유리전이온도 80℃.
·아크릴 폴리머 2: 메틸 메타크릴레이트, n-뷰틸 메타크릴레이트 공중합체, 에보닉사제, 품명 DEGALAN P-24, 유리전이온도 40℃.
·무기 충전재 1: 평균 입경 100nm의 실리카 분말, 주식회사 도쿠야마제, 품번 SSP-01M.
·무기 충전재 2: 평균 입경 0.7μm의 알루미나 분말, 아드마텍스사제, 품번 AE2050-SML.
·실레인 커플링제: 폴리머형 커플링제, 신에쓰화학공업 주식회사제, 품번 X-12-1050.
·열 라디칼 중합 개시제: 다이큐밀 퍼옥사이드, 니치유 주식회사제, 품명 퍼큐밀 D.
·플럭스: 세바스산.
·나이트록사이드 화합물: 2,2,6,6-테트라메틸-1-피페리딘옥시 프리 라디칼, 도쿄화성공업 주식회사제.
2. 평가 시험
봉지용 아크릴 조성물에 대해, 다음의 평가 시험을 행했다. 이들 평가 시험의 결과는 표 1에 나타낸다.
한편, 비교예 4의 봉지용 아크릴 조성물로부터 시트재를 제작하려고 해도, 액상인 그대로 시트상이 되지 않았기 때문에, 비교예 4에 대해서는 평가를 행할 수 없었다.
(1) 인장 탄성률 평가
지지 시트로서 폴리에틸렌 테레프탈레이트제 필름을 준비했다. 이 지지 시트에 봉지용 아크릴 조성물을, 바 코터를 이용하여 습윤 막 두께 100μm가 되도록 성막하고, 80℃, 30분간의 조건에서 가열했다. 이에 의해, 지지 시트 상에 두께 50μm의 시트재를 제작했다. 복수매의 시트재를 적층하고, 진공 라미네이터로 압축 성형하고, 계속해서 커팅함으로써, 평면시 8mm×50mm, 두께 800mm 치수의 샘플(미경화: B 스테이지)을 제작했다.
이 샘플의 인장 탄성률을, 세이코인스트루먼츠 주식회사제의 형번 DMS6100을 이용하여, 인장력 98mN, 주파수 10Hz, 온도 프로그램 25℃∼150℃로 5℃/min의 조건에서 측정했다.
(2) 열팽창 계수 평가 및 유리전이온도 평가
지지 시트로서 폴리에틸렌 테레프탈레이트제 필름을 준비했다. 이 지지 시트에 봉지용 아크릴 조성물을, 바 코터를 이용하여 습윤 막 두께 100μm가 되도록 성막하고, 80℃, 30분간의 조건에서 가열했다. 이에 의해, 지지 시트 상에 두께 50μm의 시트재를 제작했다. 복수매의 시트재를 적층하고, 진공 라미네이터로 압축 성형하고, 오븐에서 150℃, 2시간의 조건에서 가열함으로써 경화시키고, 계속해서 커팅함으로써, 평면시 4mm×40mm, 두께 800mm 치수의 샘플을 제작했다.
이 샘플의 열팽창 계수 및 유리전이온도를, 세이코인스트루먼츠 주식회사제의 TMA(열기계 분석) 장치(형번 SS7100)를 이용하여, 인장력 49mN, 온도 프로그램 30℃∼300℃로 5℃/min의 조건에서 측정했다. 한편, 열팽창 계수 α1은 30∼60℃의 범위 내에서의 측정 결과로부터 산출한 값이고, 열팽창 계수 α2는 190∼220℃의 범위 내에서의 측정 결과로부터 산출한 값이다.
(3) 다이싱성 평가
지지 시트로서 폴리에틸렌 테레프탈레이트제 필름을 준비했다. 이 지지 시트에 봉지용 아크릴 조성물을, 바 코터를 이용하여 습윤 막 두께 100μm가 되도록 성막하고, 80℃, 30분간의 조건에서 가열했다. 이에 의해, 지지 시트 상에 두께 50μm의 시트재를 제작했다. 이 시트재를 두께 100μm의 실리콘 웨이퍼에 겹치고 나서 다이싱 프레임에 고정하고, 디스코사제 다이싱 소(제품명: DFD6341)를 이용하여 시트재를 실리콘 웨이퍼와 함께 절단함으로써 다이싱하여, 평면시 7.3mm×7.3mm의 샘플을 잘라냈다. 샘플을 세정하고 나서 수분을 휘산시켰다. 이 샘플을 현미경으로 관찰했다. 그 결과, 크랙이 확인되지 않는 경우를 「A」, 크랙이 확인되는 경우를 「C」로 평가했다.
(4) 성막성 평가
지지 시트로서 폴리에틸렌 테레프탈레이트제 필름을 준비했다. 이 지지 시트에 봉지용 아크릴 조성물을, 바 코터를 이용하여 습윤 막 두께 100μm가 되도록 성막하고, 80℃, 30분간의 조건에서 가열했다. 이에 의해, 지지 시트 상에 두께 50μm의 시트재를 제작했다.
이 결과, 성막 가능한 경우를 「A」, 성막은 가능하지만 현미경 관찰에서 크랙이 확인되는 경우를 「B」, 성막할 수 없고 유동성이 남아 있는 경우를 「C」로 평가했다.
(5) 실장 후 크랙 평가
봉지용 아크릴 조성물을 이용하여, 다음과 같이 해서 반도체 장치(1)를 제작했다.
기재로서 WALTS사제의 Walts TEG IP80(10mm×10mm×300μm)을 준비했다.
반도체 웨이퍼로서 WALTS사제의 Walts TEG CC80(7.3mm×7.3mm×100μm)을 준비했다. 한편, 반도체 웨이퍼는 높이 30μm의 Cu 필러와 그 위의 높이 15μm의 땜납 범프를 각각 갖는 1048개의 범프 전극을 구비하고, 이웃하는 땜납 범프간의 피치는 80μm이다.
또한, 지지 시트로서 폴리에틸렌 테레프탈레이트제 필름을 준비했다. 이 지지 시트에 봉지용 아크릴 조성물을, 바 코터를 이용하여 습윤 막 두께 100μm가 되도록 성막하고, 80℃, 30분간의 조건에서 가열했다. 이에 의해, 지지 시트 상에 두께 45∼55μm의 시트재를 제작했다.
반도체 웨이퍼에 시트재를 겹치고 나서, 다이싱 프레임에 고정하고, 디스코사제 다이싱 소(제품명: DFD6341)를 이용하여 시트재를 반도체 웨이퍼와 함께 절단함으로써, 반도체 칩과 개편 시트를 구비하는 7.3mm×7.3mm×100μm 치수의 칩 부재를 잘라냈다.
플립 칩 본더로서, 도레이 엔지니어링 주식회사제의 형번 FC3000S를 이용하여, 이 플립 칩 본더의 스테이지를 150℃로 가열한 상태에서, 이 스테이지 상에 기재를 고정했다. 칩 부재를 플립 칩 본더의 본딩 헤드로 유지시키고, 본딩 헤드를 100℃로 가열한 상태에서 본딩 헤드를 스테이지에 접근시켜, 반도체 칩의 범프 전극과 기재의 도체 배선을 위치 맞춤하면서, 기재 상에 칩 부재에 있어서의 개편 시트를 겹쳤다. 이 상태에서, 반도체 칩에 100N의 하중을 걸면서 반도체 칩을 기재에 2초간 강압했다. 계속해서, 본딩 헤드의 온도를 1.0초간에 걸쳐 260℃의 최고 도달 온도까지 상승시켰다. 계속해서, 본딩 헤드의 온도를 최고 도달 온도로 2초간 유지하고 나서, 본딩 헤드에 의한 반도체 칩의 유지를 해제하고, 본딩 헤드를 스테이지로부터 떼어 놓았다. 반도체 칩을 기재 상에 배치하고 나서 본딩 헤드를 스테이지로부터 떼어 놓을 때까지의 시간을 약 4초로 했다.
이에 의해, 시험용의 반도체 장치를 얻었다. 이 반도체 장치에 있어서의 봉지재에서의 크랙의 유무를, IR(Infra Red) 현미경을 이용하여 확인했다. 그 결과, 크랙이 확인되지 않는 경우를 「A」, 크랙이 확인되는 경우를 「C」로 평가했다.
Figure 112019010794083-pct00010
본 개시의 봉지용 아크릴 조성물, 시트재, 적층 시트, 경화물, 반도체 장치는 여러 가지의 전자 디바이스에 이용할 수 있다.
1: 반도체 장치
2: 기재
21: 도체 배선
3: 반도체 칩
31: 범프 전극
32: 반도체 웨이퍼
4: 봉지재
41: 시트재
42: 개편 시트
7: 부재(칩 부재)
8: 지지 시트
9: 적층 시트

Claims (13)

  1. 아크릴 화합물과,
    라디칼 중합성을 갖는 치환기를 말단에 갖는 폴리페닐렌 에터 수지와,
    무기 충전재와,
    열 라디칼 중합 개시제와,
    열가소성 수지를 함유하는,
    봉지용 아크릴 조성물.
  2. 제 1 항에 있어서,
    나이트록사이드 화합물을 추가로 함유하는,
    봉지용 아크릴 조성물.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 치환기는 탄소-탄소 이중 결합을 갖는,
    봉지용 아크릴 조성물.
  4. 제 3 항에 있어서,
    상기 치환기는 하기 식(1)로 표시되는 구조를 갖는,
    봉지용 아크릴 조성물:
    Figure 112019010794083-pct00011

    식(1)에 있어서, R은 수소 또는 알킬기이다.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 열가소성 수지는 100℃ 이하의 유리전이온도를 갖는,
    봉지용 아크릴 조성물.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 무기 충전재의 비율은 상기 봉지용 아크릴 조성물의 고형분량에 대해서 45질량% 이상 90질량% 이하의 범위 내인,
    봉지용 아크릴 조성물.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 열가소성 수지의 비율은 상기 봉지용 아크릴 조성물의 고형분량에 대해서 3질량% 이상인,
    봉지용 아크릴 조성물.
  8. 제 1 항 또는 제 2 항에 기재된 봉지용 아크릴 조성물의 건조물 또는 반경화물인,
    시트재.
  9. 제 8 항에 있어서,
    25MPa 이상 1800MPa 이하의 범위 내의 25℃에서의 인장 탄성률을 갖는,
    시트재.
  10. 제 8 항에 기재된 시트재와,
    상기 시트재를 지지하는 지지 시트를 구비하는,
    적층 시트.
  11. 제 1 항 또는 제 2 항에 기재된 봉지용 아크릴 조성물을, 또는 제 1 항 또는 제 2 항에 기재된 봉지용 아크릴 조성물의 건조물 또는 반경화물인 시트재를, 열경화시켜 얻어지는,
    경화물.
  12. 기재와,
    상기 기재에 페이스 다운으로 실장되어 있는 반도체 칩과,
    상기 기재와 상기 반도체 칩 사이의 극간을 봉지하는 봉지재를 구비하고,
    상기 봉지재가 제 11 항에 기재된 경화물로 이루어지는,
    반도체 장치.
  13. 범프 전극을 구비하는 반도체 웨이퍼의 상기 범프 전극이 있는 면에, 제 8 항에 기재된 시트재를 겹치고,
    상기 반도체 웨이퍼를 상기 시트재와 함께 절단함으로써, 상기 반도체 웨이퍼로부터 잘라내진 반도체 칩과, 상기 시트재로부터 잘라내진 개편 시트를 구비하는 부재를 제작하고,
    도체 배선을 구비하는 기재의 상기 도체 배선이 있는 면에 상기 개편 시트를 겹침으로써, 상기 기재, 상기 개편 시트 및 상기 반도체 칩을 이 순서로 적층하고,
    상기 개편 시트를 가열함으로써, 상기 개편 시트를 용융시키고 나서 경화시켜 봉지재를 제작함과 함께 상기 범프 전극과 상기 도체 배선을 전기적으로 접속하는 것을 포함하는,
    반도체 장치의 제조 방법.
KR1020197003064A 2016-08-10 2017-07-21 봉지용 아크릴 조성물, 시트재, 적층 시트, 경화물, 반도체 장치 및 반도체 장치의 제조 방법 KR102321555B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016157835 2016-08-10
JPJP-P-2016-157835 2016-08-10
PCT/JP2017/026418 WO2018030113A1 (ja) 2016-08-10 2017-07-21 封止用アクリル組成物、シート材、積層シート、硬化物、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20190039104A KR20190039104A (ko) 2019-04-10
KR102321555B1 true KR102321555B1 (ko) 2021-11-03

Family

ID=61161977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197003064A KR102321555B1 (ko) 2016-08-10 2017-07-21 봉지용 아크릴 조성물, 시트재, 적층 시트, 경화물, 반도체 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US10703939B2 (ko)
JP (1) JP6778902B2 (ko)
KR (1) KR102321555B1 (ko)
CN (1) CN109564903B (ko)
DE (1) DE112017003987T5 (ko)
WO (1) WO2018030113A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108770358A (zh) 2015-12-31 2018-11-06 聚合物胶粘剂密封胶系统公司 用于具有密度改性剂的柔性密封剂的系统和方法
US10870756B2 (en) * 2016-08-10 2020-12-22 Panasonic Intellectual Property Management Co., Ltd. Acrylic composition for encapsulation, sheet material, laminated sheet, cured object, semiconductor device, and process for producing semiconductor device
US11195769B2 (en) 2017-03-07 2021-12-07 Panasonic Intellectual Property Management Co., Ltd. Thermosetting composition for use as underfill material, and semiconductor device
WO2019163861A1 (ja) * 2018-02-21 2019-08-29 パナソニックＩｐマネジメント株式会社 封止用樹脂組成物、積層シート、硬化物、半導体装置及び半導体装置の製造方法
WO2019181592A1 (ja) * 2018-03-19 2019-09-26 三井化学株式会社 表示素子用封止材およびその硬化物、有機ｅｌ素子用枠封止材、ならびに有機ｅｌ素子用面封止材
JP7165865B2 (ja) * 2019-02-21 2022-11-07 パナソニックＩｐマネジメント株式会社 封止用材料、積層シート、硬化物、半導体装置、及び半導体装置の製造方法
CN112300558B (zh) * 2019-07-30 2023-02-24 台光电子材料股份有限公司 树脂组合物及其制品
JP2022071946A (ja) * 2020-10-29 2022-05-17 東北マイクロテック株式会社 積層型半導体装置
KR20220104388A (ko) * 2021-01-18 2022-07-26 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
WO2023023181A1 (en) * 2021-08-18 2023-02-23 Polymer Adhesive Sealant Systems, Inc. Improved system and method for semi-foam flexible sealant with density modifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016056367A (ja) 2014-09-09 2016-04-21 パナソニックＩｐマネジメント株式会社 硬化性組成物、プリプレグ、樹脂付き金属箔、金属張積層板、及びプリント配線板
WO2016104748A1 (ja) 2014-12-26 2016-06-30 新日鉄住金化学株式会社 末端変性可溶性多官能ビニル芳香族共重合体、硬化性樹脂組成物及びこれを用いた光導波路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916275B2 (ja) * 1996-07-19 2007-05-16 三菱レイヨン株式会社 アクリルフィルム積層体
US6784555B2 (en) * 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US20050049334A1 (en) * 2003-09-03 2005-03-03 Slawomir Rubinsztain Solvent-modified resin system containing filler that has high Tg, transparency and good reliability in wafer level underfill applications
WO2007069493A1 (ja) * 2005-12-12 2007-06-21 Kaneka Corporation 重合体粒子、及びその製造方法、並びに、その重合体粒子を含む樹脂組成物、及び成形体
CN101448894B (zh) * 2006-05-19 2011-10-19 Umgabs株式会社 热塑性树脂组合物和复合成型品
KR101464008B1 (ko) * 2006-12-05 2014-11-20 스미또모 베이크라이트 가부시키가이샤 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2011140617A (ja) 2009-12-07 2011-07-21 Hitachi Chem Co Ltd アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法
WO2013035206A1 (ja) 2011-09-09 2013-03-14 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン 電子装置用シール剤組成物
KR102166235B1 (ko) * 2012-11-28 2020-10-15 히타치가세이가부시끼가이샤 실록산 화합물, 변성 이미드 수지, 열경화성 수지 조성물, 프리프레그, 수지 부착 필름, 적층판, 다층 프린트 배선판 및 반도체 패키지
KR20160028452A (ko) * 2013-07-01 2016-03-11 가부시키가이샤 가네카 사출 성형성이 우수한 고열전도성 열가소성 수지 조성물
TWI644962B (zh) * 2013-11-22 2018-12-21 鐘化股份有限公司 Resin material, and film thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016056367A (ja) 2014-09-09 2016-04-21 パナソニックＩｐマネジメント株式会社 硬化性組成物、プリプレグ、樹脂付き金属箔、金属張積層板、及びプリント配線板
WO2016104748A1 (ja) 2014-12-26 2016-06-30 新日鉄住金化学株式会社 末端変性可溶性多官能ビニル芳香族共重合体、硬化性樹脂組成物及びこれを用いた光導波路

Also Published As

Publication number Publication date
KR20190039104A (ko) 2019-04-10
CN109564903A (zh) 2019-04-02
DE112017003987T5 (de) 2019-04-18
WO2018030113A1 (ja) 2018-02-15
JP6778902B2 (ja) 2020-11-04
US20190284442A1 (en) 2019-09-19
US10703939B2 (en) 2020-07-07
CN109564903B (zh) 2022-11-15
JP2018029176A (ja) 2018-02-22

Similar Documents

Publication Publication Date Title
KR102321555B1 (ko) 봉지용 아크릴 조성물, 시트재, 적층 시트, 경화물, 반도체 장치 및 반도체 장치의 제조 방법
US10870756B2 (en) Acrylic composition for encapsulation, sheet material, laminated sheet, cured object, semiconductor device, and process for producing semiconductor device
JP7056775B2 (ja) 緩衝シート用組成物及び緩衝シート
US9431314B2 (en) Thermosetting resin composition for sealing packing of semiconductor, and semiconductor device
US11674032B2 (en) Encapsulation resin composition, laminated sheet, cured product, semiconductor device, and method for fabricating semiconductor device
CN109075088B (zh) 半导体装置的制造方法
JP6398619B2 (ja) 先供給型アンダーフィル材、電子部品装置及び電子部品装置の製造方法
JP2010265359A (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
WO2020170846A1 (ja) 封止用材料、積層シート、硬化物、半導体装置、及び半導体装置の製造方法
JP2019156997A (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2016204645A (ja) 封止用熱硬化性樹脂組成物、半導体装置の製造方法及び半導体装置
JP2017114962A (ja) 先供給型アンダーフィル材及びその硬化物、並びに電子部品装置及びその製造方法
CN113795560A (zh) 半导体用黏合剂、半导体装置的制造方法及半导体装置
JP6631238B2 (ja) 先供給型アンダーフィル材、先供給型アンダーフィル材の硬化物、電子部品装置及び電子部品装置の製造方法
JP6597845B2 (ja) 先供給型アンダーフィル材、電子部品装置及び電子部品装置の製造方法
JP2020065063A (ja) 先供給型アンダーフィル材、先供給型アンダーフィル材の硬化物、電子部品装置及び電子部品装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant