KR102319560B1 - 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치 - Google Patents

반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치 Download PDF

Info

Publication number
KR102319560B1
KR102319560B1 KR1020180173043A KR20180173043A KR102319560B1 KR 102319560 B1 KR102319560 B1 KR 102319560B1 KR 1020180173043 A KR1020180173043 A KR 1020180173043A KR 20180173043 A KR20180173043 A KR 20180173043A KR 102319560 B1 KR102319560 B1 KR 102319560B1
Authority
KR
South Korea
Prior art keywords
epoxy resin
plate
resin composition
semiconductor device
sealing
Prior art date
Application number
KR1020180173043A
Other languages
English (en)
Other versions
KR20200082443A (ko
Inventor
조용한
김상진
이영준
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020180173043A priority Critical patent/KR102319560B1/ko
Publication of KR20200082443A publication Critical patent/KR20200082443A/ko
Application granted granted Critical
Publication of KR102319560B1 publication Critical patent/KR102319560B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • C08K3/013—Fillers, pigments or reinforcing additives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

에폭시 수지, 경화제 및 무기 충전제를 포함하고, 단경이 40mm 이상인 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치가 개시된다.

Description

반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치{PLATE-SHAPED EPOXY RESIN COMPOSITION FOR SEMICONDUCTOR DEVICE ENCAPSULATION, METHOD FOR MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE ENCAPSULATED USING THE SAME}
반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법 및 이를 사용하여 밀봉된 반도체 장치에 관한 것이다. 보다 상세하게는, 압축 성형에 의한 반도체 소자 밀봉 시 반도체 패키지 두께 편차가 작고 반도체 휨을 낮출 수 있으며 외관 불량 등의 성형 문제를 저감할 수 있는 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법 및 이를 사용하여 밀봉된 반도체 장치에 관한 것이다.
최근 전자 기기 시장의 중심이 스마트폰과 태블릿 PC로 대변되는 모바일 기기로 옮겨감에 따라 전자 소자에 대한 기술 개발도 더 작고 가벼우면서 고성능을 갖는 모바일 소자에 집중되고 있다. 이에 따라, 고성능화, 다기능화, 슬림화된 모바일 기기를 구현하기 위해서, 그리고 더 얇고 고집적화된 반도체 장치를 개발하기 위해 압축 성형(compression molding)에 의해 반도체 소자를 밀봉하여 반도체 장치를 제조하고 있다.
압축 성형 시에는 반도체 소자 복수 개를 나열하고 한번에 압축 성형에 의해 밀봉하는 것이 일반적이다. 그런데 이러한 경우, 반도체 소자 밀봉용 에폭시 수지 조성물에 따라 반도체 패키지에 두께 편차가 생길 수밖에 없다. 이것은 반도체 패키지의 두께가 얇아질수록 더 심해질 수 있다. 또한, 반도체 패키지 두께 편차가 심하게 되면 반도체 휨(warpage) 불량을 일으킬 수 있다.
본 발명의 목적은 압축 성형에 의한 반도체 소자 밀봉 시 반도체 패키지 두께 편차가 작고 반도체 휨을 낮출 수 있으며, 외관 불량 등의 성형 문제를 저감할 수 있는 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법 및 이를 사용하여 밀봉된 반도체 장치를 제공하는 것이다.
1. 일 측면에 따르면, 에폭시 수지, 경화제 및 무기 충전제를 포함하고, 단경이 40mm 이상인 반도체 소자 밀봉용 판상 에폭시 수지 조성물이 제공된다.
2. 상기 1에서, 상기 판상 에폭시 수지 조성물의 장경은 230mm 이하일 수 있다.
3. 상기 1 또는 2에서, 상기 판상 에폭시 수지 조성물의 두께는 0.01 내지 0.5mm일 수 있다.
4. 상기 1 내지 3 중 어느 하나에서, 상기 판상 에폭시 수지 조성물은 압축 밀도와 경화 밀도 간의 밀도비(압축 밀도/경화 밀도)가 0.6 내지 0.87일 수 있다.
5. 상기 1 내지 4 중 어느 하나에서, 상기 판상 에폭시 수지 조성물은,
상기 에폭시 수지 0.5 내지 20중량%;
상기 경화제 0.1 내지 13중량%; 및
상기 무기 충전제 70 내지 95중량%를 포함할 수 있다.
6. 상기 1 내지 5 중 어느 하나에서, 상기 판상 에폭시 수지 조성물은 에폭시 수지, 경화제 및 무기 충전제를 포함한 비-판상 또는 단경이 10mm 이하인 판상 에폭시 수지 조성물을 단경이 40mm 이상인 판상으로 압축하여 제조된 것일 수 있다.
7. 상기 6에서, 상기 비-판상 에폭시 수지 조성물은 입자상, 과립상, 정제상 및 섬유상 중에서 선택된 어느 하나의 에폭시 수지 조성물일 수 있다.
8. 상기 6 또는 7에서, 상기 압축은 반도체 소자를 밀봉하기 직전에 수행될 수 있다.
9. 다른 측면에 따르면, 에폭시 수지, 경화제 및 무기 충전제를 포함한 비-판상 또는 단경이 10mm 이하인 판상 에폭시 수지 조성물을 단경이 40mm 이상인 판상으로 압축하는 단계를 포함하는 상기 1 내지 5 중 어느 하나의 판상 에폭시 수지 조성물의 제조 방법이 제공된다.
10. 상기 9에서, 상기 비-판상 에폭시 수지 조성물은 입자상, 과립상, 정제상 및 섬유상 중에서 선택된 어느 하나의 에폭시 수지 조성물일 수 있다.
11. 상기 9 또는 10에서, 상기 압축은 반도체 소자를 밀봉하기 직전에 수행될 수 있다.
12. 또 다른 측면에 따르면, 상기 1 내지 8 중 어느 하나의 판상 에폭시 수지 조성물을 사용하여 밀봉된 반도체 장치가 제공된다.
본 발명은 압축 성형에 의한 반도체 소자 밀봉 시 반도체 패키지 두께 편차가 작고, 반도체 휨을 낮출 수 있으며, 외관 불량 등의 성형 문제를 저감할 수 있는 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법 및 이를 사용하여 밀봉된 반도체 장치를 제공하는 효과를 갖는다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 명세서에서 수치범위를 나타내는 "a 내지 b"는 "a 이상 b 이하"로 정의한다.
본 발명자는 에폭시 수지, 경화제 및 무기 충전제를 포함한 반도체 소자 밀봉용 에폭시 수지 조성물에 있어서, 상기 조성물이 단경이 40mm 이상인 판 형상을 가짐으로써, 압축에 의한 반도체 소자 밀봉 시 반도체 패키지 두께 편차가 작고 반도체 휨을 낮출 수 있으며, 외관 불량 등의 성형 문제를 저감할 수 있음을 확인하고 본 발명을 완성하였다.
이하, 본 발명의 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 각 구성에 대해 보다 상세히 설명한다.
에폭시 수지는 반도체 소자 밀봉용으로 일반적으로 사용되는 에폭시 수지들이 사용될 수 있으며, 특별히 제한되지 않는다. 구체적으로, 에폭시 수지는 분자 중에 2개 이상의 에폭시기를 함유하는 에폭시 화합물을 사용할 수 있다. 예를 들면, 에폭시 수지는 페놀 또는 알킬 페놀류와 히드록시벤즈알데히드와의 축합물을 에폭시화함으로써 얻어지는 에폭시 수지, 페놀아랄킬형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 다관능형 에폭시 수지, 나프톨노볼락형 에폭시 수지, 비스페놀A/비스페놀F/비스페놀AD의 노볼락형 에폭시 수지, 비스페놀A/비스페놀F/비스페놀AD의 글리시딜에테르, 비스히드록시바이페닐계 에폭시 수지, 디시클로펜타디엔계 에폭시 수지, 바이페닐형 에폭시 수지 등을 들 수 있다.
에폭시 수지의 사용량은 특별히 한정되지 않으나, 예를 들어 에폭시 수지는 반도체 소자 밀봉용 판상 에폭시 수지 조성물 중에 0.5 내지 20중량%, 예를 들어 1 내지 15중량%로 포함될 수 있다. 상기 범위에서, 조성물의 경화성이 저하되지 않을 수 있다.
경화제는 반도체 소자 밀봉용으로 일반적으로 사용되는 경화제들이 사용될 수 있으며, 특별히 제한되지 않는다. 구체적으로, 경화제는 페놀성 경화제를 사용할 수 있고, 예를 들면 페놀성 경화제는 페놀아랄킬형 페놀 수지,　페놀노볼락형 페놀 수지, 다관능형 페놀 수지, 자일록(xylok)형 페놀 수지, 크레졸 노볼락형 페놀 수지, 나프톨형 페놀 수지, 테르펜형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 비스페놀 A와 레졸로부터 합성된 노볼락형　페놀 수지, 트리스(히드록시페닐)메탄, 디히드록시바이페닐을 포함하는 다가 페놀 화합물 중 하나 이상을 포함할 수 있다.
경화제의 사용량은 특별히 한정되는 것은 아니나, 예를 들어 경화제는 반도체 소자 밀봉용 판상 에폭시 수지 조성물 중 0.1 내지 13중량%(예를 들면, 1 내지 10중량%)로 포함될 수 있다. 상기 범위에서, 조성물의 경화성이 저하되지 않을 수 있다.
무기 충전제는 반도체 소자 밀봉용 에폭시 수지 조성물의 기계적 물성의 향상과 저응력화를 달성하기 위해 사용될 수 있다. 무기 충전제는 반도체 밀봉에 사용되는 일반적인 무기 충전제들이 제한 없이 사용될 수 있으며, 특별히 한정되지 않는다. 예를 들면, 무기 충전제로서 용융 실리카, 결정성 실리카, 탄산칼슘, 탄산마그네슘, 알루미나, 마그네시아, 클레이(clay), 탈크(talc), 규산칼슘, 산화티탄, 산화안티몬, 유리섬유 등을 사용할 수 있다.
일 구현예에 따르면, 저응력화를 위하여 선팽창계수가 낮은 용융 실리카를 사용할 수 있다. 용융 실리카는 진비중이 2.3 이하인 비결정성 실리카를 의미하는 것으로, 결정성 실리카를 용융하여 만들거나 다양한 원료로부터 합성한 비결정성 실리카도 포함될 수 있다. 용융 실리카의 형상 및 입경은 특별히 한정되지 않으나, 평균 입경(D50) 3내지 20㎛의 구상 용융 실리카를 50 내지 99중량%, 평균 입경(D50) 0.001 내지 1㎛의 구상 용융 실리카를 1 내지 50중량%를 포함한 용융 실리카 혼합물을 전체 충전제에　대하여 40 내지 100중량%가 되도록 포함할 수 있다. 여기서, 평균 입경(D50)은 입자분석기(particle size analyzer)로 측정될 수 있다. 또한, 용도에 맞춰 그 최대 입경을 5㎛, 10㎛, 20㎛, 30㎛, 45㎛, 55㎛　및　75㎛　중 어느 하나로 조정해서 사용할 수 있다.
무기 충전제의 사용량은 성형성, 저응력성, 및 고온 강도 등의 요구 물성에 따라 달라질 수 있다. 예를 들어, 무기 충전제는 반도체 소자 밀봉용 판상 에폭시 수지 조성물 중 70 내지 95중량%(예를 들면, 75 내지 92중량%)로 포함될 수 있다. 상기 범위에서, 조성물의 난연성, 유동성 및 신뢰성을 확보할 수 있다.
반도체 소자 밀봉용 판상 에폭시 수지 조성물은 경화 촉진제를 더 포함할 수 있다. 경화 촉진제는 에폭시 수지와 경화제의 반응을 촉진하는 물질을 일컬을 수 있다. 경화 촉진제로는, 예를 들어 3급 아민, 유기금속 화합물, 유기인 화합물, 이미다졸 화합물, 붕소 화합물 등이 사용될 수 있다.
3급 아민의 예로는 벤질디메틸아민, 트리에탄올아민, 트리에틸렌디아민, 디에틸아미노에탄올, 트리(디메틸아미노메틸)페놀, 2-2-(디메틸아미노메틸)페놀, 2,4,6-트리스(디아미노메틸)페놀과 트리-2-에틸헥실산염 등이 있다. 유기금속 화합물의 예로는 크로뮴아세틸아세토네이트, 징크아세틸아세토네이트, 니켈아세틸아세토네이트　등이 있다. 유기인 화합물의 예로는 트리스-4-메톡시포스핀, 테트라부틸포스포늄브로마이드, 테트라페닐포스포늄브로마이드, 페닐포스핀, 디페닐포스핀, 트리페닐포스핀, 트리페닐포스핀트리페닐보란, 트리페닐포스핀-1,4-벤조퀴논 부가물 등이 있다. 이미다졸 화합물의 예로는 2-페닐-4-메틸이미다졸, 2-메틸이미다졸,　2-페닐이미다졸,　2-아미노이미다졸, 2-메틸-1-비닐이미다졸, 2-에틸-4-메틸이미다졸, 2-헵타데실이미다졸 등이 있다. 붕소화합물의 예로는 테트라페닐포스포늄-테트라페닐보레이트, 트리페닐포스핀 테트라페닐보레이트, 테트라페닐보론염, 트리플루오로보란-n-헥실아민, 트리플루오로보란모노에틸아민, 테트라플루오로보란트리에틸아민, 테트라플루오로보란아민 등이 있다. 이외에도, 경화 촉진제의 예로는 1,5-디아자바이시클로[4.3.0]논-5-엔(1,5-diazabicyclo[4.3.0]non-5-ene: DBN), 1,8-디아자바이시클로[5.4.0]운덱-7-엔(1,8-diazabicyclo[5.4.0]undec-7-ene: DBU), 페놀노볼락 수지염 등이 있으나, 이에 한정되는 것은 아니다.
경화 촉진제의 사용량은 특별히 제한되는 것은 아니나, 예를 들어 경화 촉진제는 반도체 소자 밀봉용 판상 에폭시 수지 조성물 중　0.01 내지 2중량%(예를 들면, 0.02 내지 1.5중량%)로 포함될 수 있다.　상기 범위에서, 조성물의 경화를 촉진하고, 경화도도 좋은 장점이 있을 수 있다.
반도체 소자 밀봉용 판상 에폭시 수지 조성물은 커플링제, 이형제 및 착색제 중 1종 이상을 더 포함할 수 있다.
커플링제는 에폭시 수지와 무기 충전제 사이에서 반응하여 계면 강도를 향상시키기 위한 것으로, 커플링제의 예로는 실란 커플링제를 들 수 있다. 실란 커플링제는 에폭시 수지와 무기 충전제 사이에서 반응하여, 에폭시 수지와 무기 충전제의 계면 강도를 향상시키는 것이면 되고, 그 종류는 특별히 한정되지 않는다. 실란 커플링제의 예로는 에폭시 실란, 아미노 실란, 우레이도 실란, 머캅토 실란, 및 알킬 실란 등을 들 수 있다. 커플링제는 단독으로 사용할 수 있으며 병용해서 사용할 수도 있다. 커플링제의 사용량은 특별히 제한되는 것은 아니나, 예를 들어 커플링제는 반도체 소자 밀봉용 판상 에폭시 수지 조성물 중 0.01 내지 5중량%(예를 들면, 0.05 내지 3중량%)로 포함될 수 있다. 상기 범위에서, 경화물의 강도가 향상될 수 있다.
이형제로는 파라핀계 왁스, 에스테르계 왁스, 고급 지방산, 고급 지방산 금속염, 천연 지방산 및 천연 지방산 금속염 중 1종 이상을 사용할 수 있다. 이형제의 사용량은 특별히 제한되는 것은 아니나, 예를 들어 이형제는 반도체 소자 밀봉용 판상 에폭시 수지 조성물 중 0.01 내지 1중량%로 포함될 수 있다.
착색제는 반도체 소자 밀봉재의 레이저 마킹을 위한 것으로, 당해 기술 분야에 잘 알려져 있는 착색제들이 사용될 수 있으며, 특별히 제한되지 않는다. 예를 들면, 착색제는 카본블랙, 티탄블랙, 티탄질화물, 인산수산화구리(dicopper hydroxide phosphate), 철산화물 및 운모 중 1종 이상을 포함할 수 있다. 착색제의 사용량은 특별히 제한되는 것은 아니나, 예를 들어 착색제는 반도체 소자 밀봉용 판상 에폭시 수지 조성물 중 0.01 내지 5중량%(예를 들면, 0.05 내지 3중량%)로 포함될 수 있다.
이외에도, 반도체 소자 밀봉용 판상 에폭시 수지 조성물은 본 발명의 목적을 해하지 않는 범위에서 Tetrakis[methylene-3-(3,5-di-tertbutyl-4-hydroxyphenyl)propionate]methane 등의 산화방지제; 수산화알루미늄 등의 난연제　등을　필요에 따라 추가로 함유할 수 있다.
반도체 소자 밀봉용 판상 에폭시 수지 조성물의 단경은 40mm 이상일 수 있다. 여기서 "단경"은 반도체 소자 밀봉용 판상 에폭시 수지 조성물에 외접하는 직사각형을 마련했을 때, 단변(短邊)이 최단(最短)이 되는 직사각형의 단변의 길이를 의미할 수 있다. 예를 들어, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 단경은 40 내지 70mm, 예를 들면 50 내지 68mm일 수 있다. 일 구현예에 따르면, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 단경은 55 내지 65mm일 수 있으나, 이에 한정되는 것은 아니다.
일 구현예에 따르면, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 장경은 230mm 이하, 예를 들면 150 내지 225mm일 수 있다. 상기 범위에서, 반도체 패키지의 휨 및 와이어 스윕(wire sweep) 최소화 효과가 있을 수 있다. 여기서, "장경"은 반도체 소자 밀봉용 판상 에폭시 수지 조성물에 외접하는 직사각형을 마련했을 때, 장변(長邊)이 최장(最長)이 되는 직사각형의 장변의 길이를 의미할 수 있다. 일 구현예에 따르면, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 장경은 160 내지 220mm일 수 있으나, 이에 한정되는 것은 아니다.
일 구현예에 따르면, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 두께는 1mm 이하, 예를 들면 0.01 내지 0.5mm일 수 있다. 상기 범위에서, 와이어 스윕 최소화 및 보이드(void) 제거 효과가 있을 수 있다. 일 구현예에 따르면, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 두께는 0.02 내지 0.1mm일 수 있으나, 이에 한정되는 것은 아니다.
일 구현예에 따르면, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 압축 밀도와 경화 밀도 간의 밀도비(압축 밀도/경화 밀도)는 0.6 내지 0.87일 수 있다. 이러한 경우, 반도체 패키지 성형 시 반도체 소자 밀봉용 에폭시 수지 조성물의 흐름에 의한 데미지를 최소화할 수 있다. 예를 들어, 상기 판상 에폭시 수지 조성물의 압축 밀도와 경화 밀도 간의 밀도비(압축 밀도/경화 밀도)는 0.62 내지 0.86, 예를 들면 0.65 내지 0.85일 수 있다. 일 구현예에 따르면, 상기 판상 에폭시 수지 조성물의 압축 밀도와 경화 밀도 간의 밀도비(압축 밀도/경화 밀도)는 0.7 내지 0.84일 수 있으나, 이에 한정되는 것은 아니다.
다른 측면에 따르면, 본 발명의 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 제조 방법이 제공된다.
본 발명의 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 제조 방법은 특별히 한정되는 것은 아니다. 예를 들어, 반도체 소자 밀봉용 판상 에폭시 수지 조성물은 상술한 성분들을 포함한 비-판상 또는 단경이 10mm 이하인 판상 에폭시 수지 조성물을 단경이 40mm 이상인 판상으로 압축하여 제조될 수 있다. 상기 비-판상 또는 단경이 10mm 이하인 판상 에폭시 수지 조성물은, 예를 들어 상술한 성분들을 혼합하여 용융 혼련한 후, 냉각, 분쇄하여 제조될 수 있다. 다른 예를 들면, 상기 비-판상 또는 단경이 10mm 이하인 판상 에폭시 수지 조성물은 상술한 성분들을 혼합하여 용융 혼련하고, 원심 제분법, 분쇄 체분법 및 핫 컷법 등과 같은 방법을 이용하여 제조될 수 있다.
비-판상 에폭시 수지 조성물은 다양한 형상을 가질 수 있으며, 예를 들어 입자상(powder), 과립상, 정제상 및/또는 섬유상으로 존재할 수 있으나, 이에 한정되는 것은 아니다.
비-판상 또는 단경이 10mm 이하인 판상 에폭시 수지 조성물을 단경이 40mm 이상인 판상으로 압축하는 단계는 반도체 소자를 밀봉하기 직전에 수행될 수 있다. 이러한 경우, 반도체 소자에 최적화된 판상의 형태 구현을 통해 와이어 스윕, 보이드, 패키지 두께 편차를 줄이는 효과가 있을 수 있다.
본 발명의 반도체 소자 밀봉용 판상 에폭시 수지 조성물은 반도체 소자 밀봉 등과 같이 이를 필요로 하는 다양한 용도에 적용될 수 있다.
또 다른 측면에 따르면, 상술한 반도체 소자 밀봉용 판상 에폭시 수지 조성물을 이용하여 반도체 소자를 밀봉하는 방법이 제공된다.
본 발명의 반도체 소자 밀봉 방법으로는 압축 성형법이 사용될 수 있다. 예를 들어, 상술한 반도체 소자 밀봉용 판상 에폭시 수지 조성물을 반도체 소자 상에 배치한 후 압축 성형하여 반도체 소자를 밀봉할 수 있다.
또 다른 측면에 따르면, 상술한 반도체 소자 밀봉용 판상 에폭시 수지 조성물을 사용하여 밀봉된 반도체 장치가 제공된다.
이하, 실시예를 들어 본 발명의 일 구현예를 따르는 반도체 소자 밀봉용 판상 에폭시 수지 조성물에 대하여 보다 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며, 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
실시예
실시예 1 내지 3 및 비교예 1
에폭시 수지로 페놀아랄킬형 에폭시 수지인 NC-3000(Nippon Kayaku社) 7.01중량% 및 비페닐형 에폭시 수지 YX-4000(Japan Epoxy Resin社) 5.73중량%; 경화제로 페놀 노볼락 수지 DL-92(메이와社) 4.32중량% 및 페놀아랄킬형 페놀 수지인 MEH-7851S(메이와社) 1.08중량%; 경화 촉매로 트리페닐 포스핀(Hokko Chemical社) 0.89중량%; 무기 충전제로 알루미나 10중량%와 실리카 70중량%의 혼합물 80중량%; 커플링제로 에폭시 실란 KBM-303(Shin Etsu社) 0.3중량% 및 아미노 실란 KBM-573(Shin Etsu社) 0.2중량%; 착색제로 카본 블랙 MA-600B(미츠비시 화학社) 0.37중량%; 이형제로 카르나우바 왁스 0.1중량%를 헨셀 믹서(KEUM SUNG MACHINERY CO.LTD(KSM-22))를 사용해서 혼합하여 마스터 배치 조성물을 제조하였다. 이때, '중량%'는 반도체 소자 밀봉용 에폭시 수지 조성물 중 각 성분의 함량을 나타낸다.
상기 제조한 조성물을 연속 니더를 이용해서 90 내지 110℃에서 용융 혼련 후 냉각 및 분쇄하여 입자상 조성물을 제조하였다. 제조한 입자상 조성물을 압축 성형기를 사용해서 하기 표 1의 단경을 갖는 반도체 소자 밀봉용 판상 에폭시 수지 조성물로 제조하였다.
구체적으로, 상기 제조한 입자상 조성물을 타정 설비 피더에 투입하고, 상부 펀치의 하강에 의해 다이에 들어있는 입자상의 조성물을 압축하여 판상의 조성물을 제조하였다. 상부 펀치의 하강에 의해 조성물에 가해지는 압축 하중은 0.6톤이었으며, 다이의 장경, 단경 및 높이를 조절하여, 반도체 소자 밀봉용 판상 에폭시 수지 조성물을 제조하였다.
물성 평가 방법
(1) 제조된 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 크기(단위: mm): 실시예 및 비교예의 조성물의 단경은 각 샘플당 버니어캘리퍼스로 최외곽 2point 및 중심 1point 측정을 하였고 샘플링은 10개의 조성물로 하였다. 장경은 최외곽 2point 측정을 하였고 샘플링은 10개로 하였다. 두께는 10개의 샘플링 시편에 대해 2개의 장축 방향에서 3point로 총 6point 측정을 하였다.
(2) 압축 밀도(단위: g/mL): 실시예 및 비교예의 조성물 일부를 칭량하여 시료를 얻고, 전자 저울을 이용하여 무게(W)를 측정한다. 50ml 눈금 실린더에 물을 반만큼 채우고 실리콘계 계면활성제(BYK-378, BYK社) 0.1g을 투입한 후 정확한 부피(V1)를 측정한다. 무게를 측정한 조성물을 눈금실린더에 넣은 후 변화된 부피(V2)를 정확히 측정한다. 이때 하기 식 1에 의해 압축 밀도를 계산하였다. 이때 조성물들 사이에 있는 공기를 제거하기 위하여 실린더를 흔든 다음 부피를 측정하였고 압축 밀도는 5회 측정 후의 평균값으로 계산할 수 있다.
[식 1]
압축 밀도(g/mL) = W / (V2-V1)
(3) 경화 밀도(단위: g/mL): 실시예 및 비교예의 조성물을 트랜스퍼 성형기를 이용하여 금형 온도 175±5℃, 주입 압력 7MPa, 경화 시간 120초로 하여 직경 50mm × 두께 3mm의 원반을 성형하고, PMC(Post mold curing) 공정을 오븐에서 175℃에서 4시간 진행한 후 질량 및 체적을 구하고 체적에 대한 질량의 비(질량/체적)로 계산하였다.
(4) 반도체 패키지 두께 편차(단위: ㎛): 압축 성형 장치로 컴프레션 몰드 설비(PMC-1040, TOWA社)를 사용하였다. 하부 성형 캐버티에 제조한 조성물 25g을 넣고, 몰딩 압력을 0.6ton으로 설정하여 몰딩을 진행하여 프레임 10개를 수득하였다. 위치별로 8구역을 버니어 캘리퍼스를 이용하여 두께를 측정하고 패키지 두께 편차를 측정하였다. 패키지 두께 편차는 몰딩 두께의 최고값과 최저값의 차이를 평균하여 계산하였다.
(5) 휨(warpage)(단위: ㎛): 프린트 배선 기판(기판 사이즈는 가로 × 세로가 240mm × 77.5mm, 유닛 사이즈는 가로 × 세로가 10mm × 10mm) 위에, 다이(가로 × 세로 × 두께가 7mm × 5.5mm × 0.1mm)인 칩을 2단으로 실장하였다. 컴프레션 몰드 설비(PMC-1040, TOWA社)를 이용하였다. 몰드 설비에, 실시예 및 비교예의 조성물을 동일 함량으로 투입하고, 몰딩 두께 0.45mm를 가지는 조건으로 금형 온도 175℃, 경화 시간 100초, 성형 압력 10ton 조건으로 반도체 장치를 성형한 후, 175℃ 및 4시간의 PMC(post mold curing) 공정을 처리하였다. 이 중 유닛 10개를 임의로 선정하고 휨 측정 장치(Akrometrix, AXP)를 사용해서 25℃에서 측정하였다.
(6) 외관 불량률(단위: ppm): 컴프레션 몰드 설비(PMC-1040, TOWA社)를 이용하여 몰딩 두께 0.2mm를 가지는 조건으로 금형 온도 175℃, 경화 시간 100초, 성형 압력 10ton 조건으로 반도체 장치를 성형하여 10mm × 10mm의 유닛 14,000개를 성형한 후 패키지 외관에 0.2mm 이상의 얼룩이나 미성형된 유닛의 개수를 카운트하여 외관 불량률(ppm)을 계산하였다.
실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 비교예 1
단경(mm) 40 60 60 60 50 30
장경(mm) 150 150 215 215 180 180
두께(mm) 0.19 0.09 0.06 0.09 0.11 0.23
압축 밀도(g/mL) 1.2 1.7 1.7 1.2 1.4 1.1
경화 밀도(g/mL) 1.99 1.99 1.99 1.99 1.99 1.99
밀도비
(압축 밀도/경화 밀도)		 0.60 0.85 0.85 0.60 0.70 0.55
패키지 두께 편차(㎛) 5 5 4 3 3 15
휨(㎛) 3 2 2 3 2 9
외관 불량률(ppm) 71 0 0 0 143 357
상기 표 1로부터, 단경이 40mm 이상인 본 발명에 따른 반도체 소자 밀봉용 판상 에폭시 수지 조성물은 그렇지 않은 비교예 1의 조성물에 비해 압축 성형에 의한 반도체 소자 밀봉 시 반도체 패키지 두께 편차가 작고 반도체 휨 값이 작으며 외관 불량률이 낮은 것을 확인할 수 있다.
본 발명의 단순한 변형 내지 변경은 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.

Claims (9)

  1. 에폭시 수지 0.5 내지 20중량%, 경화제 0.1 내지 13중량% 및 무기 충전제 70 내지 95중량%를 포함하고, 단경이 40mm 내지 70mm, 장경이 150mm 내지 225mm 및 두께가 0.01mm 내지 0.5mm인 반도체 소자 밀봉용 판상 에폭시 수지 조성물로서,
    상기 판상 에폭시 수지 조성물은 압축 밀도와 경화 밀도 간의 밀도비(압축 밀도/경화 밀도)가 0.6 내지 0.87인 것인, 반도체 소자 밀봉용 판상 에폭시 수지 조성물.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 에폭시 수지 0.5 내지 20중량%, 경화제 0.1 내지 13중량% 및 무기 충전제 70 내지 95중량%를 포함하는, 비-판상 또는 단경이 10mm 이하인 판상 에폭시 수지 조성물을 단경이 40mm 내지 70mm, 장경이 150mm 내지 225mm 및 두께가 0.01mm 내지 0.5mm인 판상으로 압축하는 단계를 포함하는 제1항의 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 제조 방법으로서, 상기 판상 에폭시 수지 조성물은 압축 밀도와 경화 밀도 간의 밀도비(압축 밀도/경화 밀도)가 0.6 내지 0.87인 것인, 제1항의 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 제조 방법.
  7. 제6항에 있어서,
    상기 비-판상 에폭시 수지 조성물은 입자상, 과립상, 정제상 및 섬유상 중에서 선택된 어느 하나의 에폭시 수지 조성물인, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 제조 방법.
  8. 제6항에 있어서,
    상기 압축은 반도체 소자를 밀봉하기 직전에 수행되는 것인, 반도체 소자 밀봉용 판상 에폭시 수지 조성물의 제조 방법.
  9. 제1항의 반도체 소자 밀봉용 판상 에폭시 수지 조성물을 사용하여 밀봉된 반도체 장치.
KR1020180173043A 2018-12-28 2018-12-28 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치 KR102319560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180173043A KR102319560B1 (ko) 2018-12-28 2018-12-28 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173043A KR102319560B1 (ko) 2018-12-28 2018-12-28 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치

Publications (2)

Publication Number Publication Date
KR20200082443A KR20200082443A (ko) 2020-07-08
KR102319560B1 true KR102319560B1 (ko) 2021-10-29

Family

ID=71600510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173043A KR102319560B1 (ko) 2018-12-28 2018-12-28 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치

Country Status (1)

Country Link
KR (1) KR102319560B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014210843A (ja) * 2013-04-17 2014-11-13 株式会社カネカ 硬化性樹脂組成物、硬化性樹脂組成物タブレット、成形体、半導体のパッケージ、半導体部品及び発光ダイオード

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097798B1 (ko) * 2017-01-06 2020-04-06 삼성에스디아이 주식회사 과립상 반도체 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014210843A (ja) * 2013-04-17 2014-11-13 株式会社カネカ 硬化性樹脂組成物、硬化性樹脂組成物タブレット、成形体、半導体のパッケージ、半導体部品及び発光ダイオード

Also Published As

Publication number Publication date
KR20200082443A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
KR101362887B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR102097798B1 (ko) 과립상 반도체 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
KR101955754B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR102146996B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR102319560B1 (ko) 반도체 소자 밀봉용 판상 에폭시 수지 조성물, 이의 제조 방법, 및 이를 사용하여 밀봉된 반도체 장치
KR102097800B1 (ko) 정제 상의 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 장치
KR101669338B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR102623238B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR102319562B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
KR101980948B1 (ko) 과립상 반도체 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
KR102408095B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR101627019B1 (ko) 반도체 소자 밀봉용 에폭시수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR102194875B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR102264929B1 (ko) 정제 상의 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 장치
KR102112868B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 제조된 반도체 소자
KR102601431B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
KR20120078578A (ko) 반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR102408992B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR102146994B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR102112865B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR101861914B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR102084119B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
KR101980949B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
KR101922295B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR101922288B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant